JP2500961B2 - プリント基板の座残り検査方法 - Google Patents
プリント基板の座残り検査方法Info
- Publication number
- JP2500961B2 JP2500961B2 JP3198471A JP19847191A JP2500961B2 JP 2500961 B2 JP2500961 B2 JP 2500961B2 JP 3198471 A JP3198471 A JP 3198471A JP 19847191 A JP19847191 A JP 19847191A JP 2500961 B2 JP2500961 B2 JP 2500961B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- hole
- pattern
- operator
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
- G01N2021/95646—Soldering
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
- G01N2021/95653—Through-holes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30141—Printed circuit board [PCB]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Pathology (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Geometry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Quality & Reliability (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プリント基板の座残
り検査方法に関するもので、特に、検査の正確性と高速
性とを両立させるための改良に関する。
り検査方法に関するもので、特に、検査の正確性と高速
性とを両立させるための改良に関する。
【０００２】
【従来の技術】プリント基板にはランドを有する配線パ
ターンやスルーホールが形成されているが、プリント基
板の画像を読取ることによって、それらの相対的形成位
置などを自動的に検査するためのプリント基板自動検査
装置が開発され、実用化されている。そして、このよう
なプリント基板検査における重要な検査項目のひとつ
に、ランドの座残り検査がある。
ターンやスルーホールが形成されているが、プリント基
板の画像を読取ることによって、それらの相対的形成位
置などを自動的に検査するためのプリント基板自動検査
装置が開発され、実用化されている。そして、このよう
なプリント基板検査における重要な検査項目のひとつ
に、ランドの座残り検査がある。
【０００３】図２８はこのような座残り検査の従来例の
説明図である。ランド１に対応してスルーホール２が形
成されており、このスルーホール２は、ドリル加工の際
の加工誤差などに起因して、ランド１の中心からずれた
位置に存在している。座残り検査を行うにあたっては、
まずランド１を含む配線パターンやスルーホールの２値
画像が読取られる。そして、スルーホール２の中心に放
射状オペレータ３の中心を位置決めして、放射状オペレ
ータ３と配線パターンの画像との論理演算を行う。放射
状オペレータ３は複数の腕を有しており、各腕上におけ
る論理演算結果によって、各腕の方向における配線パタ
ーンの幅が求められ、そのうちの最小値によって座残り
幅ＷL が特定される。そして、この座残り幅ＷL が所定
の値よりも小さければ、このプリント基板は不良とされ
る。このような放射状オペレータについては、たとえば
特開昭６２−２６３４０４号公報に開示されている。
説明図である。ランド１に対応してスルーホール２が形
成されており、このスルーホール２は、ドリル加工の際
の加工誤差などに起因して、ランド１の中心からずれた
位置に存在している。座残り検査を行うにあたっては、
まずランド１を含む配線パターンやスルーホールの２値
画像が読取られる。そして、スルーホール２の中心に放
射状オペレータ３の中心を位置決めして、放射状オペレ
ータ３と配線パターンの画像との論理演算を行う。放射
状オペレータ３は複数の腕を有しており、各腕上におけ
る論理演算結果によって、各腕の方向における配線パタ
ーンの幅が求められ、そのうちの最小値によって座残り
幅ＷL が特定される。そして、この座残り幅ＷL が所定
の値よりも小さければ、このプリント基板は不良とされ
る。このような放射状オペレータについては、たとえば
特開昭６２−２６３４０４号公報に開示されている。
【０００４】
【発明が解決しようとする課題】ところで、ランド１に
対するスルーホール２のずれ方向は一定ではないため、
座残り幅を正確に求めようとすれば、放射状オペレータ
３の腕の数を増加させる必要がある。ところが、オペレ
ータ３の数を増加させると論理演算のための所要時間が
長くなり、検査の高速性が阻害されてしまう。また装置
の製作コストも上昇するという問題もある。
対するスルーホール２のずれ方向は一定ではないため、
座残り幅を正確に求めようとすれば、放射状オペレータ
３の腕の数を増加させる必要がある。ところが、オペレ
ータ３の数を増加させると論理演算のための所要時間が
長くなり、検査の高速性が阻害されてしまう。また装置
の製作コストも上昇するという問題もある。
【０００５】この発明は、従来技術における上述の問題
の克服を意図しており、正確かつ高速にランドの座残り
検査を行うことができるプリント基板の座残り検査方法
を提供することを第１の目的とする。
の克服を意図しており、正確かつ高速にランドの座残り
検査を行うことができるプリント基板の座残り検査方法
を提供することを第１の目的とする。
【０００６】またこの発明の第２の目的は、プリント基
板自動検査装置に利用可能であり、そのような装置の製
作コストの上昇も少ないプリント基板の座残り検査方法
を提供することである。
板自動検査装置に利用可能であり、そのような装置の製
作コストの上昇も少ないプリント基板の座残り検査方法
を提供することである。
【０００７】
【課題を解決するための手段】この発明は、絶縁性基板
上にランドを有する配線パターンが形成されるととも
に、この絶縁性基板を貫通するスルーホールがランドに
関連して設けられているプリント基板について、ランド
の座残り検査を行う方法を対象としている。
上にランドを有する配線パターンが形成されるととも
に、この絶縁性基板を貫通するスルーホールがランドに
関連して設けられているプリント基板について、ランド
の座残り検査を行う方法を対象としている。
【０００８】そして、この発明の第１の構成では、ま
ず、(a) プリント基板を光学的に読取ることによって、
配線パターンのイメージに相当するパターンイメージ
と、スルーホールのイメージに相当するホールイメージ
とを得る。
ず、(a) プリント基板を光学的に読取ることによって、
配線パターンのイメージに相当するパターンイメージ
と、スルーホールのイメージに相当するホールイメージ
とを得る。
【０００９】また、(b) ホールイメージから、等方的な
外縁を有するホールゲージイメージを形成し、(c) パタ
ーンイメージから、パターンイメージと同形状の外縁を
有するパターンゲージイメージを形成し、(d) パターン
ゲージイメージとホールゲージイメージとを論理合成す
ることにより、ホールゲージイメージがパターンゲージ
イメージからはみだす領域のイメージをはみだし領域イ
メージとして得る。
外縁を有するホールゲージイメージを形成し、(c) パタ
ーンイメージから、パターンイメージと同形状の外縁を
有するパターンゲージイメージを形成し、(d) パターン
ゲージイメージとホールゲージイメージとを論理合成す
ることにより、ホールゲージイメージがパターンゲージ
イメージからはみだす領域のイメージをはみだし領域イ
メージとして得る。
【００１０】そして、(e) はみだし領域イメージのサイ
ズを所定の基準値と比較し、このサイズが基準値よりも
大きいときに前記座残りを不良と判定する。
ズを所定の基準値と比較し、このサイズが基準値よりも
大きいときに前記座残りを不良と判定する。
【００１１】そして、この発明の第２の構成では、第１
の構成において(e)の工程を実行するにあたって、(e-1)
基準値に応じたサイズを有するオペレータとはみだし
領域イメージとの相対的位置関係を順次に変化させつ
つ、このオペレータをはみだし領域イメージ上に作用さ
せることによってその作用結果を表現するデータを得る
とともに、(e-2) このデータに基づいてはみだし領域イ
メージのサイズと基準値との大小関係を判定する。
の構成において(e)の工程を実行するにあたって、(e-1)
基準値に応じたサイズを有するオペレータとはみだし
領域イメージとの相対的位置関係を順次に変化させつ
つ、このオペレータをはみだし領域イメージ上に作用さ
せることによってその作用結果を表現するデータを得る
とともに、(e-2) このデータに基づいてはみだし領域イ
メージのサイズと基準値との大小関係を判定する。
【００１２】この発明の第３の構成では、第１の構成に
おいてパターンゲージイメージとして、パターンイメー
ジそのままを用いる。
おいてパターンゲージイメージとして、パターンイメー
ジそのままを用いる。
【００１３】さらに、第４の構成では、第３の構成にお
いて(b) の工程を実行するにあたって、(b-1) 互いに異
なる第１と第２の拡大幅だけホールイメージを拡大して
第１と第２の拡大ホールイメージをそれぞれ得るととも
に、(b-2) 第１と第２の拡大ホールイメージの論理合成
を行うことによって、ホールイメージの周囲にリング状
イメージを形成し、これをホールゲージイメージとす
る。
いて(b) の工程を実行するにあたって、(b-1) 互いに異
なる第１と第２の拡大幅だけホールイメージを拡大して
第１と第２の拡大ホールイメージをそれぞれ得るととも
に、(b-2) 第１と第２の拡大ホールイメージの論理合成
を行うことによって、ホールイメージの周囲にリング状
イメージを形成し、これをホールゲージイメージとす
る。
【００１４】第５の構成では、第４の構成において上記
基準値を任意に指定するようにする。そして、(e) の工
程を実行するにあたって、(e-1)リング状イメージのリ
ング幅とオペレータのサイズとを上記基準値に応じて決
定する。
基準値を任意に指定するようにする。そして、(e) の工
程を実行するにあたって、(e-1)リング状イメージのリ
ング幅とオペレータのサイズとを上記基準値に応じて決
定する。
【００１５】一方、第６の構成では、第４の構成とは異
なり、第１の構成において(b-1) ホールゲージイメージ
としてホールイメージを拡大した１つの拡大ホールイメ
ージを用い、(c-1) パターンイメージとホールイメージ
とを論理合成して補正イメージを形成し、これをパター
ンゲージイメージとし、(c-2) 補正イメージの各部分を
拡大処理によって太らせることにより、補正イメージ内
部の空隙を消失させた拡大補正イメージを形成し、拡大
補正イメージの各部分を縮小処理することによって細ら
せることにより、パターンゲージイメージを形成する。
なり、第１の構成において(b-1) ホールゲージイメージ
としてホールイメージを拡大した１つの拡大ホールイメ
ージを用い、(c-1) パターンイメージとホールイメージ
とを論理合成して補正イメージを形成し、これをパター
ンゲージイメージとし、(c-2) 補正イメージの各部分を
拡大処理によって太らせることにより、補正イメージ内
部の空隙を消失させた拡大補正イメージを形成し、拡大
補正イメージの各部分を縮小処理することによって細ら
せることにより、パターンゲージイメージを形成する。
【００１６】
【００１７】
【００１８】
【作用】スルーホールの中心とランドの中心とのずれ量
は、座残り幅と相補的関係があり、一方が大きいと他方
が小さいという性質がある。このため、座残り幅が大き
いときには、スルーホールの中心とランドの中心とのず
れ量は小さく、等方的な外縁を有するホールゲージイメ
ージは、パターンイメージと同形状の外縁を有するパタ
ーンゲージイメージからはみださないか、あるいは、は
みだしてもそのはみだし量はわずかである。したがっ
て、このときにははみだし領域イメージのサイズはゼロ
または小さなものとなる。
は、座残り幅と相補的関係があり、一方が大きいと他方
が小さいという性質がある。このため、座残り幅が大き
いときには、スルーホールの中心とランドの中心とのず
れ量は小さく、等方的な外縁を有するホールゲージイメ
ージは、パターンイメージと同形状の外縁を有するパタ
ーンゲージイメージからはみださないか、あるいは、は
みだしてもそのはみだし量はわずかである。したがっ
て、このときにははみだし領域イメージのサイズはゼロ
または小さなものとなる。
【００１９】一方、座残り幅が小さいと、はみだし領域
イメージのサイズは大きくなる。このため、この発明の
第１の構成では、はみだし領域イメージのサイズを基準
値と比較することによって、座残り幅の良否を判断す
る。
イメージのサイズは大きくなる。このため、この発明の
第１の構成では、はみだし領域イメージのサイズを基準
値と比較することによって、座残り幅の良否を判断す
る。
【００２０】はみだし領域イメージのサイズと基準値と
を比較するにあたっての好ましい方法が、この発明の第
２の構成によって与えられている。すなわち、基準値に
応じたサイズを持つオペレータをはみだし領域イメージ
に作用させることによってこの比較を行なう。
を比較するにあたっての好ましい方法が、この発明の第
２の構成によって与えられている。すなわち、基準値に
応じたサイズを持つオペレータをはみだし領域イメージ
に作用させることによってこの比較を行なう。
【００２１】第３の構成においてはパターンゲージイメ
ージとしてパターンイメージをそのまま用いることがで
きる。
ージとしてパターンイメージをそのまま用いることがで
きる。
【００２２】第４の構成において、第１と第２の拡大ホ
ールイメージを求めているのは、パターンイメージとホ
ールイメージとの間にギャップが生じる場合に、その影
響を防止するためである。
ールイメージを求めているのは、パターンイメージとホ
ールイメージとの間にギャップが生じる場合に、その影
響を防止するためである。
【００２３】第５の構成においては基準値が可変とされ
るが、それに応じてオペレータやリング状イメージのサ
イズも変る。これは、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止するのに
有効である。
るが、それに応じてオペレータやリング状イメージのサ
イズも変る。これは、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止するのに
有効である。
【００２４】第６の構成においては補正イメージ内部の
空隙を消失させてパターンゲージイメージとすることに
より、ホール付近での座残り幅の誤検出を防止するのに
有効である。
空隙を消失させてパターンゲージイメージとすることに
より、ホール付近での座残り幅の誤検出を防止するのに
有効である。
【００２５】
【００２６】
【実施例】＜Ａ．イメージの読取り＞図４は、この発明
の一実施例を適用するプリント基板自動検査装置におけ
る画像読取部の模式図である。プリント基板１０は、絶
縁性基板１１の表面または両面に導電性の配線パターン
１２を有している。図５に平面図として示すように、配
線パターン１２はライン部分１３とランド１４とを含ん
でいる。また、ランド１４と絶縁性基板１１とを貫いて
スルーホール１５が形成されている。
の一実施例を適用するプリント基板自動検査装置におけ
る画像読取部の模式図である。プリント基板１０は、絶
縁性基板１１の表面または両面に導電性の配線パターン
１２を有している。図５に平面図として示すように、配
線パターン１２はライン部分１３とランド１４とを含ん
でいる。また、ランド１４と絶縁性基板１１とを貫いて
スルーホール１５が形成されている。
【００２７】図示しているスルーホール１５は、電子部
品実装用の比較的大きな径を持ったスルーホール（「通
常スルーホール」）であるが、スルーホール１５の他の
種類としては、プリント基板１０の表面と裏面とを接続
するための比較的小さな径を持ったスルーホール（ミニ
バイアホール）も存在する。この明細書においては通常
スルーホールとミニバイアホールとの双方を「スルーホ
ール」と総称する。
品実装用の比較的大きな径を持ったスルーホール（「通
常スルーホール」）であるが、スルーホール１５の他の
種類としては、プリント基板１０の表面と裏面とを接続
するための比較的小さな径を持ったスルーホール（ミニ
バイアホール）も存在する。この明細書においては通常
スルーホールとミニバイアホールとの双方を「スルーホ
ール」と総称する。
【００２８】プリント基板１０の下方には透過光源２１
が、また、プリント基板１０の上方には反射光源２２が
それぞれ配置されている。透過光源２１からの光は、ス
ルーホール１５を透過して光学ヘッド２０に到達する。
また、反射光源２２からの光は、プリント基板１０の表
面で反射して光学ヘッド２０に到達する。透過光源２１
からの光と反射光源２２からの光とはそれらの波長が相
互に異なるように光源２１，２２が構成されている。こ
れらの光は、光学ヘッド２０の中に設けた結像レンズ系
を通った後にダイクロイックミラーによって相互に分離
され、２個のＣＣＤアレイで別々に受光される。各ＣＣ
Ｄアレイはこれらの光を電気信号に変換し、配線パター
ン１２を表現するパターンイメージ信号ＰＳ0 と、スル
ーホール１５を表現するホールイメージ信号ＨＳ0 とを
それぞれ発生する。プリント基板１０の各部分の画像の
読取りのための走査は、プリント基板１０を図４の水平
方向ＳＸに移動させることによって達成される。
が、また、プリント基板１０の上方には反射光源２２が
それぞれ配置されている。透過光源２１からの光は、ス
ルーホール１５を透過して光学ヘッド２０に到達する。
また、反射光源２２からの光は、プリント基板１０の表
面で反射して光学ヘッド２０に到達する。透過光源２１
からの光と反射光源２２からの光とはそれらの波長が相
互に異なるように光源２１，２２が構成されている。こ
れらの光は、光学ヘッド２０の中に設けた結像レンズ系
を通った後にダイクロイックミラーによって相互に分離
され、２個のＣＣＤアレイで別々に受光される。各ＣＣ
Ｄアレイはこれらの光を電気信号に変換し、配線パター
ン１２を表現するパターンイメージ信号ＰＳ0 と、スル
ーホール１５を表現するホールイメージ信号ＨＳ0 とを
それぞれ発生する。プリント基板１０の各部分の画像の
読取りのための走査は、プリント基板１０を図４の水平
方向ＳＸに移動させることによって達成される。
【００２９】＜Ｂ．検査回路の概略＞パターンイメージ
信号ＰＳ0 とホールイメージ信号ＨＳ0 とは、図６の２
値化回路３１，３２にそれぞれ与えられる。一方の２値
化回路３１では、図７(a) に示す第１の閾値ＴＨ１とパ
ターンイメージ信号ＰＳ0 とを比較することによって、
パターンイメージ信号ＰＳ0 を２値化し、デジタル的な
パターンイメージ信号ＰＳを発生する。また、他方の２
値化回路３２においては、図７(b) の第２の閾値ＴＨ２
を用いてホールイメージ信号ＨＳ0 を２値化し、デジタ
ル的なホールイメージ信号ＨＳへと変換する。
信号ＰＳ0 とホールイメージ信号ＨＳ0 とは、図６の２
値化回路３１，３２にそれぞれ与えられる。一方の２値
化回路３１では、図７(a) に示す第１の閾値ＴＨ１とパ
ターンイメージ信号ＰＳ0 とを比較することによって、
パターンイメージ信号ＰＳ0 を２値化し、デジタル的な
パターンイメージ信号ＰＳを発生する。また、他方の２
値化回路３２においては、図７(b) の第２の閾値ＴＨ２
を用いてホールイメージ信号ＨＳ0 を２値化し、デジタ
ル的なホールイメージ信号ＨＳへと変換する。
【００３０】ところで、理想的にはパターンイメージ信
号ＰＳで表現されるパターンイメージのヌケ部分ＰＳH
（図８）のサイズは、ホールイメージ信号ＨＳで表現さ
れるホールイメージＨＩのサイズと同一になるはずであ
る。しかしながら、スルーホール１５の内壁における光
の反射などに起因して、アナログホールイメージ信号Ｈ
Ｓ0 のエッジ部分は、図７(b) に示すように傾斜を有す
る。その結果、図９に示すように、ヌケ部分ＰＳH と得
られたホールイメージＨＳとのサイズは一致せず、後者
は前者よりも小さくなる。このような事情に応じたデー
タ処理上の改良については後述する。
号ＰＳで表現されるパターンイメージのヌケ部分ＰＳH
（図８）のサイズは、ホールイメージ信号ＨＳで表現さ
れるホールイメージＨＩのサイズと同一になるはずであ
る。しかしながら、スルーホール１５の内壁における光
の反射などに起因して、アナログホールイメージ信号Ｈ
Ｓ0 のエッジ部分は、図７(b) に示すように傾斜を有す
る。その結果、図９に示すように、ヌケ部分ＰＳH と得
られたホールイメージＨＳとのサイズは一致せず、後者
は前者よりも小さくなる。このような事情に応じたデー
タ処理上の改良については後述する。
【００３１】図６に戻って、２値化されたパターンイメ
ージ信号ＰＳとホールイメージ信号ＨＳとは、前処理回
路１００に与えられる。前処理回路１００では、後述す
る信号ＣＨＳt ，ＣＨＳm ，ＳＨＳt ，ＳＨＳm を発生
し、それらをランド検査回路２００に出力する。ランド
検査回路２００にはパターンイメージ信号ＰＳ及びホー
ルイメージ信号ＨＳも入力される。このランド検査回路
２００の詳細についても後述するが、そこで得られた検
査結果は検査結果信号ＩＮＳc として出力される。
ージ信号ＰＳとホールイメージ信号ＨＳとは、前処理回
路１００に与えられる。前処理回路１００では、後述す
る信号ＣＨＳt ，ＣＨＳm ，ＳＨＳt ，ＳＨＳm を発生
し、それらをランド検査回路２００に出力する。ランド
検査回路２００にはパターンイメージ信号ＰＳ及びホー
ルイメージ信号ＨＳも入力される。このランド検査回路
２００の詳細についても後述するが、そこで得られた検
査結果は検査結果信号ＩＮＳc として出力される。
【００３２】また、前処理回路１００では、パターンイ
メージ信号ＰＳを穴埋め処理することによって、パター
ンイメージのヌケ部分を補充して整形し、それによって
整形パターンイメージ信号ＣＰＳを生成する。この整形
パターンイメージ信号ＣＰＳは、ＤＲＣ（Design Rule
Check ）回路３１０と、比較検査回路３２０とに与えら
れる。ＤＲＣ回路３１０は、パターンイメージの特徴を
抽出してＣＡＤで作成されたプリント基板の設計データ
と比較する。また、比較検査回路３２０は、あらかじめ
画像メモリ３３０にストアしておいた良品のパターンイ
メージと、検査対象となっているプリント基板のパター
ンイメージとを比較して、プリント基板の外観検査を行
なう。これらの回路３１０，３２０で得られた検査結果
は検査結果信号ＩＮＳa ，ＩＮＳb として出力される。
メージ信号ＰＳを穴埋め処理することによって、パター
ンイメージのヌケ部分を補充して整形し、それによって
整形パターンイメージ信号ＣＰＳを生成する。この整形
パターンイメージ信号ＣＰＳは、ＤＲＣ（Design Rule
Check ）回路３１０と、比較検査回路３２０とに与えら
れる。ＤＲＣ回路３１０は、パターンイメージの特徴を
抽出してＣＡＤで作成されたプリント基板の設計データ
と比較する。また、比較検査回路３２０は、あらかじめ
画像メモリ３３０にストアしておいた良品のパターンイ
メージと、検査対象となっているプリント基板のパター
ンイメージとを比較して、プリント基板の外観検査を行
なう。これらの回路３１０，３２０で得られた検査結果
は検査結果信号ＩＮＳa ，ＩＮＳb として出力される。
【００３３】＜Ｃ．前処理回路１００の詳細＞前処理回
路１００のうち、ホールイメージ信号ＨＳの処理に関係
する部分の詳細が図１０に示されている。ホールイメー
ジ信号ＨＳはまず、認識分類回路１１０内の認識回路１
１２に与えられる。認識回路１１２では、十字形オペレ
ータをホールイメージに作用させることによって、スル
ーホール１５の直径を検出し、その直径を所定の閾値と
比較することによって、スルーホール１５が通常スルー
ホールであるか、ミニバイアホールであるかを認識す
る。その認識結果は信号Ｓm によって指示される。
路１００のうち、ホールイメージ信号ＨＳの処理に関係
する部分の詳細が図１０に示されている。ホールイメー
ジ信号ＨＳはまず、認識分類回路１１０内の認識回路１
１２に与えられる。認識回路１１２では、十字形オペレ
ータをホールイメージに作用させることによって、スル
ーホール１５の直径を検出し、その直径を所定の閾値と
比較することによって、スルーホール１５が通常スルー
ホールであるか、ミニバイアホールであるかを認識す
る。その認識結果は信号Ｓm によって指示される。
【００３４】この信号Ｓm はホールイメージ信号ＨＳと
ともにミニバイア消去回路１１３に出力される。ミニバ
イア消去回路１１３では、ミニバイアホールの内部を塗
りつぶし、それによって通常スルーホールのみを含んだ
ホールイメージ信号ＨＳt を生成する。
ともにミニバイア消去回路１１３に出力される。ミニバ
イア消去回路１１３では、ミニバイアホールの内部を塗
りつぶし、それによって通常スルーホールのみを含んだ
ホールイメージ信号ＨＳt を生成する。
【００３５】一方、ホールイメージ信号ＨＳは、遅延回
路１１１にも与えられ、この遅延回路１１１で遅延を受
けることによって、信号ＨＳt とのタイミングが調整さ
れる。そして、信号ＨＳt の反転信号と信号ＨＳとの論
理積がＡＮＤ回路１１４で作成される。この論理積信号
ＨＳm はミニバイアホールのみを含んだホールイメージ
信号である。
路１１１にも与えられ、この遅延回路１１１で遅延を受
けることによって、信号ＨＳt とのタイミングが調整さ
れる。そして、信号ＨＳt の反転信号と信号ＨＳとの論
理積がＡＮＤ回路１１４で作成される。この論理積信号
ＨＳm はミニバイアホールのみを含んだホールイメージ
信号である。
【００３６】ホールイメージ信号ＨＳt ，ＨＳm は次段
の拡大回路１２０に入力される。これらのうちミニバイ
アホールを表現したホールイメージ信号ＨＳm は、拡大
回路１２１において所定画素例えば１画素分の幅だけ拡
大され、ミニバイアホールについての第１の拡大ホール
イメージ信号ＣＨＳm となる。この第１の拡大ホールイ
メージ信号ＣＨＳm は、拡大回路１２３においてさらに
拡大され、第２の拡大ホールイメージ信号ＳＨＳm が生
成される。そして、遅延回路１２２においてタイミング
調整された第１の拡大ホールイメージ信号ＣＨＳm とと
もに、この第２の拡大ホールイメージ信号ＳＨＳm は拡
大回路１２０の外部へと出力される。
の拡大回路１２０に入力される。これらのうちミニバイ
アホールを表現したホールイメージ信号ＨＳm は、拡大
回路１２１において所定画素例えば１画素分の幅だけ拡
大され、ミニバイアホールについての第１の拡大ホール
イメージ信号ＣＨＳm となる。この第１の拡大ホールイ
メージ信号ＣＨＳm は、拡大回路１２３においてさらに
拡大され、第２の拡大ホールイメージ信号ＳＨＳm が生
成される。そして、遅延回路１２２においてタイミング
調整された第１の拡大ホールイメージ信号ＣＨＳm とと
もに、この第２の拡大ホールイメージ信号ＳＨＳm は拡
大回路１２０の外部へと出力される。
【００３７】同様に、通常スルーホールを表現したホー
ルイメージ信号ＨＳt は拡大回路１２４において所定画
素例えば１画素分だけの拡大を受けて、通常スルーホー
ルについての第１の拡大ホールイメージ信号ＣＨＳt と
なり、さらに次段の拡大回路１２６において拡大され
て、第２の拡大ホールイメージ信号ＳＨＳt となる。そ
して遅延回路１２５においてタイミング調整を受けた第
１の拡大ホールイメージ信号ＣＨＳt とともに拡大回路
１２０から出力される。
ルイメージ信号ＨＳt は拡大回路１２４において所定画
素例えば１画素分だけの拡大を受けて、通常スルーホー
ルについての第１の拡大ホールイメージ信号ＣＨＳt と
なり、さらに次段の拡大回路１２６において拡大され
て、第２の拡大ホールイメージ信号ＳＨＳt となる。そ
して遅延回路１２５においてタイミング調整を受けた第
１の拡大ホールイメージ信号ＣＨＳt とともに拡大回路
１２０から出力される。
【００３８】図１１は、通常スルーホールのホールイメ
ージについて２段階めの拡大を行なうための拡大回路１
２６について、その内部構成を示すブロック図であり、
ミニバイアホールについての拡大回路１２３も同様の構
成を持っている。この拡大回路１２６には、１画素の幅
ずつ第１の拡大ホールイメージをさらに順次に拡大する
１画素拡大回路１３１a 〜１３１n が設けられている。
１画素拡大回路１３１a 〜１３１n の数は、たとえば２
０個である。また、最終段の１画素拡大回路１３１n 以
外にはタイミング調整のための遅延回路１３２a 〜１３
２(n-1) が付随している。そして、１画素拡大回路１３
１a 〜１３１n は縦列接続されるとともに、それらの各
出力は並列的にセレクタ１３３に与えられている。した
がって、このセレクタ１３３には、第１の拡大ホールイ
メージ信号ＣＨＳt を基準として、それぞれｉ画素（ｉ
＝１〜ｎ）分の拡大を受けたｎ個の拡大ホールイメージ
信号が入力されていることになる。なお、１画素拡大回
路１３１a 〜１３１n のそれぞれは、たとえば８連結拡
大ロジックに従って１画素拡大処理を行うようになって
いる。
ージについて２段階めの拡大を行なうための拡大回路１
２６について、その内部構成を示すブロック図であり、
ミニバイアホールについての拡大回路１２３も同様の構
成を持っている。この拡大回路１２６には、１画素の幅
ずつ第１の拡大ホールイメージをさらに順次に拡大する
１画素拡大回路１３１a 〜１３１n が設けられている。
１画素拡大回路１３１a 〜１３１n の数は、たとえば２
０個である。また、最終段の１画素拡大回路１３１n 以
外にはタイミング調整のための遅延回路１３２a 〜１３
２(n-1) が付随している。そして、１画素拡大回路１３
１a 〜１３１n は縦列接続されるとともに、それらの各
出力は並列的にセレクタ１３３に与えられている。した
がって、このセレクタ１３３には、第１の拡大ホールイ
メージ信号ＣＨＳt を基準として、それぞれｉ画素（ｉ
＝１〜ｎ）分の拡大を受けたｎ個の拡大ホールイメージ
信号が入力されていることになる。なお、１画素拡大回
路１３１a 〜１３１n のそれぞれは、たとえば８連結拡
大ロジックに従って１画素拡大処理を行うようになって
いる。
【００３９】この実施例のプリント基板検査装置には、
操作パネル５０が設けられている。そして、この操作パ
ネル５０の操作によって、後述する基準値指定信号ＱＲ
とオペレータサイズ指定信号ＱＳとが入力され、選択信
号発生回路５１に与えられる。選択信号発生回路５１
は、オペレータサイズ指定信号ＱＳに基づいて選択信号
ＳＥＬ１を発生し、それをセレクタ１３３に与える。セ
レクタ１３３では、選択信号ＳＥＬ１に応答してｎ個の
拡大ホールイメージ信号のうちのひとつを、第２の拡大
ホールイメージ信号ＳＨＳt として出力する。
操作パネル５０が設けられている。そして、この操作パ
ネル５０の操作によって、後述する基準値指定信号ＱＲ
とオペレータサイズ指定信号ＱＳとが入力され、選択信
号発生回路５１に与えられる。選択信号発生回路５１
は、オペレータサイズ指定信号ＱＳに基づいて選択信号
ＳＥＬ１を発生し、それをセレクタ１３３に与える。セ
レクタ１３３では、選択信号ＳＥＬ１に応答してｎ個の
拡大ホールイメージ信号のうちのひとつを、第２の拡大
ホールイメージ信号ＳＨＳt として出力する。
【００４０】したがって、拡大回路１２６，１２３は、
拡大幅を変化させることができる可変拡大回路となって
いる。
拡大幅を変化させることができる可変拡大回路となって
いる。
【００４１】＜Ｄ．ランド検査回路２００の詳細＞図１
２は、ランド検査回路２００の内部構成のうち、この発
明の特徴に関係している部分のブロック図である。ラン
ド検査回路２００には、通常スルーホールについての座
残り検査回路２００ｔと、ミニバイアホールについての
座残り検査回路２００ｍとが設けられている。そして、
これらの座残り検査回路２００ｔ，２００ｍのそれぞれ
の内部構成は同一であり、異なるのは座残り判定基準値
などのデータ値のみであるため、以下では一方の座残り
検査回路２００ｔについてのみ説明する。
２は、ランド検査回路２００の内部構成のうち、この発
明の特徴に関係している部分のブロック図である。ラン
ド検査回路２００には、通常スルーホールについての座
残り検査回路２００ｔと、ミニバイアホールについての
座残り検査回路２００ｍとが設けられている。そして、
これらの座残り検査回路２００ｔ，２００ｍのそれぞれ
の内部構成は同一であり、異なるのは座残り判定基準値
などのデータ値のみであるため、以下では一方の座残り
検査回路２００ｔについてのみ説明する。
【００４２】座残り検査回路２００ｔの内部構成の一例
が図１に示されている。座残りの検査に用いられるパタ
ーンゲージイメージＰＧＩに対応するパターンゲージ信
号ＰＧＳは反転されて、座残りの検査に用いられるホー
ルゲージイメージＨＧＩに対応するホールゲージ信号Ｈ
ＧＳと共に、ＡＮＤ回路２０２に与えられる。ここでは
ホールゲージイメージＨＧＩとしてリング状イメージＲ
Ｉを用いており、第１の拡大ホールイメージ信号ＣＨＳ
t の反転信号と第２の拡大ホールイメージ信号ＳＨＳt
とがＡＮＤ回路２０１に入力されてホールゲージイメー
ジ信号ＨＧＳ（リング状イメージ信号ＲＩＳ）を生成す
る。ＡＮＤ回路２０１の出力信号ＨＧＳ（ＲＩＳ）は、
第２の拡大ホールイメージＥＨ２から第１の拡大ホール
イメージＥＨ１を取除いたリング状イメージＲＩを表現
している。またここでは、パターンイメージＰＩがその
まま、座残りの検査に用いられるパターンゲージイメー
ジＰＧＩとなる。
が図１に示されている。座残りの検査に用いられるパタ
ーンゲージイメージＰＧＩに対応するパターンゲージ信
号ＰＧＳは反転されて、座残りの検査に用いられるホー
ルゲージイメージＨＧＩに対応するホールゲージ信号Ｈ
ＧＳと共に、ＡＮＤ回路２０２に与えられる。ここでは
ホールゲージイメージＨＧＩとしてリング状イメージＲ
Ｉを用いており、第１の拡大ホールイメージ信号ＣＨＳ
t の反転信号と第２の拡大ホールイメージ信号ＳＨＳt
とがＡＮＤ回路２０１に入力されてホールゲージイメー
ジ信号ＨＧＳ（リング状イメージ信号ＲＩＳ）を生成す
る。ＡＮＤ回路２０１の出力信号ＨＧＳ（ＲＩＳ）は、
第２の拡大ホールイメージＥＨ２から第１の拡大ホール
イメージＥＨ１を取除いたリング状イメージＲＩを表現
している。またここでは、パターンイメージＰＩがその
まま、座残りの検査に用いられるパターンゲージイメー
ジＰＧＩとなる。
【００４３】よってパターンゲージ信号ＰＧＳの反転信
号とホールゲージ信号ＨＧＳとが、ＡＮＤ回路２０２に
与えられると、ＡＮＤ回路２０２の出力信号ＥＳは、ホ
ールゲージイメージＨＧＩのうちパターンゲージイメー
ジＰＧＩと重ならない部分、換言すれば、ホールゲージ
イメージＨＧＩのうちパターンゲージイメージＰＧＩか
らはみだした領域ＥＲを表現した「はみだし領域イメー
ジ信号」となっている。このはみだし領域イメージ信号
ＥＳは、２次元シフトレジスタ２１０に画素ごとに直列
入力される。
号とホールゲージ信号ＨＧＳとが、ＡＮＤ回路２０２に
与えられると、ＡＮＤ回路２０２の出力信号ＥＳは、ホ
ールゲージイメージＨＧＩのうちパターンゲージイメー
ジＰＧＩと重ならない部分、換言すれば、ホールゲージ
イメージＨＧＩのうちパターンゲージイメージＰＧＩか
らはみだした領域ＥＲを表現した「はみだし領域イメー
ジ信号」となっている。このはみだし領域イメージ信号
ＥＳは、２次元シフトレジスタ２１０に画素ごとに直列
入力される。
【００４４】図１３に示すように２次元シフトレジスタ
２１０には、４個の１ライン遅延回路２１１〜２１４
と、５×５のマトリクス配列された２５個の単位レジス
タＲ11〜Ｒ55とが設けられている。このため、各単位レ
ジスタＲ11〜Ｒ55の出力Ｓ11〜Ｓ55は、５×５の画素配
列上における２次元的はみだし領域イメージ信号ＥＳに
相当する。そして、これらの信号Ｓ11〜Ｓ55はオペレー
タ回路２２０（図１）に並列的に伝送される。
２１０には、４個の１ライン遅延回路２１１〜２１４
と、５×５のマトリクス配列された２５個の単位レジス
タＲ11〜Ｒ55とが設けられている。このため、各単位レ
ジスタＲ11〜Ｒ55の出力Ｓ11〜Ｓ55は、５×５の画素配
列上における２次元的はみだし領域イメージ信号ＥＳに
相当する。そして、これらの信号Ｓ11〜Ｓ55はオペレー
タ回路２２０（図１）に並列的に伝送される。
【００４５】オペレータ回路２２０は図１４に示すよう
に、ＡＮＤ回路２２１〜２２５とセレクタ２２６とを備
えている。ＡＮＤ回路２２１には、２×２画素マトリク
スＯＰ4 を構成する信号Ｓ22，Ｓ23，Ｓ32，Ｓ33が与え
られ、その論理積ＰＤ4 がセレクタ２２６に出力され
る。このため、画素マトリクスＯＰ4 が図１のはみだし
領域イメージＥＩ内にあったときのみ、論理積ＰＤ4 は
“１”となる。この理由によって、画素マトリクスＯＰ
4 は２×２画素配列に対応するオペレータとなってい
る。
に、ＡＮＤ回路２２１〜２２５とセレクタ２２６とを備
えている。ＡＮＤ回路２２１には、２×２画素マトリク
スＯＰ4 を構成する信号Ｓ22，Ｓ23，Ｓ32，Ｓ33が与え
られ、その論理積ＰＤ4 がセレクタ２２６に出力され
る。このため、画素マトリクスＯＰ4 が図１のはみだし
領域イメージＥＩ内にあったときのみ、論理積ＰＤ4 は
“１”となる。この理由によって、画素マトリクスＯＰ
4 は２×２画素配列に対応するオペレータとなってい
る。
【００４６】他のＡＮＤ回路２２２〜２２５についても
同様であって、それぞれ、９個の画素の矩形クラスター
に対応するオペレータＯＰ9 、１２個の画素の十字クラ
スターに対応するオペレータＯＰ12、１６個の画素の矩
形クラスターに対応するオペレータＯＰ16、２５個の画
素の矩形クラスターに対応するオペレータＯＰ25、をは
みだし領域イメージＥＩに作用させた結果が、論理積信
号ＰＤ9 ，ＰＤ12，ＰＤ16，ＰＤ25としてセレクタ２２
６に与えられる。なお、セレクタ２２６には信号Ｓ33も
信号ＰＤ1 として入力されている。この信号ＰＤ1 は、
１画素のみを有するオペレータＯＰ1 の作用結果に相当
する。
同様であって、それぞれ、９個の画素の矩形クラスター
に対応するオペレータＯＰ9 、１２個の画素の十字クラ
スターに対応するオペレータＯＰ12、１６個の画素の矩
形クラスターに対応するオペレータＯＰ16、２５個の画
素の矩形クラスターに対応するオペレータＯＰ25、をは
みだし領域イメージＥＩに作用させた結果が、論理積信
号ＰＤ9 ，ＰＤ12，ＰＤ16，ＰＤ25としてセレクタ２２
６に与えられる。なお、セレクタ２２６には信号Ｓ33も
信号ＰＤ1 として入力されている。この信号ＰＤ1 は、
１画素のみを有するオペレータＯＰ1 の作用結果に相当
する。
【００４７】選択信号発生回路５１（図１２）は、基準
値指定信号ＱＲとオペレータサイズ指定信号ＱＳに基づ
いて選択信号ＳＥＬ２を発生し、これを図１４のセレク
タ２２６に出力する。セレクタ２２６は、選択信号ＳＥ
Ｌ２による指定に応じてその入力信号ＰＤ1 〜ＰＤ25の
うちのひとつを選択し、検査結果信号ＩＮＳc として出
力する。
値指定信号ＱＲとオペレータサイズ指定信号ＱＳに基づ
いて選択信号ＳＥＬ２を発生し、これを図１４のセレク
タ２２６に出力する。セレクタ２２６は、選択信号ＳＥ
Ｌ２による指定に応じてその入力信号ＰＤ1 〜ＰＤ25の
うちのひとつを選択し、検査結果信号ＩＮＳc として出
力する。
【００４８】このような構成は座残りの判定動作に相当
しているのであるが、その理由については次に詳述す
る。なお、以下では、オペレータＯＰ1 〜ＯＰ25を代表
的に記号「ＯＰ」で表現し、論理積信号ＰＤ1 〜ＰＤ25
を代表的に「ＰＤ」で表現する。
しているのであるが、その理由については次に詳述す
る。なお、以下では、オペレータＯＰ1 〜ＯＰ25を代表
的に記号「ＯＰ」で表現し、論理積信号ＰＤ1 〜ＰＤ25
を代表的に「ＰＤ」で表現する。
【００４９】＜Ｅ．座残り判定の原理＞オペレータＯＰ
は画素クラスターであるため、図１５に示すように近似
的に円形の小領域に相当する。そして、はみだし領域イ
メージＥＩに対するオペレータＯＰの作用結果（論理
積）が“１”になるということは、はみだし領域イメー
ジＥＩのサイズがオペレータＯＰのサイズよりも大きい
ことを意味する。一方、ホールゲージイメージＨＧＩの
中心はスルーホール１５の中心に一致するから、はみだ
し領域イメージＥＩのサイズが大きいということは、ス
ルーホール１５がランド１４の中心からかなりずれてお
り、ランド１４の座残り幅が小さいことに対応してい
る。
は画素クラスターであるため、図１５に示すように近似
的に円形の小領域に相当する。そして、はみだし領域イ
メージＥＩに対するオペレータＯＰの作用結果（論理
積）が“１”になるということは、はみだし領域イメー
ジＥＩのサイズがオペレータＯＰのサイズよりも大きい
ことを意味する。一方、ホールゲージイメージＨＧＩの
中心はスルーホール１５の中心に一致するから、はみだ
し領域イメージＥＩのサイズが大きいということは、ス
ルーホール１５がランド１４の中心からかなりずれてお
り、ランド１４の座残り幅が小さいことに対応してい
る。
【００５０】他方、図１６に示すようにランド１４の中
心からのスルーホール１５のずれ量が小さいときには、
はみだし領域イメージＥＩのサイズは小さい。すると、
オペレータＯＰが完全にはみだし領域イメージＥＩ上に
乗ることはなく、はみだし領域イメージＥＩに対するオ
ペレータＯＰの作用結果は常に“０”になる。このた
め、はみだし領域イメージＥＩにオペレータＯＰを作用
させつつ、はみだし領域イメージＥＩ上をオペレータＯ
Ｐで走査したとき、信号ＰＤが１回でも“１”になれば
座残り不足のランドが存在していることになる。逆に、
信号ＰＤが常に“０”であれば十分な座残りが各ランド
に確保されていることになる。オペレータＯＰによるは
みだし領域イメージＥＩの走査は、プリント基板１０の
画像読取りにおける走査に伴って自動的に実現されてい
る。
心からのスルーホール１５のずれ量が小さいときには、
はみだし領域イメージＥＩのサイズは小さい。すると、
オペレータＯＰが完全にはみだし領域イメージＥＩ上に
乗ることはなく、はみだし領域イメージＥＩに対するオ
ペレータＯＰの作用結果は常に“０”になる。このた
め、はみだし領域イメージＥＩにオペレータＯＰを作用
させつつ、はみだし領域イメージＥＩ上をオペレータＯ
Ｐで走査したとき、信号ＰＤが１回でも“１”になれば
座残り不足のランドが存在していることになる。逆に、
信号ＰＤが常に“０”であれば十分な座残りが各ランド
に確保されていることになる。オペレータＯＰによるは
みだし領域イメージＥＩの走査は、プリント基板１０の
画像読取りにおける走査に伴って自動的に実現されてい
る。
【００５１】オペレータＯＰとしては完全に等方的な円
形が好ましいが、デジタル信号処理では完全な円形オペ
レータは実現困難であるため、この実施例では矩形オペ
レータや十字形オペレータ（矩形の角部の画素を取除い
たもの）でこれの代用としている。
形が好ましいが、デジタル信号処理では完全な円形オペ
レータは実現困難であるため、この実施例では矩形オペ
レータや十字形オペレータ（矩形の角部の画素を取除い
たもの）でこれの代用としている。
【００５２】なお、複数のオペレータＯＰ1 〜ＯＰ25を
準備してそのうちのひとつを選択使用する理由は後述す
る。
準備してそのうちのひとつを選択使用する理由は後述す
る。
【００５３】次に、このような原理をより定量的に考察
する。まず、図１７に示す各量を次のように定義する。
する。まず、図１７に示す各量を次のように定義する。
【００５４】Ｌr …オペレータＯＰのサイズ（円の直
径）、 Ｌt …スルーホール１５の円周からオペレータＯＰまで
の距離 Ｌ…ホールゲージイメージＨＧＩの幅（ホールゲージイ
メージＨＧＩとしては図１で説明したようなリング状イ
メージＲＩを用いる場合があり、この場合には幅Ｌは、
リング状イメージＲＩのリング幅を意味する。この場
合、図９で説明したように、ホールイメージＨＩとパタ
ーンイメージＰＩのヌケ部分ＰＳH とは厳密には一致し
ないが、ここでは近似的に一致すると考えて、それをス
ルーホール１５の円周とする。またホールゲージイメー
ジＨＧＩとして後述するように拡大されたホールイメー
ジＥＨＩを用いる場合がある。この場合、パターンゲー
ジイメージＰＧＩとして殆どヌケ部分ＰＳH を埋めた補
正パターンイメージＣＩ（図２，図３参照）又は完全に
埋めた補正パターンイメージＤＩ（図２参照）を用いる
ので、スルーホール１５に対応するヌケ部分ＰＳH を考
慮する必要がない。従って幅Ｌは拡大されたホールイメ
ージＥＨＩの半径からスルーホール１５の半径（ホール
イメージの半径）を引いたものとして扱えばよい。）、 Ｌa …座残り幅、 Ｌb …オペレータＯＰの円周からパターンゲージイメー
ジＰＧＩのエッジまでの距離。
径）、 Ｌt …スルーホール１５の円周からオペレータＯＰまで
の距離 Ｌ…ホールゲージイメージＨＧＩの幅（ホールゲージイ
メージＨＧＩとしては図１で説明したようなリング状イ
メージＲＩを用いる場合があり、この場合には幅Ｌは、
リング状イメージＲＩのリング幅を意味する。この場
合、図９で説明したように、ホールイメージＨＩとパタ
ーンイメージＰＩのヌケ部分ＰＳH とは厳密には一致し
ないが、ここでは近似的に一致すると考えて、それをス
ルーホール１５の円周とする。またホールゲージイメー
ジＨＧＩとして後述するように拡大されたホールイメー
ジＥＨＩを用いる場合がある。この場合、パターンゲー
ジイメージＰＧＩとして殆どヌケ部分ＰＳH を埋めた補
正パターンイメージＣＩ（図２，図３参照）又は完全に
埋めた補正パターンイメージＤＩ（図２参照）を用いる
ので、スルーホール１５に対応するヌケ部分ＰＳH を考
慮する必要がない。従って幅Ｌは拡大されたホールイメ
ージＥＨＩの半径からスルーホール１５の半径（ホール
イメージの半径）を引いたものとして扱えばよい。）、 Ｌa …座残り幅、 Ｌb …オペレータＯＰの円周からパターンゲージイメー
ジＰＧＩのエッジまでの距離。
【００５５】すると、図１７から明らかなように、次式
が成立する。
が成立する。
【００５６】
【数１】 L=Lr+Lt
【００５７】
【数２】 Lt=La+Lb
【００５８】このため、
【００５９】
【数３】 La=L-Lr-Lb
【００６０】となる。
【００６１】一方、座残り幅の基準値をＬ0 とすると、
必要な座残り幅が確保されるための条件は、
必要な座残り幅が確保されるための条件は、
【００６２】
【数４】 La≧Lo
【００６３】となる。
【００６４】数３を数４に代入すると、
【００６５】
【数５】 L-Lr-Lb≧Lo
【００６６】となる。そして、Ｌb がゼロのとき、すな
わちオペレータＯＰがちょうどはみだし領域イメージＥ
Ｉに入った状態が座残り幅の良否の境界であるようにす
るには、
わちオペレータＯＰがちょうどはみだし領域イメージＥ
Ｉに入った状態が座残り幅の良否の境界であるようにす
るには、
【００６７】
【数６】 L-Lr=Lo
【００６８】とすればよいことがわかる。つまり、ホー
ルゲージイメージＨＧＩの幅ＬとオペレータＯＰのサイ
ズＬr との差が、座残り幅の判定基準値Ｌ0 となるよう
にすればよい。そのようにすれば、図１７のようにＬb
が正の値であるときには数５が成立せず「座残り幅不
足」との結果が得られ、図１８のようにＬb が実質的に
負の値に相当するときには数５が成立して「座残り幅良
好」との結果が得られる。
ルゲージイメージＨＧＩの幅ＬとオペレータＯＰのサイ
ズＬr との差が、座残り幅の判定基準値Ｌ0 となるよう
にすればよい。そのようにすれば、図１７のようにＬb
が正の値であるときには数５が成立せず「座残り幅不
足」との結果が得られ、図１８のようにＬb が実質的に
負の値に相当するときには数５が成立して「座残り幅良
好」との結果が得られる。
【００６９】そこでこの実施例では、操作パネル５０
（図１２）を通じて判定基準値Ｌ0 を任意に指定したと
き、その値を指示する信号ＱＲが選択信号発生回路５１
に入力され、選択信号発生回路５１はホールゲージイメ
ージＨＧＩの幅ＬとオペレータＯＰのサイズＬr とを計
算する。
（図１２）を通じて判定基準値Ｌ0 を任意に指定したと
き、その値を指示する信号ＱＲが選択信号発生回路５１
に入力され、選択信号発生回路５１はホールゲージイメ
ージＨＧＩの幅ＬとオペレータＯＰのサイズＬr とを計
算する。
【００７０】ところで数６からわかるように、この数６
を満足するような値の組（Ｌ，Ｌr ）はひとつではな
い。そこで、この実施例ではオペレータＯＰのサイズＬ
r として６個の値を準備しておき、オペレータサイズ指
定信号ＱＳによってそのうちのひとつを任意に選択でき
るようになっている。図１４の構成においてオペレータ
ＯＰ1 〜ＯＰ25の６個のオペレータを準備しているのが
このことに対応する。オペレータＯＰ1 〜ＯＰ25はその
サイズがそれぞれ異なっており、オペレータサイズ指定
信号ＱＳによってそのうちのひとつが選択される。オペ
レータのサイズを可変としている理由は後述する。
を満足するような値の組（Ｌ，Ｌr ）はひとつではな
い。そこで、この実施例ではオペレータＯＰのサイズＬ
r として６個の値を準備しておき、オペレータサイズ指
定信号ＱＳによってそのうちのひとつを任意に選択でき
るようになっている。図１４の構成においてオペレータ
ＯＰ1 〜ＯＰ25の６個のオペレータを準備しているのが
このことに対応する。オペレータＯＰ1 〜ＯＰ25はその
サイズがそれぞれ異なっており、オペレータサイズ指定
信号ＱＳによってそのうちのひとつが選択される。オペ
レータのサイズを可変としている理由は後述する。
【００７１】オペレータのサイズＬr が選択されれば、
数６によって幅Ｌは一義的に定まる。その決定は、たと
えば選択信号発生回路５１内に数６に対応するテーブル
を記憶させておくことによって実現可能である。なお、
Ｌ，Ｌr ，Ｌo の値は、通常スルーホールとミニバイア
ホールとで異なった値を設定することができる。
数６によって幅Ｌは一義的に定まる。その決定は、たと
えば選択信号発生回路５１内に数６に対応するテーブル
を記憶させておくことによって実現可能である。なお、
Ｌ，Ｌr ，Ｌo の値は、通常スルーホールとミニバイア
ホールとで異なった値を設定することができる。
【００７２】＜Ｆ．ホールゲージイメージの作成＞ホー
ルゲージイメージＨＧＩはパターンゲージイメージＰＧ
Ｉと共にはみ出し領域イメージＥＩを生成する。このホ
ールゲージイメージＨＧＩは前節でも触れたように、そ
の外縁近傍がはみ出し領域ＥＩに関係するため、図１に
示したようなリング状イメージＲＩを用いることができ
る。まずリング状イメージＲＩの作成について説明す
る。
ルゲージイメージＨＧＩはパターンゲージイメージＰＧ
Ｉと共にはみ出し領域イメージＥＩを生成する。このホ
ールゲージイメージＨＧＩは前節でも触れたように、そ
の外縁近傍がはみ出し領域ＥＩに関係するため、図１に
示したようなリング状イメージＲＩを用いることができ
る。まずリング状イメージＲＩの作成について説明す
る。
【００７３】図８および図９を参照して既に説明したよ
うに、スルーホール１５の内壁における光反射や光散乱
などによって、ホールイメージＨＩのサイズがパターン
イメージＰＳのヌケ部分ＰＳH のサイズより小さくなる
場合がある。従って、リング状イメージＲＩ（図１）を
生成する際に、拡大ホールイメージＥＨ１のかわりにホ
ールイメージＨＩ自身を用いると、リング状イメージＲ
Ｉの内部のヌケ部分のサイズがパターンイメージＰＳの
ヌケ部分ＰＳH のサイズより小さくなり、ＡＮＤ回路２
０２の出力信号ＥＳ（図１）には、図２６に示すよう
に、はみだし領域イメージＥＩのみならず内部リングイ
メージＮＩも含まれてしまう。その結果、信号ＥＳで表
現されるイメージにオペレータＯＰを作用させたとき
に、内部リングイメージＮＩもその作用対象となって、
座残り幅が十分に確保されているにもかかわらず「座残
り幅不足」との誤った結果が得られてしまう可能性があ
る。
うに、スルーホール１５の内壁における光反射や光散乱
などによって、ホールイメージＨＩのサイズがパターン
イメージＰＳのヌケ部分ＰＳH のサイズより小さくなる
場合がある。従って、リング状イメージＲＩ（図１）を
生成する際に、拡大ホールイメージＥＨ１のかわりにホ
ールイメージＨＩ自身を用いると、リング状イメージＲ
Ｉの内部のヌケ部分のサイズがパターンイメージＰＳの
ヌケ部分ＰＳH のサイズより小さくなり、ＡＮＤ回路２
０２の出力信号ＥＳ（図１）には、図２６に示すよう
に、はみだし領域イメージＥＩのみならず内部リングイ
メージＮＩも含まれてしまう。その結果、信号ＥＳで表
現されるイメージにオペレータＯＰを作用させたとき
に、内部リングイメージＮＩもその作用対象となって、
座残り幅が十分に確保されているにもかかわらず「座残
り幅不足」との誤った結果が得られてしまう可能性があ
る。
【００７４】これに対して、図１に示したように第１と
第２の拡大ホールイメージＥＨ１，ＥＨ２を求めてお
き、それらの差によってリング状イメージＲＩを生成す
れば、図２７に示すようにパターンイメージＰＩのヌケ
部分ＰＳH がリング状イメージＲＩと重なり合うあうこ
とを防止できるため、座残り幅の良否検査結果も正確に
なるという利点がある。ただし、ホールイメージＨＩの
サイズがパターンイメージＰＳのヌケ部分ＰＳH のサイ
ズと実質的に同じになるような光学系を用いている場合
には、拡大リング状イメージＥＨ２とホールイメージＨ
Ｉ自身との差によってリング状イメージＲＩを生成して
もよい。あるいは内部リングイメージＮＩの大きさが予
め想定できるものであれば、これに対応させて作用させ
るオペレータＯＰの大きさも大きいものを採用すれば、
検査結果は内部リングイメージＮＩの影響を受けないも
のとなる。
第２の拡大ホールイメージＥＨ１，ＥＨ２を求めてお
き、それらの差によってリング状イメージＲＩを生成す
れば、図２７に示すようにパターンイメージＰＩのヌケ
部分ＰＳH がリング状イメージＲＩと重なり合うあうこ
とを防止できるため、座残り幅の良否検査結果も正確に
なるという利点がある。ただし、ホールイメージＨＩの
サイズがパターンイメージＰＳのヌケ部分ＰＳH のサイ
ズと実質的に同じになるような光学系を用いている場合
には、拡大リング状イメージＥＨ２とホールイメージＨ
Ｉ自身との差によってリング状イメージＲＩを生成して
もよい。あるいは内部リングイメージＮＩの大きさが予
め想定できるものであれば、これに対応させて作用させ
るオペレータＯＰの大きさも大きいものを採用すれば、
検査結果は内部リングイメージＮＩの影響を受けないも
のとなる。
【００７５】なお、第１の拡大ホールイメージＥＨ１を
設定することで座残り量が実質的に減少（目減り）する
が、これは後述する実施例で解決される。
設定することで座残り量が実質的に減少（目減り）する
が、これは後述する実施例で解決される。
【００７６】一方、ホールゲージイメージＨＧＩとして
拡大されたホールイメージＥＨＩを用いた場合の実施例
を図２及び図３に示す。前節でも触れたように、この場
合には図１に示した実施例とは異なり、パターンゲージ
イメージＰＧＩとしてヌケ部分ＰＳH を殆ど埋めた補正
パターンイメージＣＩ（図３）若しくは全て埋めた補正
パターンイメージＤＩ（図２）を用いる。
拡大されたホールイメージＥＨＩを用いた場合の実施例
を図２及び図３に示す。前節でも触れたように、この場
合には図１に示した実施例とは異なり、パターンゲージ
イメージＰＧＩとしてヌケ部分ＰＳH を殆ど埋めた補正
パターンイメージＣＩ（図３）若しくは全て埋めた補正
パターンイメージＤＩ（図２）を用いる。
【００７７】＜Ｇ．パターンゲージイメージの作成＞ま
ず図２に示す実施例から説明する。パターンイメージＰ
Ｉのヌケ部分ＰＳH を埋めるため、まずホールイメージ
ＨＩとの論理合成を行う。即ちＯＲ回路２０３に信号Ｐ
Ｓ，ＨＳを入力する。これによって得られる補正イメー
ジＣＩは既に説明した理由により、図２に示すように空
隙を有したものとなる。この空隙を埋めるため、拡大・
縮小処理部２０４において拡大して空隙を埋め、縮小し
て元の大きさに戻す。この結果得られた補正イメージＤ
Ｉに対応する信号はパターンゲージイメージ信号ＰＧＳ
であり、これが反転してＡＮＤ回路２０２の一端に加わ
る。
ず図２に示す実施例から説明する。パターンイメージＰ
Ｉのヌケ部分ＰＳH を埋めるため、まずホールイメージ
ＨＩとの論理合成を行う。即ちＯＲ回路２０３に信号Ｐ
Ｓ，ＨＳを入力する。これによって得られる補正イメー
ジＣＩは既に説明した理由により、図２に示すように空
隙を有したものとなる。この空隙を埋めるため、拡大・
縮小処理部２０４において拡大して空隙を埋め、縮小し
て元の大きさに戻す。この結果得られた補正イメージＤ
Ｉに対応する信号はパターンゲージイメージ信号ＰＧＳ
であり、これが反転してＡＮＤ回路２０２の一端に加わ
る。
【００７８】一方、ホールゲージイメージＨＧＩとして
用いられる拡大されたホールイメージＥＨＩは、図１に
示した第２の拡大ホールイメージＥＨ２と同様にして拡
大回路１２０（図１０）から信号ＳＨＳt として得られ
る。信号ＳＨＳt はホールゲージイメージ信号ＨＧＳと
してＡＮＤ回路２０２の他端に加えられ、ＡＮＤ回路２
０２ははみ出し領域イメージ信号ＥＳを出力する。
用いられる拡大されたホールイメージＥＨＩは、図１に
示した第２の拡大ホールイメージＥＨ２と同様にして拡
大回路１２０（図１０）から信号ＳＨＳt として得られ
る。信号ＳＨＳt はホールゲージイメージ信号ＨＧＳと
してＡＮＤ回路２０２の他端に加えられ、ＡＮＤ回路２
０２ははみ出し領域イメージ信号ＥＳを出力する。
【００７９】このように、パターンゲージイメージＰＧ
Ｉとして補正イメージＤＩを用いると、その内部にヌケ
部分ＰＳH が存在しないので、ホールゲージイメージＨ
ＧＩとして拡大されたホールイメージＥＨＩを用いるこ
とができ、リング状イメージＲＩにおいてその内周を規
定する第１の拡大ホールイメージＥＨ１を生成すること
もないため、既述した座残りの実質的減少も生じず、一
層正確に座残り量を検査することができる。
Ｉとして補正イメージＤＩを用いると、その内部にヌケ
部分ＰＳH が存在しないので、ホールゲージイメージＨ
ＧＩとして拡大されたホールイメージＥＨＩを用いるこ
とができ、リング状イメージＲＩにおいてその内周を規
定する第１の拡大ホールイメージＥＨ１を生成すること
もないため、既述した座残りの実質的減少も生じず、一
層正確に座残り量を検査することができる。
【００８０】なお、パターンゲージイメージＰＧＩとし
ては、図３に示した実施例のように空隙を埋める前の補
正パターンイメージＣＩを用いてもよい。この場合に
は、第１の拡大ホールイメージＥＨＩの代わりにホール
イメージＨＩを用いてリング状イメージＲＩを生成した
場合と同様に、内部リングイメージＮＩが生じる。しか
し、既述のように、内部リングイメージＮＩの大きさが
予め想定できていれば、適切な大きさのオペレータＯＰ
を選んで検査することができる。
ては、図３に示した実施例のように空隙を埋める前の補
正パターンイメージＣＩを用いてもよい。この場合に
は、第１の拡大ホールイメージＥＨＩの代わりにホール
イメージＨＩを用いてリング状イメージＲＩを生成した
場合と同様に、内部リングイメージＮＩが生じる。しか
し、既述のように、内部リングイメージＮＩの大きさが
予め想定できていれば、適切な大きさのオペレータＯＰ
を選んで検査することができる。
【００８１】オペレータＯＰのサイズは上述の理由から
も可変とすることが望ましいが、更に以下の理由も存在
する。
も可変とすることが望ましいが、更に以下の理由も存在
する。
【００８２】＜Ｈ．オペレータサイズの選択＞図１９に
示すように、スルーホール１５がランド１４のエッジに
極めて近接している場合、理想的には図２０に示すよう
にパターンイメージＰＩのエッジ部分ＰＩＥは細長いイ
メージになるはずである．ところが実際にはパターンイ
メージＰＩの光学的読取りや信号処理上の誤差によっ
て、図２１に示すようにパターンイメージＰＩが途切れ
てしまい、点状のイメージＤＰのみが残る場合がある。
このような場合であっても電気的接続能力が残っている
限りこのプリント基板を良品として取扱ってもよい。
示すように、スルーホール１５がランド１４のエッジに
極めて近接している場合、理想的には図２０に示すよう
にパターンイメージＰＩのエッジ部分ＰＩＥは細長いイ
メージになるはずである．ところが実際にはパターンイ
メージＰＩの光学的読取りや信号処理上の誤差によっ
て、図２１に示すようにパターンイメージＰＩが途切れ
てしまい、点状のイメージＤＰのみが残る場合がある。
このような場合であっても電気的接続能力が残っている
限りこのプリント基板を良品として取扱ってもよい。
【００８３】しかしながらこのようなパターンイメージ
ＰＩからパターンゲージイメージＰＧＩを求めた場合、
図２２や図２４に示すように、点状のイメージＤＰの間
のギャップにオペレータＯＰの一部が入込んでしまうた
めに、オペレータＯＰによる論理演算結果が“１”（不
良）となる場合がある。
ＰＩからパターンゲージイメージＰＧＩを求めた場合、
図２２や図２４に示すように、点状のイメージＤＰの間
のギャップにオペレータＯＰの一部が入込んでしまうた
めに、オペレータＯＰによる論理演算結果が“１”（不
良）となる場合がある。
【００８４】一方、図２３や図２５に示すように、オペ
レータＯＰのサイズを大きくすれば、オペレータＯＰが
点状のイメージＤＰと重なり合うため、オペレータＯＰ
による論理演算結果が常に“０”（良）となって、この
ような事態を防止することができる。このような構成
は、点状のイメージＤＰが生じているか否かにかかわら
ず、パターンゲージイメージＰＧＩのエッジに途切れが
ある場合一般に有効である。
レータＯＰのサイズを大きくすれば、オペレータＯＰが
点状のイメージＤＰと重なり合うため、オペレータＯＰ
による論理演算結果が常に“０”（良）となって、この
ような事態を防止することができる。このような構成
は、点状のイメージＤＰが生じているか否かにかかわら
ず、パターンゲージイメージＰＧＩのエッジに途切れが
ある場合一般に有効である。
【００８５】オペレータＯＰのサイズを大きくするため
には、図１４のセレクタ２２６における出力の選択を変
更すればよい。たとえば、良品とすべきパターンイメー
ジＰＩのエッジの途切れがオペレータＯＰ9 では不良と
される場合には、操作パネル５０の操作によって選択信
号ＳＥＬ２を変更し、セレクタ２２６の出力を論理積信
号ＰＤ9 からＰＤ12に切換える。ＰＤ12でも不十分な場
合には、さらにＰＤ16またはＰＤ25に切換える。逆に、
オペレータＯＰのサイズが大き過ぎるために、不良とす
べきパターンが良品とされる場合には、より小さなサイ
ズを持つオペレータへと切換えればよい。前節Ｇで述べ
た内部リングイメージＮＩに対処する場合も同様であ
り、予め内部リングイメージＮＩの幅がオペレータＯＰ
9 よりも小さいことがわかっていれば、オペレータＯＰ
のサイズをＯＰ9 〜ＯＰ25の範囲で選択することにな
る。
には、図１４のセレクタ２２６における出力の選択を変
更すればよい。たとえば、良品とすべきパターンイメー
ジＰＩのエッジの途切れがオペレータＯＰ9 では不良と
される場合には、操作パネル５０の操作によって選択信
号ＳＥＬ２を変更し、セレクタ２２６の出力を論理積信
号ＰＤ9 からＰＤ12に切換える。ＰＤ12でも不十分な場
合には、さらにＰＤ16またはＰＤ25に切換える。逆に、
オペレータＯＰのサイズが大き過ぎるために、不良とす
べきパターンが良品とされる場合には、より小さなサイ
ズを持つオペレータへと切換えればよい。前節Ｇで述べ
た内部リングイメージＮＩに対処する場合も同様であ
り、予め内部リングイメージＮＩの幅がオペレータＯＰ
9 よりも小さいことがわかっていれば、オペレータＯＰ
のサイズをＯＰ9 〜ＯＰ25の範囲で選択することにな
る。
【００８６】ところで、このような切換えにおいてオペ
レータＯＰのサイズのみを変更すると、座残り幅の良否
判定基準値が、あらかじめ指定していた値から実質的に
ずれてしまう。このため、この実施例では、選択される
オペレータのサイズＬr を変更するときには、数６に従
ってホールゲージイメージＨＧＩの幅Ｌも変更すること
によって判定基準値Ｌ0 を同一の値に保持する。具体的
にはオペレータのサイズをＬr からＬr1に変更する際に
は幅Ｌも、次式のＬ1 とする。
レータＯＰのサイズのみを変更すると、座残り幅の良否
判定基準値が、あらかじめ指定していた値から実質的に
ずれてしまう。このため、この実施例では、選択される
オペレータのサイズＬr を変更するときには、数６に従
ってホールゲージイメージＨＧＩの幅Ｌも変更すること
によって判定基準値Ｌ0 を同一の値に保持する。具体的
にはオペレータのサイズをＬr からＬr1に変更する際に
は幅Ｌも、次式のＬ1 とする。
【００８７】
【数７】 L1=L+Lr1-Lr
【００８８】このようにして、数６に相当する数８が常
に成立するようにしておく。
に成立するようにしておく。
【００８９】
【数８】 L1-Lr1=Lo
【００９０】すなわち、オペレータＯＰのサイズＬr を
大きくするときには、それに応じて幅Ｌも増加させ、オ
ペレータＯＰのサイズＬr を小さくするときには、それ
に応じて幅Ｌも減少させる。そのための演算は選択信号
発生回路５１で行なわれ、幅Ｌの変更はセレクタ１３３
（図１１）に与える選択信号ＳＥＬ１を変化させること
によって実行される。
大きくするときには、それに応じて幅Ｌも増加させ、オ
ペレータＯＰのサイズＬr を小さくするときには、それ
に応じて幅Ｌも減少させる。そのための演算は選択信号
発生回路５１で行なわれ、幅Ｌの変更はセレクタ１３３
（図１１）に与える選択信号ＳＥＬ１を変化させること
によって実行される。
【００９１】＜Ｉ．変形例＞(1) プリント基板の読取
り光学系として反射型のもののみを設け、得られたアナ
ログ信号を２つの閾値でそれぞれ２値化することによ
り、パターンイメージＰＩとホールイメージＨＩとを求
めてもよい。
り光学系として反射型のもののみを設け、得られたアナ
ログ信号を２つの閾値でそれぞれ２値化することによ
り、パターンイメージＰＩとホールイメージＨＩとを求
めてもよい。
【００９２】(2) はみだし領域イメージＥＩがパター
ンイメージＰＩのどの方向にはみ出していても、均一な
精度ではみだし領域イメージＥＩのサイズを把握するた
めには、オペレータＯＰは円形や多角形など等方的また
はそれに近い形状のオペレータであることが望ましい
が、少なくともその差と幅の最大値が指定されたサイズ
に相当するようなものであれば、他の形状であってもよ
い。
ンイメージＰＩのどの方向にはみ出していても、均一な
精度ではみだし領域イメージＥＩのサイズを把握するた
めには、オペレータＯＰは円形や多角形など等方的また
はそれに近い形状のオペレータであることが望ましい
が、少なくともその差と幅の最大値が指定されたサイズ
に相当するようなものであれば、他の形状であってもよ
い。
【００９３】(3) この発明の対象となるランドは、図
示したような四角形のランドだけではなく、円形その他
のランドであってもよい。
示したような四角形のランドだけではなく、円形その他
のランドであってもよい。
【００９４】
【発明の効果】以上説明したように、この発明の第１の
構成によれば、等方的な外縁を有するホールゲージイメ
ージを使用してはみだし領域イメージを求め、そのサイ
ズから座残り幅を評価しているため、ランドとスルーホ
ールとのずれ方向にかかわらず、正確な座残り幅検査が
可能である。そしてオペレータとしては多数の腕を持っ
たオペレータを使用する必要がないため、高速な検査が
可能である。
構成によれば、等方的な外縁を有するホールゲージイメ
ージを使用してはみだし領域イメージを求め、そのサイ
ズから座残り幅を評価しているため、ランドとスルーホ
ールとのずれ方向にかかわらず、正確な座残り幅検査が
可能である。そしてオペレータとしては多数の腕を持っ
たオペレータを使用する必要がないため、高速な検査が
可能である。
【００９５】プリント基板自動検査装置にこの発明を適
用する場合にも、コスト上昇の原因となるような複雑な
回路を必要としない。
用する場合にも、コスト上昇の原因となるような複雑な
回路を必要としない。
【００９６】この発明の第２の構成では、基準値に応じ
たサイズを持ったオペレータをはみだし領域イメージに
作用させることによって、はみだし領域イメージのサイ
ズと基準値との比較を行なうため、簡単かつ正確に座残
り幅検査を実行できる。
たサイズを持ったオペレータをはみだし領域イメージに
作用させることによって、はみだし領域イメージのサイ
ズと基準値との比較を行なうため、簡単かつ正確に座残
り幅検査を実行できる。
【００９７】また、第３及び第４の構成では、第１と第
２の拡大ホールイメージからリング状イメージを求める
ため、パターンイメージとホールイメージとの間にギャ
ップが生じる場合にも、その影響による誤判定を防止で
きる。
２の拡大ホールイメージからリング状イメージを求める
ため、パターンイメージとホールイメージとの間にギャ
ップが生じる場合にも、その影響による誤判定を防止で
きる。
【００９８】さらに、第５の構成においては基準値を可
変とし、それに応じてオペレータやリング状イメージの
サイズも変えるため、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止すること
ができる。
変とし、それに応じてオペレータやリング状イメージの
サイズも変えるため、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止すること
ができる。
【００９９】第６の構成においては補正ゲージイメージ
の内部の空隙を消失させて、より正確な検査が可能とな
る。
の内部の空隙を消失させて、より正確な検査が可能とな
る。
【０１００】
【図１】この発明の第１実施例におけるはみだし領域イ
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
【図２】この発明の第２実施例におけるはみだし領域イ
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
【図３】この発明の第３実施例におけるはみだし領域イ
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
【図４】プリント基板の読取り光学系を示す図である。
【図５】ランドとスルーホールとの関係を例示する図で
ある。
ある。
【図６】実施例における電気的構成を示すブロック図で
ある。
ある。
【図７】パターンイメージとスルーホールとの２値化を
示す波形図である。
示す波形図である。
【図８】パターンイメージのヌケ部分とスルーホールと
のサイズの関係を示す図である。
のサイズの関係を示す図である。
【図９】パターンイメージのヌケ部分とスルーホールと
のサイズの関係を示す図である。
のサイズの関係を示す図である。
【図１０】前処理回路の構成を示すブロック図である。
【図１１】可変拡大回路の構成を示すブロック図であ
る。
る。
【図１２】ランド検査回路の構成を示すブロック図であ
る。
る。
【図１３】２次元シフトレジスタの構成を示すブロック
図である。
図である。
【図１４】オペレータ回路の構成を示すブロック図であ
る。
る。
【図１５】座残り幅の検出原理の説明図である。
【図１６】座残り幅の検出原理の説明図である。
【図１７】座残り幅の検出原理の説明図である。
【図１８】座残り幅の検出原理の説明図である。
【図１９】スルーホールがランドのエッジに近接した説
明図である。
明図である。
【図２０】スルーホールがランドのエッジに近接した場
合のエッジ部分の説明図である。
合のエッジ部分の説明図である。
【図２１】パターンイメージの途切れの説明図である。
【図２２】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図２３】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図２４】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図２５】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図２６】ホールイメージの二重拡大による効果の説明
図である。
図である。
【図２７】ホールイメージの二重拡大による効果の説明
図である。
図である。
【図２８】放射状オペレータを用いた従来の座残り検査
の説明図である。
の説明図である。
１０ プリント基板 １２ 配線パターン １４ ランド １５ スルーホール ＰＧＩ パターンゲージイメージ ＨＧＩ ホールゲージイメージ ＣＩ，ＤＩ 補正パターンイメージ ＰＩ パターンイメージ ＨＩ ホールイメージ ＥＨ１ 第１の拡大ホールイメージ ＥＨ２ 第２の拡大ホールイメージ ＲＩ リング状イメージ ＥＩ はみだし領域イメージ ＯＰ1 〜ＯＰ25 オペレータ Ｌ 幅 Ｌa 座残り幅 Ｌr オペレータサイズ Ｌ0 座残り幅基準値
───────────────────────────────────────────────────── フロントページの続き (72)発明者 法貴 哲夫 京都市上京区堀川通寺之内上る４丁目天 神北町１番地の１ 大日本スクリーン製 造株式会社内 (72)発明者 大前 貴雄 京都市伏見区羽束師古川町322番地 大 日本スクリーン製造株式会社 洛西工場 内 (56)参考文献 特開 平４−268444（ＪＰ，Ａ)
Claims (6)
- 【請求項１】 絶縁性基板上にランドを有する配線パタ
ーンが形成されるとともに、前記絶縁性基板を貫通する
スルーホールが前記ランドに関連して設けられているプ
リント基板について、前記ランドの座残り検査を行う方
法であって、 (a) 前記プリント基板を光学的に読取ることによっ
て、前記配線パターンのイメージに相当するパターンイ
メージと、前記スルーホールのイメージに相当するホー
ルイメージとを得る工程と、 (b) 前記ホールイメージから、等方的な外縁を有する
ホールゲージイメージを形成する工程と、 (c) 前記パターンイメージから、前記パターンイメー
ジと同形状の外縁を有するパターンゲージイメージを形
成する工程と、 (d) 前記パターンゲージイメージと前記ホールゲージ
イメージとを論理合成することにより、前記ホールゲー
ジイメージが前記パターンゲージイメージからはみだす
領域のイメージをはみだし領域イメージとして得る工程
と、 (e) 前記はみだし領域イメージのサイズを所定の基準
値と比較し、前記サイズが前記基準値よりも大きいとき
に前記座残りを不良と判定する工程とを備えることを特
徴とする、プリント基板の座残り検査方法。 - 【請求項２】 請求項１の方法において、 工程(e) が、 (e-1) 基準値に応じたサイズを有するオペレータとは
みだし領域イメージとの相対的位置関係を順次に変化さ
せつつ、前記オペレータを前記はみだし領域イメージ上
に作用させることによってその作用結果を表現するデー
タを得る工程と、 (e-2) 前記データに基づいて前記はみだし領域イメー
ジのサイズと前記基準値との大小関係を判定する工程と
を有する、プリント基板の座残り検査方法。 - 【請求項３】 請求項１記載の方法において、 工程(c) が、 (c-1) 前記パターンイメージをそのまま用いてパターン
ゲージイメージとする工程を有するプリント基板の座残
り検査方法。 - 【請求項４】 請求項３の方法において、 (b) の工程が、 (b-1) 互いに異なる第１と第２の拡大幅だけホールイ
メージを拡大して第１と第２の拡大ホールイメージをそ
れぞれ得る工程と、 (b-2) 前記第１と第２の拡大ホールイメージを論理合
成することによって、前記ホールイメージの周囲にリン
グ状イメージを形成し、これをホールゲージイメージと
する工程とを有する、プリント基板の座残り検査方法。 - 【請求項５】 請求項４の方法において、さらに、 (f) 基準値を任意に指定する工程を備え、 (e) の工程が、 (e-1) リング状イメージのリング幅とオペレータのサ
イズとを前記基準値に応じて決定する工程を有する、プ
リント基板の座残り検査方法。 - 【請求項６】 請求項１記載の方法において、工程(b) が、 (b-1) 前記ホールイメージを拡大してホールゲージイメ
ージとする工程 を有し、 さらに、工程(c) が、 (c-1) 前記パターンイメージと、前記ホールイメージと
を論理合成して補正イメージを形成する工程と、 (c-2) 前記補正イメージの各部分を拡大処理によって太
らせることにより、前記補正イメージ内部の空隙を消失
させた拡大補正イメージを形成する工程と、 (c-3) 前記拡大補正イメージの各部分を縮小処理するこ
とによって細らせることにより、パターンゲージイメー
ジを形成する工程と を有するプリント基板の座残り検査
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198471A JP2500961B2 (ja) | 1990-11-27 | 1991-07-12 | プリント基板の座残り検査方法 |
| EP91119738A EP0488031B1 (en) | 1990-11-27 | 1991-11-19 | Method of and apparatus for inspecting a printed circuit board |
| DE69119201T DE69119201D1 (de) | 1990-11-27 | 1991-11-19 | Methode und Apparat zur Kontrolle gedruckter Schaltungen |
| KR1019910020986A KR960002545B1 (ko) | 1990-11-27 | 1991-11-22 | 프린트기판상의 랜드의 최소고리폭 검사 방법 및 장치 |
| US08/283,982 US5408538A (en) | 1990-11-27 | 1994-08-01 | Method of and apparatus for inspecting the minimum annular width of a land on a printed circuit board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-327161 | 1990-11-27 | ||
| JP32716190 | 1990-11-27 | ||
| JP3198471A JP2500961B2 (ja) | 1990-11-27 | 1991-07-12 | プリント基板の座残り検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520432A JPH0520432A (ja) | 1993-01-29 |
| JP2500961B2 true JP2500961B2 (ja) | 1996-05-29 |
Family
ID=26510994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198471A Expired - Fee Related JP2500961B2 (ja) | 1990-11-27 | 1991-07-12 | プリント基板の座残り検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5408538A (ja) |
| EP (1) | EP0488031B1 (ja) |
| JP (1) | JP2500961B2 (ja) |
| KR (1) | KR960002545B1 (ja) |
| DE (1) | DE69119201D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106290400A (zh) * | 2016-07-29 | 2017-01-04 | 广东正业科技股份有限公司 | 一种应用于板的检孔方法及检孔设备 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739846A (en) * | 1996-02-05 | 1998-04-14 | Universal Instruments Corporation | Method of inspecting component placement accuracy for each first selected circuit board to be assembled of a batch |
| JPH09222312A (ja) * | 1996-02-16 | 1997-08-26 | Mitsui Mining & Smelting Co Ltd | パターン検査装置および方法 |
| KR19980039100A (ko) * | 1996-11-27 | 1998-08-17 | 배순훈 | 부품의 클린칭 방향을 이용한 미삽 검사장치 및 방법 |
| US6275971B1 (en) * | 1997-09-30 | 2001-08-14 | Philips Electronics North America Corporation | Methods and apparatus for design rule checking |
| US6020616A (en) * | 1998-03-31 | 2000-02-01 | Vlsi Technology, Inc. | Automated design of on-chip capacitive structures for suppressing inductive noise |
| US6010939A (en) | 1998-03-31 | 2000-01-04 | Vlsi Technology, Inc. | Methods for making shallow trench capacitive structures |
| JP2002243656A (ja) | 2001-02-14 | 2002-08-28 | Nec Corp | 外観検査方法及び外観検査装置 |
| US8588511B2 (en) * | 2002-05-22 | 2013-11-19 | Cognex Corporation | Method and apparatus for automatic measurement of pad geometry and inspection thereof |
| JP2004127220A (ja) * | 2002-10-01 | 2004-04-22 | Aisin Engineering Kk | コード読取装置 |
| TWI275788B (en) * | 2004-09-09 | 2007-03-11 | Dainippon Screen Mfg | Method and apparatus for detecting a defect of an object by a color image of the object |
| CN101025398B (zh) * | 2006-02-20 | 2010-06-02 | 牧德科技股份有限公司 | 微孔填铜后的凹陷或凸起分析方法 |
| US8191018B1 (en) * | 2007-07-17 | 2012-05-29 | Kovio, Inc. | Methods and software for printing materials onto a substrate |
| SG158756A1 (en) * | 2008-07-10 | 2010-02-26 | Visionxtreme Pte Ltd | Hole inspection method and apparatus |
| JP6496159B2 (ja) * | 2015-02-23 | 2019-04-03 | 株式会社Ｓｃｒｅｅｎホールディングス | パターン検査装置およびパターン検査方法 |
| JP2021188937A (ja) * | 2020-05-26 | 2021-12-13 | 株式会社デンソー | はみ出し検査装置および検出方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4040748A (en) * | 1975-06-30 | 1977-08-09 | International Business Machines Corporation | Inspection tool |
| FR2321229A1 (fr) * | 1975-08-13 | 1977-03-11 | Cit Alcatel | Procede et appareillage pour controle automatique de graphisme |
| SE412966B (sv) * | 1978-01-20 | 1980-03-24 | Danielsson Per Erik | Anordning for kontroll av avstand mellan objekt i en tvadimensionell diskretiserad bild |
| JPS55142254A (en) * | 1979-04-25 | 1980-11-06 | Hitachi Ltd | Inspecting method for pattern of printed wiring board |
| DE3070721D1 (en) * | 1980-12-18 | 1985-07-04 | Ibm | Process for inspecting and automatically classifying objects presenting configurations with dimensional tolerances and variable rejecting criteria depending on placement, apparatus and circuits therefor |
| US4555798A (en) * | 1983-06-20 | 1985-11-26 | Kla Instruments Corporation | Automatic system and method for inspecting hole quality |
| US5027417A (en) * | 1989-03-31 | 1991-06-25 | Dainippon Screen Mfg. Co., Ltd. | Method of and apparatus for inspecting conductive pattern on printed board |
| DE3925911A1 (de) * | 1989-08-04 | 1991-02-07 | Siemens Ag | Opto-elektronisches pruefsystem fuer leiterplatten |
| US4980570A (en) * | 1990-02-23 | 1990-12-25 | Riken Denshi Co., Ltd | Device for determining location of apertures |
| JP2524000B2 (ja) * | 1991-02-22 | 1996-08-14 | 松下電器産業株式会社 | パタ―ン検査装置 |
| US5119434A (en) * | 1990-12-31 | 1992-06-02 | Beltronics, Inc. | Method of and apparatus for geometric pattern inspection employing intelligent imaged-pattern shrinking, expanding and processing to identify predetermined features and tolerances |
-
1991
- 1991-07-12 JP JP3198471A patent/JP2500961B2/ja not_active Expired - Fee Related
- 1991-11-19 EP EP91119738A patent/EP0488031B1/en not_active Expired - Lifetime
- 1991-11-19 DE DE69119201T patent/DE69119201D1/de not_active Expired - Lifetime
- 1991-11-22 KR KR1019910020986A patent/KR960002545B1/ko not_active IP Right Cessation
-
1994
- 1994-08-01 US US08/283,982 patent/US5408538A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106290400A (zh) * | 2016-07-29 | 2017-01-04 | 广东正业科技股份有限公司 | 一种应用于板的检孔方法及检孔设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002545B1 (ko) | 1996-02-22 |
| EP0488031A3 (en) | 1992-10-07 |
| US5408538A (en) | 1995-04-18 |
| KR920010255A (ko) | 1992-06-26 |
| DE69119201D1 (de) | 1996-06-05 |
| EP0488031A2 (en) | 1992-06-03 |
| EP0488031B1 (en) | 1996-05-01 |
| JPH0520432A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500961B2 (ja) | プリント基板の座残り検査方法 | |
| JP6692052B2 (ja) | 画像欠損検出装置及び、画像欠損検出方法 | |
| EP0467149B1 (en) | Method of and device for inspecting pattern of printed circuit board | |
| US6347150B1 (en) | Method and system for inspecting a pattern | |
| US20060018534A1 (en) | Technique for detecting a defect of an object by area segmentation of a color image of the object | |
| US4628531A (en) | Pattern checking apparatus | |
| US20050190361A1 (en) | Apparatus for surface inspection and method and apparatus for inspecting substrate | |
| US20060133660A1 (en) | Apparatus and method for detecting defect existing in pattern on object | |
| EP0466013B1 (en) | Method of and device for inspecting pattern of printed circuit board | |
| US6396945B1 (en) | Image defect detection apparatus and method | |
| JP5546364B2 (ja) | 半田検査方法 | |
| JPS6125194B2 (ja) | ||
| JP2696000B2 (ja) | プリント基板のパターン検査方法 | |
| US6603875B1 (en) | Pattern inspection method, pattern inspection apparatus, and recording medium which records pattern inspection program | |
| JPH04286943A (ja) | 印刷配線板のパターン検査方法および検査装置 | |
| US5398291A (en) | Method and apparatus for detecting neck disconnection between land and line of wiring pattern on printed board | |
| JP4970101B2 (ja) | 欠陥検出方法 | |
| GB2139754A (en) | A pattern examining method | |
| JP2942171B2 (ja) | プリント基板のパターン検査装置 | |
| JP2002303588A (ja) | パターン欠陥検査装置 | |
| JP2690839B2 (ja) | スルーホールの孔詰まり検査装置 | |
| CN100456024C (zh) | 用于防止光学检查中错误检测的系统和方法 | |
| JP2710531B2 (ja) | プリント基板のスルーホール選別装置 | |
| JPH0145735B2 (ja) | ||
| JPH1123484A (ja) | パターン検査方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |