JP2500961B2 - プリント基板の座残り検査方法 - Google Patents
プリント基板の座残り検査方法Info
- Publication number
- JP2500961B2 JP2500961B2 JP3198471A JP19847191A JP2500961B2 JP 2500961 B2 JP2500961 B2 JP 2500961B2 JP 3198471 A JP3198471 A JP 3198471A JP 19847191 A JP19847191 A JP 19847191A JP 2500961 B2 JP2500961 B2 JP 2500961B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- hole
- pattern
- operator
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
- G01N2021/95646—Soldering
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
- G01N2021/95653—Through-holes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30141—Printed circuit board [PCB]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Pathology (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Quality & Reliability (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【0001】
【産業上の利用分野】この発明は、プリント基板の座残
り検査方法に関するもので、特に、検査の正確性と高速
性とを両立させるための改良に関する。
り検査方法に関するもので、特に、検査の正確性と高速
性とを両立させるための改良に関する。
【0002】
【従来の技術】プリント基板にはランドを有する配線パ
ターンやスルーホールが形成されているが、プリント基
板の画像を読取ることによって、それらの相対的形成位
置などを自動的に検査するためのプリント基板自動検査
装置が開発され、実用化されている。そして、このよう
なプリント基板検査における重要な検査項目のひとつ
に、ランドの座残り検査がある。
ターンやスルーホールが形成されているが、プリント基
板の画像を読取ることによって、それらの相対的形成位
置などを自動的に検査するためのプリント基板自動検査
装置が開発され、実用化されている。そして、このよう
なプリント基板検査における重要な検査項目のひとつ
に、ランドの座残り検査がある。
【0003】図28はこのような座残り検査の従来例の
説明図である。ランド1に対応してスルーホール2が形
成されており、このスルーホール2は、ドリル加工の際
の加工誤差などに起因して、ランド1の中心からずれた
位置に存在している。座残り検査を行うにあたっては、
まずランド1を含む配線パターンやスルーホールの2値
画像が読取られる。そして、スルーホール2の中心に放
射状オペレータ3の中心を位置決めして、放射状オペレ
ータ3と配線パターンの画像との論理演算を行う。放射
状オペレータ3は複数の腕を有しており、各腕上におけ
る論理演算結果によって、各腕の方向における配線パタ
ーンの幅が求められ、そのうちの最小値によって座残り
幅WL が特定される。そして、この座残り幅WL が所定
の値よりも小さければ、このプリント基板は不良とされ
る。このような放射状オペレータについては、たとえば
特開昭62−263404号公報に開示されている。
説明図である。ランド1に対応してスルーホール2が形
成されており、このスルーホール2は、ドリル加工の際
の加工誤差などに起因して、ランド1の中心からずれた
位置に存在している。座残り検査を行うにあたっては、
まずランド1を含む配線パターンやスルーホールの2値
画像が読取られる。そして、スルーホール2の中心に放
射状オペレータ3の中心を位置決めして、放射状オペレ
ータ3と配線パターンの画像との論理演算を行う。放射
状オペレータ3は複数の腕を有しており、各腕上におけ
る論理演算結果によって、各腕の方向における配線パタ
ーンの幅が求められ、そのうちの最小値によって座残り
幅WL が特定される。そして、この座残り幅WL が所定
の値よりも小さければ、このプリント基板は不良とされ
る。このような放射状オペレータについては、たとえば
特開昭62−263404号公報に開示されている。
【0004】
【発明が解決しようとする課題】ところで、ランド1に
対するスルーホール2のずれ方向は一定ではないため、
座残り幅を正確に求めようとすれば、放射状オペレータ
3の腕の数を増加させる必要がある。ところが、オペレ
ータ3の数を増加させると論理演算のための所要時間が
長くなり、検査の高速性が阻害されてしまう。また装置
の製作コストも上昇するという問題もある。
対するスルーホール2のずれ方向は一定ではないため、
座残り幅を正確に求めようとすれば、放射状オペレータ
3の腕の数を増加させる必要がある。ところが、オペレ
ータ3の数を増加させると論理演算のための所要時間が
長くなり、検査の高速性が阻害されてしまう。また装置
の製作コストも上昇するという問題もある。
【0005】この発明は、従来技術における上述の問題
の克服を意図しており、正確かつ高速にランドの座残り
検査を行うことができるプリント基板の座残り検査方法
を提供することを第1の目的とする。
の克服を意図しており、正確かつ高速にランドの座残り
検査を行うことができるプリント基板の座残り検査方法
を提供することを第1の目的とする。
【0006】またこの発明の第2の目的は、プリント基
板自動検査装置に利用可能であり、そのような装置の製
作コストの上昇も少ないプリント基板の座残り検査方法
を提供することである。
板自動検査装置に利用可能であり、そのような装置の製
作コストの上昇も少ないプリント基板の座残り検査方法
を提供することである。
【0007】
【課題を解決するための手段】この発明は、絶縁性基板
上にランドを有する配線パターンが形成されるととも
に、この絶縁性基板を貫通するスルーホールがランドに
関連して設けられているプリント基板について、ランド
の座残り検査を行う方法を対象としている。
上にランドを有する配線パターンが形成されるととも
に、この絶縁性基板を貫通するスルーホールがランドに
関連して設けられているプリント基板について、ランド
の座残り検査を行う方法を対象としている。
【0008】そして、この発明の第1の構成では、ま
ず、(a) プリント基板を光学的に読取ることによって、
配線パターンのイメージに相当するパターンイメージ
と、スルーホールのイメージに相当するホールイメージ
とを得る。
ず、(a) プリント基板を光学的に読取ることによって、
配線パターンのイメージに相当するパターンイメージ
と、スルーホールのイメージに相当するホールイメージ
とを得る。
【0009】また、(b) ホールイメージから、等方的な
外縁を有するホールゲージイメージを形成し、(c) パタ
ーンイメージから、パターンイメージと同形状の外縁を
有するパターンゲージイメージを形成し、(d) パターン
ゲージイメージとホールゲージイメージとを論理合成す
ることにより、ホールゲージイメージがパターンゲージ
イメージからはみだす領域のイメージをはみだし領域イ
メージとして得る。
外縁を有するホールゲージイメージを形成し、(c) パタ
ーンイメージから、パターンイメージと同形状の外縁を
有するパターンゲージイメージを形成し、(d) パターン
ゲージイメージとホールゲージイメージとを論理合成す
ることにより、ホールゲージイメージがパターンゲージ
イメージからはみだす領域のイメージをはみだし領域イ
メージとして得る。
【0010】そして、(e) はみだし領域イメージのサイ
ズを所定の基準値と比較し、このサイズが基準値よりも
大きいときに前記座残りを不良と判定する。
ズを所定の基準値と比較し、このサイズが基準値よりも
大きいときに前記座残りを不良と判定する。
【0011】そして、この発明の第2の構成では、第1
の構成において(e)の工程を実行するにあたって、(e-1)
基準値に応じたサイズを有するオペレータとはみだし
領域イメージとの相対的位置関係を順次に変化させつ
つ、このオペレータをはみだし領域イメージ上に作用さ
せることによってその作用結果を表現するデータを得る
とともに、(e-2) このデータに基づいてはみだし領域イ
メージのサイズと基準値との大小関係を判定する。
の構成において(e)の工程を実行するにあたって、(e-1)
基準値に応じたサイズを有するオペレータとはみだし
領域イメージとの相対的位置関係を順次に変化させつ
つ、このオペレータをはみだし領域イメージ上に作用さ
せることによってその作用結果を表現するデータを得る
とともに、(e-2) このデータに基づいてはみだし領域イ
メージのサイズと基準値との大小関係を判定する。
【0012】この発明の第3の構成では、第1の構成に
おいてパターンゲージイメージとして、パターンイメー
ジそのままを用いる。
おいてパターンゲージイメージとして、パターンイメー
ジそのままを用いる。
【0013】さらに、第4の構成では、第3の構成にお
いて(b) の工程を実行するにあたって、(b-1) 互いに異
なる第1と第2の拡大幅だけホールイメージを拡大して
第1と第2の拡大ホールイメージをそれぞれ得るととも
に、(b-2) 第1と第2の拡大ホールイメージの論理合成
を行うことによって、ホールイメージの周囲にリング状
イメージを形成し、これをホールゲージイメージとす
る。
いて(b) の工程を実行するにあたって、(b-1) 互いに異
なる第1と第2の拡大幅だけホールイメージを拡大して
第1と第2の拡大ホールイメージをそれぞれ得るととも
に、(b-2) 第1と第2の拡大ホールイメージの論理合成
を行うことによって、ホールイメージの周囲にリング状
イメージを形成し、これをホールゲージイメージとす
る。
【0014】第5の構成では、第4の構成において上記
基準値を任意に指定するようにする。そして、(e) の工
程を実行するにあたって、(e-1)リング状イメージのリ
ング幅とオペレータのサイズとを上記基準値に応じて決
定する。
基準値を任意に指定するようにする。そして、(e) の工
程を実行するにあたって、(e-1)リング状イメージのリ
ング幅とオペレータのサイズとを上記基準値に応じて決
定する。
【0015】一方、第6の構成では、第4の構成とは異
なり、第1の構成において(b-1) ホールゲージイメージ
としてホールイメージを拡大した1つの拡大ホールイメ
ージを用い、(c-1) パターンイメージとホールイメージ
とを論理合成して補正イメージを形成し、これをパター
ンゲージイメージとし、(c-2) 補正イメージの各部分を
拡大処理によって太らせることにより、補正イメージ内
部の空隙を消失させた拡大補正イメージを形成し、拡大
補正イメージの各部分を縮小処理することによって細ら
せることにより、パターンゲージイメージを形成する。
なり、第1の構成において(b-1) ホールゲージイメージ
としてホールイメージを拡大した1つの拡大ホールイメ
ージを用い、(c-1) パターンイメージとホールイメージ
とを論理合成して補正イメージを形成し、これをパター
ンゲージイメージとし、(c-2) 補正イメージの各部分を
拡大処理によって太らせることにより、補正イメージ内
部の空隙を消失させた拡大補正イメージを形成し、拡大
補正イメージの各部分を縮小処理することによって細ら
せることにより、パターンゲージイメージを形成する。
【0016】
【0017】
【0018】
【作用】スルーホールの中心とランドの中心とのずれ量
は、座残り幅と相補的関係があり、一方が大きいと他方
が小さいという性質がある。このため、座残り幅が大き
いときには、スルーホールの中心とランドの中心とのず
れ量は小さく、等方的な外縁を有するホールゲージイメ
ージは、パターンイメージと同形状の外縁を有するパタ
ーンゲージイメージからはみださないか、あるいは、は
みだしてもそのはみだし量はわずかである。したがっ
て、このときにははみだし領域イメージのサイズはゼロ
または小さなものとなる。
は、座残り幅と相補的関係があり、一方が大きいと他方
が小さいという性質がある。このため、座残り幅が大き
いときには、スルーホールの中心とランドの中心とのず
れ量は小さく、等方的な外縁を有するホールゲージイメ
ージは、パターンイメージと同形状の外縁を有するパタ
ーンゲージイメージからはみださないか、あるいは、は
みだしてもそのはみだし量はわずかである。したがっ
て、このときにははみだし領域イメージのサイズはゼロ
または小さなものとなる。
【0019】一方、座残り幅が小さいと、はみだし領域
イメージのサイズは大きくなる。このため、この発明の
第1の構成では、はみだし領域イメージのサイズを基準
値と比較することによって、座残り幅の良否を判断す
る。
イメージのサイズは大きくなる。このため、この発明の
第1の構成では、はみだし領域イメージのサイズを基準
値と比較することによって、座残り幅の良否を判断す
る。
【0020】はみだし領域イメージのサイズと基準値と
を比較するにあたっての好ましい方法が、この発明の第
2の構成によって与えられている。すなわち、基準値に
応じたサイズを持つオペレータをはみだし領域イメージ
に作用させることによってこの比較を行なう。
を比較するにあたっての好ましい方法が、この発明の第
2の構成によって与えられている。すなわち、基準値に
応じたサイズを持つオペレータをはみだし領域イメージ
に作用させることによってこの比較を行なう。
【0021】第3の構成においてはパターンゲージイメ
ージとしてパターンイメージをそのまま用いることがで
きる。
ージとしてパターンイメージをそのまま用いることがで
きる。
【0022】第4の構成において、第1と第2の拡大ホ
ールイメージを求めているのは、パターンイメージとホ
ールイメージとの間にギャップが生じる場合に、その影
響を防止するためである。
ールイメージを求めているのは、パターンイメージとホ
ールイメージとの間にギャップが生じる場合に、その影
響を防止するためである。
【0023】第5の構成においては基準値が可変とされ
るが、それに応じてオペレータやリング状イメージのサ
イズも変る。これは、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止するのに
有効である。
るが、それに応じてオペレータやリング状イメージのサ
イズも変る。これは、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止するのに
有効である。
【0024】第6の構成においては補正イメージ内部の
空隙を消失させてパターンゲージイメージとすることに
より、ホール付近での座残り幅の誤検出を防止するのに
有効である。
空隙を消失させてパターンゲージイメージとすることに
より、ホール付近での座残り幅の誤検出を防止するのに
有効である。
【0025】
【0026】
【実施例】<A.イメージの読取り>図4は、この発明
の一実施例を適用するプリント基板自動検査装置におけ
る画像読取部の模式図である。プリント基板10は、絶
縁性基板11の表面または両面に導電性の配線パターン
12を有している。図5に平面図として示すように、配
線パターン12はライン部分13とランド14とを含ん
でいる。また、ランド14と絶縁性基板11とを貫いて
スルーホール15が形成されている。
の一実施例を適用するプリント基板自動検査装置におけ
る画像読取部の模式図である。プリント基板10は、絶
縁性基板11の表面または両面に導電性の配線パターン
12を有している。図5に平面図として示すように、配
線パターン12はライン部分13とランド14とを含ん
でいる。また、ランド14と絶縁性基板11とを貫いて
スルーホール15が形成されている。
【0027】図示しているスルーホール15は、電子部
品実装用の比較的大きな径を持ったスルーホール(「通
常スルーホール」)であるが、スルーホール15の他の
種類としては、プリント基板10の表面と裏面とを接続
するための比較的小さな径を持ったスルーホール(ミニ
バイアホール)も存在する。この明細書においては通常
スルーホールとミニバイアホールとの双方を「スルーホ
ール」と総称する。
品実装用の比較的大きな径を持ったスルーホール(「通
常スルーホール」)であるが、スルーホール15の他の
種類としては、プリント基板10の表面と裏面とを接続
するための比較的小さな径を持ったスルーホール(ミニ
バイアホール)も存在する。この明細書においては通常
スルーホールとミニバイアホールとの双方を「スルーホ
ール」と総称する。
【0028】プリント基板10の下方には透過光源21
が、また、プリント基板10の上方には反射光源22が
それぞれ配置されている。透過光源21からの光は、ス
ルーホール15を透過して光学ヘッド20に到達する。
また、反射光源22からの光は、プリント基板10の表
面で反射して光学ヘッド20に到達する。透過光源21
からの光と反射光源22からの光とはそれらの波長が相
互に異なるように光源21,22が構成されている。こ
れらの光は、光学ヘッド20の中に設けた結像レンズ系
を通った後にダイクロイックミラーによって相互に分離
され、2個のCCDアレイで別々に受光される。各CC
Dアレイはこれらの光を電気信号に変換し、配線パター
ン12を表現するパターンイメージ信号PS0 と、スル
ーホール15を表現するホールイメージ信号HS0 とを
それぞれ発生する。プリント基板10の各部分の画像の
読取りのための走査は、プリント基板10を図4の水平
方向SXに移動させることによって達成される。
が、また、プリント基板10の上方には反射光源22が
それぞれ配置されている。透過光源21からの光は、ス
ルーホール15を透過して光学ヘッド20に到達する。
また、反射光源22からの光は、プリント基板10の表
面で反射して光学ヘッド20に到達する。透過光源21
からの光と反射光源22からの光とはそれらの波長が相
互に異なるように光源21,22が構成されている。こ
れらの光は、光学ヘッド20の中に設けた結像レンズ系
を通った後にダイクロイックミラーによって相互に分離
され、2個のCCDアレイで別々に受光される。各CC
Dアレイはこれらの光を電気信号に変換し、配線パター
ン12を表現するパターンイメージ信号PS0 と、スル
ーホール15を表現するホールイメージ信号HS0 とを
それぞれ発生する。プリント基板10の各部分の画像の
読取りのための走査は、プリント基板10を図4の水平
方向SXに移動させることによって達成される。
【0029】<B.検査回路の概略>パターンイメージ
信号PS0 とホールイメージ信号HS0 とは、図6の2
値化回路31,32にそれぞれ与えられる。一方の2値
化回路31では、図7(a) に示す第1の閾値TH1とパ
ターンイメージ信号PS0 とを比較することによって、
パターンイメージ信号PS0 を2値化し、デジタル的な
パターンイメージ信号PSを発生する。また、他方の2
値化回路32においては、図7(b) の第2の閾値TH2
を用いてホールイメージ信号HS0 を2値化し、デジタ
ル的なホールイメージ信号HSへと変換する。
信号PS0 とホールイメージ信号HS0 とは、図6の2
値化回路31,32にそれぞれ与えられる。一方の2値
化回路31では、図7(a) に示す第1の閾値TH1とパ
ターンイメージ信号PS0 とを比較することによって、
パターンイメージ信号PS0 を2値化し、デジタル的な
パターンイメージ信号PSを発生する。また、他方の2
値化回路32においては、図7(b) の第2の閾値TH2
を用いてホールイメージ信号HS0 を2値化し、デジタ
ル的なホールイメージ信号HSへと変換する。
【0030】ところで、理想的にはパターンイメージ信
号PSで表現されるパターンイメージのヌケ部分PSH
(図8)のサイズは、ホールイメージ信号HSで表現さ
れるホールイメージHIのサイズと同一になるはずであ
る。しかしながら、スルーホール15の内壁における光
の反射などに起因して、アナログホールイメージ信号H
S0 のエッジ部分は、図7(b) に示すように傾斜を有す
る。その結果、図9に示すように、ヌケ部分PSH と得
られたホールイメージHSとのサイズは一致せず、後者
は前者よりも小さくなる。このような事情に応じたデー
タ処理上の改良については後述する。
号PSで表現されるパターンイメージのヌケ部分PSH
(図8)のサイズは、ホールイメージ信号HSで表現さ
れるホールイメージHIのサイズと同一になるはずであ
る。しかしながら、スルーホール15の内壁における光
の反射などに起因して、アナログホールイメージ信号H
S0 のエッジ部分は、図7(b) に示すように傾斜を有す
る。その結果、図9に示すように、ヌケ部分PSH と得
られたホールイメージHSとのサイズは一致せず、後者
は前者よりも小さくなる。このような事情に応じたデー
タ処理上の改良については後述する。
【0031】図6に戻って、2値化されたパターンイメ
ージ信号PSとホールイメージ信号HSとは、前処理回
路100に与えられる。前処理回路100では、後述す
る信号CHSt ,CHSm ,SHSt ,SHSm を発生
し、それらをランド検査回路200に出力する。ランド
検査回路200にはパターンイメージ信号PS及びホー
ルイメージ信号HSも入力される。このランド検査回路
200の詳細についても後述するが、そこで得られた検
査結果は検査結果信号INSc として出力される。
ージ信号PSとホールイメージ信号HSとは、前処理回
路100に与えられる。前処理回路100では、後述す
る信号CHSt ,CHSm ,SHSt ,SHSm を発生
し、それらをランド検査回路200に出力する。ランド
検査回路200にはパターンイメージ信号PS及びホー
ルイメージ信号HSも入力される。このランド検査回路
200の詳細についても後述するが、そこで得られた検
査結果は検査結果信号INSc として出力される。
【0032】また、前処理回路100では、パターンイ
メージ信号PSを穴埋め処理することによって、パター
ンイメージのヌケ部分を補充して整形し、それによって
整形パターンイメージ信号CPSを生成する。この整形
パターンイメージ信号CPSは、DRC(Design Rule
Check )回路310と、比較検査回路320とに与えら
れる。DRC回路310は、パターンイメージの特徴を
抽出してCADで作成されたプリント基板の設計データ
と比較する。また、比較検査回路320は、あらかじめ
画像メモリ330にストアしておいた良品のパターンイ
メージと、検査対象となっているプリント基板のパター
ンイメージとを比較して、プリント基板の外観検査を行
なう。これらの回路310,320で得られた検査結果
は検査結果信号INSa ,INSb として出力される。
メージ信号PSを穴埋め処理することによって、パター
ンイメージのヌケ部分を補充して整形し、それによって
整形パターンイメージ信号CPSを生成する。この整形
パターンイメージ信号CPSは、DRC(Design Rule
Check )回路310と、比較検査回路320とに与えら
れる。DRC回路310は、パターンイメージの特徴を
抽出してCADで作成されたプリント基板の設計データ
と比較する。また、比較検査回路320は、あらかじめ
画像メモリ330にストアしておいた良品のパターンイ
メージと、検査対象となっているプリント基板のパター
ンイメージとを比較して、プリント基板の外観検査を行
なう。これらの回路310,320で得られた検査結果
は検査結果信号INSa ,INSb として出力される。
【0033】<C.前処理回路100の詳細>前処理回
路100のうち、ホールイメージ信号HSの処理に関係
する部分の詳細が図10に示されている。ホールイメー
ジ信号HSはまず、認識分類回路110内の認識回路1
12に与えられる。認識回路112では、十字形オペレ
ータをホールイメージに作用させることによって、スル
ーホール15の直径を検出し、その直径を所定の閾値と
比較することによって、スルーホール15が通常スルー
ホールであるか、ミニバイアホールであるかを認識す
る。その認識結果は信号Sm によって指示される。
路100のうち、ホールイメージ信号HSの処理に関係
する部分の詳細が図10に示されている。ホールイメー
ジ信号HSはまず、認識分類回路110内の認識回路1
12に与えられる。認識回路112では、十字形オペレ
ータをホールイメージに作用させることによって、スル
ーホール15の直径を検出し、その直径を所定の閾値と
比較することによって、スルーホール15が通常スルー
ホールであるか、ミニバイアホールであるかを認識す
る。その認識結果は信号Sm によって指示される。
【0034】この信号Sm はホールイメージ信号HSと
ともにミニバイア消去回路113に出力される。ミニバ
イア消去回路113では、ミニバイアホールの内部を塗
りつぶし、それによって通常スルーホールのみを含んだ
ホールイメージ信号HSt を生成する。
ともにミニバイア消去回路113に出力される。ミニバ
イア消去回路113では、ミニバイアホールの内部を塗
りつぶし、それによって通常スルーホールのみを含んだ
ホールイメージ信号HSt を生成する。
【0035】一方、ホールイメージ信号HSは、遅延回
路111にも与えられ、この遅延回路111で遅延を受
けることによって、信号HSt とのタイミングが調整さ
れる。そして、信号HSt の反転信号と信号HSとの論
理積がAND回路114で作成される。この論理積信号
HSm はミニバイアホールのみを含んだホールイメージ
信号である。
路111にも与えられ、この遅延回路111で遅延を受
けることによって、信号HSt とのタイミングが調整さ
れる。そして、信号HSt の反転信号と信号HSとの論
理積がAND回路114で作成される。この論理積信号
HSm はミニバイアホールのみを含んだホールイメージ
信号である。
【0036】ホールイメージ信号HSt ,HSm は次段
の拡大回路120に入力される。これらのうちミニバイ
アホールを表現したホールイメージ信号HSm は、拡大
回路121において所定画素例えば1画素分の幅だけ拡
大され、ミニバイアホールについての第1の拡大ホール
イメージ信号CHSm となる。この第1の拡大ホールイ
メージ信号CHSm は、拡大回路123においてさらに
拡大され、第2の拡大ホールイメージ信号SHSm が生
成される。そして、遅延回路122においてタイミング
調整された第1の拡大ホールイメージ信号CHSm とと
もに、この第2の拡大ホールイメージ信号SHSm は拡
大回路120の外部へと出力される。
の拡大回路120に入力される。これらのうちミニバイ
アホールを表現したホールイメージ信号HSm は、拡大
回路121において所定画素例えば1画素分の幅だけ拡
大され、ミニバイアホールについての第1の拡大ホール
イメージ信号CHSm となる。この第1の拡大ホールイ
メージ信号CHSm は、拡大回路123においてさらに
拡大され、第2の拡大ホールイメージ信号SHSm が生
成される。そして、遅延回路122においてタイミング
調整された第1の拡大ホールイメージ信号CHSm とと
もに、この第2の拡大ホールイメージ信号SHSm は拡
大回路120の外部へと出力される。
【0037】同様に、通常スルーホールを表現したホー
ルイメージ信号HSt は拡大回路124において所定画
素例えば1画素分だけの拡大を受けて、通常スルーホー
ルについての第1の拡大ホールイメージ信号CHSt と
なり、さらに次段の拡大回路126において拡大され
て、第2の拡大ホールイメージ信号SHSt となる。そ
して遅延回路125においてタイミング調整を受けた第
1の拡大ホールイメージ信号CHSt とともに拡大回路
120から出力される。
ルイメージ信号HSt は拡大回路124において所定画
素例えば1画素分だけの拡大を受けて、通常スルーホー
ルについての第1の拡大ホールイメージ信号CHSt と
なり、さらに次段の拡大回路126において拡大され
て、第2の拡大ホールイメージ信号SHSt となる。そ
して遅延回路125においてタイミング調整を受けた第
1の拡大ホールイメージ信号CHSt とともに拡大回路
120から出力される。
【0038】図11は、通常スルーホールのホールイメ
ージについて2段階めの拡大を行なうための拡大回路1
26について、その内部構成を示すブロック図であり、
ミニバイアホールについての拡大回路123も同様の構
成を持っている。この拡大回路126には、1画素の幅
ずつ第1の拡大ホールイメージをさらに順次に拡大する
1画素拡大回路131a 〜131n が設けられている。
1画素拡大回路131a 〜131n の数は、たとえば2
0個である。また、最終段の1画素拡大回路131n 以
外にはタイミング調整のための遅延回路132a 〜13
2(n-1) が付随している。そして、1画素拡大回路13
1a 〜131n は縦列接続されるとともに、それらの各
出力は並列的にセレクタ133に与えられている。した
がって、このセレクタ133には、第1の拡大ホールイ
メージ信号CHSt を基準として、それぞれi画素(i
=1〜n)分の拡大を受けたn個の拡大ホールイメージ
信号が入力されていることになる。なお、1画素拡大回
路131a 〜131n のそれぞれは、たとえば8連結拡
大ロジックに従って1画素拡大処理を行うようになって
いる。
ージについて2段階めの拡大を行なうための拡大回路1
26について、その内部構成を示すブロック図であり、
ミニバイアホールについての拡大回路123も同様の構
成を持っている。この拡大回路126には、1画素の幅
ずつ第1の拡大ホールイメージをさらに順次に拡大する
1画素拡大回路131a 〜131n が設けられている。
1画素拡大回路131a 〜131n の数は、たとえば2
0個である。また、最終段の1画素拡大回路131n 以
外にはタイミング調整のための遅延回路132a 〜13
2(n-1) が付随している。そして、1画素拡大回路13
1a 〜131n は縦列接続されるとともに、それらの各
出力は並列的にセレクタ133に与えられている。した
がって、このセレクタ133には、第1の拡大ホールイ
メージ信号CHSt を基準として、それぞれi画素(i
=1〜n)分の拡大を受けたn個の拡大ホールイメージ
信号が入力されていることになる。なお、1画素拡大回
路131a 〜131n のそれぞれは、たとえば8連結拡
大ロジックに従って1画素拡大処理を行うようになって
いる。
【0039】この実施例のプリント基板検査装置には、
操作パネル50が設けられている。そして、この操作パ
ネル50の操作によって、後述する基準値指定信号QR
とオペレータサイズ指定信号QSとが入力され、選択信
号発生回路51に与えられる。選択信号発生回路51
は、オペレータサイズ指定信号QSに基づいて選択信号
SEL1を発生し、それをセレクタ133に与える。セ
レクタ133では、選択信号SEL1に応答してn個の
拡大ホールイメージ信号のうちのひとつを、第2の拡大
ホールイメージ信号SHSt として出力する。
操作パネル50が設けられている。そして、この操作パ
ネル50の操作によって、後述する基準値指定信号QR
とオペレータサイズ指定信号QSとが入力され、選択信
号発生回路51に与えられる。選択信号発生回路51
は、オペレータサイズ指定信号QSに基づいて選択信号
SEL1を発生し、それをセレクタ133に与える。セ
レクタ133では、選択信号SEL1に応答してn個の
拡大ホールイメージ信号のうちのひとつを、第2の拡大
ホールイメージ信号SHSt として出力する。
【0040】したがって、拡大回路126,123は、
拡大幅を変化させることができる可変拡大回路となって
いる。
拡大幅を変化させることができる可変拡大回路となって
いる。
【0041】<D.ランド検査回路200の詳細>図1
2は、ランド検査回路200の内部構成のうち、この発
明の特徴に関係している部分のブロック図である。ラン
ド検査回路200には、通常スルーホールについての座
残り検査回路200tと、ミニバイアホールについての
座残り検査回路200mとが設けられている。そして、
これらの座残り検査回路200t,200mのそれぞれ
の内部構成は同一であり、異なるのは座残り判定基準値
などのデータ値のみであるため、以下では一方の座残り
検査回路200tについてのみ説明する。
2は、ランド検査回路200の内部構成のうち、この発
明の特徴に関係している部分のブロック図である。ラン
ド検査回路200には、通常スルーホールについての座
残り検査回路200tと、ミニバイアホールについての
座残り検査回路200mとが設けられている。そして、
これらの座残り検査回路200t,200mのそれぞれ
の内部構成は同一であり、異なるのは座残り判定基準値
などのデータ値のみであるため、以下では一方の座残り
検査回路200tについてのみ説明する。
【0042】座残り検査回路200tの内部構成の一例
が図1に示されている。座残りの検査に用いられるパタ
ーンゲージイメージPGIに対応するパターンゲージ信
号PGSは反転されて、座残りの検査に用いられるホー
ルゲージイメージHGIに対応するホールゲージ信号H
GSと共に、AND回路202に与えられる。ここでは
ホールゲージイメージHGIとしてリング状イメージR
Iを用いており、第1の拡大ホールイメージ信号CHS
t の反転信号と第2の拡大ホールイメージ信号SHSt
とがAND回路201に入力されてホールゲージイメー
ジ信号HGS(リング状イメージ信号RIS)を生成す
る。AND回路201の出力信号HGS(RIS)は、
第2の拡大ホールイメージEH2から第1の拡大ホール
イメージEH1を取除いたリング状イメージRIを表現
している。またここでは、パターンイメージPIがその
まま、座残りの検査に用いられるパターンゲージイメー
ジPGIとなる。
が図1に示されている。座残りの検査に用いられるパタ
ーンゲージイメージPGIに対応するパターンゲージ信
号PGSは反転されて、座残りの検査に用いられるホー
ルゲージイメージHGIに対応するホールゲージ信号H
GSと共に、AND回路202に与えられる。ここでは
ホールゲージイメージHGIとしてリング状イメージR
Iを用いており、第1の拡大ホールイメージ信号CHS
t の反転信号と第2の拡大ホールイメージ信号SHSt
とがAND回路201に入力されてホールゲージイメー
ジ信号HGS(リング状イメージ信号RIS)を生成す
る。AND回路201の出力信号HGS(RIS)は、
第2の拡大ホールイメージEH2から第1の拡大ホール
イメージEH1を取除いたリング状イメージRIを表現
している。またここでは、パターンイメージPIがその
まま、座残りの検査に用いられるパターンゲージイメー
ジPGIとなる。
【0043】よってパターンゲージ信号PGSの反転信
号とホールゲージ信号HGSとが、AND回路202に
与えられると、AND回路202の出力信号ESは、ホ
ールゲージイメージHGIのうちパターンゲージイメー
ジPGIと重ならない部分、換言すれば、ホールゲージ
イメージHGIのうちパターンゲージイメージPGIか
らはみだした領域ERを表現した「はみだし領域イメー
ジ信号」となっている。このはみだし領域イメージ信号
ESは、2次元シフトレジスタ210に画素ごとに直列
入力される。
号とホールゲージ信号HGSとが、AND回路202に
与えられると、AND回路202の出力信号ESは、ホ
ールゲージイメージHGIのうちパターンゲージイメー
ジPGIと重ならない部分、換言すれば、ホールゲージ
イメージHGIのうちパターンゲージイメージPGIか
らはみだした領域ERを表現した「はみだし領域イメー
ジ信号」となっている。このはみだし領域イメージ信号
ESは、2次元シフトレジスタ210に画素ごとに直列
入力される。
【0044】図13に示すように2次元シフトレジスタ
210には、4個の1ライン遅延回路211〜214
と、5×5のマトリクス配列された25個の単位レジス
タR11〜R55とが設けられている。このため、各単位レ
ジスタR11〜R55の出力S11〜S55は、5×5の画素配
列上における2次元的はみだし領域イメージ信号ESに
相当する。そして、これらの信号S11〜S55はオペレー
タ回路220(図1)に並列的に伝送される。
210には、4個の1ライン遅延回路211〜214
と、5×5のマトリクス配列された25個の単位レジス
タR11〜R55とが設けられている。このため、各単位レ
ジスタR11〜R55の出力S11〜S55は、5×5の画素配
列上における2次元的はみだし領域イメージ信号ESに
相当する。そして、これらの信号S11〜S55はオペレー
タ回路220(図1)に並列的に伝送される。
【0045】オペレータ回路220は図14に示すよう
に、AND回路221〜225とセレクタ226とを備
えている。AND回路221には、2×2画素マトリク
スOP4 を構成する信号S22,S23,S32,S33が与え
られ、その論理積PD4 がセレクタ226に出力され
る。このため、画素マトリクスOP4 が図1のはみだし
領域イメージEI内にあったときのみ、論理積PD4 は
“1”となる。この理由によって、画素マトリクスOP
4 は2×2画素配列に対応するオペレータとなってい
る。
に、AND回路221〜225とセレクタ226とを備
えている。AND回路221には、2×2画素マトリク
スOP4 を構成する信号S22,S23,S32,S33が与え
られ、その論理積PD4 がセレクタ226に出力され
る。このため、画素マトリクスOP4 が図1のはみだし
領域イメージEI内にあったときのみ、論理積PD4 は
“1”となる。この理由によって、画素マトリクスOP
4 は2×2画素配列に対応するオペレータとなってい
る。
【0046】他のAND回路222〜225についても
同様であって、それぞれ、9個の画素の矩形クラスター
に対応するオペレータOP9 、12個の画素の十字クラ
スターに対応するオペレータOP12、16個の画素の矩
形クラスターに対応するオペレータOP16、25個の画
素の矩形クラスターに対応するオペレータOP25、をは
みだし領域イメージEIに作用させた結果が、論理積信
号PD9 ,PD12,PD16,PD25としてセレクタ22
6に与えられる。なお、セレクタ226には信号S33も
信号PD1 として入力されている。この信号PD1 は、
1画素のみを有するオペレータOP1 の作用結果に相当
する。
同様であって、それぞれ、9個の画素の矩形クラスター
に対応するオペレータOP9 、12個の画素の十字クラ
スターに対応するオペレータOP12、16個の画素の矩
形クラスターに対応するオペレータOP16、25個の画
素の矩形クラスターに対応するオペレータOP25、をは
みだし領域イメージEIに作用させた結果が、論理積信
号PD9 ,PD12,PD16,PD25としてセレクタ22
6に与えられる。なお、セレクタ226には信号S33も
信号PD1 として入力されている。この信号PD1 は、
1画素のみを有するオペレータOP1 の作用結果に相当
する。
【0047】選択信号発生回路51(図12)は、基準
値指定信号QRとオペレータサイズ指定信号QSに基づ
いて選択信号SEL2を発生し、これを図14のセレク
タ226に出力する。セレクタ226は、選択信号SE
L2による指定に応じてその入力信号PD1 〜PD25の
うちのひとつを選択し、検査結果信号INSc として出
力する。
値指定信号QRとオペレータサイズ指定信号QSに基づ
いて選択信号SEL2を発生し、これを図14のセレク
タ226に出力する。セレクタ226は、選択信号SE
L2による指定に応じてその入力信号PD1 〜PD25の
うちのひとつを選択し、検査結果信号INSc として出
力する。
【0048】このような構成は座残りの判定動作に相当
しているのであるが、その理由については次に詳述す
る。なお、以下では、オペレータOP1 〜OP25を代表
的に記号「OP」で表現し、論理積信号PD1 〜PD25
を代表的に「PD」で表現する。
しているのであるが、その理由については次に詳述す
る。なお、以下では、オペレータOP1 〜OP25を代表
的に記号「OP」で表現し、論理積信号PD1 〜PD25
を代表的に「PD」で表現する。
【0049】<E.座残り判定の原理>オペレータOP
は画素クラスターであるため、図15に示すように近似
的に円形の小領域に相当する。そして、はみだし領域イ
メージEIに対するオペレータOPの作用結果(論理
積)が“1”になるということは、はみだし領域イメー
ジEIのサイズがオペレータOPのサイズよりも大きい
ことを意味する。一方、ホールゲージイメージHGIの
中心はスルーホール15の中心に一致するから、はみだ
し領域イメージEIのサイズが大きいということは、ス
ルーホール15がランド14の中心からかなりずれてお
り、ランド14の座残り幅が小さいことに対応してい
る。
は画素クラスターであるため、図15に示すように近似
的に円形の小領域に相当する。そして、はみだし領域イ
メージEIに対するオペレータOPの作用結果(論理
積)が“1”になるということは、はみだし領域イメー
ジEIのサイズがオペレータOPのサイズよりも大きい
ことを意味する。一方、ホールゲージイメージHGIの
中心はスルーホール15の中心に一致するから、はみだ
し領域イメージEIのサイズが大きいということは、ス
ルーホール15がランド14の中心からかなりずれてお
り、ランド14の座残り幅が小さいことに対応してい
る。
【0050】他方、図16に示すようにランド14の中
心からのスルーホール15のずれ量が小さいときには、
はみだし領域イメージEIのサイズは小さい。すると、
オペレータOPが完全にはみだし領域イメージEI上に
乗ることはなく、はみだし領域イメージEIに対するオ
ペレータOPの作用結果は常に“0”になる。このた
め、はみだし領域イメージEIにオペレータOPを作用
させつつ、はみだし領域イメージEI上をオペレータO
Pで走査したとき、信号PDが1回でも“1”になれば
座残り不足のランドが存在していることになる。逆に、
信号PDが常に“0”であれば十分な座残りが各ランド
に確保されていることになる。オペレータOPによるは
みだし領域イメージEIの走査は、プリント基板10の
画像読取りにおける走査に伴って自動的に実現されてい
る。
心からのスルーホール15のずれ量が小さいときには、
はみだし領域イメージEIのサイズは小さい。すると、
オペレータOPが完全にはみだし領域イメージEI上に
乗ることはなく、はみだし領域イメージEIに対するオ
ペレータOPの作用結果は常に“0”になる。このた
め、はみだし領域イメージEIにオペレータOPを作用
させつつ、はみだし領域イメージEI上をオペレータO
Pで走査したとき、信号PDが1回でも“1”になれば
座残り不足のランドが存在していることになる。逆に、
信号PDが常に“0”であれば十分な座残りが各ランド
に確保されていることになる。オペレータOPによるは
みだし領域イメージEIの走査は、プリント基板10の
画像読取りにおける走査に伴って自動的に実現されてい
る。
【0051】オペレータOPとしては完全に等方的な円
形が好ましいが、デジタル信号処理では完全な円形オペ
レータは実現困難であるため、この実施例では矩形オペ
レータや十字形オペレータ(矩形の角部の画素を取除い
たもの)でこれの代用としている。
形が好ましいが、デジタル信号処理では完全な円形オペ
レータは実現困難であるため、この実施例では矩形オペ
レータや十字形オペレータ(矩形の角部の画素を取除い
たもの)でこれの代用としている。
【0052】なお、複数のオペレータOP1 〜OP25を
準備してそのうちのひとつを選択使用する理由は後述す
る。
準備してそのうちのひとつを選択使用する理由は後述す
る。
【0053】次に、このような原理をより定量的に考察
する。まず、図17に示す各量を次のように定義する。
する。まず、図17に示す各量を次のように定義する。
【0054】Lr …オペレータOPのサイズ(円の直
径)、 Lt …スルーホール15の円周からオペレータOPまで
の距離 L…ホールゲージイメージHGIの幅(ホールゲージイ
メージHGIとしては図1で説明したようなリング状イ
メージRIを用いる場合があり、この場合には幅Lは、
リング状イメージRIのリング幅を意味する。この場
合、図9で説明したように、ホールイメージHIとパタ
ーンイメージPIのヌケ部分PSH とは厳密には一致し
ないが、ここでは近似的に一致すると考えて、それをス
ルーホール15の円周とする。またホールゲージイメー
ジHGIとして後述するように拡大されたホールイメー
ジEHIを用いる場合がある。この場合、パターンゲー
ジイメージPGIとして殆どヌケ部分PSH を埋めた補
正パターンイメージCI(図2,図3参照)又は完全に
埋めた補正パターンイメージDI(図2参照)を用いる
ので、スルーホール15に対応するヌケ部分PSH を考
慮する必要がない。従って幅Lは拡大されたホールイメ
ージEHIの半径からスルーホール15の半径(ホール
イメージの半径)を引いたものとして扱えばよい。)、 La …座残り幅、 Lb …オペレータOPの円周からパターンゲージイメー
ジPGIのエッジまでの距離。
径)、 Lt …スルーホール15の円周からオペレータOPまで
の距離 L…ホールゲージイメージHGIの幅(ホールゲージイ
メージHGIとしては図1で説明したようなリング状イ
メージRIを用いる場合があり、この場合には幅Lは、
リング状イメージRIのリング幅を意味する。この場
合、図9で説明したように、ホールイメージHIとパタ
ーンイメージPIのヌケ部分PSH とは厳密には一致し
ないが、ここでは近似的に一致すると考えて、それをス
ルーホール15の円周とする。またホールゲージイメー
ジHGIとして後述するように拡大されたホールイメー
ジEHIを用いる場合がある。この場合、パターンゲー
ジイメージPGIとして殆どヌケ部分PSH を埋めた補
正パターンイメージCI(図2,図3参照)又は完全に
埋めた補正パターンイメージDI(図2参照)を用いる
ので、スルーホール15に対応するヌケ部分PSH を考
慮する必要がない。従って幅Lは拡大されたホールイメ
ージEHIの半径からスルーホール15の半径(ホール
イメージの半径)を引いたものとして扱えばよい。)、 La …座残り幅、 Lb …オペレータOPの円周からパターンゲージイメー
ジPGIのエッジまでの距離。
【0055】すると、図17から明らかなように、次式
が成立する。
が成立する。
【0056】
【数1】 L=Lr+Lt
【0057】
【数2】 Lt=La+Lb
【0058】このため、
【0059】
【数3】 La=L-Lr-Lb
【0060】となる。
【0061】一方、座残り幅の基準値をL0 とすると、
必要な座残り幅が確保されるための条件は、
必要な座残り幅が確保されるための条件は、
【0062】
【数4】 La≧Lo
【0063】となる。
【0064】数3を数4に代入すると、
【0065】
【数5】 L-Lr-Lb≧Lo
【0066】となる。そして、Lb がゼロのとき、すな
わちオペレータOPがちょうどはみだし領域イメージE
Iに入った状態が座残り幅の良否の境界であるようにす
るには、
わちオペレータOPがちょうどはみだし領域イメージE
Iに入った状態が座残り幅の良否の境界であるようにす
るには、
【0067】
【数6】 L-Lr=Lo
【0068】とすればよいことがわかる。つまり、ホー
ルゲージイメージHGIの幅LとオペレータOPのサイ
ズLr との差が、座残り幅の判定基準値L0 となるよう
にすればよい。そのようにすれば、図17のようにLb
が正の値であるときには数5が成立せず「座残り幅不
足」との結果が得られ、図18のようにLb が実質的に
負の値に相当するときには数5が成立して「座残り幅良
好」との結果が得られる。
ルゲージイメージHGIの幅LとオペレータOPのサイ
ズLr との差が、座残り幅の判定基準値L0 となるよう
にすればよい。そのようにすれば、図17のようにLb
が正の値であるときには数5が成立せず「座残り幅不
足」との結果が得られ、図18のようにLb が実質的に
負の値に相当するときには数5が成立して「座残り幅良
好」との結果が得られる。
【0069】そこでこの実施例では、操作パネル50
(図12)を通じて判定基準値L0 を任意に指定したと
き、その値を指示する信号QRが選択信号発生回路51
に入力され、選択信号発生回路51はホールゲージイメ
ージHGIの幅LとオペレータOPのサイズLr とを計
算する。
(図12)を通じて判定基準値L0 を任意に指定したと
き、その値を指示する信号QRが選択信号発生回路51
に入力され、選択信号発生回路51はホールゲージイメ
ージHGIの幅LとオペレータOPのサイズLr とを計
算する。
【0070】ところで数6からわかるように、この数6
を満足するような値の組(L,Lr )はひとつではな
い。そこで、この実施例ではオペレータOPのサイズL
r として6個の値を準備しておき、オペレータサイズ指
定信号QSによってそのうちのひとつを任意に選択でき
るようになっている。図14の構成においてオペレータ
OP1 〜OP25の6個のオペレータを準備しているのが
このことに対応する。オペレータOP1 〜OP25はその
サイズがそれぞれ異なっており、オペレータサイズ指定
信号QSによってそのうちのひとつが選択される。オペ
レータのサイズを可変としている理由は後述する。
を満足するような値の組(L,Lr )はひとつではな
い。そこで、この実施例ではオペレータOPのサイズL
r として6個の値を準備しておき、オペレータサイズ指
定信号QSによってそのうちのひとつを任意に選択でき
るようになっている。図14の構成においてオペレータ
OP1 〜OP25の6個のオペレータを準備しているのが
このことに対応する。オペレータOP1 〜OP25はその
サイズがそれぞれ異なっており、オペレータサイズ指定
信号QSによってそのうちのひとつが選択される。オペ
レータのサイズを可変としている理由は後述する。
【0071】オペレータのサイズLr が選択されれば、
数6によって幅Lは一義的に定まる。その決定は、たと
えば選択信号発生回路51内に数6に対応するテーブル
を記憶させておくことによって実現可能である。なお、
L,Lr ,Lo の値は、通常スルーホールとミニバイア
ホールとで異なった値を設定することができる。
数6によって幅Lは一義的に定まる。その決定は、たと
えば選択信号発生回路51内に数6に対応するテーブル
を記憶させておくことによって実現可能である。なお、
L,Lr ,Lo の値は、通常スルーホールとミニバイア
ホールとで異なった値を設定することができる。
【0072】<F.ホールゲージイメージの作成>ホー
ルゲージイメージHGIはパターンゲージイメージPG
Iと共にはみ出し領域イメージEIを生成する。このホ
ールゲージイメージHGIは前節でも触れたように、そ
の外縁近傍がはみ出し領域EIに関係するため、図1に
示したようなリング状イメージRIを用いることができ
る。まずリング状イメージRIの作成について説明す
る。
ルゲージイメージHGIはパターンゲージイメージPG
Iと共にはみ出し領域イメージEIを生成する。このホ
ールゲージイメージHGIは前節でも触れたように、そ
の外縁近傍がはみ出し領域EIに関係するため、図1に
示したようなリング状イメージRIを用いることができ
る。まずリング状イメージRIの作成について説明す
る。
【0073】図8および図9を参照して既に説明したよ
うに、スルーホール15の内壁における光反射や光散乱
などによって、ホールイメージHIのサイズがパターン
イメージPSのヌケ部分PSH のサイズより小さくなる
場合がある。従って、リング状イメージRI(図1)を
生成する際に、拡大ホールイメージEH1のかわりにホ
ールイメージHI自身を用いると、リング状イメージR
Iの内部のヌケ部分のサイズがパターンイメージPSの
ヌケ部分PSH のサイズより小さくなり、AND回路2
02の出力信号ES(図1)には、図26に示すよう
に、はみだし領域イメージEIのみならず内部リングイ
メージNIも含まれてしまう。その結果、信号ESで表
現されるイメージにオペレータOPを作用させたとき
に、内部リングイメージNIもその作用対象となって、
座残り幅が十分に確保されているにもかかわらず「座残
り幅不足」との誤った結果が得られてしまう可能性があ
る。
うに、スルーホール15の内壁における光反射や光散乱
などによって、ホールイメージHIのサイズがパターン
イメージPSのヌケ部分PSH のサイズより小さくなる
場合がある。従って、リング状イメージRI(図1)を
生成する際に、拡大ホールイメージEH1のかわりにホ
ールイメージHI自身を用いると、リング状イメージR
Iの内部のヌケ部分のサイズがパターンイメージPSの
ヌケ部分PSH のサイズより小さくなり、AND回路2
02の出力信号ES(図1)には、図26に示すよう
に、はみだし領域イメージEIのみならず内部リングイ
メージNIも含まれてしまう。その結果、信号ESで表
現されるイメージにオペレータOPを作用させたとき
に、内部リングイメージNIもその作用対象となって、
座残り幅が十分に確保されているにもかかわらず「座残
り幅不足」との誤った結果が得られてしまう可能性があ
る。
【0074】これに対して、図1に示したように第1と
第2の拡大ホールイメージEH1,EH2を求めてお
き、それらの差によってリング状イメージRIを生成す
れば、図27に示すようにパターンイメージPIのヌケ
部分PSH がリング状イメージRIと重なり合うあうこ
とを防止できるため、座残り幅の良否検査結果も正確に
なるという利点がある。ただし、ホールイメージHIの
サイズがパターンイメージPSのヌケ部分PSH のサイ
ズと実質的に同じになるような光学系を用いている場合
には、拡大リング状イメージEH2とホールイメージH
I自身との差によってリング状イメージRIを生成して
もよい。あるいは内部リングイメージNIの大きさが予
め想定できるものであれば、これに対応させて作用させ
るオペレータOPの大きさも大きいものを採用すれば、
検査結果は内部リングイメージNIの影響を受けないも
のとなる。
第2の拡大ホールイメージEH1,EH2を求めてお
き、それらの差によってリング状イメージRIを生成す
れば、図27に示すようにパターンイメージPIのヌケ
部分PSH がリング状イメージRIと重なり合うあうこ
とを防止できるため、座残り幅の良否検査結果も正確に
なるという利点がある。ただし、ホールイメージHIの
サイズがパターンイメージPSのヌケ部分PSH のサイ
ズと実質的に同じになるような光学系を用いている場合
には、拡大リング状イメージEH2とホールイメージH
I自身との差によってリング状イメージRIを生成して
もよい。あるいは内部リングイメージNIの大きさが予
め想定できるものであれば、これに対応させて作用させ
るオペレータOPの大きさも大きいものを採用すれば、
検査結果は内部リングイメージNIの影響を受けないも
のとなる。
【0075】なお、第1の拡大ホールイメージEH1を
設定することで座残り量が実質的に減少(目減り)する
が、これは後述する実施例で解決される。
設定することで座残り量が実質的に減少(目減り)する
が、これは後述する実施例で解決される。
【0076】一方、ホールゲージイメージHGIとして
拡大されたホールイメージEHIを用いた場合の実施例
を図2及び図3に示す。前節でも触れたように、この場
合には図1に示した実施例とは異なり、パターンゲージ
イメージPGIとしてヌケ部分PSH を殆ど埋めた補正
パターンイメージCI(図3)若しくは全て埋めた補正
パターンイメージDI(図2)を用いる。
拡大されたホールイメージEHIを用いた場合の実施例
を図2及び図3に示す。前節でも触れたように、この場
合には図1に示した実施例とは異なり、パターンゲージ
イメージPGIとしてヌケ部分PSH を殆ど埋めた補正
パターンイメージCI(図3)若しくは全て埋めた補正
パターンイメージDI(図2)を用いる。
【0077】<G.パターンゲージイメージの作成>ま
ず図2に示す実施例から説明する。パターンイメージP
Iのヌケ部分PSH を埋めるため、まずホールイメージ
HIとの論理合成を行う。即ちOR回路203に信号P
S,HSを入力する。これによって得られる補正イメー
ジCIは既に説明した理由により、図2に示すように空
隙を有したものとなる。この空隙を埋めるため、拡大・
縮小処理部204において拡大して空隙を埋め、縮小し
て元の大きさに戻す。この結果得られた補正イメージD
Iに対応する信号はパターンゲージイメージ信号PGS
であり、これが反転してAND回路202の一端に加わ
る。
ず図2に示す実施例から説明する。パターンイメージP
Iのヌケ部分PSH を埋めるため、まずホールイメージ
HIとの論理合成を行う。即ちOR回路203に信号P
S,HSを入力する。これによって得られる補正イメー
ジCIは既に説明した理由により、図2に示すように空
隙を有したものとなる。この空隙を埋めるため、拡大・
縮小処理部204において拡大して空隙を埋め、縮小し
て元の大きさに戻す。この結果得られた補正イメージD
Iに対応する信号はパターンゲージイメージ信号PGS
であり、これが反転してAND回路202の一端に加わ
る。
【0078】一方、ホールゲージイメージHGIとして
用いられる拡大されたホールイメージEHIは、図1に
示した第2の拡大ホールイメージEH2と同様にして拡
大回路120(図10)から信号SHSt として得られ
る。信号SHSt はホールゲージイメージ信号HGSと
してAND回路202の他端に加えられ、AND回路2
02ははみ出し領域イメージ信号ESを出力する。
用いられる拡大されたホールイメージEHIは、図1に
示した第2の拡大ホールイメージEH2と同様にして拡
大回路120(図10)から信号SHSt として得られ
る。信号SHSt はホールゲージイメージ信号HGSと
してAND回路202の他端に加えられ、AND回路2
02ははみ出し領域イメージ信号ESを出力する。
【0079】このように、パターンゲージイメージPG
Iとして補正イメージDIを用いると、その内部にヌケ
部分PSH が存在しないので、ホールゲージイメージH
GIとして拡大されたホールイメージEHIを用いるこ
とができ、リング状イメージRIにおいてその内周を規
定する第1の拡大ホールイメージEH1を生成すること
もないため、既述した座残りの実質的減少も生じず、一
層正確に座残り量を検査することができる。
Iとして補正イメージDIを用いると、その内部にヌケ
部分PSH が存在しないので、ホールゲージイメージH
GIとして拡大されたホールイメージEHIを用いるこ
とができ、リング状イメージRIにおいてその内周を規
定する第1の拡大ホールイメージEH1を生成すること
もないため、既述した座残りの実質的減少も生じず、一
層正確に座残り量を検査することができる。
【0080】なお、パターンゲージイメージPGIとし
ては、図3に示した実施例のように空隙を埋める前の補
正パターンイメージCIを用いてもよい。この場合に
は、第1の拡大ホールイメージEHIの代わりにホール
イメージHIを用いてリング状イメージRIを生成した
場合と同様に、内部リングイメージNIが生じる。しか
し、既述のように、内部リングイメージNIの大きさが
予め想定できていれば、適切な大きさのオペレータOP
を選んで検査することができる。
ては、図3に示した実施例のように空隙を埋める前の補
正パターンイメージCIを用いてもよい。この場合に
は、第1の拡大ホールイメージEHIの代わりにホール
イメージHIを用いてリング状イメージRIを生成した
場合と同様に、内部リングイメージNIが生じる。しか
し、既述のように、内部リングイメージNIの大きさが
予め想定できていれば、適切な大きさのオペレータOP
を選んで検査することができる。
【0081】オペレータOPのサイズは上述の理由から
も可変とすることが望ましいが、更に以下の理由も存在
する。
も可変とすることが望ましいが、更に以下の理由も存在
する。
【0082】<H.オペレータサイズの選択>図19に
示すように、スルーホール15がランド14のエッジに
極めて近接している場合、理想的には図20に示すよう
にパターンイメージPIのエッジ部分PIEは細長いイ
メージになるはずである.ところが実際にはパターンイ
メージPIの光学的読取りや信号処理上の誤差によっ
て、図21に示すようにパターンイメージPIが途切れ
てしまい、点状のイメージDPのみが残る場合がある。
このような場合であっても電気的接続能力が残っている
限りこのプリント基板を良品として取扱ってもよい。
示すように、スルーホール15がランド14のエッジに
極めて近接している場合、理想的には図20に示すよう
にパターンイメージPIのエッジ部分PIEは細長いイ
メージになるはずである.ところが実際にはパターンイ
メージPIの光学的読取りや信号処理上の誤差によっ
て、図21に示すようにパターンイメージPIが途切れ
てしまい、点状のイメージDPのみが残る場合がある。
このような場合であっても電気的接続能力が残っている
限りこのプリント基板を良品として取扱ってもよい。
【0083】しかしながらこのようなパターンイメージ
PIからパターンゲージイメージPGIを求めた場合、
図22や図24に示すように、点状のイメージDPの間
のギャップにオペレータOPの一部が入込んでしまうた
めに、オペレータOPによる論理演算結果が“1”(不
良)となる場合がある。
PIからパターンゲージイメージPGIを求めた場合、
図22や図24に示すように、点状のイメージDPの間
のギャップにオペレータOPの一部が入込んでしまうた
めに、オペレータOPによる論理演算結果が“1”(不
良)となる場合がある。
【0084】一方、図23や図25に示すように、オペ
レータOPのサイズを大きくすれば、オペレータOPが
点状のイメージDPと重なり合うため、オペレータOP
による論理演算結果が常に“0”(良)となって、この
ような事態を防止することができる。このような構成
は、点状のイメージDPが生じているか否かにかかわら
ず、パターンゲージイメージPGIのエッジに途切れが
ある場合一般に有効である。
レータOPのサイズを大きくすれば、オペレータOPが
点状のイメージDPと重なり合うため、オペレータOP
による論理演算結果が常に“0”(良)となって、この
ような事態を防止することができる。このような構成
は、点状のイメージDPが生じているか否かにかかわら
ず、パターンゲージイメージPGIのエッジに途切れが
ある場合一般に有効である。
【0085】オペレータOPのサイズを大きくするため
には、図14のセレクタ226における出力の選択を変
更すればよい。たとえば、良品とすべきパターンイメー
ジPIのエッジの途切れがオペレータOP9 では不良と
される場合には、操作パネル50の操作によって選択信
号SEL2を変更し、セレクタ226の出力を論理積信
号PD9 からPD12に切換える。PD12でも不十分な場
合には、さらにPD16またはPD25に切換える。逆に、
オペレータOPのサイズが大き過ぎるために、不良とす
べきパターンが良品とされる場合には、より小さなサイ
ズを持つオペレータへと切換えればよい。前節Gで述べ
た内部リングイメージNIに対処する場合も同様であ
り、予め内部リングイメージNIの幅がオペレータOP
9 よりも小さいことがわかっていれば、オペレータOP
のサイズをOP9 〜OP25の範囲で選択することにな
る。
には、図14のセレクタ226における出力の選択を変
更すればよい。たとえば、良品とすべきパターンイメー
ジPIのエッジの途切れがオペレータOP9 では不良と
される場合には、操作パネル50の操作によって選択信
号SEL2を変更し、セレクタ226の出力を論理積信
号PD9 からPD12に切換える。PD12でも不十分な場
合には、さらにPD16またはPD25に切換える。逆に、
オペレータOPのサイズが大き過ぎるために、不良とす
べきパターンが良品とされる場合には、より小さなサイ
ズを持つオペレータへと切換えればよい。前節Gで述べ
た内部リングイメージNIに対処する場合も同様であ
り、予め内部リングイメージNIの幅がオペレータOP
9 よりも小さいことがわかっていれば、オペレータOP
のサイズをOP9 〜OP25の範囲で選択することにな
る。
【0086】ところで、このような切換えにおいてオペ
レータOPのサイズのみを変更すると、座残り幅の良否
判定基準値が、あらかじめ指定していた値から実質的に
ずれてしまう。このため、この実施例では、選択される
オペレータのサイズLr を変更するときには、数6に従
ってホールゲージイメージHGIの幅Lも変更すること
によって判定基準値L0 を同一の値に保持する。具体的
にはオペレータのサイズをLr からLr1に変更する際に
は幅Lも、次式のL1 とする。
レータOPのサイズのみを変更すると、座残り幅の良否
判定基準値が、あらかじめ指定していた値から実質的に
ずれてしまう。このため、この実施例では、選択される
オペレータのサイズLr を変更するときには、数6に従
ってホールゲージイメージHGIの幅Lも変更すること
によって判定基準値L0 を同一の値に保持する。具体的
にはオペレータのサイズをLr からLr1に変更する際に
は幅Lも、次式のL1 とする。
【0087】
【数7】 L1=L+Lr1-Lr
【0088】このようにして、数6に相当する数8が常
に成立するようにしておく。
に成立するようにしておく。
【0089】
【数8】 L1-Lr1=Lo
【0090】すなわち、オペレータOPのサイズLr を
大きくするときには、それに応じて幅Lも増加させ、オ
ペレータOPのサイズLr を小さくするときには、それ
に応じて幅Lも減少させる。そのための演算は選択信号
発生回路51で行なわれ、幅Lの変更はセレクタ133
(図11)に与える選択信号SEL1を変化させること
によって実行される。
大きくするときには、それに応じて幅Lも増加させ、オ
ペレータOPのサイズLr を小さくするときには、それ
に応じて幅Lも減少させる。そのための演算は選択信号
発生回路51で行なわれ、幅Lの変更はセレクタ133
(図11)に与える選択信号SEL1を変化させること
によって実行される。
【0091】<I.変形例>(1) プリント基板の読取
り光学系として反射型のもののみを設け、得られたアナ
ログ信号を2つの閾値でそれぞれ2値化することによ
り、パターンイメージPIとホールイメージHIとを求
めてもよい。
り光学系として反射型のもののみを設け、得られたアナ
ログ信号を2つの閾値でそれぞれ2値化することによ
り、パターンイメージPIとホールイメージHIとを求
めてもよい。
【0092】(2) はみだし領域イメージEIがパター
ンイメージPIのどの方向にはみ出していても、均一な
精度ではみだし領域イメージEIのサイズを把握するた
めには、オペレータOPは円形や多角形など等方的また
はそれに近い形状のオペレータであることが望ましい
が、少なくともその差と幅の最大値が指定されたサイズ
に相当するようなものであれば、他の形状であってもよ
い。
ンイメージPIのどの方向にはみ出していても、均一な
精度ではみだし領域イメージEIのサイズを把握するた
めには、オペレータOPは円形や多角形など等方的また
はそれに近い形状のオペレータであることが望ましい
が、少なくともその差と幅の最大値が指定されたサイズ
に相当するようなものであれば、他の形状であってもよ
い。
【0093】(3) この発明の対象となるランドは、図
示したような四角形のランドだけではなく、円形その他
のランドであってもよい。
示したような四角形のランドだけではなく、円形その他
のランドであってもよい。
【0094】
【発明の効果】以上説明したように、この発明の第1の
構成によれば、等方的な外縁を有するホールゲージイメ
ージを使用してはみだし領域イメージを求め、そのサイ
ズから座残り幅を評価しているため、ランドとスルーホ
ールとのずれ方向にかかわらず、正確な座残り幅検査が
可能である。そしてオペレータとしては多数の腕を持っ
たオペレータを使用する必要がないため、高速な検査が
可能である。
構成によれば、等方的な外縁を有するホールゲージイメ
ージを使用してはみだし領域イメージを求め、そのサイ
ズから座残り幅を評価しているため、ランドとスルーホ
ールとのずれ方向にかかわらず、正確な座残り幅検査が
可能である。そしてオペレータとしては多数の腕を持っ
たオペレータを使用する必要がないため、高速な検査が
可能である。
【0095】プリント基板自動検査装置にこの発明を適
用する場合にも、コスト上昇の原因となるような複雑な
回路を必要としない。
用する場合にも、コスト上昇の原因となるような複雑な
回路を必要としない。
【0096】この発明の第2の構成では、基準値に応じ
たサイズを持ったオペレータをはみだし領域イメージに
作用させることによって、はみだし領域イメージのサイ
ズと基準値との比較を行なうため、簡単かつ正確に座残
り幅検査を実行できる。
たサイズを持ったオペレータをはみだし領域イメージに
作用させることによって、はみだし領域イメージのサイ
ズと基準値との比較を行なうため、簡単かつ正確に座残
り幅検査を実行できる。
【0097】また、第3及び第4の構成では、第1と第
2の拡大ホールイメージからリング状イメージを求める
ため、パターンイメージとホールイメージとの間にギャ
ップが生じる場合にも、その影響による誤判定を防止で
きる。
2の拡大ホールイメージからリング状イメージを求める
ため、パターンイメージとホールイメージとの間にギャ
ップが生じる場合にも、その影響による誤判定を防止で
きる。
【0098】さらに、第5の構成においては基準値を可
変とし、それに応じてオペレータやリング状イメージの
サイズも変えるため、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止すること
ができる。
変とし、それに応じてオペレータやリング状イメージの
サイズも変えるため、座残り幅が非常に小さい場合に、
パターンイメージの途切れによる誤検出を防止すること
ができる。
【0099】第6の構成においては補正ゲージイメージ
の内部の空隙を消失させて、より正確な検査が可能とな
る。
の内部の空隙を消失させて、より正確な検査が可能とな
る。
【0100】
【図1】この発明の第1実施例におけるはみだし領域イ
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
【図2】この発明の第2実施例におけるはみだし領域イ
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
【図3】この発明の第3実施例におけるはみだし領域イ
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
メージの生成とそれに対してオペレータを作用させるた
めの構成を示すブロック図である。
【図4】プリント基板の読取り光学系を示す図である。
【図5】ランドとスルーホールとの関係を例示する図で
ある。
ある。
【図6】実施例における電気的構成を示すブロック図で
ある。
ある。
【図7】パターンイメージとスルーホールとの2値化を
示す波形図である。
示す波形図である。
【図8】パターンイメージのヌケ部分とスルーホールと
のサイズの関係を示す図である。
のサイズの関係を示す図である。
【図9】パターンイメージのヌケ部分とスルーホールと
のサイズの関係を示す図である。
のサイズの関係を示す図である。
【図10】前処理回路の構成を示すブロック図である。
【図11】可変拡大回路の構成を示すブロック図であ
る。
る。
【図12】ランド検査回路の構成を示すブロック図であ
る。
る。
【図13】2次元シフトレジスタの構成を示すブロック
図である。
図である。
【図14】オペレータ回路の構成を示すブロック図であ
る。
る。
【図15】座残り幅の検出原理の説明図である。
【図16】座残り幅の検出原理の説明図である。
【図17】座残り幅の検出原理の説明図である。
【図18】座残り幅の検出原理の説明図である。
【図19】スルーホールがランドのエッジに近接した説
明図である。
明図である。
【図20】スルーホールがランドのエッジに近接した場
合のエッジ部分の説明図である。
合のエッジ部分の説明図である。
【図21】パターンイメージの途切れの説明図である。
【図22】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図23】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図24】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図25】オペレータサイズとリング幅との変更の説明
図である。
図である。
【図26】ホールイメージの二重拡大による効果の説明
図である。
図である。
【図27】ホールイメージの二重拡大による効果の説明
図である。
図である。
【図28】放射状オペレータを用いた従来の座残り検査
の説明図である。
の説明図である。
10 プリント基板 12 配線パターン 14 ランド 15 スルーホール PGI パターンゲージイメージ HGI ホールゲージイメージ CI,DI 補正パターンイメージ PI パターンイメージ HI ホールイメージ EH1 第1の拡大ホールイメージ EH2 第2の拡大ホールイメージ RI リング状イメージ EI はみだし領域イメージ OP1 〜OP25 オペレータ L 幅 La 座残り幅 Lr オペレータサイズ L0 座残り幅基準値
───────────────────────────────────────────────────── フロントページの続き (72)発明者 法貴 哲夫 京都市上京区堀川通寺之内上る4丁目天 神北町1番地の1 大日本スクリーン製 造株式会社内 (72)発明者 大前 貴雄 京都市伏見区羽束師古川町322番地 大 日本スクリーン製造株式会社 洛西工場 内 (56)参考文献 特開 平4−268444(JP,A)
Claims (6)
- 【請求項1】 絶縁性基板上にランドを有する配線パタ
ーンが形成されるとともに、前記絶縁性基板を貫通する
スルーホールが前記ランドに関連して設けられているプ
リント基板について、前記ランドの座残り検査を行う方
法であって、 (a) 前記プリント基板を光学的に読取ることによっ
て、前記配線パターンのイメージに相当するパターンイ
メージと、前記スルーホールのイメージに相当するホー
ルイメージとを得る工程と、 (b) 前記ホールイメージから、等方的な外縁を有する
ホールゲージイメージを形成する工程と、 (c) 前記パターンイメージから、前記パターンイメー
ジと同形状の外縁を有するパターンゲージイメージを形
成する工程と、 (d) 前記パターンゲージイメージと前記ホールゲージ
イメージとを論理合成することにより、前記ホールゲー
ジイメージが前記パターンゲージイメージからはみだす
領域のイメージをはみだし領域イメージとして得る工程
と、 (e) 前記はみだし領域イメージのサイズを所定の基準
値と比較し、前記サイズが前記基準値よりも大きいとき
に前記座残りを不良と判定する工程とを備えることを特
徴とする、プリント基板の座残り検査方法。 - 【請求項2】 請求項1の方法において、 工程(e) が、 (e-1) 基準値に応じたサイズを有するオペレータとは
みだし領域イメージとの相対的位置関係を順次に変化さ
せつつ、前記オペレータを前記はみだし領域イメージ上
に作用させることによってその作用結果を表現するデー
タを得る工程と、 (e-2) 前記データに基づいて前記はみだし領域イメー
ジのサイズと前記基準値との大小関係を判定する工程と
を有する、プリント基板の座残り検査方法。 - 【請求項3】 請求項1記載の方法において、 工程(c) が、 (c-1) 前記パターンイメージをそのまま用いてパターン
ゲージイメージとする工程を有するプリント基板の座残
り検査方法。 - 【請求項4】 請求項3の方法において、 (b) の工程が、 (b-1) 互いに異なる第1と第2の拡大幅だけホールイ
メージを拡大して第1と第2の拡大ホールイメージをそ
れぞれ得る工程と、 (b-2) 前記第1と第2の拡大ホールイメージを論理合
成することによって、前記ホールイメージの周囲にリン
グ状イメージを形成し、これをホールゲージイメージと
する工程とを有する、プリント基板の座残り検査方法。 - 【請求項5】 請求項4の方法において、さらに、 (f) 基準値を任意に指定する工程を備え、 (e) の工程が、 (e-1) リング状イメージのリング幅とオペレータのサ
イズとを前記基準値に応じて決定する工程を有する、プ
リント基板の座残り検査方法。 - 【請求項6】 請求項1記載の方法において、工程(b) が、 (b-1) 前記ホールイメージを拡大してホールゲージイメ
ージとする工程 を有し、 さらに、工程(c) が、 (c-1) 前記パターンイメージと、前記ホールイメージと
を論理合成して補正イメージを形成する工程と、 (c-2) 前記補正イメージの各部分を拡大処理によって太
らせることにより、前記補正イメージ内部の空隙を消失
させた拡大補正イメージを形成する工程と、 (c-3) 前記拡大補正イメージの各部分を縮小処理するこ
とによって細らせることにより、パターンゲージイメー
ジを形成する工程と を有するプリント基板の座残り検査
方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3198471A JP2500961B2 (ja) | 1990-11-27 | 1991-07-12 | プリント基板の座残り検査方法 |
DE69119201T DE69119201D1 (de) | 1990-11-27 | 1991-11-19 | Methode und Apparat zur Kontrolle gedruckter Schaltungen |
EP91119738A EP0488031B1 (en) | 1990-11-27 | 1991-11-19 | Method of and apparatus for inspecting a printed circuit board |
KR1019910020986A KR960002545B1 (ko) | 1990-11-27 | 1991-11-22 | 프린트기판상의 랜드의 최소고리폭 검사 방법 및 장치 |
US08/283,982 US5408538A (en) | 1990-11-27 | 1994-08-01 | Method of and apparatus for inspecting the minimum annular width of a land on a printed circuit board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32716190 | 1990-11-27 | ||
JP2-327161 | 1990-11-27 | ||
JP3198471A JP2500961B2 (ja) | 1990-11-27 | 1991-07-12 | プリント基板の座残り検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0520432A JPH0520432A (ja) | 1993-01-29 |
JP2500961B2 true JP2500961B2 (ja) | 1996-05-29 |
Family
ID=26510994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3198471A Expired - Fee Related JP2500961B2 (ja) | 1990-11-27 | 1991-07-12 | プリント基板の座残り検査方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5408538A (ja) |
EP (1) | EP0488031B1 (ja) |
JP (1) | JP2500961B2 (ja) |
KR (1) | KR960002545B1 (ja) |
DE (1) | DE69119201D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106290400A (zh) * | 2016-07-29 | 2017-01-04 | 广东正业科技股份有限公司 | 一种应用于板的检孔方法及检孔设备 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739846A (en) * | 1996-02-05 | 1998-04-14 | Universal Instruments Corporation | Method of inspecting component placement accuracy for each first selected circuit board to be assembled of a batch |
JPH09222312A (ja) * | 1996-02-16 | 1997-08-26 | Mitsui Mining & Smelting Co Ltd | パターン検査装置および方法 |
KR19980039100A (ko) * | 1996-11-27 | 1998-08-17 | 배순훈 | 부품의 클린칭 방향을 이용한 미삽 검사장치 및 방법 |
US6275971B1 (en) * | 1997-09-30 | 2001-08-14 | Philips Electronics North America Corporation | Methods and apparatus for design rule checking |
US6020616A (en) * | 1998-03-31 | 2000-02-01 | Vlsi Technology, Inc. | Automated design of on-chip capacitive structures for suppressing inductive noise |
US6010939A (en) | 1998-03-31 | 2000-01-04 | Vlsi Technology, Inc. | Methods for making shallow trench capacitive structures |
JP2002243656A (ja) * | 2001-02-14 | 2002-08-28 | Nec Corp | 外観検査方法及び外観検査装置 |
US8588511B2 (en) * | 2002-05-22 | 2013-11-19 | Cognex Corporation | Method and apparatus for automatic measurement of pad geometry and inspection thereof |
JP2004127220A (ja) * | 2002-10-01 | 2004-04-22 | Aisin Engineering Kk | コード読取装置 |
TWI275788B (en) * | 2004-09-09 | 2007-03-11 | Dainippon Screen Mfg | Method and apparatus for detecting a defect of an object by a color image of the object |
CN101025398B (zh) * | 2006-02-20 | 2010-06-02 | 牧德科技股份有限公司 | 微孔填铜后的凹陷或凸起分析方法 |
US8191018B1 (en) * | 2007-07-17 | 2012-05-29 | Kovio, Inc. | Methods and software for printing materials onto a substrate |
SG158756A1 (en) * | 2008-07-10 | 2010-02-26 | Visionxtreme Pte Ltd | Hole inspection method and apparatus |
JP6496159B2 (ja) * | 2015-02-23 | 2019-04-03 | 株式会社Screenホールディングス | パターン検査装置およびパターン検査方法 |
JP2021188937A (ja) * | 2020-05-26 | 2021-12-13 | 株式会社デンソー | はみ出し検査装置および検出方法 |
CN114113148A (zh) * | 2021-11-18 | 2022-03-01 | 珠海方正科技多层电路板有限公司 | 印刷线路板质检方法、装置和设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4040748A (en) * | 1975-06-30 | 1977-08-09 | International Business Machines Corporation | Inspection tool |
FR2321229A1 (fr) * | 1975-08-13 | 1977-03-11 | Cit Alcatel | Procede et appareillage pour controle automatique de graphisme |
SE412966B (sv) * | 1978-01-20 | 1980-03-24 | Danielsson Per Erik | Anordning for kontroll av avstand mellan objekt i en tvadimensionell diskretiserad bild |
JPS55142254A (en) * | 1979-04-25 | 1980-11-06 | Hitachi Ltd | Inspecting method for pattern of printed wiring board |
EP0054596B1 (fr) * | 1980-12-18 | 1985-05-29 | International Business Machines Corporation | Procédé d'inspection et de tri automatique d'objets présentant des configurations avec des tolérances dimensionnelles et des critères de rejet variables selon l'emplacement, équipement et circuits de mise en oeuvre |
US4555798A (en) * | 1983-06-20 | 1985-11-26 | Kla Instruments Corporation | Automatic system and method for inspecting hole quality |
US5027417A (en) * | 1989-03-31 | 1991-06-25 | Dainippon Screen Mfg. Co., Ltd. | Method of and apparatus for inspecting conductive pattern on printed board |
DE3925911A1 (de) * | 1989-08-04 | 1991-02-07 | Siemens Ag | Opto-elektronisches pruefsystem fuer leiterplatten |
US4980570A (en) * | 1990-02-23 | 1990-12-25 | Riken Denshi Co., Ltd | Device for determining location of apertures |
JP2524000B2 (ja) * | 1991-02-22 | 1996-08-14 | 松下電器産業株式会社 | パタ―ン検査装置 |
US5119434A (en) * | 1990-12-31 | 1992-06-02 | Beltronics, Inc. | Method of and apparatus for geometric pattern inspection employing intelligent imaged-pattern shrinking, expanding and processing to identify predetermined features and tolerances |
-
1991
- 1991-07-12 JP JP3198471A patent/JP2500961B2/ja not_active Expired - Fee Related
- 1991-11-19 EP EP91119738A patent/EP0488031B1/en not_active Expired - Lifetime
- 1991-11-19 DE DE69119201T patent/DE69119201D1/de not_active Expired - Lifetime
- 1991-11-22 KR KR1019910020986A patent/KR960002545B1/ko not_active IP Right Cessation
-
1994
- 1994-08-01 US US08/283,982 patent/US5408538A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106290400A (zh) * | 2016-07-29 | 2017-01-04 | 广东正业科技股份有限公司 | 一种应用于板的检孔方法及检孔设备 |
Also Published As
Publication number | Publication date |
---|---|
JPH0520432A (ja) | 1993-01-29 |
KR920010255A (ko) | 1992-06-26 |
DE69119201D1 (de) | 1996-06-05 |
EP0488031A2 (en) | 1992-06-03 |
EP0488031B1 (en) | 1996-05-01 |
US5408538A (en) | 1995-04-18 |
KR960002545B1 (ko) | 1996-02-22 |
EP0488031A3 (en) | 1992-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500961B2 (ja) | プリント基板の座残り検査方法 | |
JP6692052B2 (ja) | 画像欠損検出装置及び、画像欠損検出方法 | |
EP0467149B1 (en) | Method of and device for inspecting pattern of printed circuit board | |
US6347150B1 (en) | Method and system for inspecting a pattern | |
US20060018534A1 (en) | Technique for detecting a defect of an object by area segmentation of a color image of the object | |
US4628531A (en) | Pattern checking apparatus | |
US20050190361A1 (en) | Apparatus for surface inspection and method and apparatus for inspecting substrate | |
US20060133660A1 (en) | Apparatus and method for detecting defect existing in pattern on object | |
EP0466013B1 (en) | Method of and device for inspecting pattern of printed circuit board | |
US6396945B1 (en) | Image defect detection apparatus and method | |
JP5546364B2 (ja) | 半田検査方法 | |
JPS6125194B2 (ja) | ||
KR960014194B1 (ko) | 프린트 기판상의 배선패턴을 검사하기 위한 장치와 그 방법 | |
JP4970101B2 (ja) | 欠陥検出方法 | |
US6603875B1 (en) | Pattern inspection method, pattern inspection apparatus, and recording medium which records pattern inspection program | |
JPH04286943A (ja) | 印刷配線板のパターン検査方法および検査装置 | |
US5398291A (en) | Method and apparatus for detecting neck disconnection between land and line of wiring pattern on printed board | |
GB2139754A (en) | A pattern examining method | |
JP2942171B2 (ja) | プリント基板のパターン検査装置 | |
JP2002303588A (ja) | パターン欠陥検査装置 | |
JP2690839B2 (ja) | スルーホールの孔詰まり検査装置 | |
CN100456024C (zh) | 用于防止光学检查中错误检测的系统和方法 | |
JP2710531B2 (ja) | プリント基板のスルーホール選別装置 | |
JPH0145735B2 (ja) | ||
JPH1123484A (ja) | パターン検査方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |