JP2024115809A - 保護リレー装置 - Google Patents

Abstract

【課題】保護リレー装置に入力されるサージを検出することにより、リレー要素の不要動作を防止することが可能な保護リレー装置を提供する。【解決手段】保護リレー装置は、電力系統における３相線路の電気量に基づいて、リレー演算を実行するリレー要素と、３相線路の各相電気量の不平衡を検出する不平衡検出部と、不平衡が検出された場合に第１の時間継続して第１信号を出力する第１信号出力部と、不平衡が検出されている時間が第１の時間よりも短い第２の時間以上である場合に、第２信号を出力する第２信号出力部と、第１信号が出力され、かつ第２信号が出力されない場合に、保護リレー装置へ入力されるサージを検出するサージ検出部と、サージが検出された場合、リレー要素による３相線路を保護するための保護信号が外部へ出力されないように規定の制御処理を実行する出力制御部とを備える。【選択図】図３

Description

本開示は、保護リレー装置に関する。

従来、電力系統の運用を安定させるため、電力系統で発生した事故を検出する保護リレー装置が使用されている。保護リレー装置においては、アナログ入力回路の異常によるリレー要素の不要動作を防止する必要がある。

非特許文献１には、保護リレー装置本体の交流（例えば、電流または電圧）入力回路を監視する方法が開示されている。例えば、電流入力回路の監視方法として電流回路零相監視方式（Ｉ０導入無）が開示され、電圧入力回路の監視方法として電圧回路零相監視方式（Ｖ０導入無）が開示されている。

ディジタル形保護リレーおよび保護リレー装置 電力用規格B402 平成28年8月25日発行 日本電気協会

一方、保護リレー装置においては、アナログ入力回路の異常だけではなく、電力機器の操作時（例えば、開閉器の開閉時等）に生じる可能性があるサージ電流（または電圧）も系統事故とは異なる事象であるため、リレーが影響を受けない（すなわち、リレー要素が不要動作しない）ことが要求される。上記監視方式では、サージを検出することができないため、仮にサージ性の電流変化（または電圧変化）が入力電流（または入力電圧）に含まれた場合には保護リレー装置の不要動作を防止できないという問題があった。

本開示のある局面における目的は、保護リレー装置に入力されるサージを検出することにより、保護リレー装置の不要動作を防止することが可能な技術を提供することである。

ある実施の形態に従うと、電力系統を保護するための保護リレー装置が提供される。保護リレー装置は、電力系統における３相線路の電気量に基づいて、リレー演算を実行するリレー要素と、３相線路の各相電気量の不平衡を検出する不平衡検出部と、不平衡が検出された場合に第１の時間継続して第１信号を出力する第１信号出力部と、不平衡が検出されている時間が第１の時間よりも短い第２の時間以上である場合に、第２信号を出力する第２信号出力部と、第１信号が出力され、かつ第２信号が出力されない場合に、保護リレー装置へ入力されるサージを検出するサージ検出部と、サージが検出された場合、リレー要素による３相線路を保護するための保護信号が外部へ出力されないように規定の制御処理を実行する出力制御部とを備える。

本開示によると、保護リレー装置に入力されるサージを検出することにより、保護リレー装置の不要動作を防止することが可能となる。

保護リレー装置の全体構成の一例を示す図である。 アナログ入力回路の具体的構成を説明するための図である。 実施の形態１に従う保護リレー装置の機能構成の一例を示す図である。 実施の形態１に従う各信号の値の変化を示すタイミングチャートである。 相電流加算値の時間変化を説明するための図である。 実施の形態２に従う保護リレー装置の機能構成の一例を示す図である。 実施の形態２に従う各信号の値の変化を示すタイミングチャートである。

以下、図面を参照しつつ、本開示の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

実施の形態１．
＜全体構成＞
図１は、保護リレー装置１００の全体構成の一例を示す図である。図１を参照して、電力系統を保護するための保護リレー装置１００は、例えば、発電所、変電所等の電気所の内部に設置されるディジタル型の保護リレー装置である。本実施の形態では、保護リレー装置１００は、例えば、電力系統を構成する送電線Ｌに関連する電気量（例えば、電流、電圧等）のデータを収集し、当該電気量データに基づいて電力系統の事故を検出する事故検出機能を有する。

電気所の内部には、保護リレー装置１００、計器用変流器２、計器用変圧器４および遮断器６等が設置される。計器用変流器２は、送電線Ｌを流れる電流を計測する。計器用変圧器４は、送電線Ｌに生じる電圧を計測する。計器用変流器２が計測した電流データ、および計器用変圧器４が計測した電圧データは、保護リレー装置１００に入力される。典型的には、計器用変流器２は、ａ相の電流Ｉａ、ｂ相の電流Ｉｂ、ｃ相の電流Ｉｃを計測する。計器用変圧器４は、ａ相の電圧Ｖａ、ｂ相の電圧Ｖｂ、ｃ相の電圧Ｖｃを計測する。

保護リレー装置１００は、収集した電気量データを用いて事故検出用のリレー演算を実行し、電力系統（ここでは、送電線Ｌ）の事故の発生有無を判定する。保護リレー装置１００は、送電線Ｌにおいて事故を検出すると、遮断器６に対して開放指令（例えば、トリップ信号）を出力する。なお、電流のみしかリレー演算に使用されない場合は、保護リレー装置１００は、リレー演算に必要な電流を取り込むように構成されていてもよい。

保護リレー装置１００は、ハードウェア構成として、アナログ入力回路１０と、演算処理部３０とを含む。アナログ入力回路１０は、電力系統（例えば、送電線Ｌ）における３相線路の電気量を取得し、当該電気量をディジタル変換する。具体的には、アナログ入力回路１０は、補助変成器１５と、信号変換部２０とを含む。

補助変成器１５は、計器用変流器２および計器用変圧器４からの電気量を取り込み、内部回路での信号処理に適した電圧信号に変換して出力する。信号変換部２０は、補助変成器１５から出力される電気量（すなわち、アナログ電気量）を取り込んでディジタルデータに変換する。具体的には、信号変換部２０は、入力回路２１，２３と、マルチプレクサ２６と、Ａ／Ｄ（Analog to Digital）変換器２７とを含む。

入力回路２１は電流入力回路に対応し、入力回路２３は電圧入力回路に対応する。入力回路２１，２３は、アナログフィルタと、サンプルホールド回路とを含む。アナログフィルタは、補助変成器１５から出力される電流または電圧の波形信号から高周波成分を除去する。アナログフィルタの出力は、サンプルホールド回路に入力される。サンプルホールド回路は、アナログフィルタから出力される電流または電圧の波形信号を予め定められたサンプリング周期でサンプリングする。

マルチプレクサ２６は、演算処理部３０から入力されるタイミング信号に基づいて、サンプルホールド回路から入力される波形信号を時系列で順次切り替えてＡ／Ｄ変換器２７に出力する。Ａ／Ｄ変換器２７は、マルチプレクサ２６から入力される波形信号をアナログデータからディジタルデータに変換する。Ａ／Ｄ変換器２７は、ディジタル変換した波形信号を演算処理部３０へ出力する。

演算処理部３０は、アナログ入力回路１０においてディジタル変換された電気量を用いて演算処理を実行する。具体的には、演算処理部３０は、マイクロコンピュータを主体として構成されており、ＣＰＵ（Central Processing Unit）３２と、ＲＯＭ（Read Only Memory）３３と、ＲＡＭ３４と、補助記憶装置３５と、ＤＯ（Digital output）回路３６と、ＤＩ（Digital input）回路３７と、ディスプレイ３８と、入力インターフェイス３９と、通信インターフェイス４０とを含む。これらはバス３１で結合されている。

ＣＰＵ３２は、予めＲＯＭ３３に格納されたプログラムを読み出して実行することによって、保護リレー装置１００を制御する。揮発性メモリとしてのＲＡＭ３４および不揮発性メモリとしてのＲＯＭ３３は、ＣＰＵ３２の主記憶として用いられる。ＲＯＭ３３は、プログラムおよび信号処理用の設定値などを収納する。

ＣＰＵ３２は、バス３１を介して、信号変換部２０からディジタルデータを取り込む。ＣＰＵ３２は、ＲＯＭ３３に格納されているプログラムに従って、取り込んだディジタルデータを用いて事故検出用のリレー演算を実行する。ＣＰＵ３２は、各リレー演算結果に基づいて、事故の有無を判定する（すなわち、事故を検出する。）。

ＣＰＵ３２は、事故を検出した場合には、ＤＯ回路３６を介して、当該事故区間を電力系統から切り離すために電力系統に設置された遮断器６に対して開放指令を出力する。

補助記憶装置３５は、ＲＯＭ３３に比べて大容量の記憶装置であり、プログラム、電気量検出値、整定値等のデータなどを格納する。補助記憶装置３５は、例えば、フラッシュメモリ等により構成される。なお、保護リレー装置１００は、ＲＯＭ３３に代えて、補助記憶装置３５のみを採用する構成であってもよい。

ＤＩ回路３７は、例えば、遮断器６の開閉情報を示す信号であるディジタル入力信号を受ける。

ディスプレイ３８は、例えば、液晶ディスプレイ等である。入力インターフェイス３９は、典型的には、各種ボタン等であり、保護リレー装置１００のユーザ（例えば、作業員）からの各種操作を受け付ける。通信インターフェイス４０は、保護リレー装置１００と外部装置との間のデータ伝送を仲介する。

なお、保護リレー装置１００の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）およびＡＳＩＣ（Application Specific Integrated Circuit）などの回路を用いて構成してもよい。なお、保護リレー装置１００の少なくとも一部は、アナログ回路によって構成することもできる。

＜アナログ入力回路＞
図２は、アナログ入力回路の具体的構成を説明するための図である。図２を参照して、送電線Ｌは、ａ相線路、ｂ相線路およびｃ相線路で構成される３相送電線である。計器用変流器２ａ，２ｂ，２ｃ（例えば、図１中の計器用変流器２に対応）は、それぞれａ相の電流Ｉａ、ｂ相の電流Ｉｂ、ｃ相の電流Ｉｃを検出する。電流Ｉａ～Ｉｃは、それぞれ補助変成器１５ａ～１５ｃに入力される。また、電流Ｉａ～Ｉｃを合成した零相電流（すなわち、３Ｉ０＝Ｉａ＋Ｉｂ＋Ｉｃ）が、補助変成器１５ｄに入力される。なお、アナログ入力回路１０は、補正変成器１５ｄを含まない構成であってもよい。

補助変成器１５ａ～１５ｄは、取り込んだ電流を電圧信号に変換して出力する。入力回路２１ａ～２１ｄ（例えば、図１中の入力回路２１に対応）は、電流の電圧信号から高周波成分を除去し、電流の電圧信号をサンプリング周期でサンプリングする。

＜機能構成＞
図３は、実施の形態１に従う保護リレー装置の機能構成の一例を示す図である。図３を参照して、保護リレー装置１００は、リレー要素４５と、加算部５２と、第１検出部５４と、復帰タイマ５６と、動作タイマ５８と、第１信号出力部６０と、第２信号出力部７０と、サージ検出部７５と、出力制御部８０とを含む。これらの各機能は、演算処理部３０のＣＰＵ３２がＲＯＭ３３に格納されたプログラムを実行することによって実現される。なお、これらの機能の一部または全部は専用の回路を用いることによって実現されるように構成されていてもよい。

リレー要素４５は、３相線路の電気量（ここでは、電流Ｉａ，Ｉｂ，Ｉｃ）に基づいてリレー演算を実行する。リレー要素４５は、リレー演算結果に基づいて、電力系統（例えば、送電線Ｌ）を保護するための保護信号（例えば、値“１”の信号Ｘａ）を出力する。保護信号は、例えば、遮断器６を開放するための開放指令に相当する。

具体的には、リレー要素４５は、入力電流（例えば、電流Ｉａ，Ｉｂ，Ｉｃ）を用いた規定の演算により得られる演算値が整定値に従う動作検出範囲に入ると保護（動作）信号を出力する。リレー要素４５は、保護信号を出力する場合（すなわち、リレー動作する場合）には値“１”の信号Ｘａを出力し、動作しない場合には値“０”の信号Ｘａを出力する。なお、リレー要素４５は、例えば、過電流リレー要素、電流差動リレー要素等である。

加算部５２は、各相電流Ｉａ，Ｉｂ，Ｉｃを加算した相電流加算値（すなわち、Ｉａ＋Ｉｂ＋Ｉｃ）を算出する。時刻ｔにおける電流Ｉａ，Ｉｂ，Ｉｃの瞬時値を、それぞれＩａ（ｔ）、Ｉｂ（ｔ）、Ｉｃ（ｔ）とすると、時刻ｔにおける相電流加算値であるＩｓ（ｔ）は、「Ｉａ（ｔ）＋Ｉｂ（ｔ）＋Ｉｃ（ｔ）」で表わされる。以下の説明では、時刻ｔにおける電流Ｉｘの瞬時値の絶対値を｜Ｉｘ（ｔ）｜と記載する。そのため、時刻ｔにおける電流Ｉａ，Ｉｂ，Ｉｃの瞬時値の絶対値は、それぞれ｜Ｉａ（ｔ）｜、｜Ｉｂ（ｔ）｜、｜Ｉｃ（ｔ）｜と記載される。

第１検出部５４は、３相線路の各相電気量の不平衡を検出する。具体的には、第１検出部５４は、３相線路の各相電流を加算した相電流加算値の瞬時値の絶対値である｜Ｉｓ（ｔ）｜が閾値Ｔｈ１（ただし、Ｔｈ１は正）よりも大きい場合に各相電流の不平衡を検出する。第１検出部５４は、当該不平衡を検出した場合には値“１”の信号Ｘｂを出力し、当該不平衡を検出していない場合には値“０”の信号Ｘｂを出力する。閾値Ｔｈ１は、以下の式（１）で表わされる。

Th1=ε+α*max.(|Ia(t)|,|Ib(t)|,|Ic(t)|) …（１）
式（１）において、αは比率係数（例えば、０．１）を示し、εは検出感度（例えば、ＣＴ定格電流の１０％）を示している。電流が大きくなると保護リレー装置内の誤差が電流の大きさにほぼ比例することから、その比例誤差分を考慮した係数として比率係数αが用いられる。

通常状態においては、電力系統に流れる負荷電流は３相平衡している。そのため、保護リレー装置１００のアナログ入力回路１０（例えば、電流入力回路）が正常であれば、「Ｉａ（ｔ）＋Ｉｂ（ｔ）＋Ｉｃ（ｔ）＝０」であり、「｜Ｉｓ（ｔ）｜＝０」となるため、「｜Ｉｓ（ｔ）｜＞Ｔｈ１」は成立しない。

一方、系統事故が発生した場合、保護リレー装置１００への入力電流がサージ性の電流である場合、あるいは、アナログ入力回路１０に異常がある場合には、３相の平衡度が崩れるため、「Ｉａ（ｔ）＋Ｉｂ（ｔ）＋Ｉｃ（ｔ）≠０」となり、「｜Ｉｓ（ｔ）｜＞Ｔｈ１」が成立し得る。なお、計器用変流器２と補助変成器１５との接続に異常が発生している場合にも、「｜Ｉｓ（ｔ）｜＞Ｔｈ１」は成立し得る。しかし、保護リレー装置１００を電気所に設置する際に接続確認が可能であり、また、設置後における接続部での不良発生確率は低い。そのため、本実施の形態では当該接続は正常であるとする。

上記より、第１検出部５４により各相電流の不平衡が検出された場合（すなわち、信号Ｘｂの値が“１”の場合）には、（ｉ）系統事故の発生、（ｉｉ）保護リレー装置１００へのサージ電流の入力、および（ｉｉｉ）アナログ入力回路１０の異常発生、のうちのいずれかの事象が想定される。

復帰タイマ５６は、第１検出部５４の出力値が“０”から“１”に変化した場合には、自身の出力値を直ちに“１”にする。また、復帰タイマ５６は、第１検出部５４の出力値が“１”から“０”に変化し、“０”の状態が一定期間以上継続した場合に、自身の出力値を“０”にする。具体的には、復帰タイマ５６は、第１検出部５４の出力値が“１”から“０”に変化した時点から時間Ｔ１経過後に値“０”を出力する。時間Ｔ１は、交流入力の瞬時値検出を連続した信号にするために少なくとも１／２サイクルを超える時間（例えば、１サイクル）に設定される。

動作タイマ５８は、復帰タイマ５６から出力される値“１”が時間Ｔ２以上継続した場合、値“１”を出力制御部８０に出力する。時間Ｔ２は、系統事故の最大継続時間よりも長い時間（例えば、数秒～１０秒）に設定される。

ここで、動作タイマ５８から値“１”が出力される場合には、上記（ｉ）～（ｉｉｉ）のうちの（ｉｉｉ）アナログ入力回路１０の異常発生が想定される。なぜなら、系統事故は時間Ｔ２（すなわち、系統事故の最大継続時間よりも長い時間）以上継続することはなく、また、サージ電流は瞬間的（例えば、１～３ｍｓ程度）に定常状態を超えて発生する電流であり、時間Ｔ２以上継続することはないためである。

第１信号出力部６０は、ワンショットタイマとして構成されており、第１検出部５４により各相電流の不平衡が検出された場合に時間Ｔ３継続して第１信号（例えば、値“１”の信号Ｘｃ）を出力する。具体的には、第１信号出力部６０は、第１検出部５４が値“１”の信号を出力した場合（すなわち、信号Ｘｂの値が“１”の場合）、その値を時間Ｔ３の間維持してサージ検出部７５に出力（すなわち、値“１”の信号Ｘｃを出力）し、時間Ｔ３が経過すると値“０”の信号Ｘｃをサージ検出部７５に出力する。時間Ｔ３は、サージによってリレー要素４５が不要動作する時間幅をカバーするよう設定される。例えば、リレー要素４５がサージによって動作する場合において、サージ発生からリレー要素４５の動作が復帰するまでの時間幅を１／２サイクルとすると、時間Ｔ３は、１／２サイクルよりも長い３／４サイクルに設定される。

第２信号出力部７０は、第１検出部５４により各相電流の不平衡が検出されている時間が時間Ｔ４以上である場合に、第２信号（例えば、値“１”の信号Ｘｄ）を出力する。具体的には、第２信号出力部７０は、動作タイマ７１と、復帰タイマ７２とを含む。

動作タイマ７１は、第１検出部５４から出力される信号Ｘｂの値“１”が時間Ｔ４以上継続した場合、値“１”を復帰タイマ７２に出力する。時間Ｔ４は、時間Ｔ３よりも短く、例えば、１／４サイクルに設定される。

復帰タイマ７２は、動作タイマ７１の出力値が“０”から“１”に変化した場合には、自身の出力値を直ちに“１”にする（すなわち、値“１”の信号Ｘｄを出力する）。また、復帰タイマ７２は、動作タイマ７１の出力値が“１”から“０”に変化し、“０”の状態が一定期間以上継続した場合に、自身の出力値を“０”にする。具体的には、復帰タイマ７２は、動作タイマ７１の出力値が“１”から“０”に変化した時点から時間Ｔ５経過後に値“０”の信号Ｘｄを出力する。時間Ｔ５は、時間Ｔ３（例えば、３／４サイクル）から時間Ｔ４（例えば、１／４サイクル）を減算した時間（例えば、１／２サイクル）よりも長い時間に設定される。例えば、時間Ｔ５は、０．６サイクルに設定される。

サージ検出部７５は、第１信号出力部６０から第１信号（すなわち、値“１”の信号Ｘｃ）が出力され、かつ第２信号出力部７０から第２信号（すなわち、値“１”の信号Ｘｄ）が出力されない場合に、保護リレー装置１００へ入力されるサージ電流を検出する。具体的には、サージ検出部７５は、ＡＮＤ回路で構成されている。

ＡＮＤ回路は、第１信号出力部６０の出力値と、第２信号出力部７０の出力の論理レベルを反転した値とのＡＮＤ演算を行なう。ＡＮＤ回路は、信号Ｘｃの値が“１”であり（すなわち、第１信号が出力され）、かつ信号Ｘｄの値が“０”である（すなわち、第２信号が出力されていない）場合に、値“１”の信号Ｘｅを出力する。

上記より、サージ検出部７５は、サージを検出した場合に値“１”の信号Ｘｅを出力する。これは、信号Ｘｅの値が“１”である場合には、信号Ｘｂの値が“１”である場合に想定される上記（ｉ）～（ｉｉｉ）の事象のうちの（ｉｉ）保護リレー装置１００へのサージ電流の入力が想定されるためである。

具体的には、第１信号出力部６０は、その出力値が“０”である状態において、入力信号（すなわち、信号Ｘｂ）の値が“０”から“１”へ変化すると、その後、時間Ｔ３（例えば、３／４サイクル）の間は入力信号の値に関係なく、値“１”の信号Ｘｃを出力する。動作タイマ７１に設定される時間Ｔ４（例えば、１／４サイクル）は、比較的短く設定されている。そのため、系統事故発生時およびアナログ入力回路の異常発生時においては、信号Ｘｂの値“１”が時間Ｔ４以上継続するため動作タイマ７１は値“１”を出力し、信号Ｘｄの値は“１”となる。この場合、サージ検出部７５から値“０”の信号Ｘｅが出力される。

一方、瞬間的に定常状態を超えるサージ電流が入力された場合、信号Ｘｂの値“１”の継続時間が時間Ｔ４未満となるため、動作タイマ７１は値“０”を出力し、信号Ｘｄの値は“０”となる。この場合、サージ検出部７５から値“１”の信号Ｘｅが出力される。このことから、時間Ｔ４未満の時間幅のサージ電流が保護リレー装置１００に入力された場合（すなわち、サージ電流が検出された場合）、信号Ｘｅの値は“１”となる。

出力制御部８０は、サージ電流が検出された場合、リレー要素４５による３相線路を保護するための保護信号（すなわち、値“１”の信号Ｘａ）が外部へ出力されないように規定の制御処理を実行する。典型的には、出力制御部８０は、規定の制御処理として保護信号の出力をロックする処理を実行する。また、他の局面において、出力制御部８０は、各相電流の不平衡が検出されている時間がＴ２以上である場合（すなわち、動作タイマ５８の出力値が“１”）である場合、保護信号の出力をロックする。具体的には、出力制御部８０は、ＡＮＤ回路８４と、異常警報部８６とを含む。

ＡＮＤ回路８４は、リレー要素４５の出力値と、動作タイマ５８の出力の論理レベルを反転した値と、サージ検出部７５の出力の論理レベルを反転した値とのＡＮＤ演算を行なう。具体的には、ＡＮＤ回路８４は、信号Ｘａの値が“１”であり（すなわち、リレー要素４５が動作し）、動作タイマ５８の出力値が“０”であり（すなわち、アナログ入力回路１０の異常が検出されておらず）、かつ信号Ｘｅの値が“０”である（すなわち、サージが検出されていない）場合に、値“１”の信号Ｘｆを出力する。この場合、出力制御部８０は、リレー要素４５による保護信号を出力する。

一方、リレー要素４５の出力値が“１”である場合であっても、動作タイマ５８の出力値が“１”である場合（すなわち、アナログ入力回路１０に異常が発生した場合）または、サージ検出部７５の出力値が“１”である場合（すなわち、サージが検出された場合）には、ＡＮＤ回路８４は、値“０”の信号Ｘｆを出力する。この場合、出力制御部８０は、リレー要素４５による保護信号の出力をロックする。

異常警報部８６は、動作タイマ５８の出力値が“１”である場合にアナログ入力回路１０の異常を示す警報を出力する。このことから、アナログ入力回路１０の異常が発生した場合には、出力制御部８０は、リレー要素４５の保護信号の出力をロックしつつ、アナログ入力回路１０の異常を示す警報を出力する。

＜タイミングチャート＞
図４は、実施の形態１に従う各信号の値の変化を示すタイミングチャートである。具体的には、図４（ａ）は、サージ発生時における各信号Ｘａ～Ｘｆの値の変化を示すタイミングチャートである。図４（ｂ）は、事故発生時における各信号Ｘａ～Ｘｆの値の変化を示すタイミングチャートである。ここでは、動作タイマ５８の出力値は“０”であり、アナログ入力回路１０の異常は発生していないものとする。

図４（ａ）を参照して、時刻ｔ０にサージ電流が保護リレー装置１００へ入力されると、信号Ｘｂが“１”となり、それに伴って信号Ｘｃが“１”となる。そして、信号Ｘｃが“１”、信号Ｘｄが“０”であるため、信号Ｘｅが“１”となる。

時刻ｔ０から時間Ｔ４経過後の時刻ｔ１に到達する前に、サージ電流が入力されなくなるため信号Ｘｂは“０”となる。時刻ｔ０から時間Ｔｐが経過した時刻ｔ２になると、サージ電流の入力に応じてリレー要素４５が動作して信号Ｘａが“１”となる。時間Ｔｐは、リレー要素４５の動作時間（すなわち、サージが発生してからリレー要素が動作し始めるまでの時間）に相当する。時間Ｔｐは、例えば、１／４サイクルよりも長い１／３サイクル程度である。なお、サージ電流が入力されなくなるため、時刻ｔ０から時間Ｔ３経過後の時刻ｔ３に到達する前（例えば、サージ発生から１／２サイクル経過後）に、リレー要素４５が不動作となる。時刻ｔ３に到達すると、信号Ｘｃが“０”となるため、信号Ｘｅも“０”となる。

このように、時刻ｔ０から時刻ｔ３までの期間において信号Ｘｅは“１”であるため、信号Ｘｆは“０”となる。そのため、サージ電流が入力されてリレー要素４５が動作しても、保護信号の外部への出力はロックされる。

図４（ｂ）を参照して、時刻ｔ０に事故が発生すると信号Ｘｂが“１”となり、それに伴って信号Ｘｃが“１”となる。そして、信号Ｘｃが“１”、信号Ｘｄが“０”であるため、信号Ｘｅが“１”となる。

時刻ｔ０から時間Ｔ４経過後の時刻ｔ１へ到達後においても、事故電流が発生している。そのため、時刻ｔ１以降においても信号Ｘｂは“１”を維持する。その後、交流波形である事故電流によって断続的に“｜Ｉｓ（ｔ）｜＞Ｔｈ１”が成立するため、信号Ｘｂは“１”および“０”を繰り返す。信号Ｘｂが“０”となる期間は、時間Ｔ５未満であるとする。

信号Ｘｂが“１”の状態が時間Ｔ４以上継続するため、時刻ｔ１において信号Ｘｄが“１”となる。これにより、信号Ｘｅが“０”となる。

時刻ｔ０から時間Ｔｐが経過した時刻ｔ２になると、事故電流の発生によってリレー要素４５が動作して信号Ｘａが“１”となる。このとき、信号Ｘｅは“０”であるため、信号Ｘｆが“１”となる。したがって、事故が発生してリレー要素４５が動作した場合には、保護信号の出力はロックされない（すなわち、保護信号は外部へ出力される）。

信号Ｘｃが“０”である状態において、信号Ｘｂが“０”から“１”に変化したタイミングで信号Ｘｃは“１”となる。信号Ｘｃは、信号Ｘｂの値に関係なく、時刻ｔ０から時間Ｔ３経過後（すなわち、時刻ｔ３）に“０”となる。時刻ｔ４において、事故が除去されると信号Ｘｂは“０”となる。時刻ｔ４から時間Ｔ５が経過した時刻ｔ５において、信号Ｘｄが“０”となる。

このように、事故発生時においては、時刻ｔ１以降において信号Ｘｅが“０”となるため、保護信号の出力がロックされることはない。その結果、事故発生時にリレー要素４５が動作した場合には、保護信号が外部へ出力される。

＜利点＞
実施の形態１によると、時間Ｔ４未満の時間幅のサージ電流発生時におけるリレー要素４５の不要動作による保護信号の外部への出力を防止できる。時間Ｔ４以上の時間幅の事故電流発生時にはリレー要素４５の動作をロックすることがないため、保護信号が外部へ出力される。また、各相電流の不平衡の検出には各相電流の瞬時値の絶対値が用いられており、実効値を用いる場合よりも早い不平衡検出が可能となる。そのため、サージ電流発生により保護信号が外部へ出力される前に当該出力をロックできる。

実施の形態２．
上述した実施の形態１では、相電流加算値の瞬時値の絶対値を用いて各相電流の不平衡が検出され、その検出時間が時間Ｔ４未満である場合にサージ波形が電流入力に重畳したと判断され、保護信号の出力をロックする構成について説明した。

実施の形態２では、相電流加算値の正波および負波の各々の大きさが規定の閾値を超える場合にも各相電流の不平衡を検出する構成について説明する。さらに、その検出時間と、時間Ｔ４をよりも短い時間に設定された規定時間との比較結果に基づいてサージが検出された場合には保護信号の出力をロックする構成について説明する。

＜サージ検出＞
図５は、相電流加算値の時間変化を説明するための図である。図５の横軸は時間であり、縦軸はＩｓ（ｔ）を示している。図５に示す波形は、サージ波形が電流に重畳した場合におけるＩｓ（ｔ）の時間変化を示している。

サージ検出に用いられるサンプリングレートが高いほど、より高い精度でサージの時間幅が得られる。サージ検出に用いられるサンプリングレートは、例えば、１４．４ｋＨｚである。このサンプリングレートは、計器用変成器のデジタルインタフェースを規定する規格で推奨されている。

図５の例では、正波および負波において、１～４サンプルの時間幅で閾値Ｔｈ１を超えるサージが確認できる。図５中の１～４の数字は、“Ｔｈ１”を上回るサンプル数または“－Ｔｈ１”を下回るサンプル数を示している。具体的には、時系列順に、１サンプルが“Ｔｈ１”を上回り、４サンプルが“－Ｔｈ１”を下回り、３サンプルが“Ｔｈ１”を上回り、２サンプルが“－Ｔｈ１”を下回り、２サンプルが“Ｔｈ１”を上回っている。ここで、例えば、１４．４ｋＨｚのサンプルレートでのサンプリング時間幅は約０．０７ｍｓであるため、１～４サンプルの時間幅は、約０．０７ｍｓ～０．３ｍｓに相当する。

このことから、Ｉｓ（ｔ）の正波が“Ｔｈ１”を超える時間幅が時間Ｔ６（例えば、０．５ｍｓ～１ｍｓ）未満である場合、あるいは、Ｉｓ（ｔ）の負波が“－Ｔｈ１”を下回る時間幅が時間Ｔ６未満である場合に、サージが検出されたと判断することができる。実施の形態１においてサージ検出のために用いられた時間Ｔ４は、例えば、１／４サイクルである。これは、定格周波数が６０Ｈｚの場合には、約４．２ｍｓに相当する。実施の形態２においてサージ検出のために用いられる時間Ｔ６は、時間Ｔ４よりもかなり短いため、保護リレー装置１００に入力されるサージをより早く検出できる。

＜機能構成＞
図６は、実施の形態２に従う保護リレー装置の機能構成の一例を示す図である。保護リレー装置１００Ａは、図１の保護リレー装置１００に対応するが、実施の形態１に従う保護リレー装置１００との区別のため、便宜上“Ａ”との符号を付している。

図６を参照して、保護リレー装置１００Ａは、リレー要素４５と、加算部５２と、不平衡検出部５０と、復帰タイマ５６と、動作タイマ５８と、第１信号出力部６０と、第２信号出力部７０Ａと、サージ検出部７５と、出力制御部８０とを含む。実施の形態１に従う構成と同様の構成についてはその詳細な説明は繰り返さない。

図６において、リレー要素４５によるリレー演算周期は、例えば、電気角１５°に設定される。定格周波数が６０Ｈｚである場合、リレー演算のサンプリングレートは１．４４ｋＨｚとなる。一方、サージ検出に関わる構成（例えば、不平衡検出部５０、加算部５２、第１信号出力部６０、第２信号出力部７０Ａ、およびサージ検出部７５）の演算周期は１４．４ｋＨｚであるとする。

不平衡検出部５０は、第１検出部５４と、第２検出部５４Ａと、第３検出部５４Ｂとを含む。第１検出部５４は、図３で説明した通りである。第２検出部５４Ａは、３相線路の各相電流を加算した相電流加算値の瞬時値であるＩｓ（ｔ）が閾値Ｔｈ１よりも大きい場合（すなわち、Ｉｓ（ｔ）＞Ｔｈ１）に各相電流の不平衡を検出する。第２検出部５４Ａは、当該不平衡を検出した場合には値“１”の信号Ｘｂ１を出力し、当該不平衡を検出していない場合には値“０”の信号Ｘｂ１を出力する。

第３検出部５４Ｂは、Ｉｓ（ｔ）が閾値“－Ｔｈ１”未満である場合（すなわち、Ｉｓ（ｔ）＜－Ｔｈ１）に各相電流の不平衡を検出する。第３検出部５４Ｂは、当該不平衡を検出した場合には値“１”の信号Ｘｂ２を出力し、当該不平衡を検出していない場合には値“０”の信号Ｘｂ２を出力する。

第２信号出力部７０Ａは、第２検出部５４Ａにより当該不平衡が検出されている時間が時間Ｔ６以上である場合、または、第３検出部５４Ｂにより当該不平衡が検出されている時間が時間Ｔ６以上である場合に、第２信号（例えば、値“１”の信号Ｘｄ）を出力する。具体的には、第２信号出力部７０Ａは、動作タイマ７１Ａ，７１Ｂと、復帰タイマ７２Ａと、ＯＲ回路７４とを含む。

動作タイマ７１Ａは、第２検出部５４Ａから出力される信号Ｘｂ１の値“１”が時間Ｔ６以上継続した場合、値“１”の信号Ｘｂ１＊をＯＲ回路７４に出力する。動作タイマ７１Ｂは、第３検出部５４Ｂから出力される信号Ｘｂ２の値“１”が時間Ｔ６以上継続した場合、値“１”の信号Ｘｂ２＊をＯＲ回路７４に出力する。

ＯＲ回路７４は、各動作タイマ７１Ａ，７１Ｂの出力値のＯＲ演算を行なう。具体的には、ＯＲ回路７４は、動作タイマ７１Ａの出力値が“１”または動作タイマ７１Ｂの出力値が“１”である場合に値“１”を出力する。

復帰タイマ７２Ａは、ＯＲ回路７４の出力値が“０”から“１”に変化した場合には、自身の出力値を直ちに“１”にする（すなわち、値“１”の信号Ｘｄを出力する）。また、復帰タイマ７２Ａは、動作タイマ７１の出力値が“１”から“０”に変化し、“０”の状態が一定期間以上継続した場合に、自身の出力値を“０”にする。具体的には、復帰タイマ７２Ａは、ＯＲ回路７４の出力値が“１”から“０”に変化した時点から時間Ｔ７経過後に値“０”の信号Ｘｄを出力する。時間Ｔ７は、交流事故波形時に復帰タイマ７２Ａから値“１”が連続出力できるように、第２検出部５４Ａおよび第３検出部第５４Ｂがともに各相電流の不平衡を検出しない時間幅に時間Ｔ６を加算した値よりも長く設定される必要がある。そのため、時間Ｔ７は、例えば、１／２サイクルよりも長い０．６～０．７サイクルである。

サージ検出部７５は、第１信号出力部６０から第１信号（すなわち、値“１”の信号Ｘｃ）が出力され、かつ第２信号出力部７０から第２信号（すなわち、値“１”の信号Ｘｄ）が出力されない場合に、保護リレー装置１００へ入力されるサージ電流を検出する。サージ検出部７５は、当該サージを検出した場合には値“１”の信号Ｘｂを出力する。

＜タイミングチャート＞
図７は、実施の形態２に従う各信号の値の変化を示すタイミングチャートである。具体的には、図７（ａ）は、サージ発生時における各信号Ｘａ～Ｘｆの値の変化を示すタイミングチャートである。図７（ｂ）は、事故発生時における各信号Ｘａ～Ｘｆの値の変化を示すタイミングチャートである。ここでは、動作タイマ５８の出力値は“０”であり、アナログ入力回路１０の異常は発生していないものとする。

図７（ａ）を参照して、時刻ｔａにサージ電流が保護リレー装置１００へ入力されると、信号Ｘｂが“１”となり、それに伴って信号Ｘｃが“１”となる。そして、信号Ｘｃが“１”、信号Ｘｄが“０”であるため、信号Ｘｅが“１”となる。

時刻ｔａから時刻ｔｂまでの間に、信号Ｘｂ１，Ｘｂ２が“１”となっているが、正および負のサージの時間幅が時間Ｔ６未満であるため、信号Ｘｂ１＊，Ｘｂ２＊は“０”を維持する。したがって、信号Ｘｄも“０”を維持し、信号Ｘｅも“１”を維持する。

時刻ｔｃになると、正および負のサージ電流が入力されなくなるため、信号Ｘｂは“０”となる。時刻ｔａから時間Ｔｐが経過した時刻ｔｄになると、時刻ｔａにおけるサージ電流の入力に応じてリレー要素４５が動作して信号Ｘａが“１”となる。なお、サージ電流が入力されなくなるため、時刻ｔａから時間Ｔ３経過後の時刻ｔｅに到達する前に、リレー要素４５が不動作となる。時刻ｔｅに到達すると、信号Ｘｃが“０”となるため、信号Ｘｅも“０”となる。

このように、時刻ｔａから時刻ｔｅまでの期間において、信号Ｘｅが“１”となるため、結果として、信号Ｘｆは“０”となる。その結果、サージ電流が入力されてリレー要素４５が動作しても、保護信号の外部への出力はロックされる。

図７（ｂ）を参照して、時刻ｔａに事故が発生すると信号Ｘｂが“１”となり、それに伴って信号Ｘｃが“１”となる。そして、信号Ｘｃが“１”、信号Ｘｄが“０”であるため、信号Ｘｅが“１”となる。このとき、信号Ｘｂ１が“１”となっている。

時刻ｔａから時間Ｔ６経過後の時刻ｔｂに到達した後においても、事故電流が発生している。そのため、時刻ｔｂ以降においても信号Ｘｂ１は“１”を維持して時刻ｔｃで信号Ｘｂ１は“０”となる。その後、交流波形である事故電流によって、断続的に“Ｉｓ（ｔ）＞Ｔｈ１”あるいは“Ｉｓ（ｔ）＜－Ｔｈ１”が成立する。これに伴い、信号Ｘｂ１あるいは信号Ｘｂ２は“１”となる。

信号Ｘｂ１が“１”の状態が時間Ｔ６以上継続するため、時刻ｔｂにおいて信号Ｘｂ１＊が“１”となることから、信号Ｘｄが“１”となる。これにより、信号Ｘｅが“０”となる。

時刻ｔａから時間Ｔｐが経過した時刻ｔｄになると、事故電流の発生によってリレー要素４５が動作して信号Ｘａが“１”となる。このとき、信号Ｘｅは“０”であるため、信号Ｘｆが“１”となる。したがって、事故が発生してリレー要素４５が動作した場合には、保護信号の出力はロックされない（すなわち、保護信号は外部へ出力される）。

信号Ｘｃが“０”である状態において、信号Ｘｂが“０”から“１”に変化したタイミングで信号Ｘｃは“１”となる。信号Ｘｃは、信号Ｘｂの値に関係なく、時刻ｔ０から時間Ｔ３経過後（すなわち、時刻ｔｅ）に“０”となる。さらに、時刻ｔｆにおいて、信号Ｘｃが“０”である状態で信号Ｘｂが“０”から“１”に変化するため、信号Ｘｃは“１”となる。時刻ｔｇにおいて、事故が除去されると信号Ｘｂは“０”となる。時刻ｔｇから時間Ｔ７が経過した時刻ｔｈにおいて、信号Ｘｄが“０”となる。

このように、事故発生時においては、時刻ｔｂ以降において信号Ｘｅが“０”となるため、保護信号の外部への出力がロックされることはない。その結果、事故発生時にリレー要素４５が動作した場合には、保護信号が外部へ出力される。

＜利点＞
実施の形態２によると、正波または負波の時間幅が時間Ｔ６未満となるサージ電流発生時におけるリレー要素４５の不要動作による保護信号の外部への出力を防止できる。時間Ｔ６以上の時間幅の事故電流発生時にはリレー要素４５の動作をロックすることがないため、保護信号が外部へ出力される。時間Ｔ６は１ｍｓ以下に設定されるため、事故波形とサージ波形との区別をより精度よく行なうことができる。

その他の実施の形態．
（１）上述した実施の形態１，２では、保護リレー装置１００へサージ電流が入力された場合について説明したが、サージ電圧が入力される場合であってもよい。

図３を参照して、実施の形態１において保護リレー装置１００へサージ電圧が入力される場合について説明する。この場合、リレー要素４５は、入力電圧（例えば、電圧Ｖａ，Ｖｂ，Ｖｃ）を用いた規定の演算により得られる演算値が整定値に従う動作検出範囲に入ると保護（動作）信号を出力ものとする。リレー要素４５は、保護信号を出力する場合には値“１”の信号Ｘａを出力し、動作しない場合には値“０”の信号Ｘａを出力する。この場合、リレー要素４５は、例えば、過電圧リレー要素等である。

加算部５２は、各相電圧Ｖａ，Ｖｂ，Ｖｃを加算した相電圧加算値（すなわち、Ｖａ＋Ｖｂ＋Ｖｃ）を算出する。時刻ｔにおける電圧Ｖａ，Ｖｂ，Ｖｃの瞬時値を、それぞれＶａ（ｔ）、Ｖｂ（ｔ）、Ｖｃ（ｔ）とすると、時刻ｔにおける相電圧加算値であるＶｓ（ｔ）は、「Ｖａ（ｔ）＋Ｖｂ（ｔ）＋Ｖｃ（ｔ）」で表わされる。

第１検出部５４は、３相線路の各相電圧を加算した相電圧加算値の瞬時値の絶対値である｜Ｖ（ｓ）｜が閾値Ｔｈ２（ただし、Ｔｈ２は正）よりも大きい場合に各相電圧の不平衡を検出する。第１検出部５４は、当該不平衡を検出した場合には値“１”の信号Ｘｂを出力し、当該不平衡を検出していない場合には値“０”の信号Ｘｂを出力する。閾値Ｔｈ２は、例えば、検出感度εに設定される。これは、系統事故時に相電圧は通常状態より異常に大きくならないことから、ＶＴ誤差の比例分を考慮する必要がないためである。その他の構成は、図３で説明した構成と同様である。

次に、図６を参照して、実施の形態２において保護リレー装置１００へサージ電圧が入力される場合について説明する。リレー要素４５、加算部５２および第１検出部５４については上述した通りである。

第２検出部５４Ａは、相電圧加算値の瞬時値であるＶｓ（ｔ）が閾値Ｔｈ２よりも大きい場合（すなわち、Ｖｓ（ｔ）＞Ｔｈ２）に各相電圧の不平衡を検出する。第２検出部５４Ａは、当該不平衡を検出した場合には値“１”の信号Ｘｂ１を出力し、当該不平衡を検出していない場合には値“０”の信号Ｘｂ１を出力する。

第３検出部５４Ｂは、Ｖｓ（ｔ）が閾値“－Ｔｈ２”未満である場合（すなわち、Ｖｓ（ｔ）＜－Ｔｈ２）に各相電圧の不平衡を検出する。第３検出部５４Ｂは、当該不平衡を検出した場合には値“１”の信号Ｘｂ２を出力し、当該不平衡を検出していない場合には値“０”の信号Ｘｂ２を出力する。その他の構成は、図６で説明した構成と同様である。

（２）上述した実施の形態１では、サージ電流が検出された場合、出力制御部８０は、規定の処理として、保護信号の出力をロックする処理を実行する構成について説明したが、当該構成に限られない。例えば、出力制御部８０は、規定の処理として、リレー要素４５の検出感度を低下させる処理を実行してもよい。具体的には、サージ検出部７５が値“１”の信号Ｘｅを出力した場合、出力制御部８０は、リレー要素４５の検出感度を低下させる。

例えば、リレー要素４５が過電流リレーであるとする。過電流リレーは、電流実効値（すなわち、演算値）が整定値よりも大きい場合（すなわち、整定値に従う動作検出範囲に入る場合）に動作し、電流実効値が整定値以下である場合（すなわち、整定値に従う動作検出範囲外である場合）に動作しない。この場合、出力制御部８０は、当該整定値を増大させることによりリレー要素４５の検出感度を低下させる。これにより、リレー要素４５は、通常時と比較して、より大きい電流実効値で動作することになるため、サージによって動作し難くなり、結果として、保護信号が外部へ出力されなくなる。

（３）上述した実施の形態では、保護リレー装置１００にサージが入力される場合に、不要なリレー動作を防止する構成について説明した。他の例として、系統事故が、例えば、1／２サイクル未満で自発的に終了するような短時間事故である場合（例えば、アーク電流遮断型ホーンが設置された送電線事故等の場合）にはリレー動作する必要はない。保護リレー装置１００によると、このような短時間事故の発生時にも不要なリレー動作出力を防止することができる。

（４）上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

以下、本開示の諸態様を付記としてまとめて記載する。

（付記１）
電力系統を保護するための保護リレー装置であって、前記電力系統における３相線路の電気量に基づいて、リレー演算を実行するリレー要素と、前記３相線路の各相電気量の不平衡を検出する不平衡検出部と、前記不平衡が検出された場合に第１の時間継続して第１信号を出力する第１信号出力部と、前記不平衡が検出されている時間が前記第１の時間よりも短い第２の時間以上である場合に、第２信号を出力する第２信号出力部と、前記第１信号が出力され、かつ前記第２信号が出力されない場合に、前記保護リレー装置へ入力されるサージを検出するサージ検出部と、前記サージが検出された場合、前記リレー要素による前記３相線路を保護するための保護信号が外部へ出力されないように規定の制御処理を実行する出力制御部とを備える、保護リレー装置。

（付記２）
前記規定の制御処理は、前記リレー要素による前記保護信号の出力をロックすることを含む、付記１に記載の保護リレー装置。

（付記３）
前記規定の制御処理は、前記リレー要素の検出感度を低下させることを含む、付記１に記載の保護リレー装置。

（付記４）
前記不平衡検出部は、前記３相線路の各相電流を加算した相電流加算値の瞬時値の絶対値が第１閾値よりも大きい場合に前記不平衡を検出する、付記１～付記３のいずれかに記載の保護リレー装置。

（付記５）
前記不平衡検出部は、前記３相線路の各相電圧を加算した相電圧加算値の瞬時値の絶対値が第２閾値よりも大きい場合に前記不平衡を検出する、付記１～付記３のいずれかに記載の保護リレー装置。

（付記６）
前記不平衡が検出されている時間が前記第１の時間よりも長い第３の時間以上である場合、前記出力制御部は、前記保護信号の出力をロックする、付記１～付記５のいずれかに記載の保護リレー装置。

（付記７）
前記不平衡検出部は、前記３相線路の各相電流を加算した相電流加算値の瞬時値の絶対値が正の閾値よりも大きい場合に前記不平衡を検出する第１検出部と、前記相電流加算値の瞬時値が前記正の閾値よりも大きい場合に前記不平衡を検出する第２検出部と、前記相電流加算値の瞬時値が負の閾値未満である場合に前記不平衡を検出する第３検出部とを含み、前記第１信号出力部は、前記第１検出部により前記不平衡が検出された場合に前記第１の時間継続して前記第１信号を出力し、前記第２検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合、または、前記第３検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合に、前記第２信号出力部は、前記第２信号を出力する、付記１～付記３のいずれかに記載の保護リレー装置。

（付記８）
前記不平衡検出部は、前記３相線路の各相電圧を加算した相電圧加算値の瞬時値の絶対値が正の閾値よりも大きい場合に前記不平衡を検出する第１検出部と、前記相電圧加算値の瞬時値が前記正の閾値よりも大きい場合に前記不平衡を検出する第２検出部と、前記相電圧加算値の瞬時値が負の閾値未満である場合に前記不平衡を検出する第３検出部とを含み、前記第１信号出力部は、前記第１検出部により前記不平衡が検出された場合に前記第１の時間継続して前記第１信号を出力し、前記第２検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合、または、前記第３検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合に、前記第２信号出力部は、前記第２信号を出力する、付記１～付記３のいずれかに記載の保護リレー装置。

２，２ａ～２ｃ 計器用変流器、４ 計器用変圧器、６ 遮断器、１０ アナログ入力回路、１５，１５ａ～１５ｄ 補助変成器、２０ 信号変換部、２１，２３ 入力回路、２６ マルチプレクサ、２７ Ａ／Ｄ変換器、３０ 演算処理部、３１ バス、３２ ＣＰＵ、３３ ＲＯＭ、３４ ＲＡＭ、３５ 補助記憶装置、３６ ＤＯ回路，３７ ＤＩ回路、３８ ディスプレイ、３９ 入力インターフェイス、４０ 通信インターフェイス、４５ リレー要素、５０ 不平衡検出部、５２ 加算部、５４ 第１検出部、５４Ａ 第２検出部、５４Ｂ 第３検出部、５６，７２，７２Ａ 復帰タイマ、５８，７１，７１Ａ，７１Ｂ 動作タイマ、６０ 第１信号出力部、７０，７０Ａ 第２信号出力部、７４ ＯＲ回路、７５ サージ検出部、８０ 出力制御部、８４ ＡＮＤ回路、８６ 異常警報部、１００，１００Ａ 保護リレー装置。

Claims (8)

1. 電力系統を保護するための保護リレー装置であって、
   前記電力系統における３相線路の電気量に基づいて、リレー演算を実行するリレー要素と、
   前記３相線路の各相電気量の不平衡を検出する不平衡検出部と、
   前記不平衡が検出された場合に第１の時間継続して第１信号を出力する第１信号出力部と、
   前記不平衡が検出されている時間が前記第１の時間よりも短い第２の時間以上である場合に、第２信号を出力する第２信号出力部と、
   前記第１信号が出力され、かつ前記第２信号が出力されない場合に、前記保護リレー装置へ入力されるサージを検出するサージ検出部と、
   前記サージが検出された場合、前記リレー要素による前記３相線路を保護するための保護信号が外部へ出力されないように規定の制御処理を実行する出力制御部とを備える、保護リレー装置。
2. 前記規定の制御処理は、前記リレー要素による前記保護信号の出力をロックすることを含む、請求項１に記載の保護リレー装置。
3. 前記規定の制御処理は、前記リレー要素の検出感度を低下させることを含む、請求項１に記載の保護リレー装置。
4. 前記不平衡検出部は、前記３相線路の各相電流を加算した相電流加算値の瞬時値の絶対値が第１閾値よりも大きい場合に前記不平衡を検出する、請求項１～請求項３のいずれか１項に記載の保護リレー装置。
5. 前記不平衡検出部は、前記３相線路の各相電圧を加算した相電圧加算値の瞬時値の絶対値が第２閾値よりも大きい場合に前記不平衡を検出する、請求項１～請求項３のいずれか１項に記載の保護リレー装置。
6. 前記不平衡が検出されている時間が前記第１の時間よりも長い第３の時間以上である場合、前記出力制御部は、前記保護信号の出力をロックする、請求項１～請求項３のいずれか１項に記載の保護リレー装置。
7. 前記不平衡検出部は、
   前記３相線路の各相電流を加算した相電流加算値の瞬時値の絶対値が正の閾値よりも大きい場合に前記不平衡を検出する第１検出部と、
   前記相電流加算値の瞬時値が前記正の閾値よりも大きい場合に前記不平衡を検出する第２検出部と、
   前記相電流加算値の瞬時値が負の閾値未満である場合に前記不平衡を検出する第３検出部とを含み、
   前記第１信号出力部は、前記第１検出部により前記不平衡が検出された場合に前記第１の時間継続して前記第１信号を出力し、
   前記第２検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合、または、前記第３検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合に、前記第２信号出力部は、前記第２信号を出力する、請求項１～請求項３のいずれか１項に記載の保護リレー装置。
8. 前記不平衡検出部は、
   前記３相線路の各相電圧を加算した相電圧加算値の瞬時値の絶対値が正の閾値よりも大きい場合に前記不平衡を検出する第１検出部と、
   前記相電圧加算値の瞬時値が前記正の閾値よりも大きい場合に前記不平衡を検出する第２検出部と、
   前記相電圧加算値の瞬時値が負の閾値未満である場合に前記不平衡を検出する第３検出部とを含み、
   前記第１信号出力部は、前記第１検出部により前記不平衡が検出された場合に前記第１の時間継続して前記第１信号を出力し、
   前記第２検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合、または、前記第３検出部により前記不平衡が検出されている時間が前記第２の時間以上である場合に、前記第２信号出力部は、前記第２信号を出力する、請求項１～請求項３のいずれか１項に記載の保護リレー装置。

Images