JP3788353B2 - 漏電遮断器及び位相制御装置用の地絡検出装置 - Google Patents
漏電遮断器及び位相制御装置用の地絡検出装置 Download PDFInfo
- Publication number
- JP3788353B2 JP3788353B2 JP2002015245A JP2002015245A JP3788353B2 JP 3788353 B2 JP3788353 B2 JP 3788353B2 JP 2002015245 A JP2002015245 A JP 2002015245A JP 2002015245 A JP2002015245 A JP 2002015245A JP 3788353 B2 JP3788353 B2 JP 3788353B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- positive
- negative
- latch circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Breakers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、漏電を検出したとき遮断接点をトリップさせる漏電遮断器及び電路の地絡を検出する位相制御装置用の地絡検出装置に関し、特に、負荷側にインバータ、サーボモータ等の位相を制御する機器が接続され位相制御回路部の絶縁劣化による地絡を検出するものに関する。
【０００２】
【従来の技術】
従来の地絡検出装置は例えば特許第２７７４３７７号に開示されている。図１１は従来の地絡検出装置を示すブロック図、図１２はそのタイミングチャートである。図において、１は交流電路、２はこの交流電路１に設置されたインバータ、３はインバータ２に接続された負荷、４は交流電路１に設置された遮断器、５は交流電路１を１次巻線とする零相変流器、６は電磁装置７と直列に接続されたサイリスタ、７は遮断器４を引き外すように設けられた電磁装置である。遮断器４、サイリスタ６及び電磁装置７は遮断手段を構成している。
【０００３】
８は零相変流器５の出力を入力として入力信号波形の正側の大きさが所定の判定レベル＋ＴＨ１以上のとき出力信号を出す正側レベル判別器、９は正側レベル判別器８の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器、１０は零相変流器５の出力を入力として入力信号波形の負側の大きさが所定の判定レベル−ＴＨ１以上のとき出力信号を出す負側レベル判別器、１１は負側レベル判別器１０の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器である。
【０００４】
１２は正側信号幅判別器９及び負側信号幅判別器１１の各々の出力信号を入力とするパルスカウント判別回路であり、正側信号ラッチ回路１２ａ、１２ｃ、負側信号ラッチ回路１２ｂ、１２ｄ及びＡＮＤ回路１２ｅから構成される。１３、１４は各々正側信号幅判別器９、負側信号幅判別器１１の入力側に設けられた時間幅設定用コンデンサである。
【０００５】
次に、図１２に示すタイミングチャートにしたがって一般の地絡検出動作について説明する。
図１２において、（ａ）は交流電路１の地絡成分信号、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図１２（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図１２（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図１２（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９は図１２（ｅ）に示すような信号（パルス信号）を出力し、パルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図１２（ｉ）に示すような出力を発生する。
【０００６】
また、同様に零相変流器５の出力が負側レベル判別器１０の判定レベル−ＴＨ１を図１２（ｂ）に示すように超えると負側レベル判別器１０内の定電流源出力回路（図示せず）が動作して、図１２（ｆ）に示すような出力を発生し、これによりコンデンサ１４を充電する。よってコンデンサ１４の端子電圧は図１２（ｇ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１４の端子電圧は負側信号幅判別器１１の判定レベルＴＨ２に達し、負側信号幅判別器１１は図１２（ｈ）に示すような信号（パルス信号）を出力し、パルス判別回路１２内の負側信号ラッチ回路１２ｂが動作して、図１２（ｋ）に示すような出力を発生する。
【０００７】
このようにして、零相変流器５からの正側信号および負側信号が各々２回検出され、正側信号ラッチ回路１２ｃの図１２（ｊ）に示すような出力と負側信号ラッチ回路１２ｄの図１２（ｌ）に示すような出力の論理積が成立した時点でＡＮＤ回路１２ｅの図１２（ｍ）に示すような出力にてサイリスタ６を作動させて電磁装置７を介して遮断器４を引き外して、交流電路１を遮断することができる。
【０００８】
【発明が解決しようとする課題】
ところで近年、負荷側にインバータを挿入して負荷制御を行う回路が増加してきており、このような回路に地絡検出装置が適用されることも多くなっている。次に、図１３に示すタイミングチャートにしたがってインバータの位相制御部の絶縁劣化により地絡電流が発生した場合の地絡検出動作について説明する。
インバータの位相制御部で絶縁劣化があった場合、図１３（ａ）に示すように地絡電流は位相制御波形となる。よって零相変流器５には図１３（ｂ）に示すような出力信号が発生する。図１３（ｂ）に示すように信号は正側のみ又は負側のみの信号となる。
【０００９】
正側の信号が正側レベル判別器８の判定レベル＋ＴＨ１を図１３（ｂ）に示すように超えると、正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図１３（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図１３（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図１３（ｅ）に示すような出力信号にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図１３（ｆ）に示すような出力を発生する。その後、同様にして、図１３（ｇ）に示すような信号を発生する。
【００１０】
しかしながら、負側の信号は図１３（ｂ）に示すような負側レベル判別器１０の判定レベル−ＴＨ１を超えないため動作しないことになる。したがって、インバータの位相制御部で絶縁劣化が発生しても地絡を検出できない。
このように、従来の地絡検出装置は、地絡電流の正側および負側信号の論理積を取り検出しているので、インバータの位相制御部で地絡が発生した場合、地絡を検出できないという問題があった。
【００１１】
この発明は、上述したような課題を解決するためになされたものであり、インバータ、サーボモータ等の位相制御部で地絡が発生した場合でも地絡検出を可能とする漏電遮断器及び位相制御装置用の地絡検出装置を得ることを目的としている。さらに、サージやノイズに対し不要な動作をしにくい漏電遮断器及び位相制御装置用の地絡検出装置を得ることを目的としている。
【００１２】
【課題を解決するための手段】
この発明に係る漏電遮断器は、交流電路に設置された遮断接点と、上記交流電路を１次巻線とする零相変流器と、上記遮断接点を引き外すように設けられた電磁装置と、上記電磁装置と直列に接続されその導通に応じて上記電磁装置を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備えたものである。
【００１３】
また、地絡検出手段は、零相変流器の出力を入力として入力信号の正側の大きさが所定の判定レベルを超えたとき出力信号を出す正側レベル判別器と、上記正側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器と、上記正側信号幅判別器からの信号がある場合に動作する第１の正側信号ラッチ回路と、上記第１の正側信号ラッチ回路に直列に接続され、上記第１の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号が無い場合に動作する第２の正側信号ラッチ回路と、上記第２の正側信号ラッチ回路に直列接続され、上記第２の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号がある場合に動作する第３の正側信号ラッチ回路と、上記零相変流器の出力を入力として入力信号の負側の大きさが所定の判定レベルを超えたとき出力信号を出す負側レベル判別器と、上記負側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器と、上記負側信号幅判別器からの信号がある場合に動作する第１の負側信号ラッチ回路と、上記第１の負側信号ラッチ回路に直列に接続され、上記第１の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号が無い場合に動作する第２の負側信号ラッチ回路と、上記第２の負側信号ラッチ回路に直列接続され、上記第２の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号がある場合に動作する第３の負側信号ラッチ回路と、上記第３の正側信号ラッチ回路又は上記第３の負側信号ラッチ回路が動作し、信号が出力されたとき、スイッチング素子のゲートへゲート信号を出力するＯＲ回路とを備えたものである。
【００１４】
また、交流電路に印加される商用周波の一周期に基づいて、第１の正側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の正側信号ラッチ回路を動作させなくする正側周期幅判別器と、交流電路に印加される商用周波の一周期に基づいて、第１の負側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の負側信号ラッチ回路を動作させなくする負側周期幅判別器とを備えたものである。
【００１５】
また、この発明に係る交流の位相を制御して負荷に電力を供給する位相制御装置用の地絡検出装置は、交流電路を１次巻線とする零相変流器と、警報を表示する警報表示部と、上記警報表示部と直列に接続され、その導通に応じて上記警報表示部を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備え、特にこの地絡検出手段は請求項１で述べた地絡検出手段と同等に構成されたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
以下この発明の実施の形態１について説明する。
図１はこの発明の実施の形態１の漏電遮断器を示すブロック図であり、その負荷側にインバータを介して負荷が接続されている。図２は図１の漏電遮断器が一般の漏電を検出する際のタイミングチャート、図３は図１の漏電遮断器がインバータの位相制御部の漏電を検出する際のタイミングチャートである。
図１において、１００は漏電遮断器であり、漏電検出回路１０２により漏電（地絡）を検出したとき開閉機構１８により遮断接点１９を開離させ電路１を遮断する。１は交流電路、２は漏電遮断器１００を介して交流電路１に接続されたインバータ、３はインバータ２に接続された負荷、５は交流電路１に接続された漏電遮断器１００の主導体を１次巻線とする零相変流器である。
【００１７】
８は零相変流器５の出力を入力として入力信号波形の正側の大きさが所定の判定レベル＋ＴＨ１以上のとき出力信号を出す正側レベル判別器、９は正側レベル判別器８の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器、１０は零相変流器５の出力を入力として入力信号波形の負側の大きさが所定の判定レベル−ＴＨ１以上のとき出力信号を出す負側レベル判別器、１１は負側レベル判別器１０の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器、１２は正側信号幅判別器９および負側信号幅判別器１１の各々の出力信号（パルス出力信号）を入力とするパルスカウント判別回路である。
【００１８】
１３、１４は各々正側信号幅判別器９、負側信号幅判別器１１の入力側に設けられた時間幅設定用コンデンサである。パルスカウント判別回路１２は正側信号ラッチ回路１２ａ、１２ｃ、正側信号幅判別器９の出力を反転する反転器１２ｈ、反転器１２ｈの出力により動作する正側信号ラッチ回路１２ｆ、負側信号ラッチ回路１２ｂ、１２ｄ、負側信号幅判別器１１の出力を反転する反転器１２ｉ、反転器１２ｉの出力により動作する負側信号ラッチ回路１２ｇ、及びＯＲ回路１２ｅから構成される。
【００１９】
１６は電磁装置１７に直列に接続されかつゲートがＯＲ回路１２ｅの出力端に接続されたスイッチング素子例えばサイリスタ、１７はサイリスタ１６の導通に応じて開閉機構１８のラッチを引き外す電磁装置、１８は周知のトグルリンク機構により遮断接点１９を開閉する開閉機構、１９は開閉機構１８に開閉される遮断接点である。
【００２０】
次に、図２に示すタイミングチャートにしたがって一般の地絡（漏電）検出動作について説明する。
図２において、（ａ）は交流電路１の地絡成分信号、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図２（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図２（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図２（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図２（ｅ）に示すような出力信号にてパルス判別回路１２内の正側信号ラッチ回路（第１の正側信号ラッチ回路）１２ａが動作して、図２（ｆ）に示すような出力を発生する。
【００２１】
正側信号ラッチ回路１２ａが動作した後、正側信号幅判別器９の判定レベルＴＨ２を下回ると反転器１２ｈの出力により正側信号ラッチ回路（第２の正側信号ラッチ回路）１２ｆが動作して、図２（ｇ）に示すような出力を発生する。再び漏電（地絡）が検出されると正側信号ラッチ回路（第３の正側信号ラッチ回路）１２ｃが動作して、図２（ｈ）に示すような出力を発生する。即ち、零相変流器５からの正側信号が２回検出されると、正側信号ラッチ回路１２ｃの図２（ｈ）に示すような出力があり、その出力によりＯＲ回路１２ｅの図２（ｉ）に示すような出力にてサイリスタ１６を作動させて電磁装置１７、開閉機構１８を介して遮断接点１９を開離させ、電流を遮断することができる。
【００２２】
また、同様に零相変流器５の出力が負側レベル判別器１０の判定レベル−ＴＨ１を図２（ｂ）に示すように超えると負側レベル判別器１０内の定電流源出力回路（図示せず）が動作して、図２（ｊ）に示すような出力を発生し、これによりコンデンサ１４を充電する。よってコンデンサ１４の端子電圧は図２（ｋ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１４の端子電圧は負側信号幅判別器１１の判定レベルＴＨ２に達し、負側信号幅判別器１１の図２（ｌ）に示すような出力信号にてパルス判別回路１２内の負側信号ラッチ回路（第１の負側信号ラッチ回路）１２ｂが動作して、図２（ｍ）に示すような出力を発生する。
【００２３】
負側信号ラッチ回路１２ｂが動作した後、上記負側信号幅判別器１１の判定レベルＴＨ２を下回ると反転器１２ｉの出力により負側信号ラッチ回路（第２の負側信号ラッチ回路）１２ｇが動作して、図２（ｎ）に示すような出力を発生する。再び漏電（地絡）が検出されると負側信号ラッチ回路（第３の負側信号ラッチ回路）１２ｄが動作して、図２（ｏ）に示すような出力を発生する。即ち、零相変流器５からの負側信号が２回検出され、その間に検出されない状態がある場合、負側信号ラッチ回路１２ｄ出力がありその出力によりＯＲ回路１２ｅの出力にてサイリスタ１６を作動させて電磁装置１７、開閉機構１８を介して遮断接点１９を開離させ、電流を遮断することができる。
【００２４】
正側の判定レベル＋ＴＨ１と負側の判定レベル−ＴＨ１の絶対値は、漏電遮断器１００を使用する条件によって、適宜決めればよく、図２に示すように、正側の判定レベル＋ＴＨ１と負側の判定レベル−ＴＨ１の絶対値を必ずしも同じとする必要はない。
【００２５】
次に、図３に示すタイミングチャートにしたがってインバータ位相制御部の絶縁劣化による漏電（地絡）検出動作について説明する。
インバータ２の位相制御部で絶縁劣化があった場合、図３（ａ）に示すような漏電（地絡）電流は位相制御波形となる。よって零相変流器５には図３（ｂ）に示すような正側のみの信号が発生する。図３では正側のみの例について説明したが、負側のみの場合もある。以下、正側のみの例について説明する（後述の実施の形態も同様に正側のみの例について説明する）。
【００２６】
正側の信号は正側レベル判別器８の判定レベル＋ＴＨ１を図３（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図３（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図３（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図２（ｅ）に示すような出力信号にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図３（ｆ）に示すような出力を発生する。
【００２７】
ついで、上述と同様に、正側の信号が判定レベルＴＨ１を下回りラッチ回路１２ｆが動作した後（図３には図示しない）、再度正側の信号が発生すると上述と同様に正側信号幅判別器９の図３（ｅ）に示すような出力信号が発生し、パルス判別回路１２内の正側信号ラッチ回路１２ｃが動作して、図３（ｇ）に示すような出力を発生する。その出力によりＯＲ回路１２ｅの図３（ｈ）に示すような出力にてサイリスタ１６を作動させて電磁装置１７、開閉機構１８を介して遮断接点１９を開離させ、電流を遮断することができる。
したがって、インバータ２の位相制御部で絶縁劣化が発生した場合においても漏電（地絡）検出が可能となる。
【００２８】
以上のように構成したので、一般の漏電及びインバータ２の位相制御部で絶縁劣化が発生した漏電の場合にも、漏電を検出することができる。また、２回の正側信号幅判別器９又は負側信号幅判別器１１からの出力により、漏電を検出するので、誤検出による誤遮断動作を抑制できる。また、パルス判別回路１２は、１つのＯＲ回路１２ｅと、正側、負側各々３つのラッチ回路１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｆ、１２ｇと、１つの反転回路１２ｈ、１２ｉで構成するのでＩＣ化する際にチップ面積を小さくできる。
【００２９】
実施の形態２．
以下この発明の実施の形態２について説明する。
図４はこの発明の実施の形態２に係る漏電遮断器のパルス判別回路のブロック図である。図５は実施の形態２の漏電遮断器がインバータの位相制御部の漏電を検出する際のタイミングチャートである。図４において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、パルス判別回路１２以外の漏電遮断器１００の構成は図１と同一である。
【００３０】
図４において、１２ｋは正側信号ラッチ回路１２ａが出力後、商用周波数の周期時間を経過するまで正側信号ラッチ回路１２ｆから正側信号ラッチ回路１２ｃへの入力を禁止する正側周期幅判別器、１２ｎは負側信号ラッチ回路１２ｂが出力後、商用周波数の周期時間を経過するまで負側信号ラッチ回路１２ｇから負側信号ラッチ回路１２ｄへの入力を禁止する負側周期幅判別器である。１２ｊ、１２ｍは各々正側周期幅判別器１２ｋ、負側周期幅判別器１２ｎに設けられた商用周波数の周期の時間幅設定用コンデンサである。１２ｌ、１２ｏはＡＮＤ回路である。
【００３１】
次に、図５に示すタイミングチャートにしたがって漏電（地絡）検出動作について説明する。
図５において（ａ）は交流電路１の漏電（地絡）成分信号を、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図５（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図５（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図５（ｄ）に示すように上昇する。
【００３２】
所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図５（ｅ）に示すような出力信号（パルス信号）にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図５（ｇ）に示すような出力を発生する。
正側信号ラッチ回路１２ａが動作すると図５（ｇ）に示すような出力を発生し、これにより正側周期幅判別器１２ｋ内の定電流源出力回路（図示せず）が動作して、コンデンサ１２ｊを充電する。よってコンデンサ１２ｊの端子電圧は図５（ｆ）に示すように上昇する。
【００３３】
正側信号ラッチ回路１２ａが動作した後、上記正側信号幅判別器９の判定レベルＴＨ２を下回ると反転器１２ｈの出力により正側信号ラッチ回路１２ｆが動作して、図５（ｈ）に示すような出力を発生する。
コンデンサ１２ｊが正側周期幅判別器１２ｋのしきい値ＴＨ３に達する前に、図５（ｄ）に示すように再び正側信号幅判別器９の信号が発生した場合、ＡＮＤ回路１２ｌから出力がないため、正側信号ラッチ回路１２ｃは動作しない。
一方、コンデンサ１２ｊが正側周期幅判別器１２ｋのしきい値ＴＨ３に達した後、再び正側信号幅判別器９の信号が発生した場合、ＡＮＤ回路１２ｌから出力があるため、正側信号ラッチ回路１２ｃは動作する。
【００３４】
したがって、コンデンサ１２ｊで設定される時間を商用周波数の周期に設定することで、商用周波数の発生周期とは異なるサージ、ノイズなどでの不要動作を防止できる。
【００３５】
実施の形態３．
以下この発明の実施の形態３について説明する。
図６はこの発明の実施の形態３に係る漏電遮断器のパルス判別回路のブロック図である。図７は実施の形態３の漏電遮断器がインバータの位相制御部の漏電を検出する際のタイミングチャートである。図６において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、パルス判別回路１２以外の漏電遮断器１００の構成は図１と同一である。
【００３６】
図６において、１２ｑは所定の時間Ｔｆ（図７）は正側信号ラッチ回路１２ｆへの入力を禁止する正側周期幅判別器であり、正側信号幅判別器９からの出力信号（パルス信号）が無い所定の時間Ｔｆ（図７）を設定し、正側信号ラッチ回路１２aが出力後所定の時間Ｔｆ（図７）経過までは信号を出力しないように構成されている。１２ｓは所定の時間Ｔｆ（図７）は負側信号ラッチ回路１２ｇへの入力を禁止する負側周期幅判別器であり、負側信号幅判別器１１からの出力信号（パルス信号）が無い所定の時間Ｔｆ（図７）を設定し、正側信号ラッチ回路１２ｂが出力後所定の時間Ｔｆ（図７）経過までは信号を出力しないように構成されている。
１２ｐ、１２ｒは各々正側周期幅判別器１２ｑ、負側周期幅判別器１２ｓの所定の時間を設定する時間幅設定用コンデンサであり、所定の時間は商用周波数の周期よりも少し短い時間を設定する。
【００３７】
次に、図７に示すタイミングチャートにしたがって漏電（地絡）検出動作について説明する。
図７において、（ａ）は交流電路１の漏電（地絡）成分信号を、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図７（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図７（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図７（ｄ）に示すように上昇する。
【００３８】
所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図７（ｅ）に示すような出力信号（パルス信号）にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図７（ｇ）に示すような出力を発生する。正側信号ラッチ回路１２ａが動作した後、上記正側信号幅判別器９の判定レベルＴＨ２を下回ると反転器１２ｈの出力により正側周期判別器１２ｑ内の定電流源出力回路（図示せず）が動作して、コンデンサ１２ｐを充電する。よってコンデンサ１２ｐの端子電圧は図７（ｆ）に示すように上昇する。
【００３９】
図７（ｅ）に示すように、所定の時間Ｔｆを経過する前に、２回目のパルスが出力されているので、この２回目のパルスを入力しても、正側周期幅判別器１２ｑからの出力がなく、正側信号ラッチ回路１２ｆからの出力がないので、正側信号ラッチ回路１２ｃは動作しない。
一方、コンデンサ１２ｐが正側周期幅判別器１２ｑのしきい値ＴＨ３に達した場合、正側周期幅判別器１２ｑからの出力があり、正側信号ラッチ回路１２ｆからの出力があるので、正側信号ラッチ回路１２ｃは動作（ラッチ）する。
【００４０】
したがって、信号が無い時間が所定の時間Ｔｆ継続した場合に漏電検出の動作が行われることになる。コンデンサ１２ｐで設定される時間を商用周波数の周期より少し短い時間に設定することでサージ、ノイズなどでの不要動作を防止できる。
【００４１】
実施の形態４．
以下この発明の実施の形態４について説明する。実施の形態１〜３では漏電遮断器について説明したが、実施の形態４ではインバータ用の地絡検出装置について説明する。
図８はこの発明の実施の形態４に係るインバータ用の地絡検出装置のブロック図である。図８において、図１と同一の符号を付したものは、同一またはこれに相当するものである。図８において、２００はインバータ用の地絡検出装置であり、地絡検出回路２０２により地絡を検出したとき警報表示部３０により地絡警報を表示する。地絡検出回路２０２による地絡検出の動作は実施の形態１の漏電（地絡）検出回路１０２による漏電（地絡）検出の動作と同様であるのでその説明を省略する。また、インバータ用の地絡検出装置２００はインバータ２と別体の例を説明したが、インバータ２に一体に組み込まれていても良い。
【００４２】
実施の形態５．
以下この発明の実施の形態５について説明する。実施の形態１〜４では、漏電（地絡）を検出する手段として、アナログ回路に構成する場合について説明したが、実施の形態５では、インバータ用の地絡検出装置を例にＩＣを用いた演算回路による場合を説明する。
図９はこの発明の実施の形態５に係るインバータ用の地絡検出装置のブロック図、図１０は図９のインバータ用の地絡検出装置の動作を説明するフローチャートである。図９において、図１、図８と同一の符号を付したものは、同一またはこれに相当するものである。
【００４３】
図９において、６Ａは零相変流器５の出力をディジタル信号に変換し地絡演算部２０４に出力するＡ／Ｄ変換部、２０４はＭＰＵ（マルチプロセッサユニット）を含むＩＣにより構成され、地絡を演算するプログラムを実行する地絡演算部である。８Ａは正側の入力信号が所定の判定レベル＋ＴＨ１以上となったか否かを判別する正側レベル判別部、９Ａは正側レベル判別部８Ａの判別結果（所定の時間を超え＋ＴＨ１となった）に応じて正側信号幅を判別する正側信号幅判別部、１２Ａは正側信号判別部９Ａの判別結果（正側信号が２回以上所定時間を超え＋ＴＨ１となった）に応じて正側の地絡を判別する正側地絡判別部、１０Ａは負側の入力信号が所定の判定レベル−ＴＨ１以上となったか否かを判別する負側レベル判別部、１１Ａは負側レベル判別部１０Ａの判別結果に応じて負側信号幅を判別する負側信号幅判別部、１３Ａは負側信号判別部１１Ａの判別結果に応じて負側の地絡を判別する負側地絡判別部である。
【００４４】
次に図１０に示すフローチャートにしたがって地絡検出の動作を説明する。
地絡演算部２０４は初期設定として、正側及び負側の地絡を判別する変数ｋ＝０、ｎ＝０を設定する（Ｓ１）。
正側の入力信号が所定の判定レベル＋ＴＨ１以上となったか否かを判別し（Ｓ８Ａ）、その時間が所定の時間継続するか否かを判別し（Ｓ９Ａ）、所定の時間継続したときはｋ＝ｋ＋１とし（Ｓ２）、そのときｋ＝２であるか否かを判別する（Ｓ１２Ａ）。Ｓ８Ａで所定の判定レベルが検出されないときはＳ１０Ａに移行する。Ｓ９Ａで所定の時間継続しないとき、及びＳ１２Ａでｋ＝２とならないときは、Ｓ８Ａに移行する。
【００４５】
次いで、負側の入力信号が所定の判定レベル−ＴＨ１以上となったか否かを判別し（Ｓ１０Ａ）、その時間が所定の時間継続するか否かを判別し（Ｓ１１Ａ）、所定の時間継続したときはｎ＝ｎ＋１とし（Ｓ３）、そのときｎ＝２であるか否かを判別する（Ｓ１３Ａ）。Ｓ１０Ａで所定の判定レベルが検出されないとき、Ｓ１１Ａで所定の時間継続しないとき、及びＳ１３Ａでｎ＝２とならないときは、Ｓ８Ａに移行する。
他方、Ｓ１２Ａでｋ＝２又はＳ１３Ａでｎ＝２となったときは、正側地絡判別部１２Ａ又は負側地絡判別部１３Ａは、サイリスタ１６のゲート端子にゲート信号を出力する（Ｓ１６）。
【００４６】
以上のように、地絡検出回路２０４をＩＣにより構成しても、アナログ回路特有の効果を除き実施の形態１〜４と同様の効果を奏する。また、Ａ／Ｄ変換部６Ａを地絡演算部２０４に組み込みモノシリックＩＣ化できることは言うまでもない。
【００４７】
【発明の効果】
この発明に係る漏電遮断器は、交流電路に設置された遮断接点と、上記交流電路を１次巻線とする零相変流器と、上記遮断接点を引き外すように設けられた電磁装置と、上記電磁装置と直列に接続されその導通に応じて上記電磁装置を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備えたので、インバータ、サーボモータ等の位相制御部で地絡が発生した場合でも漏電検出が可能である。
【００４８】
また、地絡検出手段は、零相変流器の出力を入力として入力信号の正側の大きさが所定の判定レベルを超えたとき出力信号を出す正側レベル判別器と、上記正側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器と、上記正側信号幅判別器からの信号がある場合に動作する第１の正側信号ラッチ回路と、上記第１の正側信号ラッチ回路に直列に接続され、上記第１の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号が無い場合に動作する第２の正側信号ラッチ回路と、上記第２の正側信号ラッチ回路に直列接続され、上記第２の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号がある場合に動作する第３の正側信号ラッチ回路と、上記零相変流器の出力を入力として入力信号の負側の大きさが所定の判定レベルを超えたとき出力信号を出す負側レベル判別器と、上記負側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器と、上記負側信号幅判別器からの信号がある場合に動作する第１の負側信号ラッチ回路と、上記第１の負側信号ラッチ回路に直列に接続され、上記第１の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号が無い場合に動作する第２の負側信号ラッチ回路と、上記第２の負側信号ラッチ回路に直列接続され、上記第２の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号がある場合に動作する第３の負側信号ラッチ回路と、上記第３の正側信号ラッチ回路又は上記第３の負側信号ラッチ回路が動作し、信号が出力されたとき、スイッチング素子のゲートへゲート信号を出力するＯＲ回路とを備えたので、ＩＣ化する際にチップ面積を小さくできる。
【００４９】
また、交流電路に印加される商用周波の一周期に基づいて、第１の正側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の正側信号ラッチ回路を動作させなくする正側周期幅判別器と、交流電路に印加される商用周波の一周期に基づいて、第１の負側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の負側信号ラッチ回路を動作させなくする負側周期幅判別器とを備えたので、サージやノイズに対し不要な動作をしにくい漏電遮断器を得ることができる。
【００５０】
また、この発明に係る交流の位相を制御して負荷に電力を供給する位相制御装置用の地絡検出装置は、交流電路を１次巻線とする零相変流器と、警報を表示する警報表示部と、上記警報表示部と直列に接続され、その導通に応じて上記警報表示部を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備え、特にこの地絡検出手段は請求項１で述べた地絡検出手段と同等に構成したので、インバータ、サーボモータ等の位相制御部で地絡が発生した場合でも地絡検出が可能である。
【図面の簡単な説明】
【図１】 実施の形態１の地絡検出装置を説明するための図である。
【図２】 実施の形態１の動作を説明するためのタイムチャートである。
【図３】 実施の形態１の動作を説明するためのタイムチャートである。
【図４】 実施の形態２の地絡検出装置を説明するための図である。
【図５】 実施の形態２の動作を説明するためのタイムチャートである。
【図６】 実施の形態３の地絡検出装置を説明するための図である。
【図７】 実施の形態３の動作を説明するためのタイムチャートである。
【図８】 実施の形態４に係るインバータ用の地絡検出装置のブロック図である。
【図９】 実施の形態５に係るインバータ用の地絡検出装置のブロック図である。
【図１０】 実施の形態５のインバータ用の地絡検出装置の動作を説明するフローチャートである。
【図１１】 従来の地絡検出装置を説明するための図である。
【図１２】 従来の動作を説明するためのタイムチャートである。
【図１３】 従来の動作を説明するためのタイムチャートである。
【符号の説明】
１ 交流電路、 ２ インバータ、 ３ 負荷、 ５ 零相変流器、６Ａ Ａ／Ｄ変換部、 ８ 正側レベル判別器、 ８Ａ 正側レベル判別部、 ９ 正側信号幅判別器、 ９Ａ 正側信号幅判別部、 １０ 負側レベル判別器、 １０Ａ 負側レベル判別部、 １１ 負側信号幅判別器、 １１Ａ 負側信号判別部、 １２ パルスカウント判別回路、 １２Ａ 正側地絡判別部、 １２ａ〜１２ｆ ラッチ回路、 １２ｅ ＯＲ回路
１２ｈ、１２ｉ 反転器、 １２ｋ 正側周期幅判別器、 １２ｎ 負側周期幅判別器、 １２ｊ、１２ｍ コンデンサ、 １２ｑ 正側周期幅判別器、 １２ｓ 負側周期幅判別器、 １２ｐ、１２ｒ コンデンサ、 １３ 正側時間幅設定用コンデンサ、 １３Ａ 負側地絡判別部、 １４ 負側時間幅設定用コンデンサ、 １６ サイリスタ、 １７ 電磁装置、 １８ 開閉機構、 １９ 遮断接点、 ３０ 警報表示部、 １００ 漏電遮断器、 １０２ 漏電検出回路、 ２００ インバータ用の地絡検出装置、 ２０２ 地絡検出回路、 ２０４ 地絡演算部
【発明の属する技術分野】
この発明は、漏電を検出したとき遮断接点をトリップさせる漏電遮断器及び電路の地絡を検出する位相制御装置用の地絡検出装置に関し、特に、負荷側にインバータ、サーボモータ等の位相を制御する機器が接続され位相制御回路部の絶縁劣化による地絡を検出するものに関する。
【０００２】
【従来の技術】
従来の地絡検出装置は例えば特許第２７７４３７７号に開示されている。図１１は従来の地絡検出装置を示すブロック図、図１２はそのタイミングチャートである。図において、１は交流電路、２はこの交流電路１に設置されたインバータ、３はインバータ２に接続された負荷、４は交流電路１に設置された遮断器、５は交流電路１を１次巻線とする零相変流器、６は電磁装置７と直列に接続されたサイリスタ、７は遮断器４を引き外すように設けられた電磁装置である。遮断器４、サイリスタ６及び電磁装置７は遮断手段を構成している。
【０００３】
８は零相変流器５の出力を入力として入力信号波形の正側の大きさが所定の判定レベル＋ＴＨ１以上のとき出力信号を出す正側レベル判別器、９は正側レベル判別器８の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器、１０は零相変流器５の出力を入力として入力信号波形の負側の大きさが所定の判定レベル−ＴＨ１以上のとき出力信号を出す負側レベル判別器、１１は負側レベル判別器１０の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器である。
【０００４】
１２は正側信号幅判別器９及び負側信号幅判別器１１の各々の出力信号を入力とするパルスカウント判別回路であり、正側信号ラッチ回路１２ａ、１２ｃ、負側信号ラッチ回路１２ｂ、１２ｄ及びＡＮＤ回路１２ｅから構成される。１３、１４は各々正側信号幅判別器９、負側信号幅判別器１１の入力側に設けられた時間幅設定用コンデンサである。
【０００５】
次に、図１２に示すタイミングチャートにしたがって一般の地絡検出動作について説明する。
図１２において、（ａ）は交流電路１の地絡成分信号、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図１２（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図１２（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図１２（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９は図１２（ｅ）に示すような信号（パルス信号）を出力し、パルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図１２（ｉ）に示すような出力を発生する。
【０００６】
また、同様に零相変流器５の出力が負側レベル判別器１０の判定レベル−ＴＨ１を図１２（ｂ）に示すように超えると負側レベル判別器１０内の定電流源出力回路（図示せず）が動作して、図１２（ｆ）に示すような出力を発生し、これによりコンデンサ１４を充電する。よってコンデンサ１４の端子電圧は図１２（ｇ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１４の端子電圧は負側信号幅判別器１１の判定レベルＴＨ２に達し、負側信号幅判別器１１は図１２（ｈ）に示すような信号（パルス信号）を出力し、パルス判別回路１２内の負側信号ラッチ回路１２ｂが動作して、図１２（ｋ）に示すような出力を発生する。
【０００７】
このようにして、零相変流器５からの正側信号および負側信号が各々２回検出され、正側信号ラッチ回路１２ｃの図１２（ｊ）に示すような出力と負側信号ラッチ回路１２ｄの図１２（ｌ）に示すような出力の論理積が成立した時点でＡＮＤ回路１２ｅの図１２（ｍ）に示すような出力にてサイリスタ６を作動させて電磁装置７を介して遮断器４を引き外して、交流電路１を遮断することができる。
【０００８】
【発明が解決しようとする課題】
ところで近年、負荷側にインバータを挿入して負荷制御を行う回路が増加してきており、このような回路に地絡検出装置が適用されることも多くなっている。次に、図１３に示すタイミングチャートにしたがってインバータの位相制御部の絶縁劣化により地絡電流が発生した場合の地絡検出動作について説明する。
インバータの位相制御部で絶縁劣化があった場合、図１３（ａ）に示すように地絡電流は位相制御波形となる。よって零相変流器５には図１３（ｂ）に示すような出力信号が発生する。図１３（ｂ）に示すように信号は正側のみ又は負側のみの信号となる。
【０００９】
正側の信号が正側レベル判別器８の判定レベル＋ＴＨ１を図１３（ｂ）に示すように超えると、正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図１３（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図１３（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図１３（ｅ）に示すような出力信号にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図１３（ｆ）に示すような出力を発生する。その後、同様にして、図１３（ｇ）に示すような信号を発生する。
【００１０】
しかしながら、負側の信号は図１３（ｂ）に示すような負側レベル判別器１０の判定レベル−ＴＨ１を超えないため動作しないことになる。したがって、インバータの位相制御部で絶縁劣化が発生しても地絡を検出できない。
このように、従来の地絡検出装置は、地絡電流の正側および負側信号の論理積を取り検出しているので、インバータの位相制御部で地絡が発生した場合、地絡を検出できないという問題があった。
【００１１】
この発明は、上述したような課題を解決するためになされたものであり、インバータ、サーボモータ等の位相制御部で地絡が発生した場合でも地絡検出を可能とする漏電遮断器及び位相制御装置用の地絡検出装置を得ることを目的としている。さらに、サージやノイズに対し不要な動作をしにくい漏電遮断器及び位相制御装置用の地絡検出装置を得ることを目的としている。
【００１２】
【課題を解決するための手段】
この発明に係る漏電遮断器は、交流電路に設置された遮断接点と、上記交流電路を１次巻線とする零相変流器と、上記遮断接点を引き外すように設けられた電磁装置と、上記電磁装置と直列に接続されその導通に応じて上記電磁装置を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備えたものである。
【００１３】
また、地絡検出手段は、零相変流器の出力を入力として入力信号の正側の大きさが所定の判定レベルを超えたとき出力信号を出す正側レベル判別器と、上記正側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器と、上記正側信号幅判別器からの信号がある場合に動作する第１の正側信号ラッチ回路と、上記第１の正側信号ラッチ回路に直列に接続され、上記第１の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号が無い場合に動作する第２の正側信号ラッチ回路と、上記第２の正側信号ラッチ回路に直列接続され、上記第２の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号がある場合に動作する第３の正側信号ラッチ回路と、上記零相変流器の出力を入力として入力信号の負側の大きさが所定の判定レベルを超えたとき出力信号を出す負側レベル判別器と、上記負側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器と、上記負側信号幅判別器からの信号がある場合に動作する第１の負側信号ラッチ回路と、上記第１の負側信号ラッチ回路に直列に接続され、上記第１の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号が無い場合に動作する第２の負側信号ラッチ回路と、上記第２の負側信号ラッチ回路に直列接続され、上記第２の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号がある場合に動作する第３の負側信号ラッチ回路と、上記第３の正側信号ラッチ回路又は上記第３の負側信号ラッチ回路が動作し、信号が出力されたとき、スイッチング素子のゲートへゲート信号を出力するＯＲ回路とを備えたものである。
【００１４】
また、交流電路に印加される商用周波の一周期に基づいて、第１の正側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の正側信号ラッチ回路を動作させなくする正側周期幅判別器と、交流電路に印加される商用周波の一周期に基づいて、第１の負側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の負側信号ラッチ回路を動作させなくする負側周期幅判別器とを備えたものである。
【００１５】
また、この発明に係る交流の位相を制御して負荷に電力を供給する位相制御装置用の地絡検出装置は、交流電路を１次巻線とする零相変流器と、警報を表示する警報表示部と、上記警報表示部と直列に接続され、その導通に応じて上記警報表示部を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備え、特にこの地絡検出手段は請求項１で述べた地絡検出手段と同等に構成されたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
以下この発明の実施の形態１について説明する。
図１はこの発明の実施の形態１の漏電遮断器を示すブロック図であり、その負荷側にインバータを介して負荷が接続されている。図２は図１の漏電遮断器が一般の漏電を検出する際のタイミングチャート、図３は図１の漏電遮断器がインバータの位相制御部の漏電を検出する際のタイミングチャートである。
図１において、１００は漏電遮断器であり、漏電検出回路１０２により漏電（地絡）を検出したとき開閉機構１８により遮断接点１９を開離させ電路１を遮断する。１は交流電路、２は漏電遮断器１００を介して交流電路１に接続されたインバータ、３はインバータ２に接続された負荷、５は交流電路１に接続された漏電遮断器１００の主導体を１次巻線とする零相変流器である。
【００１７】
８は零相変流器５の出力を入力として入力信号波形の正側の大きさが所定の判定レベル＋ＴＨ１以上のとき出力信号を出す正側レベル判別器、９は正側レベル判別器８の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器、１０は零相変流器５の出力を入力として入力信号波形の負側の大きさが所定の判定レベル−ＴＨ１以上のとき出力信号を出す負側レベル判別器、１１は負側レベル判別器１０の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器、１２は正側信号幅判別器９および負側信号幅判別器１１の各々の出力信号（パルス出力信号）を入力とするパルスカウント判別回路である。
【００１８】
１３、１４は各々正側信号幅判別器９、負側信号幅判別器１１の入力側に設けられた時間幅設定用コンデンサである。パルスカウント判別回路１２は正側信号ラッチ回路１２ａ、１２ｃ、正側信号幅判別器９の出力を反転する反転器１２ｈ、反転器１２ｈの出力により動作する正側信号ラッチ回路１２ｆ、負側信号ラッチ回路１２ｂ、１２ｄ、負側信号幅判別器１１の出力を反転する反転器１２ｉ、反転器１２ｉの出力により動作する負側信号ラッチ回路１２ｇ、及びＯＲ回路１２ｅから構成される。
【００１９】
１６は電磁装置１７に直列に接続されかつゲートがＯＲ回路１２ｅの出力端に接続されたスイッチング素子例えばサイリスタ、１７はサイリスタ１６の導通に応じて開閉機構１８のラッチを引き外す電磁装置、１８は周知のトグルリンク機構により遮断接点１９を開閉する開閉機構、１９は開閉機構１８に開閉される遮断接点である。
【００２０】
次に、図２に示すタイミングチャートにしたがって一般の地絡（漏電）検出動作について説明する。
図２において、（ａ）は交流電路１の地絡成分信号、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図２（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図２（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図２（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図２（ｅ）に示すような出力信号にてパルス判別回路１２内の正側信号ラッチ回路（第１の正側信号ラッチ回路）１２ａが動作して、図２（ｆ）に示すような出力を発生する。
【００２１】
正側信号ラッチ回路１２ａが動作した後、正側信号幅判別器９の判定レベルＴＨ２を下回ると反転器１２ｈの出力により正側信号ラッチ回路（第２の正側信号ラッチ回路）１２ｆが動作して、図２（ｇ）に示すような出力を発生する。再び漏電（地絡）が検出されると正側信号ラッチ回路（第３の正側信号ラッチ回路）１２ｃが動作して、図２（ｈ）に示すような出力を発生する。即ち、零相変流器５からの正側信号が２回検出されると、正側信号ラッチ回路１２ｃの図２（ｈ）に示すような出力があり、その出力によりＯＲ回路１２ｅの図２（ｉ）に示すような出力にてサイリスタ１６を作動させて電磁装置１７、開閉機構１８を介して遮断接点１９を開離させ、電流を遮断することができる。
【００２２】
また、同様に零相変流器５の出力が負側レベル判別器１０の判定レベル−ＴＨ１を図２（ｂ）に示すように超えると負側レベル判別器１０内の定電流源出力回路（図示せず）が動作して、図２（ｊ）に示すような出力を発生し、これによりコンデンサ１４を充電する。よってコンデンサ１４の端子電圧は図２（ｋ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１４の端子電圧は負側信号幅判別器１１の判定レベルＴＨ２に達し、負側信号幅判別器１１の図２（ｌ）に示すような出力信号にてパルス判別回路１２内の負側信号ラッチ回路（第１の負側信号ラッチ回路）１２ｂが動作して、図２（ｍ）に示すような出力を発生する。
【００２３】
負側信号ラッチ回路１２ｂが動作した後、上記負側信号幅判別器１１の判定レベルＴＨ２を下回ると反転器１２ｉの出力により負側信号ラッチ回路（第２の負側信号ラッチ回路）１２ｇが動作して、図２（ｎ）に示すような出力を発生する。再び漏電（地絡）が検出されると負側信号ラッチ回路（第３の負側信号ラッチ回路）１２ｄが動作して、図２（ｏ）に示すような出力を発生する。即ち、零相変流器５からの負側信号が２回検出され、その間に検出されない状態がある場合、負側信号ラッチ回路１２ｄ出力がありその出力によりＯＲ回路１２ｅの出力にてサイリスタ１６を作動させて電磁装置１７、開閉機構１８を介して遮断接点１９を開離させ、電流を遮断することができる。
【００２４】
正側の判定レベル＋ＴＨ１と負側の判定レベル−ＴＨ１の絶対値は、漏電遮断器１００を使用する条件によって、適宜決めればよく、図２に示すように、正側の判定レベル＋ＴＨ１と負側の判定レベル−ＴＨ１の絶対値を必ずしも同じとする必要はない。
【００２５】
次に、図３に示すタイミングチャートにしたがってインバータ位相制御部の絶縁劣化による漏電（地絡）検出動作について説明する。
インバータ２の位相制御部で絶縁劣化があった場合、図３（ａ）に示すような漏電（地絡）電流は位相制御波形となる。よって零相変流器５には図３（ｂ）に示すような正側のみの信号が発生する。図３では正側のみの例について説明したが、負側のみの場合もある。以下、正側のみの例について説明する（後述の実施の形態も同様に正側のみの例について説明する）。
【００２６】
正側の信号は正側レベル判別器８の判定レベル＋ＴＨ１を図３（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図３（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図３（ｄ）に示すように上昇する。所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図２（ｅ）に示すような出力信号にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図３（ｆ）に示すような出力を発生する。
【００２７】
ついで、上述と同様に、正側の信号が判定レベルＴＨ１を下回りラッチ回路１２ｆが動作した後（図３には図示しない）、再度正側の信号が発生すると上述と同様に正側信号幅判別器９の図３（ｅ）に示すような出力信号が発生し、パルス判別回路１２内の正側信号ラッチ回路１２ｃが動作して、図３（ｇ）に示すような出力を発生する。その出力によりＯＲ回路１２ｅの図３（ｈ）に示すような出力にてサイリスタ１６を作動させて電磁装置１７、開閉機構１８を介して遮断接点１９を開離させ、電流を遮断することができる。
したがって、インバータ２の位相制御部で絶縁劣化が発生した場合においても漏電（地絡）検出が可能となる。
【００２８】
以上のように構成したので、一般の漏電及びインバータ２の位相制御部で絶縁劣化が発生した漏電の場合にも、漏電を検出することができる。また、２回の正側信号幅判別器９又は負側信号幅判別器１１からの出力により、漏電を検出するので、誤検出による誤遮断動作を抑制できる。また、パルス判別回路１２は、１つのＯＲ回路１２ｅと、正側、負側各々３つのラッチ回路１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｆ、１２ｇと、１つの反転回路１２ｈ、１２ｉで構成するのでＩＣ化する際にチップ面積を小さくできる。
【００２９】
実施の形態２．
以下この発明の実施の形態２について説明する。
図４はこの発明の実施の形態２に係る漏電遮断器のパルス判別回路のブロック図である。図５は実施の形態２の漏電遮断器がインバータの位相制御部の漏電を検出する際のタイミングチャートである。図４において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、パルス判別回路１２以外の漏電遮断器１００の構成は図１と同一である。
【００３０】
図４において、１２ｋは正側信号ラッチ回路１２ａが出力後、商用周波数の周期時間を経過するまで正側信号ラッチ回路１２ｆから正側信号ラッチ回路１２ｃへの入力を禁止する正側周期幅判別器、１２ｎは負側信号ラッチ回路１２ｂが出力後、商用周波数の周期時間を経過するまで負側信号ラッチ回路１２ｇから負側信号ラッチ回路１２ｄへの入力を禁止する負側周期幅判別器である。１２ｊ、１２ｍは各々正側周期幅判別器１２ｋ、負側周期幅判別器１２ｎに設けられた商用周波数の周期の時間幅設定用コンデンサである。１２ｌ、１２ｏはＡＮＤ回路である。
【００３１】
次に、図５に示すタイミングチャートにしたがって漏電（地絡）検出動作について説明する。
図５において（ａ）は交流電路１の漏電（地絡）成分信号を、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図５（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図５（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図５（ｄ）に示すように上昇する。
【００３２】
所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図５（ｅ）に示すような出力信号（パルス信号）にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図５（ｇ）に示すような出力を発生する。
正側信号ラッチ回路１２ａが動作すると図５（ｇ）に示すような出力を発生し、これにより正側周期幅判別器１２ｋ内の定電流源出力回路（図示せず）が動作して、コンデンサ１２ｊを充電する。よってコンデンサ１２ｊの端子電圧は図５（ｆ）に示すように上昇する。
【００３３】
正側信号ラッチ回路１２ａが動作した後、上記正側信号幅判別器９の判定レベルＴＨ２を下回ると反転器１２ｈの出力により正側信号ラッチ回路１２ｆが動作して、図５（ｈ）に示すような出力を発生する。
コンデンサ１２ｊが正側周期幅判別器１２ｋのしきい値ＴＨ３に達する前に、図５（ｄ）に示すように再び正側信号幅判別器９の信号が発生した場合、ＡＮＤ回路１２ｌから出力がないため、正側信号ラッチ回路１２ｃは動作しない。
一方、コンデンサ１２ｊが正側周期幅判別器１２ｋのしきい値ＴＨ３に達した後、再び正側信号幅判別器９の信号が発生した場合、ＡＮＤ回路１２ｌから出力があるため、正側信号ラッチ回路１２ｃは動作する。
【００３４】
したがって、コンデンサ１２ｊで設定される時間を商用周波数の周期に設定することで、商用周波数の発生周期とは異なるサージ、ノイズなどでの不要動作を防止できる。
【００３５】
実施の形態３．
以下この発明の実施の形態３について説明する。
図６はこの発明の実施の形態３に係る漏電遮断器のパルス判別回路のブロック図である。図７は実施の形態３の漏電遮断器がインバータの位相制御部の漏電を検出する際のタイミングチャートである。図６において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、パルス判別回路１２以外の漏電遮断器１００の構成は図１と同一である。
【００３６】
図６において、１２ｑは所定の時間Ｔｆ（図７）は正側信号ラッチ回路１２ｆへの入力を禁止する正側周期幅判別器であり、正側信号幅判別器９からの出力信号（パルス信号）が無い所定の時間Ｔｆ（図７）を設定し、正側信号ラッチ回路１２aが出力後所定の時間Ｔｆ（図７）経過までは信号を出力しないように構成されている。１２ｓは所定の時間Ｔｆ（図７）は負側信号ラッチ回路１２ｇへの入力を禁止する負側周期幅判別器であり、負側信号幅判別器１１からの出力信号（パルス信号）が無い所定の時間Ｔｆ（図７）を設定し、正側信号ラッチ回路１２ｂが出力後所定の時間Ｔｆ（図７）経過までは信号を出力しないように構成されている。
１２ｐ、１２ｒは各々正側周期幅判別器１２ｑ、負側周期幅判別器１２ｓの所定の時間を設定する時間幅設定用コンデンサであり、所定の時間は商用周波数の周期よりも少し短い時間を設定する。
【００３７】
次に、図７に示すタイミングチャートにしたがって漏電（地絡）検出動作について説明する。
図７において、（ａ）は交流電路１の漏電（地絡）成分信号を、（ｂ）は零相変流器５の出力を示す。零相変流器５の出力が正側レベル判別器８の判定レベル＋ＴＨ１を図７（ｂ）に示すように超えると正側レベル判別器８内の定電流源出力回路（図示せず）が動作して、図７（ｃ）に示すような出力を発生し、これによりコンデンサ１３を充電する。よってコンデンサ１３の端子電圧は図７（ｄ）に示すように上昇する。
【００３８】
所定の時間Ｔｄ後コンデンサ１３の端子電圧は正側信号幅判別器９の判定レベルＴＨ２に達し、正側信号幅判別器９の図７（ｅ）に示すような出力信号（パルス信号）にてパルス判別回路１２内の正側信号ラッチ回路１２ａが動作して、図７（ｇ）に示すような出力を発生する。正側信号ラッチ回路１２ａが動作した後、上記正側信号幅判別器９の判定レベルＴＨ２を下回ると反転器１２ｈの出力により正側周期判別器１２ｑ内の定電流源出力回路（図示せず）が動作して、コンデンサ１２ｐを充電する。よってコンデンサ１２ｐの端子電圧は図７（ｆ）に示すように上昇する。
【００３９】
図７（ｅ）に示すように、所定の時間Ｔｆを経過する前に、２回目のパルスが出力されているので、この２回目のパルスを入力しても、正側周期幅判別器１２ｑからの出力がなく、正側信号ラッチ回路１２ｆからの出力がないので、正側信号ラッチ回路１２ｃは動作しない。
一方、コンデンサ１２ｐが正側周期幅判別器１２ｑのしきい値ＴＨ３に達した場合、正側周期幅判別器１２ｑからの出力があり、正側信号ラッチ回路１２ｆからの出力があるので、正側信号ラッチ回路１２ｃは動作（ラッチ）する。
【００４０】
したがって、信号が無い時間が所定の時間Ｔｆ継続した場合に漏電検出の動作が行われることになる。コンデンサ１２ｐで設定される時間を商用周波数の周期より少し短い時間に設定することでサージ、ノイズなどでの不要動作を防止できる。
【００４１】
実施の形態４．
以下この発明の実施の形態４について説明する。実施の形態１〜３では漏電遮断器について説明したが、実施の形態４ではインバータ用の地絡検出装置について説明する。
図８はこの発明の実施の形態４に係るインバータ用の地絡検出装置のブロック図である。図８において、図１と同一の符号を付したものは、同一またはこれに相当するものである。図８において、２００はインバータ用の地絡検出装置であり、地絡検出回路２０２により地絡を検出したとき警報表示部３０により地絡警報を表示する。地絡検出回路２０２による地絡検出の動作は実施の形態１の漏電（地絡）検出回路１０２による漏電（地絡）検出の動作と同様であるのでその説明を省略する。また、インバータ用の地絡検出装置２００はインバータ２と別体の例を説明したが、インバータ２に一体に組み込まれていても良い。
【００４２】
実施の形態５．
以下この発明の実施の形態５について説明する。実施の形態１〜４では、漏電（地絡）を検出する手段として、アナログ回路に構成する場合について説明したが、実施の形態５では、インバータ用の地絡検出装置を例にＩＣを用いた演算回路による場合を説明する。
図９はこの発明の実施の形態５に係るインバータ用の地絡検出装置のブロック図、図１０は図９のインバータ用の地絡検出装置の動作を説明するフローチャートである。図９において、図１、図８と同一の符号を付したものは、同一またはこれに相当するものである。
【００４３】
図９において、６Ａは零相変流器５の出力をディジタル信号に変換し地絡演算部２０４に出力するＡ／Ｄ変換部、２０４はＭＰＵ（マルチプロセッサユニット）を含むＩＣにより構成され、地絡を演算するプログラムを実行する地絡演算部である。８Ａは正側の入力信号が所定の判定レベル＋ＴＨ１以上となったか否かを判別する正側レベル判別部、９Ａは正側レベル判別部８Ａの判別結果（所定の時間を超え＋ＴＨ１となった）に応じて正側信号幅を判別する正側信号幅判別部、１２Ａは正側信号判別部９Ａの判別結果（正側信号が２回以上所定時間を超え＋ＴＨ１となった）に応じて正側の地絡を判別する正側地絡判別部、１０Ａは負側の入力信号が所定の判定レベル−ＴＨ１以上となったか否かを判別する負側レベル判別部、１１Ａは負側レベル判別部１０Ａの判別結果に応じて負側信号幅を判別する負側信号幅判別部、１３Ａは負側信号判別部１１Ａの判別結果に応じて負側の地絡を判別する負側地絡判別部である。
【００４４】
次に図１０に示すフローチャートにしたがって地絡検出の動作を説明する。
地絡演算部２０４は初期設定として、正側及び負側の地絡を判別する変数ｋ＝０、ｎ＝０を設定する（Ｓ１）。
正側の入力信号が所定の判定レベル＋ＴＨ１以上となったか否かを判別し（Ｓ８Ａ）、その時間が所定の時間継続するか否かを判別し（Ｓ９Ａ）、所定の時間継続したときはｋ＝ｋ＋１とし（Ｓ２）、そのときｋ＝２であるか否かを判別する（Ｓ１２Ａ）。Ｓ８Ａで所定の判定レベルが検出されないときはＳ１０Ａに移行する。Ｓ９Ａで所定の時間継続しないとき、及びＳ１２Ａでｋ＝２とならないときは、Ｓ８Ａに移行する。
【００４５】
次いで、負側の入力信号が所定の判定レベル−ＴＨ１以上となったか否かを判別し（Ｓ１０Ａ）、その時間が所定の時間継続するか否かを判別し（Ｓ１１Ａ）、所定の時間継続したときはｎ＝ｎ＋１とし（Ｓ３）、そのときｎ＝２であるか否かを判別する（Ｓ１３Ａ）。Ｓ１０Ａで所定の判定レベルが検出されないとき、Ｓ１１Ａで所定の時間継続しないとき、及びＳ１３Ａでｎ＝２とならないときは、Ｓ８Ａに移行する。
他方、Ｓ１２Ａでｋ＝２又はＳ１３Ａでｎ＝２となったときは、正側地絡判別部１２Ａ又は負側地絡判別部１３Ａは、サイリスタ１６のゲート端子にゲート信号を出力する（Ｓ１６）。
【００４６】
以上のように、地絡検出回路２０４をＩＣにより構成しても、アナログ回路特有の効果を除き実施の形態１〜４と同様の効果を奏する。また、Ａ／Ｄ変換部６Ａを地絡演算部２０４に組み込みモノシリックＩＣ化できることは言うまでもない。
【００４７】
【発明の効果】
この発明に係る漏電遮断器は、交流電路に設置された遮断接点と、上記交流電路を１次巻線とする零相変流器と、上記遮断接点を引き外すように設けられた電磁装置と、上記電磁装置と直列に接続されその導通に応じて上記電磁装置を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備えたので、インバータ、サーボモータ等の位相制御部で地絡が発生した場合でも漏電検出が可能である。
【００４８】
また、地絡検出手段は、零相変流器の出力を入力として入力信号の正側の大きさが所定の判定レベルを超えたとき出力信号を出す正側レベル判別器と、上記正側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器と、上記正側信号幅判別器からの信号がある場合に動作する第１の正側信号ラッチ回路と、上記第１の正側信号ラッチ回路に直列に接続され、上記第１の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号が無い場合に動作する第２の正側信号ラッチ回路と、上記第２の正側信号ラッチ回路に直列接続され、上記第２の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号がある場合に動作する第３の正側信号ラッチ回路と、上記零相変流器の出力を入力として入力信号の負側の大きさが所定の判定レベルを超えたとき出力信号を出す負側レベル判別器と、上記負側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器と、上記負側信号幅判別器からの信号がある場合に動作する第１の負側信号ラッチ回路と、上記第１の負側信号ラッチ回路に直列に接続され、上記第１の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号が無い場合に動作する第２の負側信号ラッチ回路と、上記第２の負側信号ラッチ回路に直列接続され、上記第２の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号がある場合に動作する第３の負側信号ラッチ回路と、上記第３の正側信号ラッチ回路又は上記第３の負側信号ラッチ回路が動作し、信号が出力されたとき、スイッチング素子のゲートへゲート信号を出力するＯＲ回路とを備えたので、ＩＣ化する際にチップ面積を小さくできる。
【００４９】
また、交流電路に印加される商用周波の一周期に基づいて、第１の正側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の正側信号ラッチ回路を動作させなくする正側周期幅判別器と、交流電路に印加される商用周波の一周期に基づいて、第１の負側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで第３の負側信号ラッチ回路を動作させなくする負側周期幅判別器とを備えたので、サージやノイズに対し不要な動作をしにくい漏電遮断器を得ることができる。
【００５０】
また、この発明に係る交流の位相を制御して負荷に電力を供給する位相制御装置用の地絡検出装置は、交流電路を１次巻線とする零相変流器と、警報を表示する警報表示部と、上記警報表示部と直列に接続され、その導通に応じて上記警報表示部を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備え、特にこの地絡検出手段は請求項１で述べた地絡検出手段と同等に構成したので、インバータ、サーボモータ等の位相制御部で地絡が発生した場合でも地絡検出が可能である。
【図面の簡単な説明】
【図１】 実施の形態１の地絡検出装置を説明するための図である。
【図２】 実施の形態１の動作を説明するためのタイムチャートである。
【図３】 実施の形態１の動作を説明するためのタイムチャートである。
【図４】 実施の形態２の地絡検出装置を説明するための図である。
【図５】 実施の形態２の動作を説明するためのタイムチャートである。
【図６】 実施の形態３の地絡検出装置を説明するための図である。
【図７】 実施の形態３の動作を説明するためのタイムチャートである。
【図８】 実施の形態４に係るインバータ用の地絡検出装置のブロック図である。
【図９】 実施の形態５に係るインバータ用の地絡検出装置のブロック図である。
【図１０】 実施の形態５のインバータ用の地絡検出装置の動作を説明するフローチャートである。
【図１１】 従来の地絡検出装置を説明するための図である。
【図１２】 従来の動作を説明するためのタイムチャートである。
【図１３】 従来の動作を説明するためのタイムチャートである。
【符号の説明】
１ 交流電路、 ２ インバータ、 ３ 負荷、 ５ 零相変流器、６Ａ Ａ／Ｄ変換部、 ８ 正側レベル判別器、 ８Ａ 正側レベル判別部、 ９ 正側信号幅判別器、 ９Ａ 正側信号幅判別部、 １０ 負側レベル判別器、 １０Ａ 負側レベル判別部、 １１ 負側信号幅判別器、 １１Ａ 負側信号判別部、 １２ パルスカウント判別回路、 １２Ａ 正側地絡判別部、 １２ａ〜１２ｆ ラッチ回路、 １２ｅ ＯＲ回路
１２ｈ、１２ｉ 反転器、 １２ｋ 正側周期幅判別器、 １２ｎ 負側周期幅判別器、 １２ｊ、１２ｍ コンデンサ、 １２ｑ 正側周期幅判別器、 １２ｓ 負側周期幅判別器、 １２ｐ、１２ｒ コンデンサ、 １３ 正側時間幅設定用コンデンサ、 １３Ａ 負側地絡判別部、 １４ 負側時間幅設定用コンデンサ、 １６ サイリスタ、 １７ 電磁装置、 １８ 開閉機構、 １９ 遮断接点、 ３０ 警報表示部、 １００ 漏電遮断器、 １０２ 漏電検出回路、 ２００ インバータ用の地絡検出装置、 ２０２ 地絡検出回路、 ２０４ 地絡演算部
Claims (2)
- 交流電路に設置された遮断接点と、上記交流電路を１次巻線とする零相変流器と、上記遮断接点を引き外すように設けられた電磁装置と、上記電磁装置と直列に接続され、その導通に応じて上記電磁装置を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備えた漏電遮断器において、
上記地絡検出手段は、上記零相変流器の出力を入力として入力信号の正側の大きさが所定の判定レベルを超えたとき出力信号を出す正側レベル判別器と、上記正側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器と、上記正側信号幅判別器からの信号がある場合に動作する第１の正側信号ラッチ回路と、上記第１の正側信号ラッチ回路に直列に接続され、上記第１の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号が無い場合に動作する第２の正側信号ラッチ回路と、上記第２の正側信号ラッチ回路に直列接続され、上記第２の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号がある場合に動作する第３の正側信号ラッチ回路と、上記交流電路に印加される商用周波の一周期に基づいて、上記第１の正側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで上記第３の正側信号ラッチ回路を動作させなくする正側周期幅判別器と、上記零相変流器の出力を入力として入力信号の負側の大きさが所定の判定レベルを超えたとき出力信号を出す負側レベル判別器と、上記負側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器と、上記負側信号幅判別器からの信号がある場合に動作する第１の負側信号ラッチ回路と、上記第１の負側信号ラッチ回路に直列に接続され、上記第１の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号が無い場合に動作する第２の負側信号ラッチ回路と、上記第２の負側信号ラッチ回路に直列接続され、上記第２の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号がある場合に動作する第３の負側信号ラッチ回路と、上記交流電路に印加される商用周波の一周期に基づいて、上記第１の負側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで上記第３の負側信号ラッチ回路を動作させなくする負側周期幅判別器と、上記第３の正側信号ラッチ回路又は上記第３の負側信号ラッチ回路が動作し、信号が出力されたとき、上記スイッチング素子のゲートへゲート信号を出力するＯＲ回路とで構成されたことを特徴とする漏電遮断器。 - 交流電路を１次巻線とする零相変流器と、警報を表示する警報表示部と、上記警報表示部と直列に接続され、その導通に応じて上記警報表示部を動作させるスイッチング素子と、上記零相変流器の出力を入力として、正側及び負側の少なくともいずれか一方の入力信号の大きさが所定の判定レベルを所定時間以上継続することが２回以上となったとき、上記スイッチング素子のゲートへの入力信号を切り換える地絡検出手段とを備えた位相制御装置用の地絡検出装置において、
上記地絡検出手段は、上記零相変流器の出力を入力として入力信号の正側の大きさが所定の判定レベルを超えたとき出力信号を出す正側レベル判別器と、上記正側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する正側信号幅判別器と、上記正側信号幅判別器からの信号がある場合に動作する第１の正側信号ラッチ回路と、上記第１の正側信号ラッチ回路に直列に接続され、上記第１の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号が無い場合に動作する第２の正側信号ラッチ回路と、上記第２の正側信号ラッチ回路に直列接続され、上記第２の正側信号ラッチ回路からの信号がありかつ上記正側信号幅判別器からの信号がある場合に動作する第３の正側信号ラッチ回路と、上記交流電路に印加される商用周波の一周期に基づいて、上記第１の正側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで上記第３の正側信号ラッチ回路を動作させなくする正側周期幅判別器と、上記零相変流器の出力を入力として入力信号の負側の大きさが所定の判定レベルを超えたとき出力信号を出す負側レベル判別器と、 上記負側レベル判別器の出力信号の時間幅が所定の時間幅以上かどうかを判別する負側信号幅判別器と、上記負側信号幅判別器からの信号がある場合に動作する第１の負側信号ラッチ回路と、上記第１の負側信号ラッチ回路に直列に接続され、上記第１の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号が無い場合に動作する第２の負側信号ラッチ回路と、上記第２の負側信号ラッチ回路に直列接続され、上記第２の負側信号ラッチ回路からの信号がありかつ上記負側信号幅判別器からの信号がある場合に動作する第３の負側信号ラッチ回路と、上記交流電路に印加される商用周波の一周期に基づいて、上記第１の負側信号ラッチ回路が動作後、商用周波数の一周期が経過するまで上記第３の負側信号ラッチ回路を動作させなくする負側周期幅判別器と、上記第３の正側信号ラッチ回路又は上記第３の負側信号ラッチ回路が動作し、信号が出力されたとき、上記スイッチング素子のゲートへゲート信号を出力するＯＲ回路とで構成されたことを特徴とする位相制御装置用の地絡検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002015245A JP3788353B2 (ja) | 2002-01-24 | 2002-01-24 | 漏電遮断器及び位相制御装置用の地絡検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002015245A JP3788353B2 (ja) | 2002-01-24 | 2002-01-24 | 漏電遮断器及び位相制御装置用の地絡検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219552A JP2003219552A (ja) | 2003-07-31 |
| JP3788353B2 true JP3788353B2 (ja) | 2006-06-21 |
Family
ID=27651697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002015245A Expired - Lifetime JP3788353B2 (ja) | 2002-01-24 | 2002-01-24 | 漏電遮断器及び位相制御装置用の地絡検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788353B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4306781B2 (ja) | 2007-10-30 | 2009-08-05 | ダイキン工業株式会社 | 漏電検出回路 |
| US9030210B2 (en) | 2010-04-14 | 2015-05-12 | Mitsubishi Electric Corporation | Insulation deterioration diagnosis apparatus |
| CN103430036B (zh) * | 2011-03-23 | 2016-03-30 | 松下知识产权经营株式会社 | 漏电检测装置 |
| JP6065253B2 (ja) * | 2011-03-23 | 2017-01-25 | パナソニックＩｐマネジメント株式会社 | 漏電検出装置 |
| JP6065252B2 (ja) * | 2011-03-23 | 2017-01-25 | パナソニックＩｐマネジメント株式会社 | 漏電検出装置 |
| JP6137982B2 (ja) * | 2013-08-01 | 2017-05-31 | 三菱電機株式会社 | 漏電遮断器 |
| JP2016122007A (ja) * | 2016-01-12 | 2016-07-07 | パナソニックＩｐマネジメント株式会社 | 漏電検出装置 |
| CN110554279A (zh) * | 2019-09-09 | 2019-12-10 | 南京南瑞继保工程技术有限公司 | 磁控式可控电抗器的控制绕组内部故障检测装置及方法 |
-
2002
- 2002-01-24 JP JP2002015245A patent/JP3788353B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003219552A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20160007238A (ko) | 누전 차단기용 누전 결정 회로 | |
| EP1929602B1 (en) | Method and system for fault detection in electrical power devices | |
| JP3788353B2 (ja) | 漏電遮断器及び位相制御装置用の地絡検出装置 | |
| JPH02231922A (ja) | モータ駆動装置における瞬時停電回復時の突入電流防止制御方式 | |
| JPH07262903A (ja) | 漏電遮断器 | |
| CA2489909C (en) | Ac power backfeed protection based on phase shift | |
| CA2426436A1 (en) | Electronic fault detector for variable frequency ac systems and circuit breaker incorporating same | |
| JP2012059502A (ja) | 転流式遮断装置 | |
| Kasztenny et al. | Generator protection and CT saturation problems and solutions | |
| JP2003153433A (ja) | 電力系統の瞬時電圧低下検出装置 | |
| JPH10243549A (ja) | 鉄共振監視保護装置 | |
| JPH06253449A (ja) | 電力供給システム | |
| JP2009017738A (ja) | 変圧器保護リレー | |
| JP2004220859A (ja) | 漏電検出装置 | |
| JPH07219660A (ja) | 無停電電源装置の制御方法 | |
| JPH0928032A (ja) | 可変速揚水発電システムの運転装置 | |
| JPH1090376A (ja) | 開閉器試験回路の制御方法 | |
| JP2783333B2 (ja) | 地絡検出装置 | |
| JP2004096818A (ja) | 漏電遮断器 | |
| JPH0746749A (ja) | 地絡検出装置 | |
| JPH07106027B2 (ja) | インバータ装置の保護回路 | |
| CN117223183A (zh) | 保护继电器 | |
| JP3266962B2 (ja) | 励磁突入電流検出回路 | |
| JPH1141794A (ja) | 比率差動継電器 | |
| JPH06245364A (ja) | 地絡検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040709 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3788353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |