JP2023535813A - パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス - Google Patents

パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス Download PDF

Info

Publication number
JP2023535813A
JP2023535813A JP2023506142A JP2023506142A JP2023535813A JP 2023535813 A JP2023535813 A JP 2023535813A JP 2023506142 A JP2023506142 A JP 2023506142A JP 2023506142 A JP2023506142 A JP 2023506142A JP 2023535813 A JP2023535813 A JP 2023535813A
Authority
JP
Japan
Prior art keywords
conductive
conductive pillars
pillars
packaging module
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023506142A
Other languages
English (en)
Inventor
忠礼 ▲ジー▼
▲緒▼磊 ▲劉▼
▲豊▼田 胡
洪武 ▲張▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023535813A publication Critical patent/JP2023535813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本願は、パッケージングモジュール、およびそのためのパッケージング方法、ならびに電子デバイスを提供する。パッケージングモジュールは、少なくとも２つのデバイスグループと、その少なくとも２つのデバイスグループを遮蔽するように構成された遮蔽構造とを含む。遮蔽構造は、隣接する２つのデバイスグループごとの間で電磁分離を実行するように構成された仕切構造を含む。仕切構造は、複数の導電性ピラーと、導電性接着剤とを含み、導電性ピラーの導電率は、導電性接着剤の導電率より高い。複数の導電性ピラーは、間隔を空けて配列され、基板の接地層に電気的に接続され、導電性接着剤は、任意の隣接する導電性ピラーの間の隙間を充填し、任意の隣接する導電性ピラーは、導電性接着剤を用いて電気的に接続される。この記述から、仕切構造は導電性ピラーおよび導電性接着剤を用いて形成され、導電性ピラーの導電率は、仕切構造の導電率を改善するために導電性接着剤の導電率より高く、導電性ピラーは仕切構造の一部分として使用され、導電性接着剤の量が低減され、遮蔽構造全体のコストが低減され、それによりパッケージングモジュール全体のコストを低減することが分かる。

Description

本願は、電子技術の分野に関し、さらに詳細には、パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイスに関する。
関連出願の相互参照
本願は、参照によりその全体が本明細書に組み込まれる、「ＰＡＣＫＡＧＩＮＧ ＭＯＤＵＬＥ ＡＮＤ ＰＡＣＫＡＧＩＮＧ ＭＥＴＨＯＤ ＴＨＥＲＥＦＯＲ，ＡＮＤ ＥＬＥＣＴＲＯＮＩＣ ＤＥＶＩＣＥ」と題する２０２０年７月３１日に中国国家知識産権局に出願された中国特許出願第２０２０１０７５７０６５．６号の優先権を主張するものである。
携帯電話またはスマートウォッチなどの電子デバイスの内部モジュールがますます小型になるにつれて、電子デバイス内の構成要素間の距離が小さくなっている。その結果として、電子デバイス内の構成要素は、隣接する他の構成要素による電磁干渉を受けやすくなっている。例えば、電子デバイス内のモバイルホットスポット（Ｗｉ－Ｆｉ）トランシーバとＢｌｕｅｔｏｏｔｈトランシーバとは、しばしば互いに隣接して配置される。Ｗｉ－Ｆｉトランシーバが動作するときに生成される干渉信号は、Ｂｌｕｅｔｏｏｔｈトランシーバの動作に干渉する。同様に、Ｂｌｕｅｔｏｏｔｈトランシーバが動作するときに生成される干渉信号も、Ｗｉ－Ｆｉトランシーバの動作に干渉する。
隣接する構成要素間の電磁干渉を低減させ、電子デバイス内で電磁遮蔽のためのモジュールによって占められる空間を減少させるために、システムインパッケージ（ｓｙｓｔｅｍ ｉｎ ａ ｐａｃｋａｇｅ，ＳＩＰ）が、主流の電磁遮蔽解決策になることが期待されている。Ｗｉ－ＦｉトランシーバおよびＢｌｕｅｔｏｏｔｈトランシーバは、例として用いられている。図１に示されるように、現在のシステムインパッケージでは、Ｗｉ－Ｆｉトランシーバ３とＢｌｕｅｔｏｏｔｈトランシーバ２は、基板１の同じ表面上に配置され、金属層４が、システムインパッケージの外側表面上に配置され、金属層４と基板１とが、Ｗｉ－Ｆｉトランシーバ３およびＢｌｕｅｔｏｏｔｈトランシーバ２を収容する空間を形成している。加えて、金属仕切構造５が、Ｗｉ－Ｆｉトランシーバ３とＢｌｕｅｔｏｏｔｈトランシーバ２の間にさらに配置され、この金属仕切構造５が、この空間を２つの独立した部分空間に分割することができる。一方の部分空間が、Ｗｉ－Ｆｉトランシーバ３を収容することができ、他方の部分空間が、Ｂｌｕｅｔｏｏｔｈトランシーバ２を収容することができる。モールドコンパウンド材料６が、Ｗｉ－Ｆｉトランシーバ３と金属仕切構造５の間、およびＢｌｕｅｔｏｏｔｈトランシーバ２と金属仕切構造５の間をさらに充填する。金属仕切構造５は、導電性接着剤の固化によって形成される。ただし、現在の導電性接着剤は、ほとんどが金および銀などの高価な金属材料を含むので、導電性接着剤は比較的高コストになり、これは、システムインパッケージの処理コストを低減するのに不利である。さらに、金属導体と比較すると、導電性接着剤は導電率が低く、電磁遮蔽効果は理想的ではない。したがって、遮蔽要件が満たされることが不可能である。
本願は、パッケージングモジュールの遮蔽効果を改善するために、パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイスを提供する。
第１の態様によれば、パッケージングモジュールが提供され、電子デバイスに適用されて、パッケージングモジュールの遮蔽効果を改善する。パッケージングモジュールは、デバイスを支承するように構成された基板と、基板上に配置された少なくとも２つのデバイスグループとを含み、この少なくとも２つのデバイスグループは、電磁分離を必要とする異なるデバイスグループである。パッケージングモジュールは、この少なくとも２つのデバイスグループを遮蔽するように構成された遮蔽構造をさらに含む。遮蔽構造は、隣接する２つのデバイスグループごとの間で電磁分離を実行するように構成された仕切構造を含む。遮蔽効果を改善するために、本願で提供される仕切構造は、導電性ピラーおよび導電性接着剤を少なくとも含み、導電性ピラーの導電率は、導電性接着剤の導電率より高い。複数の導電性ピラーがあり、この複数の導電性ピラーは、基板の接地層に電気的に接続される。複数の導電性ピラーは、間隔を空けて配列され、任意の隣接する導電性ピラーの間に隙間が形成される。導電性接着剤は、任意の隣接する導電性ピラーの間の隙間を充填し、任意の隣接する導電性ピラーは導電性接着剤を用いて電気的に接続されるので、導電性ピラーと導電性接着剤とが壁面のような構造を形成して、２つのデバイスグループの間の電磁分離を実行する。以上の説明から、導電性ピラーと導電性接着剤とが仕切構造を形成することが分かる。一方で、導電性ピラーが仕切構造の一部分として使用されるときには、導電性ピラーの導電率が導電性接着剤の導電率より高いので、仕切構造の導電率が改善される。他方で、導電性ピラーが仕切構造の一部分として使用されるときには、導電性接着剤の量が低減され、それによりパッケージングモジュール全体のコストを低減することができる。
特定の実現可能な解決策では、遮蔽構造は、遮蔽マスクをさらに含み、遮蔽マスクは、基板の表面の少なくとも一部分に対向し、基板の接地層に電気的に接続され、上記の少なくとも２つのデバイスグループは、遮蔽マスクと基板とによって包囲された空間内に位置し、導電性接着剤は、遮蔽マスクに電気的に接続される。遮蔽マスクと基板とが、上記の少なくとも２つのデバイスグループを収容する空間を形成する。
特定の実現可能な解決策では、導電性ピラーは、遮蔽マスクの内壁と接触するので、仕切構造は、遮蔽マスクに接続される。
特定の実現可能な解決策では、導電性ピラーと遮蔽マスクの間に隙間が形成され、導電性接着剤は、遮蔽マスクと導電性ピラーの間の隙間を充填する。仕切構造は、様々な方式で遮蔽マスクに電気的に接続されることが可能である。
特定の実現可能な解決策では、導電性ピラーと遮蔽マスクの間に隙間が形成されるとき、隙間は、３００μｍ以下である。導電性ピラーは、仕切構造の分離効果を改善する特定の高さを有する。
特定の実現可能な解決策では、導電性ピラーの間の距離は、５０μｍ以上、１００μｍ以下である。導電性ピラーの密度が改善され、仕切構造の遮蔽効果が改善される。
特定の実現可能な解決策では、導電性ピラーは、長方形ピラー、楕円形ピラー、または円筒形など、様々な形状を有するピラーであり得る。様々な形状の導電性ピラーを用いることにより、仕切構造の遮蔽効果が改善されることが可能である。
特定の実現可能な解決策では、導電性ピラーが円筒形であるときには、導電性ピラーが特定の体積を有し、仕切構造の遮蔽効果が改善されることを保証するために、導電性ピラーの直径は、２０μｍ以上、５０μｍ以下である。
特定の実現可能な解決策では、複数の導電性ピラーは、複数列に配列され、列の方向は、仕切構造の長さ方向であり、パッケージングモジュールは、モールドコンパウンドをさらに含み、上記の少なくとも２つのデバイスグループは、全てがモールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、隣接する２列の導電性ピラーの間に１つの溝が設けられ、各導電性ピラーの側壁の一部分は、溝内に露出し、導電性接着剤は、溝を充填し、溝内に露出する各導電性ピラーの側壁の一部分をラッピングする。溝を導電性接着剤で充填することによって、導電性ピラーと導電性接着剤とが電気的に接続される。
特定の実現可能な解決策では、複数の導電性ピラーは、２列に配列され、この２列の導電性ピラー中の導電性ピラーは、一つ一つ整列される。または、複数の導電性ピラーは、２列に配列され、この２列の導電性ピラー中の導電性ピラーは、互い違いになっている。導電性ピラーは、様々な方式で配列され得る。
特定の実現可能な解決策では、複数の導電性ピラーは、複数列に配列され、列の方向は、仕切構造の長さ方向である。
パッケージングモジュールは、モールドコンパウンドをさらに含み、上記の少なくとも２つのデバイスグループは、全てがモールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、隣接する４つの導電性ピラーごとの間に１つの充填孔が設けられ、各導電性ピラーの側壁の一部分は、対応する充填孔内に露出し、導電性接着剤は、各充填孔を充填し、導電性接着剤は、対応する充填孔内に露出する各導電性ピラーの側壁の一部分をラッピングする。充填孔を設け、充填孔を導電性接着剤で充填することによって、導電性ピラーと導電性接着剤とが電気的に接続される。
特定の実現可能な解決策では、複数の導電性ピラーは、１列に配列され、パッケージングモジュールは、モールドコンパウンドをさらに含み、上記の少なくとも２つのデバイスグループは、モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、隣接する２つの導電性ピラーごとの間に１つの充填孔が設けられ、各導電性ピラーの側壁の一部分は、対応する充填孔内に露出し、導電性接着剤は、各充填孔を充填し、導電性接着剤は、対応する充填孔内に露出する各導電性ピラーの側壁の一部分をラッピングする。充填孔を設け、充填孔を導電性接着剤で充填することによって、導電性ピラーと導電性接着剤とが電気的に接続される。
特定の実現可能な解決策では、仕切構造の体積に対する複数の導電性ピラーの体積の比は、１０％以上、３０％以下である。これは、仕切構造内の導電性ピラーの比率を保証し、仕切構造の導電率を改善し、仕切構造の遮蔽効果をさらに改善する。
第２の態様によれば、電子デバイスが提供される。電子デバイスは、携帯電話、タブレットコンピュータ、またはスマートウォッチなどのモバイル端末であることがある。電子デバイスは、回路基板と、上記のうちのいずれか１つによるパッケージングモジュールとを含み、パッケージングモジュールは、回路基板に固定される。この技術的解決策では、導電性ピラーと導電性接着剤とが仕切構造を形成する。一方で、導電性ピラーが仕切構造の一部分として使用されるときには、導電性ピラーの導電率が導電性接着剤の導電率より高いので、仕切構造の導電率が高められる。他方で、導電性ピラーが仕切構造の一部分として使用されるときには、導電性接着剤の量が低減されることが可能であり、遮蔽構造全体のコストが低減され、それによりパッケージングモジュール全体のコストを低減することができる。
特定の実現可能な解決策では、電子デバイスの回路基板は、パッケージングモジュールの基板である。したがって、電子デバイス内の構造が単純化される。
第３の態様によれば、パッケージングモジュールを作製する方法であって、
少なくとも２つのデバイスグループを基板上に配置するステップと、
基板の接地層に電気的に接続された複数の導電性ピラーを基板上に配置するステップであって、複数の導電性ピラーは、間隔を空けて配列され、複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、ステップと、
複数の導電性ピラーの間の隙間を導電性接着剤で充填し、隣接する導電性ピラーを電気的に接続するステップと、
導電性ピラーおよび導電性接着剤を用いて隣接する２つのデバイスグループごとの間の電磁分離を実行するステップと、を含む、方法が提供される。
この技術的解決策では、導電性ピラーと導電性接着剤とが仕切構造を形成する。一方で、導電性ピラーが仕切構造の一部分として使用されるときには、導電性ピラーの導電率が導電性接着剤の導電率より高いので、仕切構造の導電率が高められる。他方で、導電性ピラーが仕切構造の一部分として使用されるときには、導電性接着剤の量が低減されることが可能であり、遮蔽構造全体のコストが低減され、それによりパッケージングモジュール全体のコストを低減することができる。
特定の実現可能な解決策では、基板の接地層に電気的に接続された複数の導電性ピラーを基板上に配置する上記のステップであって、複数の導電性ピラーは、間隔を空けて配列され、複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、上記のステップは、
複数の導電性ピラーを複数列に配列するステップと、
モールドコンパウンドを配列して、上記の少なくとも２つのデバイスグループおよび上記の複数の導電性ピラーをラッピングするステップと、
隣接する２列の導電性ピラーの間に１つの溝を設けるステップであって、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、溝内に露出する、ステップと、
溝を導電性接着剤で充填するステップであって、導電性接着剤は、溝内に露出する各導電性ピラーの側壁の一部分をラッピングする、ステップと、を特に含む。溝を導電性接着剤で充填することによって導電性ピラーと導電性接着剤とが電気的に接続されて、仕切構造を形成する。
特定の実現可能な解決策では、基板の接地層に電気的に接続された複数の導電性ピラーを基板上に配置する上記のステップであって、複数の導電性ピラーは、間隔を空けて配列され、複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、上記のステップは、
複数の導電性ピラーを複数列に配列するステップと、
モールドコンパウンドを配列して、上記の少なくとも２つのデバイスグループおよび上記の複数の導電性ピラーをラッピングするステップと、
隣接する４つの導電性ピラーごとの間に１つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、対応する充填孔内に露出する、ステップと、
充填孔を導電性接着剤で充填するステップであって、導電性接着剤は、対応する充填孔内に露出する各導電性ピラーの側壁の一部分をラッピングする、ステップと、を特に含む。充填孔を導電性接着剤で充填することによって導電性ピラーと導電性接着剤とが電気的に接続されて、仕切構造を形成する。
特定の実現可能な解決策では、基板の接地層に電気的に接続された複数の導電性ピラーを基板上に配置する上記のステップであって、複数の導電性ピラーは、間隔を空けて配列され、複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、上記のステップは、
複数の導電性ピラーを１列に配列するステップと、
モールドコンパウンドを配列して、上記の少なくとも２つのデバイスグループおよび上記の複数の導電性ピラーをラッピングするステップと、
隣接する２つの導電性ピラーごとの間に１つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、対応する充填孔内に露出する、ステップと、
充填孔を導電性接着剤で充填するステップであって、導電性接着剤は、対応する充填孔内に露出する各導電性ピラーの側壁の一部分をラッピングする、ステップと、を特に含む。充填孔を導電性接着剤で充填することによって導電性ピラーと導電性接着剤とが電気的に接続されて、仕切構造を形成する。
従来の技術のパッケージングモジュールの構造の概略図である。 本願の実施形態によるパッケージングモジュールの断面図である。 本願の実施形態によるパッケージングモジュールの仕切構造の上面図である。 本願の実施形態による材料の導電率と遮蔽効果の対応を示す図である。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールを作製するプロセスである。 本願の実施形態によるパッケージングモジュールの断面図である。 本願の実施形態によるパッケージングモジュールの仕切構造の上面図である。 本願の実施形態によるパッケージングモジュールの断面図である。 本願の実施形態によるパッケージングモジュールの仕切構造の上面図である。 本願の実施形態によるパッケージングモジュールの断面図である。 本願の実施形態によるパッケージングモジュールの仕切構造の上面図である。 本願の実施形態によるパッケージングモジュールの断面図である。 本願の実施形態によるパッケージングモジュールの仕切構造の上面図である。 本願の実施形態によるパッケージングモジュールの断面図である。 本願の実施形態によるパッケージングモジュールの仕切構造の上面図である。 本願の実施形態によるスマートウォッチの構造の概略図である。
以下、添付の図面を参照して、本願の実施形態についてさらに述べる。
最初に、パッケージングモジュールについて述べる。パッケージングモジュールは、小型の携帯可能電子デバイス（例えばスマートフォン、スマートウォッチ、またはワイヤレスルータ）などの通信機能を有する電子デバイスに適用される。これらの電子デバイスは、無線周波数干渉を受けやすいＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、およびセルラ信号に関係する無線周波数トランシーバ回路などのデバイス、ならびにクロック信号を必要とするプロセッサおよびメモリなどのその他のデバイスを含む。これらのデバイスは、正常な動作中に互いに電磁的に干渉することがある。デバイスを電磁干渉の影響を受けることから保護するために、いくつかの回路（例えば無線周波数トランシーバ）は、金属遮蔽マスクを用いてラッピングされ、パッケージングモジュールに一体化されて、信号を遮断して電磁干渉を遮蔽することがある。パッケージングモジュールが一体化されたとき、パッケージングモジュール内で電磁干渉を発生させるデバイスは、一般に少なくとも２つある。したがって、パッケージングモジュール内のこれらのデバイス間で分離が実行される。従来の技術では、パッケージングモジュール内部のデバイス間の分離は、銀接着剤を用いて形成される。ただし、銀接着剤は、一方で比較的高価であるが、他方、分離効果は比較的低く、現在の分離要件を満たすことができない。したがって、本願の実施形態は、分離効果を改善するパッケージングモジュールを提供する。以下、添付の図面および具体的な実施形態を参照して、本願のこの実施形態で提供されるパッケージングモジュールについて述べる。
図２ａは、本願の実施形態によるパッケージングモジュールを示す断面図である。パッケージングモジュールは、基板１０と、基板１０上に支承されるデバイスとを含み、デバイスを遮蔽するように構成された遮蔽構造（図示せず）をさらに含む。遮蔽構造は、デバイス間の電磁分離を実行して、その１つまたは複数のデバイスを外部環境から遮蔽するように構成される。デバイスは、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、もしくはセルラ信号に関係する無線周波数トランシーバ回路、またはクロック信号を用いるプロセッサもしくはメモリなどのデバイスであることがある。
印刷回路基板または回路が敷設された平板層など様々なタイプの基板が、基板１０に使用され得る。基板１０は、支承表面を有し、支承表面は、基板１０上の２つの対抗する表面であることもあるし、その２つの表面のうちの１つの表面であることもある。デバイスが配置されるとき、デバイスは、支承表面上に配置され得、基板１０の回路層に電気的に接続される。回路層は、基板１０上または基板１０内に配置された金属層と、デバイスおよび遮蔽構造に電気的に接続されるように構成されたパッドとを含む。遮蔽構造が配置されるとき、遮蔽構造は、基板１０の接地層（回路層内の回路の一部分）に電気的に接続されて、デバイス上で電磁分離を実行することがある。
基板１０の同じ支承表面が、複数のデバイスを支承することができる。説明を容易にするために、これらのデバイスは、デバイスの配置位置およびデバイス間の電磁干渉に基づいて少なくとも２つのデバイスグループにグループ化され、各デバイスグループは、互いに電磁干渉するデバイスは含まない。
図２ａは、パッケージングモジュールが２つのデバイスグループを含む場合を示している。パッケージングモジュールは、第１のデバイスグループ２０および第２のデバイスグループ３０を含む。第１のデバイスグループ２０および第２のデバイスグループ３０のそれぞれは、少なくとも１つのデバイスを含む組合せである。第１のデバイスグループ２０は、デバイスを１つしか含まないこともあるし、２つ以上のデバイスを含むこともある。第１のデバイスグループ２０が２つ以上のデバイスを含むときには、この２つまたは２つのデバイスは、電磁干渉を引き起こさないものとすることを理解されたい。第２のデバイスグループ３０については、第１のデバイスグループ２０の説明が参照され得る。本明細書では、詳細について説明しない。第１のデバイスグループ２０および第２のデバイスグループ３０が特にグループ化によって得られるときには、第１のデバイスグループ２０と第２のデバイスグループ３０内のデバイスの数量は、同じであることもあるし、異なることもある。例えば、第１のデバイスグループ２０は、Ｎ個のデバイスを含み、第２のデバイスグループ３０も、Ｎ個のデバイスを含み、Ｎは自然数である。代替として、第１のデバイスグループ２０は、Ｎ個のデバイスを含み、第２のデバイスグループ３０は、Ｍ個のデバイスを含み、ＮとＭは等しくない自然数である。
任意選択の解決策では、パッケージングモジュールは、モールドコンパウンド４０をさらに含み、モールドコンパウンド４０は、少なくとも２つのデバイスグループをラッピングして、各デバイスグループ内のデバイスを保証するように構成される。モールドコンパウンド４０は、異なる材料で作製されることがある。例えば、モールドコンパウンド４０は、エポキシ樹脂、アクリル樹脂材料、誘電材料、熱硬化性材料、熱可塑性材料、ゴム、または別の絶縁性材料で作製されることがある。作製時、モールドコンパウンド４０は、射出プロセスを用いて成形用具内で形成されることがあり、モールドコンパウンド４０は、各デバイスグループ内のデバイスをラッピングして、各デバイスを保護し、デバイス間の分離を実行する。
遮蔽構造は、電磁干渉を回避するために、上記の少なくとも２つのデバイスグループを遮蔽するように構成される。遮蔽構造は、遮蔽マスク６０と、仕切構造５０とを含む。遮蔽マスク６０は、基板１０の表面の少なくとも一部分と対向し、基板１０の接地層に電気的に接続されて接地を実施する。遮蔽マスク６０と基板１０とが包囲して収容空間を形成し、第１のデバイスグループ２０および第２のデバイスグループ３０は、遮蔽マスク６０および基板１０によって包囲される空間に収容される。遮蔽マスク６０には、様々な構造が使用され得る。例えば、遮蔽マスク６０は、モールドコンパウンド４０を被覆する金属層であることもあるし、筐体構造であることもある。
仕切構造５０は、遮蔽マスク６０内に配置され、遮蔽マスク６０に電気的に接続される。さらに、仕切構造５０は、遮蔽マスク６０内の空間を複数の部分空間に分割する。各部分空間は、対応して１つのデバイスグループを収容し、各部分空間は、遮蔽マスク６０および仕切構造５０によって形成される遮蔽された空間である。
第１のデバイスグループ２０および第２のデバイスグループ３０は、例として用いられている。第１のデバイスグループ２０と第２のデバイスグループ３０の間で電磁分離が実行されるときには、仕切構造５０は、第１のデバイスグループ２０および第２のデバイスグループ３０上で電磁分離を実行するように構成される。少なくとも２つのデバイスグループがあるとき、例えば３つまたは４つのデバイスグループがあるときには、仕切構造５０は、その少なくとも２つのデバイスグループ中の隣接する２つのデバイスグループごとの間で電磁分離を実行することができる必要があることを理解されたい。パッケージングモジュールがモールドコンパウンド４０を有するときには、仕切構造５０は、仕切構造５０の配列を容易にするために、モールドコンパウンド４０に埋め込まれることもある。
隣接する２つのデバイスグループごとの間の仕切構造５０は、同様の構造を有する。したがって、第１のデバイスグループ２０と第２のデバイスグループ３０の間の仕切構造５０は、説明のための例として用いられているものである。
図２ａおよび図２ｂを合わせて参照すると、図２ｂは、仕切構造の局所上面図である。説明を容易にするために、方向ａおよび方向ｂを定義する。方向ａは、第１のデバイスグループ２０と第２のデバイスグループ３０の配列方向であり、方向ｂは、第１のデバイスグループ２０と第２のデバイスグループ３０の間で信号分離が必要とされる方向である。方向ｂおよび方向ａが位置する平面は、基板１０の支承表面と平行である。方向ｂは、方向ａに対して直交することもあるし、方向ａと角度を形成することもあり、この角度は、０°より大きく９０°より小さい任意の鋭角であり得、例えば、この角度は５°、１０°、３０°、５０°、６０°、または８９°であることがある。
仕切構造５０は、第１のデバイスグループ２０と第２のデバイスグループ３０の間に位置し、仕切構造５０の長さ方向は、第１のデバイスグループ２０と第２のデバイスグループ３０の間で信号分離が必要とされる方向に設定される、すなわち仕切構造５０の長さ方向は、方向ｂに沿っている。
仕切構造５０は、導電性ピラー５１と導電性接着剤５２が混合した構造である。仕切構造５０は、複数の導電性ピラー５１を含み、この複数の導電性ピラー５１は、２列に配列される。導電性ピラーの各列中の導電性ピラー５１は、方向ｂに配列され、２列の導電性ピラーは、方向ａに配列される。２列の導電性ピラー５１の中で、方向ａの２つの隣接する導電性ピラー５１の間に隙間が形成され、方向ｂの２つの隣接する導電性ピラー５１の間にも隙間が形成される。任意選択の解決策では、この２列の導電性ピラー中の導電性ピラー５１は一つ一つ整列される、すなわち方向ａには２つの導電性ピラー５１が一列に配列され、この複数の導電性ピラー５１は行列状に配列される。
導電性ピラー５１が基板１０上に配置されるとき、導電性ピラー５１は、基板１０の接地層に電気的に接続される。パッケージングモジュールがモールドコンパウンド４０を有するときには、モールドコンパウンド４０は、第１のデバイスグループ２０、第２のデバイスグループ３０、および複数の導電性ピラー５１をラッピングする。さらに、溝（図示せず。溝の形状については、導電性接着剤５２の形状が参照され得る）がモールドコンパウンド４０上に設けられ、この溝は、導電性接着剤５２を収容するように構成される。溝を充填するときに、導電性接着剤５２は、導電性ピラー５１に電気的に接続されて、仕切構造５０を形成する。
溝が形成されるとき、溝は導電性ピラー５１の２つの隣接する列の間に設けられ、溝の長さ方向は、方向ｂに沿っている。図２ｂでは、例えば、溝は長方形の溝であるが、本願のこの実施形態で設けられる溝は、代替として、楕円形または長くくびれた形など、別の形状であることもある。溝の形状に関わらず、各導電性ピラー５１の側壁の一部分のみが溝内で露出し、一部分がモールドコンパウンド４０によってラッピングされることは保証されなければならない。図２ｂに示される長方形の溝は、例として用いられているものであり、溝の底壁は、基板１０の支承表面である。各導電性ピラー５１の側壁の一部分は、溝内で露出する、すなわち各導電性ピラー５１の構造の一部分は、溝内に突出している。
溝は、様々なプロセスを用いて作製され得る。例えば、溝は、レーザエッチングによって、または別のエッチング方式で、形成されることがある。レーザ切断では、加工物に集束した高出力密度のレーザビームが照射され、照射された材料が急速に溶融し、蒸発し、切除され、または着火点に到達し、同時に溶融した材料がビームと同軸の高速の空気流を用いて吹き飛ばされて、加工物を切断するようになっている。レーザ切断方式では、溝の開口の精度が保証されることが可能であるので、導電性ピラー５１の側壁の一部分が溝内で露出することが保証される。
溝を充填するときには、導電性接着剤５２は、溝全体を完全に充填する。充填された導電性接着剤５２が、溝内で露出している各導電性ピラー５１の側壁の一部分をラッピングし、導電性ピラー５１に導電的に接続される。導電性接着剤５２が配置されたとき、導電性接着剤５２が、任意の隣接する導電性ピラー５１の間の隙間を充填し、任意の隣接する導電性ピラー５１が、導電性接着剤５２を用いて電気的に接続されるので、導電性ピラー５１と導電性接着剤５２とで壁面のような構造を形成することができることは、図２ａおよび図２ｂから分かる。導電性ピラー５１および導電性接着剤５２の配置方式に関連して、仕切構造５０は、導電性ピラー５１を主要構造として用い、導電性接着剤５２を接続構造として用いて複数の導電性ピラー５１を直列に接続することによって形成された壁面構造として見なされ得る。導電性ピラー５１および導電性接着剤５２が選択されるときには、導電性ピラー５１の導電率は、導電性接着剤５２の導電率より大きくして、導電性ピラー５１を用いることによって仕切構造５０の導電率が高められるようにする。さらに、仕切構造５０が導電性ピラー５１と導電性接着剤５２を混合することによって形成されるときには、仕切構造５０による電磁信号の反射を改善し、仕切構造５０の分離度を改善するために、導電性ピラー５１の側部表面（モールドコンパウンド４０によってラッピングされた側壁の一部分の表面）が、電磁信号反射表面として使用されることもある。
任意選択の解決策では、溝内で露出する導電性ピラー５１の側壁の一部分の面積は、導電性ピラー５１の側壁の面積の１／４から１／２を占める。例えば、溝内で露出する導電性ピラー５１の側壁の一部分の面積は、導電性ピラー５１の側壁の総面積の１／２、１／３、または１／４など、異なる比率を占める。この配列方式では、導電性ピラー５１と導電性接着剤５２の間の接触面積が保証され、仕切構造５０の抵抗が低減され、導電性接着剤５２の量も低減されることが可能である。
任意選択の解決策では、仕切構造５０の体積Ｖ２に対する複数の導電性ピラー５１の総体積Ｖ１の比は、１０％以上、３０％以下である。複数の導電性ピラー５１の総体積Ｖ１は、複数の導電性ピラー５１の体積ｖの和であり、仕切構造５０の体積Ｖ２は、複数の導電性ピラー５１の総体積Ｖ１と導電性接着剤５２の体積Ｖ３の和である。例えば、Ｖ１：Ｖ２の比は、１０％、１５％、２０％、２５％、または３０％など、１０％から３０％の任意の値であり得る。この比が用いられるときには、配置された導電性ピラー５１が仕切構造５０全体の導電率を改善することができることが保証されることが可能である。さらに、この比の導電性ピラー５１が使用されるとき、および仕切構造５０の総体積Ｖ２が変更されないときには、導電性接着剤５２の量は、従来の技術で導電性接着剤を用いて作製された等体積の仕切構造と比較して、１０％から３０％低減されることが可能である。
任意選択の解決策では、従来の技術における溝開口プロセスに適い、溝のサイズを低減し、それにより導電性接着剤５２の量を低減するために、導電性ピラー５１の間の距離は、５０μｍ以上、１００μｍ以下である。例えば、導電性ピラー５１の間の距離は、５０μｍ、８０μｍ、１２０μｍ、２００μｍ、２４０μｍ、２８０μｍ、または１００μｍなど、５０μｍから１００μｍの任意の距離であり得る。導電性ピラー５１の間の距離とは、方向ａの２つの隣接する導電性ピラー５１の間の距離、および方向ｂの２つの隣接する導電性ピラー５１の間の距離を含むことを理解されたい。
導電性ピラー５１は、様々な材料で作製される導電性ピラーであり得る。例えば、導電性ピラー５１は、銅、アルミニウム、鉄、銀、または金など、共通の導電性材料で作製されることもある。好ましくは、導電性ピラー５１は、良好な導電率および比較的低いコストを有する銅ピラーである。銀接着剤が導電性接着剤５２に使用され、銅ピラーが導電性ピラー５１に使用されるときには、仕切構造５０のコストが低減されることが可能である。さらに、この導電性ピラー５１および導電性接着剤５２の配列方式では、導電性接着剤５２の量がさらに低減されることが可能であり、仕切構造５０のコストもさらに低減されることが可能である。
導電性ピラー５１は、様々な形状であり得る。例えば、導電性ピラー５１は、長方形、楕円形、円筒形など、様々な形状のピラーであり得る。本願のこの実施形態では、導電性ピラー５１は、円筒形であることが好ましい。一方では作製が好都合であり、他方では導電性ピラーが好都合に導電性接着剤５２に接続される。さらに、導電性ピラー５１は、一定の直径を有する直線状の円筒形であることもあるし、個々の応用時の実際の要件に基づいて決定されることが可能な可変の直径を有する段付きのピラーまたは先細のピラーであることもある。
任意選択の解決策では、導電性ピラー５１が円筒形であるときには、導電性ピラー５１が特定の体積を有することを保証するために、導電性ピラー５１の直径は、２０μｍ以上、５０μｍ以下である。例えば、導電性ピラー５１の直径は、２０μｍ、２５μｍ、３０μｍ、３５μｍ、４０μｍ、４５μｍ、または５μｍなど、２０μｍから５０μｍの任意のサイズであり得る。
導電性ピラー５１が基板１０の接地層に電気的に接続されるとき、各導電性ピラー５１は、基板１０上のパッドを用いて接地層に電気的に接続される。導電性ピラー５１は、様々な方式でパッドに接続され得る。例えば、２列の導電性ピラー５１が、ワイヤボンディングプロセスを用いて基板１０に埋め込まれることもある。ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）は、細い金属ワイヤを通して熱、圧力、または超音波エネルギーを用いて基板１０のパッドに金属リードをしっかりと結合するものである。代替として、導電性ピラー５１は、アルゴンアーク溶接またはレーザ溶接など様々な溶接方式で導電的に接続され得る。
任意選択の解決策では、基板１０のパッドの直径は、導電性ピラー５１の直径より大きい。例えば、パッドの直径は、導電性ピラー５１の直径より大きい６０μｍ、７０μｍ、または８０μｍなど、異なるサイズであり得る。比較的大きなサイズを有するパッドが使用されるときには、導電性ピラー５１とパッドの間の溶接が容易になり、この比較的大きなサイズを有するパッドを用いることにより、導電性ピラー５１と接地層の間の電気的接続効果も改善されることが可能である。
任意選択の解決策では、基板１０のパッドの一部分が溝内で露出しており、導電性接着剤５２が溝を充填するときに、導電性接着剤５２は、溝内で露出しているパッドに電気的に接続されることが可能である。仕切構造５０と接地層の間の電気的接続効果が改善され、仕切構造５０の電磁分離効果はさらに改善される。
仕切構造５０が遮蔽マスク６０に電気的に接続されるとき、このことは、限定されるわけではないが、仕切構造５０の上端部および側壁が遮蔽マスクの上壁および側壁にそれぞれ電気的に接続されること、すなわち仕切構造５０の上端部が遮蔽マスク６０の上壁に電気的に接続されること、または仕切構造５０の側端部が遮蔽マスク６０の側壁に電気的に接続されることを含む。説明を容易にするために、図２ａにおいて方向ｃを導入する。方向ｃは、基板１０の支承表面に対して直交し、また方向ａおよび方向ｂに対しても別個に直交する。図２ａに示されるように、仕切構造５０の高さは方向ｃに沿っており、仕切構造５０の上端部とは、基板１０とは反対側に向いている仕切構造５０の端部表面を指す。仕切構造５０が配置されるとき、仕切構造５０の上端部は、遮蔽マスク６０の上部表面（遮蔽マスク６０の、基板１０に対向する、第１のデバイスグループ２０が配置される配置表面の表面）に電気的に接続される。遮蔽マスク６０に金属層が使用されるときには、仕切構造５０は、モールドコンパウンド４０の外部に露出しており、この金属層がモールドコンパウンド４０上に形成されたとき、この金属層は、仕切構造５０の上端部を被覆し、仕切構造５０に電気的に接続される。
仕切構造５０の上端部は、様々な方式で遮蔽マスク６０の上部表面に電気的に接続され得る。例えば、遮蔽マスク６０は、導電性接着剤５２のみを用いて仕切構造５０に電気的に接続され、導電性ピラー５１は、遮蔽マスク６０に直接的には電気的に接続されない。図２ａに示されるように、遮蔽マスク６０は、導電性接着剤５２を被覆し、導電性接着剤５２に電気的に接続される。導電性ピラー５１と遮蔽マスク６０の間に隙間が形成され、導電性ピラー５１は、導電性接着剤５２を用いて遮蔽マスク６０に電気的に接続される。例えば、導電性ピラー５１と遮蔽マスク６０の間に形成される隙間は、３００μｍ以下である。具体的には、導電性ピラー５１と遮蔽マスク６０の間の隙間は、方向ｃに１０μｍ、２０μｍ、５０μｍ、１００μｍ、１２０μｍ、１５０μｍ、２００μｍ、２５０μｍ、２９０μｍ、または３００μｍなど３００μｍ以下のサイズの任意の隙間であり得る。この構造が用いられるときには、導電性ピラー５１の長さは、遮蔽マスク６０の内壁からの最小距離が３００μｍ以下であるということを満たして、導電性ピラー５１が十分な高さを有することを保証し、それにより第１のデバイスグループ２０と第２のデバイスグループ３０の間の分離効果を改善する。仕切構造５０が遮蔽マスク６０に接続されるとき、代替として、仕切構造は、導電性ピラー５１を用いて遮蔽マスク６０に接続されることもある。すなわち、導電性ピラー５１の上端部が遮蔽マスク６０の内壁に接触し、導電性ピラーが遮蔽マスクに直接接続される。導電性ピラー５１が遮蔽マスク６０に直接接続されるときには、複数の導電性ピラー５１が第１のデバイスグループ２０を第２のデバイスグループ３０から分離し、第１のデバイスグループ２０と第２のデバイスグループ３０の間の分離効果が改善されることが可能である。
本願のこの実施形態で提供される仕切構造５０の効果の理解を容易にするために、以下、図３を参照して仕切構造について述べる。図３は、以下の表中の様々な周波数信号についての様々な電気導電率の材料のシミュレーションを示す概略図の例である。図３から、低い導電率を有する構造の電磁遮蔽効果は、高い導電率を有する構造の電磁遮蔽効果より低いことが分かる。例えば、低周波数信号についての遮蔽効果は、１５ｄｂに達することができ、高周波数信号についての遮蔽効果は、２から８ｄｂに達することができる。従来の技術の金属接着剤材料は多孔性構造であり、その電気導電率は約５ｅ5Ｓ／ｍであり、これは、純粋な銅材料の電気導電率（５．７ｅ7）より約２桁低い。したがって、金属接着剤材料の電磁効果も低い。ただし、この実施形態で提供される仕切構造５０には銅ピラーと銀接着剤とが混合する構造が使用され、構造全体の導電率は改善されることが可能である。したがって、より良好な電磁遮蔽効果が実現されることが可能である。
本願のこの実施形態で提供されるパッケージングモジュールの作製プロセスの理解を容易にするために、以下、パッケージングモジュールの作製プロセスについて詳細に述べる。
本願の実施形態によるパッケージングモジュールを作製する方法は、以下のステップを含む。
ステップ００１：少なくとも２つのデバイスグループを基板上に配置する。
図４ａに示されるように、このステップは、基板１０を作製することを含み、基板１０は、印刷回路基板または別のタイプの基板であり得る。ただし、基板のタイプに関わらず、基板１０は、少なくとも１つの金属配線層を含む。金属配線層は、少なくとも２つのデバイスグループに電気的に接続された回路層および接地層を含む。さらに、複数のパッド、例えば上記の少なくとも２つのデバイスグループに電気的に接続されるように構成されたパッド、および遮蔽構造に電気的に接続されるように構成されたパッドが、基板１０上にさらに配置される。図４ｂに示されるように、上記の少なくとも２つのデバイスグループが配置されるとき、図４ｂに示される第１のデバイスグループ２０および第２のデバイスグループ３０などのデバイスは、基板１０の支承表面上に載置される。デバイスグループ内のデバイスは、様々なアクティブもしくはパッシブのデバイス、チップ、分離された構成要素、または構成要素パッケージ（パッケージングされたチップ）を含み得る。
ステップ００２：基板の接地層に電気的に接続された複数の導電性ピラーを基板１０上に配置する。この複数の導電性ピラーは、間隔を空けて配列され、隣接する２つのデバイスグループごとの間の分離を実行する。
図４ｃに示されるように、信号分離領域が、２つのデバイスグループの間に設計され、２列の導電性ピラー５１が、ワイヤボンディングプロセスを用いて信号分離領域に埋め込まれる。ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）は、細い金属ワイヤを通して熱、圧力、または超音波エネルギーを用いて基板１０のパッドに金属リードをしっかりと結合するものである。銅ピラーが導電性ピラー５１に使用されることがあり、銅ピラーの直径は、３０μｍであることがあり、銅ピラーに接続されたパッドの直径は、６０μｍであることがある。２つの隣接する銅ピラーの中心間の距離は、１５０μｍ以上、３００μｍ以下である。さらに、銅ピラーの高さは、パッケージ内のシステム全体のモールドコンパウンドの高さより高くならないように設定され、可能な高さの範囲は、０．１ｍｍから１．５ｍｍである。
ステップ００３：複数の導電性ピラーの間の隙間を導電性接着剤で充填し、導電性接着剤と隣接する導電性ピラーとを電気的に接続する。
図４ｄに示されるように、モールドコンパウンド４０は、第１のデバイスグループ２０、第２のデバイスグループ３０、および複数の導電性ピラー５１をパッケージングするために、第１のデバイスグループ２０、第２のデバイスグループ３０、および複数の導電性ピラー５１をラッピングするように配置される。例えば、モールドコンパウンド４０は、エポキシ樹脂、アクリル樹脂材料、誘電材料、熱硬化性材料、熱可塑性材料、ゴム、または別の絶縁性材料で作製されることがある。作製プロセスを通じて、絶縁層は、射出プロセスを用いて成形用具内で形成されることがある。少なくとも２つのデバイスグループがあるときには、モールドコンパウンド４０は、この少なくとも２つのデバイスグループをラッピングする。
図４ｅに示されるように、１つの溝が、隣接する２列の導電性ピラーの間に設けられ、各導電性ピラーの側壁の一部分は、モールドコンパウンドによってラッピングされ、側壁の一部分は、溝内に露出する。具体的には、溝４１が、レーザを用いて銅ピラー領域（隣接する２列の銅ピラーの間）にエッチングされる。例えば、レーザ切断プロセスが使用されることがある。レーザ切断では、加工物に集束した高出力密度のレーザビームが照射され、照射された材料が急速に溶融し、蒸発し、切除され、または着火点に到達し、同時に溶融した材料がビームと同軸の高速の空気流を用いて吹き飛ばされて、加工物を切断するようになっている。様々な波長のレーザエネルギーに対するモールドコンパウンド４０に使用される材料の吸収感度に基づいて、選択的な溝の開口が実施されることが可能である。溝の開口中には、モールドコンパウンド４０の絶縁材料のみが選択的に除去され、導電性ピラー５１は除去されずに残る。したがって、各導電性ピラー５１の側壁の一部分が、溝４１内に露出する。任意選択で、溝の幅は、１００μｍ以上、３００μｍ以下である。例えば、溝の幅は、１００μｍ、１５０μｍ、２００μｍ、２５０μｍ、または３００μｍなど、１００μｍから３００μｍの任意の幅であり得る。溝の幅とは、第１のデバイスグループ２０および第２のデバイスグループ３０の配列方向の溝４１の幅である。任意選択で、溝の開口中に、銅ピラーの上端部は、露出することもあれば、露出しないこともある。
図４ｆに示されるように、溝は導電性接着剤で充填され、導電性接着剤が、溝内に露出している各導電性ピラーの側壁の一部分をラッピングする。溝を導電性接着剤５２で充填することにより、導電性ピラー５１と導電性接着剤５２は電気的に接続されて、仕切構造５０を形成する。具体的には、エッチングされた溝は、導電性接着剤５２の材料で充填される。導電性ピラー５１の部分的に露出した表面は、導電性接着剤５２の材料と電気的に連絡する。本願のこの実施形態では、銀接着剤材料が導電性接着剤５２に使用されることがあり、銀接着剤は、流動性を有し、特定の圧力および温度の条件で溝構造を完全に充填することができ、銀接着剤が導電性ピラー５１と良好に接触することが保証されることが可能である。銀接着剤材料が充填された後で、銀接着剤材料に対して熱硬化処置が実行される。例えば、１００℃から１７５℃で０．５時間から２時間の焼付けの硬化プロセスが使用されることがある。
ステップ００４：遮蔽マスク６０を作製する。
図４ｇに示されるように、遮蔽マスク６０が、パッケージングモジュール全体の上側表面および側壁に取り付けられる。導電性接着剤５２と遮蔽マスク６０の間の電気的導通が実施される。遮蔽マスク６０は、物理スパッタリング堆積プロセスを用いて作製されることがある。ステンレス鋼層もしくは銅層の単独層方式、またはステンレス鋼層と銅層の多層組合せ方式が、遮蔽マスク６０に使用されることがある。ステンレス鋼に加えて、銅、ニッケル、およびアルミニウムなど、別の堆積可能な金属材料が、遮蔽マスク６０に使用されることもある。さらに、遮蔽マスク６０は、金属の化学蒸着または電気めっきなどによって作製されることもある。作製された遮蔽マスク６０は、仕切構造５０および基板１０の接地層に電気的に接続される。遮蔽マスク６０と仕切構造５０の間の電気的接続方式については、前述の実施形態における関係する構造の説明が参照され得る。本明細書では、詳細について説明しない。
この記述から、この作製方法を用いて作製されたパッケージングモジュールを用いることにより、導電性ピラー５１と導電性接着剤５２とが仕切構造５０を形成し、一方では、導電性ピラー５１の導電率を導電性接着剤５２のそれより高くして仕切構造５０の導電率を改善し、他方では、導電性ピラー５１が仕切構造５０の一部分として使用されて、導電性接着剤５２の量が低減されることが可能であり、遮蔽構造全体のコストが低減されることが可能であり、それによりパッケージングモジュール全体のコストを低減することが分かる。
図５ａは、本願の実施形態によるパッケージ内のシステムの変形構造であり、図５ｂは、仕切構造５０の上面図である。図５ａおよび図５ｂ中のいくつかの参照符については、図２ａおよび図２ｂ中の同じ参照符が参照され得る。図５ａおよび図５ｂに示される仕切構造５０中には、複数の導電性ピラー５１が２列に配列され、導電性ピラーの各列中の導電性ピラー５１は、方向ｂに配列され、２列の導電性ピラーは、方向ａに配列される。２列の導電性ピラー５１の中で、方向ａの２つの隣接する導電性ピラー５１の間に隙間が形成され、方向ｂの２つの隣接する導電性ピラー５１の間にも隙間が形成される。任意選択の解決策では、この２列の導電性ピラー５１中の導電性ピラー５１は、互い違いになっている。すなわち、この２列の導電性ピラー５１の位置は、方向ｂに互い違いになっている。導電性接着剤５２が充填されるとき、導電性接着剤５２は、溝内で露出している各導電性ピラー５１の側壁の一部分をラッピングする。図５ｂに示される導電性ピラー５１の配列方式では、２列の互い違いの導電性ピラー５１中の導電性ピラー５１のより多くの側壁が方向ｂに露出するので、より多くの電磁信号反射表面が設けられることが可能であり、これによりより良好な電磁遮蔽効果を実現することができる。
図６ａは、本願の実施形態によるパッケージ内のシステムの変形構造であり、図６ｂは、仕切構造５０の上面図である。図６ａおよび図６ｂ中のいくつかの参照符については、図２ａおよび図２ｂ中の同じ参照符が参照され得る。図６ａおよび図６ｂに示される仕切構造５０中には、複数の導電性ピラー５１が２列に配列される。導電性接着剤５２を充填するために、隣接する４つの導電性ピラー５１ごとの間に１つの充填孔が設けられ、各導電性ピラー５１の側壁の一部分が、対応する充填孔内に露出する。図６ｂに示される構造は、例として用いられている。任意の隣接する４つの導電性ピラー５１の間に１つの充填孔が設けられ、複数の充填孔は、方向ｂに配列される。充填孔と導電性ピラー５１の列（方向ａに１列に配列された導電性ピラー５１）とは、互い違いになっている。各導電性ピラー５１は、少なくとも１つの充填孔に対応し、各導電性ピラー５１の側壁の一部分が、対応する充填孔内に露出する。導電性接着剤５２は、各充填孔を充填し、対応する充填孔内に露出する各導電性ピラー５１の側壁の一部分をラッピングする。図６ｂに示される構造は、例として用いられている。各充填孔を充填する導電性接着剤５２は、充填孔内に露出する各導電性ピラー５１の側壁の一部分に電気的に接続される。複数の導電性ピラー５１は、充填孔と１列の導電性ピラー５１とが互い違いになるような方式で、互いに導電的に接続される。上記の構造が使用されるときには、図２ａおよび図２ｂに示される溝開口方式と比較して、銀接着剤の量がさらに低減されることが可能であり、遮蔽構造のコストが低減されることが可能であり、パッケージングモジュールのコストも低減されることが可能である。
任意選択の解決策では、充填孔の直径は、１００μｍ以上、３００μｍ以下であることがある。例えば、充填孔の直径は、１００μｍ、１５０μｍ、２００μｍ、２５０μｍ、または３００μｍなど、１００μｍから３００μｍの任意のサイズであり得る。この孔の直径が用いられるときには、導電性ピラー５１間の電気的接続が保証されることが可能であり、形成される仕切構造５０の抵抗が低減されることが可能であり、導電性接着剤５２の量も可能な限り低減されることが可能である。
上記の構造が用いられるとき、対応する作製方法は、図２ａおよび図２ｂに対応する作製方法と同様である。唯一の相違点は、導電性ピラー５１間の隙間を導電性接着剤５２で充填し、導電性接着剤と導電性ピラー５１とを電気的に接続するステップにある。充填孔構造が使用されるときには、このステップは、モールドコンパウンド４０が配置されて、第１のデバイスグループ２０、第２のデバイスグループ３０、および複数の導電性ピラー５１をラッピングするというものであることがある。具体的な解決策については、図４ｄの関係する説明が参照され得る。隣接する４つの導電性ピラー５１ごとの間に１つの充填孔が設けられ、各導電性ピラー５１の側壁の一部分がモールドコンパウンドによってラッピングされ、側壁の一部分が、対応する充填孔内に露出する。孔開口プロセスについては、溝開口プロセスが参照され得る。本明細書では、詳細について説明しない。導電性接着剤５２は、充填孔を充填し、対応する充填孔内に露出する各導電性ピラー５１の側壁の一部分をラッピングする。導電性接着剤５２の材料および充填プロセスについては、図４ｅの関係する説明が参照され得る。本明細書では、詳細について説明しない。
図７ａは、本願の実施形態によるパッケージ内のシステムの変形構造であり、図７ｂは、仕切構造５０の上面図である。図７ａおよび図７ｂ中のいくつかの参照符については、図２ａおよび図２ｂ中の同じ参照符が参照され得る。図７ａおよび図７ｂに示される仕切構造５０中には、複数の導電性ピラー５１が３列に配列され、各列の導電性ピラー５１は、方向ｂに配列され、導電性ピラー５１の３つの列は、方向ａに配列される。３列の導電性ピラー５１の中で、方向ａの２つの隣接する導電性ピラー５１の間に隙間が形成され、方向ｂの２つの隣接する導電性ピラー５１の間にも隙間が形成される。任意選択の解決策では、この３列の導電性ピラー５１中の導電性ピラー５１は一つ一つ整列される、すなわち方向ａには３つの導電性ピラー５１が一列に配列され、この複数の導電性ピラー５１は行列状に配列される。モールドコンパウンド４０は２つの溝を備え、この２つの溝は方向ｂに配列され、１列の導電性ピラー５１が、２つの溝の間に位置する。各導電性ピラー５１の側壁の一部分は、対応する溝内に露出する。導電性接着剤５２が充填されたとき、導電性接着剤５２は、溝内に露出する導電性ピラー５１の側壁の一部分に電気的に接続される。図７ａおよび図７ｂから、本願のこの実施形態で提供される仕切構造５０では、代替として複数列の導電性ピラー５１が使用されることもあり、第１のデバイスグループ２０を第２のデバイスグループ３０から分離する効果も実現されることが可能であることが分かる。
図８ａは、本願の実施形態によるパッケージ内のシステムの変形構造であり、図８ｂは、仕切構造５０の上面図である。図８ａおよび図８ｂ中のいくつかの参照符については、図２ａおよび図２ｂ中の同じ参照符が参照され得る。図９ａおよび図９ｂに示される仕切構造５０中には、複数の導電性ピラー５１が３列に配列され、各列の導電性ピラー５１は、方向ｂに配列され、導電性ピラー５１の３つの列は、方向ａに配列される。３列の導電性ピラー５１の中で、方向ａの２つの隣接する導電性ピラー５１の間に隙間が形成され、方向ｂの２つの隣接する導電性ピラー５１の間にも隙間が形成される。任意選択の解決策では、この３列の導電性ピラー５１中の導電性ピラー５１は一つ一つ整列される、すなわち方向ａには３つの導電性ピラー５１が一列に配列され、この複数の導電性ピラー５１は行列状に配列される。溝が設けられるときには、複数の導電性ピラー５１の最外層の導電性ピラーの側壁の一部分は、溝内に露出し、真ん中の導電性ピラー５１の側壁は、溝内に露出する。導電性接着剤５２が充填されたとき、導電性接着剤５２は、溝内に露出する最外層の導電性ピラー５１の側壁の一部分をラッピングする。図８ａおよび図８ｂから、本願のこの実施形態で提供される仕切構造５０では、代替として複数列の導電性ピラー５１が使用されることもあり、第１のデバイスグループ２０を第２のデバイスグループ３０から分離する効果も実現されることが可能であることが分かる。
図９ａは、本願の実施形態によるパッケージ内のシステムの変形構造であり、図９ｂは、仕切構造５０の上面図である。図９ａおよび図９ｂ中のいくつかの参照符については、図２ａおよび図２ｂ中の同じ参照符が参照され得る。図９ａおよび図９ｂに示される仕切構造５０中には、複数の導電性ピラー５１が１列に配列される。図９ｂに示されるように、この複数の導電性ピラー５１は、方向ｂに１列に配列される。方向ｂには、隣接する導電性ピラー５１間に隙間がある。導電性接着剤５２は、隙間を充填し、導電性接着剤５２と複数の導電性ピラー５１とは互い違いになっており、複数の導電性ピラー５１が互いに電気的に接続されるようになっている。特に、導電性接着剤５２が配置されたときに、モールドコンパウンド４０は複数の充填孔を備え、各充填孔は、任意の２つの隣接する導電性ピラー５１の間に設けられる。図９ｂに示されるように、複数の充填孔は、方向ｂに配列され、充填孔と導電性ピラー５１とは、互い違いになっている。各導電性ピラー５１は、少なくとも１つの充填孔に対応し、各導電性ピラー５１の側壁の一部分は、対応する充填孔内に露出する。導電性接着剤５２が充填されたとき、導電性接着剤５２は、各充填孔を充填し、対応する充填孔内に露出する各導電性ピラー５１の側壁の一部分をラッピングする。すなわち、各充填孔内の導電性接着剤５２は、その充填孔内に露出する導電性ピラー５１の側壁の一部分をラッピングする。図９ｂに示される構造から、長さ方向が方向ｂに沿っている仕切構造５０もまた、第１のデバイスグループ２０を第２のデバイスグループ３０から分離するために導電性ピラー５１と導電性接着剤５２とを互い違いにする方式で形成され得ることが分かる。
任意選択の解決策では、充填孔の直径は、１００μｍ以上、３００μｍ以下であることがある。例えば、充填孔の直径は、１００μｍ、１５０μｍ、２００μｍ、２５０μｍ、または３００μｍなど、１００μｍから３００μｍの任意のサイズであり得る。この孔の直径が用いられるときには、導電性ピラー５１間の電気的接続が保証されることが可能であり、形成される仕切構造５０の抵抗が低減されることが可能であり、導電性接着剤５２の量も可能な限り低減されることが可能である。
上記の構造が用いられるとき、対応する作製方法は、図２ａおよび図２ｂに対応する作製方法と同様である。唯一の相違点は、導電性ピラー５１間の隙間を導電性接着剤５２で充填し、導電性接着剤と導電性ピラー５１とを電気的に接続するステップにある。充填孔構造が使用されるときには、このステップは、モールドコンパウンド４０が配置されて、第１のデバイスグループ２０、第２のデバイスグループ３０、および複数の導電性ピラー５１をラッピングするというものであることがある。具体的な解決策については、図４ｄの関係する説明が参照され得る。隣接する２つの導電性ピラー５１ごとの間に１つの充填孔が設けられ、各導電性ピラー５１の側壁の一部分がモールドコンパウンドによってラッピングされ、側壁の一部分が、対応する充填孔内に露出する。孔開口プロセスについては、溝開口プロセスが参照され得る。本明細書では、詳細について説明しない。導電性接着剤５２は、充填孔を充填し、対応する充填孔内に露出する各導電性ピラー５１の側壁の一部分をラッピングする。導電性接着剤５２の材料および充填プロセスについては、図４ｅの関係する説明が参照され得る。本明細書では、詳細について説明しない。
図２ｂ、図５ｂ、図６ｂ、図７ｂ、および図８ｂから、本願のこの実施形態で提供される複数の導電性ピラー５１は、複数列に配列されることがあり、各列の方向は、仕切構造の長さ方向であることが分かる。導電性接着剤５２が導電性ピラー５１の２つの隣接する列の間を充填し、導電性ピラー５１の側壁の一部分が導電性接着剤５２を用いてラッピングされるので、複数の導電性ピラー５１は、互いに電気的に接続されて、仕切構造５０を形成することができる。もちろん、代替として、導電性ピラー５１は、１列に配列されることもある。図９ｂに示されるように、この複数の導電性ピラー５１もまた、互いに電気的に接続されて、仕切構造５０を形成することができる。上記の例のいくつかの仕切構造５０では、全ての仕切構造５０が、直線状に配列されることを理解されたい。ただし、本願のこの実施形態で使用される仕切構造５０は、上記の直線タイプに限定されず、代替として別の方式が使用されることもある。導電性ピラー５１と導電性接着剤５２とが混合する方式で仕切構造５０が形成されている限り、仕切構造５０は本願のこの実施形態で適用され得る。例えば、代替として、Ｓ字形、円弧形、および波形など様々な形状が、仕切構造５０に使用され得る。仕切構造５０が様々な形状であるとき、導電性ピラー５１の対応する配列方式および導電性接着剤５２の充填方式が、仕切構造５０のその形状に適応されることがある。
複数のデバイスグループがあるときには、複数の仕切構造５０があることもあり、仕切構造５０の配列方式は、デバイスグループの配列方式に対応する。例えば、複数のデバイスグループがアレイ状に配列されるときには、仕切構造５０もまたグリッドを形成することがあり、各グリッドが、１つのデバイスグループに対応して収容することができる。各グリッドは、３つ、４つ、または５つなど、様々な数量の仕切構造５０によって包囲されることがある。複数のデバイスグループが１列に配列されるときにも、複数の仕切構造５０があることがあり、この複数の仕切構造５０は、平行に配列され、デバイスグループを収容する空間は、２つの隣接する仕切構造５０の間で分離される。
本願の実施形態は、電子デバイスをさらに提供し、この電子デバイスは、スマートフォン、スマートウォッチ、またはワイヤレスルータなどの小型の携帯可能電子デバイスなど、通信機能を有する電子デバイスである。これらの電子デバイスは、無線周波数干渉を受けやすいＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、およびセルラ信号に関係する無線周波数トランシーバ回路などのデバイス、ならびにプロセッサおよびメモリなど、クロック信号を必要とするその他のデバイスを含む。
本願のこの実施形態で提供される電子デバイスは、回路基板と、上記のうちのいずれか１つによるパッケージングモジュールとを含み、パッケージングモジュールは、回路基板に固定され、回路基板は、基板に電気的に接続される。図１０に示されるスマートウォッチは、例として用いられている。このスマートウォッチは、筐体１００と、筐体１００内に配置された回路基板２００とを含み、回路基板２００上に配置されたパッケージングモジュール３００をさらに含む。回路基板２００は、パッケージングモジュール３００の基板に電気的に接続されて、基板内でデバイスの機能を実施する。任意選択で、回路基板２００は、パッケージングモジュール３００の基板としてさらに使用され、それにより電子デバイス内の構造を単純化することもある。この構造では、導電性ピラーと導電性接着剤とが、仕切構造を形成する。一方で、導電性ピラーが仕切構造の一部分として使用されるとき、仕切構造の導電率を改善するために、導電性ピラーの導電率は、導電性接着剤のそれより高い。他方で、導電性ピラーが仕切構造の一部分として使用されるとき、導電性接着剤の量が低減されることが可能であり、遮蔽構造全体のコストも低減され、それにより電子デバイス全体のコストを低減することが可能である。
当業者なら、本願の趣旨および範囲を逸脱することなく様々な修正および変更を本願に加えることができることは明らかである。本願は、これらの修正および変更が以下の特許請求の範囲およびそれらの等価な技術によって定義される保護範囲に含まれる限り、本願のこれらの修正および変更をカバーするものと意図されている。
図２ａは、パッケージングモジュールが２つのデバイスグループを含む場合を示している。パッケージングモジュールは、第１のデバイスグループ２０および第２のデバイスグループ３０を含む。第１のデバイスグループ２０および第２のデバイスグループ３０のそれぞれは、少なくとも１つのデバイスを含む組合せである。第１のデバイスグループ２０は、デバイスを１つしか含まないこともあるし、２つ以上のデバイスを含むこともある。第１のデバイスグループ２０が２つ以上のデバイスを含むときには、この２つ以上のデバイスは、電磁干渉を引き起こさないものとすることを理解されたい。第２のデバイスグループ３０については、第１のデバイスグループ２０の説明が参照され得る。本明細書では、詳細について説明しない。第１のデバイスグループ２０および第２のデバイスグループ３０が特にグループ化によって得られるときには、第１のデバイスグループ２０と第２のデバイスグループ３０内のデバイスの数量は、同じであることもあるし、異なることもある。例えば、第１のデバイスグループ２０は、Ｎ個のデバイスを含み、第２のデバイスグループ３０も、Ｎ個のデバイスを含み、Ｎは自然数である。代替として、第１のデバイスグループ２０は、Ｎ個のデバイスを含み、第２のデバイスグループ３０は、Ｍ個のデバイスを含み、ＮとＭは等しくない自然数である。
任意選択の解決策では、従来の技術における溝開口プロセスに適い、溝のサイズを低減し、それにより導電性接着剤５２の量を低減するために、導電性ピラー５１の間の距離は、５０μｍ以上、１００μｍ以下である。例えば、導電性ピラー５１の間の距離は、５０μｍ、８０μｍ、または１００μｍなど、５０μｍから１００μｍの任意の距離であり得る。導電性ピラー５１の間の距離とは、方向ａの２つの隣接する導電性ピラー５１の間の距離、および方向ｂの２つの隣接する導電性ピラー５１の間の距離を含むことを理解されたい。
任意選択の解決策では、導電性ピラー５１が円筒形であるときには、導電性ピラー５１が特定の体積を有することを保証するために、導電性ピラー５１の直径は、２０μｍ以上、５０μｍ以下である。例えば、導電性ピラー５１の直径は、２０μｍ、２５μｍ、３０μｍ、３５μｍ、４０μｍ、４５μｍ、または５０μｍなど、２０μｍから５０μｍの任意のサイズであり得る。
図８ａは、本願の実施形態によるパッケージ内のシステムの変形構造であり、図８ｂは、仕切構造５０の上面図である。図８ａおよび図８ｂ中のいくつかの参照符については、図２ａおよび図２ｂ中の同じ参照符が参照され得る。図８ａおよび図８ｂに示される仕切構造５０中には、複数の導電性ピラー５１が３列に配列され、各列の導電性ピラー５１は、方向ｂに配列され、導電性ピラー５１の３つの列は、方向ａに配列される。３列の導電性ピラー５１の中で、方向ａの２つの隣接する導電性ピラー５１の間に隙間が形成され、方向ｂの２つの隣接する導電性ピラー５１の間にも隙間が形成される。任意選択の解決策では、この３列の導電性ピラー５１中の導電性ピラー５１は一つ一つ整列される、すなわち方向ａには３つの導電性ピラー５１が一列に配列され、この複数の導電性ピラー５１は行列状に配列される。溝が設けられるときには、複数の導電性ピラー５１の最外層の導電性ピラーの側壁の一部分は、溝内に露出し、真ん中の導電性ピラー５１の側壁は、溝内に露出する。導電性接着剤５２が充填されたとき、導電性接着剤５２は、溝内に露出する最外層の導電性ピラー５１の側壁の一部分をラッピングする。図８ａおよび図８ｂから、本願のこの実施形態で提供される仕切構造５０では、代替として複数列の導電性ピラー５１が使用されることもあり、第１のデバイスグループ２０を第２のデバイスグループ３０から分離する効果も実現されることが可能であることが分かる。

Claims (14)

  1. パッケージングモジュールであって、基板と、前記基板上に配置された少なくとも２つのデバイスグループと、前記少なくとも２つのデバイスグループを遮蔽するように構成された遮蔽構造とを備え、
    前記遮蔽構造は、仕切構造を備え、前記仕切構造は、前記少なくとも２つのデバイスグループの隣接する２つのデバイスグループごとの間で電磁分離を実行するように構成され、
    前記仕切構造は、複数の導電性ピラーと、導電性接着剤とを備え、前記複数の導電性ピラーは、前記基板の接地層に電気的に接続され、前記複数の導電性ピラーは、間隔を空けて配列され、前記導電性接着剤は、隣接する導電性ピラーごとの間の隙間を充填し、前記導電性接着剤は、隣接する導電性ピラーを電気的に接続し、
    前記導電性ピラーの導電率は、前記導電性接着剤の導電率より高い、パッケージングモジュール。
  2. 前記遮蔽構造は、遮蔽マスクをさらに備え、前記遮蔽マスクは、前記基板の表面の少なくとも一部分に対向し、前記基板の前記接地層に電気的に接続され、前記少なくとも２つのデバイスグループは、前記遮蔽マスクと前記基板とによって包囲された空間内に位置し、
    前記導電性接着剤は、前記遮蔽マスクに電気的に接続される請求項１に記載のパッケージングモジュール。
  3. 前記導電性ピラーは、前記遮蔽マスクの内壁と接触する請求項２に記載のパッケージングモジュール。
  4. 前記導電性ピラーと前記遮蔽マスクの間に隙間が形成され、前記導電性接着剤は、前記遮蔽マスクと前記導電性ピラーの間の前記隙間を充填する請求項２に記載のパッケージングモジュール。
  5. 前記導電性ピラーと前記遮蔽マスクの間に隙間が形成されるとき、前記隙間は、３００μｍ以下である請求項３に記載のパッケージングモジュール。
  6. 前記複数の導電性ピラーは、複数列に配列され、前記列の方向は、前記仕切構造の長さ方向であり、
    前記パッケージングモジュールは、モールドコンパウンドをさらに備え、前記少なくとも２つのデバイスグループは、全てが前記モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、
    隣接する２列の導電性ピラーの間に１つの溝が設けられ、各導電性ピラーの前記側壁の一部分は、前記溝内に露出し、
    前記導電性接着剤は、前記溝を充填し、前記溝内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする請求項１乃至５のいずれか一項に記載のパッケージングモジュール。
  7. 前記複数の導電性ピラーは、複数列に配列され、前記列の方向は、前記仕切構造の長さ方向であり、
    前記パッケージングモジュールは、モールドコンパウンドをさらに備え、前記少なくとも２つのデバイスグループは、全てが前記モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、
    隣接する４つの導電性ピラーごとの間に１つの充填孔が設けられ、各導電性ピラーの前記側壁の一部分は、対応する充填孔内に露出し、
    前記導電性接着剤は、各充填孔を充填し、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする請求項１乃至５のいずれか一項に記載のパッケージングモジュール。
  8. 前記複数の導電性ピラーは、１列に配列され、
    前記パッケージングモジュールは、モールドコンパウンドをさらに備え、前記少なくとも２つのデバイスグループは、前記モールドコンパウンド内に塑性的にパッケージングされ、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、
    隣接する２つの導電性ピラーごとの間に１つの充填孔が設けられ、各導電性ピラーの前記側壁の一部分は、対応する充填孔内に露出し、
    前記導電性接着剤は、各充填孔を充填し、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする請求項１乃至５のいずれか一項に記載のパッケージングモジュール。
  9. 前記仕切構造の体積に対する前記複数の導電性ピラーの総体積の比は、１０％以上、３０％以下である請求項１乃至８のいずれか一項に記載のパッケージングモジュール。
  10. 電子デバイスであって、回路基板と、請求項１乃至９のいずれか一項に記載のパッケージングモジュールとを備え、前記パッケージングモジュールは、前記回路基板に固定される電子デバイス。
  11. パッケージングモジュールを作製する方法であって、
    少なくとも２つのデバイスグループを基板上に配置するステップと、
    前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置するステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、ステップと、
    前記複数の導電性ピラーの間の隙間を導電性接着剤で充填し、隣接する導電性ピラーを電気的に接続するステップと、
    前記導電性ピラーおよび前記導電性接着剤を用いて隣接する２つのデバイスグループごとの間の電磁分離を実行するステップと
    を含む方法。
  12. 前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置する前記ステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、前記ステップは、
    前記複数の導電性ピラーを複数列に配列するステップと、
    モールドコンパウンドを配列して、前記少なくとも２つのデバイスグループおよび前記複数の導電性ピラーをラッピングするステップと、
    隣接する２列の導電性ピラーの間に１つの溝を設けるステップであって、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、前記側壁の一部分は、前記溝内に露出する、ステップと、
    前記溝を前記導電性接着剤で充填するステップであって、前記導電性接着剤は、前記溝内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする、ステップと
    を特に含む請求項１１に記載のパッケージングモジュールを作製する方法。
  13. 前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置する前記ステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、前記ステップは、
    前記複数の導電性ピラーを複数列に配列するステップと、
    モールドコンパウンドを配列して、前記少なくとも２つのデバイスグループおよび前記複数の導電性ピラーをラッピングするステップと、
    隣接する４つの導電性ピラーごとの間に１つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、前記側壁の一部分は、対応する充填孔内に露出する、ステップと、
    前記充填孔を前記導電性接着剤で充填するステップであって、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする、ステップと
    を特に含む請求項１１に記載のパッケージングモジュールを作製する方法。
  14. 前記基板の接地層に電気的に接続された複数の導電性ピラーを前記基板上に配置する前記ステップであって、前記複数の導電性ピラーは、間隔を空けて配列され、前記複数の導電性ピラーは、隣接する２つのデバイスグループごとの間の分離を実行する、前記ステップは、
    前記複数の導電性ピラーを１列に配列するステップと、
    モールドコンパウンドを配列して、前記少なくとも２つのデバイスグループおよび前記複数の導電性ピラーをラッピングするステップと、
    隣接する２つの導電性ピラーごとの間に１つの充填孔を設けるステップであって、各導電性ピラーの側壁の一部分は、前記モールドコンパウンドによってラッピングされ、前記側壁の一部分は、対応する充填孔内に露出する、ステップと、
    前記充填孔を前記導電性接着剤で充填するステップであって、前記導電性接着剤は、前記対応する充填孔内に露出する各導電性ピラーの前記側壁の前記一部分をラッピングする、ステップと
    を特に含む請求項１１に記載のパッケージングモジュールを作製する方法。
JP2023506142A 2020-07-31 2021-07-19 パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス Pending JP2023535813A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010757065.6A CN114068493A (zh) 2020-07-31 2020-07-31 一种封装模组及其封装方法、电子设备
CN202010757065.6 2020-07-31
PCT/CN2021/107095 WO2022022314A1 (zh) 2020-07-31 2021-07-19 一种封装模组及其封装方法、电子设备

Publications (1)

Publication Number Publication Date
JP2023535813A true JP2023535813A (ja) 2023-08-21

Family

ID=80037575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023506142A Pending JP2023535813A (ja) 2020-07-31 2021-07-19 パッケージングモジュールおよびそのためのパッケージング方法、ならびに電子デバイス

Country Status (7)

Country Link
US (1) US20230178496A1 (ja)
EP (1) EP4184574A4 (ja)
JP (1) JP2023535813A (ja)
KR (1) KR20230039697A (ja)
CN (1) CN114068493A (ja)
TW (1) TWI797695B (ja)
WO (1) WO2022022314A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238894A (zh) * 2023-09-26 2023-12-15 江苏卓胜微电子股份有限公司 封装结构、芯片结构及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US8669646B2 (en) * 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
TWI447888B (zh) * 2011-06-13 2014-08-01 Advanced Semiconductor Eng 具有凹部之半導體結構及其製造方法
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
DE112016006695T5 (de) * 2016-04-01 2018-12-06 Intel IP Corporation Gehäuse auf Antennengehäuse
US9935075B2 (en) * 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10134685B1 (en) * 2017-07-27 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method of fabricating the same
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10879169B2 (en) * 2018-12-26 2020-12-29 Qualcomm Incorporated Integrated inductors for power management circuits
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法

Also Published As

Publication number Publication date
TWI797695B (zh) 2023-04-01
TW202228264A (zh) 2022-07-16
EP4184574A1 (en) 2023-05-24
KR20230039697A (ko) 2023-03-21
US20230178496A1 (en) 2023-06-08
WO2022022314A1 (zh) 2022-02-03
CN114068493A (zh) 2022-02-18
EP4184574A4 (en) 2024-01-10

Similar Documents

Publication Publication Date Title
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US20200120810A1 (en) Board-level architecture, method for manufacturing board-level architecture, and mobile terminal
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
US20060091517A1 (en) Stacked semiconductor multi-chip package
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
US11233324B2 (en) Packaging structure and method for fabricating the same
US20130200509A1 (en) Semiconductor package
US8184449B2 (en) Electronic device having stack-type semiconductor package and method of forming the same
CN110808240A (zh) 层叠封装结构及其制造方法
CN114267664A (zh) 封装电路结构及其制作方法
US20130087896A1 (en) Stacking-type semiconductor package structure
CN112103196A (zh) 电磁屏蔽模组结构和电磁屏蔽模组结构的制备方法
US20230178496A1 (en) Packaging module and packaging method therefor, and electronic device
KR20190116887A (ko) 전자 소자 모듈 및 그 제조 방법
JP7472287B2 (ja) 電子素子、電子素子付き回路基板、および電子デバイス
CN210743941U (zh) 层叠封装结构
CN106328620B (zh) 集成电路封装体及其制造方法
CN111739876B (zh) 封装天线结构、其制作方法和电子设备
CN114375111B (zh) 一种封装模块、封装方法及电子设备
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP2007324294A (ja) 半導体装置
WO2023060432A1 (zh) 一种封装结构、电路板组件及电子设备
KR100781564B1 (ko) 회로 기판, 이의 제조 방법 및 이를 포함하는 반도체패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402