JP2023531570A - ゲート駆動回路及び表示パネル - Google Patents

ゲート駆動回路及び表示パネル Download PDF

Info

Publication number
JP2023531570A
JP2023531570A JP2021541539A JP2021541539A JP2023531570A JP 2023531570 A JP2023531570 A JP 2023531570A JP 2021541539 A JP2021541539 A JP 2021541539A JP 2021541539 A JP2021541539 A JP 2021541539A JP 2023531570 A JP2023531570 A JP 2023531570A
Authority
JP
Japan
Prior art keywords
clock signal
gate drive
stage
node
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021541539A
Other languages
English (en)
Other versions
JP7399172B2 (ja
Inventor
延慶 管
超 田
海明 曹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of JP2023531570A publication Critical patent/JP2023531570A/ja
Application granted granted Critical
Publication of JP7399172B2 publication Critical patent/JP7399172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Figure 2023531570000001
本発明はゲート駆動回路及び表示パネルを開示する。本発明に係るゲート駆動回路は、プルダウン制御モジュールが第２ノードの電位を間欠的にプルアップ又はプルダウンすることにより、第２ノードの電位を間欠的に高電位にする。第２ノードの高電位時間を効果的に減少させ、第２ノードに電気的に接続される薄膜トランジスタに順方向バイアス電圧が印加された後、十分な回復時間を持つことができることで、回路がより安定し、回路の信頼性を向上させる。
【選択図】図１

Description

本発明は、表示技術分野に関し、具体的にはゲート駆動回路及び表示パネルに関する。
液晶表示装置は、電子機器の表示部材として様々な電子機器に広く用いられているが、液晶表示装置における重要な構成要素の一つとしてＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ，ＧＯＡ）回路がある。これは、ゲート（Ｇａｔｅ）行走査駆動信号回路を従来の薄膜トランジスタ液晶ディスプレイアレイ（Ａｒｒａｙ）プロセスを用いてＡｒｒａｙ基板上に作製し、Ｇａｔｅをプログレッシブ走査する駆動方式を実現する技術である。
パネル内に用いられる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）のタイプによって、Ｎ型金属酸化物半導体（Ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ－Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＮＭＯＳ）と、Ｐ型金属酸化物半導体（Ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ－Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＰＭＯＳ）と、ＮＭＯＳとＰＭＯＳ ＴＦＴとを組み合わせた相補型金属酸化膜半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＣＭＯＳ）とに分けられる。同様に、ゲート駆動回路は、ＮＭＯＳ回路、ＰＭＯＳ回路及びＣＭＯＳ回路に分けられる。ＣＭＯＳ回路と比べて、ＮＭＯＳ回路は工程を省くことができ、歩留まりの向上及びコストの削減の両方に大きく寄与するため、安定したＮＭＯＳ回路を開発することが現実的な産業上のニーズを有する。ＮＭＯＳ ＴＦＴはキャリアが電子であり、移動度が高く、キャリアがホールであるＰＭＯＳに比べてデバイスがダメージを受けやすい。
本発明の発明者らは、従来技術の研究及び実施過程において、正常表示を保証するために、回路のプルダウン保持時にＴＦＴのゲート電位が長時間にわたって高電位状態にあると、ＴＦＴのバイアス電圧が過大となり、デバイスを破壊することを見出した。パネルの表示は、製品の高温信頼性が不十分であり、ゲート駆動回路の不良、画面の分割、画面の異常等が発生しやすい。
本発明は、トランジスタが長時間にわたってバイアス電圧状態にあることを防止することで、回路安定性を向上させ、ゲート駆動回路の不良を防止することができるゲート駆動回路及び表示パネルを提供する。
本発明は、カスケード配置された複数段のゲート駆動ユニットを含むゲート駆動回路であって、各段の前記ゲート駆動ユニットは、
第１ノードに電気的に接続され、前記第１ノードの電位を制御するためのプルアップ制御モジュールと、
前記第１ノード及び自段走査信号出力端子に電気的に接続され、前記第１ノードの電位の制御下で、前記自段走査信号出力端子の電位を引き上げるためのプルアップモジュールと、
前記自段走査信号出力端子に電気的に接続され、前記自段走査信号出力端子の電位を引き下げるためのプルダウンモジュールと、
第２ノード、前記第１ノード、第１クロック信号端子及び前記自段走査信号出力端子に電気的に接続され、前記第１クロック信号端子が入力された信号の制御下で、前記第２ノードの電位を間欠的に引き下げ、前記第１ノードの電位及び前記自段走査信号出力端子の電位を維持するためのプルダウン制御モジュールと、を含むゲート駆動回路を提供する。
所望により、本発明のいくつかの実施例において、前記プルアップ制御モジュールは、ゲートが第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が前段走査信号出力端子に電気的に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第１トランジスタと、一端が前記第１ノードに電気的に接続され、他端が前記自段走査信号出力端子に電気的に接続されるブートストラップ容量と、を含む。
所望により、本発明のいくつかの実施例において、前記プルアップモジュールは、ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が第３クロック信号端子に電気的に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第２トランジスタを含む。
所望により、本発明のいくつかの実施例において、前記プルダウンモジュールは、ゲートが第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第３トランジスタを含む。
所望により、本発明のいくつかの実施例において、前記プルダウン制御モジュールは、
ゲートが前記第１クロック信号端子に電気的に接続され、ソース又はドレインの一方が定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第４トランジスタと、
ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第５トランジスタと、
ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第６トランジスタと、
ゲートとソース又はドレインの一方とが第４クロック信号端子にそれぞれ電気的に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第７トランジスタと、
ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第８トランジスタと、を含む。
所望により、本発明のいくつかの実施例において、リセット信号及び定電圧ローレベル信号に接続されるとともに、前記第１ノード及び前記第２ノードに電気的に接続され、前記第１ノード及び前記第２ノードの電位をリセットするためのリセットモジュールをさらに含む。
所望により、本発明のいくつかの実施例において、前記リセットモジュールは、
ゲートが前記リセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第９トランジスタと、
ゲートが前記リセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第１０トランジスタと、を含む。
所望により、本発明のいくつかの実施例において、全スイッチ制御信号及び定電圧ローレベル信号に接続されるとともに、前記自段走査信号出力端子に電気的に接続され、前記全スイッチ制御信号及び前記定電圧ローレベル信号に基づいて各前記ゲート駆動ユニットの走査信号出力端子の電位を同時に制御するための全スイッチ制御モジュールをさらに含む。
所望により、本発明のいくつかの実施例において、前記全スイッチ制御モジュールは、ゲートが前記全スイッチ制御信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第１１トランジスタを含む。
所望により、本発明のいくつかの実施例において、前記ゲート駆動回路が第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号、第５クロック信号、第６クロック信号、第７クロック信号及び第８クロック信号に接続され、
前記ゲート駆動回路は、カスケード配置された複数の奇数段のゲート駆動ユニットと、カスケード配置された複数の偶数段のゲート駆動ユニットとを含み、
前記カスケード配置された複数の奇数段のゲート駆動ユニットが前記第１クロック信号、前記第３クロック信号、前記第５クロック信号及び前記第７クロック信号に接続され、
前記カスケード配置された複数の偶数段のゲート駆動ユニットが前記第２クロック信号、前記第４クロック信号、前記第６クロック信号及び前記第８クロック信号に接続される。
所望により、本発明のいくつかの実施例において、各段の前記ゲート駆動ユニットが第２クロック信号端子、第３クロック信号端子及び第４クロック信号端子にさらに電気的に接続され、
前記カスケード配置された複数の奇数段のゲート駆動ユニットにおいて、第１＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第３クロック信号に接続され、前記第１＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第５クロック信号に接続され、前記第１＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第１クロック信号に接続され、前記第１＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第７クロック信号に接続され、
第３＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第５クロック信号に接続され、前記第３＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第７クロック信号に接続され、前記第３＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第３クロック信号に接続され、前記第３＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第１クロック信号に接続され、
第５＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第７クロック信号に接続され、前記第５＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第１クロック信号に接続され、前記第５＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第５クロック信号に接続され、前記第５＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第３クロック信号に接続され、
第７＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第１クロック信号に接続され、前記第７＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第３クロック信号に接続され、前記第７＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第７クロック信号に接続され、前記第７＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第５クロック信号に接続され、
前記カスケード配置された複数の偶数段のゲート駆動ユニットにおいて、第２＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第４クロック信号に接続され、前記第２＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第６クロック信号に接続され、前記第２＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第２クロック信号に接続され、前記第２＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第８クロック信号に接続され、
第４＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第６クロック信号に接続され、前記第４＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第８クロック信号に接続され、前記第４＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第４クロック信号に接続され、前記第４＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第２クロック信号に接続され、
第６＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第８クロック信号に接続され、前記第６＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第２クロック信号に接続され、前記第６＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第６クロック信号に接続され、前記第６＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第４クロック信号に接続され、
第８＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第２クロック信号に接続され、前記第８＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第４クロック信号に接続され、前記第８＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第８クロック信号に接続され、前記第８＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第６クロック信号に接続され、ただし、ｋは０以上の整数である。
所望により、本発明のいくつかの実施例において、前記ゲート駆動回路が第１クロック信号、第２クロック信号、第３クロック信号及び第４クロック信号に接続される。
所望により、本発明のいくつかの実施例において、各段の前記ゲート駆動ユニットが第２クロック信号端子、第３クロック信号端子及び第４クロック信号端子にさらに電気的に接続され、
第１＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第１クロック信号、第２クロック信号に接続され、前記第１＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第４クロック信号、第３クロック信号に接続され、前記第１＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第２クロック信号、第１クロック信号に接続され、前記第１＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第３クロック信号、第４クロック信号に接続され、
第２＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第２クロック信号、第３クロック信号に接続され、前記第２＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第１クロック信号、第４クロック信号に接続され、前記第２＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第３クロック信号、第２クロック信号に接続され、前記第２＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第４クロック信号、第１クロック信号に接続され、
第３＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第３クロック信号、第４クロック信号に接続され、前記第３＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第２クロック信号、第１クロック信号に接続され、前記第３＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第４クロック信号、第３クロック信号に接続され、前記第３＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第１クロック信号、第２クロック信号に接続され、
第４＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第４クロック信号、第１クロック信号に接続され、前記第４＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第３クロック信号、第２クロック信号に接続され、前記第４＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第１クロック信号、第４クロック信号に接続され、前記第４＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第２クロック信号、第３クロック信号に接続され、ただし、ｋは０以上の整数である。
所望により、本発明のいくつかの実施例において、前記ゲート駆動回路の駆動タイミングは、
前記第１ノードに対して充電する充電段階と、
前記自段走査信号出力端子から自段走査信号を出力する出力段階と、
前記第１ノードの電位及び前記自段走査信号出力端子の電位をプルダウンするプルダウン段階と、
前記第１ノードの電位及び前記自段走査信号出力端子の電位を維持するとともに、前記第２ノードの電位を間欠的に引き下げる維持段階と、を含む。
所望により、本発明のいくつかの実施例において、前記維持段階は第１維持段階及び第２維持段階を含み、前記ゲート駆動回路が第４クロック信号端子にさらに接続され、
前記第１維持段階において、前記第４クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位をプルアップし、
前記第２維持段階において、前記第１クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位を間欠的に引き下げるために、前記第２ノードの電位をプルダウンする。
所望により、本発明のいくつかの実施例において、カスケード配置された複数段のゲート駆動ユニットを含み、各段の前記ゲート駆動ユニットは、
ゲートが第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が前段走査信号出力端子に電気的に接続され、ソース又はドレインの他方が第１ノードに電気的に接続される第１トランジスタと、
ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が第３クロック信号端子に電気的に接続され、ソース又はドレインの他方が自段走査信号出力端子に電気的に接続される第２トランジスタと、
ゲートが前記第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第３トランジスタと、
ゲートが前記第１クロック信号端子に電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が第２ノードに電気的に接続される第４トランジスタと、
ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第５トランジスタと、
ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第６トランジスタと、
ゲートとソース又はドレインの一方とが第４クロック信号端子にそれぞれ電気的に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第７トランジスタと、
ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第８トランジスタと、を含む。
所望により、本発明のいくつかの実施例において、前記ゲート駆動回路は、
ゲートがリセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第９トランジスタと、
ゲートが前記リセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第１０トランジスタと、をさらに含む。
所望により、本発明のいくつかの実施例において、前記ゲート駆動回路の駆動タイミングは、
前記第１ノードに対して充電する充電段階と、
前記自段走査信号出力端子から自段走査信号を出力する出力段階と、
前記第１ノードの電位及び前記自段走査信号出力端子の電位をプルダウンするプルダウン段階と、
前記第１ノードの電位及び前記自段走査信号出力端子の電位を維持するとともに、前記第２ノードの電位を間欠的に引き下げる維持段階と、を含む。
所望により、本発明のいくつかの実施例において、前記維持段階は第１維持段階及び第２維持段階を含み、
前記第１維持段階において、前記第４クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位をプルアップし、
前記第２維持段階において、前記第１クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位を間欠的に引き下げるために、前記第２ノードの電位をプルダウンする。
したがって、本発明は、上述したゲート駆動回路を含む表示パネルをさらに提供する。
本発明に係るゲート駆動回路は、プルダウン制御モジュールにより第２ノードの電位を間欠的にプルアップ及びプルダウンすることで、第２ノードの電位を間欠的に高電位にし、第２ノードの高電位にある時間を効果的に低減させ、第２ノードに電気的に接続される薄膜トランジスタに順方向バイアス電圧が印加された後、十分な回復時間を持つことができる。該技術的手段は、プルダウン制御モジュールにおける薄膜トランジスタのバイアス電圧状況を効果的に改善することで、回路の安定化を図り、回路の信頼性を向上させる。また、本発明に係る表示パネルは、ゲート駆動ユニットにおける薄膜トランジスタの数を減少し、表示パネルの額縁幅を減少することができ、表示パネルの狭額縁化を実現しやすい。
本発明における技術的手段をより明確に説明するために、以下の実施例の説明で必要となる添付図面を簡単に紹介する。以下の説明における図面は、本発明の幾つかの実施例に過ぎず、当業者にとっては創造的努力なしにこれらの図面から他の図面を導き出すこともできることは明らかである。
図１は本発明に係るゲート駆動回路におけるゲート駆動ユニットの第１の回路を示す図である。 図２は本発明に係るゲート駆動回路におけるゲート駆動ユニットの第２の回路を示す図である。 図３は本発明に係るゲート駆動回路の第１の構造概略図である。 図４は本発明に係るゲート駆動回路の第２の構造概略図である。 図５は本発明に係るゲート駆動回路に対応する第３段のゲート駆動ユニットの回路を示す図である。 図６は本発明に係るゲート駆動回路に対応する第３段のゲート駆動ユニットのタイミングを示す図である。 図７は本発明に係る表示パネルの構造概略図である。
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術的手段を、明確かつ完全に説明する。説明した実施例はすべての実施例ではなく、本発明の一部の実施例であることは明らかである。本発明における実施例に基づいて、当業者が創造的努力なしに取得したすべての他の実施例は、いずれも本発明の保護範囲に属している。
本発明の全ての実施例に用いられるトランジスタは、薄膜トランジスタ又は電界効果トランジスタ又は他の特性が同じデバイスであってもよく、本明細書に用いられるトランジスタのソース又はドレインの一方と、ソース又はドレインの他方とが対称であるため、ソース又はドレインの一方と、ソース又はドレインの他方とが交換可能である。本発明の実施例において、トランジスタのゲート以外の両電極を区別するために、一方の電極をソース又はドレインの一方といい、他方の電極をソース又はドレインの他方という。図面における形態によってトランジスタをスイッチングする中間端子をゲート、信号入力端子をソース又はドレインの一方、出力端子をソース又はドレインの他方とする。また、本発明の実施例に用いられるトランジスタは、Ｐ型トランジスタ及び／又はＮ型トランジスタを含むことができ、Ｐ型トランジスタはゲートがローレベルである場合にオンにされ、ゲートがハイレベルである場合にオフにされ、Ｎ型トランジスタはゲートがハイレベルである場合にオンにされ、ゲートがローレベルである場合にオフにされる。
本発明はゲート駆動回路及び表示パネルを提供する。以下、それぞれについて詳細に説明する。なお、以下の実施例の説明順序は、実施例の好ましい順序を限定するものではない。
本発明は、カスケード配置された複数段のゲート駆動ユニットを含むゲート駆動回路を提供する。第ｎ段のゲート駆動ユニットは、表示領域において対応する第ｎ本の走査線を充電するように、第ｎ段の走査駆動信号を出力することで、表示パネルの正常表示を実現する。
図１を参照すると、図１は本発明に係るゲート駆動回路におけるゲート駆動ユニットの第１の回路を示す図である。各段のゲート駆動ユニット１００はプルアップ制御モジュール１０１、プルアップモジュール１０２、プルダウンモジュール１０３及びプルダウン制御モジュール１０４を含む。プルアップ制御モジュール１０１が第１ノードＱに電気的に接続される。プルアップ制御モジュール１０１が第１ノードＱの電位を制御する。プルアップモジュール１０２が第１ノードＱ及び自段走査信号出力端子Ｇｎに電気的に接続される。プルアップモジュール１０２が第１ノードＱの電位の制御により、自段走査信号出力端子Ｇｎの電位を引き上げる。プルダウンモジュール１０３が自段走査信号出力端子Ｇｎに電気的に接続される。プルダウンモジュール１０３が自段走査信号出力端子Ｇｎの電位を引き下げる。プルダウン制御モジュール１０４が第２ノードＰ、第１ノードＱ、第１クロック信号端子ＣＫａ及び自段走査信号出力端子Ｇｎに電気的に接続される。プルダウン制御モジュール１０４は、第１クロック信号端子ＣＫａが入力された信号の制御下で、第２ノードＰの電位を間欠的に引き下げ、第１ノードＱの電位及び自段走査信号出力端子Ｇｎの電位を維持する。
本発明に係るゲート駆動ユニット１００におけるプルダウン制御モジュール１０４は、第１クロック信号端子ＣＫａが入力された信号の制御下で、第２ノードＰの電位を間欠的に引き下げることができる。これにより、第２ノードＰの高電位持続時間を減少させ、プルダウン制御モジュール１０４における薄膜トランジスタの受けるバイアス電圧を弱くする。さらに、ゲート駆動回路の安定性を向上させる。
具体的には、プルアップ制御モジュール１０１は第１トランジスタＴ１及びブートストラップ容量Ｃを含む。第１トランジスタＴ１のゲートが第２クロック信号端子ＣＫｂに電気的に接続される。第１トランジスタＴ１のソース又はドレインの一方が前段走査信号出力端子Ｇｎ－２に電気的に接続される。第１トランジスタＴ１のソース又はドレインの他方が第１ノードＱに電気的に接続される。ブートストラップ容量Ｃの一端が第１ノードＱに電気的に接続される。ブートストラップ容量Ｃの他端が自段走査信号出力端子Ｇｎに電気的に接続される。なお、ゲート駆動ユニット１００が第１段のゲート駆動ユニットである場合に、ゲート駆動ユニットの該ＧＯＡユニット１００から走査駆動信号を出力することをトリガーするように、前段走査信号出力端子Ｇｎ－２にスタート信号が接続される。
具体的には、プルアップモジュール１０２は第２トランジスタＴ２を含む。第２トランジスタＴ２のゲートが第１ノードＱに電気的に接続される。第２トランジスタＴ２のソース又はドレインの一方が第３クロック信号端子ＣＫｃに電気的に接続される。第２トランジスタＴ２のソース又はドレインの他方が自段走査信号出力端子Ｇｎに電気的に接続される。
具体的には、プルダウンモジュール１０３は第３トランジスタＴ３を含む。第３トランジスタＴ３のゲートが第２クロック信号端子ＣＫｂに電気的に接続される。第３トランジスタＴ３のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第３トランジスタＴ３のソース又はドレインの他方が自段走査信号出力端子Ｇｎに電気的に接続される。
具体的には、プルダウン制御モジュール１０４は第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７及び第８トランジスタＴ８を含む。
第４トランジスタＴ４のゲートが第１クロック信号端子ＣＫａに電気的に接続される。第４トランジスタＴ４のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第４トランジスタＴ４のソース又はドレインの他方が第２ノードＰに電気的に接続される。第５トランジスタＴ５のゲートが第２ノードＰに電気的に接続される。第５トランジスタＴ５のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第５トランジスタＴ５のソース又はドレインの他方が第１ノードＱに電気的に接続される。第６トランジスタＴ６のゲートが第１ノードＱに電気的に接続される。第６トランジスタＴ６のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第６トランジスタＴ６のソース又はドレインの他方が第２ノードＰに電気的に接続される。第７トランジスタＴ７のゲートとソース又はドレインの一方とが第４クロック信号端子ＣＫｄにそれぞれ電気的に接続される。第７トランジスタＴ７のソース又はドレインの他方が第２ノードＰに電気的に接続される。第８トランジスタＴ８のゲートが第２ノードＰに電気的に接続される。第８トランジスタＴ８のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第８トランジスタＴ８のソース又はドレインの他方が自段走査信号出力端子Ｇｎに電気的に接続される。
なお、本発明に係るゲート駆動ユニット１００は、プルダウン制御モジュール１０４に第１クロック信号端子ＣＫａを追加して第２ノードＰの電位を制御することによって、第２ノードＰの高電位持続時間を減少させ、さらに第５トランジスタＴ５及び第８トランジスタＴ８が作動時に受けるバイアス電圧を弱くし、さらに回路の安定性を向上させる。
図２に示すように、図２は本発明に係るゲート駆動回路におけるゲート駆動ユニットの第２の回路を示す図である。図２に示されるゲート駆動ユニット１００は、リセット信号ＲＥ及び定電圧ローレベル信号ＶＧＬに接続されるとともに、第１ノードＱ及び第２ノードＰに電気的に接続され、第１ノードＱ及び第２ノードＰの電位をリセットするためのリセットモジュール１０５をさらに含む。
具体的には、リセットモジュール１０５は第９トランジスタＴ９及び第１０トランジスタＴ１０を含む。
第９トランジスタＴ９のゲートがリセット信号ＲＥに接続される。第９トランジスタＴ９のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第９トランジスタＴ９のソース又はドレインの他方が第２ノードＰに電気的に接続される。第１０トランジスタＴ１０のゲートがリセット信号ＲＥに接続される。第１０トランジスタＴ１０のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第１０トランジスタＴ１０のソース又はドレインの他方が第１ノードＱに電気的に接続される。
引続き図２を参照すると、図２に示されるゲート駆動ユニット１００は全スイッチ制御モジュール１０６をさらに含む。全スイッチ制御モジュール１０６が全スイッチ制御信号ＧＡＳ、定電圧ローレベル信号ＶＧＬに接続されるとともに、自段走査信号出力端子Ｇｎに電気的に接続される。全スイッチ制御モジュール１０６が全スイッチ制御信号ＧＡＳ及び定電圧ローレベル信号ＶＧＬに基づいて各ゲート駆動ユニット１００の走査信号出力端子の電位を同時に制御する。
具体的には、全スイッチ制御モジュール１０６は第１１トランジスタＴ１１を含む。第１１トランジスタＴ１１のゲートが全スイッチ制御信号ＧＡＳに接続される。第１１トランジスタＴ１１のソース又はドレインの一方が定電圧ローレベル信号ＶＧＬに接続される。第１１トランジスタＴ１１のソース又はドレインの他方が自段走査信号出力端子Ｇｎに電気的に接続される。
本発明に係るゲート駆動回路は、両側駆動を用いてもよいし、片側駆動を用いてもよく、本発明はこれに限定されない。
図３を参照すると、図３は本発明に係るゲート駆動回路の第１の構造概略図である。ゲート駆動回路が第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３、第４クロック信号ＣＫ４、第５クロック信号ＣＫ５、第６クロック信号ＣＫ６、第７クロック信号ＣＫ７及び第８クロック信号ＣＫ８に接続される。
具体的には、ゲート駆動回路は、カスケード配置された複数の奇数段のゲート駆動ユニットと、カスケード配置された複数の偶数段のゲート駆動ユニットとを含む。カスケード配置された複数の奇数段のゲート駆動ユニットが第１クロック信号ＣＫ１、第３クロック信号ＣＫ３、第５クロック信号ＣＫ５及び第７クロック信号ＣＫ７に接続される。カスケード配置された複数の偶数段のゲート駆動ユニットが第２クロック信号ＣＫ２、第４クロック信号ＣＫ４、第６クロック信号ＣＫ６及び第８クロック信号ＣＫ８に接続される。
各段のゲート駆動ユニット１００は第１クロック信号端子ＣＫａ、第２クロック信号端子ＣＫｂ、第３クロック信号端子ＣＫｃ及び第４クロック信号端子ＣＫｄに電気的に接続される。
カスケード配置された複数の奇数段のゲート駆動ユニットにおいて、第１＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第３クロック信号ＣＫ３に接続される。第１＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第５クロック信号ＣＫ５に接続される。第１＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第１クロック信号ＣＫ１に接続される。第１＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第７クロック信号ＣＫ７に接続される。
いくつかの実施例において、第３＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第５クロック信号ＣＫ５に接続される。第３＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第７クロック信号ＣＫ７に接続される。第３＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第３クロック信号ＣＫ３に接続される。第３＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第１クロック信号ＣＫ１に接続される。
いくつかの実施例において、第５＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第７クロック信号ＣＫ７に接続される。第５＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第１クロック信号ＣＫ１に接続される。第５＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第５クロック信号ＣＫ５に接続される。第５＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第３クロック信号ＣＫ３に接続される。
いくつかの実施例において、第７＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第１クロック信号ＣＫ１に接続される。第７＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第３クロック信号ＣＫ３に接続される。第７＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第７クロック信号ＣＫ７に接続される。第７＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第５クロック信号ＣＫ５に接続される。
カスケード配置された複数の偶数段のゲート駆動ユニットにおいて、第２＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第４クロック信号ＣＫ４に接続される。第２＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第６クロック信号ＣＫ６に接続される。第２＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第２クロック信号ＣＫ２に接続される。第２＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第８クロック信号ＣＫ８に接続される。
いくつかの実施例において、第４＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第６クロック信号ＣＫ６に接続される。第４＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第８クロック信号ＣＫ８に接続される。第４＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第４クロック信号ＣＫ４に接続される。第４＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第２クロック信号ＣＫ２に接続される。
いくつかの実施例において、第６＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第８クロック信号ＣＫ８に接続される。第６＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第２クロック信号ＣＫ２に接続される。第６＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第６クロック信号ＣＫ６に接続される。第６＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第４クロック信号ＣＫ４に接続される。
いくつかの実施例において、第８＋８ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第２クロック信号ＣＫ２に接続される。第８＋８ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第４クロック信号ＣＫ４に接続される。第８＋８ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第８クロック信号ＣＫ８に接続される。第８＋８ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第６クロック信号ＣＫ６に接続される。ただし、ｋは０以上の整数である。
図４を参照すると、図４は本発明に係るゲート駆動回路の第２の構造概略図である。カスケード配置された複数段のゲート駆動回路が第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３及び第４クロック信号ＣＫ４に接続される。
各段のゲート駆動ユニット１００は第１クロック信号端子ＣＫａ、第２クロック信号端子ＣＫｂ、第３クロック信号端子ＣＫｃ及び第４クロック信号端子ＣＫｄに電気的に接続される。
いくつかの実施例において、第１＋４ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第２クロック信号ＣＫ２に接続される。第１＋４ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第３クロック信号ＣＫ３に接続される。第１＋４ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第１クロック信号ＣＫ１に接続される。第１＋４ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第４クロック信号ＣＫ４に接続される。
いくつかの実施例において、第２＋４ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第３クロック信号ＣＫ３に接続される。第２＋４ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第４クロック信号ＣＫ４に接続される。第２＋４ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第２クロック信号ＣＫ２に接続される。第２＋４ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第１クロック信号ＣＫ１に接続される。
いくつかの実施例において、第３＋４ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第４クロック信号ＣＫ４に接続される。第３＋４ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第１クロック信号ＣＫ１に接続される。第３＋４ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第３クロック信号ＣＫ３に接続される。第３＋４ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第２クロック信号ＣＫ２に接続される。
いくつかの実施例において、第４＋４ｋ段のゲート駆動ユニットの第１クロック信号端子ＣＫａが第１クロック信号ＣＫ１に接続される。第４＋４ｋ段のゲート駆動ユニットの第２クロック信号端子ＣＫｂが第２クロック信号ＣＫ２に接続される。第４＋４ｋ段のゲート駆動ユニットの第３クロック信号端子ＣＫｃが第４クロック信号ＣＫ４に接続される。第４＋４ｋ段のゲート駆動ユニットの第４クロック信号端子ＣＫｄが第３クロック信号ＣＫ３に接続される。ただし、ｋは０以上の整数である。
なお、本発明に係るゲート駆動回路の駆動タイミングは、充電段階、出力段階、プルダウン段階及び維持段階を含む。充電段階において、第１ノードに対して充電する。出力段階において、自段走査信号出力端子から自段走査信号を出力する。プルダウン段階において、第１ノードの電位及び自段走査信号出力端子の電位をプルダウンする。維持段階において、第１ノードの電位及び自段走査信号出力端子の電位を維持するとともに、第２ノードの電位を間欠的に引き下げる。
維持段階は第１維持段階及び第２維持段階を含む。第１維持段階において、第４クロック信号端子がハイレベル信号に接続され、第２ノードの電位をプルアップする。第２維持段階において、第１クロック信号端子がハイレベル信号に接続され、第２ノードの電位を間欠的に引き下げるために、第２ノードの電位をプルダウンする。
以下、第３ゲート駆動ユニットを例として図３に示されるゲート駆動回路に対応する第３段のゲート駆動ユニットの動作原理を説明する。図５及び図６を参照すると、図５は本発明に係るゲート駆動回路に対応する第３段のゲート駆動ユニットの回路を示す図である。図６は本発明に係るゲート駆動回路に対応する第３段のゲート駆動ユニットのタイミングを示す図である。第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３、第４クロック信号ＣＫ４、第５クロック信号ＣＫ５、第６クロック信号ＣＫ６、第７クロック信号ＣＫ７及び第８クロック信号ＣＫ８は、周期が同じであって、位相差を有するクロック信号である。
第３段のゲート駆動ユニット１００において、第１クロック信号端子ＣＫａが第５クロック信号ＣＫ５に接続される。第２クロック信号端子ＣＫｂが第７クロック信号ＣＫ７に接続される。第３クロック信号端子ＣＫｃが第３クロック信号ＣＫ３に接続される。第４クロック信号端子ＣＫｄが第１クロック信号ＣＫ１に接続される。
充電段階ｔ１において、前段走査信号出力端子が第１段の走査信号Ｇ１に接続され、第１段の走査信号Ｇ１及び第７クロック信号ＣＫ７が共に高電位である。このとき第１トランジスタＴ１をオンにし、第１段の走査信号Ｇ１が第１トランジスタＴ１を介して第１ノードＱに出力されるとともに、ブートストラップ容量Ｃに充電することで、第１ノードＱの電位が高電位となる。このとき、第１ノードＱの電位が高電位であるため、第２トランジスタＴ２をオンにする。そして、第３クロック信号ＣＫ３が低電位であることで、第３段の走査信号出力端子Ｇ３の電位が低電位となる。第１段の走査信号Ｇ１は第６トランジスタＴ６をオンにし、定電圧ローレベル信号ＶＧＬが第６トランジスタＴ６を介して第２ノードＰに出力され、第２ノードＰの電位をプルダウンする。
なお、充電段階ｔ１において、第１クロック信号ＣＫ１もハイレベルである。このとき、第７トランジスタＴ７を流れる電流を小さくし、第７トランジスタＴ７をオンにさせないように、第１クロック信号ＣＫ１又は第７トランジスタＴ７を調整することで、回路の動作を確保する必要がある。
出力段階ｔ２において、ブートストラップ容量Ｃの作用により、このとき第１ノードＱの電位は高電位のままである。第３クロック信号ＣＫ３が高電位である。第１ノードＱが高電位となるため、第２トランジスタＴ２をオンにし、第３クロック信号ＣＫ３が第２トランジスタＴ２を介して第３段の走査信号出力端子Ｇ３に出力される。このとき、第３段の走査信号出力端子Ｇ３の電位が高電位となる。そして、ブートストラップ容量Ｃのカップリング作用により、第１ノードＱの電位をさらに引き上げることにより、第２トランジスタＴ２をオンにすることをより確保することができる。
プルダウン段階ｔ３において、このとき第１段の走査信号Ｇ１が低電位であり、第７クロック信号ＣＫ７が高電位である。第３トランジスタＴ３をオンにし、定電圧ローレベル信号ＶＧＬが第３トランジスタＴ３を介して第１ノードＱ及び第３段の走査信号出力端子Ｇ３に出力される。定電圧ローレベル信号ＶＧＬが第１ノードＱの電位をプルダウンする。このとき、第３段の走査信号出力端子Ｇ３の電位が定電圧ローレベル信号ＶＧＬの電位にプルダウンされる。
維持段階ｔ４において、第１クロック信号ＣＫ１が高電位であり、第７トランジスタＴ７をオンにする。第１クロック信号ＣＫ１が第７トランジスタＴ７を介して第２ノードＰに出力され、第２ノードＰの電位をプルアップする。そして、第２ノードＰの電位が高電位であるため、第５トランジスタＴ５及び第８トランジスタＴ８をオンにする。定電圧ローレベル信号が第１ノードＱに出力される。このとき、第１ノードＱ及び第３段の走査信号出力端子Ｇ３が低電位として維持される。
維持段階ｔ４は第１維持段階ｔ４１及び第２維持段階ｔ４２を含む。第１維持段階ｔ４１において、第１クロック信号ＣＫ１が高電位であり、第７トランジスタＴ７をオンにする。第１クロック信号ＣＫ１が第７トランジスタＴ７を介して第２ノードＰに出力され、第２ノードＰの電位をプルアップする。第２維持段階ｔ４２において、第５クロック信号ＣＫ５が高電位であり、第４トランジスタＴ４をオンにする。定電圧ローレベル信号ＶＧＬが第４トランジスタＴ４を介して第２ノードＰに出力され、第２ノードＰの電位をプルダウンする。第２維持段階Ｔ４２で第２ノードＰの電位をプルダウンすることにより、第２ノードＰの電位を間欠的に高電位とする。これにより、第５トランジスタＴ５及び第８トランジスタＴ８の高電位を印加する時間を減少させ、第５トランジスタＴ５及び第８トランジスタＴ８のバイアス電圧を弱くし、回路の安定性が向上する。
なお、第１維持段階ｔ４１及び第２維持段階ｔ４２の時間をそれぞれ維持段階ｔ４の半分とすることができる。これにより、回路の正常な動作を維持するように保証したまま、第５トランジスタＴ５及び第８トランジスタＴ８のバイアス電圧を弱くする。勿論、第１維持段階ｔ４１及び第２維持段階ｔ４２は他の時間比率で設定してもよく、本発明はこれに限定されるものではない。
本発明は、プルダウン制御モジュール１０４が第２ノードＰの電位を間欠的にプルアップ又はプルダウンすることにより、第２ノードＰの電位を間欠的に高電位にする。第２ノードＰの高電位時間を大幅に減少させることで、第５トランジスタＴ５及び第８トランジスタＴ８に順方向バイアス電圧が印加された後、十分な回復時間を持つことができる。プルダウン制御モジュール１０４における薄膜トランジスタのバイアス電圧状況を効果的に弱くすることで、回路の安定化を図り、回路の信頼性を向上させる。
本発明は、上述したゲート駆動回路を含む表示パネルを提供する。具体的には、図７を参照すると、図７は本発明に係る表示パネルの構造概略図である。図７に示すように、表示パネル１０００は表示領域１０と、表示領域１０のエッジに集積化して設けられるゲート駆動回路２０とを含む。ゲート駆動回路２０は、上述したゲート駆動回路の構造及び原理と同様であるので、ここでは説明を省略する。
本発明に係る表示パネル１０００はゲート駆動回路を用いる。本発明に係るゲート駆動回路は、プルダウン制御モジュールにより第２ノードの電位を間欠的にプルアップ及びプルダウンすることで、第２ノードの電位を間欠的に高電位にし、第２ノードの高電位にある時間を効果的に低減させる。第２ノードに電気的に接続される薄膜トランジスタに順方向バイアス電圧が印加された後、十分な回復時間を持つことができることで、回路がより安定し、回路の信頼性を向上させる。また、本発明に係る表示パネル１０００は、ゲート駆動ユニットにおける薄膜トランジスタの数を減少し、表示パネル１０００の額縁幅を減少することができ、表示パネルの狭額縁化を実現しやすい。
以上本発明に係るゲート駆動回路及び表示パネルについて詳細に説明したが、本明細書では具体的な実施例を用いて本発明の原理及び実施形態について説明し、以上の実施例の説明は本発明の方法及びその核心的な思想を理解するためのものに過ぎず、一方、当業者であれば、本発明の構想に基づき、具体的な実施形態及び適用範囲に変更を加えることがあり、要約すると、本明細書の内容は本発明を限定するものとして理解されるべきではない。

Claims (20)

  1. カスケード配置された複数段のゲート駆動ユニットを含むゲート駆動回路であって、各段の前記ゲート駆動ユニットは、
    第１ノードに電気的に接続され、前記第１ノードの電位を制御するためのプルアップ制御モジュールと、
    前記第１ノード及び自段走査信号出力端子に電気的に接続され、前記第１ノードの電位の制御下で、前記自段走査信号出力端子の電位を引き上げるためのプルアップモジュールと、
    前記自段走査信号出力端子に電気的に接続され、前記自段走査信号出力端子の電位を引き下げるためのプルダウンモジュールと、
    第２ノード、前記第１ノード、第１クロック信号端子及び前記自段走査信号出力端子に電気的に接続され、前記第１クロック信号端子が入力された信号の制御下で、前記第２ノードの電位を間欠的に引き下げ、前記第１ノードの電位及び前記自段走査信号出力端子の電位を維持するためのプルダウン制御モジュールと、を含む、
    ゲート駆動回路。
  2. 前記プルアップ制御モジュールは、ゲートが第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が前段走査信号出力端子に電気的に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第１トランジスタと、一端が前記第１ノードに電気的に接続され、他端が前記自段走査信号出力端子に電気的に接続されるブートストラップ容量と、を含む、
    請求項１に記載のゲート駆動回路。
  3. 前記プルアップモジュールは、ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が第３クロック信号端子に電気的に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第２トランジスタを含む、
    請求項１に記載のゲート駆動回路。
  4. 前記プルダウンモジュールは、ゲートが第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第３トランジスタを含む、
    請求項１に記載のゲート駆動回路。
  5. 前記プルダウン制御モジュールは、
    ゲートが前記第１クロック信号端子に電気的に接続され、ソース又はドレインの一方が定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第４トランジスタと、
    ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第５トランジスタと、
    ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第６トランジスタと、
    ゲートとソース又はドレインの一方とが第４クロック信号端子にそれぞれ電気的に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第７トランジスタと、
    ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第８トランジスタと、を含む、
    請求項１に記載のゲート駆動回路。
  6. リセット信号及び定電圧ローレベル信号に接続されるとともに、前記第１ノード及び前記第２ノードに電気的に接続され、前記第１ノード及び前記第２ノードの電位をリセットするためのリセットモジュールをさらに含む、
    請求項１に記載のゲート駆動回路。
  7. 前記リセットモジュールは、
    ゲートが前記リセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第９トランジスタと、
    ゲートが前記リセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第１０トランジスタと、を含む、
    請求項６に記載のゲート駆動回路。
  8. 全スイッチ制御信号及び定電圧ローレベル信号に接続されるとともに、前記自段走査信号出力端子に電気的に接続され、前記全スイッチ制御信号及び前記定電圧ローレベル信号に基づいて各前記ゲート駆動ユニットの走査信号出力端子の電位を同時に制御するための全スイッチ制御モジュールをさらに含む、
    請求項１に記載のゲート駆動回路。
  9. 前記全スイッチ制御モジュールは、ゲートが前記全スイッチ制御信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第１１トランジスタを含む、
    請求項８に記載のゲート駆動回路。
  10. 前記ゲート駆動回路が第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号、第５クロック信号、第６クロック信号、第７クロック信号及び第８クロック信号に接続され、
    前記ゲート駆動回路は、カスケード配置された複数の奇数段のゲート駆動ユニットと、カスケード配置された複数の偶数段のゲート駆動ユニットとを含み、
    前記カスケード配置された複数の奇数段のゲート駆動ユニットが前記第１クロック信号、前記第３クロック信号、前記第５クロック信号及び前記第７クロック信号に接続され、
    前記カスケード配置された複数の偶数段のゲート駆動ユニットが前記第２クロック信号、前記第４クロック信号、前記第６クロック信号及び前記第８クロック信号に接続される、
    請求項１に記載のゲート駆動回路。
  11. 各段の前記ゲート駆動ユニットが第２クロック信号端子、第３クロック信号端子及び第４クロック信号端子にさらに電気的に接続され、
    前記カスケード配置された複数の奇数段のゲート駆動ユニットにおいて、第１＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第３クロック信号に接続され、前記第１＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第５クロック信号に接続され、前記第１＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第１クロック信号に接続され、前記第１＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第７クロック信号に接続され、
    第３＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第５クロック信号に接続され、前記第３＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第７クロック信号に接続され、前記第３＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第３クロック信号に接続され、前記第３＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第１クロック信号に接続され、
    第５＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第７クロック信号に接続され、前記第５＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第１クロック信号に接続され、前記第５＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第５クロック信号に接続され、前記第５＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第３クロック信号に接続され、
    第７＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第１クロック信号に接続され、前記第７＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第３クロック信号に接続され、前記第７＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第７クロック信号に接続され、前記第７＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第５クロック信号に接続され、
    前記カスケード配置された複数の偶数段のゲート駆動ユニットにおいて、第２＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第４クロック信号に接続され、前記第２＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第６クロック信号に接続され、前記第２＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第２クロック信号に接続され、前記第２＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第８クロック信号に接続され、
    第４＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第６クロック信号に接続され、前記第４＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第８クロック信号に接続され、前記第４＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第４クロック信号に接続され、前記第４＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第２クロック信号に接続され、
    第６＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第８クロック信号に接続され、前記第６＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第２クロック信号に接続され、前記第６＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第６クロック信号に接続され、前記第６＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第４クロック信号に接続され、
    第８＋８ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第２クロック信号に接続され、前記第８＋８ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第４クロック信号に接続され、前記第８＋８ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第８クロック信号に接続され、前記第８＋８ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第６クロック信号に接続され、ただし、ｋは０以上の整数である、
    請求項１０に記載のゲート駆動回路。
  12. 前記ゲート駆動回路が第１クロック信号、第２クロック信号、第３クロック信号及び第４クロック信号に接続される、
    請求項１に記載のゲート駆動回路。
  13. 各段の前記ゲート駆動ユニットが第２クロック信号端子、第３クロック信号端子及び第４クロック信号端子にさらに電気的に接続され、
    第１＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第２クロック信号に接続され、前記第１＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第３クロック信号に接続され、前記第１＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第１クロック信号に接続され、前記第１＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第４クロック信号に接続され、
    第２＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第３クロック信号に接続され、前記第２＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第４クロック信号に接続され、前記第２＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第２クロック信号に接続され、前記第２＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第１クロック信号に接続され、
    第３＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第４クロック信号に接続され、前記第３＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第１クロック信号に接続され、前記第３＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第３クロック信号に接続され、前記第３＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第２クロック信号に接続され、
    第４＋４ｋ段のゲート駆動ユニットの第１クロック信号端子が前記第１クロック信号に接続され、前記第４＋４ｋ段のゲート駆動ユニットの第２クロック信号端子が前記第２クロック信号に接続され、前記第４＋４ｋ段のゲート駆動ユニットの第３クロック信号端子が前記第４クロック信号に接続され、前記第４＋４ｋ段のゲート駆動ユニットの第４クロック信号端子が前記第３クロック信号に接続され、ただし、ｋは０以上の整数である、
    請求項１２に記載のゲート駆動回路。
  14. 前記ゲート駆動回路の駆動タイミングは、
    前記第１ノードに対して充電する充電段階と、
    前記自段走査信号出力端子から自段走査信号を出力する出力段階と、
    前記第１ノードの電位及び前記自段走査信号出力端子の電位をプルダウンするプルダウン段階と、
    前記第１ノードの電位及び前記自段走査信号出力端子の電位を維持するとともに、前記第２ノードの電位を間欠的に引き下げる維持段階と、を含む、
    請求項１に記載のゲート駆動回路。
  15. 前記維持段階は第１維持段階及び第２維持段階を含み、前記ゲート駆動回路が第４クロック信号端子にさらに接続され、
    前記第１維持段階において、前記第４クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位をプルアップし、
    前記第２維持段階において、前記第１クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位を間欠的に引き下げるために、前記第２ノードの電位をプルダウンする、
    請求項１４に記載のゲート駆動回路。
  16. カスケード配置された複数段のゲート駆動ユニットを含み、各段の前記ゲート駆動ユニットは、
    ゲートが第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が前段走査信号出力端子に電気的に接続され、ソース又はドレインの他方が第１ノードに電気的に接続される第１トランジスタと、
    ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が第３クロック信号端子に電気的に接続され、ソース又はドレインの他方が自段走査信号出力端子に電気的に接続される第２トランジスタと、
    ゲートが前記第２クロック信号端子に電気的に接続され、ソース又はドレインの一方が定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第３トランジスタと、
    ゲートが第１クロック信号端子に電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が第２ノードに電気的に接続される第４トランジスタと、
    ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第５トランジスタと、
    ゲートが前記第１ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第６トランジスタと、
    ゲートとソース又はドレインの一方とが第４クロック信号端子にそれぞれ電気的に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第７トランジスタと、
    ゲートが前記第２ノードに電気的に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記自段走査信号出力端子に電気的に接続される第８トランジスタと、を含む、
    ゲート駆動回路。
  17. 前記ゲート駆動回路は、
    ゲートがリセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第２ノードに電気的に接続される第９トランジスタと、
    ゲートが前記リセット信号に接続され、ソース又はドレインの一方が前記定電圧ローレベル信号に接続され、ソース又はドレインの他方が前記第１ノードに電気的に接続される第１０トランジスタと、をさらに含む、
    請求項１６に記載のゲート駆動回路。
  18. 前記ゲート駆動回路の駆動タイミングは、
    前記第１ノードに対して充電する充電段階と、
    前記自段走査信号出力端子から自段走査信号を出力する出力段階と、
    前記第１ノードの電位及び前記自段走査信号出力端子の電位をプルダウンするプルダウン段階と、
    前記第１ノードの電位及び前記自段走査信号出力端子の電位を維持するとともに、前記第２ノードの電位を間欠的に引き下げる維持段階と、を含む、
    請求項１６に記載のゲート駆動回路。
  19. 前記維持段階は第１維持段階及び第２維持段階を含み、前記ゲート駆動回路が第４クロック信号端子にさらに接続され、
    前記第１維持段階において、前記第４クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位をプルアップし、
    前記第２維持段階において、前記第１クロック信号端子がハイレベル信号に接続され、前記第２ノードの電位を間欠的に引き下げるために、前記第２ノードの電位をプルダウンする、
    請求項１８に記載のゲート駆動回路。
  20. 請求項１に記載のゲート駆動回路を含む表示パネル。
JP2021541539A 2021-05-18 2021-05-31 ゲート駆動回路及び表示パネル Active JP7399172B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110539968.1A CN113257205B (zh) 2021-05-18 2021-05-18 一种栅极驱动电路及显示面板
CN202110539968.1 2021-05-18
PCT/CN2021/097130 WO2022241821A1 (zh) 2021-05-18 2021-05-31 一种栅极驱动电路及显示面板

Publications (2)

Publication Number Publication Date
JP2023531570A true JP2023531570A (ja) 2023-07-25
JP7399172B2 JP7399172B2 (ja) 2023-12-15

Family

ID=77182524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021541539A Active JP7399172B2 (ja) 2021-05-18 2021-05-31 ゲート駆動回路及び表示パネル

Country Status (6)

Country Link
US (1) US11996062B2 (ja)
EP (1) EP4343746A1 (ja)
JP (1) JP7399172B2 (ja)
KR (1) KR102542852B1 (ja)
CN (1) CN113257205B (ja)
WO (1) WO2022241821A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613335B (zh) * 2022-03-11 2023-10-03 Tcl华星光电技术有限公司 栅极驱动电路及显示面板
CN115881038B (zh) * 2023-03-03 2023-06-09 惠科股份有限公司 发光驱动电路、时序控制方法和显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
CN101303896B (zh) * 2008-06-17 2010-07-28 友达光电股份有限公司 可降低频率偶合效应的移位缓存器及移位缓存器单元
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN102915714B (zh) * 2012-10-11 2015-05-27 京东方科技集团股份有限公司 一种移位寄存器、液晶显示栅极驱动装置和液晶显示装置
KR102128579B1 (ko) * 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105513524B (zh) * 2016-02-01 2018-05-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106409211B (zh) * 2016-12-12 2019-06-07 上海天马微电子有限公司 一种栅极驱动电路、阵列基板和显示装置
CN108269541B (zh) * 2017-12-27 2019-09-20 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路
CN108648714B (zh) * 2018-07-11 2020-06-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109584816B (zh) 2018-11-14 2020-06-23 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
CN110264948B (zh) * 2019-06-25 2022-04-01 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111312322B (zh) * 2020-03-12 2023-06-02 深圳市华星光电半导体显示技术有限公司 一种移位寄存器单元、栅极驱动电路以及显示面板
US11189217B2 (en) * 2020-03-12 2021-11-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Shift register unit, gate driving circuit and display panel
CN111477153A (zh) * 2020-05-08 2020-07-31 武汉华星光电技术有限公司 Goa电路和显示面板

Also Published As

Publication number Publication date
JP7399172B2 (ja) 2023-12-15
US20230402019A1 (en) 2023-12-14
CN113257205A (zh) 2021-08-13
KR20220156738A (ko) 2022-11-28
US11996062B2 (en) 2024-05-28
WO2022241821A1 (zh) 2022-11-24
EP4343746A1 (en) 2024-03-27
CN113257205B (zh) 2023-02-03
KR102542852B1 (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
WO2017054403A1 (zh) 栅极驱动单元电路、栅极驱动电路、显示装置和驱动方法
JP5859275B2 (ja) シフト・レジスタユニット、ゲート駆動装置及び液晶ディスプレー
JP4912186B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
JP2020035510A (ja) 半導体装置
KR101217177B1 (ko) 게이트 구동회로 및 이를 갖는 표시 장치
WO2020015569A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2018161528A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2018209938A1 (zh) 移位寄存器单元、栅极驱动电路、显示器以及栅极驱动方法
US11120718B2 (en) Shift register unit, driving method thereof, gate driving circuit and display device
WO2016197531A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2019062265A1 (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
WO2017124721A1 (zh) 移位寄存器、栅极驱动电路及显示装置
WO2018161561A1 (en) Shift register, driving method thereof, gate driving circuit and display device
WO2019080572A1 (zh) 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
WO2015109769A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2017529787A (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
JP2020520038A (ja) シフトレジスタユニット及びその制御方法、ゲート駆動回路、表示装置
JP2005285168A (ja) シフトレジスタ及びそれを用いた液晶駆動回路
CN107516505B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
WO2018126691A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器以及显示装置
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP7399172B2 (ja) ゲート駆動回路及び表示パネル
WO2020124822A1 (zh) Goa 电路及显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231205

R150 Certificate of patent or registration of utility model

Ref document number: 7399172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150