JP2023510184A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2023510184A
JP2023510184A JP2022540588A JP2022540588A JP2023510184A JP 2023510184 A JP2023510184 A JP 2023510184A JP 2022540588 A JP2022540588 A JP 2022540588A JP 2022540588 A JP2022540588 A JP 2022540588A JP 2023510184 A JP2023510184 A JP 2023510184A
Authority
JP
Japan
Prior art keywords
electrode plate
external connection
connection terminal
housing
plate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022540588A
Other languages
English (en)
Other versions
JP7457812B2 (ja
Inventor
レーゲン，クリスティーナ
ヴェルフル，ゲルハルト
弘貴 大森
昌喜 谷山
聡 初川
孝 築野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2023510184A publication Critical patent/JP2023510184A/ja
Application granted granted Critical
Publication of JP7457812B2 publication Critical patent/JP7457812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

半導体モジュールは、ベース部材と、ベース部材に設けられ、正の電極パッドと負の電極パッドと半導体素子を含む回路基板と、ベース部材に取り付けられた枠状の筐体と、正の電極パッドに電気的に接続され、第１の平板部を有する第１の電極板と、負の電極パッドに電気的に接続され、第２の平板部を有する第２の電極板と、第１の絶縁部材とを含み、筐体内から筐体の外に向けて、第１の平板部と第２の平板部とが平行に配置されており、第１の平板部は、筐体の外に位置する第１の外部接続端子を有し、第２の平板部は、筐体の外に位置する第２の外部接続端子を有し、第１の絶縁部材は、第１の外部接続端子と第２の外部接続端子とに挟まれる。

Description

本開示は、半導体モジュールに関するものである。
半導体モジュールは、電源に一対の半導体素子を直列に接続し、一対の半導体素子の間から出力を得る装置である。大電流を流すことのできる半導体素子を含む半導体モジュールは、電気自動車等の他、電力用途等に用いられている。このような半導体素子では、半導体素子であるトランジスタをターンオン又はターンオフした際に、電力変換回路の正側入力端子と負側入力端子の間にサージ電圧が発生することが知られている。
特開２０１５－３５６２７号公報
本開示の実施形態によれば、半導体モジュールは、
ベース部材と、
ベース部材に設けられており、正の電極パッドと、負の電極パッドと、正の電極パッド及び負の電極パッドに電気的に接続される半導体素子とを含む回路基板と、
正の電極パッド及び負の電極パッドを囲むようにベース部材に取り付けられた枠状の筐体と、
正の電極パッドに電気的に接続され、第１の平板部を有する第１の電極板と、
負の電極パッドに電気的に接続され、第２の平板部を有する第２の電極板と、
第１の絶縁部材とを含む。
筐体内から筐体の外に向けて、第１の電極板の第１の平板部と、第２の電極板の第２の平板部とが平行に配置されており、第１の電極板の第１の平板部は、筐体の外に位置する第１の外部接続端子を有し、第２の電極板の第２の平板部は、筐体の外に位置する第２の外部接続端子を有し、第１の絶縁部材が第１の外部接続端子と第２の外部接続端子とに挟まれている。
図１は、本発明の一実施形態におけるベース部材の斜視図である。 図２は、本発明の一実施形態における半導体モジュールの構成部材の説明図である。 図３は、本発明の一実施形態における半導体モジュールの斜視図である。 図４は、本発明の一実施形態における半導体モジュールの断面図である。 図５は、本発明の一実施形態における半導体モジュールの要部の等価回路図である。 図６は、本発明の一実施形態における筐体の斜視図である。 図７は、本発明の一実施形態におけるＰ電極板の斜視図である。 図８は、本発明の一実施形態におけるＰ電極板の側面図である。 図９は、本発明の一実施形態におけるＮ電極板の斜視図である。 図１０は、本発明の一実施形態におけるＮ電極板の側面図である。 図１１は、本発明の一実施形態におけるＯ電極板の斜視図である。 図１２は、本発明の一実施形態におけるＯ電極板の側面図である。 図１３は、本発明の一実施形態における蓋部の斜視図である。 図１４は、本発明の一実施形態における絶縁紙の斜視図である。 図１５は、本発明の一実施形態における半導体モジュールの内部構造の説明図（１）である。 図１６は、本発明の一実施形態における半導体モジュールの内部構造の説明図（２）である。 図１７は、本発明の一実施形態における半導体モジュールの内部構造の説明図（３）である。 図１８は、本発明の一実施形態における半導体モジュールの筐体の沿面絶縁部の説明図（１）である。 図１９は、本発明の一実施形態における半導体モジュールの筐体の沿面絶縁部の説明図（２）である。 図２０は、本発明の一実施形態における半導体モジュールの筐体の沿面絶縁部の説明図（３）である。 図２１は、本発明の一実施形態における半導体モジュールの筐体の沿面絶縁部の説明図（４）である。 図２２は、本発明の一実施形態における半導体モジュールの筐体の沿面絶縁部の説明図（５）である。 図２３は、本発明の一実施形態における半導体モジュールにＰバスバー及びＮバスバーが接続された状態の斜視図（１）である。 図２４は、本発明の一実施形態における半導体モジュールにＰバスバー及びＮバスバーが接続された状態の斜視図（２）である。 図２５は、本発明の一実施形態における半導体モジュールにＰバスバー及びＮバスバーが接続された状態の側面図である。 図２６は、本発明の一実施形態における半導体モジュールにＰバスバー及びＮバスバーが接続された状態の断面図である。
最初に本開示の実施形態を列記して説明する。
本発明の一実施形態における半導体モジュールは、ベース部材と、前記ベース部材に設けられており、正の電極パッドと、負の電極パッドと、前記正の電極パッド及び前記負の電極パッドに電気的に接続される半導体素子とを含む回路基板と、前記正の電極パッド及び前記負の電極パッドを囲むように前記ベース部材に取り付けられた枠状の筐体と、前記正の電極パッドに電気的に接続され、第１の平板部を有する第１の電極板と、前記負の電極パッドに電気的に接続され、第２の平板部を有する第２の電極板と、第１の絶縁部材とを含み、前記筐体内から前記筐体の外に向けて、前記第１の電極板の前記第１の平板部と、前記第２の電極板の前記第２の平板部とが平行に配置されており、前記第１の電極板の前記第１の平板部は、前記筐体の外に位置する第１の外部接続端子を有し、前記第２の電極板の前記第２の平板部は、前記筐体の外に位置する第２の外部接続端子を有し、前記第１の絶縁部材は、前記第１の外部接続端子と前記第２の外部接続端子とに挟まれる。
半導体モジュールでは、半導体素子であるトランジスタをターンオン又はターンオフした際に、電力変換回路の正側入力端子と負側入力端子の間にサージ電圧が発生することが知られている。このような半導体モジュールにおいては、サージ電圧を低減することが課題となる。発明者らは、正の電極となる第１の電極板と負の電極となる第２の電極板とを平行に配置し、第１の電極板と第２の電極板との間に相互インダクタンスを発生させることに想到した。このように相互インダクタンスを発生させることにより、半導体モジュールのインダクタンスを低下させることができ、サージ電圧を低減することが可能となる。
前記第１の絶縁部材は絶縁紙である。
前記半導体モジュールは、平面視において、前記第１の電極板の前記第１の外部接続端子及び前記第２の電極板の前記第２の外部接続端子を囲むように前記筐体の外に位置する第２の絶縁部材をさらに含む。
前記第２の絶縁部材は前記筐体の一部である。
前記第１の電極板の前記第１の外部接続端子は第１の貫通穴を有し、前記第２の電極板の前記第２の外部接続端子は第２の貫通穴を有し、平面視において、前記第１の外部接続端子の前記第１の貫通穴の位置は、前記第２の外部接続端子の前記第２の貫通穴の位置と一致している。
前記半導体素子は、ＳｉＣを含む材料により形成されている。
［本開示の実施形態の詳細］
以下、本発明の一実施形態について詳細に説明するが、本発明は、以下で説明する実施形態に限定されるものではない。これらの実施形態においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。また、Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。
最初に、大電流を流すことのできる半導体素子を含む半導体モジュールについて説明する。パワーモジュールとなる半導体モジュールにおいては、大電流を流すことのできるスイッチング素子には、従来から、Ｓｉ（シリコン）により形成された半導体素子が用いられていたが、特性の更なる向上が求められていた。
ＳｉＣ（炭化珪素）により形成された半導体素子は、スイッチング速度を高速にすることができるため、高速なオン／オフ動作が可能である。ＳｉＣにより形成された半導体素子では、オフ時に電流が速やかに減少するため、スイッチング損失を低減することができる。
しかしながら、ＳｉＣにより形成された半導体素子の高速スイッチングは、スイッチング時のサージ電圧の増加という新たな問題をもたらす。サージ電圧Ｖの値は、電流をｉとし、インダクタンスをＬとしたとき、Ｖ＝Ｌ×ｔにより算出される。ｄｉ／ｄｔの値は、半導体素子であるトランジスタのスイッチング速度に依存し、スイッチング速度が高速になれば、ｄｉ／ｄｔの値は大きくなる。ＳｉＣにより形成された半導体素子は、Ｓｉにより形成された半導体素子に比べて、高速なスイッチングが可能であるため、ｄｉ／ｄｔの値が大きくなり、これに伴い、サージ電圧Ｖが大きくなる。このようなサージ電圧Ｖが半導体素子の耐圧以上になると、半導体素子が破壊されるおそれがあるため好ましくない。
本開示は、半導体モジュールにおける半導体素子のスイッチング速度を低下させることなく、サージ電圧を低下させることを目的とするものである。
具体的には、上記のように、サージ電圧Ｖは、Ｖ＝Ｌ×ｄｉ／ｄｔにより得られるが、高速のスイッチングを維持する場合には、ｄｉ／ｄｔの値は低くすることができないため、インダクタンスＬの値を低くすることにより、サージ電圧Ｖを低下させるものである。
〔第１の実施形態〕
第１の実施形態における半導体モジュールについて説明する。第１の実施形態における半導体モジュールは、図１に示されるベース部材１０、図２に示される筐体２０、Ｐ電極板３０、Ｎ電極板４０、Ｏ電極板５０、蓋部６０、絶縁紙７０を含む。本実施形態における半導体モジュールは、上記構成部材により構成されている。図３は、本実施形態における半導体モジュールの斜視図であり、図４は半導体モジュールの内部構造の断面図であり、図５は半導体モジュールの要部の等価回路図である。
本実施形態における半導体モジュールは、例えば、電動モータを駆動するための駆動回路を構成するインバータ回路に用いられ得る。電動モータは、例えば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として用いられる。半導体モジュールは、また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路にも適用可能である。
図１に示されるように、ベース部材１０は、ベース板１１と回路基板１００を含む。ベース板１１は、銅等の金属により形成された長方形の形状を有する。ベース板１１の表面１１ａに、回路基板１００が配置される。回路基板１００は、絶縁体であるセラミックスとセラミックスの両面に設けられた銅箔を含む。回路基板１００の表面には、Ｐ電極パッド１２、Ｏ電極パッド１５、Ｎ電極パッド１３、Ｏ電極パッド１４等が形成されている。Ｐ電極パッド１２の各々には、複数の第１のトランジスタ１０１が取り付けられ電気的に接続されており、Ｏ電極パッド１４の各々には、複数の第２のトランジスタ１０２が取り付けられ電気的に接続されている。
尚、回路基板１００のＯ電極パッド１５とＯ電極パッド１４は、不図示のボンディングワイヤにより接続されており導通している。
第１のトランジスタ１０１及び第２のトランジスタ１０２は、ＳｉＣにより形成された縦型のトランジスタであり、チップサイズは、例えば、６ｍｍ角とすることができる。本実施形態においては、第１のトランジスタ１０１及び第２のトランジスタ１０２は、同じ構造のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。第１のトランジスタ１０１及び第２のトランジスタ１０２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）等であってもよい。第１のトランジスタ１０１及び第２のトランジスタ１０２は、ＧａＮ等のワイドバンドギャップ半導体やＳｉにより形成されたものであってもよいが、ＳｉＣにより形成されているものが好ましい。
第１のトランジスタ１０１は、第１のトランジスタ１０１の裏面のドレイン電極がＰ電極パッド１２の上に載せられ、ハンダまたは焼結材により、Ｐ電極パッド１２に電気的に接続されている。第１のトランジスタ１０１の表面のゲート電極は、第１のトランジスタ１０１の制御配線にボンディングワイヤにより電気的に接続されており、ソース電極は、ボンディングワイヤにより、Ｏ電極パッド１５に電気的に接続されている。
第２のトランジスタ１０２は、第２のトランジスタ１０２の裏面のドレイン電極がＯ電極パッド１４の上に載せられ、ハンダまたは焼結材により、Ｏ電極パッド１４に電気的に接続されている。第２のトランジスタ１０２の表面のゲート電極は、第２のトランジスタ１０２の制御配線にボンディングワイヤにより電気的に接続されており、ソース電極は、ボンディングワイヤにより、Ｎ電極パッド１３に電気的に接続されている。尚、図面においては、便宜上、ボンディングワイヤ及びボンディングパッド等は省略されている。
また、ベース部材１０は、回路基板１００における配線と外部とを電気的に接続するためのプレスフィットピン１９を複数含む。各々のプレスフィットピン１９は、回路基板１００の配線にハンダ等により接合されたプレスフィットピンホルダ１９ａに入れられており、各々に対応する配線と電気的に接続されている。
本実施形態における半導体モジュールでは、後述するように、Ｐ電極パッド１２にはＰ電極板３０が接続されており、Ｎ電極パッド１３にはＮ電極板４０が接続されており、Ｏ電極パッド１４にはＯ電極板５０が接続されている。Ｐ電極板３０には正の電圧が印加され、Ｎ電極板４０には負の電圧が印加されており、第１のトランジスタ１０１及び第２のトランジスタ１０２のゲートに交互に所定のゲート電圧を印加することにより、出力がＯ電極板５０よりなされる。図４に示されるように、Ｐ電極板３０のＸＹ面に平行な平板部３１と、Ｎ電極板４０のＸＹ面に平行な平板部４１は平行に配置されている。また、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とが平行な状態は、筐体２０の内側からＸ２側の外側に至るまで続いている。尚、本開示においては、筐体２０の枠部により囲まれた領域を筐体２０の内側と記載し、筐体２０の枠部よりも外を筐体２０の外側と記載する場合がある。また、本開示において、平行とは厳密な意味での平行を意味するものではなく、本発明の範囲内でより広い意味に解釈されることを意図するものである。
図６に示すように、筐体２０は、絶縁体の樹脂材料等により形成されており、筐体２０の中央部分にＺ１－Ｚ２方向に貫通する開口部２１を有する枠状の形状であり、筐体２０のＹ１－Ｙ２側及びＸ１－Ｘ２側が囲まれている。筐体２０のＸ２側には、筐体２０の外側に飛び出た沿面絶縁部２２及び円筒部２３が設けられている。円筒部２３にはＺ１－Ｚ２方向に貫通するネジ穴２３ａが設けられている。
筐体２０は、絶縁体の樹脂材料により形成されており、よって、沿面絶縁部２２及び円筒部２３も絶縁体により形成されている。沿面絶縁部２２は円筒部２３の周囲に設けられており、沿面絶縁部２２と円筒部２３との間には空間が存在する。また、筐体２０のＺ１側には、筐体２０の内と外とを貫通する接続穴２７が設けられている。接続穴２７には、Ｏ電極板５０が入れられる。
図７及び図８に示すように、Ｐ電極板３０は、厚さが約１ｍｍの銅等の金属板を加工することにより形成されている。図７はＰ電極板３０の斜視図であり、図８はＰ電極板３０の側面図である。Ｐ電極板３０は、ＸＹ面に平行な平板部３１を有しており、Ｐ電極板３０のＸ１側の端部は、Ｙ１－Ｙ２方向に沿って、略直角に２回折り曲げることにより、垂直部３２及び接続部３３が形成されている。接続部３３は、Ｐ電極パッド１２に接続されており、ＸＹ面に平行な方向に折り曲げられており、平板部３１と略平行である。垂直部３２は、平板部３１と接続部３３を接続しており、ＹＺ面に平行な方向に折り曲げられている。電極端子となる接続部３３は、例えば、３ｍｍ角または４ｍｍ角の形状等とすることができる。尚、Ｐ電極板３０では、接続部３３は、Ｘ２方向に垂直部３２に対して直角に折り曲げられている。平板部３１のＸ２側の端部には、貫通穴３４を有する外部接続端子３５が設けられている。貫通穴３４は、平板部３１をＺ１－Ｚ２方向に貫通している。
図９及び図１０に示すように、Ｎ電極板４０は、厚さが約１ｍｍの銅等の金属板を加工することにより形成されている。図９はＮ電極板４０の斜視図であり、図１０はＮ電極板４０の側面図である。Ｎ電極板４０は、ＸＹ面に平行な平板部４１を有しており、Ｐ電極板３０のＸ１側の端部がＹ１－Ｙ２方向に沿って、略直角に２回折り曲げられることにより、垂直部４２及び接続部４３が形成されている。接続部４３は、Ｎ電極パッド１３に接続されており、ＸＹ面に平行な方向に折り曲げられており、平板部４１と略平行である。垂直部４２は、平板部４１と接続部４３を接続しており、ＹＺ面に平行な方向に折り曲げられている。電極端子となる接続部４３は、例えば、３ｍｍ角または４ｍｍ角の形状等とすることができる。尚、Ｎ電極板４０では、接続部４３は、Ｘ１方向に垂直部４２に対して直角に折り曲げられている。平板部３１のＸ２側の端部には、貫通穴４４を有する外部接続端子４５が設けられている。貫通穴４４は、平板部４１をＺ１－Ｚ２方向に貫通している。
図１１及び図１２に示すように、Ｏ電極板５０は、厚さが約１ｍｍの銅等の金属板を加工することにより形成されており、Ｘ１－Ｘ２方向が長手方向となっている。図１１はＯ電極板５０の斜視図であり、図１２はＯ電極板５０の側面図である。Ｏ電極板５０は、ＸＹ面に平行な平板部５１を有しており、Ｏ電極板５０のＸ２側の端部は、Ｙ１－Ｙ２方向に沿って、略直角に２回折り曲げることにより、垂直部５２及び接続部５３が形成されている。接続部５３は、Ｏ電極パッド１４に接続されており、ＸＹ面に平行な方向に折り曲げられており、平板部５１と略平行である。垂直部５２は、平板部５１と接続部５３を接続しており、ＹＺ面に平行な方向に折り曲げられている。平板部５１のＸ１側の端部には、貫通穴５４を有する外部接続端子５５が設けられている。貫通穴５４は、平板部５１をＺ１－Ｚ２方向に貫通している。電極端子となる接続部５３は、例えば、３ｍｍ角または４ｍｍ角の形状等とすることができる。尚、Ｏ電極板５０では、Ｘ２方向に垂直部５２に対して直角に接続部５３が折り曲げられている。
図１３に示すように、蓋部６０は平板であり、ベース部材１０に設けられたプレスフィットピン１９を通すための複数の貫通穴６１が設けられている。
図１４に示すように、絶縁紙７０は、絶縁体の紙であり、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間に設置される。このため、絶縁紙７０は、Ｐ電極板３０の平板部３１及びＮ電極板４０の平板部４１と略同じ、または、若干大きな形状であり、Ｚ１－Ｚ２方向に貫通する貫通穴７１を有している。Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間に絶縁紙７０を設けることにより、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間の絶縁が確実に確保される。また、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間における耐圧を高めることができ、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間隔を狭くすることができる。本願においては、絶縁紙７０を第１の絶縁部材と記載する場合がある。また、筐体２０の沿面絶縁部２２を第２の絶縁部材と記載する場合がある。
尚、図１７に示される筐体２０内を絶縁体の不図示の樹脂材料により埋め込み、硬化させた後に、筐体２０のＺ１側に蓋部６０を被せる。
次に、本実施形態における半導体モジュールの筐体２０及び回路基板１００に取り付けられているＰ電極板３０、Ｎ電極板４０、Ｏ電極板５０について説明する。図１５は、回路基板１００にＰ電極板３０が取り付けられている状態の説明図であり、図１６は、回路基板１００にＮ電極板４０及びＯ電極板５０が取り付けられている状態の説明図である。また、図１７は、筐体２０が取り付けられている状態の説明図である。
図１５に示されるように、回路基板１００のＰ電極パッド１２には、Ｐ電極板３０の接続部３３が超音波接合により接合されている。また、図１６に示されるように、回路基板１００のＮ電極パッド１３には、Ｎ電極板４０の接続部４３が超音波接合により接合されており、Ｏ電極パッド１４には、Ｏ電極板５０の接続部５３が超音波接合により接合されている。先に接合されているＰ電極板３０の平板部３１のＺ１側の面の上に絶縁紙７０を載置した後に、Ｎ電極板４０を接合する。
図１７に示されるように、ベース板１１の表面１１ａには、筐体２０が接着剤により接着されている。ベース部材１０は、ＸＹ面と平行であって、長手方向がＸ１－Ｘ２方向、短手方向がＹ１－Ｙ２方向となるように置かれており、ベース板１１の表面１１ａとなるＺ１側の面に筐体２０が接着されている。筐体２０は、筐体２０の開口部２１内に、回路基板１００等が入るように、ベース板１１の表面１１ａに接着されている。
この状態では、筐体２０のＸ２側において、Ｐ電極板３０の貫通穴３４が設けられている外部接続端子３５、Ｎ電極板４０の貫通穴４４が設けられている外部接続端子４５、絶縁紙７０の貫通穴７１が設けられている部分が、外に出ている。また、Ｘ１側においては、Ｏ電極板５０の貫通穴５４が設けられている外部接続端子５５が、筐体２０の外に出ている。
図１８は、図１７の筐体の要部をＺ２側から平面視した図であり、図１９は、Ｚ２側から見た斜視図であり、図２０は、Ｚ１側から平面視した図であり、図２１は、Ｚ１側から見た斜視図であり、図２２は、図１７の筐体の要部の側面図である。
図１８及び図１９に示されるように、Ｚ２側から平面視した状態では、沿面絶縁部２２の内側に、Ｐ電極板３０の外部接続端子３５が位置するように設置されている。外部接続端子３５のＸ２側の縁３５ａから沿面絶縁部２２のＸ２側の縁２２ａまでの距離Ｌａは４ｍｍである。また、外部接続端子３５のＹ１側の縁３５ｂから沿面絶縁部２２のＹ１側の縁２２ｂまでの距離Ｌａ、及び、外部接続端子３５のＹ２側の縁３５ｃから沿面絶縁部２２のＹ２側の縁２２ｃまでの距離Ｌａも同様に４ｍｍである。
また、図２０及び図２１に示されるように、Ｚ１側から平面視した状態では、沿面絶縁部２２の内側に、Ｎ電極板４０の外部接続端子４５が位置するように設置されている。外部接続端子４５のＸ２側の縁４５ａから沿面絶縁部２２のＸ２側の縁２２ａまでの距離Ｌｂは４ｍｍである。また、外部接続端子４５のＹ１側の縁４５ｂから沿面絶縁部２２のＹ１側の縁２２ｂまでの距離Ｌｂ、及び、外部接続端子４５のＹ２側の縁４５ｃから沿面絶縁部２２のＹ２側の縁２２ｃまでの距離Ｌｂも同様に４ｍｍである。
また、図２２に示されるように、沿面絶縁部２２の厚さｔは、１．５ｍｍである。従って、Ｐ電極板３０とＮ電極板４０との間の沿面距離、即ち、Ｌａ＋Ｌｂ＋ｔの値は、９．５ｍｍとなる。
本実施形態では、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とが対向している部分では、絶縁紙７０により絶縁されている。また、沿面絶縁部２２により、Ｐ電極板３０の平板部３１の外部接続端子３５（筐体２０の外側に位置する）とＮ電極板４０の平板部４１の外部接続端子４５（筐体２０の外側に位置する）との間の沿面距離が所定の値以上になるように保たれている。
本実施形態における半導体モジュールでは、図４または後述する図２６に示すように、Ｐ電極板３０の上に絶縁紙７０が設置され、絶縁紙７０の上にＮ電極板４０が設置されている。これにより、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とは、この間に挟まれた絶縁紙７０により絶縁が確保されている。Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間隔は、所定の間隔、例えば、０．５ｍｍに保たれている。
また、図１８及び図２０に示されるように、平面視において、Ｐ電極板３０の貫通穴３４と、Ｎ電極板４０の貫通穴４４と、絶縁紙７０の貫通穴７１には、中に円筒部２３が入れられており、これらの貫通穴の位置は一致している。また、筐体２０の外側においても、沿面絶縁部２２及び絶縁紙７０が、Ｐ電極板３０の外部接続端子３５とＮ電極板４０の外部接続端子４５との間に挟まれており、Ｐ電極板３０とＮ電極板４０との絶縁が確保されている。尚、位置が一致とは、厳密な意味での一致を意味するものではなく、本発明の範囲内でより広い意味に解釈されることを意図するものである。
以上のように、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とを平行に設置することにより、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１との間で大きな相互インダクタンスを発生させることができる。これにより、半導体モジュールのＰＮ間のインダクタンス（Ｐ電極板とＮ電極板との間のインダクタンス）を低くすることができる。
具体的には、Ｐ電極板３０の自己インダクタンスをＬ１、Ｎ電極板４０の自己インダクタンスをＬ２、Ｐ電極板３０とＮ電極板４０との間の相互インダクタンスをＭ１２とした場合、半導体モジュールのＰＮ間のインダクタンスＬは、下記の（１）に示す式となる。
Ｌ＝Ｌ１＋Ｌ２－２Ｍ１２・・・・・・（１）
本実施形態では、相互インダクタンスＭ１２の値を大きくするため、筐体２０内のみならず筐体２０の外においても、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とが平行に配置されている。Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とが平行に配置されている領域の面積を広くすることにより、相互インダクタンスＭ１２の値が大きくなり、半導体モジュールのＰＮ間のインダクタンスＬを減らすことができる。
また、本実施形態では、Ｐ電極板３０の垂直部３２とＮ電極板４０の垂直部４２も平行に配置されている。これにより、より一層、相互インダクタンスＭ１２を増やし、半導体モジュールのＰＮ間のインダクタンスＬを減らすことができる。
本実施形態では、図２３から図２６に示されるように、Ｐ電極板３０の外部接続端子３５とＰバスバー９３とが接触し、Ｎ電極板４０の外部接続端子４５とＮバスバー９４とが接触した状態で、Ｐバスバー９３とＮバスバー９４がボルト９５とナット９６により固定されている。これにより、Ｐ電極板３０の外部接続端子３５とＰバスバー９３とが電気的に接続されている状態が維持され、Ｎ電極板４０の外部接続端子４５とＮバスバー９４とが電気的に接続されている状態が維持される。尚、図２３は、この半導体モジュールのＺ１側から見た斜視図であり、図２４は、半導体モジュールのＺ２側から見た斜視図であり、図２５は、半導体モジュールの側面図であり、図２６は、半導体モジュールの要部の断面図である。
具体的には、Ｐバスバー９３及びＮバスバー９４には、Ｚ１－Ｚ２方向に貫通する貫通穴が設けられている。絶縁紙７０よりもＺ２側では、Ｐ電極板３０及びＰバスバー９３は重ねられており、Ｐ電極板３０の貫通穴３４及びＰバスバー９３の貫通穴には、円筒部２３が入っている。絶縁紙７０よりもＺ１側では、Ｎ電極板４０及びＮバスバー９４が重ねられており、Ｎ電極板４０の貫通穴４４及びＮバスバー９４の貫通穴には、円筒部２３が入っている。
この状態で、ボルト９５は、Ｚ１側からスペーサ９７を介し、円筒部２３のネジ穴２３ａに入れられ、Ｚ２側でナット９６により固定されている。これにより、Ｐ電極板３０の外部接続端子３５とＰバスバー９３とが電気的に接続されている状態が維持され、Ｎ電極板４０の外部接続端子４５とＮバスバー９４とが電気的に接続されている状態が維持される。尚、ボルト９５、ナット９６、スペーサ９７は、絶縁体の樹脂材料により形成されている。
以上のように、本実施形態における半導体モジュールでは、筐体２０の外において、Ｐ電極板３０の外部接続端子３５とＮ電極板４０の外部接続端子４５とが平行に配置されている。このため、Ｐ電極板３０及びＮ電極板４０は、筐体２０内のみならず、筐体２０の外においても、平行に配置されている。これにより、相互インダクタンスＭ１２を大きくすることができ、半導体モジュールのＰＮ間のインダクタンスＬを減らすことができる。
即ち、Ｚ１側から平面視した場合、Ｐ電極板３０の平板部３１とＮ電極板４０の平板部４１とは、殆どの部分で重なっており平行に配置されている。
また、本発明は特定の実施形態に限定されるものではなく、本発明の範囲内において、種々の変形及び変更が可能である。
［符号の説明］
１０ ベース部材
１１ ベース板
１１ａ 表面
１２ Ｐ電極パッド
１３ Ｎ電極パッド
１４ Ｏ電極パッド
１９ プレスフィットピン
２０ 筐体
２１ 開口部
２２ 沿面絶縁部
２３ 円筒部
２３ａ ネジ穴
２７ 接続穴
３０ Ｐ電極板
３１ 平板部
３２ 垂直部
３３ 接続部
３４ 貫通穴
３５ 外部接続端子
４０ Ｎ電極板
４１ 平板部
４２ 垂直部
４３ 接続部
４４ 貫通穴
４５ 外部接続端子
５０ Ｏ電極板
５１ 平板部
５２ 垂直部
５３ 接続部
５４ 貫通穴
５５ 外部接続端子
６０ 蓋部
６１ 貫通穴
７０ 絶縁紙
７１ 貫通穴
９３ Ｐバスバー
９４ Ｎバスバー
９５ ボルト
９６ ナット
９７ スペーサ
１００ 回路基板
１０１ 第１のトランジスタ
１０２ 第２のトランジスタ

Claims (7)

  1. ベース部材と、
    前記ベース部材に設けられており、正の電極パッドと、負の電極パッドと、前記正の電極パッド及び前記負の電極パッドに電気的に接続される半導体素子とを含む回路基板と、
    前記正の電極パッド及び前記負の電極パッドを囲むように前記ベース部材に取り付けられた枠状の筐体と、
    前記正の電極パッドに電気的に接続され、第１の平板部を有する第１の電極板と、
    前記負の電極パッドに電気的に接続され、第２の平板部を有する第２の電極板と、
    第１の絶縁部材と
    を備え、
    前記筐体内から前記筐体の外に向けて、前記第１の電極板の前記第１の平板部と、前記第２の電極板の前記第２の平板部とが平行に配置されており、
    前記第１の電極板の前記第１の平板部は、前記筐体の外に位置する第１の外部接続端子を有し、前記第２の電極板の前記第２の平板部は、前記筐体の外に位置する第２の外部接続端子を有し、前記第１の絶縁部材は、前記第１の外部接続端子と前記第２の外部接続端子とに挟まれる半導体モジュール。
  2. 前記第１の絶縁部材は絶縁紙である請求項１に記載の半導体モジュール。
  3. 平面視において、前記第１の電極板の前記第１の外部接続端子及び前記第２の電極板の前記第２の外部接続端子を囲むように前記筐体の外に位置する第２の絶縁部材をさらに備える請求項１または請求項２に記載の半導体モジュール。
  4. 前記第２の絶縁部材は前記筐体の一部である請求項４に記載の半導体モジュール。
  5. 前記第１の電極板の前記第１の外部接続端子は第１の貫通穴を有し、
    前記第２の電極板の前記第２の外部接続端子は第２の貫通穴を有し、
    平面視において、前記第１の外部接続端子の前記第１の貫通穴の位置は、前記第２の外部接続端子の前記第２の貫通穴の位置と一致している請求項１から請求項４のいずれか一項に記載の半導体モジュール。
  6. 前記半導体素子は、ＳｉＣを含む材料により形成されている請求項１から請求項５のいずれか一項に記載の半導体モジュール。
  7. ベース部材と、
    前記ベース部材に設けられており、正の電極パッドと、負の電極パッドと、前記正の電極パッド及び前記負の電極パッドに電気的に接続される半導体素子とを含む回路基板と、
    前記正の電極パッド及び前記負の電極パッドを囲むように前記ベース部材に取り付けられた枠状の筐体と、
    前記正の電極パッドに電気的に接続され、第１の平板部を有する第１の電極板と、
    前記負の電極パッドに電気的に接続され、第２の平板部を有する第２の電極板と、
    第１の絶縁部材と、
    第２の絶縁部材と、
    を備え、
    前記筐体内から前記筐体の外に向けて、前記第１の電極板の前記第１の平板部と、前記第２の電極板の前記第２の平板部とが平行に配置されており、
    前記第１の電極板の前記第１の平板部は、前記筐体の外に位置する第１の外部接続端子を有し、前記第２の電極板の前記第２の平板部は、前記筐体の外に位置する第２の外部接続端子を有し、前記第１の絶縁部材は、前記第１の外部接続端子と前記第２の外部接続端子とに挟まれ、
    前記第１の絶縁部材は絶縁紙であり、
    前記第２の絶縁部材は、平面視において、前記第１の電極板の前記第１の外部接続端子及び前記第２の電極板の前記第２の外部接続端子を囲むように前記筐体の外に位置し、
    前記第２の絶縁部材は前記筐体の一部であり、
    前記第１の電極板の前記第１の外部接続端子は第１の貫通穴を有し、
    前記第２の電極板の前記第２の外部接続端子は第２の貫通穴を有し、
    平面視において、前記第１の外部接続端子の前記第１の貫通穴の位置は、前記第２の外部接続端子の前記第２の貫通穴の位置と一致しており、
    前記半導体素子は、ＳｉＣを含む材料により形成されている半導体モジュール。
JP2022540588A 2020-01-16 2020-01-16 半導体モジュール Active JP7457812B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/001306 WO2021144925A1 (en) 2020-01-16 2020-01-16 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2023510184A true JP2023510184A (ja) 2023-03-13
JP7457812B2 JP7457812B2 (ja) 2024-03-28

Family

ID=69423368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022540588A Active JP7457812B2 (ja) 2020-01-16 2020-01-16 半導体モジュール

Country Status (4)

Country Link
US (1) US20230037158A1 (ja)
JP (1) JP7457812B2 (ja)
DE (1) DE112020006524T5 (ja)
WO (1) WO2021144925A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1695824S (ja) * 2021-03-19 2021-09-27
JP1695848S (ja) * 2021-03-19 2021-09-27
JP1695826S (ja) * 2021-03-19 2021-09-27
JP1695849S (ja) * 2021-03-19 2021-09-27
JP1695850S (ja) * 2021-03-19 2021-09-27
JP1695825S (ja) * 2021-03-19 2021-09-27
USD1021831S1 (en) * 2021-03-23 2024-04-09 Rohm Co., Ltd. Power semiconductor module
CN114334921A (zh) * 2021-12-31 2022-04-12 佛山市国星光电股份有限公司 功率模块和散热系统
WO2024080042A1 (ja) * 2022-10-13 2024-04-18 富士電機株式会社 半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2000077603A (ja) 1998-08-31 2000-03-14 Toshiba Corp 半導体装置及びその製造方法
JP3724345B2 (ja) * 2000-07-13 2005-12-07 日産自動車株式会社 配線の接続部構造
CN101252257A (zh) * 2008-02-19 2008-08-27 上海新时达电气有限公司 叠层母排边缘结构
JP4988665B2 (ja) * 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置
WO2010131679A1 (ja) 2009-05-14 2010-11-18 ローム株式会社 半導体装置
DE102012222417A1 (de) * 2012-12-06 2014-06-26 Siemens Aktiengesellschaft Vorrichtung zur Isolation von Leitern
JP6852011B2 (ja) * 2018-03-21 2021-03-31 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP7457812B2 (ja) 2024-03-28
DE112020006524T5 (de) 2022-12-22
WO2021144925A1 (en) 2021-07-22
US20230037158A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
JP7457812B2 (ja) 半導体モジュール
US8546926B2 (en) Power converter
US20130207121A1 (en) Power conversion device
CN106953504B (zh) 电子的线路单元
CN108511396B (zh) 电子装置
JP4885046B2 (ja) 電力用半導体モジュール
WO2021261508A1 (ja) 半導体装置
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
US11056415B2 (en) Semiconductor device
JP2012074730A (ja) 電力用半導体モジュール
WO2019235146A1 (ja) 半導体モジュール
US11495527B2 (en) Semiconductor module
JP2009141288A (ja) 電力用半導体モジュール
US10903149B2 (en) Semiconductor module, electric vehicle, and power control unit
JP2015179702A (ja) 半導体装置およびその製造方法
JP6344197B2 (ja) 半導体装置
JP2016184757A (ja) 半導体装置
JP2014090017A (ja) パワー半導体モジュール
US10804189B2 (en) Power device package structure
US20230063723A1 (en) Semiconductor apparatus and manufacturing method for semiconductor apparatus
JP6447914B2 (ja) パワーモジュールの直流側配線基板及びその製造方法
US20230274990A1 (en) Power Semiconductor Module System and Method for Producing the Power Semiconductor Module System
US20230307332A1 (en) Power Semiconductor Module and Method for Producing a Power Semiconductor Module
US11742267B2 (en) Power electronics assembly having flipped chip transistors
US20220270988A1 (en) Electronic part and semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240315

R150 Certificate of patent or registration of utility model

Ref document number: 7457812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150