JP2023509272A - 基板上に薄膜トランジスタの層を堆積する方法及びスパッタ堆積装置 - Google Patents

基板上に薄膜トランジスタの層を堆積する方法及びスパッタ堆積装置 Download PDF

Info

Publication number
JP2023509272A
JP2023509272A JP2022522855A JP2022522855A JP2023509272A JP 2023509272 A JP2023509272 A JP 2023509272A JP 2022522855 A JP2022522855 A JP 2022522855A JP 2022522855 A JP2022522855 A JP 2022522855A JP 2023509272 A JP2023509272 A JP 2023509272A
Authority
JP
Japan
Prior art keywords
layer
metal oxide
substrate
electrode pair
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022522855A
Other languages
English (en)
Inventor
ユン-チュー ツァイ,
ドンキル イム,
ロドニー シュンロン リム,
ユルゲン グリルマイヤー,
ユン ベ キム,
マルクス ベンダー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023509272A publication Critical patent/JP2023509272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/083Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3485Sputtering using pulsed power to the target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568Transferring the substrates through a series of coating stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/3414Targets
    • H01J37/3426Material
    • H01J37/3429Plural materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464Operating strategies
    • H01J37/3467Pulsed operation, e.g. HIPIMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対を含むスパッタ堆積源を使用して基板上に薄膜トランジスタの層を堆積する方法(480,580)であって、基板を第1の真空チャンバへと移動させること(482,582);少なくとも1つの第1の電極対に双極性パルスDC電圧を供給することによって基板上に層のうちの第1の層を堆積させることであって、第1の層の第1の材料が第1の金属酸化物を含む、第1の層を堆積させること(484,584);真空破壊することなく、基板を第1の真空チャンバから第2の真空チャンバへと移動させること(486,586);並びに、少なくとも1つの第2の電極対に双極性パルスDC電圧を供給することによって第1の層上に層のうちの第2の層を堆積させることであって、第2の層の第2の材料が第2の金属酸化物を含み、該第2の材料が第1の材料とは異なっている、第2の層を堆積させること(488,588)を含む。【選択図】図1

Description

本開示は、半導体デバイス、特に薄膜トランジスタの製造に関する。本開示は、基板上に薄膜トランジスタの層を堆積する方法に関する。本開示はさらに、スパッタ堆積装置に関する。
基板上に薄層を形成することは、特に薄膜トランジスタ(TFT)の分野に関連する問題である。薄膜トランジスタの製造において、基板上に層を形成する1つの方法は、スパッタリングである。スパッタリング中、原子は、プラズマのエネルギー粒子(例えば、不活性ガス又は反応性ガスの励起イオン)による衝撃によって、スパッタターゲットの材料から放出される。放出された原子は基板上に堆積させることができ、したがって、スパッタされた材料の層を基板上に形成することができる。
薄膜トランジスタの製造のために基板上に層を堆積する既知の方法は、基板が堆積源のスパッタ電極の前に配置される、静的堆積プロセスを利用する。堆積源は、少なくとも1つのスパッタ電極、例えばスパッタターゲットを運ぶスパッタカソード、又はDCスパッタリング用の直流(DC)で電力供給されるスパッタ電極のアレイを含みうる。
薄膜トランジスタの製造には、例えば、ゲート絶縁層、ソース電極とドレイン電極との間にチャネルを形成するためのチャネル層、又はソース電極とドレイン電極とを形成するためのソース・ドレイン層を含めた、さまざまな層の堆積が包含されうる。
例えば、ディスプレイ用途のために、均一かつ安定した性能を備えた薄膜トランジスタを提供することは、依然として困難である。例えば、薄膜トランジスタの性能は、薄膜トランジスタへの電圧の印加中、及び/又は高温などの応力下では、不安定になる可能性がある。特に、高いキャリア移動度を有する薄膜トランジスタの性能は、不安定になる可能性がある。例えば、キャリア移動度の高い薄膜トランジスタを高解像度のモバイルパネルに適用することは、困難な場合がある。
したがって、基板上に薄膜トランジスタの層を堆積させる改良された方法を提供すること、並びにスパッタ堆積装置が依然として必要とされている。より具体的には、特に応力下で、高いキャリア移動度及び高い安定性を有する薄膜トランジスタを提供することが望ましいであろう。
上記に照らして、独立請求項による、基板上に薄膜トランジスタの層を堆積する方法、並びにスパッタ堆積装置が提供される。本開示のさらなる態様、利点、及び特徴は、従属請求項、明細書、及び添付の図面から明らかである。
本開示の一態様は、少なくとも1つの第1の電極対と少なくとも1つの第2の電極対とを含むスパッタ堆積源を使用して、基板上に薄膜トランジスタの層を堆積する方法に関する。該方法は、基板を第1の真空チャンバへと移動させること;少なくとも1つの第1の電極対に双極性パルスDC電圧を供給することによって基板上に層のうちの第1の層を堆積させることであって、第1の層の第1の材料が第1の金属酸化物を含む、第1の層を堆積させること;真空破壊することなく、基板を第1の真空チャンバから第2の真空チャンバへと移動させること;及び、少なくとも1つの第2の電極対に双極性パルスDC電圧を供給することによって第1の層上に層の第2の層を堆積させることであって、第2の層の第2の材料が第2の金属酸化物を含み、該第2の材料が第1の材料とは異なっている、第2の層を堆積させることを含む。
さらなる態様は、スパッタ堆積装置、特に、基板上に薄膜トランジスタの層を堆積するためのスパッタ堆積装置に関する。スパッタ堆積装置は、真空破壊することなく基板が第1の真空チャンバと第2の真空チャンバとの間で移送可能になるように配置されている、第1の真空チャンバ及び第2の真空チャンバを含む。スパッタ堆積装置は、少なくとも1つの第1の電極対と少なくとも1つの第2の電極対とを含むスパッタ堆積源を含み、ここで、少なくとも1つの第1の電極対は第1の真空チャンバ内に配置され、少なくとも1つの第2の電極対は第2の真空チャンバ内に配置される。スパッタ堆積源は、少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対に双極性パルスDC電圧を供給するように構成された電源配置をさらに含む。少なくとも1つの第1の電極対は、第1のターゲット材料を有する第1のターゲットを含み、この第1のターゲット材料は第1の金属酸化物を含んでいる。少なくとも1つの第2の電極対は、第2のターゲット材料を有する第2のターゲットを含み、この第2のターゲット材料は第2の金属酸化物を含んでおり、かつ第2のターゲット材料は第1のターゲット材料とは異なっている。
実施形態はまた、開示された方法を実施するための装置も対象とし、記載された各方法の態様を実施するための装置部品を含む。これらの方法の態様は、ハードウェア構成要素によって、適切なソフトウェアによってプログラミングされたコンピュータによって、2つの任意の組合せによって、又は他の任意の方法によって実施することができる。さらには、本開示による実施形態は、記載された装置を動作させる方法も対象とする。記載された装置を動作させる方法は、装置のすべての機能を実施するための方法の態様を含む。
本開示の上記の特徴を詳細に理解することができるように、実施形態を参照することによって、上で簡単に概説した本開示のより具体的な説明を得ることができる。添付の図面は、本開示の実施形態に関連しており、以下に説明される。図面には典型的な実施形態が示されており、以下の記載において詳述される。
本明細書に記載される幾つかの実施形態による、スパッタ堆積源の概略図 本明細書に記載される幾つかの実施形態による、スパッタ堆積源内の一対の電極に印加されうる双極性パルスDC電圧及びそれぞれの電流のグラフ 本明細書に記載される実施形態による方法又はスパッタ堆積源によって堆積された層を含む、例示的な薄膜トランジスタの概略図 本明細書に記載される実施形態による方法を示すフロー図 本明細書に記載されるさらなる実施形態による方法を示すフロー図
これより、その例が図に示されている、さまざまな実施形態を詳細に参照する。各例は説明のために提供されており、制限を意味するものではない。例えば、一実施形態の一部として図示又は説明された特徴は、他の実施形態において使用、又は他の実施形態と組み合わせて使用して、さらに別の実施形態をもたらすことができる。本開示は、このような修正及び変形を含むことが意図されている。
以下の図面の説明内で、同じ参照番号は、同じ又は類似の構成要素を指す。概して、個々の実施形態に関する相違点のみが説明される。特に指定のない限り、一実施形態における部品又は態様の説明は、別の実施形態における対応する部品又は態様にも同様に当てはまる。
本明細書に記載される材料で基板をコーティングするプロセスは、通常、薄膜用途を指す。「コーティング」という用語と「堆積」という用語は、同義語として用いられる。幾つかの実施形態によれば、コーティング又は堆積は、スパッタリングによって実施される。
本明細書に記載される実施形態によるスパッタ堆積装置は、第1の真空チャンバ及び第2の真空チャンバを含む。第1の真空チャンバ及び第2の真空チャンバは、真空破壊することなく、基板を第1の真空チャンバと第2の真空チャンバとの間で移送することができるように配置される。特に、スパッタ堆積装置は、基板を非真空環境に曝露することなく、特に大気圧を伴った環境に曝露することなく、基板を第1の真空チャンバから第2の真空チャンバへと移動させることができるように構成される。第1の真空チャンバは、第1の真空チャンバ又は第2の真空チャンバのチャンバ壁によって、第2の真空チャンバから少なくとも部分的に分離させることができる。チャンバ壁は、スリット開口部を有しうる。スリット開口部は、基板、特に基板及び基板を保持する基板キャリアを、第1の真空チャンバからスリット開口部を通って第2の真空チャンバへと移動させることができるように構成することができる。幾つかの実施形態では、スリット開口部は、チャンババルブを使用して閉鎖可能又は密閉可能でありうる。
実施形態によれば、スパッタ堆積装置はスパッタ堆積源を含む。スパッタ堆積源は、電極対、特に少なくとも1つの第1の電極対と少なくとも1つの第2の電極対とを含む。電極対の各電極は、基板上に堆積されるターゲット材料を提供するように構成することができる。例えば、各電極は、基板上に堆積されるターゲット材料でできた、例えば円筒形のターゲットなどのターゲットを含みうる。さらには、各電極は、ターゲット材料と共にそれぞれの回転軸の周りで回転可能になるように構成することができる。一対の電極の電極は、隣接する電極でありうる。例えば、各電極対は、50cm以下、特に30cm以下の距離に配置された第1の電極及び第2の電極を含みうる。
概して、スパッタリングは、ダイオードスパッタリング又はマグネトロンスパッタリングとして実施することができる。マグネトロンスパッタリングは、堆積速度を速くすることができるという点で、特に有利である。磁石アセンブリは、回転可能な電極内に位置づけることができる。回転可能な電極内、すなわち円筒形のターゲット内に磁石アセンブリを配置することによって、ターゲット表面上の自由電子は、磁石アセンブリによって生成された磁場内で強制的に移動し、逃げることができない。磁石アセンブリは、電極内で回転可能でありうる。マグネトロンスパッタリングは、堆積速度を増加させることができる。
図1は、スパッタ堆積装置100の例示的な実施形態を示している。スパッタ堆積装置100は、第1の真空チャンバ130及び第2の真空チャンバ140を含む。基板110は、真空破壊することなく、第1の真空チャンバ130から第2の真空チャンバ140へと移動させることができる。特に、基板110は、基板キャリアによって保持することができる。基板110を保持する基板キャリアは、基板輸送トラックに沿って下流方向112に移動することができる。図1に示されるように、基板110は、第1の真空チャンバ130からチャンバ壁116のスリット開口部114を通って第2の真空チャンバ140へと下流方向112に移動させることができる。スパッタ堆積装置100は、第1の真空チャンバ130での堆積中及び第2の真空チャンバ140での堆積中に基板110を連続的に移動させるように構成することができる。
幾つかの実施形態によれば、スパッタ堆積装置は、特に第1の真空チャンバ内及び/又は第2の真空チャンバ内で、基板を動的にコーティングするように構成される。例えば、スパッタ堆積装置は、層の堆積中に基板輸送トラックに沿って基板を連続的に移動させるように構成することができる。さらなる実施形態では、スパッタ堆積装置は、基板を静的に移動させるように構成することができる。基板は、堆積前にコーティング領域、特に、第1の真空チャンバ内又は第2の真空チャンバ内のコーティング領域に入れることができる。コーティング領域に入った後、スパッタ堆積装置は、基板上に層を堆積するように構成することができる。基板は、堆積中、コーティング領域内に留まる。スパッタ堆積装置は、堆積後にコーティング領域から基板を取り出すように構成することができる。特に、真空チャンバ、例えば第1の真空チャンバ又は第2の真空チャンバは、例えばチャンババルブを使用して、堆積中に環境又は隣接する真空チャンバに対して密閉可能又は閉鎖可能でありうる。
実施形態によれば、スパッタ堆積装置のスパッタ堆積源は、第1の真空チャンバ内に配置された少なくとも1つの第1の電極対と、第2の真空チャンバ内に配置された少なくとも1つの第2の電極対とを含む。少なくとも1つの第1の電極対及び/又は少なくとも1つの第2の電極対は、少なくとも2つ又は少なくとも3つの電極対、例えば、正確に2つ又は正確に3つの電極対を含みうる。スパッタ堆積源は、少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対に双極性パルスDC電圧を供給するように構成された電源配置を含む。図1に示される実施形態では、スパッタ堆積装置100は、第1の真空チャンバ130内に配置された2つの第1の電極対132と第2の真空チャンバ140内に配置された2つの第2の電極対142とを備えたスパッタ堆積源を含む。第1の電極対132及び第2の電極対142には、電源配置120によって双極性パルスDC電圧が供給される。電源配置120は、DC電源124及びパルスユニット122を含みうる。
図2は、時間(t)の関数としての、本明細書に記載される幾つかの実施形態による、スパッタ堆積源内の一対の電極に印加されうる双極パルスDC電圧を示すグラフである。第1のグラフ250は、一対の電極の第1の電極に印加される第1の電圧U1を示しており、第2のグラフ252は、一対の電極の第2の電極に印加される第2の電圧U2を示している。第2の電圧U2は、例えば第1の電圧U1が反転したものでありうる。例示的な実施形態では、双極方形波又は矩形波の電圧が一対の電極に印加される。実際には、第1の電圧と第2の電圧の正の部分と負の部分は、単にほぼ一定でありうる。対応する電圧は、少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対の各対に同期的に印加されうる。
さらには、動作中に一対の電極の電極間を流れる電流(I)が、図2の第1のグラフ250に時間(t)の関数として示されている。電流は、印加電圧波形の形状に従いうる。特に、電流の周波数は、印加される電圧の周波数に対応しうる。
実施形態によれば、少なくとも1つの第1の電極対は、第1のターゲット材料を有する第1のターゲットを含み、この第1のターゲット材料は第1の金属酸化物を含む。少なくとも1つの第2の電極対は、第2のターゲット材料を有する第2のターゲットを含み、この第2のターゲット材料は第2の金属酸化物を含む。特に、第2のターゲット材料は、第1のターゲット材料とは異なっている。実施形態では、第1のターゲット材料及び第2のターゲット材料の少なくとも一方は、半導体でありうる。
実施形態では、スパッタ堆積装置は、基板上に薄膜トランジスタの層を堆積するように構成することができる。特に、スパッタ堆積装置は、本明細書に記載される方法の実施形態による層を堆積するように構成することができる。特に、第1のターゲット材料は、層のうちの第1の層を堆積するように構成することができ、ここで、第1の層の第1の材料は、第1のターゲット材料の材料、特に、第1のターゲット材料の第1の金属酸化物を含む。第2のターゲット材料は、層のうちの第2の層を堆積するように構成することができ、ここで、第2の層の第2の材料は、第2のターゲット材料の材料、特に、第2のターゲット材料の第2の金属酸化物を含む。特に、第1のターゲット材料及び第2のターゲット材料は、薄膜トランジスタのチャネル層の堆積用に構成することができる。幾つかの実施形態では、第1のターゲット材料及び第2のターゲット材料は、少なくとも本質的に、それぞれ第1の層の第1の材料及び第2の層の第2の材料に対応することができ、第1の材料及び第2の材料は、本明細書に記載の実施形態に従って構成される。
幾つかの実施形態では、第1のターゲット及び第2のターゲットは回転式ターゲットである。図1に示されるように、第1の電極対132は第1のターゲット134を含み、第2の電極対は第2のターゲット144を含む。第1のターゲット134及び第2のターゲット144の各々は、回転式ターゲットである。特に、第1のターゲット134及び第2のターゲット144の各々は、それぞれの回転軸Aの周りで回転可能である。
実施形態によれば、スパッタ堆積装置は、基板を輸送することができる基板輸送トラックを含みうる。特に、基板は、第1の真空チャンバへと、及び/又は第1の真空チャンバから第2の真空チャンバへと基板輸送トラックに沿って移動することができる。基板は、輸送中及び/又は基板処理中、特に層の堆積中に、基板キャリアによって基板輸送トラックに沿って運ぶことができる。
幾つかの実施形態では、スパッタ堆積装置は、スパッタ堆積源の少なくとも1つのさらなる電極対がその中に配置された、少なくとも1つのさらなる真空チャンバを含みうる。スパッタ堆積装置、特に、スパッタ堆積装置の基板輸送トラックは、真空破壊することなく、基板を第2の真空チャンバから少なくとも1つのさらなる真空チャンバへと移動させることができるように構成することができる。少なくとも1つのさらなる電極対は、少なくとも1つのさらなるターゲットを含むことができ、ここで、少なくとも1つのさらなるターゲットのさらなるターゲットは、さらなるターゲット材料を含む。さらなるターゲット材料は、第2のターゲット材料とは異なりうる、特に、第1のターゲット材料とは異なり、かつ第2のターゲット材料とも異なりうる。実施形態では、さらなるターゲット材料は、第2のターゲット材料に対して異なるキャリア移動度及び/又は異なるキャリア濃度を有しうる。
他の実施形態と組み合わせることができる実施形態によれば、基板上に薄膜トランジスタの層を堆積する方法が提供される。少なくとも1つの第1の電極対と少なくとも1つの第2の電極対とを含むスパッタ堆積源は、薄膜トランジスタの層を堆積するために用いられる。特に、本明細書に記載される実施形態によるスパッタ堆積装置のスパッタ堆積源は、薄膜トランジスタの層を堆積するために使用することができる。
図3には、薄膜トランジスタ360の例示的な図が示されている。薄膜トランジスタ360の製造は、本明細書に記載される実施形態による薄膜トランジスタ360の層を堆積する方法を含みうる。薄膜トランジスタ360は、支持基板362を含む。支持基板362上には、ゲート電極364が形成される。ゲート電極364上には、ゲート絶縁層366が堆積される。ゲート絶縁層366は、絶縁材料を含む。例えば、ゲート絶縁層366は、窒化ケイ素(SiN)、酸化ケイ素(SiO)、SiO(1-x)、誘電率が高い材料、特に、Al、ZrO、HfO、又はGeO、又はそれらの任意の組合せを含みうる。
ゲート絶縁層366上には、薄膜トランジスタ360のチャネルが形成されうる。チャネルは、半導体材料を含みうる。チャネルは、特に、薄膜トランジスタのオン状態では導電性となることができ、薄膜トランジスタのオフ状態では導電性でなくなりうる。特に、チャネルは、第1の層368を堆積することによって、特に、薄膜トランジスタ360のフロントチャネルを形成することによって、及び第2の層370を堆積することによって、特に、薄膜トランジスタ360のバックチャネルを形成することによって、形成することができる。第1の層368は第1の材料で形成されてよく、第2の層370は第2の材料で形成されてよく、第2の材料は第1の材料とは異なっている。第1の材料及び第2の材料の各々は、半導体材料でありうる。例えば、第1の層368は、酸化インジウムガリウム亜鉛(IGZO)を部分的に酸化された状態で含むことができ、第2の層370は、IGZOを完全に酸化された状態で含むことができる。別の例によれば、第1の層368は、IGZOと、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、又は酸化アルミニウム亜鉛(AZO)などの透明な導電性酸化物との組成物で形成することができ、第2の層370は、例えば、透明な導電性酸化物なしにIGZOを含む。
薄膜トランジスタ360は、ソース・ドレイン層374をさらに含む。ソース・ドレイン層374は、導電性材料を含みうる。ソース・ドレイン層374は、金属を含みうる、又は金属からなりうる。例えば、ソース・ドレイン層374は、Mo、Ti、Ta、Cr、(Ta、Cr)、Cu、Ag、Al、それらの合金、又はそれらの任意の組合せを含みうる。ソース・ドレイン層374は、例えば、フォトリソグラフィによって構造化されて、薄膜トランジスタ360のソース電極及びドレイン電極を形成することができる。薄膜トランジスタ360は、バックチャネルエッチングによってさらに処理されてもよい。特に、バックチャネル、例えば第2の層370は、部分的にエッチングすることができる。薄膜トランジスタ360は、ソース・ドレイン層374上に堆積されたパッシベーション層376をさらに含む。
図3は、例示の目的のための特定のタイプの薄膜トランジスタ、特に逆スタッガード型配置の薄膜トランジスタを示している。幾つかの実施形態では、本明細書に開示される方法及び装置は、逆スタッガード型配置の薄膜トランジスタの層を堆積するように、特に、バックチャネルエッチングを含む薄膜トランジスタの製造のために、構成することができる。本明細書に記載される方法及び装置の実施形態は、逆スタッガード型配置以外の薄膜トランジスタの層を堆積するために、追加的に又は代替的に使用することができる。
図4は、本明細書に記載される実施形態による薄膜トランジスタの層を堆積する方法480を例示するフロー図を示している。482では、方法480は、基板を第1の真空チャンバへと移動させることを含む。実施形態では、ロードロックチャンバから、又は先行する処理チャンバから第1の真空チャンバへと基板を移動させることができる。
484では、方法480は、少なくとも1つの第1の電極対に双極性パルスDC電圧を供給することによって基板上に層のうちの第1の層を堆積させることを含み、ここで、第1の層の第1の材料は第1の金属酸化物を含む。幾つかの実施形態では、第1の層は、薄膜トランジスタのチャネル、特に薄膜トランジスタのフロントチャネルを形成する。実施形態では、第1の層は、薄膜トランジスタのゲート絶縁層上に堆積される。ゲート絶縁層は、絶縁材料を含むことができるか、又は絶縁材料からなる。
486では、真空破壊することなく、基板を第1の真空チャンバから第2の真空チャンバへと移動させる。真空破壊することなく基板を第1の真空チャンバから第2の真空チャンバへと移動させることにより、大気ガス、特に大気酸素と第1の層との相互作用を防ぐことができる。大気ガスの相互作用は、第1の層の材料特性を変化させる可能性があり、及び/又は薄膜トランジスタの動作に影響を与える可能性がある。
488では、方法480は、少なくとも1つの第2の電極対に双極性パルスDC電圧を供給することによって、第1の層上に層の第2の層を堆積させることを含む。第2の層の第2の材料は第2の金属酸化物を含み、該第2の材料は第1の層の第1の材料とは異なっている。幾つかの実施形態では、第2の層は、薄膜トランジスタのバックチャネルを形成する。特に、チャネルは、二重チャネル層構造でありうる。さらなる実施形態では、第2の層は、薄膜トランジスタの中間チャネル層を形成しうる。異なる材料の2つ以上の層の堆積によって、特に実施形態による第1の層及び第2の層の堆積によって薄膜トランジスタのチャネルを形成することにより、応力下での薄膜トランジスタの安定性を高めることができる。
幾つかの実施形態によれば、第1の材料及び第2の材料の一方は、第1の材料及び第2の材料の他方に対して異なる金属を含む。特に、第1の金属酸化物及び第2の金属酸化物の一方は、第1の金属酸化物及び第2の金属酸化物の他方に対して異なる金属を含みうる。実施形態、特にスパッタ堆積装置の実施形態では、第1のターゲット材料及び第2のターゲット材料のうちの一方は、第1のターゲット材料及び第2のターゲット材料のうちの他方に対して異なる金属を含む。
他の実施形態と組み合わせることができる幾つかの実施形態では、第1の材料又は第1のターゲット材料の第1の金属酸化物は、元素を第1の化学量論で含み、第2の材料又は第2のターゲット材料の第2の金属酸化物は、元素を第2の化学量論で含む。第2の化学量論は、第1の化学量論とは異なりうる。特に、元素は、インジウム、ガリウム、及び亜鉛からなる群より選択される少なくとも2つを含みうる。
実施形態では、第1の金属酸化物は第1の酸化状態の元素を含み、第2の金属酸化物は第2の酸化状態の元素を含み、第2の酸化状態は第1の酸化状態とは異なっている。例えば、第1の金属酸化物及び第2の金属酸化物は、インジウム、ガリウム、亜鉛、スズ、及びアルミニウムからなる群、特にインジウム、ガリウム、及び亜鉛からなる群より選択される少なくとも1つの元素を含みうる。第1の金属酸化物中の少なくとも1つの元素の第1の酸化状態は、第2の金属酸化物中の少なくとも1つの元素の第2の酸化状態とは異なりうる。
実施形態によれば、第1の材料又は第1のターゲット材料は、第2の材料又は第2のターゲット材料に対して異なるキャリア移動度を有する。特に、第1の金属酸化物は、第2の金属酸化物に対して異なるキャリア移動度を有しうる。本明細書で用いられる「キャリア移動度」という用語は、半導体材料などの材料における電荷キャリアの移動度を指す。特に、キャリア移動度は、孔の移動度及び/又は電子の移動度を指す。例えば、第1の材料及び第2の材料の一方は、高いキャリア移動度を有しうる。第1の材料及び第2の材料の他方は、低い又は中程度のキャリア移動度を有しうる。高いキャリア移動度は、30cm/Vsより高い、特に50cm/Vsより高い、キャリア移動度でありうる。低いキャリア移動度は、10cm/Vsより低い、特に7cm/Vsより低い、又は5cm/Vsより低い、キャリア移動度でありうる。中程度のキャリア移動度は、高いキャリア移動度と低いキャリア移動度との間の範囲にある移動度でありうる。さらなる実施形態では、第1の材料及び第2の材料の一方は、高い又は中程度のキャリア移動度を有しうる。第1の材料及び第2の材料の他方は、低いキャリア移動度を有しうる。
スパッタ堆積装置の例示的な実施形態では、第1のターゲット材料及び第2のターゲット材料のうちの一方は、高いキャリア移動度を有しうる。第1のターゲット材料及び第2のターゲット材料のうちの他方は、低い又は中程度のキャリア移動度を有しうる。さらなる実施形態では、第1のターゲット材料及び第2のターゲット材料のうちの一方は、高い又は中程度のキャリア移動度を有しうる。第1のターゲット材料及び第2のターゲット材料のうちの他方は、低いキャリア移動度を有しうる。
幾つかの実施形態では、第1の材料は、第2の材料に対して異なるキャリア濃度を有する。特に、第1の金属酸化物は、第2の金属酸化物に対して異なるキャリア濃度を有しうる。実施形態では、第1のターゲット材料は、第2のターゲット材料に対して異なるキャリア濃度を有しうる。本明細書で用いられる「キャリア濃度」という用語は、半導体材料などの材料における電荷キャリアの濃度を指す。特に、キャリア濃度は孔の濃度及び/又は電子の濃度を指す。
幾つかの実施形態では、第1の材料は、第2の材料より高いキャリア移動度及び/又は第2の材料より高いキャリア濃度を有しうる。スパッタ堆積装置の実施形態では、第1のターゲット材料は、第2のターゲット材料より高いキャリア移動度及び/又は第2のターゲット材料より高いキャリア濃度を有しうる。
さらなる実施形態では、第1の材料は、第2の材料より低いキャリア移動度及び/又は第2の材料より低いキャリア濃度を有しうる。スパッタ堆積装置のさらなる実施形態では、第1のターゲット材料は、第2のターゲット材料より低いキャリア移動度及び/又は第2のターゲット材料より低いキャリア濃度を有しうる。
実施形態によれば、第1の金属酸化物及び第2の金属酸化物の少なくとも一方は、酸化インジウムガリウム亜鉛(IGZO)、酸化インジウム亜鉛スズ(IZTO)、酸化インジウムガリウム亜鉛スズ(IGZTO)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、又は酸化アルミニウム亜鉛(AZO)である。幾つかの実施形態では、第1の金属酸化物は、IGZO、IZTO、IGZTO、ITO、IZO、又はAZOのうちの1つであってよく、第2の金属酸化物は、IGZO、IZTO、IGZTO、ITO、IZO、又はAZOからなる群より選択される異なる1つでありうる。例えば、第1の金属酸化物及び第2の金属酸化物の一方は、透明な導電性酸化物、特に、ITO、IZO、又はAZOであってよく、第1の金属酸化物及び第2の金属酸化物の他方は、IGZOでありうる。
幾つかの実施形態では、第1の金属酸化物及び第2の金属酸化物は、IGZO、IZTO、IGZTO、ITO、IZO、又はAZOのうちの1つの異なる組成物を含みうる。例えば、第1の金属酸化物及び第2の金属酸化物の一方は、1:1:1(インジウム:ガリウム:亜鉛)の組成のIGZOを含んでよく、第1の金属酸化物及び第2の金属酸化物の他方は、例えば、1:a:b(インジウム:ガリウム:亜鉛)などの異なる組成のIGZOを含むことができ、ここで、a及びbの少なくとも一方は、例えば、1より高い、又は1より低いなど、1とは異なっている。
例示的な実施形態では、第1の金属酸化物は、インジウム、ガリウム、及び亜鉛を第1の酸化状態で含みうる。第2の金属酸化物は、インジウム、ガリウム、及び亜鉛を第2の酸化状態で含むことができ、ここで、第2の酸化状態は、第1の酸化状態より高い、又は低い。幾つかの実施形態では、第1の酸化状態及び第2の酸化状態の一方は、完全に酸化された状態でありうる。第1の材料の第1の層と第2の材料の第2の層との組合せ(第1の材料及び第2の材料は、異なるキャリア移動度及び/又は異なるキャリア濃度を有する)は、応力下でのより高い安定性、及び/又はより高い移動度を有する薄膜トランジスタのためのプロセスウィンドウを有利に拡大することができる。
幾つかの実施形態では、第1の材料及び第2の材料の少なくとも一方、特に、第1の材料及び第2の材料の一方は、特に、第1の金属酸化物及び/又は第2の金属酸化物に加えて、さらなる金属酸化物を含む。実施形態では、第1の材料中に含まれるさらなる金属酸化物は、第1の金属酸化物とは異なりうる。第2の材料中に含まれるさらなる金属酸化物は、第2の金属酸化物とは異なりうる。幾つかの実施形態では、さらなる金属酸化物は、第1の材料及び第2の材料の一方に含まれうる。さらなる実施形態では、第1の材料及び第2の材料はさらなる金属酸化物を含みうる。第1の材料及び第2の材料は、内容、例えば質量分率が異なる、さらなる金属酸化物を有しうる。
実施形態によれば、さらなる金属酸化物は、酸化アルミニウム、特にAl、及び/又は酸化スズ、特にSnOを含みうる。追加的に又は代替的に、さらなる金属酸化物は、少なくとも1つの透明な導電性酸化物、特に、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、及び/又は酸化アルミニウム亜鉛(AZO)を含みうる。特に、第1の金属酸化物及び/又は第2の金属酸化物は、IGZO、IZTO、IGZTO、ITO、IZO、又はAZOでありうる。第1の材料又は第2の材料にさらなる金属酸化物、例えば透明な導電性酸化物を含めることにより、それぞれの材料のキャリア濃度及びキャリア移動度の少なくとも一方を増加させることができる。特に、薄膜トランジスタの移動度を向上させることができる。スパッタ堆積装置の実施形態によれば、第1のターゲット材料及び第2のターゲット材料の少なくとも一方、特に、第1のターゲット材料及び第2のターゲット材料のうちの一方は、さらなる金属酸化物を含む。
幾つかの実施形態によれば、第1の層及び第2の層は、層スタックとして、特に二重層として堆積させることができる。さらなる実施形態では、第1の層、第2の層、及び第3の層は、層スタックとして、特に三重層として堆積させることができる。実施形態では、層スタックは、薄膜トランジスタの層状のチャネルを形成することができる。
実施形態によれば、堆積中に処理ガスが提供されうる。処理ガスは、アルゴンなどの不活性ガス、及び/又は酸素、窒素、水素、及びアンモニアなどの反応性ガス、オゾン、活性化ガスなどを含みうる。
幾つかの実施形態によれば、基板は、第1の層の堆積中及び第2の層の堆積中に連続的に移動する(「動的コーティング」)。基板の動的コーティング、特に、第1の層及び第2の層の動的堆積は、特に、ターゲットのインプリントなしに、及び/又はターゲット寿命に沿ったプロセスドリフトなしに、均一な層の厚さを提供することができる。さらなる実施形態では、第1の層及び第2の層は、静的コーティングによって堆積させることができる。基板は、堆積前にコーティング領域に入れることができ、その後、基板上に層が堆積される。堆積中、基板はコーティング領域内に留まり、堆積後に基板はコーティング領域から取り出される。特に、真空チャンバ、例えば、第1の真空チャンバ又は第2の真空チャンバは、例えばチャンババルブを使用して、堆積中、環境又は隣接する真空チャンバに対して密閉又は閉鎖することができる。
本明細書に記載される他の実施形態と組み合わせることができる実施形態によれば、方法は、基板上に少なくとも1つのさらなる層、例えば第3の層を堆積させるための少なくとも1つのさらなる真空チャンバへと基板を移動させることを含みうる。基板は、真空破壊することなく移動させることができる。少なくとも1つのさらなる層は、少なくとも1つのさらなる電極対を使用して堆積させることができる。特に、少なくとも1つのさらなる電極対には、双極性パルスDC電圧が供給されうる。第1の層、第2の層、及び少なくとも1つのさらなる層は、薄膜トランジスタの層状のチャネル、例えばマルチレイヤチャネルを形成することができる。第1の層は、特に、チャネルのフロントチャネルを形成することができる。幾つかの実施形態では、少なくとも1つのさらなる層は、さらなるチャネル層を含みうる。さらなるチャネル層は、さらなる材料を含みうる。特に、さらなる材料は、第2の材料に対して異なるキャリア移動度及び異なるキャリア濃度の少なくとも一方を有しうる。
例えば、図5は、本明細書に記載される実施形態による方法580の例示的なフロー図を示している。特に、方法580の582-588は、図4の方法480の482-488に対応しうる。590では、方法580は、真空破壊することなく、基板を第2の真空チャンバから第3の真空チャンバへと移動させることを含む。592では、少なくとも1つの第3の電極対を使用して、層の第3の層が第2の層の上に堆積される。第3の電極対には、双極性パルスDC電圧が供給されうる。第3の層の第3の材料は第3の金属酸化物を含んでよく、該第3の材料は、第2の材料とは異なっている。第3の材料は、第2の材料に対して異なるキャリア移動度及び異なるキャリア濃度の少なくとも一方を有しうる。実施形態では、第3の金属酸化物は、IGZO、IZTO、IGZTO、ITO、IZO、又はAZOでありうる。第3の材料は、さらなる金属酸化物、例えば、酸化スズ、酸化アルミニウム、及び/又は少なくとも1つの透明な導電性酸化物、例えばITO、IZO、及び/又はAZOをさらに含みうる。
本開示によれば、本明細書で用いられる「基板」という用語は、例えばガラス基板、ウエハ、サファイアなどの透明な結晶のスライス、又はガラスプレートなどの柔軟性のない基板、及びウェブ又は箔などの柔軟な基板の両方を包含する。幾つかの実装形態によれば、本明細書に記載される実施形態は、ディスプレイPVD、すなわち、ディスプレイ市場向けの大面積基板上へのスパッタ堆積に利用することができる。堆積装置は、半導体、金属、及びガラス基板のうちの少なくとも1つに層を堆積するように構成することができる。特に、堆積装置は、半導体デバイス及びディスプレイデバイスのうちの少なくとも1つを製造するように構成することができる。
幾つかの実施形態によれば、大面積基板又はそれぞれの基板キャリア(基板キャリアは1つの基板又は複数の基板を運ぶことができる)は、少なくとも1mのサイズを有することができる。サイズは、約0.67m(0.73m×0.92m-GEN4.5)から約8m、より具体的には約2mから約9m、又はさらに最大で12mでありうる。本明細書に記載される実施形態による、構造、カソードアセンブリなどの装置、並びに方法に提供される基板又はキャリアは、本明細書に記載されるような大面積基板でありうる。例えば、大面積基板又は基板キャリアは、約0.67mの基板(0.73m×0.92m)に対応するGEN4.5、約1.4mの基板(1.1m×1.3m)に対応するGEN5、約4.29mの基板(1.95m×2.2m)に対応するGEN7.5、約5.7mの基板(2.2m×2.5m)に対応するGEN8.5、又はさらには、約8.7mの基板(2.94 m×3.37m)に対応するGEN10でありうる。GEN11及びGEN12などのより大きな世代、並びに対応する基板も同様に実装させることができる。
本明細書に記載される他の実施形態と組み合わせることができる幾つかの実施形態によれば、基板は、基板輸送トラックに沿って、及び/又は処理中、特に堆積中に、実質的に垂直方向に運ぶことができる。本明細書で用いられる場合、「実質的に垂直」は、特に基板の向きを指す場合に、垂直の方向又は向きからの±20°以下、例えば±10°以下の逸脱を許容すると理解される。例えば、垂直方向から幾らか逸脱している基板支持体がより安定した基板位置をもたらす場合があることから、この逸脱が設けられうる。それでも、例えば、基板輸送トラックに沿った輸送中及び/又は基板処理中の基板の向きは、実質的に垂直であると見なされ、水平な基板の向きとは異なると見なされる。
本明細書で言及される双極性パルスDC電圧は、一対の電極の電極に印加される交互の極性(「双極」)を有する電圧である。したがって、一対の電極の第1の電極は、交互にカソード及びアノードとして機能し、一対の電極の第2の電極は、交互にアノード及びカソードとして機能する。
双極性パルスDCスパッタリングは、例えばMFスパッタリング又はRFスパッタリングなどの通常のACスパッタリングとは、電圧の波形が正弦波ではないという点で異なる。むしろ、電圧の波形は一時的に本質的に一定でありうる(直流、「DC」)。例えば、双極性パルスDC電圧の波形は、矩形波又は方形波でありうる。特に、波形の正の部分は一時的に本質的に一定であってよく、及び/又は波形の負の部分は一時的に本質的に一定であってよく、特に正弦波電圧とは異なりうる。
幾つかの実施形態では、電極対の各電極は、アノード及びカソードとして交互に機能することができる。特に、アノードとして連続的に機能する別個の電極は提供されなくてよい。
幾つかの実施形態では、双極性パルスDC電圧の周波数は、少なくとも1kHz、特に、少なくとも10kHz又は少なくとも30kHz、及び/又は最大100kHz、特に、最大80kHz又は最大50kHzでありうる。
特に、双極性パルスDC電圧を用いたスパッタリングは、特に従来のDCスパッタリングと比較した場合、改善されたアーク放電の抑制を可能にし、プロセス安定性の問題を低減し、及び/又はより高い層均一性制御を提供することができる。さらには、DC双極性スパッタリングにおける矩形波電圧は、特に従来のAC正弦波スパッタリング法と比較した場合、堆積速度の損失を低減可能にすることができる。
本明細書に記載される他の実施形態と組み合わせることができる幾つかの実施形態では、電源配置は、電極対の各電極、特に、少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対の各電極に、正の電圧、特に正のDC電圧と、負の電圧、特に負のDC電圧とを供給するように構成することができる。電極対の電極は、特に同じ対の電極の他の電極に関して、カソード及びアノードとして交互に機能することができる。
幾つかの実施形態では、少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対の各々を、パルスユニットを介して電源配置のDC電源に接続することができる。パルスユニットの数及び/又はDC電源の数は、電極対の数に対応しうる。パルスユニットは、DC電源によって提供されるDC電圧を双極性パルスDC電圧に変換するように構成することができる。
DC電源の少なくとも1つ、特に各DC電源は、少なくとも1kW、特に、少なくとも10kW、及び/又は最大200kW、特に、最大100kWの電力を提供するように構成することができる。代替的に又は追加的に、電源の少なくとも1つ、特に各DC電源は、100V以上1000V以下の電圧を提供するように構成することができる。例えば、パルスユニットの出力端子において、電圧振幅は、+500Vの第1の値と-500Vの第2の値との間で周期的に変化しうる。
本開示で用いられる「真空」という用語は、スパッタ堆積プロセスなどの堆積プロセスで用いられる処理ガスを除き、例えば空気又はガスのほとんど又はすべてが除去された空間など、実質的に物質がない空間として理解することができる。一例として、「真空」という用語は、例えば真空圧が10mbar未満の技術的真空を意味すると理解することができる。ターボポンプ及び/又はクライオポンプなどの1つ以上の真空ポンプは、真空チャンバ、特に第1の真空チャンバ及び/又は第2の真空チャンバに接続して、層の堆積などの基板処理のために真空チャンバ内に真空を提供することができる。
本明細書に記載される実施形態は、薄膜トランジスタの安定性及び移動度の少なくとも一方を増加させることができるという利点を提供することができる。特に、高安定性及び高移動度の薄膜トランジスタのための層の堆積用のプロセスウィンドウを拡大させることができる。より具体的には、バイアス応力及び/又は熱応力下での薄膜トランジスタの安定性を増加させることができる。さらには、薄膜トランジスタのトランジスタ閾値電圧が、0V付近で制御可能でありうる。実施形態は、均一かつ安定した性能を備えた薄膜トランジスタの層の堆積を提供することができる。特に、ターゲットのインプリントなしに、プロセスドリフトなしに、及び/又はアーク放電なしに、堆積を実施することができる。
以上の説明は本開示の実施形態を対象としているが、本開示の他の実施形態は及びさらなる実施形態は、その範囲から逸脱することなく考案することができ、その範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. 少なくとも1つの第1の電極対及び少なくとも1つの第2の電極対を含むスパッタ堆積源を使用して基板上に薄膜トランジスタの層を堆積する方法(480,580)であって、
    前記基板を第1の真空チャンバへと移動させること(482,582);
    前記少なくとも1つの第1の電極対に双極性パルスDC電圧を供給することによって前記基板上に前記層のうちの第1の層を堆積させることであって、前記第1の層の第1の材料が第1の金属酸化物を含む、第1の層を堆積させること(484,584);
    真空破壊することなく、前記基板を前記第1の真空チャンバから第2の真空チャンバへと移動させること(486,586);並びに
    前記少なくとも1つの第2の電極対に双極性パルスDC電圧を供給することによって前記第1の層上に前記層のうちの第2の層を堆積させることであって、前記第2の層の第2の材料が第2の金属酸化物を含み、前記第2の材料が前記第1の材料とは異なっている、第2の層を堆積させること(488,588)
    を含む、方法。
  2. 前記第1の層が、前記薄膜トランジスタのチャネル、特に前記薄膜トランジスタのフロントチャネルを形成する、請求項1に記載の方法。
  3. 前記第2の層が前記薄膜トランジスタのバックチャネルを形成する、請求項1又は2に記載の方法。
  4. 前記第1の金属酸化物及び前記第2の金属酸化物の一方が、前記第1の金属酸化物及び前記第2の金属酸化物の他方に対して異なる金属を含む、請求項1から3のいずれか一項に記載の方法。
  5. 前記第1の金属酸化物が、元素を第1の化学量論で含み、前記第2の金属酸化物が、前記元素を第2の化学量論で含み、前記第2の化学量論が前記第1の化学量論とは異なっている、請求項1から4のいずれか一項に記載の方法。
  6. 前記元素が、インジウム、ガリウム、及び亜鉛からなる群より選択される少なくとも2つを含む、請求項5に記載の方法。
  7. 前記第1の材料が、前記第2の材料に対して異なるキャリア移動度を有する、請求項1から6のいずれか一項に記載の方法。
  8. 前記第1の材料が、前記第2の材料に対して異なるキャリア濃度を有する、請求項1から7のいずれか一項に記載の方法。
  9. 前記第1の材料及び前記第2の材料の一方が、さらなる金属酸化物をさらに含むか、あるいは、前記第1の材料及び前記第2の材料が、異なる内容のさらなる金属酸化物を含み、前記さらなる金属酸化物が、酸化スズ、酸化アルミニウム、及び透明な導電性酸化物(特に、ITO、IZO、又はAZO)のうちの少なくとも1つを含む、請求項1から8のいずれか一項に記載の方法。
  10. 前記第1の金属酸化物及び前記第2の金属酸化物の少なくとも一方が、IGZO、IZTO、IGZTO、IZO、ITO、又はAZOである、請求項1から9のいずれか一項に記載の方法。
  11. 前記基板が、前記第1の層の堆積中及び前記第2の層の堆積中に連続的に移動する、請求項1から10のいずれか一項に記載の方法。
  12. 前記第1の層が、ゲート絶縁層上に堆積される、請求項1から11のいずれか一項に記載の方法。
  13. 前記方法が、
    真空破壊することなく、前記基板を前記第2の真空チャンバから第3の真空チャンバへと移動させること(590);及び
    特に少なくとも1つの第3の電極対を使用して、前記第2の層上に前記層のうちの第3の層を堆積させること(592)
    をさらに含む、請求項1から12のいずれか一項に記載の方法。
  14. スパッタ堆積装置(100)、特に、基板(110)上に薄膜トランジスタの層を堆積するためのスパッタ堆積装置であって、
    真空破壊することなく、前記基板が前記第1の真空チャンバ(130)と前記第2の真空チャンバ(140)との間で移送可能になるように配置されている、第1の真空チャンバ(130)及び第2の真空チャンバ(140);並びに
    スパッタ堆積源であって、
    少なくとも1つの第1の電極対(132)及び少なくとも1つの第2の電極対(142)であって、前記少なくとも1つの第1の電極対(132)が前記第1の真空チャンバ(130)内に配置され、前記少なくとも1つの第2の電極対(142)が前記第2の真空チャンバ(140)内に配置される、少なくとも1つの第1の電極対(132)及び少なくとも1つの第2の電極対(142);並びに
    前記少なくとも1つの第1の電極対(132)及び前記少なくとも1つの第2の電極対(142)に双極性パルスDC電圧を供給するように構成された電源配置(120);
    を含む、スパッタ堆積源
    を含み、
    前記少なくとも1つの第1の電極対(132)が第1のターゲット材料を有する第1のターゲット(134)を含み、前記第1のターゲット材料が第1の金属酸化物を含み;かつ
    前記少なくとも1つの第2の電極対(142)が第2のターゲット材料を有する第2のターゲット(144)を含み、前記第2のターゲット材料が第2の金属酸化物を含み、かつ前記第2のターゲット材料が前記第1のターゲット材料とは異なっている、
    スパッタ堆積源
    を含む、スパッタ堆積装置(100)。
  15. 前記第1のターゲット(134)及び前記第2のターゲット(144)が回転式ターゲットである、請求項14に記載のスパッタ堆積装置(100)。
JP2022522855A 2020-05-11 2020-05-11 基板上に薄膜トランジスタの層を堆積する方法及びスパッタ堆積装置 Pending JP2023509272A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/063055 WO2021228359A1 (en) 2020-05-11 2020-05-11 Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus

Publications (1)

Publication Number Publication Date
JP2023509272A true JP2023509272A (ja) 2023-03-08

Family

ID=70740586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022522855A Pending JP2023509272A (ja) 2020-05-11 2020-05-11 基板上に薄膜トランジスタの層を堆積する方法及びスパッタ堆積装置

Country Status (5)

Country Link
US (1) US20240102152A1 (ja)
JP (1) JP2023509272A (ja)
KR (1) KR20220104148A (ja)
CN (1) CN114651085A (ja)
WO (1) WO2021228359A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010077452A (ja) * 2007-10-04 2010-04-08 Canon Anelva Corp 高周波スパッタリング装置
JP2014057056A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2016125200A1 (ja) * 2015-02-02 2016-08-11 キヤノンアネルバ株式会社 垂直磁化型mtj素子の製造方法
JP2017204641A (ja) * 2016-05-09 2017-11-16 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置を有する表示装置
JP2020503436A (ja) * 2016-12-19 2020-01-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated スパッタ堆積源、スパッタ堆積装置、及び基板上に層を堆積させる方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011132418A1 (ja) * 2010-04-22 2013-07-18 出光興産株式会社 成膜方法
KR101761804B1 (ko) * 2011-11-22 2017-08-10 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
JP6134815B2 (ja) * 2013-02-25 2017-05-24 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 隣接スパッタカソードを用いた装置およびその操作方法
DE102016012460A1 (de) * 2016-10-19 2018-04-19 Grenzebach Maschinenbau Gmbh Vorrichtung und Verfahren zur Herstellung definierter Eigenschaften von Gradientenschichten in einem System mehrlagiger Beschichtungen bei Sputter - Anlagen
KR20210037026A (ko) * 2017-02-09 2021-04-05 어플라이드 머티어리얼스, 인코포레이티드 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치
EP3399539A1 (en) * 2017-05-02 2018-11-07 Umicore Process for depositing a lithium cobalt oxide-based thin film
WO2019154490A1 (en) * 2018-02-07 2019-08-15 Applied Materials, Inc. Deposition apparatus, method of coating a flexible substrate and flexible substrate having a coating
WO2020025102A1 (en) * 2018-07-30 2020-02-06 Applied Materials, Inc. Method of coating a flexible substrate with a stack of layers, layer stack, and deposition apparatus for coating a flexible substrate with a stack of layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010077452A (ja) * 2007-10-04 2010-04-08 Canon Anelva Corp 高周波スパッタリング装置
JP2014057056A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2016125200A1 (ja) * 2015-02-02 2016-08-11 キヤノンアネルバ株式会社 垂直磁化型mtj素子の製造方法
JP2017204641A (ja) * 2016-05-09 2017-11-16 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置を有する表示装置
JP2020503436A (ja) * 2016-12-19 2020-01-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated スパッタ堆積源、スパッタ堆積装置、及び基板上に層を堆積させる方法

Also Published As

Publication number Publication date
WO2021228359A1 (en) 2021-11-18
CN114651085A (zh) 2022-06-21
KR20220104148A (ko) 2022-07-26
US20240102152A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US20150136585A1 (en) Method for sputtering for processes with a pre-stabilized plasma
TWI524432B (zh) 沉積薄膜電晶體之方法與系統
JP4336739B2 (ja) 成膜装置
JP5309150B2 (ja) スパッタリング装置及び電界効果型トランジスタの製造方法
TW201827634A (zh) 濺射沈積源、具備此濺射沈積源的濺射沈積設備以及在基板上沈積層的方法
JP2015007263A (ja) 有機デバイス製造装置および有機デバイスの製造方法
WO2015199638A1 (en) Method of depositing a layer, method of manufacturing a transistor, layer stack for an electronic device, and an electronic device
WO2018186038A1 (ja) 成膜装置及び成膜方法
TWI501404B (zh) 製造igzo層和tft的方法
JP6050104B2 (ja) 無機酸化物膜の形成装置、及び、igzo膜の形成方法
JP2023509272A (ja) 基板上に薄膜トランジスタの層を堆積する方法及びスパッタ堆積装置
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
US20110198213A1 (en) Sputtering Apparatus, Thin-Film Forming Method, and Manufacturing Method for a Field Effect Transistor
JP2011142174A (ja) 成膜方法および半導体装置
CN109072400B (zh) 用于基板的真空处理的方法和用于基板的真空处理的设备
KR20140099340A (ko) 스퍼터링 장치 및 산화물 반도체 물질의 스퍼터링 방법
WO2018145751A1 (en) Method for vacuum processing of a substrate, thin film transistor, and apparatus for vacuum processing of a substrate
JP2014192264A (ja) 薄膜トランジスタの製造方法
CN115735268A (zh) 通过电感耦合等离子体进行溅射成膜的成膜装置
JP2004124171A (ja) プラズマ処理装置及び方法
JP4992232B2 (ja) 薄膜トランジスタ及びその製造方法及び成膜装置
KR102142002B1 (ko) 기판 상의 재료 증착을 위한 방법, 재료 증착 프로세스를 제어하기 위한 제어기, 및 기판 상의 층 증착을 위한 장치
JP2010037594A (ja) スパッタリング装置
Takechi et al. Effect of zinc oxide film deposition position on the characteristics of zinc oxide thin film transistors fabricated by low-temperature magnetron sputtering
KR20240042662A (ko) 기판 상에 재료를 증착하는 방법, 및 대향 스퍼터 타깃들을 사용하여 기판 상에 재료를 증착하도록 구성된 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240730