KR20210037026A - 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치 - Google Patents

기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치 Download PDF

Info

Publication number
KR20210037026A
KR20210037026A KR1020217009344A KR20217009344A KR20210037026A KR 20210037026 A KR20210037026 A KR 20210037026A KR 1020217009344 A KR1020217009344 A KR 1020217009344A KR 20217009344 A KR20217009344 A KR 20217009344A KR 20210037026 A KR20210037026 A KR 20210037026A
Authority
KR
South Korea
Prior art keywords
substrate
material layer
source
particles
layer
Prior art date
Application number
KR1020217009344A
Other languages
English (en)
Inventor
마르쿠스 하니카
조셉 씨. 올슨
피터 에프. 쿠룬크지
동-길 임
마르쿠스 벤더
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210037026A publication Critical patent/KR20210037026A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67709—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using magnetic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

기판(10)의 진공 프로세싱을 위한 방법이 제공된다. 방법은, 프로세싱 구역(110) 내에 제공되는 주입 소스(130)를 사용하여 기판(10) 또는 기판(10) 상의 제1 재료 층을 입자들로 조사하는 단계, 및 기판(10) 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로(20)를 따라 프로세싱 구역(110)을 통해 기판(10)을 이동시키는 단계를 포함한다.

Description

기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치{METHOD FOR VACUUM PROCESSING OF A SUBSTRATE, THIN FILM TRANSISTOR, AND APPARATUS FOR VACUUM PROCESSING OF A SUBSTRATE}
[0001] 본 개시내용의 실시예들은, 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치에 관한 것이다. 본 개시내용의 실시예들은 특히, 디스플레이 디바이스들의 제조에서 사용되는 물리 기상 증착, 예컨대 스퍼터 증착을 위한 방법들 및 장치들에 관한 것이다.
[0002] 기판 상에서의 층 증착을 위한 기법들은, 예컨대, 스퍼터 증착, 열 증발, 및 화학 기상 증착(CVD)을 포함한다. 스퍼터 증착 프로세스는, 기판 상에 재료 층(이를테면, 전도성 재료의 층)을 증착하는 데 사용될 수 있다. 기판 캐리어(carrier)들 상에 제공되는 기판들은, 프로세싱 시스템을 통해 운반될 수 있다. 기판 상에서 다수의 프로세싱 측정들을 수행하기 위해, 프로세싱 모듈들의 인-라인 어레인지먼트(in-line arrangement)가 사용될 수 있다. 인-라인 프로세싱 시스템은 다수의 후속 프로세싱 모듈들을 포함하며, 프로세싱 측정들은 하나의 프로세싱 모듈에서 그리고 잇따라 다른 프로세싱 모듈에서 수행된다. 산화물들, 질화물들, 또는 이들의 탄화물들을 또한 포함하는, 금속들과 같은 복수의 재료들이 기판 상의 증착에 사용될 수 있다. 코팅된 재료들은, 여러 응용들 및 여러 기술 분야들에서 사용될 수 있다. 예를 들면, 디스플레이들을 위한 기판들을 종종, 예컨대, 기판 상에 박막 트랜지스터(TFT)들을 형성하기 위해, 스퍼터링 프로세스와 같은 물리 기상 증착(PVD) 프로세스에 의해 코팅된다.
[0003] 새로운 디스플레이 기술들의 개발 및 더 큰 디스플레이 사이즈들을 향한 경향에 따라, 예컨대, 전기적 특성에 대해 개선된 성능을 제공하는 디스플레이들에 사용되는 층들 또는 층 시스템들에 대한 요구가 계속되고 있다. 일 예로서, 개선된 임계 전압(Vth)을 갖고 그리고/또는 더 높은 모빌리티(mobility)를 갖는 채널을 가진 박막 트랜지스터들이 유익할 수 있다.
[0004] 위의 관점에서, 당업계의 문제들 중 적어도 일부를 극복하는, 기판의 진공 프로세싱을 위한 새로운 방법들, 박막 트랜지스터들, 및 기판의 진공 프로세싱을 위한 장치들이 유익하다. 구체적으로, 더 높은 전하 캐리어 모빌리티 및/또는 개선된 임계 전압(Vth)을 허용하는 방법들 및 장치들이 유익하다.
[0005] 위의 관점에서, 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치가 제공된다. 본 개시내용의 추가적인 양상들, 이익들, 및 특징들은, 청구항들, 상세한 설명, 및 첨부된 도면들로부터 명백하다.
[0006] 본 개시내용의 일 양상에 따르면, 기판의 진공 프로세싱을 위한 방법이 제공된다. 방법은, 프로세싱 구역 내에 제공되는 주입(implantation) 소스를 사용하여 기판 또는 기판 상의 제1 재료 층을 입자들로 조사(irradiate)하는 단계, 및 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로를 따라 프로세싱 구역을 통해 기판을 이동시키는 단계를 포함한다.
[0007] 본 개시내용의 다른 양상에 따르면, 기판의 진공 프로세싱을 위한 방법이 제공된다. 방법은, 운반 경로 상에 제공되는 기판에 대해 프로세싱 구역 내에 제공되는 주입 소스를 이동시키는 단계, 및 주입 소스가 이동되는 동안, 주입 소스에 의해 제공되는 입자들로 기판 또는 기판 상의 제1 재료 층을 조사하는 단계를 포함한다.
[0008] 본 개시내용의 또 다른 양상에 따르면, 박막 트랜지스터가 제공된다. 박막 트랜지스터는, 본원에 설명된 실시예들을 사용하여 제조되는 채널을 포함한다.
[0009] 본 개시내용의 일 양상에 따르면, 기판의 진공 프로세싱을 위한 장치가 제공된다. 장치는, 적어도 하나의 주입 소스를 갖는 적어도 하나의 프로세싱 구역, 하나 이상의 증착 소스들을 갖는 적어도 하나의 증착 구역, 및 적어도 하나의 프로세싱 구역 및 적어도 하나의 증착 구역을 통해 연장되는 운반 경로를 포함한다. 장치는, 적어도 하나의 주입 소스에 의해 제공되는 입자들로 기판 또는 기판 상의 제1 재료 층을 조사하도록 구성된다. 장치는 추가로, 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로를 따라 프로세싱 구역을 통해 기판을 이동시키도록 구성된다.
[0010] 본 개시내용의 또 다른 양상에 따르면, 기판의 진공 프로세싱을 위한 장치가 제공된다. 장치는, 적어도 하나의 주입 소스를 갖는 적어도 하나의 프로세싱 구역, 하나 이상의 증착 소스들을 갖는 적어도 하나의 증착 구역, 및 적어도 하나의 프로세싱 구역 및 적어도 하나의 증착 구역을 통해 연장되는 운반 경로를 포함한다. 장치는, 적어도 하나의 주입 소스에 의해 제공되는 입자들로 기판 또는 기판 상의 제1 재료 층을 조사하도록 구성된다. 장치는 추가로, 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로에 대해 적어도 하나의 주입 소스를 이동시키도록 구성된다.
[0011] 실시예들은 또한 개시된 방법들을 수행하기 위한 장치들에 관한 것이며, 각각의 설명된 방법 양상을 수행하기 위한 장치 부분들을 포함한다. 이러한 방법 양상들은, 하드웨어 컴포넌트들에 의해, 적절한 소프트웨어에 의해 프로그래밍된 컴퓨터에 의해, 이들 둘의 임의의 결합에 의해, 또는 임의의 다른 방식으로 수행될 수 있다. 게다가, 본 개시내용에 따른 실시예들은 또한, 설명되는 장치를 동작시키기 위한 방법들에 관한 것이다. 설명되는 장치를 동작시키기 위한 방법들은 장치의 모든 각각의 기능을 수행하기 위한 방법 양상들을 포함한다.
[0012] 본 개시내용의 상기 열거된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있다. 첨부된 도면들은 본 개시내용의 실시예들에 관한 것이고, 하기에서 설명된다:
도 1은 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 방법의 흐름도를 도시한다.
도 2는 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 장치의 개략도를 도시한다.
도 3은 본원에 설명된 추가적인 실시예들에 따른, 기판의 진공 프로세싱을 위한 장치의 개략도를 도시한다.
도 4는 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 장치의 개략적인 횡단면도를 도시한다.
도 5는 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 장치의 개략도를 도시한다.
도 6은 본원에 설명된 추가적인 실시예들에 따른, 기판의 진공 프로세싱을 위한 장치의 개략도를 도시한다.
도 7은 본원에 설명된 실시예들에 따른, 박막 트랜지스터를 갖는 디스플레이의 일 섹션(section)의 개략적인 횡단면도를 도시한다.
[0013] 이제, 본 개시내용의 다양한 실시예들이 상세히 참조될 것이며, 다양한 실시예들의 하나 이상의 예들이 도면들에 예시된다. 도면들의 다음의 설명 내에서, 동일한 참조 번호들은 동일한 컴포넌트들을 지칭한다. 일반적으로, 개별적인 실시예들에 관한 차이들만이 설명된다. 각각의 예는 본 개시내용의 설명으로 제공되고, 본 개시내용의 제한으로서 의도되지 않는다. 추가적으로, 일 실시예의 일부로서 예시되거나 또는 설명되는 특징들은, 더 추가적인 실시예를 산출하기 위해, 다른 실시예들에 대해 또는 다른 실시예들과 함께 사용될 수 있다. 설명은 그러한 수정들 및 변형들을 포함하는 것으로 의도된다.
[0014] 새로운 디스플레이 기술들의 개발 및 더 큰 디스플레이 사이즈들을 향한 경향에 따라, 예컨대, 전기적 특성들에 대해 개선된 성능을 제공하는 디스플레이들에 사용되는 층들 또는 층 시스템들에 대한 요구가 계속되고 있다. 일 예로서, 개선된 임계 전압(Vth)을 갖고 그리고/또는 더 높은 전하 캐리어 모빌리티를 갖는 채널을 가진 박막 트랜지스터들이 유익할 수 있다.
[0015] 본 개시내용에 따르면, 기판 또는 기판 상의 제1 재료 층의 하나 이상의 재료 특성들을 변경하기 위해 기판 또는 제1 재료 층에 입자들을 주입하기 위한 주입 소스가 제공된다. 입자들은 이온들 또는 전기적으로 중성인 원자들일 수 있다. 일 예로서, 입자들은, 제1 재료 층에 주입되어, 변경된 임계 전압(Vth) 및/또는 더 높은 모빌리티를 갖는 채널을 가진 박막 트랜지스터를 제공할 수 있다. 그러나, 본 개시내용은 그에 제한되지 않으며, 주입은, 다른 특성들, 이를테면, (예컨대 인덱스 매칭(index matching)을 위해) 기판 또는 제1 재료 층의 굴절률(refractive index)을 변경하는 데 사용될 수 있다.
[0016] 본 개시내용 전반에 걸쳐 사용되는 바와 같은 "주입"이라는 용어는, 고체의 엘리먼트 조성과 같은 고체의 하나 이상의 재료 특성들을 변경하기 위해 입자들이 고체(이를테면, 기판 및/또는 제1 재료 층)에 충돌된다는 의미로 이해되어야 한다. 특히, 입자들은 고체에 충돌되어 고체에서 멈추고 남아서 그에 머무른다.
[0017] 도 1은 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 방법의 흐름도를 도시한다.
[0018] 본 개시내용의 일 양상에 따르면, 방법은, 블록(1100)에서, 프로세싱 구역 내에 제공되는 주입 소스를 사용하여 기판 또는 기판 상의 제1 재료 층을 입자들로 조사하는 단계를, 그리고 블록(1200)에서, 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로를 따라 프로세싱 구역을 통해 기판을 이동시키는 단계를 포함한다. "입자 주입 소스"로 또한 지칭될 수 있는 주입 소스는, 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 이동하거나 정지상태일 수 있다. 기판 또는 제1 재료 층을 조사함으로써, 주입 프로세스가 수행된다. 특히, 기판 또는 기판 상의 제1 재료 층은 각각, 기판 또는 제1 재료 층의 하나 이상의 재료 특성들을 변경하기 위해서, 그에 입자들을 주입하기 위해 입자들로 조사된다. 입자들은 이온들 또는 전기적으로 중성인 원자들일 수 있다.
[0019] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 하나 이상의 재료 특성들은, 물리적 특성들, 전기적 특성들, 화학적 특성들, 및 광학적 특성들로 이루어진 그룹으로부터 선택된다. 물리적 특성들은, 예를 들면, 기판 또는 제1 재료 층과 같은 고체의 결정질 구조를 포함할 수 있다. 전기적 특성들은, 예를 들면, 전하 캐리어 모빌리티를 포함할 수 있다. 화학적 특성들은, 예를 들면, 고체의 엘리먼트 조성을 포함할 수 있다. 광학적 특성들은, 예를 들면, 고체의 굴절률을 포함할 수 있다.
[0020] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 이온들이 고체 내부에 주입되어, 고체 내부에 매립되는 구역 또는 층("매립 층")을 형성한다. 추가적인 구현들에서, 이온들은, 고체의 표면 또는 표면 구역 내에(또는 표면 또는 표면 구역에) 주입된다. 주입 깊이는, 고체 상에 충돌되는 이온들의 에너지를 조정함으로써 선택될 수 있다. 일 예로서, 10 keV 미만의 이온 에너지들은 고체의 표면에서의 주입에 사용될 수 있는 반면, 10 keV 초과의 이온 에너지들은 매립 층을 형성하기 위한 고체 내부의 주입에 사용될 수 있다. 일부 구현들에서, 10 keV 또는 그 미만의 입자들은, 표면 상에서 뿐만 아니라 기판 또는 제1 재료 층의 제1 nm 내로 약간 연장될 수 있다. 그렇지만, 이는 "고체의 표면에서의 주입"으로 고려된다. 관통 깊이는, 주입된 중성 또는 이온 엘리먼트에 의존할 수 있다.
[0021] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 입자들은 이온들 또는 전기적으로 중성인 원자들이다. 일 예로서, 이온들은, 질소 이온들, 산소 이온들, 수소 이온들, 인듐 이온들, 및 갈륨 이온들을 포함하는 그룹으로부터 선택될 수 있다. 마찬가지로, 전기적으로 중성인 원자들은, 질소 원자들, 산소 원자들, 수소 원자들, 인듐, 및 갈륨 원자들을 포함하는 그룹으로부터 선택될 수 있다. 그러나, 본 개시내용은 이에 제한되지 않으며, 개개의 재료의 하나 이상의 재료 특성들을 변경하기에 적절한 다른 입자들이 사용될 수 있다. 일 예로서, 예컨대, LTPS(p-Si) 및 ZnO에서의 주입을 위해 다른 이온들 또는 다른 전기적으로 중성인 원자들이 사용될 수 있다. 박막 트랜지스터의 예에서, 입자 주입은, 박막 트랜지스터의 채널의 제조에서 사용될 수 있다. 예를 들면, 채널 층, 이를테면 IGZO(인듐 갈륨 아연 산화물) 층 내에 수소를 주입함으로써, 박막 트랜지스터의 더 높은 모빌리티 및 변경된 임계 전압(Vth)이 제공될 수 있다. 본 개시내용의 입자 주입을 사용하여 제조된 박막 트랜지스터의 예가 도 7과 관련하여 추가로 설명된다.
[0022] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 방법은, 기판 위에 제1 재료 층을 증착하는 단계 및/또는 기판 또는 제1 재료 층이 이온들로 조사된 후에 기판 위에 또는 제1 재료 층 위에 적어도 하나의 제2 재료 층을 증착하는 단계를 더 포함한다. 일 예로서, 제1 재료 층은, 이온 주입 소스를 사용하는 이온 주입 프로세스가 수행되기 전에 증착될 수 있다. 제1 재료 층의 하나 이상의 재료 특성들은, 제1 재료 층이 기판 상에 증착된 후에 변경될 수 있다. 제1 재료 층 및 제2 재료 층은, 동일한 재료로 제조될 수 있거나 상이한 재료들로 제조될 수 있다. 일 예로서, 제1 재료 층 및/또는 제2 재료 층은 IGZO 층일 수 있다. IGZO 층(들)은 박막 트랜지스터의 채널의 제조에서 사용될 수 있다.
[0023] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 제1 재료 층 및/또는 제2 재료 층의 두께는, 10 Å(옹스트롬) 내지 5000 Å의 범위, 구체적으로는 20 Å 내지 1500 Å의 범위, 그리고 더 구체적으로는 25 Å 내지 1000 Å의 범위 내에 있을 수 있다. 일부 구현들에서, 제1 재료 층 및 제2 재료 층의 결합 두께는, 10 Å(옹스트롬) 내지 5000 Å의 범위, 구체적으로는 20 Å 내지 1500 Å의 범위, 그리고 더 구체적으로는 25 Å 내지 1000 Å의 범위 내에 있을 수 있다.
[0024] 일 예로서, 제1 재료 층은, 제1 재료 층에 주입된 입자들에 의해 생성되는 매립 층을 포함한다("단일 층"). 단일 제1 재료 층의 두께는, 100 Å(옹스트롬) 내지 2000 Å의 범위, 구체적으로는 300 Å 내지 1500 Å의 범위, 그리고 더 구체적으로는 400 Å 내지 1000 Å의 범위 내에 있을 수 있다. 다른 예에서, 제1 재료 층은 제1 재료 층의 표면 구역에 주입된 입자들을 갖고, 제2 재료 층은 제1 재료 층 상에 제공된다("듀얼 층"). 제1 재료 층 및 제2 재료 층 각각의 두께는, 10 Å(옹스트롬) 내지 1000 Å의 범위, 구체적으로는 20 Å 내지 500 Å의 범위, 그리고 더 구체적으로는 25 Å 내지 100 Å의 범위 내에 있을 수 있다.
[0025] 일부 구현들에서, 방법은, 운반 경로를 따라 증착 구역 내로 기판을 이동시키는 단계, 및 기판 또는 제1 재료 층이 입자들로 조사된 후에, 기판 표면 위 또는 제1 재료 층 위에 적어도 하나의 제2 재료 층을 증착하는 단계를 더 포함한다. 일부 구현들에서, 적어도 하나의 제2 재료 층은, 2개 이상의 제2 재료 층들을 포함한다. 2개 이상의 제2 재료 층들은, 동일한 재료로 제조될 수 있거나 상이한 재료들로 제조될 수 있다. 제1 재료 층 및 제2 재료 층 중 적어도 하나는, 예컨대 운반 경로 상에서 기판이 정지상태인 동안 증착될 수 있다. 대안적으로, 제1 재료 층 및 제2 재료 층 중 적어도 하나는, 기판이 운반 경로를 따라 이동되고 있는 동안 증착될 수 있다.
[0026] 프로세싱 구역 및 증착 구역은, 진공 프로세싱 시스템의 진공 챔버 내의 구역들일 수 있다. 다른 구현들에서, 프로세싱 구역 및 증착 구역은, 서로 연결된 상이한 진공 챔버들에 의해 제공될 수 있다. 프로세싱 구역 및 증착 구역은, 예컨대, 록(lock)들, 밸브들, 및 분리 디바이스들, 이를테면 가스 분리 차폐 중 적어도 하나를 사용하여 서로 분리될 수 있다. 프로세싱 구역 및 증착 구역은, 도 2 내지 도 6을 참조하여 추가로 설명될 것이다.
[0027] 일부 실시예들에 따르면, 방법은, 동적 주입 프로세스 및 정지식 또는 정적 증착 프로세스의 결합을 제공한다. 본 개시내용 전반에 걸쳐 사용되는 바와 같은 "정지식" 및 "정적"이라는 용어들은, 기판이 진공 챔버에 대해 그리고/또는 증착 구역 내에 제공되는 증착 소스들에 대해 실질적으로 이동하지 않는다는 의미로 이해될 수 있다.
[0028] 구체적으로, 증착 프로세스는, 예컨대 디스플레이 프로세싱을 위한 정적 증착 프로세스일 수 있다. 당업자에 의해 인식될 바와 같이, 동적 증착 프로세스들과 상이한 "정적 증착 프로세스들"이 기판의 임의의 이동을 배제하지 않는다는 것이 유의되어야 한다. 정적 증착 프로세스는, 예컨대, 다음 중 적어도 하나를 포함할 수 있다: 증착 동안의 정적 기판 포지션(position); 증착 동안의 진동 기판 포지션; 증착 동안에 본질적으로 일정한 평균 기판 포지션; 증착 동안의 디더링(dithering) 기판 포지션; 증착 동안의 워블링(wobbling) 기판 포지션; 하나의 진공 챔버에 캐소드들이 제공되는, 즉, 진공 챔버에 캐소드들의 미리결정된 세트가 제공되는 증착 프로세스; 예컨대, 층의 증착 동안에 인접한 챔버로부터 진공 챔버를 분리시키는 밸브 유닛들을 폐쇄함으로써, 진공 챔버가 이웃 챔버들에 대해 밀봉된 분위기를 갖는 기판 포지션; 또는 이들의 조합. 정적 증착 프로세스는 기판이 정적인 포지션을 갖는 증착 프로세스, 기판이 본질적으로 정적인 포지션을 갖는 증착 프로세스, 또는 기판이 부분적으로 정적인 포지션을 갖는 증착 프로세스로서 이해될 수 있다. 이러한 관점에서, 일부 경우들에서 증착 동안에 기판 포지션이 완전히 어떠한 이동도 없을 수는 없는 정적 증착 프로세스도 여전히, 동적 증착 프로세스와 구별될 수 있다.
[0029] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 주입 소스, 이를테면 이온 주입 소스는, 예컨대, 기판 및/또는 제1 재료 층이 입자들로 조사되는 동안, 이동하거나 정지상태일 수 있다. 일부 구현들에서, 주입 소스는, 기판이 운반 경로를 따라 운반되는 동안 운반 경로에 대해 이동할 수 있다. 일 예로서, 방법은, 주입 소스가 이동되는 동안 입자들로 기판 또는 제1 재료 층을 조사하는 단계를 더 포함할 수 있다. 구체적으로, 기판 및 주입 소스 둘 모두는, 기판 또는 제1 재료 층이 주입 소스에 의해 제공되는 입자들로 조사되는 동안 이동할 수 있다. 기판 및 주입 소스 둘 모두를 이동시키는 것은, 고속의 주입 프로세스를 허용한다.
[0030] 다른 구현들에서, 주입 소스는, 기판이 주입 소스를 통과하는 동안 정지상태일 수 있다. 일 예로서, 주입 소스는, 기판 또는 제1 재료 층이 주입 소스로부터의 입자들로 조사되는 동안 정지상태일 수 있다. 정지식 주입 소스는, 장치의 단순한 구성을 허용한다.
[0031] 본 개시내용의 추가적인 양상에 따르면, 기판의 진공 프로세싱을 위한 방법은, 운반 경로 상에 제공되는 기판에 대해 프로세싱 구역 내에 제공되는 주입 소스를 이동시키는 단계, 및 주입 소스가 이동되는 동안, 주입 소스에 의해 제공되는 입자들로 기판 또는 기판 상의 제1 재료 층을 조사하는 단계를 포함한다. 일부 구현들에서, 방법은, 앞서 본원에서 설명된 바와 같이, 기판 위에 제1 재료 층을 증착하는 단계 및/또는 기판 또는 제1 재료 층이 입자들로 조사된 후에 기판 위에 또는 제1 재료 층 위에 적어도 하나의 제2 재료 층을 증착하는 단계를 더 포함한다.
[0032] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 주입 소스를 이동시키는 것은, 운반 경로와 평행한 제1 방향 및 운반 경로에 수직인 제2 방향 중 적어도 하나의 방향으로 이동시키는 것을 포함한다. 일 예로서, 제1 방향은 수평 방향일 수 있고 그리고/또는 제2 방향은 수직 방향일 수 있다. 주입 소스, 이를테면 이온 주입 소스 또는 선형 이온 주입 소스는, 기판 표면 위에 수직으로 그리고/또는 수평으로 스캐닝(scan)되어 기판 또는 제1 재료 층에 입자들을 주입할 수 있다. 주입 소스를 제1 방향 및 제2 방향으로 이동시키는 것은, 주입 프로세스의 효율성을 개선할 수 있다.
[0033] "수직 방향"이라는 용어는, "수평 방향"과 구별하기 위한 것으로 이해된다. 즉, "수직 방향"은 주입 소스의 실질적으로 수직 이동에 관련되며, 여기서, 정확한 수직 방향 또는 수직 이동으로부터의 몇 도, 예컨대 최대 10° 또는 심지어 최대 30°의 편향은 여전히 "실질적으로 수직 방향" 또는 "실질적으로 수직 이동"으로 간주된다. 수직 방향은 중력에 실질적으로 평행할 수 있다. 마찬가지로, "수평 방향"은 이온 주입 소스의 실질적으로 수평 이동에 관련되며, 여기서, 정확한 수평 방향 또는 수평 이동으로부터의 몇 도, 예컨대 최대 10° 또는 심지어 최대 30°의 편향은 여전히 "실질적으로 수평 방향" 또는 "실질적으로 수평 이동"으로 간주된다.
[0034] 일부 실시예들에서, 주입 소스는, 제1 방향 및 제2 방향으로 순차적으로 또는 동시에 이동된다. 주입 소스는, 제1 방향 및 제2 방향에 걸쳐 있는 평면에서 연속적인 또는 불연속적인 이동 경로를 따라 이동할 수 있다. 일 예로서, 주입 소스는, 주입 소스가 제1 방향 및 제2 방향으로 동시에 이동될 때, 연속적인 이동 경로를 따라 이동할 수 있다. 주입 소스는, 주입 소스가 제1 방향 및 제2 방향으로 순차적으로 이동될 때, 불연속적인 이동 경로를 따라 이동할 수 있다.
[0035] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 주입 소스의 동작은, 운반 경로 상에서의 기판의 포지션에 기반한다. 구체적으로, 기판의 이동 및/또는 포지션에 의해 주입 소스의 온/오프(on/off)-모드가 트리거링(trigger)될 수 있다. 일 예로서, 주입 소스는, 기판이 프로세싱 구역에 진입할 때 스위치 온(switch on)될 수 있다. 주입 소스는, 기판이 프로세싱 구역을 벗어나고 예컨대 증착 구역에 진입할 때 스위치 오프(switch off)될 수 있다. 일부 구현들에서, 주입 소스는, 기판이 프로세싱 구역을 통해 이동하는 동안 반복적으로 스위치 온 및 오프될 수 있다.
[0036] 일부 구현들에서, 기판은, 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 이동하거나 정지상태이다. 일 예로서, 방법은, 기판 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로를 따라 기판을 이동시키는 단계를 더 포함한다. 구체적으로, 입자 주입 프로세스 동안 주입 소스 및 기판 둘 모두가 이동할 수 있다. 주입 소스 및 기판 둘 모두를 이동시키는 것은, 입자 주입 프로세스의 프로세스 시간을 단축시킬 수 있다. 장치의 스루풋이 개선될 수 있다.
[0037] 다른 예들에서, 기판 또는 제1 재료 층을 입자들로 조사하기 위해 주입 소스가 운반 경로에 대해 이동하는 동안, 기판은 운반 경로 상에 정지상태로 포지셔닝(position)된다. 기판을 정지상태로 유지하는 것은, 입자 주입 프로세스의 프로세스 시간의 유연한 선택을 허용한다. 구체적으로, 프로세스 시간은, 예컨대, 고체의 단위 체적에 따라, 미리결정된 양의 입자들이 기판 또는 제1 재료 층에 주입되도록 선택될 수 있다.
[0038] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 운반 경로를 따른 기판의 이동 속도 및/또는 주입 소스의 이동 속도는, 입자들을 이용한 조사 및 제1 재료 층 및/또는 적어도 하나의 제2 재료 층의 증착 중 적어도 하나 동안 실질적으로 일정하다. 본원에 설명된 다른 실시예들과 결합될 수 있는 추가적인 실시예들에 따르면, 운반 경로를 따른 기판의 이동 속도 및/또는 주입 소스의 이동 속도는, 입자들을 이용한 조사 및 제1 재료 층 및/또는 적어도 하나의 제2 재료 층의 증착 중 적어도 하나 동안 달라지거나 변경될 수 있다(즉, 불균일한 이동 속도가 제공될 수 있음). 일 예로서, 운반 경로를 따른 기판의 이동 속도 및/또는 주입 소스의 이동 속도는, 고체에서 국부적인 주입 농도 변화들을 제공하기 위한 입자들을 이용한 조사 동안 달라지거나 변경될 수 있다.
[0039] 일부 실시예들에서, 제2 재료 층은, 기판이 정지상태인 동안 기판 위에 또는 제1 재료 층 위에 증착된다. 구체적으로, 증착 프로세스는 정지식 또는 정적 증착 프로세스일 수 있다. 추가적인 실시예들에서, 제2 재료 층은, 기판이 운반 경로를 따라 증착 구역을 통해 이동되는 동안 기판 위에 또는 제1 재료 층 위에 증착된다. 구체적으로, 증착 프로세스는 동적 증착 프로세스일 수 있다.
[0040] "위에"라는 용어에 대한 참조가 이루어질 때, 즉, 하나의 층이 다른 것 위에 있다는 참조가 이루어질 때, 이는, 기판으로부터 시작하여, 제1 재료 층이 기판 위에 증착되고, 제1 재료 층 이후에 증착되는 제2 재료 층은 그에 따라, 제1 층 위에 그리고 기판 위에 있는 것으로 이해된다. 다시 말해서, "위에"라는 용어는, 시작 지점이 기판인 층들, 층 스택(stack)들, 및/또는 막들의 순서를 정의하는 데 사용된다. 이는, 층 스택이 뒤집힌(upside down) 것으로 간주되는지 여부와 관계없다.
[0041] "위에"라는 용어는, 하나 이상의 추가적인 재료 층들이 기판과 제1 재료 층 사이 그리고/또는 제1 재료 층과 제2 재료 층 사이에 제공되는 실시예들을 포괄할 것이다. 다시 말해서, 제1 재료 층은 기판 상에 직접 배치되지 않고 그리고/또는 제2 재료 층은 제1 재료 층 상에 직접 배치되지 않는다. 그러나, 본 개시내용은 이에 제한되지 않으며, "위에"라는 용어는, 기판과 제1 재료 층 사이 그리고/또는 제1 재료 층과 제2 재료 층 사이에 추가적인 층들이 제공되지 않는 실시예들을 포괄할 것이다. 다시 말해서, 제1 재료 층은 기판 상에 직접 배치될 수 있고 그리고 기판과 직접 접촉할 수 있다. 제2 재료 층은 제1 재료 층 상에 직접 배치될 수 있고 그리고 제1 재료 층과 직접 접촉할 수 있다.
[0042] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 제1 재료 층 및 제2 재료 층 중 적어도 하나는 전도성 층일 수 있다. 일 예로서, 제1 재료 층은 제1 전도성 층일 수 있고 그리고 제2 재료 층은 제2 전도성 층일 수 있다. 일 예로서, 제1 재료 층 및/또는 제2 재료 층의 재료는, IGZO, 금속, 금속 합금, 티타늄, 알루미늄, 인듐 주석 산화물(ITO), 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된다.
[0043] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 기판은, 실질적으로 수직 배향으로 운반 경로를 따라 운반된다. 일 예로서, 기판 또는 제1 재료 층은, 기판이 실질적으로 수직 배향으로 있는 동안 입자들로 조사된다. 본 개시내용 전체에 걸쳐 사용되는 바와 같이, "실질적으로 수직"은, 특히 기판 배향과 관련될 때, 수직 방향 또는 배향으로부터 ±20° 또는 그 미만, 예컨대 ±10° 또는 그 미만의 편향을 허용하는 것으로 이해된다. 예컨대, 수직 배향으로부터 약간의 편향을 갖는 기판 지지부가 더 안정적인 기판 포지션을 초래할 수 있기 때문에, 이러한 편향이 제공될 수 있다. 그렇지만, 예컨대, 주입 프로세스 및/또는 증착 프로세스 동안의 기판 배향은 실질적으로 수직인 것으로 간주되는데, 이는 수평 기판 배향과는 상이한 것으로 간주된다.
[0044] 본원에서 사용되는 "기판"이라는 용어는, 디스플레이 제조에 통상적으로 사용되는 기판들을 포괄할 것이다. 기판들은 대면적 기판들일 수 있다. 예컨대, 본원에 설명되는 바와 같은 기판들은, LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 등에 통상적으로 사용되는 기판들을 포괄할 것이다. 예를 들면, 대면적 기판은, 약 0.67 m2 기판들(0.73 x 0.92 m)에 대응하는 GEN4.5, 약 1.4 m2 기판들(1.1 m x 1.3 m)에 대응하는 GEN 5, 약 2.8 m2 기판들(1.85 m x 1.5 m)에 대응하는 GEN6, 약 4.29 m2 기판들(1.95 m x 2.2 m)에 대응하는 GEN 7.5, 약 5.7 m2 기판들(2.2 m x 2.5 m)에 대응하는 GEN 8.5 또는 심지어 약 8.7 m2 기판들(2.85 m x 3.05 m)에 대응하는 GEN 10일 수 있다. GEN 11 및 GEN 12와 같은 훨씬 더 큰 세대(generation)들 및 대응하는 기판 면적들이 유사하게 구현될 수 있다.
[0045] 본원에서 사용되는 "기판"이라는 용어는 특히, 실질적으로 비가요성(inflexible)인 기판들, 예컨대, 웨이퍼, 사파이어 등과 같은 투명한 크리스털의 슬라이스(slice)들, 또는 유리 플레이트를 포괄할 것이다. 특히, 기판들은, 유리 기판들 및/또는 투명 기판들일 수 있다. 그러나, 본 개시내용은 이들로 제한되지 않으며, "기판"이라는 용어는 또한, 웹(web) 또는 포일(foil)과 같은 가요성 기판들을 포괄할 수 있다. "실질적으로 비가요성"이라는 용어는 "가요성"과 구별하기 위한 것으로 이해된다. 구체적으로, 실질적으로 비가요성인 기판은 특정 정도의 가요성, 예컨대 0.5 mm 또는 그 미만의 두께를 갖는 유리 플레이트를 가질 수 있으며, 실질적으로 비가요성인 기판의 가요성은 가요성 기판들과 비교하여 작다.
[0046] 본원에 설명된 실시예들에 따르면, 기판의 진공 프로세싱을 위한 방법은, 컴퓨터 프로그램들, 소프트웨어, 컴퓨터 소프트웨어 제품들, 및 상호 관련된 제어기들을 사용하여 수행될 수 있으며, 상호 관련된 제어기들은, CPU, 메모리, 사용자 인터페이스, 및 장치의 대응하는 컴포넌트들과 통신하는 입력 및 출력 디바이스들을 가질 수 있다.
[0047] 도 2는 본원에 설명된 실시예들에 따른, 기판(10)의 진공 프로세싱을 위한 장치(100)의 개략도를 도시한다.
[0048] 본 개시내용의 일 양상에 따르면, 장치(100)는, 적어도 하나의 주입 소스(이를테면, 적어도 하나의 선형 이온 주입 소스(130))를 갖는 적어도 하나의 프로세싱 구역(110), 하나 이상의 증착 소스들(140)을 갖는 적어도 하나의 증착 구역(120), 및 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)을 통해 연장되는 운반 경로(20)를 포함한다. 장치(100)는, 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 방법을 수행하도록 구성될 수 있다. 다음에서, 적어도 하나의 선형 이온 주입 소스(130)가 예시적으로 설명된다. 그러나, 본 개시내용은 그에 제한되지 않으며, 다른 기하학적 구조들 또는 타입들의 주입 소스들이 사용될 수 있다는 것이 이해되어야 한다.
[0049] 장치(100)는, 기판(10)을 지지하도록 구성되는 기판 캐리어(30)를 포함할 수 있다. 상부에 기판(10)이 포지셔닝된 기판 캐리어(30)는, 운반 경로(20)를 따라 운반될 수 있다. 기판 캐리어(30)는 플레이트 또는 프레임을 포함할 수 있으며, 플레이트 또는 프레임은, 예컨대, 플레이트 또는 프레임에 의해 제공되는 지지 표면을 사용하여 기판(10)을 지지하도록 구성된다. 선택적으로, 기판 캐리어(30)는, 플레이트 또는 프레임에 기판(10)을 홀딩(hold)하도록 구성되는 하나 이상의 홀딩 디바이스들(도시되지 않음)을 포함할 수 있다. 하나 이상의 홀딩 디바이스들은, 기계식 및/또는 자기 클램프(clamp)들 중 적어도 하나를 포함할 수 있다.
[0050] 일부 구현들에서, 기판 캐리어(30)는, 정전 척(E-척; electrostatic chuck)이거나 정전 척을 포함한다. E-척은, 상부에 기판을 지지하기 위한 지지 표면을 가질 수 있다. 일 실시예에서, E-척은, 내부에 임베딩(embed)된 전극들을 갖는 유전체 바디(body)를 포함한다. 유전체 바디는, 유전체 재료, 바람직하게는, 열분해(pyrolytic) 붕소 질화물, 알루미늄 질화물, 실리콘 질화물, 알루미나, 또는 등가의 재료와 같은 높은 열 전도성 유전체 재료로 제조될 수 있거나; 또는 유전체 바디는, 폴리이미드와 같은 매우 얇지만 덜 열-전도성인 재료로 제조될 수 있다. 전극들은, 척킹력(chucking force)을 제어하기 위해 전극들에 전력을 제공하는 전력 소스에 커플링될 수 있다. 척킹력은, 지지 표면 상에 기판을 고정시키기 위해 기판 상에 작용하는 정전기력이다.
[0051] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 주입 소스는, 참조 번호 134로 표시된 바와 같은 에너제틱(energetic) 입자들(예컨대, 이온들 또는 전기적으로 중성인 입자들)의 빔(beam)을 방출하도록 구성될 수 있다. 주입 소스는, 이온들 또는 전기적으로 중성인 원자들을 제공하도록 구성될 수 있다. 이온들은, 질소 이온들, 산소 이온들, 수소 이온들, 인듐 이온들, 및 갈륨 이온들을 포함하는 그룹으로부터 선택될 수 있다. 마찬가지로, 전기적으로 중성인 원자들은, 질소 원자들, 산소 원자들, 수소 원자들, 인듐 원자들, 및 갈륨 원자들을 포함하는 그룹으로부터 선택될 수 있다. 입자들, 이를테면 이온들은, 기판(10), 기판의 표면(11), 또는 기판(10) 상의 제1 재료 층에 주입되어, 입자가 주입되는 재료의 하나 이상의 재료 특성들을 변화시킨다.
[0052] 주입 소스는, 이온들을 생성하도록 구성되는 이온 소스, 및 이온 소스에 의해 제공되는 이온들을 가속시키도록 구성되는 가속기(accelerator)를 포함할 수 있다. 이온 소스는, ICP(inductively coupled plasma)를 제공하도록 구성될 수 있다. 일 예로서, 이온 소스는, 전력 공급부, 이를테면 RF(radiofrequency) 전력 공급부에 전기적으로 연결되는 코일을 포함할 수 있다. 코일에 전류가 인가될 수 있고, 이온 소스 내부에서의 프로세스 가스의 여기(excitation)에 의해 플라즈마가 생성될 수 있다. 추가적인 구현들에서, 이온 소스는, 플레이트를 사용하여 CCP(charged coupled plasma)를 제공하도록 구성될 수 있다.
[0053] 일부 실시예들에 따르면, 주입 소스는, 이온 소스에 의해 생성된 이온들을 기판 또는 제1 재료 층에 주입하도록 구성될 수 있다. 다른 실시예들에서, 주입 소스는, 기판 또는 제1 재료 층에 전기적으로 중성인 입자들을 주입하기 위해, 예컨대 이온들의 가속 이후에, 생성된 이온들을 전기적으로 중성화시키도록 구성된다. 일 예로서, 주입 소스는, 가속된 이온들을 전기적으로 중성화시키기 위한 중성화 디바이스를 더 포함한다. 특히, 재료는 가속될 수 있도록 이온화될 수 있는데, 여기서, "이온" 빔을 중성화하기 위해 이온 소스와 기판 사이에 PFG(plasma flood gun)가 제공될 수 있다.
[0054] 가속기는, 고체, 이를테면 기판 또는 제1 재료 층에 대한 이온들 또는 중성화된 입자들의 충격을 위한 미리결정된 에너지로, 이온 소스에 의해 제공되는 이온들을 가속시키도록 구성될 수 있다. 일 예로서, 주입 소스, 및 특히 가속기는, 기판 또는 제1 재료 층에 대한 충돌을 위해 적어도 1 keV, 구체적으로는 적어도 10 keV, 그리고 더 구체적으로 적어도 100 keV의 에너지를 갖는 입자들 및/또는 이온들을 제공하도록 구성될 수 있다. 일부 실시예들에서, 주입 소스, 및 특히 가속기는, 1 내지 1000 keV의 범위, 구체적으로는 1 내지 500 keV의 범위, 그리고 더 구체적으로 3 내지 300 keV의 범위 내의 에너지를 갖는 입자들 및/또는 이온들을 제공하도록 구성될 수 있다.
[0055] 일부 구현들에서, 가속기는 하나 이상의 렌즈들을 포함한다. 하나 이상의 렌즈들은, 정전 렌즈들, 자기 렌즈들, 및 전자기 렌즈들로 이루어진 그룹으로부터 선택될 수 있다. 하나 이상의 렌즈들은, 이온들을 기판/제1 재료 층을 향해 가속시키는 것 및 이온 빔을 기판/제1 재료 층 상에 포커싱(focusing)하는 것 중 적어도 하나를 위해 구성될 수 있다. 선택적으로, 이온들은, 기판 또는 제1 재료 층에서의 전기적으로 중성인 입자들의 주입을 위한 가속 및 선택적 포커싱 이후에 중성화될 수 있다.
[0056] 일부 구현들에서, 주입 소스는, 선형 주입 소스, 이를테면 수직 선형 주입 소스이다. "선형"이라는 용어는, 선형 주입 소스(130)가 입자들 또는 이온들의 방출 영역(예컨대, 실질적으로 직사각형 영역)을 정의하는 주 치수 및 부 치수를 갖는다는 의미로 이해될 수 있으며, 여기서, 부 치수는 주 치수보다 작다. 예컨대, 부 치수는, 주 치수의 10 %보다 작을 수 있고, 구체적으로 주 치수의 5 %보다 작을 수 있고, 그리고 더 구체적으로 주 치수의 1 %보다 작을 수 있다. 주 치수는 실질적으로 수직으로 연장될 수 있다. 다시 말해서, 적어도 하나의 선형 이온 주입 소스(130)는 수직 선형 주입 소스일 수 있다. 실시예들에 따르면, 적어도 하나의 선형 이온 주입 소스(130)에 의해 제공되는 입자들 또는 이온들의 빔 폭, 예컨대 방출 영역은, 1 mm 내지 3000 mm의 범위, 구체적으로는 30 mm 내지 2100 mm의 범위 내에 있을 수 있고 그리고 더 구체적으로는 50 mm보다 작을 수 있다. 빔 폭은, 적어도 하나의 선형 주입 소스의 선형 연장부에 수직으로 정의될 수 있다.
[0057] 일부 구현들에서, 선형 주입 소스는, 입자들 및/또는 방출 영역을 제공하도록 구성되는, 예컨대 주 치수에서 수직 라인을 따라 배열되는 하나 이상의 아웃렛(outlet)들 또는 입자 소스들(예컨대, 이온 소스들)을 가질 수 있다. 일 예로서, 하나의 연속적인 아웃렛 또는 입자 소스가 제공될 수 있다. 다른 예들에서, 복수의 아웃렛들 또는 입자 소스들이 라인을 따라 배열될 수 있다. 예를 들면, 선형 주입 소스는, 라인을 따라 서로의 옆에 가깝게 정렬되는 다수의 포인트 소스들로 이루어질 수 있다.
[0058] 일부 구현들에서, 장치(100)는, 기판(10) 또는 제1 재료 층이 입자들로 조사되는 동안, 운반 경로(20)를 따라 적어도 하나의 프로세싱 구역(110)을 통해 기판(10)을 이동시키도록 구성된다. 일 예로서, 장치(100)는, 동적 주입 프로세스 및 정적 증착 프로세스의 결합을 제공하도록 구성될 수 있다. 장치(100)는, 기판(10)이 적어도 하나의 선형 주입 소스를 통과하는 동안, 적어도 하나의 선형 주입 소스에 의해 제공되는 입자들(참조 번호 134로 표시됨)로 기판(10) 또는 기판(10) 상의 제1 재료 층을 조사하도록 구성될 수 있다. 일 예로서, 기판(10) 또는 제1 재료 층은, 예컨대 적어도 하나의 증착 구역(120)을 향한 방향(운반 방향(1))으로의 운반 경로(20)를 따른 기판(10) 또는 기판 캐리어(30)의 운반 동안 조사된다. 일부 실시예들에 따르면, 장치(100)는, 기판(10)이 적어도 하나의 증착 구역(120)'에 정지상태로 있는 동안 기판 위에 또는 제1 재료 층 위에 적어도 하나의 제2 재료 층을 증착하도록 구성된다.
[0059] "프로세싱 구역"이라는 용어는, 선형 주입 소스에 의해 제공되는 입자들로 기판(10)이 조사될 수 있도록 기판(10)이 제공 또는 포지셔닝될 수 있는 공간 또는 영역으로 이해될 수 있다. "증착 구역"이라는 용어는, 하나 이상의 증착 소스들(140)에 의해 제공되는 재료들로 기판(10)이 코팅될 수 있도록 기판(10)이 제공 또는 포지셔닝될 수 있는 공간 또는 영역으로 이해될 수 있다.
[0060] 본원에서 설명되는 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 장치(100)는 하나 이상의 진공 챔버들을 포함할 수 있다. 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)은, 동일한 (하나의 단일) 진공 챔버에 의해 제공될 수 있다. 진공 챔버는, 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)을 제공하는 2개 이상의 부분들 또는 영역들로 분할될 수 있다. 진공 챔버는, 하나 이상의 분리 디바이스들(115), 예컨대 가스 분리 차폐를 사용하여 분할될 수 있다. 다른 구현들에서, 적어도 하나의 프로세싱 구역(110)과 적어도 하나의 증착 구역(120) 사이에 분리 디바이스가 제공되지 않는다. 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)은, 그들 사이에 임의의 분리 없이 진공 챔버 내에 제공될 수 있다. 더 추가적인 구현들에서, 적어도 하나의 프로세스 구역(110) 및 적어도 하나의 증착 구역(120)은, 예컨대 게이트 및/또는 밸브를 사용하여 서로 연결되는 상이한 진공 챔버들에 의해 제공될 수 있다. 본원에 설명된 실시예들에 따르면, 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)이 서로 진공-방식으로 연결되어, 기판(10)은, 적어도 하나의 프로세싱 구역(110)으로부터 적어도 하나의 증착 구역(120)으로의 이송 동안 진공 환경 내에 머무르며, 그 반대가 또한 가능하다.
[0061] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 적어도 하나의 프로세싱 구역(110)은, 각각이 하나 이상의 주입 소스들을 갖는 2개 이상의 프로세싱 구역들을 포함한다. 대안적으로 또는 부가적으로, 적어도 하나의 증착 구역(120)은, 각각이 하나 이상의 증착 소스들을 갖는 2개 이상의 증착 구역들을 포함한다. 구체적으로, 장치는, 다수의 주입 프로세스들 및 다수의 증착 프로세스들을 각각 수행하기 위한 다수의 프로세싱 구역들 및/또는 다수의 증착 구역들을 가질 수 있다.
[0062] 본 개시내용 전반에 걸쳐 사용되는 "진공"이라는 용어는, 실질적으로 물질이 없는 공간, 예컨대, 스퍼터 증착 프로세스와 같은 증착 프로세스에서 사용되는 프로세스 가스들을 제외하고 모든 또는 대부분의 공기 또는 가스가 제거된 공간으로서 이해될 수 있다. 일 예로서, "진공"이라는 용어는, 예컨대 10 mbar보다 작은 진공 압력을 갖는 기술적 진공의 의미로 이해될 수 있다. 진공의 생성을 위해, 하나 이상의 진공 펌프들, 이를테면 터보 펌프들 및/또는 크라이오 펌프(cryo-pump)들이 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)을 제공하는 하나 이상의 진공 챔버들에 연결될 수 있다.
[0063] 본 개시내용 전반에 걸쳐 사용되는 "운반 경로"라는 용어는, 기판(10) 또는 상부에 기판(10)이 포지셔닝된 기판 캐리어(30)가 예컨대 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)을 통해 그 경로를 따라 이동 또는 전달될 수 있는 경로로서 이해될 수 있다. 일 예로서, 운반 경로는 선형 운반 경로일 수 있다. 운반 경로(20)는, 적어도 하나의 프로세싱 구역(110) 및 적어도 하나의 증착 구역(120)을 통한 기판(10) 또는 기판 캐리어(30)에 대한 운반 방향(1)을 정의할 수 있다. 운반 경로(20)는, 단방향 운반 경로일 수 있거나 양방향 운반 경로일 수 있다.
[0064] 장치(100)는, 적어도 2개의 운반 경로들, 이를테면 운반 경로(20) 및 다른 운반 경로(도시되지 않음)를 가질 수 있다. 적어도 2개의 운반 경로들은, 상부에 제1 기판이 포지셔닝된 제1 기판 캐리어가 제2 기판 캐리어 상의 제2 기판을 (예컨대, 제2 기판이 코팅될 때) 추월할 수 있도록 제공할 수 있다. 적어도 2개의 운반 경로들은, 예컨대, 기판(10) 또는 기판 캐리어(30)의 운반 방향(1)으로 서로 실질적으로 평행하게 연장될 수 있다. 일부 구현들에서, 적어도 2개의 운반 경로들은, 기판 캐리어의 운반 방향(1)에 수직인 방향으로 서로에 대해 변위될 수 있다. "실질적으로 평행"이라는 용어는, 예컨대 방향(들) 및/또는 경로(들)의 실질적으로 평행한 배향에 관련되며, 여기서, 정확한 평행 배향으로부터 수 도, 예컨대, 최대 10° 또는 심지어 최대 15°의 편향이 "실질적으로 평행"한 것으로 여전히 간주된다.
[0065] 운반 경로(들)는 개개의 트랙들에 의해 제공될 수 있다. 일 예로서, 운반 경로(20)는 일 트랙에 의해 제공될 수 있고 그리고 다른 운반 경로는 다른 트랙에 의해 제공될 수 있다. 본 개시내용 전반에 걸쳐 사용되는 바와 같이, "트랙"이라는 용어는, E-척일 수 있는 기판 캐리어를 수용 또는 지지하는 공간 또는 디바이스로서 정의될 수 있다. 일 예로서, 트랙은, 기판 캐리어를 (예컨대, 롤러들을 사용하여) 기계적으로, (예컨대, 자기장들 및 개개의 자기력들을 사용하여) 무접촉으로, 또는 이들의 결합을 사용하여 수용 또는 지지할 수 있다.
[0066] 도 3은 본원에 설명된 추가적인 실시예들에 따른, 기판(10)의 진공 프로세싱을 위한 장치(200)의 개략도를 도시한다. 장치(200)는, 본원에 설명된 일부 실시예들에 따른, 기판의 진공 프로세싱을 위한 방법을 수행하도록 구성될 수 있다.
[0067] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 장치(200)는, 기판(10) 또는 제1 재료 층이 입자들로 조사되는 동안 운반 경로에 대해 적어도 하나의 주입 소스를 이동시키도록 구성된다. 일 예로서, 장치(200)는, 적어도 하나의 주입 소스, 이를테면 적어도 하나의 선형 이온 주입 소스(130)를 운반 경로(20)에 대해 이동시키도록 구성되는 드라이브를 포함한다. 일부 구현들에서, 드라이브는, 적어도 하나의 주입 소스, 이를테면 적어도 하나의 선형 이온 주입 소스(130)를 운반 경로(20)에 실질적으로 평행하게 그리고/또는 실질적으로 수직으로 이동시키도록 구성될 수 있다. 일 예로서, 드라이브는, 적어도 하나의 주입 소스를 운반 경로(20)와 평행한 제1 방향(참조 번호 2로 표시됨) 및 운반 경로에 수직인 제2 방향 중 적어도 하나로 이동시키도록 구성될 수 있다. 일 예로서, 제1 방향은 수평 방향일 수 있고 그리고/또는 제2 방향은 수직 방향일 수 있다. "수직 방향"이라는 용어는, "수평 방향"과 구별하기 위한 것으로 이해된다. 즉, "수직 방향"은 주입 소스의 실질적으로 수직 이동에 관련되며, 여기서, 정확한 수직 방향 또는 수직 이동으로부터의 몇 도, 예컨대 최대 10° 또는 심지어 최대 30°의 편향은 여전히 "실질적으로 수직 방향" 또는 "실질적으로 수직 이동"으로 간주된다. 수직 방향은 중력에 실질적으로 평행할 수 있다.
[0068] 장치(200)는, 적어도 하나의 프로세싱 구역(110)에서 트랙(132)을 포함할 수 있다. 트랙(132)은, 적어도 하나의 주입 소스를 이동가능하게 지지하도록 구성될 수 있다. 트랙(132)은, 운반 경로(20)와 실질적으로 평행할 수 있다. 드라이브는, 적어도 하나의 주입 소스를 트랙(132)을 따라 제1 방향으로 이동시키도록 구성될 수 있다. 일 예로서, 드라이브는, 적어도 하나의 주입 소스를 트랙(132)을 따라 전후로 이동시키도록 구성될 수 있다. 일부 실시예들에서, 드라이브는, 적어도 하나의 주입 소스를, 트랙(132)에 실질적으로 수직으로, 예컨대 수직 방향일 수 있는 제2 방향으로 이동시키도록 구성된다. 제1 방향 및 제2 방향으로의 이동들은, 제1 방향 및 제2 방향으로의 양방향 이동들을 포함할 수 있다. 일 예로서, 주입 소스의 이동은, (도 3에서 양단 화살표로 표시된) 제1 방향으로의 전후 이동들 및/또는 제2 방향으로의 전후 이동들을 포함할 수 있다.
[0069] 일부 실시예들에서, 드라이브는, 적어도 하나의 주입 소스를, 제1 방향 및 제2 방향으로 순차적으로 또는 동시에 이동시키도록 구성된다. 적어도 하나의 주입 소스는, 제1 방향 및 제2 방향에 걸쳐 있는 평면에서 연속적인 또는 불연속적인 이동 경로를 따라 이동할 수 있다. 평면은, 실질적으로 수직으로 배향된 평면일 수 있다. 일 예로서, 적어도 하나의 주입 소스는, 적어도 하나의 주입 소스가 제1 방향 및 제2 방향으로 동시에 이동될 때, 연속적인 이동 경로를 따라 이동할 수 있다. 적어도 하나의 주입 소스는, 적어도 하나의 주입 소스가 제1 방향 및 제2 방향으로 순차적으로 이동될 때, 불연속적인 이동 경로를 따라 이동할 수 있다.
[0070] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 장치(200)는, 기판(10)이 정지상태에 있거나 이동하고 있는 상태에서 주입 프로세스를 수행하도록 구성될 수 있다. 일 예로서, 장치(200)는, 기판(10)이 적어도 하나의 주입 소스를 통과하는 동안 또는 기판(10)이 운반 경로(20) 상에 정지상태로 있는 동안, 적어도 하나의 주입 소스에 의해 제공되는 입자들로 기판(10) 또는 기판(10) 상의 제1 재료 층을 조사하도록 구성될 수 있다. 구체적으로, 주입 프로세스 동안 적어도 하나의 주입 소스 및 기판(10) 둘 모두가 이동할 수 있다. 다른 예들에서, 기판(10) 또는 제1 재료 층을 이온들로 조사하기 위해 적어도 하나의 주입 소스가 운반 경로(20)에 대해 이동하는 동안, 기판(10)은 운반 경로(20) 상에 정지상태로 포지셔닝된다.
[0071] 도 4는 본원에 설명된 실시예들에 따른, 기판(10)의 진공 프로세싱을 위한 장치의 개략적인 횡단면도를 도시한다. 적어도 하나의 주입 소스, 이를테면 적어도 하나의 선형 이온 주입 소스(130)가 트랙(132) 상에 제공된다. 적어도 하나의 주입 소스는, 기판 캐리어(30) 상에 지지되는 기판(10)의 조사를 위한 입자들, 이를테면 이온들(참조 번호 134로 표시됨)을 제공한다. 장치는, 적어도 하나의 주입 소스를 트랙(132)을 따라 제1 방향으로 이동시키도록 구성되는 드라이브를 포함할 수 있다. 부가적으로 또는 대안적으로, 드라이브는, 적어도 하나의 주입 소스를 제2 방향으로 이동시키도록 구성되며, 여기서, 제2 방향은 수직 방향(3)일 수 있다.
[0072] 본원에 설명된 다른 실시예들과 결합될 수 있는 일부 실시예들에 따르면, 진공 프로세싱을 위한 장치는, 예컨대 수직 배향에서 기판 캐리어(30)의 무접촉 부상을 위해 구성되는 자기 부상 시스템(도시되지 않음)을 포함할 수 있다. 기판 캐리어(30)는 E-척일 수 있다. 본 개시내용 전반에 걸쳐 사용되는 "무접촉 부상"이라는 용어는, 기판 캐리어(30)의 중량이 기계적 접촉 또는 기계적 힘들에 의해 지탱되거나 홀딩되지 않지만 자기력에 의해 지탱되거나 홀딩된다는 의미로 이해될 수 있다. 구체적으로, 기판 캐리어(30)는, 기계적 힘들 대신 자기력들을 사용하여 부상 또는 부유 상태로 홀딩된다. 일 예로서, 자기 부상 시스템은, 기판 캐리어(30)의 중량을 지지하는 기계적 디바이스들(이를테면, 롤러들)을 갖지 않는다. 일부 구현들에서, 진공 프로세싱을 위한 장치와 기판 캐리어(30) 사이에 기계적 접촉이 전혀 존재하지 않을 수 있다. 무접촉 부상은, 진공 프로세싱을 위한 장치의 섹션들과 기판 캐리어(30) 사이의 기계적 접촉(이를테면, 롤러들)에 기인해서는 어떠한 입자들도 생성되지 않는다는 점에서 유익하다. 따라서, 특히 입자 생성이 최소화되거나 심지어 방지되므로, 기판(10) 상에 증착되는 층들의 순도가 개선될 수 있다.
[0073] 자기 부상 시스템에 의해 제공되는 자기력은, 기판(10)이 부유 상태로 상부에 포지셔닝된 기판 캐리어(30)를 홀딩하기에 충분하다. 구체적으로, 자기력은, 기판 캐리어(30)의 총 중량과 동일할 수 있다. 기판 캐리어(30)의 총 중량은, 적어도 (비어있는) 기판 캐리어(30)의 중량 및 기판(10)의 중량을 포함할 수 있다. 일 예로서, 자기 부상 시스템에 의해 생성되는 자기장은, 기판 캐리어(30)를 서스펜딩된(suspended) 상태 또는 부상 상태로 유지하기 위해 자기력이 기판 캐리어(30)의 총 중량과 동일하도록 선택된다.
[0074] 도 5는 본원에 설명된 실시예들에 따른, 기판(10)의 진공 프로세싱을 위한 장치(500)의 개략도를 도시한다.
[0075] 장치(500)는, 복수의 구역들, 이를테면, 제1 증착 구역(508), 적어도 하나의 프로세싱 구역(510), 및 제2 증착 구역(520)을 포함한다. 복수의 구역들은 하나의 진공 챔버에서 제공될 수 있다. 대안적으로, 복수의 구역들은, 서로 연결되는 상이한 진공 챔버들에서 제공될 수 있다. 일 예로서, 각각의 진공 챔버는 하나의 구역을 제공할 수 있다. 구체적으로, 제1 진공 챔버는 제1 증착 구역(508)을 제공할 수 있고, 제2 진공 챔버는 적어도 하나의 프로세싱 구역(510)을 제공할 수 있고, 그리고 제3 진공 챔버는 제2 증착 구역(520)을 제공할 수 있다. 일부 구현들에서, 제1 진공 챔버 및 제3 진공 챔버는 "증착 챔버들"로 지칭될 수 있다. 제2 진공 챔버는 "프로세싱 챔버" 또는 "주입 챔버"로 지칭될 수 있다. 추가적인 진공 챔버들 또는 구역들(이를테면, 로딩 챔버 및 언로딩 챔버)이 도 5의 예에 도시된 구역들에 인접하게 제공될 수 있다.
[0076] 진공 챔버들 또는 구역들은, 밸브 하우징(504) 및 밸브 유닛(505)을 갖는 밸브에 의해 인접한 구역들로부터 분리될 수 있다. 상부에 기판(10)이 있는 기판 캐리어(30)가 화살표(1)로 표시된 바와 같이 구역(이를테면, 적어도 하나의 프로세싱 구역(510)) 내로 삽입된 후, 밸브 유닛(505)이 폐쇄될 수 있다. 구역들 내의 대기는, 예컨대 구역들에 연결되는 진공 펌프들로 기술적 진공을 생성함으로써 그리고/또는 예컨대 제1 증착 구역(508) 및/또는 제2 증착 구역(520)에 하나 이상의 프로세스 가스들을 삽입함으로써 개별적으로 제어될 수 있다. 상부에 기판(10)을 갖는 기판 캐리어(30)를 구역들 내로, 구역들을 통해, 그리고 구역들 밖으로 운반하기 위해, 운반 경로(20), 이를테면 선형 운반 경로가 제공될 수 있다. 운반 경로(20)는, 제1 증착 구역(508), 적어도 하나의 프로세싱 구역(510), 및 제2 증착 구역(520)을 통해 적어도 부분적으로 연장될 수 있다.
[0077] 장치(500)는, 적어도 하나의 프로세싱 구역(510) 내에 적어도 하나의 주입 소스, 이를테면 적어도 하나의 선형 이온 주입 소스(130)를 포함한다. 적어도 하나의 주입 소스는 본원에 설명된 실시예들에 따라 구성될 수 있다. 증착 구역들, 이를테면 제1 증착 구역(508) 및 제2 증착 구역(520) 내에, 하나 이상의 증착 소스들이 제공된다. 일 예로서, 제1 증착 소스(540)는 제1 증착 구역(508) 내에 제공될 수 있다. 제2 증착 소스(550)는 제2 증착 구역(520) 내에 제공될 수 있다. 하나 이상의 증착 소스들의 증착 소스는, 하나 이상의 캐소드(cathode)들 및 하나 이상의 애노드(anode)들을 포함할 수 있다. 일 예로서, 제1 증착 소스(540)는 제1 캐소드(542) 및 제1 애노드(544)를 포함할 수 있다. 제2 증착 소스(550)는 제2 캐소드(552) 및 제2 애노드(554)를 포함할 수 있다. 예컨대, 하나 이상의 캐소드들은, 기판(10) 상에 증착될 재료의 스퍼터 타겟들을 갖는 회전가능한 캐소드들일 수 있다. 하나 이상의 캐소드들은 내부에 마그넷 어셈블리(magnet assembly)를 가질 수 있고, 층들의 증착을 위해 마그네트론(magnetron) 스퍼터링이 수행될 수 있다.
[0078] 하나 이상의 캐소드들 및 하나 이상의 애노드들은, DC 전력 공급부에 전기적으로 연결될 수 있다. 하나 이상의 캐소드들은, 스퍼터링 동안 전자들을 수집하기 위한 하나 이상의 애노드들과 함께 DC 전력 공급부에 연결된다. 본원에 설명된 다른 실시예들과 결합될 수 있는 더 추가적인 실시예들에 따르면, 하나 이상의 캐소드들 중 적어도 하나는 대응하는 개별 DC 전력 공급부를 가질 수 있다. 구체적으로, 제1 증착 소스(540)는 제1 DC 전력 공급부(546)를 가질 수 있고 그리고 제2 증착 소스(550)는 제2 DC 전력 공급부(556)를 가질 수 있다.
[0079] 본원에서 사용되는 바와 같이, "마그네트론 스퍼터링"은, 마그네트론 또는 마그넷 어셈블리, 즉, 자기장을 생성하는 것이 가능한 유닛을 사용하여 수행되는 스퍼터링을 지칭한다. 그러한 마그넷 어셈블리는 하나 이상의 영구 마그넷들로 이루어진다. 이들 영구 마그넷들은 회전가능한 스퍼터 타겟 내에 배열될 수 있거나, 또는 자유 전자들이 회전가능한 타겟 표면 아래에 생성되는 생성된 자기장 내에 트랩핑(trap)되게 하는 방식으로 평면형 스퍼터 타겟에 커플링될 수 있다. 그러한 마그넷 어셈블리는 또한, 평면형 캐소드에 커플링되도록 배열될 수 있다. 본원에 설명된 일부 실시예들에 따르면, 스퍼터링은 DC(direct current) 스퍼터링으로서 수행될 수 있다. 그러나, 다른 스퍼터링 방법들, 이를테면, MF(middle frequency) 스퍼터링, RF(radio frequency) 스퍼터링, 또는 펄스 스퍼터링이 또한 적용될 수 있다.
[0080] 도 5는, 하나의 캐소드 및 하나의 애노드를 포함하는 하나의 증착 소스를 갖는 증착 구역들을 도시한다. 특히, 대면적 증착을 위한 애플리케이션들의 경우, 구역들(이를테면, 제1 증착 구역(508) 및 제2 증착 구역(520)) 중 적어도 하나 내에 증착 소스들의 어레이가 제공될 수 있다.
[0081] 일부 구현들에서, 제1 재료 층, 이를테면 제1 IGZO 층은, 제1 증착 소스(540)를 사용하여 제1 증착 구역(508)에서 기판(10) 상에 증착된다. 상부에 제1 재료 층이 증착된 기판(10)은, 제1 증착 구역(508)으로부터, 적어도 하나의 주입 소스, 이를테면 적어도 하나의 선형 이온 주입 소스(130)를 갖는 적어도 하나의 프로세싱 구역(510)으로 운반된다. 적어도 하나의 주입 소스는 정지상태일 수 있다. 구체적으로, 적어도 하나의 주입 소스는, 기판 캐리어(30) 상의 기판(10)이 주입 소스를 통과하는 동안 입자들을 제공할 수 있다. 일 예로서, 기판(10) 상의 제1 재료 층은, 기판 캐리어(30)가 적어도 하나의 프로세싱 구역(510)을 통해 운반 경로(20)를 따라 운반되는 동안, 제1 재료 층 내로의 입자들의 주입을 위해 입자들로 조사될 수 있다. 주입 프로세스는, 제1 재료 층의 하나 이상의 재료 특성들, 이를테면 전기적 특성 및/또는 광학적 특성을 변경할 수 있다. 주입 프로세스가 완료된 후, 기판(10)은, 기판(10) 위에 제2 재료 층(예컨대, 제2 IGZO 층)을 증착하기 위해 제2 증착 구역(520) 내로 이송될 수 있다.
[0082] 도 6은 본원에 설명된 실시예들에 따른, 기판의 진공 프로세싱을 위한 장치(600)의 개략도를 도시한다. 장치(600)는 도 5를 참조하여 위에 설명된 장치(500)와 유사하며, 차이는, 적어도 하나의 주입 소스, 이를테면 적어도 하나의 선형 이온 주입 소스(130)가 운반 경로(20)에 대해 이동가능하다는 것이다(참조 번호 "2"로 표시됨). 이동가능한 주입 소스는, 예컨대, 도 1, 도 3, 및 도 4를 참조하여 설명된 바와 같이 구성될 수 있다.
[0083] 도 7은 본원에 설명된 추가적인 실시예들에 따른, 박막 트랜지스터(400)를 갖는 디스플레이의 일 섹션의 개략적인 횡단면도를 도시한다. 본원에 설명된 실시예들에 따른 TFT는, 예컨대, LCD(liquid crystal display)들 및/또는 OLED(organic light emitting diode) 디스플레이들과 같은 디스플레이 디바이스들에서 사용될 수 있다.
[0084] 디스플레이는, 기판(410), 예컨대 유리 기판을 포함한다. 기판(410) 상에 또는 그 위에 게이트 전극(420)이 형성된다. 게이트 전극(420)은 PVD 프로세스를 사용하여 증착될 수 있다. 일 예로서, 게이트 전극(420)은 금속을 포함할 수 있다. 금속은, Cr, Cu, Mo, Ti, 및 이들의 임의의 조합을 포함하는 그룹으로부터 선택될 수 있다. 금속은 또한, Cr, Cu, Mo, Ti, 및 이들의 임의의 조합을 포함하는 그룹으로부터 선택된 금속들 중 2개 이상을 포함하는 금속 스택일 수 있다. 예컨대 PECVD 프로세스에 의해 적어도 게이트 전극(420) 위에 게이트 절연체(430)가 형성된다. 일 예로서, 게이트 절연체(430)는, SiNx 및 SiOy 중 적어도 하나를 포함할 수 있다. 게이트 절연체는, 적어도 2개의 서브-층들, 예컨대 적어도 하나의 SiNx 층 및 적어도 하나의 SiOy 층을 가질 수 있다.
[0085] 게이트 절연체(430) 상에 또는 그 위에 채널 층(440)이 형성된다. 채널 층은 활성 (반도체) 층이다. 채널 층(440)의 재료는, ZnON, LTPS (p-Si), IGZO, 및 a-Si로 이루어진 그룹으로부터 선택될 수 있다. 채널 층(440)("채널"로 또한 지칭됨)은, 본 개시내용의 실시예들을 사용하여 제조될 수 있다. 일 예로서, 채널 층(440)은 IGZO로 제조될 수 있다. IGZO 전기 특성들은, 수소, 산소, 및 다른 원자들과 강하게 반응한다. 예컨대 수소를 IGZO 층(예컨대, 제1 재료 층) 내에 주입함으로써, 증가된 함량의 주입된 이온들을 갖는 주입 구역(442)이 형성된다. 듀얼 층 활성 채널이 생성될 수 있어서, 더 높은 모빌리티 및 변경된 Vth가 초래된다. 빔 에너지에 의존하여, 이러한 층은, 두꺼운 IGZO 막(즉, 두꺼운 제1 재료 층) 내부의 매립 층일 수 있거나, 이온 빔 처리와 같은 입자 처리 이후에 제2 IGZO 층(제2 재료 층)으로 코팅된 제1 IGZO 층(제1 재료 층)의 표면 변형으로서 제공될 수 있다.
[0086] 실시예들에 따르면, 채널은, 제1 재료 층에 주입된 입자들에 의해 생성되는 매립 층을 갖는 제1 재료 층을 포함한다. 추가적인 실시예들에서, 채널은, 제1 재료 층의 표면 구역에 주입된 입자들을 갖는 제1 재료 층 및 제1 재료 층 상의 제2 재료 층을 포함한다. 주입된 이온들을 갖는 표면 구역 및/또는 매립 층의 두께는, 100 Å 이상, 구체적으로는 200 Å 이상, 그리고 더 구체적으로는 500 Å 이상일 수 있다. 일 예로서, 표면 구역 및/또는 매립 층의 두께는, 50 Å 내지 500Å의 범위, 그리고 더 구체적으로 100 Å 내지 200 Å의 범위 내에 있을 수 있다. THK 프로파일은 범위가 넓을 수 있다. 일 예로서, IGZO에 산소가 주입되는 경우에서, +/- 100 Å의 범위를 갖는 100 Å 중간 침투 깊이(대략적으로 100 Å에서 최대 산소 함량을 갖는, 표면으로부터 아래로 200 Å까지의 주입된 층)가 제공될 수 있다.
[0087] 예컨대 PECVD 프로세스에 의해, 채널 층(440) 상에 예컨대 SiOx의 에칭 스토퍼(stopper)(470)가 형성된다. 예컨대 PVD 프로세스에 의해, 채널 층(440) 상에 소스 전극(450) 및 드레인 전극(460)이 형성된다. 소스 전극(450) 및 드레인 전극(460)은 금속으로 제조될 수 있다. 금속은, Cr, Cu, Mo, Ti, 및 이들의 임의의 조합을 포함하는 그룹으로부터 선택될 수 있다. 금속은 또한, Al, Ti, Cr, Cu, Mo, 및 이들의 임의의 조합을 포함하는 그룹으로부터 선택된 금속들 중 2개 이상을 포함하는 금속 스택일 수 있다. 적어도 소스 전극(450) 및 드레인 전극(460) 위에 부동화(passivation) 층(480)이 형성된다. 부동화 층(480)은, 예컨대, PECVD 프로세스에 의해 형성될 수 있다. 드레인 전극(460)과 접촉하여 픽셀 전극(도시되지 않음)이 제공될 수 있다. 픽셀 전극은 인듐 주석 산화물(ITO)로 제조될 수 있다.
[0088] 본 개시내용은, 기판 또는 기판 상의 제1 재료 층의 하나 이상의 재료 특성들을 변경하기 위해 기판 또는 제1 재료 층에 이온들을 주입하기 위한 이온 주입 소스를 사용한다. 일 예로서, 이온들은, 제1 재료 층에 주입되어, 변경된 임계 전압(Vth) 및/또는 더 높은 모빌리티를 갖는 박막 트랜지스터의 채널을 제공할 수 있다. 모빌리티 및/또는 다른 TFT 특성들을 향상시키기 위한 이온 빔 처리에 의해 IGZO 채널의 변형에 의해 디스플레이 TFT 성능의 개선이 달성될 수 있다.
[0089] 전술한 내용이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (15)

  1. 기판의 진공 프로세싱을 위한 방법으로서,
    프로세싱 구역 내에 제공되는 주입(implantation) 소스를 사용하여 기판 또는 상기 기판 상의 제1 재료 층을 입자들로 조사(irradiate)하는 단계; 및
    상기 기판 또는 상기 제1 재료 층이 상기 입자들로 조사되는 동안, 운반 경로를 따라 상기 프로세싱 구역을 통해 상기 기판을 이동시키는 단계를 포함하는, 기판의 진공 프로세싱을 위한 방법.
  2. 제1항에 있어서,
    상기 주입 소스는, 상기 기판 또는 상기 제1 재료 층이 상기 입자들로 조사되는 동안, 이동하거나 정지상태인, 기판의 진공 프로세싱을 위한 방법.
  3. 기판의 진공 프로세싱을 위한 방법으로서,
    운반 경로 상에 제공되는 기판에 대해 프로세싱 구역 내에 제공되는 주입 소스를 이동시키는 단계; 및
    상기 주입 소스가 이동되는 동안, 상기 주입 소스에 의해 제공되는 입자들로 상기 기판 또는 상기 기판 상의 제1 재료 층을 조사하는 단계를 포함하는, 기판의 진공 프로세싱을 위한 방법.
  4. 제3항에 있어서,
    상기 기판 또는 상기 제1 재료 층이 상기 입자들로 조사되는 동안, 상기 기판은 상기 운반 경로를 따라 이동하거나 상기 운반 경로 상에서 정지상태인, 기판의 진공 프로세싱을 위한 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 입자들은, 이온들, 전기적으로 중성인 원자들, 질소, 산소, 수소, 갈륨, 인듐, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택되는, 기판의 진공 프로세싱을 위한 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기판 또는 상기 기판 상의 상기 제1 재료 층은 각각, 상기 기판 또는 상기 제1 재료 층의 하나 이상의 재료 특성들을 변경하기 위해 상기 입자들로 조사되는, 기판의 진공 프로세싱을 위한 방법.
  7. 제6항에 있어서,
    상기 하나 이상의 재료 특성들은, 물리적 특성들, 전기적 특성들, 화학적 특성들, 및 광학적 특성들로 이루어진 그룹으로부터 선택되는, 기판의 진공 프로세싱을 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 기판 위에 상기 제1 재료 층을 증착하는 단계; 및
    상기 기판 또는 상기 제1 재료 층이 상기 입자들로 조사된 이후에 상기 기판 위에 또는 상기 제1 재료 층 위에 적어도 하나의 제2 재료 층을 증착하는 단계
    중 적어도 하나를 더 포함하는, 기판의 진공 프로세싱을 위한 방법.
  9. 제8항에 있어서,
    상기 제1 재료 층 및 상기 제2 재료 층 중 적어도 하나는, 상기 기판이 정지상태인 동안 또는 상기 기판이 상기 운반 경로를 따라 이동되는 동안 증착되는, 기판의 진공 프로세싱을 위한 방법.
  10. 박막 트랜지스터로서,
    제1항 내지 제9항 중 어느 한 항에 따른 방법을 사용하여 제조되는 채널을 포함하는, 박막 트랜지스터.
  11. 제10항에 있어서,
    상기 채널은,
    제1 재료 층 ― 상기 제1 재료 층은, 상기 제1 재료 층에 주입된 입자들에 의해 생성되는 매립(buried) 층을 포함함 ―; 또는
    상기 제1 재료 층의 표면 구역에 주입된 입자들을 갖는 상기 제1 재료 층 및 상기 제1 재료 층 상의 제2 재료 층
    을 포함하는, 박막 트랜지스터.
  12. 기판의 진공 프로세싱을 위한 장치로서,
    적어도 하나의 주입 소스를 갖는 적어도 하나의 프로세싱 구역;
    하나 이상의 증착 소스들을 갖는 적어도 하나의 증착 구역; 및
    상기 적어도 하나의 프로세싱 구역 및 상기 적어도 하나의 증착 구역을 통해 연장되는 운반 경로를 포함하며,
    상기 장치는, 상기 적어도 하나의 주입 소스에 의해 제공되는 입자들로 기판 또는 상기 기판 상의 제1 재료 층을 조사하도록 구성되고,
    상기 장치는,
    상기 기판 또는 상기 제1 재료 층이 상기 입자들로 조사되는 동안, 상기 운반 경로를 따라 상기 프로세싱 구역을 통해 상기 기판을 이동시키거나; 또는
    상기 기판 또는 상기 제1 재료 층이 상기 입자들로 조사되는 동안, 상기 운반 경로에 대해 상기 적어도 하나의 주입 소스를 이동시키도록
    구성되는, 기판의 진공 프로세싱을 위한 장치.
  13. 제12항에 있어서,
    상기 주입 소스는, 상기 기판 또는 상기 제1 재료 층에 이온들을 주입하기 위해 상기 이온들을 생성하도록 구성되는 이온 주입 소스 또는 선형 이온 주입 소스이거나, 또는
    상기 주입 소스는 이온들을 생성하도록 구성되고 그리고 추가로, 상기 기판 또는 상기 제1 재료 층에 전기적으로 중성인 입자들을 주입하기 위해, 생성된 이온들을 전기적으로 중성화시키도록 구성되는, 기판의 진공 프로세싱을 위한 장치.
  14. 제12항 또는 제13항에 있어서,
    상기 주입 소스는,
    이온들을 제공하도록 구성되는 이온 소스; 및
    상기 이온 소스에 의해 제공되는 상기 이온들을 가속시키도록 구성되는 가속기
    를 포함하는, 기판의 진공 프로세싱을 위한 장치.
  15. 제14항에 있어서,
    상기 주입 소스는, 가속된 이온들을 전기적으로 중성화시키기 위한 중성화 디바이스를 더 포함하는, 기판의 진공 프로세싱을 위한 장치.
KR1020217009344A 2017-02-09 2017-02-09 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치 KR20210037026A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/052884 WO2018145751A1 (en) 2017-02-09 2017-02-09 Method for vacuum processing of a substrate, thin film transistor, and apparatus for vacuum processing of a substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187024064A Division KR102235756B1 (ko) 2017-02-09 2017-02-09 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치

Publications (1)

Publication Number Publication Date
KR20210037026A true KR20210037026A (ko) 2021-04-05

Family

ID=57995220

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217009344A KR20210037026A (ko) 2017-02-09 2017-02-09 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치
KR1020187024064A KR102235756B1 (ko) 2017-02-09 2017-02-09 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187024064A KR102235756B1 (ko) 2017-02-09 2017-02-09 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치

Country Status (3)

Country Link
KR (2) KR20210037026A (ko)
CN (2) CN112048698B (ko)
WO (1) WO2018145751A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023509272A (ja) * 2020-05-11 2023-03-08 アプライド マテリアルズ インコーポレイテッド 基板上に薄膜トランジスタの層を堆積する方法及びスパッタ堆積装置
CN115449770B (zh) * 2022-09-01 2024-05-07 江苏宝浦莱半导体有限公司 一种硅基薄膜材料的生产设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422090A (en) * 1979-07-25 1983-12-20 Northern Telecom Limited Thin film transistors
US6195146B1 (en) * 1996-05-10 2001-02-27 International Business Machines Corporation Tilted liquid crystal alignment produced by ion beam treatment on the alignment layer using a voltage less than 200v
JP2000216088A (ja) * 1999-01-20 2000-08-04 Sony Corp 半導体薄膜形成方法及びレ―ザ照射装置
US6579420B2 (en) * 2001-02-09 2003-06-17 Advanced Optical Solutions, Inc. Apparatus and method for uniformly depositing thin films over substrates
JP4326756B2 (ja) * 2002-07-04 2009-09-09 株式会社半導体エネルギー研究所 ドーピング方法、ドーピング装置の制御システム、およびドーピング装置
WO2004049412A2 (en) 2002-11-27 2004-06-10 Canon Kabushiki Kaisha Producing method for crystalline thin film
US9206500B2 (en) * 2003-08-11 2015-12-08 Boris Druz Method and apparatus for surface processing of a substrate using an energetic particle beam
CN100558931C (zh) * 2004-01-06 2009-11-11 理想星株式会社 离子注入方法及离子注入装置
US20060102078A1 (en) * 2004-11-18 2006-05-18 Intevac Inc. Wafer fab
WO2008021501A2 (en) * 2006-08-18 2008-02-21 Piero Sferlazzo Apparatus and method for ultra-shallow implantation in a semiconductor device
JP2010004012A (ja) * 2008-05-23 2010-01-07 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
CN102650046B (zh) * 2012-05-23 2013-08-21 徐明生 一种规模化连续制备二维纳米薄膜的装置
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
CN103745954B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103928350B (zh) * 2014-04-24 2016-05-11 青岛大学 一种双沟道层薄膜晶体管的制备方法
CN108198754B (zh) * 2017-12-04 2021-01-29 武汉华星光电半导体显示技术有限公司 一种多晶硅tft基板的制作方法及多晶硅tft基板

Also Published As

Publication number Publication date
CN108699669B (zh) 2020-09-01
CN112048698A (zh) 2020-12-08
CN112048698B (zh) 2023-07-28
CN108699669A (zh) 2018-10-23
KR102235756B1 (ko) 2021-04-01
KR20180107164A (ko) 2018-10-01
WO2018145751A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
US20200232088A1 (en) Apparatus and system for vacuum deposition on a substrate and method for vacuum deposition on a substrate
US9870922B2 (en) Substrate bonding apparatus and substrate bonding method
JP2015133321A (ja) ベルト型磁石を含む中性粒子ビーム発生源
KR102140210B1 (ko) 층을 증착하는 방법, 트랜지스터를 제조하는 방법, 전자 디바이스에 대한 층 스택, 및 전자 디바이스
US20170250379A1 (en) Evaporation source having multiple source ejection directions
JP2015007263A (ja) 有機デバイス製造装置および有機デバイスの製造方法
KR102235756B1 (ko) 기판의 진공 프로세싱을 위한 방법, 박막 트랜지스터, 및 기판의 진공 프로세싱을 위한 장치
US9732419B2 (en) Apparatus for forming gas blocking layer and method thereof
EP2368282B1 (en) Process of forming protecting layer by particles having low energy
CN109072400B (zh) 用于基板的真空处理的方法和用于基板的真空处理的设备
WO2019185187A1 (en) Method for vacuum processing of a substrate, and apparatus for vacuum processing of a substrate
KR101279214B1 (ko) 스퍼터링 장치, 박막 형성 방법 및 전계 효과형 트랜지스터의 제조 방법
KR101299755B1 (ko) 스퍼터링 장치, 박막 형성 방법 및 전계 효과형 트랜지스터의 제조 방법
KR20140072492A (ko) 플라즈마 화학기상 증착장치
KR20140099340A (ko) 스퍼터링 장치 및 산화물 반도체 물질의 스퍼터링 방법
JP7278193B2 (ja) 成膜装置
US20120000775A1 (en) Apparatus for Forming Electronic Material Layer
US20240102152A1 (en) Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus
KR101395485B1 (ko) 벨트형 자석을 포함한 플라즈마 발생원
JP4184846B2 (ja) イオン注入装置用イオン発生装置
KR101383530B1 (ko) 벨트형 자석을 포함한 플라즈마 발생원
KR101513277B1 (ko) 스퍼터링 시스템

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
X601 Decision of rejection after re-examination