JP2023155263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2023155263A JP2023155263A JP2023127743A JP2023127743A JP2023155263A JP 2023155263 A JP2023155263 A JP 2023155263A JP 2023127743 A JP2023127743 A JP 2023127743A JP 2023127743 A JP2023127743 A JP 2023127743A JP 2023155263 A JP2023155263 A JP 2023155263A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- layer
- less
- crystal structure
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 835
- 238000000034 method Methods 0.000 title claims abstract description 248
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 108
- 239000013078 crystal Substances 0.000 claims abstract description 833
- 238000005520 cutting process Methods 0.000 claims abstract description 215
- 239000010410 layer Substances 0.000 description 1733
- 229910010271 silicon carbide Inorganic materials 0.000 description 1723
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1392
- 238000003776 cleavage reaction Methods 0.000 description 339
- 230000007017 scission Effects 0.000 description 339
- 239000012535 impurity Substances 0.000 description 163
- 239000000758 substrate Substances 0.000 description 161
- 230000035882 stress Effects 0.000 description 130
- 125000004429 atom Chemical group 0.000 description 104
- 238000010438 heat treatment Methods 0.000 description 89
- 230000008569 process Effects 0.000 description 88
- 239000011347 resin Substances 0.000 description 70
- 229920005989 resin Polymers 0.000 description 70
- 238000003672 processing method Methods 0.000 description 49
- 229910052710 silicon Inorganic materials 0.000 description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 238000001816 cooling Methods 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- 239000011229 interlayer Substances 0.000 description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 36
- 238000012545 processing Methods 0.000 description 35
- 229920005591 polysilicon Polymers 0.000 description 32
- 239000002344 surface layer Substances 0.000 description 31
- 210000000746 body region Anatomy 0.000 description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 29
- 229910052799 carbon Inorganic materials 0.000 description 29
- 238000005530 etching Methods 0.000 description 29
- 238000002161 passivation Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 27
- 230000002093 peripheral effect Effects 0.000 description 27
- 239000011247 coating layer Substances 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000005259 measurement Methods 0.000 description 15
- 230000001678 irradiating effect Effects 0.000 description 14
- 230000008646 thermal stress Effects 0.000 description 14
- 239000004020 conductor Substances 0.000 description 12
- 239000012809 cooling fluid Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 125000004432 carbon atom Chemical group C* 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 230000000994 depressogenic effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- 238000002679 ablation Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000012447 hatching Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 239000000443 aerosol Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 239000000112 cooling gas Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- -1 etc. Chemical compound 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
- B26D1/0006—Cutting members therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
- B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
- B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
- B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
- B23K26/0626—Energy control of the laser beam
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
- B23K26/146—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor the fluid stream containing a liquid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
- B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/70—Auxiliary operations or equipment
- B23K26/702—Auxiliary equipment
- B23K26/703—Cooling arrangements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
- B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Forests & Forestry (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】六方晶の結晶構造体を異なる２方向から適切に切断できる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、六方晶の結晶構造体を用意する工程と、前記六方晶のｍ軸方向に前記結晶構造体を切断して第１切断部を形成する工程と、前記六方晶のａ軸方向に前記結晶構造体を切断して前記第１切断部を横切る第２切断部を形成する工程と、を含む。【選択図】図２５Ａ
Description
本発明は、半導体装置の製造方法に関する。
特許文献１は、一枚のウエハから複数のデバイスを切り出すウエハの加工方法を開示している。ウエハは、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、リチウムタンタレート（ＬＴ）、リチウムナイオベート（ＬＮ）等からなる。
六方晶からなる結晶構造体は、結晶面および結晶方向に応じて異なる物性を有している。たとえば、六方晶からなる結晶構造体は、最近接する原子の配列方向（以下、単に「最近接原子方向」という。）に沿って割れ易く、最近接原子方向に交差する交差方向（以下、単に「最近接原子方向の交差方向」という。）に沿って割れ難いという物性を有している。
本願発明者らは、最近接原子方向に沿って結晶構造体を切断した後、最近接原子方向の交差方向に沿って結晶構造体を切断する工程について鋭意検討した。その結果、２度目の切断工程において、最近接原子方向に沿って隆起する隆起部が、結晶構造体の切断部に形成されることを発見した。
特に、この隆起部は、１度目の切断工程において形成される切断部および２度目の切断工程において形成される切断部の接続部を起点に発生する傾向がある。２度目の切断工程では、最近接原子方向に対して原子配列が不連続な方向に結晶構造体が切断される。そのため、結晶構造体において原子配列を保持する力が働き、最近接原子方向に沿う隆起部が切断部に形成されたと考えられる。
本発明の一実施形態は、六方晶の結晶構造体を異なる２方向から適切に切断できる半導体装置の製造方法を提供する。
本発明の一実施形態は、六方晶の結晶構造体を用意する工程と、前記六方晶のｍ軸方向に前記結晶構造体を切断して第１切断部を形成する工程と、前記六方晶のａ軸方向に前記結晶構造体を切断して前記第１切断部を横切る第２切断部を形成する工程と、を含む、半導体装置の製造方法を提供する。
この結晶切断方法によれば、結晶構造体は、第１切断部の形成工程において最近接原子方向の交差方向であるｍ軸方向に沿って切断される。結晶構造体は、第２切断部の形成工程において最近接原子方向であるａ軸方向に沿って切断される。
第１切断部の形成工程では、未切断の結晶構造体が切断されるので、結晶構造体に対する応力が不連続にならない。これにより、第１切断部において隆起部の発生を抑制できる。一方、第２切断部の形成工程では、結晶構造体が最近接原子方向の交差方向に切断されているため、結晶構造体に対する応力が不連続になる。しかし、第２切断部の形成工程では、最近接原子方向に沿って結晶構造体に応力が加えられ、最近接原子方向に沿って結晶構造体が切断される。
これにより、第２切断部における隆起部の発生を抑制できるから、第１切断部および第２切断部の平坦性を高めることができる。よって、六方晶の結晶構造体を異なる２方向から適切に切断できる半導体装置の製造方法を提供できる。
本発明の一実施形態は、六方晶からなる結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿って前記結晶構造体を切断し、前記結晶構造体に第１切断部を形成する第１切断工程と、前記六方晶の［１１－２０］方向に沿って前記結晶構造体を切断し、前記結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、結晶切断方法を提供する。
この結晶切断方法によれば、結晶構造体は、第１切断工程において最近接原子方向の交差方向である［１－１００］方向に沿って切断される。結晶構造体は、第２切断工程において最近接原子方向である［１１－２０］方向に沿って切断される。
第１切断工程では、未切断の結晶構造体が切断されるので、結晶構造体に対する応力が不連続にならない。これにより、第１切断部において隆起部の発生を抑制できる。一方、第２切断工程では、結晶構造体が最近接原子方向の交差方向に切断されているため、結晶構造体に対する応力が不連続になる。しかし、第２切断工程では、最近接原子方向に沿って結晶構造体に応力が加えられ、最近接原子方向に沿って結晶構造体が切断される。
これにより、第２切断部における隆起部の発生を抑制できるから、第１切断部および第２切断部の平坦性を高めることができる。よって、六方晶からなる結晶構造体を異なる２方向から適切に切断できる結晶切断方法を提供できる。
本発明の一実施形態は、六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に第１切断部を形成する第１切断工程と、前記六方晶の［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、結晶切断方法を提供する。
この結晶切断方法によれば、ＳｉＣ結晶構造体は、第１切断工程において最近接原子方向の交差方向である［１－１００］方向に沿って切断される。ＳｉＣ結晶構造体は、第２切断工程において最近接原子方向である［１１－２０］方向に沿って切断される。
第１切断工程では、未切断のＳｉＣ結晶構造体が切断されるので、ＳｉＣ結晶構造体に対する応力が不連続にならない。これにより、第１切断部において隆起部の発生を抑制できる。一方、第２切断工程では、ＳｉＣ結晶構造体が最近接原子方向の交差方向に切断されているため、ＳｉＣ結晶構造体に対する応力が不連続になる。しかし、第２切断工程では、最近接原子方向に沿ってＳｉＣ結晶構造体に応力が加えられ、最近接原子方向に沿ってＳｉＣ結晶構造体が切断される。
これにより、第２切断部における隆起部の発生を抑制できるから、第１切断部および第２切断部の平坦性を高めることができる。よって、六方晶からなるＳｉＣ結晶構造体を異なる２方向から適切に切断できる結晶切断方法を提供できる。
本発明の一実施形態は、六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿う［１－１００］方向辺および前記六方晶の［１１－２０］方向に沿う［１１－２０］方向辺を有する四角形状のデバイス領域を前記ＳｉＣ結晶構造体に設定し、前記デバイス領域に機能デバイスを形成する工程と、前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に第１切断部を形成する第１切断工程と、前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、ＳｉＣ半導体装置の製造方法を提供する。
このＳｉＣ半導体装置の製造方法によれば、ＳｉＣ結晶構造体は、第１切断工程において最近接原子方向の交差方向である［１－１００］方向に沿って切断される。ＳｉＣ結晶構造体は、第２切断工程において最近接原子方向である［１１－２０］方向に沿って切断される。
第１切断工程では、未切断のＳｉＣ結晶構造体が切断されるので、ＳｉＣ結晶構造体に対する応力が不連続にならない。これにより、第１切断部において隆起部の発生を抑制できる。一方、第２切断工程では、ＳｉＣ結晶構造体が最近接原子方向の交差方向に切断されているため、ＳｉＣ結晶構造体に対する応力が不連続になる。しかし、第２切断工程では、最近接原子方向に沿ってＳｉＣ結晶構造体に応力が加えられ、最近接原子方向に沿ってＳｉＣ結晶構造体が切断される。
これにより、第２切断部における隆起部の発生を抑制できるから、第１切断部および第２切断部の平坦性を高めることができる。よって、六方晶からなるＳｉＣ結晶構造体を異なる２方向から適切に切断できるＳｉＣ半導体装置の製造方法を提供できる。
本発明の一実施形態は、六方晶からなり、一方側の第１主面、他方側の第２主面、前記第１主面および前記第２主面を接続し、前記六方晶の［１１－２０］方向に沿って延びる第１側面、ならびに、前記第１主面および前記第２主面を接続し、前記六方晶の［１－１００］方向に沿って延び、前記六方晶の前記［１１－２０］方向に沿う面内ばらつきが２０μｍ以下である第２側面を含むＳｉＣ半導体層を含む、ＳｉＣ半導体装置を提供する。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
本発明の実施形態では、六方晶からなる結晶構造体が適用される。六方晶からなる結晶構造体は、０．３５Ｗ／ｃｍＫ以上２５Ｗ／ｃｍＫ以下の熱伝導率を有する材料種を含んでいてもよい。六方晶からなる結晶構造体は、２．５Ｗ／ｃｍＫを超える熱伝導率を有する材料種を含んでいてもよい。
六方晶からなる結晶構造体としては、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、炭化シリコン（ＳｉＣ）、ダイアモンド（Ｃ）等の六方晶を構成する種々の材料種が適用される。
熱伝導率は、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、炭化シリコン（ＳｉＣ）、ダイアモンド（Ｃ）の順に高くなる。サファイア（Ａｌ２Ｏ３）の熱伝導率は、０．３５Ｗ／ｃｍＫ以上０．４５Ｗ／ｃｍＫ以下（より具体的には０．４Ｗ／ｃｍＫ程度）である。窒化ガリウム（ＧａＮ）の１．５Ｗ／ｃｍＫ以上２．５Ｗ／ｃｍＫ以下（より具体的には２．０Ｗ／ｃｍＫ程度）である。
炭化シリコン（ＳｉＣ）の熱伝導率は、４．５Ｗ／ｃｍＫ以上５．５Ｗ／ｃｍＫ以下（より具体的には４．９Ｗ／ｃｍＫ程度）である。ダイアモンド（Ｃ）の熱伝導率は、１０Ｗ／ｃｍＫ以上２５Ｗ／ｃｍＫ以下（より具体的には２２Ｗ／ｃｍＫ程度）である。
本発明の実施形態では、六方晶からなる結晶構造体の一例として、六方晶からなるＳｉＣ結晶構造体が適用された例を説明する。六方晶からなるＳｉＣ単結晶は、原子配列の周期に応じて、２Ｈ（Hexagonal）－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶および６Ｈ－ＳｉＣ単結晶を含む複数種のポリタイプを有している。本発明の実施形態では、４Ｈ－ＳｉＣ単結晶が適用された例について説明するが、他のポリタイプや六方晶を構成する他の材料種を本発明から除外するものではない。
以下、図１および図２を参照して、４Ｈ－ＳｉＣ単結晶の結晶構造について説明する。図１は、本発明の実施形態に適用される４Ｈ－ＳｉＣ単結晶の単位セル（以下、単に「単位セル」という。）を示す図である。図２は、図１に示す単位セルのシリコン面を示す平面図である。
図１および図２を参照して、単位セルは、１つのＳｉ原子に対して４つのＣ原子が四面体配列（正四面体配列）の関係で結合された四面体構造を含む。単位セルは、四面体構造が４層周期で積層された原子配列を有している。単位セルは、正六角形のシリコン面、正六角形のカーボン面、ならびに、シリコン面およびカーボン面を接続する６つの側面を有する六角柱構造を有している。
シリコン面は、Ｓｉ原子によって終端された終端面である。シリコン面では、正六角形の６つの頂点に１つのＳｉ原子がそれぞれ位置し、正六角形の中心に１つのＳｉ原子が位置している。
カーボン面は、Ｃ原子によって終端された終端面である。カーボン面では、正六角形の６つの頂点に１つのＣ原子がそれぞれ位置し、正六角形の中心に１つのＣ原子が位置している。
単位セルの結晶面は、ａ１軸、ａ２軸、ａ３軸およびｃ軸を含む４つの座標軸（ａ１，ａ２，ａ３，ｃ）によって定義される。４つの座標軸のうちのａ３の値は、－（ａ１＋ａ２）の値をとる。以下、六方晶の終端面の一例としてのシリコン面を基準にして、４Ｈ－ＳｉＣ単結晶の結晶面について説明する。
ａ１軸、ａ２軸およびａ３軸は、シリコン面をｃ軸から見た平面視において、中心に位置するＳｉ原子を基準に、最近接するＳｉ原子の配列方向（以下、単に「最近接原子方向」という。）に沿ってそれぞれ設定されている。ａ１軸、ａ２軸およびａ３軸は、それぞれ、Ｓｉ原子の配列に倣って１２０°ずつ角度をずらして設定されている。
ｃ軸は、中心に位置するＳｉ原子を基準に、シリコン面の法線方向に設定されている。シリコン面は、（０００１）面である。カーボン面は、（０００－１）面である。六角柱の側面は、シリコン面をｃ軸から見た平面視において、最近接原子方向に沿う６つの結晶面を含む。六角柱の側面は、より具体的には、最近接するＳｉ原子によって形成された６つの結晶面を含む。
六角柱の側面は、シリコン面をｃ軸から見た平面視において、ａ１軸の先端から時計回りに（１－１００）面、（０－１１０）面、（－１０１０）面、（－１１００）面、（０１－１０）面および（１０－１０）面を含む。
六角柱において中心を通らない対角は、シリコン面をｃ軸から見た平面視において最近接原子方向に交差する交差方向（以下、単に「最近接原子方向の交差方向」という。）に沿う６つの結晶面を含む。中心に位置するＳｉ原子を基準に見たとき、最近接原子方向の交差方向は、最近接原子方向に直交する直交方向となる。六角柱において中心を通らない対角は、より具体的には、最近接しないＳｉ原子によって形成された６つの結晶面を含む。
六角柱において中心を通らない対角は、シリコン面をｃ軸から見た平面視において、（１１－２０）面、（１－２１０）面、（－２１１０）面、（－１－１２０）面、（－１２－１０）面および（２－１－１０）面を含む。
単位セルの結晶方向は、結晶面の法線方向によって定義される。（１－１００）面の法線方向は［１－１００］方向である。（０－１１０）面の法線方向は［０－１１０］方向である。（－１０１０）面の法線方向は［－１０１０］方向である。（－１１００）面の法線方向は［－１１００］方向である。（０１－１０）面の法線方向は［０１－１０］方向である。（１０－１０）面の法線方向は［１０－１０］方向である。
（１１－２０）面の法線方向は［１１－２０］方向である。（１－２１０）面の法線方向は［１－２１０］方向である。（－２１１０）面の法線方向は［－２１１０］方向である。（－１－１２０）面の法線方向は［－１－１２０］方向である。（－１２－１０）面の法線方向は［－１２－１０］方向である。（２－１－１０）面の法線方向は［２－１－１０］方向である。
六方晶は６回対称であり、６０°毎に等価な結晶面および等価な結晶方向が存在している。たとえば、（１－１００）面、（０－１１０）面、（－１０１０）面、（－１１００）面、（０１－１０）面および（１０－１０）面は、等価な結晶面を形成している。また、（１１－２０）面、（１－２１０）面、（－２１１０）面、（－１－１２０）面、（－１２－１０）面および（２－１－１０）面は、等価な結晶面を形成している。
また、［１－１００］方向、［０－１１０］方向、［－１０１０］方向、［－１１００］方向、［０１－１０］方向および［１０－１０］方向は、等価な結晶方向を形成している。また、［１１－２０］方向、［１－２１０］方向、［－２１１０］方向、［－１－１２０］方向、［－１２－１０］方向および［２－１－１０］方向は、等価な結晶方向を形成している。
ｃ軸は、［０００１］方向（［０００－１］方向）である。ａ１軸は、［２－１－１０］方向（［－２１１０］方向）である。ａ２軸は、［－１２－１０］方向（［１－２１０］方向）である。ａ３軸は、［－１－１２０］方向（［１１－２０］方向）である。
［０００１］方向および［０００－１］方向は、単にｃ軸と称されることがある。（０００１）面および（０００－１）面は、単にｃ面と称されることがある。［１１－２０］方向および［－１－１２０］方向は、単にａ軸と称されることがある。（１１－２０）面および（－１－１２０）面は、単にａ面と称されることがある。［１－１００］方向および［－１１００］方向は、単にｍ軸と称されることがある。（１－１００）面および（－１１００）面は、単にｍ面と称されることがある。
図３は、４Ｈ－ＳｉＣ単結晶を含む４Ｈ－ＳｉＣ結晶構造体１を示す斜視図である。
４Ｈ－ＳｉＣ結晶構造体１は、この形態では、板状または盤状に形成されている。４Ｈ－ＳｉＣ結晶構造体１は、円形状（円盤状）に形成されていてもよい。
４Ｈ－ＳｉＣ結晶構造体１の厚さは、１μｍ以上１０００μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
４Ｈ－ＳｉＣ結晶構造体１は、一方側の第１主面２、他方側の第２主面３、ならびに、第１主面２および第２主面３を接続する側面４を有している。４Ｈ－ＳｉＣ結晶構造体１の第１主面２および第２主面３は、（０００１）面に対して［１１－２０］方向に１０°以下の角度で傾斜したオフ角θを有していてもよい。オフ角θは、第１主面２および第２主面３の法線方向Ｎおよび４Ｈ－ＳｉＣ結晶構造体１のｃ軸の間の角度でもある。
オフ角θは、０°以上４°以下であってもよい。オフ角θが０°であるとは、法線方向Ｎおよびｃ軸が一致している状態である。オフ角θは、０°を超えて４°未満であってもよい。オフ角θは、典型的には、２°または４°、より具体的には、２°±１０％の範囲または４°±１０％の範囲に設定される。
４Ｈ－ＳｉＣ結晶構造体１の側面４には、結晶方位を示す目印の一例としてのオリエンテーションフラット５が形成されている。オリエンテーションフラット５は、４Ｈ－ＳｉＣ結晶構造体１の側面４に形成された切欠部である。オリエンテーションフラット５は、この形態では、［１１－２０］方向に沿って直線状に延びている。
４Ｈ－ＳｉＣ結晶構造体１の側面４には、結晶方位を示す複数（たとえば２つ）のオリエンテーションフラットが形成されていてもよい。この場合、４Ｈ－ＳｉＣ結晶構造体１の側面４には、第１オリエンテーションフラットおよび第２オリエンテーションフラットが形成されていてもよい。第１オリエンテーションフラットは、［１１－２０］方向に沿って直線状に延びる切欠部であってもよい。第２オリエンテーションフラットは、［１－１００］方向に沿って直線状に延びる切欠部であってもよい。
４Ｈ－ＳｉＣ結晶構造体１の側面４には、オリエンテーションフラット５に代えて、４Ｈ－ＳｉＣ結晶構造体１の中央部に向かって窪んだ切欠部からなるオリエンテーションノッチが形成されていてもよい。
４Ｈ－ＳｉＣ結晶構造体１は、第１主面２および側面４を接続する第１角部６、ならびに、第２主面３および側面４を接続する第２角部７を含む。第１角部６は、第１主面２から側面４に向かって下り傾斜した第１面取り部８を有している。第２角部７は、第２主面３から側面４に向かって下り傾斜した第２面取り部９を有している。
第１面取り部８は、凸湾曲状に形成されていてもよい。第２面取り部９は、凸湾曲状に形成されていてもよい。第１面取り部８および第２面取り部９は、４Ｈ－ＳｉＣ結晶構造体１のクラックを抑制する。
図４は、４Ｈ－ＳｉＣ結晶構造体１の割断態様を示す平面図である。
４Ｈ－ＳｉＣ結晶構造体１は、結晶面および結晶方向に応じて異なる物性を有している。たとえば、４Ｈ－ＳｉＣ結晶構造体１は、最近接原子方向に沿って割れ易く、最近接原子方向の交差方向に沿って割れ難いという物性を有している。最近接原子方向の交差方向は、より具体的には、最近接原子方向に直交する直交方向である。
図４を参照して、たとえば、４Ｈ－ＳｉＣ結晶構造体１の中心に外力を加え、４Ｈ－ＳｉＣ結晶構造体１を割断させた場合、４Ｈ－ＳｉＣ結晶構造体１は、第１主面２の中心を基準に六方位に沿って割断する。
４Ｈ－ＳｉＣ結晶構造体１は、より具体的には、［１１－２０］方向、［－１２－１０］方向および［－２１１０］方向に沿って割断する。［１１－２０］方向、［－１２－１０］方向および［－２１１０］方向は、いずれも、最近接原子方向である。
４Ｈ－ＳｉＣ結晶構造体１は、［１１－２０］方向の直交方向、［－１２－１０］方向の直交方向および［－２１１０］方向の直交方向に沿って割断し難い。つまり、４Ｈ－ＳｉＣ結晶構造体１は、［－１１００］方向、［１０－１０］方向および［０１－１０］方向に沿って割断し難い。［－１１００］方向、［１０－１０］方向および［０１－１０］方向は、いずれも最近接原子方向の交差方向である。
以下、４Ｈ－ＳｉＣ結晶構造体１に対して実施される加工方法について説明する。以下の加工方法は、ＳｉＣ半導体装置の製造方法にも適用できる。
図５Ａ～図５Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第１実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。
まず、図５Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。
次に、図５Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に選択的に設定された加工領域１０が加熱され、ＳｉＣが他の性質に改質した改質層１１が形成される。改質層１１は、この工程では、任意の方向に沿って延びる帯状に形成される。
加工領域１０の加熱は、レーザ照射によるアブレーション加工法によって行われてもよい。アブレーション加工法では、紫外線レーザが使用されてもよい。レーザエネルギ、レーザパルスデューティ比、レーザ照射速度は、それぞれ、形成すべき改質層１１の大きさ、形状、厚さ等に応じて任意の値に設定される。
アブレーション加工法では、第１主面２の表層部において、第１主面２から第２主面３に向かって窪んだ窪み１２が形成される。窪み１２は、底部および側部を含む。窪み１２は、第１主面２から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。窪み１２の底部は、第２主面３に向かう湾曲状に形成されてもよい。
窪み１２は、開口側角部および底部側角部を含む。窪み１２の開口側角部は、第１主面２および窪み１２の側部を接続している。窪み１２の底部側角部は、窪み１２の底部および側部を接続している。
窪み１２の幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。窪み１２の幅Ｗは、窪み１２が延びる方向に直交する方向の幅である。窪み１２の幅Ｗは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の幅Ｗは、０μｍを超えて５μｍ以下であることが好ましい。
窪み１２の深さＤは、０μｍを超えて３０μｍ以下であってもよい。窪み１２の深さＤは、法線方向Ｎに関して、第１主面２から窪み１２の最下部までの距離である。窪み１２の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１１は、窪み１２の内壁に沿って膜状に形成される。改質層１１において窪み１２の底壁を被覆する部分の厚さは、改質層１１において窪み１２の側壁を被覆する部分の厚さよりも大きくてもよい。改質層１１は、窪み１２の内壁に沿って一様な厚さで形成されてもよい。
改質層１１は、窪み１２内においてリセス１３を区画する。リセス１３は、より具体的には、改質層１１の外面によって区画される。リセス１３は、底部および側部を含む。リセス１３は、第１主面２から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。リセス１３の底部は、第２主面３に向かう湾曲状に形成されてもよい。
リセス１３は、開口側角部および底部側角部を含む。リセス１３の開口側角部は、４Ｈ－ＳｉＣ結晶構造体１の第１主面２およびリセス１３の側部を接続している。リセス１３の底部側角部は、リセス１３の底部および側部を接続している。
リセス１３の幅ＷＲは、窪み１２の幅Ｗ未満である。リセス１３の幅ＷＲは、０μｍを超えて１０μｍ未満であってもよい。リセス１３の幅ＷＲは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の幅ＷＲは、０μｍを超えて５μｍ未満であることが好ましい。
リセス１３の深さＤＲは、窪み１２の深さＤ未満である。リセス１３の深さＤＲは、０μｍを超えて３０μｍ未満であってもよい。リセス１３の深さＤＲは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の深さＤＲは、０μｍを超えて１５μｍ以下であることが好ましい。
次に、図５Ｃを参照して、改質層１１の角が丸められる。より具体的には、改質層１１の外面から凹凸（an unevenness）を除去することにより、改質層１１の外面が平坦化される。改質層１１の一部は、エッチング法によって除去されてもよい。エッチング法は、ドライエッチング法であってもよいし、ウェットエッチング法であってもよい。ここでは、ドライエッチング法の一例としてのプラズマエッチング法によって、改質層１１の一部が除去される。
改質層１１は、４Ｈ－ＳｉＣ結晶構造体１とは異なる成分を有している。改質層１１に対するエッチングレート（エッチング選択比）は、ＳｉＣに対するエッチングレート（エッチング選択比）とは異なる。したがって、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１の一部を適切に除去できる。これにより、リセス１３の開口側角部が、リセス１３の内方に向かう湾曲状に丸められる。また、リセス１３の底部側角部が、リセス１３の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
次に、図５Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、加工領域１０を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、より具体的には、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、窪み１２に応力を加えることによって劈開されてもよい。この工程では、加熱冷却によって窪み１２に熱的応力を加える工程が実施される。
窪み１２の加熱工程は、レーザ照射法によって行われてもよい。レーザ照射法は、赤外線レーザ（たとえばＣＯ２レーザ）によって行われてもよい。窪み１２の加熱工程により、窪み１２を起点とする圧縮応力が熱誘起される。レーザエネルギ、レーザパルスデューティ比、レーザ照射速度は、それぞれ、窪み１２に加えるべき応力の大きさに応じて任意の値に設定される。
窪み１２の冷却工程は、冷却流体を窪み１２に供給する工程を含んでいてもよい。冷却流体は、水もしくは空気、または、水および空気の混合物（エアロゾル）を含んでいてもよい。窪み１２の冷却工程により、窪み１２を起点とする引張応力が熱誘起される。
冷却流体の供給工程は、クーラントジェット法または冷却ガス供給法による冷却流体の射出（噴射）工程を含んでいてもよい。窪み１２の冷却工程は、窪み１２の加熱工程の後に行われてもよいし、窪み１２の加熱工程と同時に行われてもよい。窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力によって、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２に沿って劈開される。
劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。４Ｈ－ＳｉＣ結晶構造体１の第１主面２および劈開面１４を接続する角部には、改質層１１の一部が露出している。改質層１１は、傾斜部１５に沿って形成されている。
図６は、図５Ｂの工程において形成された改質層１１を示す断面図である。図７は、改質層１１の構成を示すグラフである。図７は、ラマン分光法によって４Ｈ－ＳｉＣ結晶構造体１の成分を調べた結果を示している。
図６には、第１領域Ａ、第２領域Ｂおよび第３領域Ｃが示されている。第１領域Ａは、改質層１１の表層部を示している。改質層１１の表層部は、４Ｈ－ＳｉＣ結晶構造体１の第１主面２側に位置する領域である。第２領域Ｂは、改質層１１の底部を示している。改質層１１の底部は、改質層１１の表層部に対して４Ｈ－ＳｉＣ結晶構造体１の第２主面３側に位置する領域である。第３領域Ｃは、４Ｈ－ＳｉＣ結晶構造体１において改質層１１外の領域を示している。
図７には、第１曲線ＬＡ、第２曲線ＬＢおよび第３曲線ＬＣが示されている。第１曲線ＬＡは、図６に示す第１領域Ａの成分を示している。第２曲線ＬＢは、図６に示す第２領域Ｂの成分を示している。第３曲線ＬＣは、図６に示す第３領域Ｃの成分を示している。
第１曲線ＬＡは、５００ｎｍ以上５５０ｎｍ以下の波長範囲にＳｉ（シリコン）由来のピーク値を有している。第２曲線ＬＢは、５００ｎｍ以上５５０ｎｍ以下の波長範囲にＳｉ（シリコン）由来のピーク値を有し、１３００ｎｍ以上１７００ｎｍ以下の波長範囲にＣ（カーボン）由来のピーク値を有している。
第３曲線ＬＣは、７５０ｎｍ以上８００ｎｍ以下の波長範囲にＳｉＣ（炭化シリコン）由来のピーク値を有している。したがって、第３領域Ｃでは、改質層１１は形成されておらず、４Ｈ－ＳｉＣ単結晶だけが存在している。
第１曲線ＬＡを参照して、改質層１１の表層部（第１領域Ａ）のシリコン密度は、改質層１１の表層部のカーボン密度よりも高い。つまり、改質層１１の表層部は、４Ｈ－ＳｉＣ結晶構造体１のＳｉＣがＳｉに改質したＳｉ改質層を含む。Ｓｉ改質層は、Ｓｉ多結晶を含んでいてもよい。Ｓｉ改質層は、アモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉ多結晶およびアモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉアモルファス層を主たる構成に含んでいてもよい。
第２曲線ＬＢを参照して、改質層１１の底部（第２領域Ｂ）のシリコン密度は、改質層１１の底部のカーボン密度よりも高い。改質層１１の底部は、４Ｈ－ＳｉＣ結晶構造体１のＳｉＣがＳｉに改質したＳｉ改質層を含む。Ｓｉ改質層は、Ｓｉ多結晶を含んでいてもよい。Ｓｉ改質層は、アモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉ多結晶およびアモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉアモルファス層を主たる構成に含んでいてもよい。
第１曲線ＬＡおよび第２曲線ＬＢを参照して、改質層１１は、表層部（第１領域Ａ）および底部（第２領域Ｂ）において、互いに異なる成分を有している。より具体的には、改質層１１は、厚さ方向に沿って異なるシリコン密度を有している。改質層１１の底部のシリコン密度は、改質層１１の表層部のシリコン密度よりも低い。また、改質層１１は、厚さ方向に沿って異なるカーボン密度を有している。改質層１１の底部のカーボン密度は、改質層１１の表層部のカーボン密度よりも高い。
第１曲線ＬＡ～第３曲線ＬＣの結果から、改質層１１の形成工程は、ＳｉＣからＣ原子が脱離または昇華する温度まで加工領域１０を加熱する工程を含むことが理解される。これにより、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に改質層１１が形成される。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、４Ｈ－ＳｉＣ結晶構造体１の外面を加工できる。また、改質層１１の窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
図８Ａ～図８Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第２実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図８Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。
次に、図８Ｂを参照して、第１主面２に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て形成される。
次に、図８Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１の全部が除去される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、４Ｈ－ＳｉＣ結晶構造体１によって区画された窪み１２が第１主面２に残存する。
この工程において、窪み１２の開口側角部は、窪み１２の内方に向かう湾曲状に丸められる。また、窪み１２の底部側角部は、窪み１２の外方に向かう湾曲状に丸められる。開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
次に、図８Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、４Ｈ－ＳｉＣ結晶構造体１の外面を加工できる。また、改質層１１の除去工程を経て４Ｈ－ＳｉＣ結晶構造体１の外面に形成された窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
図９Ａ～図９Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第３実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図９Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６からＳｉＣをエピタキシャル成長させることによって形成される。ＳｉＣエピタキシャル層１７の厚さは、ＳｉＣ半導体ウエハ１６の厚さ未満である。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
次に、図９Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、ＳｉＣエピタキシャル層１７に形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て形成される。
次に、図９Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１が部分的に除去され、改質層１１の外面が平坦化される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、リセス１３の開口側角部が、リセス１３の内方に向かう湾曲状に丸められる。また、リセス１３の底部側角部が、リセス１３の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
次に、図９Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。ＳｉＣ半導体ウエハ１６の不純物濃度がＳｉＣエピタキシャル層１７の不純物濃度よりも高い場合、ＳｉＣ半導体ウエハ１６に対するレーザ光の減衰率は、ＳｉＣエピタキシャル層１７に対するレーザ光の減衰率よりも高くなる。
したがって、ＳｉＣ半導体ウエハ１６に至るようにレーザ光を照射することによって、ＳｉＣ半導体ウエハ１６を効率的に加熱できる。これにより、窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力を高めることができる。よって、４Ｈ－ＳｉＣ結晶構造体１に加えられる劈開力を高めることができる。
劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。４Ｈ－ＳｉＣ結晶構造体１の第１主面２および劈開面１４を接続する角部には、改質層１１の一部が露出している。改質層１１は、傾斜部１５に沿って形成されている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、ＳｉＣエピタキシャル層１７の外面を加工できる。また、窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
図１０Ａ～図１０Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第４実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１０Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６からＳｉＣをエピタキシャル成長させることによって形成される。ＳｉＣエピタキシャル層１７の厚さは、ＳｉＣ半導体ウエハ１６の厚さ未満である。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
次に、図１０Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、ＳｉＣエピタキシャル層１７に形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て形成される。
次に、図１０Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１の全部が除去される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、４Ｈ－ＳｉＣ結晶構造体１によって区画された窪み１２が第１主面２に残存する。この工程において、窪み１２の開口側角部は、窪み１２の内方に向かう湾曲状に丸められる。また、窪み１２の底部側角部は、窪み１２の外方に向かう湾曲状に丸められる。
開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
次に、図１０Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。ＳｉＣ半導体ウエハ１６の不純物濃度がＳｉＣエピタキシャル層１７の不純物濃度よりも高い場合、ＳｉＣ半導体ウエハ１６に対するレーザ光の減衰率は、ＳｉＣエピタキシャル層１７に対するレーザ光の減衰率よりも高くなる。
したがって、ＳｉＣ半導体ウエハ１６に至るようにレーザ光を照射することによって、ＳｉＣ半導体ウエハ１６を効率的に加熱できる。これにより、窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力を高めることができる。
よって、４Ｈ－ＳｉＣ結晶構造体１に加えられる劈開力を高めることができる。劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、ＳｉＣエピタキシャル層１７の外面を加工できる。また、窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
図１１Ａ～図１１Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第５実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１１Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６からＳｉＣをエピタキシャル成長させることによって形成される。ＳｉＣエピタキシャル層１７の厚さは、ＳｉＣ半導体ウエハ１６の厚さ未満である。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
次に、図１１Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て形成される。
改質層１１、窪み１２およびリセス１３は、ＳｉＣエピタキシャル層１７に形成される。改質層１１、窪み１２およびリセス１３は、より具体的には、ＳｉＣエピタキシャル層１７からＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７の境界を横切って、ＳｉＣ半導体ウエハ１６にも形成される。
次に、図１１Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１が部分的に除去され、改質層１１の外面が平坦化される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、リセス１３の開口側角部が、リセス１３の内方に向かう湾曲状に丸められる。また、リセス１３の底部側角部が、リセス１３の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
次に、図１１Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。ＳｉＣ半導体ウエハ１６の不純物濃度がＳｉＣエピタキシャル層１７の不純物濃度よりも高い場合、ＳｉＣ半導体ウエハ１６に対するレーザ光の減衰率は、ＳｉＣエピタキシャル層１７に対するレーザ光の減衰率よりも高くなる。
したがって、ＳｉＣ半導体ウエハ１６に至るようにレーザ光を照射することによって、ＳｉＣ半導体ウエハ１６を効率的に加熱できる。特に、この工程では、ＳｉＣ半導体ウエハ１６内に形成された改質層１１を介してＳｉＣ半導体ウエハ１６を加熱できる。
これにより、窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力を効率的に高めることができる。よって、４Ｈ－ＳｉＣ結晶構造体１に加えられる劈開力を効率的に高めることができる。
劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。４Ｈ－ＳｉＣ結晶構造体１の第１主面２および劈開面１４を接続する角部には、改質層１１の一部が露出している。改質層１１は、傾斜部１５に沿って形成されている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、ＳｉＣエピタキシャル層１７の外面を加工できる。また、窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
図１２Ａ～図１２Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第６実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１２Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６からＳｉＣをエピタキシャル成長させることによって形成される。ＳｉＣエピタキシャル層１７の厚さは、ＳｉＣ半導体ウエハ１６の厚さ未満である。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
次に、図１２Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１は、前述の図５Ｂと同様の工程を経て形成される。
改質層１１、窪み１２およびリセス１３は、ＳｉＣエピタキシャル層１７に形成される。改質層１１、窪み１２およびリセス１３は、より具体的には、ＳｉＣエピタキシャル層１７からＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７の境界を横切って、ＳｉＣ半導体ウエハ１６にも形成される。
次に、図１２Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１の全部が除去される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって区画された窪み１２が第１主面２に残存する。
この工程において、窪み１２の開口側角部は、窪み１２の内方に向かう湾曲状に丸められる。また、窪み１２の底部側角部は、窪み１２の外方に向かう湾曲状に丸められる。開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
次に、図１２Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。ＳｉＣ半導体ウエハ１６の不純物濃度がＳｉＣエピタキシャル層１７の不純物濃度よりも高い場合、ＳｉＣ半導体ウエハ１６に対するレーザ光の減衰率は、ＳｉＣエピタキシャル層１７に対するレーザ光の減衰率よりも高くなる。
したがって、ＳｉＣ半導体ウエハ１６に至るようにレーザ光を照射することによって、ＳｉＣ半導体ウエハ１６を効率的に加熱できる。特に、この工程では、窪み１２の底部から露出するＳｉＣ半導体ウエハ１６を、レーザ光によって直接加熱できる。
これにより、窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力を効率的に高めることができる。よって、４Ｈ－ＳｉＣ結晶構造体１に加えられる劈開力を効率的に高めることができる。劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、ＳｉＣエピタキシャル層１７の外面を加工できる。また、改質層１１の除去工程を経てＳｉＣエピタキシャル層１７に形成された窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
図１３Ａ～図１３Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第７実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１３Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
次に、図１３Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に代えて、４Ｈ－ＳｉＣ結晶構造体１の第２主面３に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。つまり、改質層１１、窪み１２およびリセス１３は、ＳｉＣ半導体ウエハ１６に形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て第２主面３に形成される。
窪み１２は、底部および側部を含む。窪み１２は、第２主面３から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。窪み１２の底部は、第１主面２に向かう湾曲状に形成されてもよい。窪み１２は、開口側角部および底部側角部を含む。窪み１２の開口側角部は、第２主面３および窪み１２の側部を接続している。窪み１２の底部側角部は、窪み１２の底部および側部を接続している。
窪み１２の幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。窪み１２の幅Ｗは、窪み１２が延びる方向に直交する方向の幅である。窪み１２の幅Ｗは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の幅Ｗは、０μｍを超えて５μｍ以下であることが好ましい。
窪み１２の深さＤは、０μｍを超えて３０μｍ以下であってもよい。窪み１２の深さＤは、法線方向Ｎに関して、第２主面３から窪み１２の最下部までの距離である。窪み１２の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１１は、窪み１２の内壁に沿って膜状に形成される。改質層１１において窪み１２の底壁を被覆する部分の厚さは、改質層１１において窪み１２の側壁を被覆する部分の厚さよりも大きくてもよい。改質層１１は、窪み１２の内壁に沿って一様な厚さで形成されてもよい。
改質層１１は、窪み１２内においてリセス１３を区画する。リセス１３は、より具体的には、改質層１１の外面によって区画される。リセス１３は、底部および側部を含む。リセス１３は、第２主面３から第１主面２に向かって開口幅が狭まる先細り形状に形成されてもよい。リセス１３の底部は、第１主面２に向かう湾曲状に形成されてもよい。
リセス１３は、開口側角部および底部側角部を含む。リセス１３の開口側角部は、第２主面３およびリセス１３の側部を接続している。リセス１３の底部側角部は、リセス１３の底部および側部を接続している。
リセス１３の幅ＷＲは、窪み１２の幅Ｗ未満である。リセス１３の幅ＷＲは、０μｍを超えて１０μｍ未満であってもよい。リセス１３の幅ＷＲは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の幅ＷＲは、０μｍを超えて５μｍ未満であることが好ましい。
リセス１３の深さＤＲは、窪み１２の深さＤ未満である。リセス１３の深さＤＲは、０μｍを超えて３０μｍ未満であってもよい。リセス１３の深さＤＲは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の深さＤＲは、０μｍを超えて１５μｍ以下であることが好ましい。
次に、図１３Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１が部分的に除去され、改質層１１の外面が平坦化される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、リセス１３の開口側角部が、リセス１３の内方に向かう湾曲状に丸められる。また、リセス１３の底部側角部が、リセス１３の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
次に、図１３Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。ＳｉＣ半導体ウエハ１６の不純物濃度がＳｉＣエピタキシャル層１７の不純物濃度よりも高い場合、ＳｉＣ半導体ウエハ１６に対するレーザ光の減衰率は、ＳｉＣエピタキシャル層１７に対するレーザ光の減衰率よりも高くなる。
したがって、ＳｉＣ半導体ウエハ１６に至るようにレーザ光を照射することによって、ＳｉＣ半導体ウエハ１６を効率的に加熱できる。特に、この工程では、改質層１１を介して、レーザ光によってＳｉＣ半導体ウエハ１６を加熱できる。これにより、窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力を効率的に高めることができる。よって、４Ｈ－ＳｉＣ結晶構造体１に加えられる劈開力を効率的に高めることができる。
劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３および劈開面１４を接続する角部には、改質層１１の一部が露出している。改質層１１は、傾斜部１５に沿って形成されている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、ＳｉＣ半導体ウエハ１６の外面を加工できる。また、窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
図１４Ａ～図１４Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第８実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１４Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６からＳｉＣをエピタキシャル成長させることによって形成される。ＳｉＣエピタキシャル層１７の厚さは、ＳｉＣ半導体ウエハ１６の厚さ未満である。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
次に、図１４Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に代えて、４Ｈ－ＳｉＣ結晶構造体１の第２主面３に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、ＳｉＣ半導体ウエハ１６に形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て第２主面３に形成される。
窪み１２は、底部および側部を含む。窪み１２は、第２主面３から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。窪み１２の底部は、第１主面２に向かう湾曲状に形成されてもよい。窪み１２は、開口側角部および底部側角部を含む。窪み１２の開口側角部は、第２主面３および窪み１２の側部を接続している。窪み１２の底部側角部は、窪み１２の底部および側部を接続している。
窪み１２の幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。窪み１２の幅Ｗは、窪み１２が延びる方向に直交する方向の幅である。窪み１２の幅Ｗは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の幅Ｗは、０μｍを超えて５μｍ以下であることが好ましい。
窪み１２の深さＤは、０μｍを超えて３０μｍ以下であってもよい。窪み１２の深さＤは、法線方向Ｎに関して、第２主面３から窪み１２の最下部までの距離である。窪み１２の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１１は、窪み１２の内壁に沿って膜状に形成される。改質層１１において窪み１２の底壁を被覆する部分の厚さは、改質層１１において窪み１２の側壁を被覆する部分の厚さよりも大きくてもよい。改質層１１は、窪み１２の内壁に沿って均一な厚さで形成されてもよい。
改質層１１は、窪み１２内においてリセス１３を区画する。リセス１３は、より具体的には、改質層１１の外面によって区画される。リセス１３は、底部および側部を含む。リセス１３は、第２主面３から第１主面２に向かって開口幅が狭まる先細り形状に形成されてもよい。リセス１３の底部は、第１主面２に向かう湾曲状に形成されてもよい。
リセス１３は、開口側角部および底部側角部を含む。リセス１３の開口側角部は、第２主面３およびリセス１３の側部を接続している。リセス１３の底部側角部は、リセス１３の底部および側部を接続している。
リセス１３の幅ＷＲは、窪み１２の幅Ｗ未満である。リセス１３の幅ＷＲは、０μｍを超えて１０μｍ未満であってもよい。リセス１３の幅ＷＲは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の幅ＷＲは、０μｍを超えて５μｍ未満であることが好ましい。
リセス１３の深さＤＲは、窪み１２の深さＤ未満である。リセス１３の深さＤＲは、０μｍを超えて３０μｍ未満であってもよい。リセス１３の深さＤＲは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の深さＤＲは、０μｍを超えて１５μｍ以下であることが好ましい。
次に、図１４Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１を残存させながら、改質層１１の全部が除去される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。これにより、ＳｉＣ半導体ウエハ１６によって区画された窪み１２が第２主面３に残存する。この工程において、窪み１２の開口側角部は、窪み１２の内方に向かう湾曲状に丸められる。また、窪み１２の底部側角部は、窪み１２の外方に向かう湾曲状に丸められる。
開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
次に、図１４Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。ＳｉＣ半導体ウエハ１６の不純物濃度がＳｉＣエピタキシャル層１７の不純物濃度よりも高い場合、ＳｉＣ半導体ウエハ１６に対するレーザ光の減衰率は、ＳｉＣエピタキシャル層１７に対するレーザ光の減衰率よりも高くなる。
したがって、ＳｉＣ半導体ウエハ１６に至るようにレーザ光を照射することによって、ＳｉＣ半導体ウエハ１６を効率的に加熱できる。特に、この工程では、ＳｉＣ半導体ウエハ１６において窪み１２の底部から露出する部分を、レーザ光によって直接加熱できる。
これにより、窪み１２の加熱工程において生じる圧縮応力、および、窪み１２の冷却工程において生じる引張応力を効率的に高めることができる。よって、４Ｈ－ＳｉＣ結晶構造体１に加えられる劈開力を効率的に高めることができる。劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、ＳｉＣ半導体ウエハ１６の外面を加工できる。また、窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部が丸められた窪み１２によれば、開口側角部において窪み１２に対する応力集中を緩和できる。また、底部側角部が丸められた窪み１２によれば、底部側角部において窪み１２に対する応力集中を緩和できる。これにより、窪み１２に対する応力に起因する不所望なクラックを抑制できる。
図１５Ａ～図１５Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第９実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１５Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１の第１主面２の上には、この形態では、第１主面２を被覆する被覆層１８が形成されている。被覆層１８は、金属層または絶縁層からなる単層構造を有していてもよい。被覆層１８は、金属層および絶縁層を含む積層構造を有していてもよい。
被覆層１８の絶縁材料としては、酸化シリコンまたは窒化シリコンが例示される。被覆層１８の金属材料としては、アルミニウム、銅、金、チタン、窒化チタン等が例示される。被覆層１８は、酸化処理法、ＣＶＤ法、スパッタ法、蒸着法およびめっき法のうちの少なくとも１つの方法によって形成されてもよい。
次に、図１５Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て第１主面２に形成される。
この工程では、被覆層１８を介して第１主面２にレーザ光が照射される。被覆層１８は、レーザ光の照射によって溶融または昇華させられる。これにより、被覆層１８から第１主面２が露出する。また、第１主面２において被覆層１８から露出する部分にレーザ光が継続的に照射される。
これにより、改質層１１、窪み１２およびリセス１３が第１主面２に形成される。窪み１２は、被覆層１８の除去部に連通していてもよい。改質層１１は、被覆層１８を被覆していてもよい。改質層１１は、被覆層１８の除去部を被覆していてもよい。
ここでは、４Ｈ－ＳｉＣ結晶構造体１に対するレーザ光の照射工程が、被覆層１８に対するレーザ光の照射工程と同時に実施される例について説明した。しかし、４Ｈ－ＳｉＣ結晶構造体１に対するレーザ光の照射工程は、被覆層１８に対するレーザ光の照射工程の後に照射条件等を変更して実施されてもよい。
被覆層１８に対するレーザ光の減衰率は、４Ｈ－ＳｉＣ結晶構造体１に対するレーザ光の減衰率以上であることが好ましい。これにより、４Ｈ－ＳｉＣ結晶構造体１に対するレーザエネルギによって、被覆層１８を効率的に溶融または昇華させることができる。
次に、図１５Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１および被覆層１８を残存させながら改質層１１が部分的に除去され、改質層１１の外面が平坦化される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。
改質層１１は、被覆層１８とは異なる成分を有している。改質層１１に対するエッチングレート（エッチング選択比）は、被覆層１８に対するエッチングレート（エッチング選択比）とは異なる。したがって、４Ｈ－ＳｉＣ結晶構造体１および被覆層１８を残存させながら、改質層１１の一部を除去できる。これにより、リセス１３の開口側角部が、リセス１３の内方に向かう湾曲状に丸められる。また、リセス１３の底部側角部が、リセス１３の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
次に、図１５Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。また、傾斜部１５は、被覆層１８から露出している。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、４Ｈ－ＳｉＣ結晶構造体１の外面を加工できる。また、改質層１１の除去工程を経て４Ｈ－ＳｉＣ結晶構造体１の外面に形成された窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
本実施形態では、図１５Ｃの工程において改質層１１の一部が４Ｈ－ＳｉＣ結晶構造体１の第１主面２から除去される例について説明した。しかし、図１５Ｃの工程において、改質層１１の全部が除去されてもよい。被覆層１８が形成された製造方法は、前述の第１実施形態～第８実施形態にも適用可能である。
図１６Ａ～図１６Ｄは、図３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、本発明の第１０実施形態に係るＳｉＣ加工方法を説明するための断面斜視図である。以下では、図５Ａ～図５Ｄにおいて説明した構造や製造工程に対応する構造や製造工程については説明を省略する。
まず、図１６Ａを参照して、ＳｉＣ加工対象の一例としての４Ｈ－ＳｉＣ結晶構造体１が用意される。４Ｈ－ＳｉＣ結晶構造体１は、この形態では、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７を含む積層構造を有している。ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６の不純物濃度（たとえばｎ型不純物濃度）未満の不純物濃度（たとえばｎ型不純物濃度）を有していてもよい。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層１７によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ１６によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ１６およびＳｉＣエピタキシャル層１７によって形成されている。
ＳｉＣエピタキシャル層１７は、ＳｉＣ半導体ウエハ１６からＳｉＣをエピタキシャル成長させることによって形成される。ＳｉＣエピタキシャル層１７の厚さは、ＳｉＣ半導体ウエハ１６の厚さ未満である。
ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体ウエハ１６の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１７の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。
４Ｈ－ＳｉＣ結晶構造体１の第２主面３の上には、この形態では、第２主面３を被覆する被覆層１８が形成されている。被覆層１８は、金属層または絶縁層からなる単層構造を有していてもよい。被覆層１８は、金属層および絶縁層を含む積層構造を有していてもよい。
被覆層１８の絶縁材料としては、酸化シリコンまたは窒化シリコンが例示される。被覆層１８の金属材料としては、アルミニウム、銅、金、チタン、窒化チタン等が例示される。被覆層１８は、酸化処理法、ＣＶＤ法、スパッタ法、蒸着法およびめっき法のうちの少なくとも１つの方法によって形成されてもよい。
次に、図１６Ｂを参照して、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に代えて、４Ｈ－ＳｉＣ結晶構造体１の第２主面３に選択的に設定された加工領域１０に、改質層１１、窪み１２およびリセス１３が形成される。改質層１１、窪み１２およびリセス１３は、前述の図５Ｂと同様の工程を経て第２主面３に形成される。
この工程では、被覆層１８を介して第２主面３にレーザ光が照射される。被覆層１８は、レーザ光の照射によって溶融または昇華させられる。これにより、被覆層１８から第２主面３が露出する。また、第２主面３において被覆層１８から露出する部分にレーザ光が継続的に照射される。これにより、第２主面３に改質層１１、窪み１２およびリセス１３が形成される。
ここでは、４Ｈ－ＳｉＣ結晶構造体１に対するレーザ光の照射工程が、被覆層１８に対するレーザ光の照射工程と同時に実施される例について説明した。しかし、４Ｈ－ＳｉＣ結晶構造体１に対するレーザ光の照射工程は、被覆層１８に対するレーザ光の照射工程の後に照射条件等を変更して実施されてもよい。
被覆層１８に対するレーザ光の減衰率は、４Ｈ－ＳｉＣ結晶構造体１に対するレーザ光の減衰率以上であることが好ましい。これにより、４Ｈ－ＳｉＣ結晶構造体１に対するレーザエネルギによって、被覆層１８を効率的に溶融または昇華させることができる。
窪み１２は、底部および側部を含む。窪み１２は、第２主面３から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。窪み１２の底部は、第１主面２に向かう湾曲状に形成されてもよい。窪み１２は、開口側角部および底部側角部を含む。窪み１２の開口側角部は、第２主面３および窪み１２の側部を接続している。窪み１２の底部側角部は、窪み１２の底部および側部を接続している。窪み１２は、被覆層１８の除去部に連通していてもよい。
窪み１２の幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。窪み１２の幅Ｗは、窪み１２が延びる方向に直交する方向の幅である。窪み１２の幅Ｗは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の幅Ｗは、０μｍを超えて５μｍ以下であることが好ましい。
窪み１２の深さＤは、０μｍを超えて３０μｍ以下であってもよい。窪み１２の深さＤは、法線方向Ｎに関して、第２主面３から窪み１２の最下部までの距離である。窪み１２の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み１２の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１１は、窪み１２の内壁に沿って膜状に形成される。改質層１１において窪み１２の底面を被覆する部分の厚さは、改質層１１において窪み１２の側壁を被覆する部分の厚さよりも大きくてもよい。改質層１１は、窪み１２の内壁に沿って均一な厚さで形成されてもよい。改質層１１は、被覆層１８を被覆していてもよい。改質層１１は、被覆層１８の除去部を被覆していてもよい。
改質層１１は、窪み１２内においてリセス１３を区画する。リセス１３は、より具体的には、改質層１１の外面によって区画される。リセス１３は、底部および側部を含む。リセス１３は、第２主面３から第１主面２に向かって開口幅が狭まる先細り形状に形成されてもよい。リセス１３の底部は、第１主面２に向かう湾曲状に形成されてもよい。
リセス１３は、開口側角部および底部側角部を含む。リセス１３の開口側角部は、第２主面３およびリセス１３の側部を接続している。リセス１３の底部側角部は、リセス１３の底部および側部を接続している。
リセス１３の幅ＷＲは、窪み１２の幅Ｗ未満である。リセス１３の幅ＷＲは、０μｍを超えて１０μｍ未満であってもよい。リセス１３の幅ＷＲは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の幅ＷＲは、０μｍを超えて５μｍ未満であることが好ましい。
リセス１３の深さＤＲは、窪み１２の深さＤ未満である。リセス１３の深さＤＲは、０μｍを超えて３０μｍ未満であってもよい。リセス１３の深さＤＲは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス１３の深さＤＲは、０μｍを超えて１５μｍ以下であることが好ましい。
次に、図１６Ｃを参照して、４Ｈ－ＳｉＣ結晶構造体１および被覆層１８を残存させながら改質層１１が部分的に除去され、改質層１１の外面が平坦化される。改質層１１は、前述の図５Ｃと同様の工程を経て除去される。
改質層１１は、被覆層１８とは異なる成分を有している。改質層１１に対するエッチングレート（エッチング選択比）は、被覆層１８に対するエッチングレート（エッチング選択比）とは異なる。したがって、４Ｈ－ＳｉＣ結晶構造体１および被覆層１８を残存させながら、改質層１１の一部を除去できる。これにより、リセス１３の開口側角部が、リセス１３の内方に向かう湾曲状に丸められる。また、リセス１３の底部側角部が、リセス１３の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
次に、図１６Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１は、窪み１２を起点に劈開されてもよい。４Ｈ－ＳｉＣ結晶構造体１は、前述の図５Ｄと同様の工程を経て劈開されてもよい。劈開後の４Ｈ－ＳｉＣ結晶構造体１は、劈開面１４を有している。劈開面１４は、窪み１２の残存部からなる傾斜部１５に連なっている。また、傾斜部１５は、被覆層１８から露出している。
以上、このＳｉＣ加工方法によれば、改質層１１の形成工程および改質層１１の除去工程によって、４Ｈ－ＳｉＣ結晶構造体１の外面を加工できる。また、改質層１１の除去工程を経て４Ｈ－ＳｉＣ結晶構造体１の外面に形成された窪み１２を利用して、４Ｈ－ＳｉＣ結晶構造体１を劈開することもできる。
特に、開口側角部を丸めたリセス１３によれば、開口側角部において改質層１１に対する応力集中を緩和できる。また、底部側角部を丸めたリセス１３によれば、底部側角部において改質層１１に対する応力集中を緩和できる。これにより、改質層１１に対する応力に起因する不所望なクラックを抑制できる。
本実施形態では、図１６Ｃの工程において改質層１１の一部が除去される例について説明した。しかし、図１６Ｃの工程において、改質層１１の全部が除去されてもよい。被覆層１８が形成された製造方法は、前述の第１実施形態～第８実施形態にも適用可能である。
図１７は、本発明の第１１実施形態に係るＳｉＣ半導体装置２１の概略構成を示す斜視図である。図１８は、図１７に示すＳｉＣ半導体装置２１の平面図である。図１９は、図１８に示すXIX-XIX線に沿う断面図である。図２０は、図１９に示す領域XXの拡大図である。ＳｉＣ半導体装置２１は、前述の４Ｈ－ＳｉＣ結晶構造体１を用いて製造されたデバイスである。
図１７～図２０を参照して、ＳｉＣ半導体装置２１は、ＳｉＣ半導体層２２を含む。ＳｉＣ半導体層２２の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体層２２の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣ半導体層２２は、一方側の第１主面２３、他方側の第２主面２４、ならびに、第１主面２３および第２主面２４を接続する側面２５Ａ，２５Ｂ，２５Ｃ，２５Ｄを有している。側面２５Ａ～２５Ｄは、この形態では、いずれも切断面からなる。側面２５Ａ～２５Ｄは、より具体的には、劈開面からなる。
第１主面２３および第２主面２４は、それらの法線方向Ｎから見た平面視（以下、単に「平面視」という。）において、四角形状（この形態では長方形状）に形成されている。側面２５Ａは、側面２５Ｃに対向している。側面２５Ｂは、側面２５Ｄに対向している。
ＳｉＣ半導体層２２は、４Ｈ－ＳｉＣ単結晶を含む。第１主面２３および第２主面２４は、４Ｈ－ＳｉＣ単結晶のｃ面に面している。第１主面２３は、（０００１）面に面しており、第２主面２４は、（０００－１）面に面している。
第１主面２３および第２主面２４は、（０００１）面に対して［１１－２０］方向に１０°以下の角度で傾斜したオフ角θを有している。オフ角θは、０°以上２°以下、２°以上４°以下、４°以上６°以下、６°以上８°以下、または、８°以上１０°以下であってもよい。オフ角θは、０°以上４°以下であることが好ましい。
オフ角θが０°であるとは、法線方向Ｎおよびｃ軸が一致している状態である。オフ角θは、０°を超えて４°未満であってもよい。オフ角θは、典型的には、２°または４°、より具体的には、２°±１０％の範囲または４°±１０％の範囲に設定される。
側面２５Ａ～２５Ｄは、法線方向Ｎに沿って平面的にそれぞれ延びている。側面２５Ａ～２５Ｄの長さは、それぞれ、１ｍｍ以上１０ｍｍ以下であってもよい。側面２５Ａ～２５Ｄの長さは、１ｍｍ以上２．５ｍｍ以下、２．５ｍｍ以上５ｍｍ以下、５ｍｍ以上７．５ｍｍ以下、または、７．５ｍｍ以上１０ｍｍ以下であってもよい。側面２５Ａ～２５Ｄの長さは、２ｍｍ以上５ｍｍ以下であることが好ましい。
側面２５Ａ～２５Ｄは、最近接原子方向および最近接原子方向の交差方向に沿って延びている。最近接原子方向の交差方向は、より具体的には、最近接原子方向に直交する直交方向である。側面２５Ａ～２５Ｄは、この形態では、［１１－２０］方向および［１－１００］方向に沿って延びている。
側面２５Ａおよび側面２５Ｃは、［１１－２０］方向に沿って形成されている。側面２５Ｂおよび側面２５Ｄは、［１－１００］方向に沿って形成されている。側面２５Ａおよび側面２５Ｃが［１－１００］方向に沿って形成され、側面２５Ｂおよび側面２５Ｄが［１１－２０］方向に沿って形成されていてもよい。
側面２５Ａ～２５Ｄの面内ばらつきは、２０μｍ以下である。［１－１００］方向に沿って延びる側面２５Ｂ，２５Ｄの［１１－２０］方向に沿う面内ばらつきは、２０μｍ以下である。側面２５Ｂ，２５Ｄの面内ばらつきは、より具体的には、１０μｍ以下である。
［１１－２０］方向に沿って延びる側面２５Ａ，２５Ｃの［１－１００］方向に沿う面内ばらつきは、２０μｍ以下である。側面２５Ａ，２５Ｃの面内ばらつきは、より具体的には、１０μｍ以下である。
面内ばらつきは、側面２５Ａ～２５Ｄから選択された１つの側面２５Ａ～２５Ｄに設定される基準仮想線および測定仮想線の間の距離の最大値によって定義される。基準仮想線は、平面視においてＳｉＣ半導体層２２の２つの角部を結ぶ直線であり、選択された１つの側面２５Ａ～２５Ｄに設定される。測定仮想線は、平面視において基準仮想線に対して平行に延びる直線であり、選択された１つの側面２５Ａ～２５Ｄに存する隆起（蛇行）の頂部または基部に接するように設定される。
たとえば、基準仮想線および隆起（蛇行）の頂部に接する測定仮想線の間の距離、ならびに、基準仮想線および隆起（蛇行）の基部に接する測定仮想線の間の距離が測定される。測定された基準仮想線および測定仮想線の間の距離の最大値によって、選択された１つ側面２５Ａ～２５Ｄの面内ばらつきが定義される。
ＳｉＣ半導体層２２は、この形態では、ｎ＋型のＳｉＣ半導体基板３１およびｎ型のＳｉＣエピタキシャル層３２を含む積層構造を有している。ＳｉＣ半導体基板３１によって、ＳｉＣ半導体層２２の第２主面２４が形成されている。ＳｉＣエピタキシャル層３２によって、ＳｉＣ半導体層２２の第１主面２３が形成されている。ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２によって、ＳｉＣ半導体層２２の側面２５Ａ～２５Ｄが形成されている。
ＳｉＣ半導体基板３１の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体基板３１の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。ＳｉＣ半導体基板３１の厚さは、５０μｍ以上１５０μｍ以下であることが好ましい。ＳｉＣ半導体基板３１の厚さを小さくすることにより、電流経路の短縮によって抵抗値の低減を図ることができる。
ＳｉＣエピタキシャル層３２は、ＳｉＣ半導体基板３１の厚さ未満の厚さを有している。ＳｉＣエピタキシャル層３２の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層３２の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層３２の厚さは、５μｍ以上２０μｍ以下であることが好ましい。
ＳｉＣエピタキシャル層３２のｎ型不純物濃度は、ＳｉＣ半導体基板３１のｎ型不純物濃度以下である。ＳｉＣ半導体基板３１のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ＳｉＣエピタキシャル層３２のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。
ＳｉＣ半導体層２２は、アクティブ領域３３および外側領域３４を含む。アクティブ領域３３は、ｎ型不純物および／またはｐ型不純物を有する不純物領域３３Ａを含む。アクティブ領域３３は、不純物領域３３Ａによって半導体機能デバイスが形成された領域である。半導体機能デバイスは、ダイオードを含んでいてもよい。半導体機能デバイスは、トランジスタを含んでいてもよい。半導体機能デバイスは、電界効果トランジスタを含んでいてもよい。
アクティブ領域３３は、平面視において、側面２５Ａ～２５Ｄから内方領域に間隔を空けてＳｉＣ半導体層２２の中央部に設定されていてもよい。アクティブ領域３３は、平面視において側面２５Ａ～２５Ｄに平行な４辺を有する四角形状に設定されていてもよい。
外側領域３４は、アクティブ領域３３の外側の領域である。外側領域３４は、側面２５Ａ～２５Ｄおよびアクティブ領域３３の周縁の間の領域に設定されていてもよい。外側領域３４は、平面視においてアクティブ領域３３を取り囲む環状（たとえば無端状）に設定されていてもよい。
ＳｉＣ半導体装置２１は、第１主面２３の上に形成された絶縁層３５を含む。絶縁層３５は、第１主面２３を選択的に被覆している。絶縁層３５は、酸化シリコンまたは窒化シリコンを含んでいてもよい。絶縁層３５の周縁部は、側面２５Ａ～２５Ｄに連なっている。絶縁層３５には、アクティブ領域３３を選択的に露出させる開口３９が形成されている。
ＳｉＣ半導体装置２１は、第１主面２３の上に形成された第１電極層３６を含む。第１電極層３６は、より具体的には、絶縁層３５の上に形成されている。第１電極層３６は、導電性ポリシリコンまたは金属を含んでいてもよい。第１電極層３６は、絶縁層３５の上から開口３９に入り込んでいる。第１電極層３６は、開口３９内においてアクティブ領域３３に電気的に接続されている。
ＳｉＣ半導体装置２１は、第１主面２３の上に形成された樹脂層３７を含む。樹脂層３７は、より具体的には、絶縁層３５の上に形成されている。樹脂層３７は、第１電極層３６を選択的に被覆している。前述の樹脂層３７の周縁部４６は、側面２５Ａ～２５Ｄから内方領域に間隔を空けて形成されている。これにより、樹脂層３７は、平面視においてＳｉＣ半導体層２２の周縁部を露出させている。
樹脂層３７は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含んでいてもよい。樹脂層３７は、この形態では、ポジティブタイプの感光性樹脂の一例としてのポリベンゾオキサゾールを含む。樹脂層３７は、ネガティブタイプの感光性樹脂の一例としてのポリイミドを含んでいてもよい。樹脂層３７には、第１電極層３６を露出させる開口４０が形成されている。
ＳｉＣ半導体装置２１は、第２主面２４の上に形成された第２電極層３８を含む。第２電極層３８は、第２主面２４を被覆している。第２電極層３８は、第２主面２４に電気的に接続されている。第２電極層３８は、導電性ポリシリコンまたは金属を含んでいてもよい。
ＳｉＣ半導体層２２の第１主面２３および側面２５Ａ～２５Ｄを接続する角部には、第１主面２３から側面２５Ａ～２５Ｄに向かって下り傾斜した傾斜部４１が形成されている。ＳｉＣ半導体層２２の角部は、第１主面２３および側面２５Ａ，２５Ｃを接続し、［１１－２０］方向に沿って延びる角部を含む。ＳｉＣ半導体層２２の角部は、第１主面２３および側面２５Ｂ，２５Ｄを接続し、［１－１００］方向に沿って延びる角部を含む。
傾斜部４１は、より具体的には、ＳｉＣエピタキシャル層３２に形成されている。傾斜部４１は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域に対して、第１主面２３側の領域に形成されている。したがって、傾斜部４１からは、ＳｉＣエピタキシャル層３２が露出している。
傾斜部４１は、第１主面２３から第２主面２４に向かって窪んだ窪みの内壁によって形成されている。傾斜部４１は、上側端部４１ａおよび下側端部４１ｂを有している。傾斜部４１の上側端部４１ａは、第１主面２３側に位置している。傾斜部４１の下側端部４１ｂは、第２主面２４側に位置している。
傾斜部４１の上側端部４１ａは、ＳｉＣエピタキシャル層３２から絶縁層３５に向けて延び、絶縁層３５に連なっている。つまり、傾斜部４１からは、ＳｉＣエピタキシャル層３２および絶縁層３５が露出している。また、絶縁層３５の周縁部は、側面２５Ａ～２５Ｄに対してＳｉＣ半導体層２２の内方領域に形成されている。
傾斜部４１の上側端部４１ａは、絶縁層３５の上面に接続されている。傾斜部４１において、傾斜部４１の上側端部４１ａおよび絶縁層３５の上面を接続する上側接続部４１ｃは、ＳｉＣ半導体層２２の外方に向かう湾曲状に形成されていてもよい。傾斜部４１の下側端部４１ｂは、側面２５Ａ～２５Ｄに接続されている。傾斜部４１の下側端部４１ｂは、第２主面２４に向かう湾曲状に形成されていてもよい。
傾斜部４１の幅ＷＩは、側面２５Ａ～２５Ｄの面内ばらつき以下であってもよい。傾斜部４１の幅ＷＩは、側面２５Ａ～２５Ｄの面内ばらつき未満であってもよい。傾斜部４１の幅ＷＩは、平面視において傾斜部４１が延びる方向に直交する方向の幅である。
傾斜部４１の幅ＷＩは、０μｍを超えて１０μｍ以下であってもよい。幅ＷＩは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、傾斜部４１の幅ＷＩは、０μｍを超えて５μｍ以下であることが好ましい。傾斜部４１の幅ＷＩは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
傾斜部４１の深さＤは、０μｍを超えて３０μｍ以下であってもよい。傾斜部４１の深さＤは、法線方向Ｎに関して、第１主面２３から傾斜部４１の下側端部までの距離である。傾斜部４１の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、傾斜部４１の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
ＳｉＣ半導体装置２１は、側面２５Ａ～２５Ｄにおいて第１主面２３側の領域に形成され、ＳｉＣが他の性質に改質した改質層４２を含む。改質層４２は、この形態では、ＳｉＣエピタキシャル層３２に形成されている。改質層４２は、より具体的には、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域に対して第１主面２３側の領域に形成されている。
改質層４２は、第１主面２３および側面２５Ａ～２５Ｄを接続する角部に沿って形成されている。改質層４２は、より具体的には、第１主面２３および側面２５Ａ，２５Ｃを接続し、［１１－２０］方向に沿って延びる角部に形成されている。また、改質層４２は、第１主面２３および側面２５Ｂ，２５Ｄを接続し、［１－１００］方向に沿って延びる角部に形成されている。
改質層４２は、第１主面２３に対して平行な方向に沿って、側面２５Ａ～２５Ｄを帯状に延びている。つまり、改質層４２は、［１－１００］方向および［１１－２０］方向に沿って帯状に延びている。改質層４２は、側面２５Ａ～２５Ｄにおいてアクティブ領域３３を取り囲む環状（たとえば無端状）に形成されている。
改質層４２は、ＳｉＣ半導体層２２の傾斜部４１に沿って膜状に形成されている。改質層４２において傾斜部４１の底壁を被覆する部分の厚さは、改質層４２において傾斜部４１の側壁を被覆する部分の厚さよりも大きくてもよい。改質層４２は、傾斜部４１の内壁に沿って一様な厚さで形成されてもよい。
改質層４２は、上側被覆部４２ａおよび下側被覆部４２ｂを含む。改質層４２の上側被覆部４２ａは、傾斜部４１の上側端部４１ａを被覆している。改質層４２の上側被覆部４２ａは、ＳｉＣエピタキシャル層３２を被覆している。改質層４２の上側被覆部４２ａは、ＳｉＣエピタキシャル層３２から絶縁層３５に向けて延び、絶縁層３５を被覆している。改質層４２の上側被覆部４２ａは、ＳｉＣ半導体層２２の外方に向かう湾曲状に形成されていてもよい。
改質層４２の下側被覆部４２ｂは、傾斜部４１の下側端部４１ｂを被覆している。改質層４２の下側被覆部４２ｂは、ＳｉＣエピタキシャル層３２を被覆している。改質層４２の下側被覆部４２ｂは、側面２５Ａ～２５Ｄに接続された接続部４２ｃを含む。改質層４２の接続部４２ｃは、改質層４２において劈開された部分であってもよい。改質層４２の接続部４２ｃは、側面２５Ａ～２５Ｄに対して面一に形成されていてもよい。
改質層４２は、樹脂層３７の周縁部４６から露出している。樹脂層３７の周縁部４６は、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置２１を切り出す際にダイシングストリートを形成していた部分である。樹脂層３７から改質層４２を露出させることにより、樹脂層３７を物理的に切断する必要がなくなる。したがって、樹脂層３７によるアクティブ領域３３の保護を適切に図りながら、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置２１を円滑に切り出すことができる。
改質層４２の幅ＷＭは、側面２５Ａ～２５Ｄの面内ばらつき以下であってもよい。改質層４２の幅ＷＭは、側面２５Ａ～２５Ｄの面内ばらつき未満であってもよい。改質層４２の幅ＷＭは、平面視において改質層４２が延びる方向に直交する方向の幅である。
改質層４２の幅ＷＭは、０μｍを超えて１０μｍ以下であってもよい。改質層４２の幅ＷＭは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、改質層４２の幅ＷＭは、０μｍを超えて５μｍ以下であることが好ましい。改質層４２の幅ＷＭは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
改質層４２の厚さＴは、０μｍを超えて３０μｍ以下であってもよい。改質層４２の厚さＴは、改質層４２において法線方向Ｎに沿う厚さである。改質層４２の厚さＴは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、改質層４２の厚さＴは、０μｍを超えて１５μｍ以下であることが好ましい。
図２１は、図１７に示す領域XXIの拡大図である。図２２は、改質層４２の構成を示すグラフである。図２２は、ラマン分光法によってＳｉＣ半導体層２２の成分を調べた結果を示している。
図２１には、第１領域Ａ、第２領域Ｂおよび第３領域Ｃが示されている。第１領域Ａは、改質層４２の表層部を示している。改質層４２の表層部は、改質層４２においてＳｉＣ半導体層２２の第１主面２３側に位置する領域（ここでは、上側被覆部４２ａ）である。
第２領域Ｂは、改質層４２の底部を示している。改質層４２の底部は、改質層４２において改質層４２の表層部に対して第２主面２４側に位置する領域（ここでは、下側被覆部４２ｂ）である。第３領域Ｃは、ＳｉＣ半導体層２２において改質層４２外の領域（ここでは、ＳｉＣエピタキシャル層３２）を示している。
図２２には、第１曲線ＬＡ、第２曲線ＬＢおよび第３曲線ＬＣが示されている。第１曲線ＬＡは、図２１に示す第１領域Ａの成分を示している。第２曲線ＬＢは、図２１に示す第２領域Ｂの成分を示している。第３曲線ＬＣは、図２１に示す第３領域Ｃの成分を示している。
第１曲線ＬＡは、５００ｎｍ以上５５０ｎｍ以下の波長範囲にＳｉ（シリコン）由来のピーク値を有している。第２曲線ＬＢは、５００ｎｍ以上５５０ｎｍ以下の波長範囲にＳｉ（シリコン）由来のピーク値を有し、１３００ｎｍ以上１７００ｎｍ以下の波長範囲にＣ（カーボン）由来のピーク値を有している。
第３曲線ＬＣは、７５０ｎｍ以上８００ｎｍ以下の波長範囲にＳｉＣ（炭化シリコン）由来のピーク値を有している。したがって、第３領域Ｃでは、改質層４２は形成されておらず、４Ｈ－ＳｉＣ単結晶だけが存在している。
第１曲線ＬＡを参照して、改質層４２の表層部（第１領域Ａ）のシリコン密度は、改質層４２の表層部のカーボン密度よりも高い。つまり、改質層４２の表層部は、４Ｈ－ＳｉＣ結晶構造体１のＳｉＣがＳｉに改質したＳｉ改質層を含む。Ｓｉ改質層は、Ｓｉ多結晶を含んでいてもよい。Ｓｉ改質層は、アモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉ多結晶およびアモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉアモルファス層を主たる構成に含んでいてもよい。
第２曲線ＬＢを参照して、改質層４２の底部（第２領域Ｂ）のシリコン密度は、改質層４２の底部のカーボン密度よりも高い。改質層４２の底部は、４Ｈ－ＳｉＣ結晶構造体１のＳｉＣがＳｉに改質したＳｉ改質層を含む。Ｓｉ改質層は、Ｓｉ多結晶を含んでいてもよい。Ｓｉ改質層は、アモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉ多結晶およびアモルファスＳｉを含んでいてもよい。Ｓｉ改質層は、Ｓｉアモルファス層を主たる構成に含んでいてもよい。
第１曲線ＬＡおよび第２曲線ＬＢを参照して、改質層４２は、表層部（第１領域Ａ）および底部（第２領域Ｂ）において、互いに異なる成分を有している。より具体的には、改質層４２は、厚さ方向に沿って異なるシリコン密度を有している。改質層４２の底部のシリコン密度は、改質層４２の表層部のシリコン密度よりも低い。また、改質層４２は、厚さ方向に沿って異なるカーボン密度を有している。改質層４２の底部のカーボン密度は、改質層４２の表層部のカーボン密度よりも高い。
図２３は、図１７に示すＳｉＣ半導体装置２１の製造に使用される４Ｈ－ＳｉＣ結晶構造体１を示す斜視図である。
図２３を参照して、ＳｉＣ半導体装置２１の製造方法では、ＳｉＣ半導体ウエハ５１およびＳｉＣエピタキシャル層５２を含む積層構造を有する４Ｈ－ＳｉＣ結晶構造体１が使用される。ＳｉＣ半導体ウエハ５１は、ＳｉＣ半導体基板３１のベースとなる。ＳｉＣエピタキシャル層５２は、ＳｉＣエピタキシャル層３２のベースとなる。ＳｉＣエピタキシャル層５２は、ＳｉＣ半導体ウエハ５１からＳｉＣをエピタキシャル成長させることによって形成される。
４Ｈ－ＳｉＣ結晶構造体１の第１主面２は、ＳｉＣエピタキシャル層５２によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の第２主面３は、ＳｉＣ半導体ウエハ５１によって形成されている。４Ｈ－ＳｉＣ結晶構造体１の側面４は、ＳｉＣ半導体ウエハ５１およびＳｉＣエピタキシャル層５２によって形成されている。
ＳｉＣ半導体装置２１の製造方法では、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に、ＳｉＣ半導体装置２１に対応した複数のデバイス領域５３が設定される。複数のデバイス領域５３は、［１－１００］方向および［１１－２０］方向に間隔を空けて行列状の配列で設定される。複数のデバイス領域５３は、［１－１００］方向に沿う辺および［１１－２０］方向に沿う辺をそれぞれ有している。
複数のデバイス領域５３は、［１－１００］方向および［１１－２０］方向に沿って延びる格子状の切断予定ライン５４によって区画されている。切断予定ライン５４は、より具体的には、複数の第１切断予定ライン５５および複数の第２切断予定ライン５６を含む。複数の第１切断予定ライン５５は、［１－１００］方向に沿ってそれぞれ延びている。複数の第２切断予定ライン５６は、［１１－２０］方向に沿ってそれぞれ延びている。
４Ｈ－ＳｉＣ結晶構造体１に所定の構造が作り込まれた後、切断予定ライン５４に沿って４Ｈ－ＳｉＣ結晶構造体１が切断されることにより、複数のＳｉＣ半導体装置２１が切り出される。
図２４Ａ～図２４Ｌは、図２３に示す４Ｈ－ＳｉＣ結晶構造体１の一部の領域であって、図１７に示すＳｉＣ半導体装置２１の製造方法の一例を説明するための断面斜視図である。
図２４Ａ～図２４Ｌでは、４Ｈ－ＳｉＣ結晶構造体１の一部の領域として、４つのデバイス領域５３が示されている。また、図２４Ｉ～図２４Ｋでは、デバイス領域５３の一部の領域を［１－１００］方向から見た拡大端面図が示されている。図２４Ａ～図２４Ｌでは、前述の図９Ａ～図９Ｄで説明した技術的思想が組み込まれている。
まず、図２４Ａを参照して、図２３に示される４Ｈ－ＳｉＣ結晶構造体１が用意される。
次に、図２４Ｂを参照して、複数のアクティブ領域３３が、複数のデバイス領域５３にそれぞれ形成される。複数のアクティブ領域３３は、複数のデバイス領域５３に対するｐ型不純物および／またはｎ型不純物の導入によってそれぞれ形成される。
次に、図２４Ｃを参照して、絶縁層３５が、４Ｈ－ＳｉＣ結晶構造体１の第１主面２の上に形成される。絶縁層３５は、酸化シリコンを含む。絶縁層３５は、ＣＶＤ法または熱酸化処理法によって形成されてもよい。絶縁層３５は、この形態では、第１主面２に対する熱酸化処理によって形成されている。
次に、図２４Ｄを参照して、絶縁層３５の不要な部分が除去される。これにより、絶縁層３５に複数の開口３９が形成される。各開口３９は、各デバイス領域５３のアクティブ領域３３を露出させる。絶縁層３５の不要な部分は、マスク（図示せず）を介するエッチング法によって除去されてもよい。
次に、図２４Ｅを参照して、絶縁層３５の上に、第１電極層３６が形成される。第１電極層３６の形成工程では、まず、導電材料が、スパッタ法またはＣＶＤ法によって絶縁層３５の上に堆積される。次に、導電材料の不要な部分が、マスク（図示せず）を介するエッチング法によって除去される。これにより、各第１電極層３６が、各デバイス領域５３に形成される。
次に、図２４Ｆを参照して、絶縁層３５の上に樹脂が塗布され、第１電極層３６を被覆する樹脂層３７が形成される。
次に、図２４Ｇを参照して、樹脂層３７が選択的に露光された後、現像される。これにより、各第１電極層３６を露出させる開口４０、および、切断予定ライン５４を露出させる周縁部４６を有する樹脂層３７が、絶縁層３５の上に形成される。樹脂層３７の周縁部４６は、ダイシングストリートを区画している。
次に、図２４Ｈを参照して、第２電極層３８が、４Ｈ－ＳｉＣ結晶構造体１の第２主面３の上に形成される。第２電極層３８は、スパッタ法またはＣＶＤ法によって導電材料を第２主面３の上に堆積させることによって形成される。
次に、図２４Ｉを参照して、切断予定ライン５４が加熱され、ＳｉＣが他の性質に改質した改質層４２（第１改質層）が形成される。ここでは、［１－１００］方向に沿う第１切断予定ライン５５が先に加熱される例を示している。
改質層４２の形成工程は、より具体的には、ＳｉＣからＣ原子が脱離または昇華する温度まで切断予定ライン５４を加熱する工程を含む。これにより、４Ｈ－ＳｉＣ結晶構造体１の第１主面２に改質層４２が形成される。
切断予定ライン５４の加熱は、レーザ照射によるアブレーション加工法によって行われてもよい。アブレーション加工法では、紫外線レーザが使用されてもよい。レーザエネルギ、レーザパルスデューティ比、レーザ照射速度は、それぞれ、形成すべき改質層４２の大きさ、形状、厚さ等に応じて任意の値に設定される。
アブレーション加工法では、絶縁層３５を介して第１主面２にレーザ光が照射される。絶縁層３５は、レーザ光の照射によって溶融または昇華させられる。これにより、絶縁層３５から第１主面２が露出する。また、第１主面２において絶縁層３５から露出する部分にレーザ光が継続的に照射される。これにより、改質層４２が第１主面２に形成される。
また、この工程では、絶縁層３５を貫通し、第１主面２から第２主面３に向かって窪んだ窪み５７が形成される。窪み５７は、底部および側部を含む。窪み５７は、第１主面２から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。窪み５７の底部は、第２主面３に向かう湾曲状に形成されてもよい。
窪み５７の幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。窪み５７の幅Ｗは、窪み５７が延びる方向に直交する方向の幅である。窪み５７の幅Ｗは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、窪み５７の幅Ｗは、０μｍを超えて５μｍ以下であることが好ましい。
改質層４２は、窪み５７の内壁に沿って膜状に形成される。改質層４２において窪み５７の底壁を被覆する部分の厚さは、改質層４２において窪み５７の側壁を被覆する部分の厚さよりも大きくてもよい。改質層４２は、窪み５７の内壁に沿って一様な厚さで形成されてもよい。
改質層４２は、窪み５７内において絶縁層３５にも形成される。つまり、改質層４２は、窪み５７内において絶縁層３５を被覆するように形成される。改質層４２は、窪み５７内においてリセス５８を区画する。リセス５８は、より具体的には、改質層４２の外面によって区画される。
リセス５８は、底部および側部を含む。リセス５８は、第１主面２から底部に向かって開口幅が狭まる先細り形状に形成されてもよい。リセス５８の底部は、第２主面３に向かう湾曲状に形成されてもよい。リセス５８は、開口側角部および底部側角部を含む。リセス５８の開口側角部は、絶縁層３５の上面およびリセス５８の側部を接続している。リセス５８の底部側角部は、リセス５８の底部およびリセス５８の側部を接続している。
リセス５８の幅ＷＲは、窪み５７の幅Ｗ未満である。リセス５８の幅ＷＲは、０μｍを超えて１０μｍ未満であってもよい。リセス５８の幅ＷＲは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス５８の幅ＷＲは、０μｍを超えて５μｍ未満であることが好ましい。
リセス５８の深さＤＲは、窪み５７の深さＤ未満である。リセス５８の深さＤＲは、０μｍを超えて３０μｍ未満であってもよい。リセス５８の深さＤＲは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ未満であってもよい。４Ｈ－ＳｉＣ結晶構造体１の厚さが１５０μｍ以下である場合、リセス５８の深さＤＲは、０μｍを超えて１５μｍ以下であることが好ましい。
次に、図２４Ｊを参照して、図２４Ｉと同様の内容で、［１１－２０］方向に沿う第２切断予定ライン５６が加熱される。これにより、第２切断予定ライン５６に、改質層４２（第２改質層）、窪み５７およびリセス５８が形成される。
第１切断予定ライン５５に沿う改質層４２、窪み５７およびリセス５８は、［１－１００］方向に沿って４Ｈ－ＳｉＣ結晶構造体１を劈開するための第１劈開ライン６１を形成する。第２切断予定ライン５６に沿う改質層４２、窪み５７およびリセス５８は、［１１－２０］方向に沿って４Ｈ－ＳｉＣ結晶構造体１を劈開するための第２劈開ライン６２を形成する。
この工程では、第１劈開ライン６１を形成した後、第２劈開ライン６２を形成する工程について説明した。しかし、第１劈開ライン６１および第２劈開ライン６２の形成順序は任意であり、前記順序に制限されない。たとえば、第２劈開ライン６２を形成した後、第１劈開ライン６１を形成してもよい。また、任意の第１切断予定ライン５５および任意の第２切断予定ライン５６を選択し、第１劈開ライン６１および第２劈開ライン６２を交互に形成してもよい。
次に、図２４Ｋを参照して、改質層４２の形成工程後、改質層４２の角が丸められてもよい。より具体的には、改質層４２の外面から凹凸を除去することにより、改質層４２の外面が平坦化されてもよい。改質層４２は、エッチング法によって除去されてもよい。エッチング法は、ドライエッチング法であってもよいし、ウェットエッチング法であってもよい。ドライエッチング法の一例としてのプラズマエッチング法によって、改質層４２が除去されてもよい。
改質層４２は、４Ｈ－ＳｉＣ結晶構造体１とは異なる成分を有している。改質層４２に対するエッチングレート（エッチング選択比）は、ＳｉＣに対するエッチングレート（エッチング選択比）とは異なる。また、改質層４２は、絶縁層３５とは異なる成分を有している。改質層４２に対するエッチングレート（エッチング選択比）は、絶縁層３５に対するエッチングレート（エッチング選択比）とは異なる。
したがって、４Ｈ－ＳｉＣ結晶構造体１および絶縁層３５を残存させながら、改質層４２の一部を除去できる。これにより、リセス５８の開口側角部が、リセス５８の内方に向かう湾曲状に丸められる。また、リセス５８の底部側角部が、リセス５８の外方に向かう湾曲状に丸められる。
開口側角部を丸めたリセス５８によれば、開口側角部において改質層４２に対する応力集中を緩和できる。また、底部側角部を丸めたリセス５８によれば、底部側角部において改質層４２に対する応力集中を緩和できる。これにより、改質層４２に対する応力に起因する不所望なクラックを抑制できる。図２４Ｋの工程において、図８Ａ～図８Ｄの技術的思想が組み込まれて、改質層４２の全部が除去されてもよい。
次に、図２４Ｌを参照して、第１劈開ライン６１（［１－１００］方向）および第２劈開ライン６２（［１１－２０］方向）に沿って、４Ｈ－ＳｉＣ結晶構造体１が劈開される。以下、図２５Ａ～図２５Ｄを参照して、４Ｈ－ＳｉＣ結晶構造体１の劈開工程について具体的に説明する。
図２５Ａ～図２５Ｄは、図２３に示す４Ｈ－ＳｉＣ結晶構造体１を示す斜視図であって、図２４Ｌの劈開工程の一例を説明するための斜視図である。
図２５Ａを参照して、この工程では、まず、最近接原子方向の交差方向に沿って、４Ｈ－ＳｉＣ結晶構造体１が劈開される。つまり、４Ｈ－ＳｉＣ結晶構造体１は、第１劈開ライン６１（［１－１００］方向）に沿って劈開される。４Ｈ－ＳｉＣ結晶構造体１は、より具体的には、複数の第１劈開ライン６１から選択される任意の第１劈開ライン６１に沿って順に劈開される。
４Ｈ－ＳｉＣ結晶構造体１は、第１劈開ライン６１に応力を加えることによって劈開されてもよい。この工程では、加熱冷却によって第１劈開ライン６１に熱的応力を加える工程が実施される。
第１劈開ライン６１の加熱工程は、レーザ照射法によって行われてもよい。レーザ照射法は、赤外線レーザ（たとえばＣＯ２レーザ）によって行われてもよい。第１劈開ライン６１の加熱工程により、第１劈開ライン６１を起点とする圧縮応力が熱誘起される。レーザエネルギ、レーザパルスデューティ比、レーザ照射速度は、それぞれ、第１劈開ライン６１に加えるべき応力の大きさに応じて任意の値に設定される。
第１劈開ライン６１の冷却工程は、冷却流体を第１劈開ライン６１に供給する工程を含んでいてもよい。冷却流体は、水もしくは空気、または、水および空気の混合物（エアロゾル）を含んでいてもよい。第１劈開ライン６１の冷却工程により、第１劈開ライン６１を起点とする引張応力が熱誘起される。
冷却流体の供給工程は、クーラントジェット法または冷却ガス供給法による冷却流体の射出（噴射）工程を含んでいてもよい。第１劈開ライン６１の冷却工程は、第１劈開ライン６１の加熱工程の後に行われてもよい。第１劈開ライン６１の冷却工程は、第１劈開ライン６１の加熱工程と同時に行われてもよい。
第１劈開ライン６１の加熱工程において生じる圧縮応力、および、第１劈開ライン６１の冷却工程において生じる引張応力によって、４Ｈ－ＳｉＣ結晶構造体１は、第１劈開ライン６１（［１－１００］方向）に沿って劈開される。
これにより、図２５Ｂに示すように、４Ｈ－ＳｉＣ結晶構造体１が、［１－１００］方向に沿って延びる複数の短冊状部分に分割される。複数の短冊状部分は、［１－１００］方向に沿って一列に配列された複数のデバイス領域５３をそれぞれ含む。
次に、図２５Ｃを参照して、最近接原子方向に沿って、４Ｈ－ＳｉＣ結晶構造体１が劈開される。つまり、４Ｈ－ＳｉＣ結晶構造体１は、第２劈開ライン６２（［１１－２０］方向）に沿って劈開される。４Ｈ－ＳｉＣ結晶構造体１は、より具体的には、複数の第２劈開ライン６２から選択される任意の第２劈開ライン６２に沿って順に劈開される。
４Ｈ－ＳｉＣ結晶構造体１は、第２劈開ライン６２に応力を加えることによって劈開されてもよい。この工程では、加熱冷却によって第２劈開ライン６２に熱的応力を加える工程が実施される。
第２劈開ライン６２の加熱工程は、レーザ照射法によって行われてもよい。レーザ照射法は、赤外線レーザ（たとえばＣＯ２レーザ）によって行われてもよい。第２劈開ライン６２の加熱工程により、第２劈開ライン６２を起点とする圧縮応力が熱誘起される。レーザエネルギ、レーザパルスデューティ比、レーザ照射速度は、それぞれ、第２劈開ライン６２に加えるべき応力の大きさに応じて任意の値に設定される。
第２劈開ライン６２の冷却工程は、冷却流体を第２劈開ライン６２に供給する工程を含んでいてもよい。冷却流体は、水もしくは空気、または、水および空気の混合物（エアロゾル）を含んでいてもよい。第２劈開ライン６２の冷却工程により、第２劈開ライン６２を起点とする引張応力が熱誘起される。
冷却流体の供給は、クーラントジェット法または冷却ガス供給法による冷却流体の射出（噴射）によって行われてもよい。第２劈開ライン６２の冷却工程は、第２劈開ライン６２の加熱工程の後に行われてもよい。第２劈開ライン６２の冷却工程は、第２劈開ライン６２の加熱工程と同時に行われてもよい。
第２劈開ライン６２の加熱工程において生じる圧縮応力、および、第２劈開ライン６２の冷却工程において生じる引張応力によって、４Ｈ－ＳｉＣ結晶構造体１は、第２劈開ライン６２（［１１－２０］方向）に沿って劈開される。
これにより、図２５Ｄに示すように、［１－１００］方向に沿って延びる複数の短冊状部分から複数のＳｉＣ半導体装置２１が切り出される。以上を含む工程を経て、ＳｉＣ半導体装置２１が製造される。
図２６は、参考例に係るＳｉＣ半導体装置７１の製造方法を経て個片化されたＳｉＣ半導体装置７１の平面形状を説明するための平面図である。図２７は、図２５Ａ～図２５Ｄの製造方法を経て個片化された図１７に示すＳｉＣ半導体装置２１の平面形状を説明するための平面図である。
参考例に係るＳｉＣ半導体装置７１の製造方法では、第２劈開ライン６２（［１１－２０］方向）に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開（熱割断）された後、第１劈開ライン６１（［１－１００］方向）に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開（熱割断）される。つまり、参考例に係るＳｉＣ半導体装置７１の製造方法では、最近接原子方向の劈開工程の後、最近接原子方向の交差方向の劈開工程が実施される。
図２６を参照して、参考例に係るＳｉＣ半導体装置７１において、［１１－２０］方向に沿う側面２５Ａ，２５Ｃは、比較的平坦に形成される。［１１－２０］方向の劈開工程では、最近接原子方向に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開されると同時に、４Ｈ－ＳｉＣ結晶構造体１に生じる応力（熱的応力）が連続的に継続する。そのため、劈開部における隆起の発生が抑制される。
一方、［１－１００］方向に沿う側面２５Ｂ，２５Ｄには、［１１－２０］方向に沿って比較的大きく隆起する蛇行７２が形成される。側面２５Ａ～２５Ｄのうち、とりわけ［１－１００］方向に沿う側面２５Ｂ，２５Ｄの面内ばらつきは、２０μｍを超える。
［１－１００］方向の劈開工程では、最近接原子方向の交差方向に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開される。しかも、［１１－２０］方向に沿って４Ｈ－ＳｉＣ結晶構造体１が既に劈開されているため、４Ｈ－ＳｉＣ結晶構造体１に加えられる応力（熱的応力）を連続的に継続させることはできない。
その結果、側面２５Ａ，２５ＣからＳｉ原子配列を保持する力（［１１－２０］方向に沿う力）が働き、側面２５Ｂ，２５Ｄに比較的大きく隆起する蛇行７２が形成された。このような蛇行７２は、とりわけ、１度目の劈開工程によって形成された側面２５Ａ，２５Ｃおよび２度目の劈開工程によって形成された側面２５Ｂ，２５Ｄの接続部７３を起点に発生する傾向がある。参考例に係るＳｉＣ半導体装置７１では、この蛇行７２によって、側面２５Ｂ，２５Ｄの面内ばらつきが悪化している。
面内ばらつきは、側面２５Ａ～２５Ｄから選択された１つの側面２５Ａ～２５Ｄに設定される基準仮想線７４および測定仮想線７５の間の距離の最大値によって定義される。基準仮想線７４は、平面視においてＳｉＣ半導体層２２の２つの角部を結ぶ直線であり、選択された１つの側面２５Ａ～２５Ｄに設定される。測定仮想線７５は、平面視において基準仮想線７４に対して平行に延びる直線であり、選択された１つの側面２５Ａ～２５Ｄに存する隆起（蛇行７２）の頂部または基部に接するように設定される。
たとえば、基準仮想線７４および隆起（蛇行７２）の頂部に接する測定仮想線７５の間の距離、ならびに、基準仮想線７４および隆起（蛇行７２）の基部に接する測定仮想線７５の間の距離が測定される。測定された基準仮想線７４および測定仮想線７５の間の距離の最大値によって、選択された１つの側面２５Ａ～２５Ｄの面内ばらつきが定義される。
［１１－２０］方向および［１－１００］方向に隣り合う複数のデバイス領域５３の間の距離は、蛇行７２（面内ばらつき）を考慮して設定される。したがって、比較的大きい蛇行７２（面内ばらつき）が形成される場合には、隣接するＳｉＣ半導体装置７１の接触を抑制するため、複数のデバイス領域５３の間の距離を拡げる必要がある。そのため、１枚の４Ｈ－ＳｉＣ結晶構造体１から取得可能なＳｉＣ半導体装置７１の取れ数が、蛇行７２（面内ばらつき）によって制限される。
これに対して、図２７を参照して、ＳｉＣ半導体装置２１の製造方法では、第１劈開ライン６１（［１－１００］方向）に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開（熱割断）された後、第２劈開ライン６２（［１１－２０］方向）に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開（熱割断）される。つまり、ＳｉＣ半導体装置２１の製造方法では、最近接原子方向の交差方向の劈開工程の後、最近接原子方向の劈開工程が実施される。
［１－１００］方向の劈開工程では、最近接原子方向の交差方向に４Ｈ－ＳｉＣ結晶構造体１が劈開されるが、４Ｈ－ＳｉＣ結晶構造体１に加えられる応力（熱的応力）は連続的に継続するため、劈開部における隆起の発生は抑制される。
一方、［１１－２０］方向の劈開工程では、既に［１－１００］方向に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開されているため、４Ｈ－ＳｉＣ結晶構造体１に加えられる応力（熱的応力）は不連続になる。しかし、この工程では、最近接原子方向（［１１－２０］方向）に沿って４Ｈ－ＳｉＣ結晶構造体１に応力（熱的応力）が加えられ、最近接原子方向（［１１－２０］方向）に沿って４Ｈ－ＳｉＣ結晶構造体１が劈開される。これにより、劈開部における隆起の発生は抑制される。
特に、この工程順によれば、側面２５Ａ，２５Ｃおよび側面２５Ｂ，２５Ｄを接続する接続部７３を起点とする蛇行７２の発生が抑制される。その結果、側面２５Ａ～２５Ｄにおいて、２０μｍ以下、より具体的には、１０μｍ以下の面内ばらつきを達成できる。また、この工程順によれ、［１－１００］方向に沿う側面２５Ｂ，２５Ｄにおいて、２０μｍ以下、より具体的には、１０μｍ以下である面内ばらつきを達成できる。よって、側面２５Ａ～２５Ｄの全ての平坦性を高めることができる。
また、蛇行７２を抑制できるから、［１１－２０］方向および［１－１００］方向に隣り合う複数のデバイス領域５３の間の距離を狭めることができる。これにより、１枚の４Ｈ－ＳｉＣ結晶構造体１から取得可能なＳｉＣ半導体装置２１の取れ数を増加させることができる。
図２６および図２７を参照して、４Ｈ－ＳｉＣ結晶構造体１に加えられる応力（熱的応力）が連続する場合は、結晶方向に依らずに劈開の直進性が安定することが理解される。一方、４Ｈ－ＳｉＣ結晶構造体１に生じる応力（熱的応力）が不連続な場合、最近接原子方向の交差方向における劈開の直進性が不安定となることが理解される。
このような現象は、半導体デバイスに用いられる種々の半導体材料の中でも、比較的高い熱伝導率を有する半導体材料に顕著に観られる。とりわけ、ＳｉＣは、シリコン単結晶（Ｓｉ）の熱伝導率、サファイア（Ａｌ２Ｏ３）の熱伝導率、窒化ガリウム（ＧａＮ）の熱伝導率等に対して比較的高い熱伝導率を有している。
ＳｉＣの熱伝導率は、４．５Ｗ／ｃｍＫ以上５．５Ｗ／ｃｍＫ以下（より具体的には４．９Ｗ／ｃｍＫ程度）である。Ｓｉの熱伝導率は、１．５Ｗ／ｃｍＫ程度である。サファイア（Ａｌ２Ｏ３）の熱伝導率は、０．４Ｗ／ｃｍＫ程度である。窒化ガリウム（ＧａＮ）の熱伝導率は、２．０Ｗ／ｃｍＫ程度である。
つまり、ＳｉＣは、シリコン単結晶（Ｓｉ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）等と比較して、熱放散に起因する応力（熱的応力）が不連続になりやすい性質を有している。そのため、ＳｉＣでは、応力（熱的応力）が不連続な場合における最近接原子方向の交差方向の劈開工程において、面内ばらつきのリスクが高まる。したがって、最近接原子方向の交差方向の劈開工程の後に、最近接原子方向の劈開工程を実施するという順序は、比較的高い熱伝導率を有しているＳｉＣに対して特に有効である。
図２６および図２７の対比から、ＳｉＣ半導体層２２が、平面視において、長方形の短辺を形成する側面２５Ａ，２５Ｃ、および、長方形の長辺を形成する側面２５Ｂ，２５Ｄを有する場合について考える。この場合、側面２５Ｂ，２５Ｄは、側面２５Ａ，２５Ｃの面積を超える面積を有している。
したがって、比較的大きい面積を有する側面が存する場合には、２回目の切断工程おいて応力（熱的応力）が継続して伝達されるように、結晶方向に対する複数のデバイス領域５３の向きを予め定めることが好ましい。つまり、長方形の短辺を形成する側面２５Ａおよび側面２５Ｃが［１－１００］方向に沿って形成され、長方形の長辺を形成する側面２５Ｂおよび側面２５Ｄが［１１－２０］方向に沿って形成されることが好ましい。
この場合、まず、４Ｈ－ＳｉＣ結晶構造体１が［１－１００］方向に沿って切断されて、長方形の短辺を形成する側面２５Ａおよび側面２５Ｃが形成される。その後、４Ｈ－ＳｉＣ結晶構造体１が［１１－２０］方向に沿って切断されて、長方形の長辺を形成する側面２５Ｂおよび側面２５Ｄが形成される。
この工程順によれば、２度目の切断工程において応力（熱的応力）の連続性を高めることができるから、比較的大きい面積を有する側面２５Ｂおよび側面２５Ｄにおいて平坦性を高めることができる。よって、長方形状のデバイス領域５３を切断する場合には、デバイス領域５３の短辺を［１－１００］方向に設定し、デバイス領域５３の長辺を［１１－２０］方向に設定することが好ましい。
以上、本実施形態によれば、六方晶からなる４Ｈ－ＳｉＣ結晶構造体１を異なる２方向から適切に切断できる結晶切断方法を提供できる。また、本実施形態によれば、前記結晶切断方法を用いたＳｉＣ半導体装置の製造方法を提供できる。また、そのようなＳｉＣ半導体装置の製造方法によって、ＳｉＣ半導体装置２１を製造し、提供できる。
図２８は、図１９に対応する領域の断面図であって、本発明の第１２実施形態に係るＳｉＣ半導体装置９１の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図２８を参照して、ＳｉＣ半導体装置９１は、前述の図２４Ａ～図２４Ｌの工程に、前述の図１０Ａ～図１０Ｄで説明した技術的思想が組み込まれた製造方法によって製造されている。ＳｉＣ半導体装置９１は、より具体的には、改質層４２を有さない。ＳｉＣ半導体装置９１では、ＳｉＣ半導体層２２の角部に傾斜部４１だけが形成されている。
以上、ＳｉＣ半導体装置９１を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図２９は、図１９に対応する領域の断面図であって、本発明の第１３実施形態に係るＳｉＣ半導体装置９２の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図２９を参照して、ＳｉＣ半導体装置９２は、前述の図２４Ａ～図２４Ｌの工程に、前述の図１１Ａ～図１１Ｄで説明した技術的思想が組み込まれた製造方法によって製造されている。図２４Ａ～図２４Ｌの工程において、図２４Ｋの工程は必ずしも実施される必要はない。
ＳｉＣ半導体装置９２は、より具体的には、ＳｉＣ半導体基板３１に至る傾斜部４１および改質層４２を含む。傾斜部４１は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域を横切ってＳｉＣ半導体基板３１に至っている。傾斜部４１からは、ＳｉＣ半導体基板３１、ＳｉＣエピタキシャル層３２および絶縁層３５が露出している。傾斜部４１の下側端部４１ｂは、ＳｉＣ半導体基板３１内に位置している。傾斜部４１の下側端部４１ｂは、第２主面２４に向かう湾曲状に形成されていてもよい。
改質層４２は、ＳｉＣ半導体層２２の傾斜部４１に沿って膜状に形成されている。改質層４２は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域を横切ってＳｉＣ半導体基板３１に至っている。改質層４２は、ＳｉＣ半導体基板３１、ＳｉＣエピタキシャル層３２および絶縁層３５に接している。
改質層４２の下側被覆部４２ｂは、ＳｉＣ半導体基板３１を被覆している。改質層４２の下側被覆部４２ｂは、側面２５Ａ～２５Ｄに接続された接続部４２ｃを含む。改質層４２の接続部４２ｃは、改質層４２において劈開された部分であってもよい。改質層４２の接続部４２ｃは、側面２５Ａ～２５Ｄに対して面一に形成されていてもよい。
以上、ＳｉＣ半導体装置９２を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３０は、図１９に対応する領域の断面図であって、本発明の第１４実施形態に係るＳｉＣ半導体装置９３の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図３０を参照して、ＳｉＣ半導体装置９３は、前述の図２４Ａ～図２４Ｌの工程に、前述の図１２Ａ～図１２Ｄで説明した技術的思想が組み込まれた製造方法によって製造されている。
ＳｉＣ半導体装置９３は、より具体的には、改質層４２を有さない。ＳｉＣ半導体装置９３では、ＳｉＣ半導体層２２の角部に傾斜部４１だけが形成されている。傾斜部４１は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域を横切ってＳｉＣ半導体基板３１に至っている。
傾斜部４１の下側端部４１ｂは、ＳｉＣ半導体基板３１内に位置している。傾斜部４１の下側端部４１ｂは、第２主面２４に向かう湾曲状に形成されていてもよい。傾斜部４１からは、ＳｉＣ半導体基板３１、ＳｉＣエピタキシャル層３２および絶縁層３５が露出している。
以上、ＳｉＣ半導体装置９３を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３１は、図１９に対応する領域の断面図であって、本発明の第１５実施形態に係るＳｉＣ半導体装置９４の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図３１を参照して、ＳｉＣ半導体装置９４は、ＳｉＣ半導体層２２の角部において傾斜部４１を有さない。ＳｉＣ半導体装置９４は、側面２５Ａ～２５ＤにおいてＳｉＣ半導体層２２の厚さ方向途中部に形成された改質層４２を含む。
改質層４２は、より具体的には、側面２５Ａ～２５ＤにおいてＳｉＣエピタキシャル層３２の厚さ方向途中部に形成されている。改質層４２は、第１主面２３から第２主面２４側に間隔を空けてＳｉＣエピタキシャル層３２に形成されている。改質層４２は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の境界領域から第１主面２３側に間隔を空けてＳｉＣエピタキシャル層３２に形成されている。
このような改質層４２は、前述の図２４Ｊおよび図２４Ｉの工程において、レーザ光の集光点を調整することによって形成される。この場合、４Ｈ－ＳｉＣ結晶構造体１の第２主面３側から改質層４２が加熱冷却されて、４Ｈ－ＳｉＣ結晶構造体１が劈開される。図２４Ｋの工程は必ずしも実施される必要はない。
以上、ＳｉＣ半導体装置９４を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３２は、図１９に対応する領域の断面図であって、本発明の第１６実施形態に係るＳｉＣ半導体装置９５の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図３２を参照して、ＳｉＣ半導体装置９５は、ＳｉＣ半導体層２２の角部において傾斜部４１を有さない。ＳｉＣ半導体装置９５は、側面２５Ａ～２５ＤにおいてＳｉＣ半導体層２２の厚さ方向途中部に形成された改質層４２を含む。
改質層４２は、第１主面２３側の上端部、および、第２主面２４側の下端部を有している。改質層４２の上端部は、第１主面２３から第２主面２４側に間隔を空けてＳｉＣエピタキシャル層３２に形成されている。改質層４２の下端部は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の境界領域を横切り、ＳｉＣ半導体基板３１に形成されている。
このような改質層４２は、前述の図２４Ｊおよび図２４Ｉの工程において、レーザ光の集光点を調整することによって形成される。この場合、４Ｈ－ＳｉＣ結晶構造体１の第２主面３側から改質層４２が加熱冷却されて、４Ｈ－ＳｉＣ結晶構造体１が劈開される。図２４Ｋの工程は必ずしも実施される必要はない。
以上、ＳｉＣ半導体装置９５を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３３は、図１９に対応する領域の断面図であって、本発明の第１７実施形態に係るＳｉＣ半導体装置９６の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図３３を参照して、ＳｉＣ半導体装置９６は、前述の図２４Ａ～図２４Ｌの工程に、前述の図１３Ａ～図１３Ｄで説明した技術的思想が組み込まれた製造方法によって製造されている。図２４Ａ～図２４Ｌの工程において、図２４Ｋの工程は必ずしも実施される必要はない。
ＳｉＣ半導体装置９６は、より具体的には、側面２５Ａ～２５ＤにおいてＳｉＣ半導体層２２の第２主面２４側の領域に形成された傾斜部４１および改質層４２を含む。
傾斜部４１は、第２主面２４および側面２５Ａ～２５Ｄを接続する角部に形成されている。ＳｉＣ半導体層２２の角部は、第２主面２４および側面２５Ａ，２５Ｃを接続し、［１１－２０］方向に沿って延びる角部を含む。ＳｉＣ半導体層２２の角部は、第２主面２４および側面２５Ｂ，２５Ｄを接続し、［１－１００］方向に沿って延びる角部を含む。傾斜部４１は、第２主面２４から側面２５Ａ～２５Ｄに向かって下り傾斜している。
傾斜部４１は、ＳｉＣ半導体層２２の角部において第２主面２４から第１主面２３に向かって窪んだ窪みの内壁によって形成されている。傾斜部４１は、ＳｉＣ半導体基板３１に形成されている。傾斜部４１は、より具体的には、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域に対して第２主面２４側の領域に形成されている。
傾斜部４１は、上側端部４１ｄおよび下側端部４１ｅを有している。傾斜部４１の上側端部４１ｄは、ＳｉＣ半導体層２２の第１主面２３側に位置している。傾斜部４１の上側端部４１ｄは、側面２５Ａ～２５Ｄに連なっている。傾斜部４１の上側端部４１ｄは、第１主面２３に向かう湾曲状に形成されていてもよい。傾斜部４１の下側端部４１ｅは、ＳｉＣ半導体層２２の第２主面２４側に位置している。傾斜部４１の下側端部４１ｅは、ＳｉＣ半導体層２２の第２主面２４に接続されている。
傾斜部４１の幅ＷＩは、側面２５Ａ～２５Ｄの面内ばらつき以下であってもよい。傾斜部４１の幅ＷＩは、側面２５Ａ～２５Ｄの面内ばらつき未満であってもよい。傾斜部４１の幅ＷＩは、平面視において傾斜部４１が延びる方向に直交する方向の幅である。
傾斜部４１の幅ＷＩは、０μｍを超えて１０μｍ以下であってもよい。傾斜部４１の幅ＷＩは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、傾斜部４１の幅ＷＩは、０μｍを超えて５μｍ以下であることが好ましい。傾斜部４１の幅ＷＩは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
傾斜部４１の深さＤは、０μｍを超えて３０μｍ以下であってもよい。傾斜部４１の深さＤは、法線方向Ｎに関して、第２主面２４から傾斜部４１の上側端部までの距離である。傾斜部４１の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、傾斜部４１の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層４２は、ＳｉＣ半導体基板３１に形成されている。改質層４２は、より具体的には、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域に対して、ＳｉＣ半導体層２２の第２主面２４側の領域に形成されている。改質層４２は、第２主面２４および側面２５Ａ～２５Ｄを接続する角部に沿って形成されている。改質層４２は、第２主面２４および側面２５Ａ，２５Ｃを接続し、［１１－２０］方向に沿って延びる角部に形成されている。改質層４２は、第２主面２４および側面２５Ｂ，２５Ｄを接続し、［１－１００］方向に沿って延びる角部に形成されている。
改質層４２は、この形態では、第２主面２４に対して平行な方向に沿って、側面２５Ａ～２５Ｄを帯状に延びている。つまり、改質層４２は、［１－１００］方向および［１１－２０］方向に沿って帯状に延びている。改質層４２は、側面２５Ａ～２５Ｄにおいてアクティブ領域３３を取り囲む環状（無端状）に形成されている。
改質層４２は、ＳｉＣ半導体層２２の傾斜部４１に沿って膜状に形成されている。改質層４２において傾斜部４１の底壁を被覆する部分の厚さは、改質層４２において傾斜部４１の側壁を被覆する部分の厚さよりも大きくてもよい。改質層４２は、傾斜部４１の内壁に沿って一様な厚さで形成されてもよい。
改質層４２は、上側被覆部４２ｄおよび下側被覆部４２ｅを含む。改質層４２の上側被覆部４２ｄは、傾斜部４１の上側端部４１ｄを被覆している。改質層４２の下側被覆部４２ｅは、傾斜部４１の下側端部４１ｅを被覆している。
改質層４２の上側被覆部４２ｄは、側面２５Ａ～２５Ｄに接続された接続部４２ｆを含む。改質層４２の接続部４２ｆは、改質層４２において劈開された部分であってもよい。改質層４２の接続部４２ｆは、側面２５Ａ～２５Ｄに対して面一に形成されていてもよい。
改質層４２の幅ＷＭは、側面２５Ａ～２５Ｄの面内ばらつき以下であってもよい。改質層４２の幅ＷＭは、側面２５Ａ～２５Ｄの面内ばらつき未満であってもよい。改質層４２の幅ＷＭは、平面視において改質層４２が延びる方向に直交する方向の幅である。
改質層４２の幅ＷＭは、０μｍを超えて１０μｍ以下であってもよい。改質層４２の幅ＷＭは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、改質層４２の幅ＷＭは、０μｍを超えて５μｍ以下であることが好ましい。改質層４２の幅ＷＭは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
改質層４２の厚さＴは、０μｍを超えて３０μｍ以下であってもよい。改質層４２の厚さＴは、改質層４２において法線方向Ｎに沿う厚さである。改質層４２の厚さＴは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、改質層４２の厚さＴは、０μｍを超えて１５μｍ以下であることが好ましい。
第２電極層３８は、ＳｉＣ半導体層２２の第２主面２４において、改質層４２を露出させている。つまり、第２電極層３８の周縁部は、側面２５Ａ～２５Ｄに対してＳｉＣ半導体層２２の内方領域に形成されている。改質層４２は、傾斜部４１から第２電極層３８に向けて延び、第２電極層３８を被覆する被覆部を有していてもよい。
以上、ＳｉＣ半導体装置９６を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３４は、図１９に対応する領域の断面図であって、本発明の第１８実施形態に係るＳｉＣ半導体装置９７の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図３４を参照して、ＳｉＣ半導体装置９７は、前述の図２４Ａ～図２４Ｌの工程に、前述の図１４Ａ～図１４Ｄで説明した技術的思想が組み込まれた製造方法によって製造されている。
ＳｉＣ半導体装置９７は、より具体的には、改質層４２を有さない。ＳｉＣ半導体装置９７は、側面２５Ａ～２５ＤにおいてＳｉＣ半導体層２２の第２主面２４側の領域に形成された傾斜部４１を含む。
傾斜部４１は、第２主面２４および側面２５Ａ～２５Ｄを接続する角部に形成されている。ＳｉＣ半導体層２２の角部は、第２主面２４および側面２５Ａ，２５Ｃを接続し、［１１－２０］方向に沿って延びる角部を含む。ＳｉＣ半導体層２２の角部は、第２主面２４および側面２５Ｂ，２５Ｄを接続し、［１－１００］方向に沿って延びる角部を含む。
傾斜部４１は、第２主面２４から側面２５Ａ～２５Ｄに向かって下り傾斜している。傾斜部４１は、ＳｉＣ半導体層２２の角部において、第２主面２４から第１主面２３に向かって窪んだ窪みの内壁によって形成されている。
傾斜部４１は、ＳｉＣ半導体基板３１に形成されている。傾斜部４１は、より具体的には、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の間の境界領域に対して第２主面２４側の領域に形成されている。
傾斜部４１は、上側端部４１ｄおよび下側端部４１ｅを有している。傾斜部４１の上側端部４１ｄは、第１主面２３側に位置している。傾斜部４１の下側端部４１ｅは、第２主面２４側に位置している。傾斜部４１の上側端部４１ｄは、側面２５Ａ～２５Ｄに連なっている。傾斜部４１の上側端部４１ｄは、第１主面２３に向かう湾曲状に形成されていてもよい。傾斜部４１の下側端部４１ｅは、第２主面２４に接続されている。
傾斜部４１の幅ＷＩは、側面２５Ａ～２５Ｄの面内ばらつき以下であってもよい。傾斜部４１の幅ＷＩは、側面２５Ａ～２５Ｄの面内ばらつき未満であってもよい。傾斜部４１の幅ＷＩは、平面視において傾斜部４１が延びる方向に直交する方向の幅である。
傾斜部４１の幅ＷＩは、０μｍを超えて１０μｍ以下であってもよい。傾斜部４１の幅ＷＩは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、傾斜部４１の幅ＷＩは、０μｍを超えて５μｍ以下であることが好ましい。傾斜部４１の幅ＷＩは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
傾斜部４１の深さＤは、０μｍを超えて３０μｍ以下であってもよい。傾斜部４１の深さＤは、法線方向Ｎに関して、第１主面２３から傾斜部４１の下側端部までの距離である。傾斜部４１の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層２２の厚さが１５０μｍ以下である場合、傾斜部４１の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
第２電極層３８は、第２主面２４において傾斜部４１を露出させている。つまり、第２電極層３８の周縁部は、側面２５Ａ～２５Ｄに対してＳｉＣ半導体層２２の内方領域に形成されている。
以上、ＳｉＣ半導体装置９７を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３５は、図１９に対応する領域の断面図であって、本発明の第１９実施形態に係るＳｉＣ半導体装置９８の概略構成を示す断面図である。以下では、ＳｉＣ半導体装置２１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図３５を参照して、ＳｉＣ半導体装置９８は、第１主面２３側の角部および第２主面２４側の角部において傾斜部４１を有さない。ＳｉＣ半導体装置９８は、側面２５Ａ～２５ＤにおいてＳｉＣ半導体層２２の厚さ方向途中部に形成された改質層４２を含む。
改質層４２は、より具体的には、ＳｉＣ半導体基板３１の厚さ方向途中部に形成されている。改質層４２は、ＳｉＣ半導体基板３１およびＳｉＣエピタキシャル層３２の境界領域に対して第２主面２４側に間隔を空けて形成されている。また、改質層４２は、第２主面２４に対してＳｉＣエピタキシャル層３２側に間隔を空けて形成されている。
このような改質層４２は、第２主面２４に対してレーザ光を照射する際に、レーザ光の集光点を調整することによって形成される。この場合、４Ｈ－ＳｉＣ結晶構造体１の第２主面３側から改質層４２が加熱冷却されて、４Ｈ－ＳｉＣ結晶構造体１が劈開される。図２４Ｋの工程は必ずしも実施される必要はない。
以上、ＳｉＣ半導体装置９８を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
図３６は、本発明の第２０実施形態に係るＳｉＣ半導体装置１０１を示す上面図である。図３７は、図３６に示すＳｉＣ半導体装置１０１を示す上面図であって、樹脂層１１６を取り除いた上面図である。ＳｉＣ半導体装置１０１は、前述の４Ｈ－ＳｉＣ結晶構造体１を用いて製造されたデバイスである。ＳｉＣ半導体装置１０１は、前述のＳｉＣ半導体装置２１の具体的な構造を表す一形態例でもある。
図３６および図３７を参照して、ＳｉＣ半導体装置１０１は、ＳｉＣ半導体層１０２を含む。ＳｉＣ半導体層１０２の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体層１０２の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣ半導体層１０２は、一方側の第１主面１０３、他方側の第２主面１０４、ならびに、第１主面１０３および第２主面１０４を接続する側面１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄを有している。側面１０５Ａ～１０５Ｄは、この形態では、いずれも切断面からなる。側面１０５Ａ～１０５Ｄは、より具体的には、劈開面からなる。
第１主面１０３および第２主面１０４は、それらの法線方向Ｎから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では長方形状）に形成されている。側面１０５Ａは、側面１０５Ｃに対向している。側面１０５Ｂは、側面１０５Ｄに対向している。
ＳｉＣ半導体層１０２は、４Ｈ－ＳｉＣ単結晶を含む。第１主面１０３および第２主面１０４は、４Ｈ－ＳｉＣ単結晶のｃ面に面している。第１主面１０３は、（０００１）面に面しており、第２主面１０４は、（０００－１）面に面している。
第１主面１０３および第２主面１０４は、（０００１）面に対して［１１－２０］方向に１０°以下の角度で傾斜したオフ角θを有している。オフ角θは、０°以上２°以下、２°以上４°以下、４°以上６°以下、６°以上８°以下、または、８°以上１０°以下であってもよい。オフ角θは、０°以上４°以下であることが好ましい。
オフ角θが０°であるとは、法線方向Ｎおよびｃ軸が一致している状態である。オフ角θは、０°を超えて４°未満であってもよい。オフ角θは、典型的には、２°または４°、より具体的には、２°±１０％の範囲または４°±１０％の範囲に設定される。
側面１０５Ａ～１０５Ｄは、法線方向Ｎに沿って平面的にそれぞれ延びている。側面１０５Ａ～１０５Ｄの長さは、それぞれ、１ｍｍ以上１０ｍｍ以下であってもよい。側面１０５Ａ～１０５Ｄの長さは、１ｍｍ以上２．５ｍｍ以下、２．５ｍｍ以上５ｍｍ以下、５ｍｍ以上７．５ｍｍ以下、または、７．５ｍｍ以上１０ｍｍ以下であってもよい。側面１０５Ａ～１０５Ｄの長さは、２ｍｍ以上５ｍｍ以下であることが好ましい。
側面１０５Ａ～１０５Ｄは、最近接原子方向および最近接原子方向の交差方向に沿って延びている。最近接原子方向の交差方向は、より具体的には、最近接原子方向に直交する直交方向である。側面１０５Ａ～１０５Ｄは、この形態では、［１１－２０］方向および［１－１００］方向に沿って延びている。
長方形の短辺を形成する側面１０５Ａおよび側面１０５Ｃは、最近接原子方向の交差方向（つまり、［１－１００］方向）に沿って形成されている。長方形の長辺を形成する側面１０５Ｂおよび側面１０５Ｄは、最近接原子方向（つまり、［１１－２０］方向）に沿って形成されている。側面１０５Ａおよび側面１０５Ｃが［１１－２０］方向に沿って形成され、側面１０５Ｂおよび側面１０５Ｄが［１－１００］方向に沿って形成されていてもよい。
側面１０５Ａ～１０５Ｄの面内ばらつきは、２０μｍ以下である。［１－１００］方向に沿って延びる側面１０５Ａ，１０５Ｃの［１１－２０］方向に沿う面内ばらつきは、２０μｍ以下である。側面１０５Ａ，１０５Ｃの面内ばらつきは、より具体的には、１０μｍ以下である。
［１１－２０］方向に沿って延びる側面１０５Ｂ，１０５Ｄの［１－１００］方向に沿う面内ばらつきは、２０μｍ以下である。側面１０５Ｂ，１０５Ｄの面内ばらつきは、より具体的には、１０μｍ以下である。
面内ばらつきは、側面１０５Ａ～１０５Ｄから選択された１つの側面１０５Ａ～１０５Ｄに設定される基準仮想線および測定仮想線の間の距離の最大値によって定義される。基準仮想線は、平面視においてＳｉＣ半導体層１０２の２つの角部を結ぶ直線であり、選択された１つの側面１０５Ａ～１０５Ｄに設定される。測定仮想線は、平面視において基準仮想線に対して平行に延びる直線であり、選択された１つの側面１０５Ａ～１０５Ｄに存する隆起（蛇行）の頂部または基部に接するように設定される。
たとえば、基準仮想線および隆起（蛇行）の頂部に接する測定仮想線の間の距離、ならびに、基準仮想線および隆起（蛇行）の基部に接する測定仮想線の間の距離が測定される。測定された基準仮想線および測定仮想線の間の距離の最大値によって、選択された１つ側面１０５Ａ～１０５Ｄの面内ばらつきが定義される。
ＳｉＣ半導体層１０２は、アクティブ領域１０６および外側領域１０７を含む。アクティブ領域１０６は、電界効果トランジスタの一例としての縦型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成された領域である。外側領域１０７は、アクティブ領域１０６の外側の領域である。
アクティブ領域１０６は、平面視において側面１０５Ａ～１０５Ｄから内方領域に間隔を空けてＳｉＣ半導体層１０２の中央部に設定されていてもよい。アクティブ領域１０６は、平面視において側面１０５Ａ～１０５Ｄに平行な４辺を有する四角形状（この形態では長方形状）に設定されていてもよい。
外側領域１０７は、側面１０５Ａ～１０５Ｄおよびアクティブ領域１０６の間の領域に設定されている。外側領域１０７は、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に設定されていてもよい。
ＳｉＣ半導体装置１０１は、第１主面１０３の上に形成されたゲート端子電極層１０８およびソース端子電極層１０９を含む。ゲート端子電極層１０８は、この形態では、ゲートパッド１１０およびゲートフィンガー１１１を含む。ゲートパッド１１０およびゲートフィンガー１１１は、アクティブ領域１０６に配置されている。
ゲートパッド１１０は、平面視において側面１０５Ａに沿う領域に形成されている。ゲートパッド１１０は、平面視において側面１０５Ａの中央部に沿う領域に形成されている。ゲートパッド１１０は、平面視において側面１０５Ａ～１０５Ｄのうちの任意の２つを接続する角部に沿う領域に形成されていてもよい。ゲートパッド１１０は、平面視において四角形状に形成されている。
ゲートフィンガー１１１は、外側ゲートフィンガー１１１Ａおよび内側ゲートフィンガー１１１Ｂを含む。外側ゲートフィンガー１１１Ａは、ゲートパッド１１０から引き出され、アクティブ領域１０６の周縁に沿って帯状に延びている。外側ゲートフィンガー１１１Ａは、この形態では、３つの側面１０５Ａ，１０５Ｂ，１０５Ｄに沿って形成され、アクティブ領域１０６の内方領域を３方向から区画している。
外側ゲートフィンガー１１１Ａは、一対の開放端部１１２Ａ，１１２Ｂを有している。外側ゲートフィンガー１１１Ａの一対の開放端部１１２Ａ，１１２Ｂは、アクティブ領域１０６の内方領域を挟んでゲートパッド１１０と対向する領域に形成されている。外側ゲートフィンガー１１１Ａの一対の開放端部１１２Ａ，１１２Ｂは、この形態では、側面１０５Ｃに沿う領域に形成されている。
内側ゲートフィンガー１１１Ｂは、ゲートパッド１１０からアクティブ領域１０６の内方領域に引き出されている。内側ゲートフィンガー１１１Ｂは、アクティブ領域１０６の内方領域を帯状に延びている。内側ゲートフィンガー１１１Ｂは、側面１０５Ａ側から側面１０５Ｃ側に向けて延びている。
ソース端子電極層１０９は、この形態では、ソースパッド１１３、ソース引き回し配線１１４およびソース接続部１１５を含む。ソースパッド１１３は、ゲートパッド１１０およびゲートフィンガー１１１から間隔を空けてアクティブ領域１０６に形成されている。ソースパッド１１３は、ゲートパッド１１０およびゲートフィンガー１１１によって区画されたＣ字形状（図３６および図３７では逆Ｃ字形状）の領域を被覆している。ソースパッド１１３は、平面視においてＣ字形状（図３６および図３７では逆Ｃ字形状）に形成されている。
ソース引き回し配線１１４は、外側領域１０７に形成されている。ソース引き回し配線１１４は、アクティブ領域１０６に沿って帯状に延びている。ソース引き回し配線１１４は、この形態では、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に形成されている。ソース引き回し配線１１４は、外側領域１０７においてＳｉＣ半導体層１０２に電気的に接続されている。
ソース接続部１１５は、ソースパッド１１３およびソース引き回し配線１１４を接続している。ソース接続部１１５は、外側ゲートフィンガー１１１Ａの一対の開放端部１１２Ａ，１１２Ｂの間の領域に形成されている。ソース接続部１１５は、ソースパッド１１３からアクティブ領域１０６および外側領域１０７の間の境界領域を横切り、ソース引き回し配線１１４に接続されている。
アクティブ領域１０６に形成されたＭＩＳＦＥＴは、その構造上、ｎｐｎ型の寄生バイポーラトランジスタを含む。外側領域１０７で生じたアバランシェ電流がアクティブ領域１０６に流れ込むと、寄生バイポーラトランジスタがオン状態となる。この場合、たとえばラッチアップにより、ＭＩＳＦＥＴの制御が不安定になる可能性がある。
そこで、ＳｉＣ半導体装置１０１では、ソース端子電極層１０９の構造を利用して、アクティブ領域１０６外の領域で生じたアバランシェ電流を吸収するアバランシェ電流吸収構造を形成している。
より具体的には、ソース引き回し配線１１４により、外側領域１０７で生じたアバランシェ電流が吸収される。アバランシェ電流は、ソース接続部１１５を介してソースパッド１１３に至る。ソースパッド１１３に外部接続用の導線（たとえばボンディングワイヤ）が接続されている場合には、アバランシェ電流は、この導線によって取り出される。
これにより、外側領域１０７で生じた不所望な電流によって寄生バイポーラトランジスタがオン状態になるのを抑制できる。よって、ラッチアップを抑制できるから、ＭＩＳＦＥＴの安定性を高めることができる。
ゲートパッド１１０およびゲートフィンガー１１１には、ゲート電圧が印加される。ゲート電圧は、１０Ｖ以上５０Ｖ以下（たとえば３０Ｖ程度）であってもよい。ソースパッド１１３には、ソース電圧が印加される。ソース電圧は、基準電圧（たとえばＧＮＤ電圧）であってもよい。
ＳｉＣ半導体装置１０１は、第１主面１０３の上（より具体的には後述する層間絶縁層１９１の上）に形成された樹脂層１１６を含む。図３６では、明瞭化のため、樹脂層１１６がハッチングによって示されている。樹脂層１１６は、ゲートパッド１１０、ゲートフィンガー１１１およびソースパッド１１３を被覆している。
樹脂層１１６は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含んでいてもよい。樹脂層１１６は、この形態では、ポジティブタイプの感光性樹脂の一例としてのポリベンゾオキサゾールを含む。樹脂層１１６は、ネガティブタイプの感光性樹脂の一例としてのポリイミドを含んでいてもよい。
樹脂層１１６は、ゲートパッド開口１１７およびソースパッド開口１１８を含む。ゲートパッド開口１１７は、ゲートパッド１１０を露出させている。ソースパッド開口１１８は、ソースパッド１１３を露出させている。
樹脂層１１６の周縁部１１９は、側面１０５Ａ～１０５Ｄから内方領域に間隔を空けて形成されている。これにより、樹脂層１１６は、ＳｉＣ半導体層１０２の周縁部（より具体的には後述する層間絶縁層１９１）を露出させている。
樹脂層１１６の周縁部１１９は、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置１０１を切り出す際にダイシングストリートを形成していた部分である。樹脂層１１６からＳｉＣ半導体層１０２の周縁部を露出させることにより、樹脂層１１６を物理的に切断する必要がなくなる。したがって、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置１０１を円滑に切り出すことができる。
図３８は、図３７に示す領域XXXVIIIの拡大図であって、ＳｉＣ半導体層１０２の第１主面１０３の構造を説明するための図である。図３９は、図３８に示すXXXIX-XXXIX線に沿う断面図である。図４０は、図３８に示すXL-XL線に沿う断面図である。図４１は、図３９に示す領域XLIの拡大図である。図４２は、図３７に示すXLII-XLII線に沿う断面図である。図４３は、図４２に示す領域XLIIIの拡大図である。図４４は、図４２に示す領域XLIVの拡大図である。
図３８～図４４を参照して、ＳｉＣ半導体層１０２は、この形態では、ｎ＋型のＳｉＣ半導体基板１２１およびｎ型のＳｉＣエピタキシャル層１２２を含む積層構造を有している。
ＳｉＣ半導体基板１２１によって、ＳｉＣ半導体層１０２の第２主面１０４が形成されている。ＳｉＣエピタキシャル層１２２によって、ＳｉＣ半導体層１０２の第１主面１０３が形成されている。ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２によって、ＳｉＣ半導体層１０２の側面１０５Ａ～１０５Ｄが形成されている。第２主面１０４は、研削加工痕を有する研削面であってもよい。
ＳｉＣエピタキシャル層１２２の厚さは、ＳｉＣ半導体基板１２１の厚さ未満である。ＳｉＣ半導体基板１２１の厚さは、１μｍ以上１０００μｍ未満であってもよい。ＳｉＣ半導体基板１２１の厚さは、１μｍ以上５０μｍ以下、５０μｍ以上１５０μｍ以下、１５０μｍ以上２５０μｍ以下、２５０μｍ以上４００μｍ以下、４００μｍ以上６００μｍ以下、６００μｍ以上８００μｍ以下、または、８００μｍ以上１０００μｍ以下であってもよい。
ＳｉＣ半導体基板１２１の厚さは、１５０μｍ以下であることが好ましい。ＳｉＣ半導体基板１２１の厚さを小さくすることにより、電流経路の短縮によって抵抗値の低減を図ることができる。
ＳｉＣエピタキシャル層１２２の厚さは、１μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１２２の厚さは、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、４０μｍ以上５０μｍ以下、５０μｍ以上７５μｍ以下、または、７５μｍ以上１００μｍ以下であってもよい。ＳｉＣエピタキシャル層１２２の厚さは、５μｍ以上２０μｍ以下であることが好ましい。
ＳｉＣエピタキシャル層１２２のｎ型不純物濃度は、ＳｉＣ半導体基板１２１のｎ型不純物濃度以下である。ＳｉＣ半導体基板１２１のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ＳｉＣエピタキシャル層１２２のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。
ＳｉＣエピタキシャル層１２２は、この形態では、法線方向Ｎに沿って異なるｎ型不純物濃度を有する複数の領域を有している。ＳｉＣエピタキシャル層１２２は、より具体的には、ｎ型不純物濃度が比較的高い高濃度領域１２２ａおよび高濃度領域１２２ａよりもｎ型不純物濃度が低い低濃度領域１２２ｂを含む。
高濃度領域１２２ａは、第１主面１０３側の領域に形成されている。低濃度領域１２２ｂは、高濃度領域１２２ａに対して第２主面１０４側の領域に形成されている。高濃度領域１２２ａのｎ型不純物濃度は、１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下であってもよい。低濃度領域１２２ｂのｎ型不純物濃度は、１×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下であってもよい。
高濃度領域１２２ａの厚さは、低濃度領域１２２ｂの厚さ以下である。高濃度領域１２２ａの厚さは、より具体的には、低濃度領域１２２ｂの厚さ未満である。つまり、高濃度領域１２２ａの厚さは、ＳｉＣエピタキシャル層１２２の総厚さの半分未満である。
ＳｉＣエピタキシャル層１２２は、たとえば、４Ｈ－ＳｉＣ結晶構造体１を用意する工程において（図２３および図２４Ａ参照）において、ＳｉＣ半導体ウエハ５１からＳｉＣをエピタキシャル成長させるとき、ＳｉＣの成長方向に沿ってｎ型不純物の導入量（添加量）を変更することによって形成される。
ＳｉＣ半導体装置１０１は、ＳｉＣ半導体層１０２の第２主面１０４に接続されたドレインパッド１２３を含む。つまり、ＳｉＣ半導体基板１２１は、ＭＩＳＦＥＴのドレイン領域１２４として形成されている。ＳｉＣエピタキシャル層１２２は、ＭＩＳＦＥＴのドリフト領域１２５として形成されている。オフ時においてソースパッド１１３およびドレインパッド１２３の間に印加可能な最大電圧は、１０００Ｖ以上１００００Ｖ以下であってもよい。
ドレインパッド１２３は、Ａｌ層、Ｔｉ層、Ｎｉ層、Ａｕ層およびＡｇ層のうちの少なくとも１つを含んでいてもよい。ドレインパッド１２３は、Ａｌ層、Ｔｉ層、Ｎｉ層、Ａｕ層およびＡｇ層のうちの少なくとも２つを任意の態様で積層させた積層構造を有していてもよい。ドレインパッド１２３は、Ａｌ層、Ｔｉ層、Ｎｉ層、Ａｕ層またはＡｇ層からなる単層構造を有していてもよい。ドレインパッド１２３は、第２主面１０４からこの順に積層されたＴｉ層、Ｎｉ層、Ａｕ層およびＡｇ層を含む４層構造を有していてもよい。
ＳｉＣ半導体装置１０１は、アクティブ領域１０６においてＳｉＣ半導体層１０２の第１主面１０３の表層部に形成されたｐ型のボディ領域１２６を含む。ボディ領域１２６のｐ型不純物濃度は、１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下であってもよい。ボディ領域１２６は、アクティブ領域１０６を画定している。
ＳｉＣ半導体装置１０１は、アクティブ領域１０６において第１主面１０３の表層部には、複数のゲートトレンチ１３１を含む。複数のゲートトレンチ１３１は、任意の第１方向Ｘに間隔を空けて形成されている。複数のゲートトレンチ１３１は、第１方向Ｘに交差する第２方向Ｙに沿って延びる帯状に形成されている。第２方向Ｙは、第１方向Ｘに直交する方向である。これにより、複数のゲートトレンチ１３１は、平面視において全体として第２方向Ｙに沿って延びるストライプ状に形成されている。
第１方向Ｘが［１１－２０］方向に設定され、第２方向Ｙが［１－１００］方向に設定されていることが好ましい。つまり、複数のゲートトレンチ１３１は、［１１－２０］方向に間隔を空けて形成され、［１－１００］方向に沿って延びる帯状に形成されていることが好ましい。
第１方向Ｘが［１－１００］方向に設定され、第２方向Ｙが［１１－２０］方向に設定されていてもよい。つまり、複数のゲートトレンチ１３１は、［１－１００］方向に間隔を空けて形成され、［１１－２０］方向に沿って延びる帯状に形成されていてもよい。
各ゲートトレンチ１３１は、アクティブ領域１０６において一方側（側面１０５Ｂ側）の周縁部から他方側（側面１０５Ｄ側）の周縁部に向けて帯状に延びている。各ゲートトレンチ１３１は、アクティブ領域１０６において一方側の周縁部および他方側の周縁部の間の中間部を横切っている。各ゲートトレンチ１３１の一端部は、アクティブ領域１０６において一方側の周縁部に位置している。各ゲートトレンチ１３１の他端部は、アクティブ領域１０６において他方側の周縁部に位置している。
各ゲートトレンチ１３１は、ミリメートルオーダの長さ（１ｍｍ以上の長さ）を有している。各ゲートトレンチ１３１の長さは、１ｍｍ以上１０ｍｍ以下であってもよい。各ゲートトレンチ１３１の長さは、１ｍｍ以上２ｍｍ以下、２ｍｍ以上４ｍｍ以下、４ｍｍ以上６ｍｍ以下、６ｍｍ以上８ｍｍ以下、または、８ｍｍ以上１０ｍｍ以下であってもよい。各ゲートトレンチ１３１の長さは、２ｍｍ以上５ｍｍ以下であることが好ましい。また、単位面積当たりの１つまたは複数のゲートトレンチ１３１の総延長は、０．５μｍ／μｍ２以上０．７５μｍ／μｍ２以下であることが好ましい。
各ゲートトレンチ１３１は、アクティブトレンチ部１３１ａおよびコンタクトトレンチ部１３１ｂを含む。アクティブトレンチ部１３１ａは、アクティブ領域１０６においてＭＩＳＦＥＴのチャネル領域に沿う部分である。コンタクトトレンチ部１３１ｂは、ゲートトレンチ１３１においてゲートフィンガー１１１とのコンタクトを主たる目的とした部分である。
コンタクトトレンチ部１３１ｂは、アクティブトレンチ部１３１ａからアクティブ領域１０６の周縁部に引き出されている。コンタクトトレンチ部１３１ｂは、ゲートフィンガー１１１の直下の領域に形成されている。コンタクトトレンチ部１３１ｂの引き出し量は、任意である。
各ゲートトレンチ１３１は、ボディ領域１２６を貫通し、ＳｉＣエピタキシャル層１２２に至っている。各ゲートトレンチ１３１の底壁は、ＳｉＣエピタキシャル層１２２内に位置している。
各ゲートトレンチ１３１の底壁は、より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに位置している。ゲートトレンチ１３１の底壁は、第１主面１０３に対して平行に形成されていてもよい。ゲートトレンチ１３１の底壁は、第２主面１０４に向かう湾曲状に形成されていてもよい。
ゲートトレンチ１３１の側壁は、法線方向Ｎに沿って延びていてもよい。ゲートトレンチ１３１の側壁は、ＳｉＣ半導体層１０２の第１主面１０３に対してほぼ垂直に形成されていてもよい。ゲートトレンチ１３１は、底面積が開口面積未満であるテーパ形状に形成されていてもよい。
ゲートトレンチ１３１の法線方向Ｎに沿う深さは、０．５μｍ以上３μｍ以下であってもよい。ゲートトレンチ１３１の深さは、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。ゲートトレンチ１３１の深さは、０．５μｍ以上１．０μｍ以下であることが好ましい。
ゲートトレンチ１３１の第１方向Ｘに沿う幅は、０．１μｍ以上２μｍ以下であってもよい。ゲートトレンチ１３１の幅は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。ゲートトレンチ１３１の幅は、０．１μｍ以上０．５μｍ以下であることが好ましい。
図４１を参照して、各ゲートトレンチ１３１の開口エッジ部１３２は、第１主面１０３からゲートトレンチ１３１に向かって下り傾斜した傾斜部１３３を含む。ゲートトレンチ１３１の開口エッジ部１３２は、第１主面１０３およびゲートトレンチ１３１の側壁を接続する角部である。
傾斜部１３３は、この形態では、ＳｉＣ半導体層１０２に向かって窪んだ湾曲状に形成されている。傾斜部１３３は、ゲートトレンチ１３１の内方に向かって突出した湾曲状に形成されていてもよい。開口エッジ部１３２に対する電界は、傾斜部１３３によって緩和される。
ＳｉＣ半導体装置１０１は、各ゲートトレンチ１３１内に形成されたゲート絶縁層１３４およびゲート電極層１３５を含む。図３８では、ゲート絶縁層１３４およびゲート電極層１３５がハッチングによって示されている。
ゲート絶縁層１３４は、酸化シリコンを含む。ゲート絶縁層１３４は、窒化シリコン等の他の絶縁膜を含んでいてもよい。ゲート絶縁層１３４は、ゲートトレンチ１３１の内壁面に沿って膜状に形成されている。ゲート絶縁層１３４は、ゲートトレンチ１３１内においてリセス空間を区画している。
ゲート絶縁層１３４は、第１領域１３４ａ、第２領域１３４ｂおよび第３領域１３４ｃを含む。第１領域１３４ａは、ゲートトレンチ１３１の側壁に沿って形成されている。第２領域１３４ｂは、ゲートトレンチ１３１の底壁に沿って形成されている。第３領域１３４ｃは、第１領域１３４ａから第１主面１０３の上に引き出され、第１主面１０３の上に形成されている。
第１領域１３４ａの厚さＴ１は、第２領域１３４ｂの厚さＴ２および第３領域１３４ｃの厚さＴ３未満である。第１領域１３４ａの厚さＴ１に対する第２領域１３４ｂの厚さＴ２の比Ｔ２／Ｔ１は、２以上５以下であってもよい。第１領域１３４ａの厚さＴ１に対する第３領域１３４ｃの厚さＴ３の比Ｔ３／Ｔ１は、２以上５以下であってもよい。
第１領域１３４ａの厚さＴ１は、０．０１μｍ以上０．２μｍ以下であってもよい。第２領域１３４ｂの厚さＴ２は、０．０５μｍ以上０．５μｍ以下であってもよい。第３領域１３４ｃの厚さＴ３は、０．０５μｍ以上０．５μｍ以下であってもよい。
第１領域１３４ａの薄化によって、ボディ領域１２６においてゲートトレンチ１３１の側壁近傍の領域に誘起されるキャリアの増加を抑制できる。これにより、チャネル抵抗の増加を抑制できる。第２領域１３４ｂの厚化によって、ゲートトレンチ１３１の底壁に対する電界集中を緩和できる。
第３領域１３４ｃの厚化によって、開口エッジ部１３２近傍におけるゲート絶縁層１３４の耐圧を向上できる。また、第３領域１３４ｃの厚化によって、第３領域１３４ｃがエッチング法によって消失することを抑制できる。これにより、第３領域１３４ｃによって第１領域１３４ａを保護できる。
たとえば、第３領域１３４ｃの消失に起因して、第１領域１３４ａがエッチング法によって除去されることを抑制できる。これにより、ゲート電極層１３５を、ゲート絶縁層１３４を挟んでＳｉＣ半導体層１０２（ボディ領域１２６）に適切に対向させることができる。
ゲート絶縁層１３４は、開口エッジ部１３２においてゲートトレンチ１３１内に向けて膨出した膨出部１３４ｄをさらに含む。膨出部１３４ｄは、ゲート絶縁層１３４の第１領域１３４ａおよび第３領域１３４ｃを接続する部分に形成されている。膨出部１３４ｄは、ゲートトレンチ１３１の内方に向かう湾曲状に張り出している。膨出部１３４ｄは、開口エッジ部１３２においてゲートトレンチ１３１の開口を狭めている。
膨出部１３４ｄにより、開口エッジ部１３２におけるゲート絶縁層１３４の絶縁耐圧の向上が図られている。膨出部１３４ｄを有さないゲート絶縁層１３４が形成されていてもよい。一様な厚さを有するゲート絶縁層１３４が形成されていてもよい。
ゲート電極層１３５は、ゲート絶縁層１３４を挟んでゲートトレンチ１３１に埋め込まれている。ゲート電極層１３５は、より具体的には、ゲート絶縁層１３４によって区画されたリセス空間に埋め込まれている。ゲート電極層１３５は、ゲート電圧によって制御される。
ゲート電極層１３５は、断面視において法線方向Ｎに沿って延びる壁状に形成されている。ゲート電極層１３５は、ゲートトレンチ１３１の開口側に位置する上端部を有している。ゲート電極層１３５の上端部は、ゲートトレンチ１３１の底壁に向かって窪んだ湾曲状に形成されている。ゲート電極層１３５の上端部は、ゲート絶縁層１３４の膨出部１３４ｄに沿って括れた括れ部を有している。
ゲートトレンチ１３１が延びる方向に直交する方向（第１方向Ｘ）に関して、ゲート電極層１３５の断面積は、０．０５μｍ２以上０．５μｍ２以下であってもよい。ゲート電極層１３５の断面積は、ゲート電極層１３５の法線方向Ｎに沿う厚さおよびゲート電極層１３５の第１方向Ｘに沿う幅の積で定義される。
ゲート電極層１３５の厚さは、ゲート電極層１３５の上端部から下端部までの距離である。ゲート電極層１３５の幅は、ゲート電極層１３５の上端部および下端部の間の中間位置におけるゲート電極層１３５の幅である。上端部が曲面（この形態では下側に向かって窪んだ湾曲状）である場合、ゲート電極層１３５の上端部の位置は、ゲート電極層１３５の上端部における中間位置とする。
ゲート電極層１３５の断面積は、０．０５μｍ２以上０．１μｍ２以下、０．１μｍ２以上０．２μｍ２以下、０．２μｍ２以上０．３μｍ２以下、０．３μｍ２以上０．４μｍ２以下、または、０．４μｍ２以上０．５μｍ２以下であってもよい。
ゲート電極層１３５は、導電性ポリシリコン、タングステン、アルミニウム、銅、アルミニウム合金および銅合金のうちの少なくとも１種を含んでいてもよい。ゲート電極層１３５は、この形態では、ｐ型不純物が添加されたｐ型ポリシリコンを含む。ゲート電極層１３５のｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）のうちの少なくとも１種を含んでいてもよい。
ゲート電極層１３５のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度以上である。ゲート電極層１３５のｐ型不純物濃度は、より具体的には、ボディ領域１２６のｐ型不純物濃度を超えている。ゲート電極層１３５のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下であってもよい。ゲート電極層１３５のシート抵抗は、１０Ω／□以上５００Ω／□以下（この形態では２００Ω／□程度）であってもよい。
図３８および図４０を参照して、ＳｉＣ半導体装置１０１は、アクティブ領域１０６に形成されたゲート配線層１３６をさらに含む。図４０では、ゲート配線層１３６がハッチングによって示されている。ゲート配線層１３６は、ゲートパッド１１０（ゲートフィンガー１１１）およびゲート電極層１３５を電気的に接続させる。
ゲート配線層１３６は、この形態では、第１主面１０３の上に形成されている。ゲート配線層１３６は、より具体的には、ゲート絶縁層１３４の第３領域１３４ｃの上に形成されている。
ゲート配線層１３６は、この形態では、ゲートフィンガー１１１に沿って形成されている。ゲート配線層１３６は、より具体的には、ＳｉＣ半導体層１０２の３つの側面１０５Ａ，１０５Ｂ，１０５Ｄに沿って形成され、アクティブ領域１０６の内方領域を３方向から区画している。
ゲート配線層１３６は、各ゲートトレンチ１３１のコンタクトトレンチ部１３１ｂから露出するゲート電極層１３５に接続されている。ゲート配線層１３６は、この形態では、各ゲートトレンチ１３１から第１主面１０３の上に引き出されたゲート電極層１３５の引き出し部によって形成されている。ゲート配線層１３６の上端部は、ゲート電極層１３５の上端部に接続されている。
図３８、図３９および図４１を参照して、ＳｉＣ半導体装置１０１は、アクティブ領域１０６において第１主面１０３に形成された複数のソーストレンチ１４１を含む。各ソーストレンチ１４１は、互いに隣り合う２つのゲートトレンチ１３１の間の領域に形成されている。
各ソーストレンチ１４１は、第２方向Ｙに沿って延びる帯状に形成されている。複数のソーストレンチ１４１は、平面視において全体として第２方向Ｙに沿って延びるストライプ状に形成されている。これにより、複数のゲートトレンチ１３１および複数のソーストレンチ１４１が第１方向Ｘに沿って交互に形成され、第２方向Ｙに沿って延びるストライプ状に形成されている。
第１方向Ｘに関して、互いに隣り合う２つのソーストレンチ１４１の中央部間のピッチは、１．５μｍ以上３μｍ以下であってもよい。ソーストレンチ１４１のピッチは、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
各ソーストレンチ１４１は、ボディ領域１２６を貫通し、ＳｉＣエピタキシャル層１２２に至っている。各ソーストレンチ１４１の底壁は、ＳｉＣエピタキシャル層１２２内に位置している。各ソーストレンチ１４１の底壁は、より具体的には、高濃度領域１２２ａに位置している。
法線方向Ｎに関して、ソーストレンチ１４１の深さは、この形態では、ゲートトレンチ１３１の深さ以上である。より具体的には、ソーストレンチ１４１の深さは、ゲートトレンチ１３１の深さを超えている。ソーストレンチ１４１の底壁は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置している。
ソーストレンチ１４１の底壁は、法線方向Ｎに関して、ゲートトレンチ１３１の底壁および低濃度領域１２２ｂの間の領域に位置している。ソーストレンチ１４１の底壁は、第１主面１０３に対して平行に形成されていてもよい。ソーストレンチ１４１の底壁は、第２主面１０４に向かう湾曲状に形成されていてもよい。
ソーストレンチ１４１の側壁は、法線方向Ｎに沿って延びていてもよい。ソーストレンチ１４１の側壁は、第１主面１０３に対してほぼ垂直に形成されていてもよい。ソーストレンチ１４１は、底面積が開口面積未満であるテーパ形状に形成されていてもよい。
ゲートトレンチ１３１の深さに対するソーストレンチ１４１の深さの比は、１．５以上であってもよい。ゲートトレンチ１３１の深さに対するソーストレンチ１４１の深さの比は、２以上であることが好ましい。
ソーストレンチ１４１の深さは、０．５μｍ以上１０μｍ以下であってもよい。ソーストレンチ１４１の深さは、０．５μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ソーストレンチ１４１の深さは、１μｍ以上６μｍ以下であることが好ましい。
ソーストレンチ１４１の幅は、０．１μｍ以上２μｍ以下であってもよい。ソーストレンチ１４１の幅は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。ソーストレンチ１４１の幅は、０．１μｍ以上０．５μｍ以下であることが好ましい。ソーストレンチ１４１の第１方向Ｘに沿う幅は、ゲートトレンチ１３１の第１方向Ｘに沿う幅とほぼ等しくてもよい。ソーストレンチ１４１の幅は、ゲートトレンチ１３１の幅以上であってもよい。
ＳｉＣ半導体装置１０１は、各ソーストレンチ１４１内に形成されたソース絶縁層１４２およびソース電極層１４３を含む。図３８では、ソース絶縁層１４２およびソース電極層１４３がハッチングによって示されている。
ソース絶縁層１４２は、酸化シリコンを含んでいてもよい。ソース絶縁層１４２は、窒化シリコン等の他の絶縁膜を含んでいてもよい。ソース絶縁層１４２は、ソーストレンチ１４１の内壁面に沿って膜状に形成され、ソーストレンチ１４１内においてリセス空間を区画している。
ソース絶縁層１４２は、第１領域１４２ａおよび第２領域１４２ｂを含む。第１領域１４２ａは、ソーストレンチ１４１の側壁に沿って形成されている。第２領域１４２ｂは、ソーストレンチ１４１の底壁に沿って形成されている。第１領域１４２ａの厚さＴ１１は、第２領域１４２ｂの厚さＴ１２未満である。
第１領域１４２ａの厚さＴ１１に対する第２領域１４２ｂの厚さＴ１２の比Ｔ１２／Ｔ１１は、２以上５以下であってもよい。第１領域１４２ａの厚さＴ１１は、０．０１μｍ以上０．２μｍ以下であってもよい。第２領域１４２ｂの厚さＴ１２は、０．０５μｍ以上０．５μｍ以下であってもよい。
第１領域１４２ａの厚さＴ１１は、ゲート絶縁層１３４の第１領域１３４ａの厚さＴ１とほぼ等しくてもよい。第２領域１４２ｂの厚さＴ１２は、ゲート絶縁層１３４の第２領域１３４ｂの厚さＴ２とほぼ等しくてもよい。一様な厚さを有するソース絶縁層１４２が形成されていてもよい。
ソース電極層１４３は、ソース絶縁層１４２を挟んでソーストレンチ１４１に埋め込まれている。ソース電極層１４３は、より具体的には、ソース絶縁層１４２によって区画されたリセス空間に埋め込まれている。ソース電極層１４３は、ソース電圧によって制御される。
ソース電極層１４３は、ソーストレンチ１４１の開口側に位置する上端部を有している。ソース電極層１４３の上端部は、第１主面１０３に対してソーストレンチ１４１の底壁側に形成されている。ソース電極層１４３の上端部は、ソーストレンチ１４１の底壁に向かって窪んだ湾曲状に形成されている。ソース電極層１４３の上端部は、第１主面１０３に対して平行に形成されていてもよい。
ソース電極層１４３の上端部は、第１主面１０３よりも上方に位置していてもよい。ソース電極層１４３の上端部は、ソース絶縁層１４２の上端部よりも上方に突出していてもよい。ソース電極層１４３の上端部は、ソース絶縁層１４２の上端部よりも下方に位置していてもよい。
ソース電極層１４３の法線方向Ｎに沿う厚さは、０．５μｍ以上１０μｍ以下（たとえば１μｍ程度）であってもよい。ソース電極層１４３の厚さは、０．５μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ソース電極層１４３の厚さは、１μｍ以上６μｍ以下であることが好ましい。
ソース電極層１４３は、材質的にＳｉＣに近い性質を有するポリシリコンを含むことが好ましい。これにより、ソース電極層１４３に起因してＳｉＣ半導体層１０２に生じる応力を低減できる。ソース電極層１４３は、ゲート電極層１３５と同一の導電材料種を含んでいてもよい。
ソース電極層１４３は、導電性ポリシリコンを含んでいてもよい。ソース電極層１４３は、導電性ポリシリコンの一例としてのｎ型ポリシリコンまたはｐ型ポリシリコンを含んでいてもよい。ソース電極層１４３は、導電性ポリシリコンに代えて、タングステン、アルミニウム、銅、アルミニウム合金および銅合金のうちの少なくとも１種を含んでいてもよい。
ゲート電極層１３５が、ｐ型不純物が添加されたｐ型ポリシリコンを含む場合、ソース電極層１４３は、ｐ型不純物が添加されたｐ型ポリシリコンを含むことが好ましい。これにより、ゲート電極層１３５と同時にソース電極層１４３を形成できる。
この場合、ソース電極層１４３のｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）のうちの少なくとも１種を含んでいてもよい。ソース電極層１４３のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度以上である。ソース電極層１４３のｐ型不純物濃度は、より具体的には、ボディ領域１２６のｐ型不純物濃度を超えている。
ソース電極層１４３のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下であってもよい。ソース電極層１４３のシート抵抗は、１０Ω／□以上５００Ω／□以下（この形態では２００Ω／□程度）であってもよい。
ソース電極層１４３のｐ型不純物濃度は、ゲート電極層１３５のｐ型不純物濃度とほぼ等しくてもよい。ソース電極層１４３のシート抵抗は、ゲート電極層１３５のシート抵抗とほぼ等しくてもよい。
このように、ＳｉＣ半導体装置１０１は、トレンチゲート構造１５１およびトレンチソース構造１５２を有している。トレンチゲート構造１５１は、ゲートトレンチ１３１、ゲート絶縁層１３４、ゲート電極層１３５を含む。トレンチソース構造１５２は、ソーストレンチ１４１、ソース絶縁層１４２およびソース電極層１４３を含む。
ＳｉＣ半導体装置１０１は、ボディ領域１２６の表層部においてゲートトレンチ１３１の側壁に沿う領域に形成されたｎ＋型のソース領域１５３を含む。ソース領域１５３のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ソース領域１５３は、第１方向Ｘに関してゲートトレンチ１３１の一方側の側壁および他方側の側壁に沿って複数形成されている。
複数のソース領域１５３は、第２方向Ｙに沿って延びる帯状にそれぞれ形成されている。複数のソース領域１５３は、平面視において全体としてストライプ状に形成されている。各ソース領域１５３は、ゲートトレンチ１３１の側壁およびソーストレンチ１４１の側壁から露出している。
ＳｉＣ半導体装置１０１は、第１主面１０３の表層部に形成されたｐ＋型の複数のコンタクト領域１５４を含む。コンタクト領域１５４のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度を超えている。コンタクト領域１５４のｐ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。
複数のコンタクト領域１５４は、複数のソーストレンチ１４１の側壁に沿ってそれぞれ形成されている。この形態では、１つのソーストレンチ１４１に対して複数のコンタクト領域１５４が形成されている。１つのソーストレンチ１４１に関して、複数のコンタクト領域１５４は、当該ソーストレンチ１４１に沿うように第２方向Ｙに間隔を空けて形成されている。
複数のコンタクト領域１５４は、ゲートトレンチ１３１から第１方向Ｘに間隔を空けて形成されている。これにより、各コンタクト領域１５４は、平面視においてソース領域１５３を挟んでゲートトレンチ１３１に対向している。
各コンタクト領域１５４は、ソーストレンチ１４１の側壁および底壁を被覆している。各コンタクト領域１５４の底部は、ソーストレンチ１４１の底壁に対して平行に形成されていてもよい。各コンタクト領域１５４は、より具体的には、第１表層領域１５４ａ、第２表層領域１５４ｂおよび内壁領域１５４ｃを一体的に含む。
第１表層領域１５４ａは、第１主面１０３の表層部においてソーストレンチ１４１の一方側の側壁に沿って形成されている。第１表層領域１５４ａは、ソーストレンチ１４１の一方側の側壁から隣り合うゲートトレンチ１３１に向かって延びている。第１表層領域１５４ａは、ソーストレンチ１４１およびゲートトレンチ１３１の間の中間領域まで延びていてもよい。
第２表層領域１５４ｂは、第１主面１０３の表層部においてソーストレンチ１４１の他方側の側壁に沿って形成されている。第２表層領域１５４ｂは、ソーストレンチ１４１の他方側の側面から隣り合うゲートトレンチ１３１に向かって延びている。第２表層領域１５４ｂは、ソーストレンチ１４１およびゲートトレンチ１３１の間の中間領域まで延びていてもよい。
内壁領域１５４ｃは、ＳｉＣ半導体層１０２においてソーストレンチ１４１の内壁に沿う領域に形成されている。内壁領域１５４ｃは、ソーストレンチ１４１の側壁に沿って形成されている。内壁領域１５４ｃは、ソーストレンチ１４１の側壁および底壁を接続する角部を被覆している。内壁領域１５４ｃは、ソーストレンチ１４１の側壁から角部を介してソーストレンチ１４１の底壁を被覆している。各コンタクト領域１５４の底部は、内壁領域１５４ｃによって形成されている。
ＳｉＣ半導体装置１０１は、第１主面１０３の表層部に形成された複数のｐ型のディープウェル領域１５５を含む。ディープウェル領域１５５は、アクティブ領域１０６においてＳｉＣ半導体層１０２の耐圧を調整する耐圧調整領域（耐圧保持領域）とも称される。
複数のディープウェル領域１５５は、複数のソーストレンチ１４１に対して１対１対応の関係で形成されている。各ディープウェル領域１５５は、コンタクト領域１５４を挟んで対応するソーストレンチ１４１の内壁を被覆している。ディープウェル領域１５５は、平面視においてソーストレンチ１４１に沿って延びる帯状に形成されている。ディープウェル領域１５５は、ソーストレンチ１４１の側壁に沿って形成されている。
ディープウェル領域１５５は、ソーストレンチ１４１の側壁および底壁を接続する角部を被覆している。ディープウェル領域１５５は、ソーストレンチ１４１の側壁から角部を介してソーストレンチ１４１の底壁を被覆している。ディープウェル領域１５５は、ソーストレンチ１４１の側壁においてボディ領域１２６に連なっている。
ディープウェル領域１５５は、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに形成されている。ディープウェル領域１５５は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置する底部を有している。ディープウェル領域１５５の底部は、ソーストレンチ１４１の底壁に対して平行に形成されていてもよい。
ディープウェル領域１５５のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度とほぼ等しくてもよい。ディープウェル領域１５５のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度を超えていてもよい。ディープウェル領域１５５のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度未満であってもよい。
ディープウェル領域１５５のｐ型不純物濃度は、コンタクト領域１５４のｐ型不純物濃度以下であってもよい。ディープウェル領域１５５のｐ型不純物濃度は、コンタクト領域１５４のｐ型不純物濃度未満であってもよい。ディープウェル領域１５５のｐ型不純物濃度は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
ディープウェル領域１５５は、ＳｉＣ半導体層１０２（ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａ）との間でｐｎ接合部を形成している。このｐｎ接合部からは、複数のゲートトレンチ１３１に向けて空乏層が拡がる。ディープウェル領域１５５から拡がる空乏層は、ゲートトレンチ１３１の底壁に対して第２主面１０４側の領域に向けて延びる。
ディープウェル領域１５５から拡がる空乏層は、ゲートトレンチ１３１の底壁にオーバラップしてもよい。ディープウェル領域１５５の底部から拡がる空乏層が、ゲートトレンチ１３１の底壁にオーバラップしてもよい。
ｐｎ接合ダイオードだけを備えるＳｉＣ半導体装置では、トレンチを備えていないという構造上、ＳｉＣ半導体層１０２内における電界集中の問題は少ない。ディープウェル領域１５５は、トレンチゲート型のＭＩＳＦＥＴをｐｎ接合ダイオードの構造に近づける。
これにより、トレンチゲート型のＭＩＳＦＥＴにおいて、ＳｉＣ半導体層１０２内における電界を緩和できる。互いに隣り合う複数のディープウェル領域１５５の間のピッチを狭めることは、電界集中を緩和する上で有効である。ゲートトレンチ１３１の底壁に対して第２主面１０４側に底部を有するディープウェル領域１５５によれば、空乏層によって、ゲートトレンチ１３１に対する電界集中を適切に緩和できる。
複数のディープウェル領域１５５の底部は、第２主面１０４からほぼ一定の間隔を空けて形成されていることが好ましい。これにより、各ディープウェル領域１５５の底部および第２主面１０４の間の距離にばらつきが生じるのを抑制できる。この場合、ＳｉＣ半導体層１０２の耐圧（たとえば静電破壊耐量）が、ディープウェル領域１５５によって制限されることを抑制できるから、耐圧の向上を適切に図ることができる。
また、この形態では、互いに隣り合う複数のディープウェル領域１５５の間の領域に、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａが介在している。これにより、複数のディープウェル領域１５５の間の領域におけるＪＦＥＴ（Junction Field Effect Transistor）抵抗を低減できる。
さらに、この形態では、ディープウェル領域１５５の底部がＳｉＣエピタキシャル層１２２の高濃度領域１２２ａ内に位置している。これにより、ディープウェル領域１５５の直下に位置する高濃度領域１２２ａを利用して第１主面１０３に平行な横方向に電流経路を拡張できる。その結果、電流拡がり抵抗を低減できる。ＳｉＣエピタキシャル層１２２の低濃度領域１２２ｂは、このような構造において、ＳｉＣ半導体層１０２の耐圧を高めている。
また、ディープウェル領域１５５は、ソーストレンチ１４１を利用して形成されている。つまり、ディープウェル領域１５５は、ソーストレンチ１４１の内壁に対してコンフォーマルに形成されている。これにより、各ディープウェル領域１５５の深さにばらつきが生じるのを適切に抑制できる。また、ソーストレンチ１４１を利用することにより、ＳｉＣ半導体層１０２の比較的深い領域に、ディープウェル領域１５５を適切に形成できる。
ＳｉＣ半導体装置１０１は、第１主面１０３においてソース電極層１４３の上端部に沿う領域に形成された複数のソースサブトレンチ１５６を含む。複数のソースサブトレンチ１５６は、対応するソーストレンチ１４１に連通し、当該ソーストレンチ１４１の側壁の一部を形成している。
ソースサブトレンチ１５６は、この形態では、平面視においてソース電極層１４３の上端部を取り囲む環状（たとえば無端状）に形成されている。つまり、ソースサブトレンチ１５６は、ソース電極層１４３の上端部を縁取っている。
ソースサブトレンチ１５６は、ソース絶縁層１４２の一部を掘り下げることによって形成されている。ソースサブトレンチ１５６は、より具体的には、第１主面１０３からソース絶縁層１４２の上端部およびソース電極層１４３の上端部を掘り下げることによって形成されている。
ソース電極層１４３の上端部は、ソース電極層１４３の下端部に対して括れた形状を有している。ソース電極層１４３の下端部は、ソース電極層１４３においてソーストレンチ１４１の底壁側に位置する部分である。ソース電極層１４３の上端部の第１方向Ｘに沿う幅は、ソース電極層１４３の下端部の第１方向Ｘに沿う幅未満であってもよい。
ソースサブトレンチ１５６は、断面視において底面積が開口面積未満である先細り形状に形成されている。ソースサブトレンチ１５６の底壁は、第２主面１０４に向かう湾曲状に形成されていてもよい。
ソースサブトレンチ１５６の内壁からは、ソース領域１５３、コンタクト領域１５４、ソース絶縁層１４２およびソース電極層１４３が露出している。ソースサブトレンチ１５６の底壁からは、少なくともソース絶縁層１４２の第１領域１４２ａが、露出している。ソース絶縁層１４２において第１領域１４２ａの上端部は、第１主面１０３よりも下方に位置している。
各ソーストレンチ１４１の開口エッジ部１５７は、第１主面１０３からソーストレンチ１４１の内方に向かって下り傾斜した傾斜部１５８を含む。ソーストレンチ１４１の開口エッジ部１５７は、第１主面１０３およびソーストレンチ１４１の側壁を接続する角部である。ソーストレンチ１４１の傾斜部１５８は、ソースサブトレンチ１５６によって形成されている。
傾斜部１５８は、この形態では、ＳｉＣ半導体層１０２に向かって窪んだ湾曲状に形成されている。傾斜部１５８は、ソースサブトレンチ１５６に向かって突出した湾曲状に形成されていてもよい。開口エッジ部１５７に対する電界は、傾斜部１５８によって緩和される。
ＳｉＣ半導体装置１０１は、ゲート電極層１３５の上に形成された低抵抗電極層１５９を含む。低抵抗電極層１５９は、ゲートトレンチ１３１内においてゲート電極層１３５の上端部を被覆している。つまり、トレンチゲート構造１５１は、低抵抗電極層１５９を含む。
低抵抗電極層１５９は、ゲート電極層１３５のシート抵抗未満のシート抵抗を有する導電材料を含む。低抵抗電極層１５９のシート抵抗は、０．０１Ω／□以上１０Ω／□以下であってもよい。低抵抗電極層１５９のシート抵抗は、０．０１Ω／□以上０．１Ω／□以下、０．１Ω／□以上１Ω／□以下、１Ω／□以上２Ω／□以下、２Ω／□以上４Ω／□以下、４Ω／□以上６Ω／□以下、６Ω／□以上８Ω／□以下、または、８Ω／□以上１０Ω／□以下であってもよい。
ゲートトレンチ１３１内に供給された電流は、比較的低いシート抵抗を有する低抵抗電極層１５９を流れ、ゲート電極層１３５の全体に伝達される。これにより、ゲート電極層１３５の全体を速やかにオフ状態からオン状態に移行させることができるから、スイッチング応答の遅延を抑制できる。
特に、ミリメートルオーダの長さを有するゲートトレンチ１３１の場合には、電流の伝達に時間を要するが、低抵抗電極層１５９によればスイッチング応答の遅延を適切に抑制できる。つまり、低抵抗電極層１５９は、ゲートトレンチ１３１内に電流を拡散する電流拡散電極層として形成されている。
低抵抗電極層１５９は、膜状に形成されている。低抵抗電極層１５９は、ゲート電極層１３５の上端部に接する接続部１５９ａおよびその反対の非接続部１５９ｂを有している。低抵抗電極層１５９の接続部１５９ａおよび非接続部１５９ｂは、ゲート電極層１３５の上端部に倣って湾曲状に形成されていてもよい。低抵抗電極層１５９の接続部１５９ａおよび非接続部１５９ｂは、種々の形態を採り得る。
低抵抗電極層１５９の接続部１５９ａの全体が第１主面１０３よりも上方に位置していてもよい。低抵抗電極層１５９の接続部１５９ａの全体が第１主面１０３よりも下方に位置していてもよい。
低抵抗電極層１５９の接続部１５９ａは、第１主面１０３よりも上方に位置する部分を含んでいてもよい。低抵抗電極層１５９の接続部１５９ａは、第１主面１０３よりも下方に位置する部分を含んでいてもよい。たとえば、低抵抗電極層１５９の接続部１５９ａの中央部が第１主面１０３よりも下方に位置し、低抵抗電極層１５９の接続部１５９ａの周縁部が第１主面１０３よりも上方に位置していてもよい。
低抵抗電極層１５９の非接続部１５９ｂの全体が第１主面１０３よりも上方に位置していてもよい。低抵抗電極層１５９の非接続部１５９ｂの全体が第１主面１０３よりも下方に位置していてもよい。
低抵抗電極層１５９の非接続部１５９ｂは、第１主面１０３よりも上方に位置する部分を含んでいてもよい。低抵抗電極層１５９の非接続部１５９ｂは、第１主面１０３よりも下方に位置する部分を含んでいてもよい。たとえば、低抵抗電極層１５９の非接続部１５９ｂの中央部が第１主面１０３よりも下方に位置し、低抵抗電極層１５９の非接続部１５９ｂの周縁部が第１主面１０３よりも上方に位置していてもよい。
低抵抗電極層１５９は、ゲート絶縁層１３４に接する縁部１５９ｃを有している。低抵抗電極層１５９の縁部１５９ｃは、ゲート絶縁層１３４において第１領域１３４ａおよび第２領域１３４ｂを接続する角部（この形態では膨出部１３４ｄ）に接している。
低抵抗電極層１５９の縁部１５９ｃは、ソース領域１５３の底部に対して第１主面１０３側の領域に形成されている。つまり、低抵抗電極層１５９の縁部１５９ｃは、ボディ領域１２６およびソース領域１５３の間の境界領域よりも第１主面１０３側の領域に形成されている。
したがって、低抵抗電極層１５９の縁部１５９ｃは、ゲート絶縁層１３４を挟んでソース領域１５３に対向している。低抵抗電極層１５９の縁部１５９ｃは、ゲート絶縁層１３４を挟んでボディ領域１２６とは対向していない。これにより、ゲート絶縁層１３４における低抵抗電極層１５９およびボディ領域１２６の間の領域においてリーク電流パスの形成を抑制できる。
リーク電流パスは、ゲート絶縁層１３４に対する低抵抗電極層１５９の電極材料の不所望な拡散によって形成され得る。低抵抗電極層１５９の縁部１５９ｃを、ゲート絶縁層１３４において比較的厚い第３領域１３４ｃ（膨出部１３４ｄ）に接続させることにより、リーク電流パスの形成を適切に抑制できる。
法線方向Ｎに関して、低抵抗電極層１５９の厚さＴＲは、ゲート電極層１３５の厚さＴＧ以下（ＴＲ≦ＴＧ）である。低抵抗電極層１５９の厚さＴＲは、より具体的には、ゲート電極層１３５の厚さＴＧの２分の１以下（ＴＲ≦ＴＧ／２）である。
ゲート電極層１３５の厚さＴＧに対する低抵抗電極層１５９の厚さＴＲの比ＴＲ／ＴＧは、０．０１以上１以下であってもよい。比ＴＲ／ＴＧは、０．０１以上０．１以下、０．１以上０．２以下、０．２以上０．４以下、０．４以上０．６以下、０．６以上０．８以下、または、０．８以上１以下であってもよい。
ゲート電極層１３５の厚さＴＧは、０．５μｍ以上３μｍ以下であってもよい。ゲート電極層１３５の厚さＴＧは、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
低抵抗電極層１５９の厚さＴＲは、０．０１μｍ以上３μｍ以下であってもよい。低抵抗電極層１５９の厚さＴＲは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
低抵抗電極層１５９は、この形態では、ゲート配線層１３６の上端部も被覆している。低抵抗電極層１５９においてゲート配線層１３６の上端部を被覆する部分は、低抵抗電極層１５９においてゲート電極層１３５の上端部を被覆する部分と一体的に形成されている。これにより、低抵抗電極層１５９は、ゲート電極層１３５の全域およびゲート配線層１３６の全域を被覆している。
したがって、ゲートパッド１１０（ゲートフィンガー１１１）から供給される電流は、比較的低いシート抵抗を有する低抵抗電極層１５９を流れ、ゲート電極層１３５およびゲート配線層１３６の全体に伝達される。これにより、ゲート配線層１３６を介してゲート電極層１３５の全体を速やかにオフ状態からオン状態に移行させることができるから、スイッチング応答の遅延を抑制できる。
特に、ミリメートルオーダの長さを有するゲートトレンチ１３１の場合には、ゲート配線層１３６の上端部を被覆する低抵抗電極層１５９によってスイッチング応答の遅延を適切に抑制できる。
低抵抗電極層１５９は、ポリサイド層を含む。低抵抗電極層１５９は、より具体的には、ゲート電極層１３５（ｐ型ポリシリコン）に添加されたｐ型不純物を含むｐ型ポリサイド層からなる。ポリサイド層は、ｐ型ポリシリコンを含むゲート電極層１３５の表層部が金属材料によってシリサイド化されることによって形成されている。ｐ型ポリシリコンのシリサイド化は、熱処理によって行われる。熱処理は、ＲＴＡ（Rapid Thermal Annealing）法であってもよい。
低抵抗電極層１５９は、この形態では、１０μΩ・ｃｍ以上１１０μΩ・ｃｍ以下の比抵抗を有している。低抵抗電極層１５９の比抵抗は、１０μΩ・ｃｍ以上２０μΩ・ｃｍ以下、２０μΩ・ｃｍ以上４０μΩ・ｃｍ以下、４０μΩ・ｃｍ以上６０μΩ・ｃｍ以下、６０μΩ・ｃｍ以上８０μΩ・ｃｍ以下、または、８０μΩ・ｃｍ以上１１０μΩ・ｃｍ以下であってもよい。
低抵抗電極層１５９は、より具体的には、ポリサイドとしてのＴｉＳｉ、ＴｉＳｉ２、ＮｉＳｉ、ＣｏＳｉ、ＣｏＳｉ２、ＭｏＳｉ２およびＷＳｉ２のうちの少なくとも１種を含む。これらの種のうちのＮｉＳｉ、ＣｏＳｉ２およびＴｉＳｉ２は、比抵抗の値および温度依存性が比較的小さいことから、低抵抗電極層１５９を形成するポリサイド層として適している。
ゲート電極層１３５（ｐ型ポリシリコン）および低抵抗電極層１５９（ｐ型ポリサイド）が埋め込まれたゲートトレンチ１３１内のシート抵抗は、ゲート電極層１３５（ｐ型ポリシリコン）単体のシート抵抗以下である。ゲートトレンチ１３１内のシート抵抗は、ｎ型不純物が添加されたｎ型ポリシリコンのシート抵抗以下であることが好ましい。
ゲートトレンチ１３１内のシート抵抗は、低抵抗電極層１５９のシート抵抗に近似される。つまり、ゲートトレンチ１３１内のシート抵抗は、０．０１Ω／□以上１０Ω／□以下であってもよい。ゲートトレンチ１３１内のシート抵抗は、０．０１Ω／□以上０．１Ω／□以下、０．１Ω／□以上１Ω／□以下、１Ω／□以上２Ω／□以下、２Ω／□以上４Ω／□以下、４Ω／□以上６Ω／□以下、６Ω／□以上８Ω／□以下、または、８Ω／□以上１０Ω／□以下であってもよい。ゲートトレンチ１３１内のシート抵抗は、１０Ω／□未満であることが好ましい。
図４２および図４３を参照して、アクティブ領域１０６は、第１主面１０３の一部を形成するアクティブ主面１６１を有している。外側領域１０７は、第１主面１０３の一部を形成する外側主面１６２を有している。外側主面１６２は、側面１０５Ａ～１０５Ｄに接続されている。
外側主面１６２は、アクティブ主面１６１に対して第２主面１０４側に位置している。外側領域１０７は、この形態では、第１主面１０３を第２主面１０４側に掘り下げることによって形成されている。したがって、外側領域１０７は、アクティブ主面１６１に対して第２主面１０４側に窪んだ領域に形成されている。
外側主面１６２は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置していてもよい。外側主面１６２は、ソーストレンチ１４１の底壁とほぼ等しい深さ位置に形成されていてもよい。つまり、外側主面１６２は、ソーストレンチ１４１の底壁とほぼ同一平面上に位置していてもよい。外側主面１６２および第２主面１０４の間の距離は、ソーストレンチ１４１の底壁および第２主面１０４の間の距離とほぼ等しくてもよい。
外側主面１６２は、ソーストレンチ１４１の底壁に対して第２主面１０４側に位置していてもよい。外側主面１６２は、ソーストレンチ１４１の底壁に対して、０μｍを超えて１μｍ以下の範囲で第２主面１０４側に位置していてもよい。
ＳｉＣエピタキシャル層１２２は、外側主面１６２から露出している。より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａが、外側主面１６２から露出している。外側主面１６２は、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａを挟んで、ＳｉＣエピタキシャル層１２２の低濃度領域１２２ｂと対向している。
アクティブ領域１０６は、この形態では、外側領域１０７によって台地状に区画されている。つまり、アクティブ領域１０６は、外側領域１０７よりも上方に向かって突出した台地状のアクティブ台地１６３として形成されている。
アクティブ台地１６３は、アクティブ主面１６１および外側主面１６２を接続するアクティブ側壁１６４を含む。ＳｉＣ半導体層１０２の第１主面１０３は、アクティブ主面１６１、外側主面１６２およびアクティブ側壁１６４によって形成されている。
アクティブ側壁１６４は、この形態では、アクティブ主面１６１（外側主面１６２）に対してほぼ垂直な方向に沿って延びている。アクティブ側壁１６４は、アクティブ主面１６１から外側主面１６２に向けて下り傾斜していてもよい。アクティブ側壁１６４は、アクティブ領域１０６および外側領域１０７の間の境界領域を区画している。
アクティブ側壁１６４からは、ＳｉＣエピタキシャル層１２２が露出している。より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａが、アクティブ側壁１６４から露出している。これにより、ＭＩＳＦＥＴの主たる構造をアクティブ台地１６３によって区画された高濃度領域１２２ａに適切に形成できる。
アクティブ側壁１６４においてアクティブ主面１６１側の領域からは、少なくともボディ領域１２６が露出している。図４２および図４３では、アクティブ側壁１６４からボディ領域１２６およびソース領域１５３が露出している形態例が示されている。
ＳｉＣ半導体装置１０１は、外側領域１０７において外側主面１６２（第１主面１０３）の表層部に形成されたｐ＋型のダイオード領域１７１、ｐ型の外側ディープウェル領域１７２およびｐ型のフィールドリミット構造１７３を含む。
ダイオード領域１７１は、外側領域１０７においてアクティブ側壁１６４および側面１０５Ａ～１０５Ｄの間の領域に形成されている。ダイオード領域１７１は、アクティブ側壁１６４および側面１０５Ａ～１０５Ｄから間隔を空けて形成されている。
ダイオード領域１７１は、平面視においてアクティブ領域１０６に沿って帯状に延びている。ダイオード領域１７１は、この形態では、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に形成されている。
ダイオード領域１７１は、平面視においてソース引き回し配線１１４と重なっている。ダイオード領域１７１は、ソース引き回し配線１１４に電気的に接続されている。ダイオード領域１７１は、アバランシェ電流吸収構造の一部を形成している。
ダイオード領域１７１は、ＳｉＣ半導体層１０２との間でｐｎ接合部を形成する。ダイオード領域１７１は、より具体的には、ＳｉＣエピタキシャル層１２２内に位置している。したがって、ダイオード領域１７１は、ＳｉＣエピタキシャル層１２２との間でｐｎ接合部を形成する。
ダイオード領域１７１は、さらに具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａ内に位置している。したがって、ダイオード領域１７１は、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａとの間でｐｎ接合部を形成する。これにより、ダイオード領域１７１をアノードとし、ＳｉＣ半導体層１０２をカソードとするｐｎ接合ダイオード１７４が形成されている。
ダイオード領域１７１の全体は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置している。ダイオード領域１７１の底部は、ソーストレンチ１４１の底壁に対して第２主面１０４側に位置している。ダイオード領域１７１の底部は、コンタクト領域１５４の底部とほぼ等しい深さ位置に形成されていてもよい。つまり、ダイオード領域１７１の底部は、コンタクト領域１５４の底部とほぼ同一平面上に位置していてもよい。
ダイオード領域１７１の底部および第２主面１０４の間の距離は、コンタクト領域１５４の底部および第２主面１０４の間の距離とほぼ等しくてもよい。ダイオード領域１７１の底部は、コンタクト領域１５４の底部に対して第２主面１０４側に位置していてもよい。ダイオード領域１７１の底部は、コンタクト領域１５４の底部に対して、０μｍを超えて１μｍ以下の範囲で第２主面１０４側に位置していてもよい。
ダイオード領域１７１のｐ型不純物濃度は、コンタクト領域１５４のｐ型不純物濃度とほぼ等しい。ダイオード領域１７１のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度を超えている。ダイオード領域１７１のｐ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。
外側ディープウェル領域１７２は、平面視においてアクティブ側壁１６４およびダイオード領域１７１の間の領域に形成されている。外側ディープウェル領域１７２は、この形態では、アクティブ側壁１６４からダイオード領域１７１側に向けて間隔を空けて形成されている。外側ディープウェル領域１７２は、外側領域１０７においてＳｉＣ半導体層１０２の耐圧を調整する耐圧調整領域（耐圧保持領域）とも称される。
外側ディープウェル領域１７２は、平面視においてアクティブ領域１０６に沿って帯状に延びている。外側ディープウェル領域１７２は、この形態では、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に形成されている。
外側ディープウェル領域１７２の底部は、ダイオード領域１７１の底部に対して第２主面１０４側に位置している。外側ディープウェル領域１７２は、この形態では、第２主面１０４側からダイオード領域１７１を被覆している。外側ディープウェル領域１７２は、平面視においてソース引き回し配線１１４と重なっていてもよい。
外側ディープウェル領域１７２は、ダイオード領域１７１を介してソース引き回し配線１１４に電気的に接続されている。外側ディープウェル領域１７２は、ｐｎ接合ダイオード１７４の一部を形成していてもよい。外側ディープウェル領域１７２は、アバランシェ電流吸収構造の一部を形成していてもよい。
外側ディープウェル領域１７２の全体は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置している。外側ディープウェル領域１７２の底部は、ソーストレンチ１４１の底壁に対して第２主面１０４側に位置している。
外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部とほぼ等しい深さ位置に形成されていてもよい。つまり、外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部とほぼ同一平面上に位置していてもよい。外側ディープウェル領域１７２の底部および外側主面１６２の間の距離は、ディープウェル領域１５５の底部およびソーストレンチ１４１の底壁の間の距離とほぼ等しくてもよい。
外側ディープウェル領域１７２の底部および第２主面１０４の間の距離は、ディープウェル領域１５５の底部および第２主面１０４の間の距離とほぼ等しくてもよい。これにより、外側ディープウェル領域１７２の底部および第２主面１０４の間の距離と、ディープウェル領域１５５の底部および第２主面１０４の間の距離との間で、ばらつきが生じるのを抑制できる。
この場合、ＳｉＣ半導体層１０２の耐圧（たとえば静電破壊耐量）が、外側ディープウェル領域１７２およびディープウェル領域１５５によって制限されることを抑制できるから、耐圧の向上を適切に図ることができる。
外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部に対して第２主面１０４側に位置していてもよい。外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部に対して、０μｍを超えて１μｍ以下の範囲で第２主面１０４側に位置していてもよい。
外側ディープウェル領域１７２のｐ型不純物濃度は、ダイオード領域１７１のｐ型不純物濃度以下であってもよい。外側ディープウェル領域１７２のｐ型不純物濃度は、ダイオード領域１７１のｐ型不純物濃度未満であってもよい。
外側ディープウェル領域１７２のｐ型不純物濃度は、ディープウェル領域１５５のｐ型不純物濃度とほぼ等しくてもよい。外側ディープウェル領域１７２のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度とほぼ等しくてもよい。
外側ディープウェル領域１７２のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度を超えていてもよい。外側ディープウェル領域１７２のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度未満であってもよい。
外側ディープウェル領域１７２のｐ型不純物濃度は、コンタクト領域１５４のｐ型不純物濃度以下であってもよい。外側ディープウェル領域１７２のｐ型不純物濃度は、コンタクト領域１５４のｐ型不純物濃度未満であってもよい。外側ディープウェル領域１７２のｐ型不純物濃度は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
フィールドリミット構造１７３は、平面視においてダイオード領域１７１および側面１０５Ａ～１０５Ｄの間の領域に形成されている。フィールドリミット構造１７３は、この形態では、ダイオード領域１７１から側面１０５Ａ～１０５Ｄ側に向けて間隔を空けて形成されている。
フィールドリミット構造１７３は、１個または複数（たとえば２個以上２０個以下）のフィールドリミット領域を含む。フィールドリミット構造１７３は、この形態では、複数（５個）のフィールドリミット領域１７５Ａ，１７５Ｂ，１７５Ｃ，１７５Ｄ，１７５Ｅを有するフィールドリミット領域群を含む。
フィールドリミット領域１７５Ａ～１７５Ｅは、ダイオード領域１７１から離れる方向に間隔を空けてこの順に形成されている。フィールドリミット領域１７５Ａ～１７５Ｅは、平面視においてアクティブ領域１０６の周縁に沿って延びる帯状にそれぞれ形成されている。
フィールドリミット領域１７５Ａ～１７５Ｅは、より具体的には、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）にそれぞれ形成されている。フィールドリミット領域１７５Ａ～１７５Ｅは、それぞれ、ＦＬＲ（Field Limiting Ring）領域とも称される。
フィールドリミット領域１７５Ａ～１７５Ｅの底部は、この形態では、ダイオード領域１７１の底部に対して第２主面１０４側に位置している。フィールドリミット領域１７５Ａ～１７５Ｅのうち最内側のフィールドリミット領域１７５Ａは、この形態では、第２主面１０４側からダイオード領域１７１を被覆している。
フィールドリミット領域１７５Ａは、平面視において前述のソース引き回し配線１１４と重なっていてもよい。フィールドリミット領域１７５Ａは、ダイオード領域１７１を介してソース引き回し配線１１４に電気的に接続されていてもよい。フィールドリミット領域１７５Ａは、ｐｎ接合ダイオード１７４の一部を形成していてもよい。フィールドリミット領域１７５Ａは、アバランシェ電流吸収構造の一部を形成していてもよい。
フィールドリミット領域１７５Ａ～１７５Ｅの全体は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置している。フィールドリミット領域１７５Ａ～１７５Ｅの底部は、ソーストレンチ１４１の底壁に対して第２主面１０４側に位置している。
フィールドリミット領域１７５Ａ～１７５Ｅは、ディープウェル領域１５５（外側ディープウェル領域１７２）とほぼ等しい深さ位置に形成されていてもよい。つまり、フィールドリミット領域１７５Ａ～１７５Ｅの底部は、ディープウェル領域１５５（外側ディープウェル領域１７２）の底部とほぼ同一平面上に位置していてもよい。
フィールドリミット領域１７５Ａ～１７５Ｅの底部は、ディープウェル領域１５５（外側ディープウェル領域１７２）の底部に対して外側主面１６２側に位置していてもよい。フィールドリミット領域１７５Ａ～１７５Ｅの底部は、ディープウェル領域１５５（外側ディープウェル領域１７２）の底部に対して第２主面１０４側に位置していてもよい。
互いに隣り合うフィールドリミット領域１７５Ａ～１７５Ｅの間の幅は、互いに異なっていてもよい。互いに隣り合うフィールドリミット領域１７５Ａ～１７５Ｅの間の距離は、アクティブ領域１０６から離れる方向に大きくなっていてもよい。互いに隣り合うフィールドリミット領域１７５Ａ～１７５Ｅの間の距離は、アクティブ領域１０６から離れる方向に小さくなっていてもよい。
フィールドリミット領域１７５Ａ～１７５Ｅの深さは、互いに異なっていてもよい。フィールドリミット領域１７５Ａ～１７５Ｅの深さは、アクティブ領域１０６から離れる方向に小さくなっていてもよい。フィールドリミット領域１７５Ａ～１７５Ｅの深さは、アクティブ領域１０６から離れる方向に大きくなっていてもよい。
フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、ダイオード領域１７１のｐ型不純物濃度以下であってもよい。フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、ダイオード領域１７１のｐ型不純物濃度未満であってもよい。
フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、外側ディープウェル領域１７２のｐ型不純物濃度以下であってもよい。フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、外側ディープウェル領域１７２のｐ型不純物濃度未満であってもよい。
フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、外側ディープウェル領域１７２のｐ型不純物濃度以上であってもよい。フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、外側ディープウェル領域１７２のｐ型不純物濃度よりも大きくてもよい。
フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。フィールドリミット領域１７５Ａ～１７５Ｅのｐ型不純物濃度＜外側ディープウェル領域１７２のｐ型不純物濃度＜ダイオード領域１７１のｐ型不純物濃度であることが好ましい。
フィールドリミット構造１７３は、外側領域１０７において電界集中を緩和する。フィールドリミット領域の個数、幅、深さ、ｐ型不純物濃度等は、緩和すべき電界に応じて種々の値を取り得る。
ＳｉＣ半導体装置１０１は、外側領域１０７において外側主面１６２（第１主面１０３）の上に形成された外側絶縁層１８１を含む。外側絶縁層１８１は、外側領域１０７においてダイオード領域１７１、外側ディープウェル領域１７２およびフィールドリミット構造１７３を選択的に被覆している。
外側絶縁層１８１は、アクティブ側壁１６４および外側主面１６２に沿って膜状に形成されている。外側絶縁層１８１は、アクティブ主面１６１の上においてゲート絶縁層１３４に連なっている。外側絶縁層１８１は、より具体的には、ゲート絶縁層１３４の第３領域１３４ｃに連なっている。
外側絶縁層１８１は、酸化シリコンを含んでいてもよい。外側絶縁層１８１は、窒化シリコン等の他の絶縁膜を含んでいてもよい。外側絶縁層１８１は、この形態では、ゲート絶縁層１３４と同一の絶縁材料種によって形成されている。
外側絶縁層１８１は、第１領域１８１ａおよび第２領域１８１ｂを含む。外側絶縁層１８１の第１領域１８１ａは、アクティブ側壁１６４を被覆している。外側絶縁層１８１の第２領域１８１ｂは、外側主面１６２を被覆している。
外側絶縁層１８１の第２領域１８１ｂの厚さは、外側絶縁層１８１の第１領域１８１ａの厚さ以下であってもよい。外側絶縁層１８１の第２領域１８１ｂの厚さは、外側絶縁層１８１の第１領域１８１ａの厚さ未満であってもよい。
外側絶縁層１８１の第１領域１８１ａの厚さは、ゲート絶縁層１３４の第１領域１３４ａの厚さとほぼ等しくてもよい。外側絶縁層１８１の第２領域１８１ｂの厚さは、ゲート絶縁層１３４の第３領域１３４ｃの厚さとほぼ等しくてもよい。一様な厚さを有する外側絶縁層１８１が形成されていてもよい。
図４２および図４３を参照して、ＳｉＣ半導体装置１０１は、アクティブ側壁１６４を被覆するサイドウォール１８２を含む。サイドウォール１８２は、アクティブ台地１６３を外側領域１０７側から保護し、補強する。
サイドウォール１８２は、アクティブ主面１６１および外側主面１６２の間に形成された段差１８３を緩和する段差緩和構造を形成する。アクティブ領域１０６および外側領域１０７の間の境界領域を被覆する上層構造が形成される場合、上層構造は、サイドウォール１８２を被覆する。サイドウォール１８２は、上層構造の平坦性を高める。
サイドウォール１８２は、アクティブ主面１６１から外側主面１６２に向かって下り傾斜した傾斜部１８４を有していてもよい。傾斜部１８４によって、段差１８３を適切に緩和できる。傾斜部１８４は、ＳｉＣ半導体層１０２側に向かって窪んだ湾曲状に形成されていてもよい。傾斜部１８４は、ＳｉＣ半導体層１０２外に突出する湾曲状に形成されていてもよい。
サイドウォール１８２は、アクティブ主面１６１に対して自己整合的に形成されている。サイドウォール１８２は、より具体的には、アクティブ側壁１６４に沿って形成されている。サイドウォール１８２は、この形態では、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に形成されている。
サイドウォール１８２は、絶縁材料を含んでいてもよい。この場合、サイドウォール１８２によって外側領域１０７に対するアクティブ領域１０６の絶縁性を高めることができる。サイドウォール１８２は、導電材料を含んでいてもよい。
サイドウォール１８２は、ゲート電極層１３５と同一の導電材料種を含んでいてもよい。サイドウォール１８２は、ソース電極層１４３と同一の導電材料種を含んでいてもよい。これにより、ゲート電極層１３５および／またはソース電極層１４３と同時にサイドウォール１８２を形成できる。
サイドウォール１８２は、この形態では、ポリシリコンを含む。サイドウォール１８２は、ｎ型ポリシリコンまたはｐ型ポリシリコンを含んでいてもよい。ゲート電極層１３５が、ｐ型不純物が添加されたｐ型ポリシリコンを含む場合、サイドウォール１８２は、ｐ型不純物が添加されたｐ型ポリシリコンを含むことが好ましい。サイドウォール１８２のｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）のうちの少なくとも１種を含んでいてもよい。
サイドウォール１８２のｐ型不純物濃度は、ボディ領域１２６のｐ型不純物濃度以上である。サイドウォール１８２のｐ型不純物濃度は、より具体的には、ボディ領域１２６のｐ型不純物濃度を超えている。サイドウォール１８２のｐ型不純物濃度は、ゲート電極層１３５のｐ型不純物濃度とほぼ等しくてもよい。ソース電極層１４３のシート抵抗は、ゲート電極層１３５のシート抵抗とほぼ等しくてもよい。
サイドウォール１８２のｐ型不純物濃度は、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下であってもよい。サイドウォール１８２のシート抵抗は、１０Ω／□以上５００Ω／□以下（この形態では２００Ω／□程度）であってもよい。
図３９～図４３を参照して、ＳｉＣ半導体装置１０１は、第１主面１０３の上に形成された層間絶縁層１９１を含む。層間絶縁層１９１は、アクティブ領域１０６および外側領域１０７を選択的に被覆している。層間絶縁層１９１は、アクティブ主面１６１および外側主面１６２に沿って膜状に形成されている。
層間絶縁層１９１は、アクティブ領域１０６においてトレンチゲート構造１５１、ゲート配線層１３６およびトレンチソース構造１５２を選択的に被覆している。層間絶縁層１９１は、外側領域１０７においてダイオード領域１７１、外側ディープウェル領域１７２およびフィールドリミット構造１７３を選択的に被覆している。
層間絶縁層１９１は、アクティブ領域１０６および外側領域１０７の間の境界領域において、サイドウォール１８２の外面（傾斜部１８４）に沿って形成されている。層間絶縁層１９１の周縁部は、側面１０５Ａ～１０５Ｄに対して面一に形成されていてもよい。
層間絶縁層１９１は、酸化シリコンまたは窒化シリコンを含んでいてもよい。層間絶縁層１９１は、酸化シリコンの一例としてのＰＳＧ（Phosphor Silicate Glass）および／またはＢＰＳＧ（Boron Phosphor Silicate Glass）を含んでいてもよい。
層間絶縁層１９１は、ＰＳＧ層またはＢＰＳＧ層からなる単層構造を有していてもよい。層間絶縁層１９１は、第１主面１０３側からこの順に積層されたＰＳＧ層またはＢＰＳＧ層を含む積層構造を有していてもよい。層間絶縁層１９１は、第１主面１０３側からこの順に積層されたＢＰＳＧ層またはＰＳＧ層を含む積層構造を有していてもよい。
層間絶縁層１９１には、ゲートコンタクト孔１９２、ソースコンタクト孔１９３、ダイオードコンタクト孔１９４およびアンカー孔１９５が形成されている。ゲートコンタクト孔１９２は、アクティブ領域１０６においてゲート配線層１３６を露出させている。ゲートコンタクト孔１９２は、ゲート配線層１３６に沿う帯状に形成されていてもよい。
ゲートコンタクト孔１９２の開口エッジ部は、ゲートコンタクト孔１９２内に向かう湾曲状に形成されている。ゲートコンタクト孔１９２の開口エッジ部は、層間絶縁層１９１に向かって窪んだ湾曲状に形成されていてもよい。
ソースコンタクト孔１９３は、アクティブ領域１０６においてソース領域１５３、コンタクト領域１５４およびトレンチソース構造１５２を露出させている。ソースコンタクト孔１９３は、トレンチソース構造１５２等に沿う帯状に形成されていてもよい。
ソースコンタクト孔１９３の開口エッジ部は、ソースコンタクト孔１９３内に向かう湾曲状に形成されている。ソースコンタクト孔１９３の開口エッジ部は、層間絶縁層１９１内に向かって窪んだ湾曲状に形成されていてもよい。
ダイオードコンタクト孔１９４は、外側領域１０７においてダイオード領域１７１を露出させている。ダイオードコンタクト孔１９４は、ダイオード領域１７１に沿って延びる帯状（より具体的には無端状（環状））に形成されていてもよい。
ダイオードコンタクト孔１９４は、外側ディープウェル領域１７２および／またはフィールドリミット構造１７３を露出させていてもよい。ダイオードコンタクト孔１９４の開口エッジ部は、ダイオードコンタクト孔１９４内に向かう湾曲状に形成されている。ダイオードコンタクト孔１９４の開口エッジ部は、層間絶縁層１９１内に向かって窪んだ湾曲状に形成されていてもよい。
アンカー孔１９５は、外側領域１０７において層間絶縁層１９１を掘り下げることによって形成されている。アンカー孔１９５は、第１主面１０３（外側主面１６２）を露出させている。アンカー孔１９５は、平面視においてフィールドリミット構造１７３および側面１０５Ａ～１０５Ｄの間の領域に形成されている。
図３７を参照して、アンカー孔１９５は、平面視においてアクティブ領域１０６に沿って帯状に延びている。アンカー孔１９５は、この形態では、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に形成されている。
アンカー孔１９５の開口エッジ部は、アンカー孔１９５内に向かう湾曲状に形成されている。アンカー孔１９５の開口エッジ部は、層間絶縁層１９１内に向かって窪んだ湾曲状に形成されていてもよい。
図４２および図４４を参照して、外側領域１０７には、傾斜部１９６および改質層１９７が形成されている。改質層１９７は、ＳｉＣが他の性質に改質することによって形成されている。傾斜部１９６および改質層１９７は、前述のＳｉＣ半導体装置２１に係る傾斜部４１および改質層４２にそれぞれ対応している。改質層１９７の成分についての説明は、改質層４２の成分に関する説明が準用される（図２１および図２２も併せて参照）。
傾斜部１９６は、外側主面１６２（第１主面１０３）および側面１０５Ａ～１０５Ｄを接続する角部に形成されている。ＳｉＣ半導体層１０２の角部は、外側主面１６２および側面１０５Ａ，１０５Ｃを接続し、［１－１００］方向に沿って延びる角部を含む。ＳｉＣ半導体層１０２の角部は、外側主面１６２および側面１０５Ｂ，１０５Ｄを接続し、［１１－２０］方向に沿って延びる角部を含む。
傾斜部１９６は、外側主面１６２から側面１０５Ａ～１０５Ｄに向かって下り傾斜している。傾斜部１９６は、ＳｉＣ半導体層１０２の角部において、外側主面１６２から第２主面１０４に向かって窪んだ窪みの内壁によって形成されている。
傾斜部１９６は、この形態では、ＳｉＣエピタキシャル層１２２に形成されている。傾斜部１９６は、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域に対して、外側主面１６２側の領域に形成されている。したがって、傾斜部１９６からは、ＳｉＣエピタキシャル層１２２が露出している。
傾斜部１９６は、より具体的には、ＳｉＣエピタキシャル層１２２において高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域に対して、外側主面１６２側の領域に形成されている。つまり、傾斜部１９６からは、高濃度領域１２２ａが露出している。
傾斜部１９６は、上側端部１９６ａおよび下側端部１９６ｂを有している。傾斜部１９６の上側端部１９６ａは、外側主面１６２側に位置している。傾斜部１９６の下側端部１９６ｂは、第２主面１０４側に位置している。
傾斜部１９６の上側端部１９６ａは、この形態では、ＳｉＣエピタキシャル層１２２から外側絶縁層１８１および層間絶縁層１９１を含む絶縁積層構造１９８に向けて延び、絶縁積層構造１９８に連なっている。つまり、傾斜部１９６からは、ＳｉＣエピタキシャル層１２２および絶縁積層構造１９８が露出している。絶縁積層構造１９８の周縁部は、側面１０５Ａ～１０５Ｄに対してＳｉＣ半導体層１０２の内方領域に形成されている。絶縁積層構造１９８は、前述のＳｉＣ半導体装置２１の絶縁層３５に対応している。
傾斜部１９６の上側端部１９６ａは、層間絶縁層１９１の上面に接続されている。傾斜部１９６において、傾斜部１９６の上側端部１９６ａおよび絶縁積層構造１９８の上面を接続する上側接続部１９６ｃは、ＳｉＣ半導体層１０２の外方に向かう湾曲状に形成されていてもよい。
傾斜部１９６の下側端部１９６ｂは、ＳｉＣエピタキシャル層１２２を露出させている。傾斜部１９６の下側端部１９６ｂは、より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａを露出させている。傾斜部１９６の下側端部１９６ｂは、側面１０５Ａ～１０５Ｄに接続されている。傾斜部１９６の下側端部１９６ｂは、第２主面１０４に向かう湾曲状に形成されていてもよい。
図４４を参照して、傾斜部１９６の幅ＷＩは、側面１０５Ａ～１０５Ｄの面内ばらつき以下であってもよい。傾斜部１９６の幅ＷＩは、側面１０５Ａ～１０５Ｄの面内ばらつき未満であってもよい。傾斜部１９６の幅ＷＩは、平面視において傾斜部１９６が延びる方向に直交する方向の幅である。
傾斜部１９６の幅ＷＩは、０μｍを超えて１０μｍ以下であってもよい。傾斜部１９６の幅ＷＩは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、傾斜部１９６の幅ＷＩは、０μｍを超えて５μｍ以下であることが好ましい。傾斜部１９６の幅ＷＩは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
傾斜部１９６の深さＤは、０μｍを超えて３０μｍ以下であってもよい。傾斜部１９６の深さＤは、法線方向Ｎに関して、外側主面１６２（第１主面１０３）から傾斜部１９６の下側端部１９６ｂまでの距離である。傾斜部１９６の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、傾斜部１９６の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１９７は、側面１０５Ａ～１０５Ｄにおいて第１主面１０３側の領域に形成されている。改質層１９７は、より具体的には、外側主面１６２および側面１０５Ａ～１０５Ｄを接続する角部に沿って形成されている。改質層１９７は、さらに具体的には、外側主面１６２および側面１０５Ａ，１０５Ｃを接続し、［１－１００］方向に沿って延びる角部に形成されている。改質層１９７は、外側主面１６２および側面１０５Ｂ，１０５Ｄを接続し、［１１－２０］方向に沿って延びる角部に形成されている。
改質層１９７は、この形態では、ＳｉＣエピタキシャル層１２２に形成されている。改質層１９７は、より具体的には、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域に対して、外側主面１６２側の領域に形成されている。改質層１９７は、さらに具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａに形成されている。改質層１９７は、この形態では、高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域に対して、外側主面１６２側の領域に形成されている。
改質層１９７は、この形態では、外側主面１６２に対して平行な方向に沿って、側面１０５Ａ～１０５Ｄを帯状に延びている。つまり、改質層１９７は、［１－１００］方向および［１１－２０］方向に沿って帯状に延びている。改質層１９７は、側面１０５Ａ～１０５Ｄにおいて外側領域１０７を取り囲む環状（たとえば無端状）に形成されている。
図４４を参照して、改質層１９７の幅ＷＭは、側面１０５Ａ～１０５Ｄの面内ばらつき以下であってもよい。改質層１９７の幅ＷＭは、側面１０５Ａ～１０５Ｄの面内ばらつき未満であってもよい。改質層１９７の幅ＷＭは、平面視において改質層１９７が延びる方向に直交する方向の幅である。
改質層１９７の幅ＷＭは、０μｍを超えて１０μｍ以下であってもよい。改質層１９７の幅ＷＭは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、改質層１９７の幅ＷＭは、０μｍを超えて５μｍ以下であることが好ましい。改質層１９７の幅ＷＭは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
改質層１９７の厚さＴは、０μｍを超えて３０μｍ以下であってもよい。改質層１９７の厚さＴは、改質層１９７において法線方向Ｎに沿う厚さである。改質層１９７の厚さＴは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、改質層１９７の厚さＴは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１９７は、ＳｉＣ半導体層１０２の傾斜部１９６に沿って膜状に形成されている。改質層１９７において傾斜部１９６の底壁を被覆する部分の厚さは、改質層１９７において傾斜部１９６の側壁を被覆する部分の厚さよりも大きくてもよい。改質層１９７は、傾斜部１９６の内壁に沿って一様な厚さで形成されてもよい。
改質層１９７は、上側被覆部１９７ａおよび下側被覆部１９７ｂを含む。改質層１９７の上側被覆部１９７ａは、傾斜部１９６の上側端部１９６ａを被覆している。改質層１９７の下側被覆部１９７ｂは、傾斜部１９６の下側端部１９６ｂを被覆している。
改質層１９７の上側被覆部１９７ａは、ＳｉＣエピタキシャル層１２２を被覆している。改質層１９７の上側被覆部１９７ａは、より具体的には、高濃度領域１２２ａを被覆している。改質層１９７は、ＳｉＣエピタキシャル層１２２から絶縁積層構造１９８に向けて延び、絶縁積層構造１９８を被覆している。改質層１９７の上側被覆部１９７ａは、ＳｉＣ半導体層１０２の外方に向かう湾曲状に形成されていてもよい。
改質層１９７の下側被覆部１９７ｂは、ＳｉＣエピタキシャル層１２２を被覆している。改質層１９７の下側被覆部１９７ｂは、より具体的には、高濃度領域１２２ａを被覆している。改質層１９７の下側被覆部１９７ｂは、側面１０５Ａ～１０５Ｄに接続された接続部１９７ｃを含む。改質層１９７の接続部１９７ｃは、改質層１９７において劈開された部分であってもよい。改質層１９７の接続部１９７ｃは、側面１０５Ａ～１０５Ｄに対して面一に形成されていてもよい。
前述のゲート端子電極層１０８およびソース端子電極層１０９は、層間絶縁層１９１の上に形成されている。ゲート端子電極層１０８およびソース端子電極層１０９は、第１主面１０３側からこの順に積層されたバリア電極層２０１および主電極層２０２を含む積層構造をそれぞれ有している。
バリア電極層２０１は、チタン層または窒化チタン層からなる単層構造を有していてもよい。バリア電極層２０１は、第１主面１０３側からこの順に積層されたチタン層および窒化チタン層を含む積層構造を有していてもよい。
主電極層２０２の厚さは、バリア電極層２０１の厚さを超えている。主電極層２０２は、バリア電極層２０１の抵抗値よりも低い抵抗値を有する導電材料を含む。主電極層２０２は、アルミニウム、銅、アルミニウム合金および銅合金のうちの少なくとも１つを含んでいてもよい。主電極層２０２は、アルミニウム－シリコン合金、アルミニウム－シリコン－銅合金およびアルミニウム－銅合金のうちの少なくとも１つを含んでいてもよい。主電極層２０２は、この形態では、アルミニウム－シリコン－銅合金を含む。
ゲート端子電極層１０８のうちのゲートフィンガー１１１は、層間絶縁層１９１の上からゲートコンタクト孔１９２に入り込んでいる。ゲートフィンガー１１１は、ゲートコンタクト孔１９２内において、ゲート配線層１３６に電気的に接続されている。これにより、ゲートパッド１１０からの電気信号が、ゲートフィンガー１１１を介してゲート電極層１３５に伝達される。
ソース端子電極層１０９のうちのソースパッド１１３は、層間絶縁層１９１の上からソースコンタクト孔１９３およびソースサブトレンチ１５６に入り込んでいる。ソースパッド１１３は、ソースコンタクト孔１９３およびソースサブトレンチ１５６内において、ソース領域１５３、コンタクト領域１５４およびソース電極層１４３に電気的に接続されている。
前述のソース電極層１４３は、ソースパッド１１３の一部の領域を利用して形成されていてもよい。つまり、ソース電極層１４３は、ソースパッド１１３においてソーストレンチ１４１に入り込んだ部分によって形成されていてもよい。
ソース端子電極層１０９のうちのソース引き回し配線１１４は、層間絶縁層１９１の上からダイオードコンタクト孔１９４に入り込んでいる。ソース引き回し配線１１４は、ダイオードコンタクト孔１９４内において、ダイオード領域１７１に電気的に接続されている。
ソース端子電極層１０９のうちのソース接続部１１５は、アクティブ領域１０６からサイドウォール１８２を横切って外側領域１０７に引き出されている。ソース接続部１１５は、サイドウォール１８２を被覆する上層構造の一部を形成している。
ＳｉＣ半導体装置１０１は、層間絶縁層１９１の上に形成されたパッシベーション層２０３を含む。パッシベーション層２０３は、酸化シリコンおよび／または窒化シリコンを含んでいてもよい。パッシベーション層２０３は、この形態では、窒化シリコン層からなる単層構造を有している。
パッシベーション層２０３は、層間絶縁層１９１に沿って膜状に形成されている。パッシベーション層２０３は、層間絶縁層１９１を介してアクティブ領域１０６および外側領域１０７を選択的に被覆している。
パッシベーション層２０３は、アクティブ領域１０６からサイドウォール１８２を横切って外側領域１０７に引き出されている。パッシベーション層２０３は、サイドウォール１８２を被覆する上層構造の一部を形成している。
パッシベーション層２０３には、ゲートサブパッド開口２０４およびソースサブパッド開口２０５（図３７も併せて参照）が形成されている。ゲートサブパッド開口２０４は、ゲートパッド１１０を露出させている。ソースサブパッド開口２０５は、ソースパッド１１３を露出させている。
図４２を参照して、パッシベーション層２０３は、外側領域１０７において層間絶縁層１９１の上からアンカー孔１９５に入り込んでいる。パッシベーション層２０３は、アンカー孔１９５内において外側主面１６２（第１主面１０３）に接続されている。パッシベーション層２０３の外面においてアンカー孔１９５の上に位置する領域には、アンカー孔１９５に倣って窪んだリセスが形成されている。
パッシベーション層２０３の周縁部は、側面１０５Ａ～１０５Ｄに対して面一に形成されていてもよい。パッシベーション層２０３の周縁部は、側面１０５Ａ～１０５Ｄから内方領域に間隔を空けて形成されていてもよい。つまり、パッシベーション層２０３の周縁部は、層間絶縁層１９１を露出させていてもよい。
パッシベーション層２０３の周縁部は、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置１０１を切り出す際のダイシングストリートの一部を形成していた部分であってもよい。パッシベーション層２０３の周縁部から外側主面１６２（第１主面１０３）を露出させることにより、パッシベーション層２０３を物理的に切断する必要がなくなる。したがって、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置１０１を円滑に切り出すことができる。
前述の樹脂層１１６は、パッシベーション層２０３の上に形成されている。樹脂層１１６は、パッシベーション層２０３に沿って膜状に形成されている。樹脂層１１６は、パッシベーション層２０３および層間絶縁層１９１を挟んで、アクティブ領域１０６および外側領域１０７を選択的に被覆している。
樹脂層１１６は、アクティブ領域１０６からサイドウォール１８２を横切って外側領域１０７に引き出されている。樹脂層１１６は、サイドウォール１８２を被覆する上層構造の一部を形成している。
樹脂層１１６のゲートパッド開口１１７は、パッシベーション層２０３のゲートサブパッド開口２０４に連通している。ゲートパッド開口１１７の内壁は、この形態では、ゲートサブパッド開口２０４の内壁の外側に位置している。
ゲートパッド開口１１７の内壁は、ゲートサブパッド開口２０４の内壁に対して面一に形成されていてもよい。ゲートパッド開口１１７の内壁は、ゲートサブパッド開口２０４の内壁の内側に位置していてもよい。つまり、樹脂層１１６は、ゲートサブパッド開口２０４の内壁を被覆していてもよい。
樹脂層１１６のソースパッド開口１１８は、パッシベーション層２０３のソースサブパッド開口２０５に連通している。ソースパッド開口１１８の内壁は、この形態では、ソースサブパッド開口２０５の内壁の外側に位置している。
ソースパッド開口１１８の内壁は、ソースサブパッド開口２０５の内壁に対して面一に形成されていてもよい。ソースパッド開口１１８の内壁は、ソースサブパッド開口２０５の内壁の内側に位置していてもよい。つまり、樹脂層１１６は、ソースサブパッド開口２０５の内壁を被覆していてもよい。
図４２を参照して、樹脂層１１６は、外側領域１０７においてパッシベーション層２０３のリセスに入り込んだアンカー部を有している。このように、外側領域１０７には、樹脂層１１６の接続強度を高めるためのアンカー構造が形成されている。
アンカー構造は、外側領域１０７において第１主面１０３に形成された凹凸構造（Uneven Structure）を含む。凹凸構造（アンカー構造）は、より具体的には、外側主面１６２を被覆する層間絶縁層１９１を利用して形成された凹凸を含む。凹凸構造（アンカー構造）は、さらに具体的には、層間絶縁層１９１に形成されたアンカー孔１９５を含む。
樹脂層１１６は、このアンカー孔１９５に噛合っている。樹脂層１１６は、この形態では、パッシベーション層２０３を介してアンカー孔１９５に噛合っている。これにより、第１主面１０３に対する樹脂層１１６の接続強度を高めることができるから、樹脂層１１６の剥離を抑制できる。
また、樹脂層１１６は、改質層１９７を露出させている。樹脂層１１６から改質層１９７を露出させることにより、樹脂層１１６を物理的に切断する必要がなくなる。したがって、樹脂層１１６によるアクティブ領域１０６および外側領域１０７の保護を適切に図りながら、４Ｈ－ＳｉＣ結晶構造体１からＳｉＣ半導体装置１０１を円滑に切り出すことができる。
以上、ＳｉＣ半導体装置１０１を製造する場合であっても、第１１実施形態において述べた効果と同様の効果を奏することができる。
また、ＳｉＣ半導体装置１０１によれば、ＳｉＣ半導体層１０２およびディープウェル領域１５５の間の境界領域（ｐｎ接合部）から空乏層を拡げることができる。その結果、ソースパッド１１３およびドレインパッド１２３の間を流れる短絡電流の電流経路を狭めることができる。
また、ＳｉＣ半導体層１０２およびディープウェル領域１５５の境界領域から拡がる空乏層により、帰還容量Ｃｒｓｓを反比例的に低減できる。帰還容量Ｃｒｓｓは、ゲート電極層１３５およびドレインパッド１２３の間の静電容量である。これにより、短絡耐量を向上し、帰還容量を低減できるＳｉＣ半導体装置１０１を提供できる。
ＳｉＣ半導体層１０２およびディープウェル領域１５５の間の境界領域（ｐｎ接合部）から拡がる空乏層は、ゲートトレンチ１３１の底壁に対して第２主面１０４側の領域に向けて延びることが好ましい。これにより、ＳｉＣ半導体層１０２において空乏層が占める領域を増加させることができるから、帰還容量Ｃｒｓｓを適切に低減できる。この場合、ディープウェル領域１５５の底部から拡がる空乏層が、ゲートトレンチ１３１の底壁にオーバラップしてもよい。
また、ＳｉＣ半導体装置１０１によれば、複数のディープウェル領域１５５の底部が、第２主面１０４からほぼ一定の間隔を空けて形成されている。これにより、各ディープウェル領域１５５の底部および第２主面１０４の間の距離にばらつきが生じるのを抑制できる。その結果、ＳｉＣ半導体層１０２の耐圧（たとえば静電破壊耐量）が、ディープウェル領域１５５によって制限されることを抑制できるから、耐圧の向上を適切に図ることができる。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７にダイオード領域１７１が形成されている。このダイオード領域１７１は、ソース端子電極層１０９に電気的に接続されている。これにより、外側領域１０７で生じたアバランシェ電流を、ダイオード領域１７１を介してソース端子電極層１０９に流し込むことができる。その結果、外側領域１０７で生じたアバランシェ電流を、ダイオード領域１７１およびソース端子電極層１０９によって吸収できるから、ＭＩＳＦＥＴの動作の安定性を高めることができる。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７に外側ディープウェル領域１７２が形成されている。これにより、外側領域１０７において、ＳｉＣ半導体層１０２の耐圧を調整できる。
この場合、外側ディープウェル領域１７２は、ディープウェル領域１５５とほぼ等しい深さ位置に形成されていることが好ましい。外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部とほぼ同一平面上に位置していることが好ましい。外側ディープウェル領域１７２の底部および第２主面１０４の間の距離は、ディープウェル領域１５５の底部および第２主面１０４の間の距離とほぼ等しいことが好ましい。
これらの構造によれば、外側ディープウェル領域１７２の底部および第２主面１０４の間の距離と、ディープウェル領域１５５の底部および第２主面１０４の間の距離との間で、ばらつきが生じるのを抑制できる。これにより、ＳｉＣ半導体層１０２の耐圧（たとえば静電破壊耐量）が、外側ディープウェル領域１７２およびディープウェル領域１５５によって制限されることを抑制できる。その結果、耐圧の向上を適切に図ることができる。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７がアクティブ領域１０６に対して第２主面１０４側に形成している。これにより、外側ディープウェル領域１７２の底部の位置を、ディープウェル領域１５５の底部の位置に適切に近づけることができる。
つまり、アクティブ領域１０６に対して第２主面１０４側に位置する外側領域１０７によれば、外側ディープウェル領域１７２の形成時において第１主面１０３の表層部の比較的深い位置にｐ型不純物を導入する必要がなくなる。したがって、ディープウェル領域１５５の底部の位置に対して外側ディープウェル領域１７２の底部の位置が大きくずれ込むことを、適切に抑制できる。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７の外側主面１６２が、ソーストレンチ１４１の底壁とほぼ同一平面上に位置している。これにより、ソーストレンチ１４１の底壁および外側領域１０７の外側主面１６２に対してｐ型不純物を等しいエネルギによって導入することにより、ディープウェル領域１５５および外側ディープウェル領域１７２をほぼ等しい深さ位置に形成できる。その結果、外側ディープウェル領域１７２の底部の位置がディープウェル領域１５５の底部の位置に対して大きくずれることをより一層適切に抑制できる。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７にフィールドリミット構造１７３が形成されている。これにより、外側領域１０７において、フィールドリミット構造１７３による電界緩和効果を得ることができる。よって、ＳｉＣ半導体層１０２の静電破壊耐量を適切に向上できる。
また、ＳｉＣ半導体装置１０１によれば、アクティブ領域１０６が、台地状のアクティブ台地１６３として形成されている。アクティブ台地１６３は、アクティブ領域１０６のアクティブ主面１６１および外側領域１０７の外側主面１６２を接続するアクティブ側壁１６４を含む。
アクティブ主面１６１および外側主面１６２の間の領域には、アクティブ主面１６１および外側主面１６２の間の段差１８３を緩和する段差緩和構造が形成されている。段差緩和構造は、サイドウォール１８２を含む。
これにより、アクティブ主面１６１および外側主面１６２の間の段差１８３を適切に緩和できる。よって、サイドウォール１８２の上に形成される上層構造の平坦性を適切に高めることができる。ＳｉＣ半導体装置１０１では、上層構造の一例として、層間絶縁層１９１、ソース端子電極層１０９、パッシベーション層２０３および樹脂層１１６が形成されている。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７において、樹脂層１１６の接続強度を高めるためのアンカー構造が形成されている。アンカー構造は、外側領域１０７においてＳｉＣ半導体層１０２の第１主面１０３に形成された凹凸構造（Uneven Structure）を含む。
凹凸構造（アンカー構造）は、より具体的には、外側領域１０７において第１主面１０３の上に形成された層間絶縁層１９１を利用して形成された凹凸を含む。凹凸構造（アンカー構造）は、さらに具体的には、層間絶縁層１９１に形成されたアンカー孔１９５を含む。
樹脂層１１６は、このアンカー孔１９５に噛合っている。樹脂層１１６は、この形態では、パッシベーション層２０３を介してアンカー孔１９５に噛合っている。これにより、第１主面１０３に対する樹脂層１１６の接続強度を高めることができるから、樹脂層１１６の剥離を適切に抑制できる。
また、ＳｉＣ半導体装置１０１によれば、ゲートトレンチ１３１にゲート絶縁層１３４を挟んでゲート電極層１３５が埋め込まれたトレンチゲート構造１５１が形成されている。トレンチゲート構造１５１では、ゲートトレンチ１３１という限られたスペースにおいて、ゲート電極層１３５が低抵抗電極層１５９によって被覆されている。
ゲート電極層１３５は、ｐ型ポリシリコンを含む。これにより、ゲート閾値電圧Ｖｔｈを増加（たとえば１Ｖ程度増加）させることができる。また、低抵抗電極層１５９は、ｐ型ポリシリコンのシート抵抗未満のシート抵抗を有する導電材料を含む。これにより、ゲート抵抗の低減を図ることができる。その結果、トレンチゲート構造１５１に沿って電流を効率的に拡散させることができるから、スイッチング遅延の短縮を図ることができる。
特に、ゲート電極層１３５を低抵抗電極層１５９によって被覆した構造によれば、ボディ領域１２６のｐ型不純物濃度を増加させなくて済む。よって、チャネル抵抗の増加を防止しながら、ゲート閾値電圧Ｖｔｈを増加させることができる。
また、ＳｉＣ半導体装置１０１によれば、外側領域１０７においてゲート配線層１３６が低抵抗電極層１５９によって被覆されている。これにより、ゲート配線層１３６におけるゲート抵抗の低減も図ることができる。特に、ゲート電極層１３５およびゲート配線層１３６が低抵抗電極層１５９によって被覆されている構造では、トレンチゲート構造１５１に沿って電流を効率的に拡散させることができる。よって、スイッチング遅延の短縮を適切に図ることができる。
第１２～第１９実施形態に係るＳｉＣ半導体装置９１～９８（図２８～図３５も併せて参照）の特徴が、ＳｉＣ半導体装置１０１に組み合わされてもよい。以下、図４５～図５４を参照して、第１２～第１９実施形態に係るＳｉＣ半導体装置９１～９８の特徴がＳｉＣ半導体装置１０１に組み込まれた形態について説明する。
図４５は、図４４に対応する領域の拡大図であって、本発明の第２１実施形態に係るＳｉＣ半導体装置２１１を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図４５を参照して、ＳｉＣ半導体装置２１１は、改質層１９７を有さない。ＳｉＣ半導体装置２１１では、ＳｉＣ半導体層１０２の角部に傾斜部１９６だけが形成されている。
以上、ＳｉＣ半導体装置２１１を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図４６は、図４４に対応する領域の拡大図であって、本発明の第２２実施形態に係るＳｉＣ半導体装置２１２を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図４６を参照して、傾斜部１９６は、この形態では、ＳｉＣエピタキシャル層１２２において高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域を横切って低濃度領域１２２ｂに至っている。傾斜部１９６からは、高濃度領域１２２ａおよび低濃度領域１２２ｂが露出している。
傾斜部１９６の下側端部１９６ｂは、低濃度領域１２２ｂに位置している。傾斜部１９６の下側端部１９６ｂは、低濃度領域１２２ｂにおいて側面１０５Ａ～１０５Ｄに接続されている。傾斜部１９６の下側端部１９６ｂは、第２主面１０４に向かう湾曲状に形成されていてもよい。
改質層１９７は、この形態では、ＳｉＣエピタキシャル層１２２において高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域を横切って低濃度領域１２２ｂに至っている。改質層１９７は、高濃度領域１２２ａおよび低濃度領域１２２ｂを被覆している。改質層１９７の上側被覆部１９７ａは、高濃度領域１２２ａを被覆している。改質層１９７の下側被覆部１９７ｂは、低濃度領域１２２ｂを被覆している。
以上、ＳｉＣ半導体装置２１２を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図４７は、図４４に対応する領域の拡大図であって、本発明の第２３実施形態に係るＳｉＣ半導体装置２１３を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図４７を参照して、ＳｉＣ半導体装置２１３は、改質層１９７を有さない。ＳｉＣ半導体装置２１３では、ＳｉＣ半導体層１０２の角部に傾斜部１９６だけが形成されている。
傾斜部１９６は、この形態では、ＳｉＣエピタキシャル層１２２において高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域を横切って低濃度領域１２２ｂに至っている。傾斜部１９６からは、高濃度領域１２２ａおよび低濃度領域１２２ｂが露出している。
傾斜部１９６の下側端部１９６ｂは、低濃度領域１２２ｂに位置している。傾斜部１９６の下側端部１９６ｂは、低濃度領域１２２ｂにおいて側面１０５Ａ～１０５Ｄに接続されている。傾斜部１９６の下側端部１９６ｂは、第２主面１０４に向かう湾曲状に形成されていてもよい。
以上、ＳｉＣ半導体装置２１３を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図４８は、図４４に対応する領域の拡大図であって、本発明の第２４実施形態に係るＳｉＣ半導体装置２１４を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図４８を参照して、傾斜部１９６は、この形態では、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域を横切ってＳｉＣ半導体基板１２１に至っている。傾斜部１９６からは、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２が露出している。
傾斜部１９６の下側端部１９６ｂは、ＳｉＣ半導体基板１２１を露出させている。傾斜部１９６の下側端部１９６ｂは、ＳｉＣ半導体基板１２１において側面１０５Ａ～１０５Ｄに接続されている。傾斜部１９６の下側端部１９６ｂは、第２主面１０４に向かう湾曲状に形成されていてもよい。
改質層１９７は、この形態では、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域を横切ってＳｉＣ半導体基板１２１に至っている。改質層１９７は、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２を被覆している。改質層１９７の上側被覆部１９７ａは、ＳｉＣエピタキシャル層１２２を被覆している。改質層１９７の下側被覆部１９７ｂは、ＳｉＣ半導体基板１２１を被覆している。
以上、ＳｉＣ半導体装置２１４を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図４９は、図４４に対応する領域の拡大図であって、本発明の第２５実施形態に係るＳｉＣ半導体装置２１５を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図４９を参照して、ＳｉＣ半導体装置２１５は、改質層１９７を有さない。ＳｉＣ半導体装置２１５では、ＳｉＣ半導体層１０２の角部に傾斜部１９６だけが形成されている。
傾斜部１９６は、この形態では、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域を横切ってＳｉＣ半導体基板１２１に至っている。傾斜部１９６からは、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２が露出している。
傾斜部１９６の下側端部１９６ｂは、ＳｉＣ半導体基板１２１を露出させている。傾斜部１９６の下側端部１９６ｂは、ＳｉＣ半導体基板１２１において側面１０５Ａ～１０５Ｄに接続されている。傾斜部１９６の下側端部１９６ｂは、第２主面１０４に向かう湾曲状に形成されていてもよい。
以上、ＳｉＣ半導体装置２１５を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５０は、図４４に対応する領域の拡大図であって、本発明の第２６実施形態に係るＳｉＣ半導体装置２１６を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図５０を参照して、ＳｉＣ半導体装置２１６は、ＳｉＣ半導体層１０２の角部において傾斜部１９６を有さない。ＳｉＣ半導体装置２１６は側面１０５Ａ～１０５Ｄの厚さ方向途中部に形成された改質層１９７を含む。
改質層１９７は、より具体的には、側面１０５Ａ～１０５ＤにおいてＳｉＣエピタキシャル層１２２の厚さ方向途中部に形成されている。改質層１９７は、ＳｉＣエピタキシャル層１２２において外側主面１６２から第２主面１０４側に間隔を空けて形成されている。改質層１９７は、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域から外側主面１６２側に間隔を空けて形成されている。
改質層１９７は、高濃度領域１２２ａに位置していてもよい。改質層１９７は、外側主面１６２および低濃度領域１２２ｂから間隔を空けて高濃度領域１２２ａに形成されていてもよい。改質層１９７は、低濃度領域１２２ｂに位置していてもよい。改質層１９７は、ＳｉＣ半導体基板１２１および高濃度領域１２２ａから間隔を空けて低濃度領域１２２ｂに形成されていてもよい。
改質層１９７は、高濃度領域１２２ａおよび低濃度領域１２２ｂに形成されていてもよい。改質層１９７は、高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域を横切るように形成されていてもよい。
以上、ＳｉＣ半導体装置２１６を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５１は、図４４に対応する領域の拡大図であって、本発明の第２７実施形態に係るＳｉＣ半導体装置２１７を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図５１を参照して、ＳｉＣ半導体装置２１７は、ＳｉＣ半導体層１０２の角部において傾斜部１９６を有さない。ＳｉＣ半導体装置２１７は、側面１０５Ａ～１０５Ｄの厚さ方向途中部に形成された改質層１９７を含む。
改質層１９７は、より具体的には、側面１０５Ａ～１０５ＤにおいてＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２に形成されている。改質層１９７は、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の境界領域を横切るように形成されている。
改質層１９７は、側面１０５Ａ～１０５Ｄにおいて外側主面１６２から第２主面１０４側に間隔を空けて形成されている。改質層１９７は、側面１０５Ａ～１０５Ｄにおいて第２主面１０４から外側主面１６２側に間隔を空けて形成されている。
改質層１９７は、外側主面１６２側に位置する上端部および第２主面１０４側に位置する下端部を有している。改質層１９７の上端部は、ＳｉＣエピタキシャル層１２２に位置している。改質層１９７の上端部は、低濃度領域１２２ｂに位置していてもよい。改質層１９７の上端部は、高濃度領域１２２ａおよび低濃度領域１２２ｂの境界領域を横切って高濃度領域１２２ａに位置していてもよい。改質層１９７の下端部は、ＳｉＣ半導体基板１２１に位置している。
以上、ＳｉＣ半導体装置２１７を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５２は、図４４に対応する領域の断面図であって、本発明の第２８実施形態に係るＳｉＣ半導体装置２１８を示す断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図５２を参照して、外側領域１０７において第２主面１０４に形成された傾斜部１９６および改質層１９７を含む。
傾斜部１９６は、第２主面１０４および側面１０５Ａ～１０５Ｄを接続する角部に形成されている。ＳｉＣ半導体層１０２の角部は、第２主面１０４および側面１０５Ａ，１０５Ｃを接続する角部を含む。また、ＳｉＣ半導体層１０２の角部は、第２主面１０４および側面１０５Ｂ，１０５Ｄを接続する角部を含む。
傾斜部１９６は、第２主面１０４から側面１０５Ａ～１０５Ｄに向かって下り傾斜している。傾斜部１９６は、ＳｉＣ半導体層１０２の角部において、第２主面１０４から第１主面１０３に向かって窪んだ窪みの内壁によって形成されている。
傾斜部１９６は、ＳｉＣ半導体基板１２１に形成されている。傾斜部１９６は、より具体的には、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の境界領域に対して、第２主面１０４側に間隔を空けて形成されている。
傾斜部１９６は、上側端部１９６ｄおよび下側端部１９６ｅを有している。傾斜部１９６の上側端部１９６ｄは、外側主面１６２側に位置している。傾斜部１９６の下側端部１９６ｅは、第２主面１０４側に位置している。傾斜部１９６の上側端部１９６ｄは、側面１０５Ａ～１０５Ｄに連なっている。傾斜部１９６の上側端部１９６ｄは、外側主面１６２に向かう湾曲状に形成されていてもよい。傾斜部１９６の下側端部１９６ｅは、第２主面１０４に接続されている。
傾斜部１９６の幅ＷＩは、側面１０５Ａ～１０５Ｄの面内ばらつき以下であってもよい。傾斜部１９６の幅ＷＩは、側面１０５Ａ～１０５Ｄの面内ばらつき未満であってもよい。傾斜部１９６の幅ＷＩは、平面視において傾斜部１９６が延びる方向に直交する方向の幅である。
傾斜部１９６の幅ＷＩは、０μｍを超えて１０μｍ以下であってもよい。傾斜部１９６の幅ＷＩは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、傾斜部１９６の幅ＷＩは、０μｍを超えて５μｍ以下であることが好ましい。傾斜部１９６の幅ＷＩは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
傾斜部１９６の深さＤは、０μｍを超えて３０μｍ以下であってもよい。傾斜部１９６の深さＤは、法線方向Ｎに関して、第２主面１０４から傾斜部１９６の上側端部１９６ｄまでの距離である。傾斜部１９６の深さＤは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、傾斜部１９６の深さＤは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１９７は、第２主面１０４および側面１０５Ａ～１０５Ｄを接続する角部に沿って形成されている。改質層１９７は、ＳｉＣ半導体基板１２１に形成されている。改質層１９７は、より具体的には、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の間の境界領域に対して第２主面１０４側の領域に形成されている。
改質層１９７は、第２主面１０４および側面１０５Ａ，１０５Ｃを接続する角部に沿って形成されている。改質層１９７は、第２主面１０４および側面１０５Ｂ，１０５Ｄを接続する角部に沿って形成されている。つまり、改質層１９７は、［１－１００］方向および［１１－２０］方向に沿って帯状に延びている。
改質層１９７は、この形態では、第２主面１０４に対して平行な方向に沿って側面１０５Ａ～１０５Ｄを帯状に延びている。改質層１９７は、側面１０５Ａ～１０５Ｄにおいて外側領域１０７を取り囲む環状（たとえば無端状）に形成されている。
改質層１９７の幅ＷＭは、側面１０５Ａ～１０５Ｄの面内ばらつき以下であってもよい。改質層１９７の幅ＷＭは、側面１０５Ａ～１０５Ｄの面内ばらつき未満であってもよい。改質層１９７の幅ＷＭは、平面視において改質層１９７が延びる方向に直交する方向の幅である。
改質層１９７の幅ＷＭは、０μｍを超えて１０μｍ以下であってもよい。改質層１９７の幅ＷＭは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、改質層１９７の幅ＷＭは、０μｍを超えて５μｍ以下であることが好ましい。改質層１９７の幅ＷＭは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
改質層１９７の厚さＴは、０μｍを超えて３０μｍ以下であってもよい。改質層１９７の厚さＴは、改質層１９７において法線方向Ｎに沿う厚さである。改質層１９７の厚さＴは、０μｍを超えて５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上２５μｍ以下、または、２５μｍ以上３０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、改質層１９７の厚さＴは、０μｍを超えて１５μｍ以下であることが好ましい。
改質層１９７は、ＳｉＣ半導体層１０２の傾斜部１９６に沿って膜状に形成されている。改質層１９７において傾斜部１９６の底壁を被覆する部分の厚さは、改質層１９７において傾斜部１９６の側壁を被覆する部分の厚さよりも大きくてもよい。改質層１９７は、傾斜部１９６の内壁に沿って一様な厚さで形成されてもよい。
改質層１９７は、上側被覆部１９７ｄおよび下側被覆部１９７ｅを含む。改質層１９７の上側被覆部１９７ｄは、傾斜部１９６の上側端部１９６ｄを被覆している。改質層１９７の下側被覆部１９７ｅは、傾斜部１９６の下側端部１９６ｅを被覆している。
改質層１９７の上側被覆部１９７ｄは、側面１０５Ａ～１０５Ｄに接続された接続部１９７ｆを含む。改質層１９７の接続部１９７ｆは、改質層１９７において劈開された部分であってもよい。改質層１９７の接続部１９７ｆは、側面１０５Ａ～１０５Ｄに対して面一に形成されていてもよい。
以上、ＳｉＣ半導体装置２１８を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５３は、図４４に対応する領域の断面図であって、本発明の第２９実施形態に係るＳｉＣ半導体装置２１９を示す断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
ＳｉＣ半導体装置２１９は、改質層１９７を有さない。ＳｉＣ半導体装置２１９は、側面１０５Ａ～１０５Ｄにおいて第２主面１０４側の領域に形成された傾斜部１９６を含む。傾斜部１９６は、第２主面１０４および側面１０５Ａ～１０５Ｄを接続する角部に形成されている。
ＳｉＣ半導体層１０２の角部は、第２主面１０４および側面１０５Ａ，１０５Ｃを接続する角部を含む。また、ＳｉＣ半導体層１０２の角部は、第２主面１０４および側面１０５Ｂ，１０５Ｄを接続する角部を含む。
傾斜部１９６は、第２主面１０４から側面１０５Ａ～１０５Ｄに向かって下り傾斜している。傾斜部１９６は、ＳｉＣ半導体層１０２の角部において、第２主面１０４から第２主面１０４に向かって窪んだ窪みの内壁によって形成されている。
傾斜部１９６は、ＳｉＣ半導体基板１２１に形成されている。傾斜部１９６は、より具体的には、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の境界領域に対して第２主面１０４側に間隔を空けて形成されている。
傾斜部１９６は、上側端部１９６ｄおよび下側端部１９６ｅを有している。傾斜部１９６の上側端部１９６ｄは、外側主面１６２側に位置している。傾斜部１９６の下側端部１９６ｅは、第２主面１０４側に位置している。傾斜部１９６の上側端部１９６ｄは、側面１０５Ａ～１０５Ｄに連なっている。傾斜部１９６の上側端部１９６ｄは、外側主面１６２に向かう湾曲状に形成されていてもよい。傾斜部１９６の下側端部１９６ｅは、第２主面１０４に接続されている。
傾斜部１９６の幅ＷＩは、側面１０５Ａ～１０５Ｄの面内ばらつき以下であってもよい。傾斜部１９６の幅ＷＩは、側面１０５Ａ～１０５Ｄの面内ばらつき未満であってもよい。傾斜部１９６の幅ＷＩは、平面視において傾斜部１９６が延びる方向に直交する方向の幅である。
傾斜部１９６の幅ＷＩは、０μｍを超えて１０μｍ以下であってもよい。傾斜部１９６の幅ＷＩは、０μｍを超えて２．５μｍ以下、２．５μｍ以上５μｍ以下、５μｍ以上７．５μｍ以下、または、７．５μｍ以上１０μｍ以下であってもよい。ＳｉＣ半導体層１０２の厚さが１５０μｍ以下である場合、傾斜部１９６の幅ＷＩは、０μｍを超えて５μｍ以下であることが好ましい。傾斜部１９６の幅ＷＩは、０μｍを超えて２．５μｍ以下であることがさらに好ましい。
以上、ＳｉＣ半導体装置２１９を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５４は、図４４に対応する領域の断面図であって、本発明の第３０実施形態に係るＳｉＣ半導体装置２２０を示す断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図５４を参照して、ＳｉＣ半導体装置２１１は、ＳｉＣ半導体層１０２の第１主面１０３側の角部および第２主面１０４側の角部において傾斜部１９６を有さない。ＳｉＣ半導体装置２１１は、側面１０５Ａ～１０５Ｄの厚さ方向途中部に形成された改質層１９７を含む。
改質層１９７は、より具体的には、側面１０５Ａ～１０５ＤにおいてＳｉＣ半導体基板１２１の厚さ方向途中部に形成されている。改質層１９７は、ＳｉＣ半導体基板１２１において、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２の境界領域から第２主面１０４側に間隔を空けて形成されている。改質層１９７は、第２主面１０４からＳｉＣエピタキシャル層１２２側に間隔を空けて形成されている。
このような改質層１９７は、４Ｈ－ＳｉＣ結晶構造体１の第２主面３（ＳｉＣ半導体層１０２の第２主面１０４）に対してレーザ光を照射する際に、レーザ光の集光点を調整することによって形成される。この場合、４Ｈ－ＳｉＣ結晶構造体１の第２主面３側から改質層１９７が加熱冷却されて、４Ｈ－ＳｉＣ結晶構造体１が劈開される。図２４Ｋの工程は必ずしも実施される必要はない。
以上、ＳｉＣ半導体装置２２０を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５５は、図４２に対応する領域の断面図であって、本発明の第３１実施形態に係るＳｉＣ半導体装置２２１を示す断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造については同一の参照符号を付して説明を省略する。
図５５を参照して、この形態では、外側領域１０７においてＳｉＣ半導体層１０２の第１主面１０３に、アクティブ領域１０６に沿う溝２２２が形成されている。溝２２２は、第１主面１０３を第２主面１０４側に掘り下げることによって形成されている。
溝２２２は、平面視においてアクティブ領域１０６に沿って延びる帯状に形成されている。溝２２２は、この形態では、平面視においてアクティブ領域１０６を取り囲む環状（たとえば無端状）に形成されている。
溝２２２は、内壁２２３、外壁２２４および底壁２２５を含む。溝２２２の内壁２２３は、アクティブ領域１０６側に位置している。溝２２２の内壁２２３は、アクティブ側壁１６４を形成している。溝２２２の外壁２２４は、側面１０５Ａ～１０５Ｄ側に位置している。溝２２２の底壁２２５は、内壁２２３および外壁２２４を接続している。
溝２２２の底壁２２５は、ゲートトレンチ１３１の底壁に対して第２主面１０４側に位置していてもよい。溝２２２は、ソーストレンチ１４１とほぼ等しい深さ位置に形成されていてもよい。つまり、溝２２２の底壁２２５は、ソーストレンチ１４１の底壁とほぼ同一平面上に位置していてもよい。
溝２２２の底壁２２５および第２主面１０４の間の距離は、ソーストレンチ１４１の底壁および第２主面１０４の間の距離とほぼ等しくてもよい。溝２２２の底壁２２５は、ソーストレンチ１４１の底壁に対して第２主面１０４側に位置していてもよい。溝２２２の底壁２２５は、ソーストレンチ１４１の底壁に対して、０μｍを超えて１μｍ以下の範囲で第２主面１０４側に位置していてもよい。
溝２２２の底壁２２５は、ＳｉＣエピタキシャル層１２２を露出させている。溝２２２の底壁２２５は、より具体的には、ＳｉＣエピタキシャル層１２２の高濃度領域１２２ａを露出させている。溝２２２の底壁２２５は、高濃度領域１２２ａを挟んで低濃度領域１２２ｂに対向している。
溝２２２の内壁２２３は、アクティブ台地１６３を区画している。外側領域１０７の外壁２２４は、側面１０５Ａ～１０５Ｄとの間で、溝２２２の底壁２２５よりも上方に突出した外側台地２２６を区画している。溝２２２が環状（たとえば無端状）に形成された形態では、外側台地２２６は、平面視において溝２２２を取り囲む環状（たとえば無端状）に形成されている。
外側台地２２６は、台地主面２２７を含む。台地主面２２７は、第１主面１０３の一部を形成している。台地主面２２７は、アクティブ領域１０６のアクティブ主面１６１とほぼ同一平面上に位置している。台地主面２２７は、溝２２２の底壁２２５に対して平行に延びている。
外側台地２２６の台地主面２２７の表層部には、この形態では、ｐ型不純物領域２２８が形成されている。ｐ型不純物領域２２８は、電気的に浮遊状態に形成されている。ｐ型不純物領域２２８は、ボディ領域１２６のｐ型不純物濃度とほぼ等しいｐ型不純物濃度を有していてもよい。
外側台地２２６においてｐ型不純物領域２２８の表層部には、この形態では、ｎ型不純物領域２２９が形成されている。ｎ型不純物領域２２９は、電気的に浮遊状態に形成されている。ｎ型不純物領域２２９は、ソース領域１５３のｎ型不純物濃度とほぼ等しいｎ型不純物濃度を有していてもよい。
前述のダイオード領域１７１、外側ディープウェル領域１７２およびフィールドリミット構造１７３は、溝２２２の底壁２２５に形成されている点を除いて、ＳｉＣ半導体装置１０１に係るダイオード領域１７１、外側ディープウェル領域１７２およびフィールドリミット構造１７３とほぼ同様の構造をそれぞれ有している。
外側絶縁層１８１は、溝２２２の内壁および外側台地２２６の台地主面２２７に沿って膜状に形成されている。溝２２２には、サイドウォール１８２に加えて、外壁サイドウォール２３０が形成されている。
外壁サイドウォール２３０は、溝２２２の外壁２２４を被覆している点を除いて、サイドウォール１８２とほぼ同様の構造を有している。アクティブ側壁１６４およびサイドウォール１８２の説明は、溝２２２の外壁２２４および外壁サイドウォール２３０の説明に準用される。
樹脂層１１６の接続強度を高めるためのアンカー構造は、この形態では、台地主面２２７に形成されている。アンカー構造は、層間絶縁層１９１において台地主面２２７を被覆する部分に形成された凹凸構造を含む。凹凸構造は、層間絶縁層１９１に形成されたアンカー孔１９５を有している。パッシベーション層２０３は、アンカー孔１９５において台地主面２２７に接している。
樹脂層１１６は、このアンカー孔１９５に噛合っている。樹脂層１１６は、この形態では、パッシベーション層２０３を介して、アンカー孔１９５に噛合っている。これにより、第１主面１０３に対する樹脂層１１６の接続強度を高めることができるから、樹脂層１１６の剥離を適切に抑制できる。樹脂層１１６のアンカー構造は、溝２２２の底壁２２５に形成されていてもよい。
前述の傾斜部１９６および改質層１９７は、この形態では、側面１０５Ａ～１０５Ｄおよび台地主面２２７を接続する角部に沿って形成されている。傾斜部１９６および改質層１９７については、第１９～第３０実施形態のうちの少なくとも１つの形態が適用される。傾斜部１９６および改質層１９７の具体的な説明については、省略する。
以上、ＳｉＣ半導体装置２２１を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５６は、図４２に対応する領域の断面図であって、本発明の第３２実施形態に係るＳｉＣ半導体装置２４１を示す断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造については同一の参照符号を付して説明を省略する。
図５６を参照して、この形態では、アクティブ領域１０６のアクティブ主面１６１および外側領域１０７の外側主面１６２が面一に形成されている。アクティブ領域１０６は、この形態では、ボディ領域１２６によって画定されている。
外側主面１６２およびダイオード領域１７１の底部の間の距離は、この形態では、ソーストレンチ１４１の底壁およびコンタクト領域１５４の底部の間の距離とほぼ等しい。
外側主面１６２および外側ディープウェル領域１７２の底部の間の距離は、この形態では、ソーストレンチ１４１の底壁およびディープウェル領域１５５の底部の間の距離とほぼ等しい。
外側主面１６２およびフィールドリミット構造１７３の底部の間の距離は、この形態では、外側主面１６２および外側ディープウェル領域１７２の底部の間の距離とほぼ等しい。
以上、ＳｉＣ半導体装置２４１を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５７は、図４２に対応する領域の断面図であって、本発明の第３３実施形態に係るＳｉＣ半導体装置２５１を示す断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造については同一の参照符号を付して説明を省略する。
図５７を参照して、この形態では、アクティブ領域１０６のアクティブ主面１６１および外側領域１０７の外側主面１６２が面一に形成されている。アクティブ領域１０６は、この形態では、ボディ領域１２６によって画定されている。
ダイオード領域１７１の底部は、コンタクト領域１５４の底部とほぼ等しい深さ位置に形成されていてもよい。つまり、ダイオード領域１７１の底部は、コンタクト領域１５４の底部と同一平面上に位置していてもよい。
外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部とほぼ等しい深さ位置に形成されていてもよい。つまり、外側ディープウェル領域１７２の底部は、ディープウェル領域１５５の底部と同一平面上に位置していてもよい。
フィールドリミット構造１７３の底部は、外側ディープウェル領域１７２の底部とほぼ等しい深さ位置に形成されていてもよい。つまり、フィールドリミット構造１７３の底部は、外側ディープウェル領域１７２の底部と同一平面上に位置していてもよい。
以上、ＳｉＣ半導体装置２５１を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
図５８は、図３８に対応する領域の拡大図であって、本発明の第３４実施形態に係るＳｉＣ半導体装置２６１を示す拡大図である。図５９は、図５８に示すLIX-LIX線に沿う断面図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
図５８および図５９を参照して、ＳｉＣ半導体装置２６１は、アクティブ領域１０６において第１主面１０３（アクティブ主面１６１）に形成された外側ゲートトレンチ２６２を含む。外側ゲートトレンチ２６２は、アクティブ領域１０６（アクティブ側壁１６４）の周縁部に沿って帯状に延びる
外側ゲートトレンチ２６２は、第１主面１０３においてゲートフィンガー１１１（外側ゲートフィンガー１１１Ａ）の直下の領域に形成されている。外側ゲートトレンチ２６２は、ゲートフィンガー１１１（外側ゲートフィンガー１１１Ａ）に沿って延びている。
外側ゲートトレンチ２６２は、より具体的には、ＳｉＣ半導体層１０２の３つの側面１０５Ａ，１０５Ｂ，１０５Ｄに沿って形成され、アクティブ領域１０６の内方領域を３方向から区画している。外側ゲートトレンチ２６２は、アクティブ領域１０６の内方領域を取り囲む環状（たとえば無端状）に形成されていてもよい。
外側ゲートトレンチ２６２は、各ゲートトレンチ１３１のコンタクトトレンチ部１３１ｂに連通している。これにより、外側ゲートトレンチ２６２およびゲートトレンチ１３１が、一つのトレンチによって形成されている。
外側ゲートトレンチ２６２には、ゲート絶縁層１３４を挟んでゲート配線層１３６が埋め込まれている。ゲート配線層１３６は、ゲートトレンチ１３１および外側ゲートトレンチ２６２の連通部においてゲート電極層１３５に接続されている。
外側ゲートトレンチ２６２には、ゲート配線層１３６の上面を被覆する低抵抗電極層１５９が形成されていてもよい。この場合、ゲート電極層１３５を被覆する低抵抗電極層１５９およびゲート配線層１３６を被覆する低抵抗電極層１５９は、一つのトレンチ内に形成される。
以上、ＳｉＣ半導体装置２６１を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。また、ＳｉＣ半導体装置２６１によれば、ゲート配線層１３６を第１主面１０３の上に引き出す必要がない。
これにより、ゲートトレンチ１３１や外側ゲートトレンチ２６２の開口エッジ部において、ゲート配線層１３６がゲート絶縁層１３４を挟んでＳｉＣ半導体層１０２に対向することを抑制できる。その結果、ゲートトレンチ１３１の開口エッジ部における電界の集中を抑制できる。
図６０は、図３８に対応する領域の拡大図であって、本発明の第３５実施形態に係るＳｉＣ半導体装置２７１を示す拡大図である。以下では、ＳｉＣ半導体装置１０１に対して述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
図６０を参照して、ゲートトレンチ１３１は、この形態では、平面視において第１方向Ｘに沿って延びる複数のゲートトレンチ１３１、および、第２方向Ｙに沿って延びる複数のゲートトレンチ１３１を一体的に含む格子形状に形成されている。
第１主面１０３には、ゲートトレンチ１３１によって複数のセル領域２７２が行列状に区画されている。各セル領域２７２は、平面視において四角形状に形成されている。ソーストレンチ１４１は、複数のセル領域２７２にそれぞれ形成されている。ソーストレンチ１４１は、平面視において四角形状に形成されていてもよい。
図６０のXXXIX-XXXIX線に沿う断面図は、図３９に示す断面図に対応している。図６０のXL-XL線に沿う断面図は、図４０に示す断面図に対応している。
以上、ＳｉＣ半導体装置２７１を製造する場合であっても、第２０実施形態において述べた効果と同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明は他の形態で実施できる。
前述の第１１～第３５実施形態では、ＳｉＣ半導体層２２，１０２の側面２５Ａ～２５Ｄ，１０５Ａ～１０５Ｄが、［１１－２０］方向および［１－１００］方向に沿って形成される例について説明した。しかし、側面２５Ａ～２５Ｄ，１０５Ａ～１０５Ｄは、［１１－２０］方向および［１－１００］方向に代えて、［１１－２０］方向に等価な結晶方向および［１－１００］方向に等価な結晶方向に沿って形成されていてもよい。
つまり、側面２５Ａ～２５Ｄ，１０５Ａ～１０５Ｄは、［１１－２０］方向に代えて、［－１２－１０］方向、［－２１１０］方向、［－１－１２０］方向、［１－２１０］方向または［２－１－１０］方向に沿って形成されていてもよい。また、側面２５Ａ～２５Ｄ，１０５Ａ～１０５Ｄは、［１－１００］方向に代えて、［０１－１０］方向、［－１１００］方向、［－１０１０］方向、［０－１１０］方向または［１０－１０］方向に沿って形成されていてもよい。
ＳｉＣ半導体層２２，１０２が平面視において長方形状に形成されている場合、側面２５Ａ～２５Ｄ，１０５Ａ～１０５Ｄのうちの長辺を形成する側面が、最近接原子方向に沿って形成されていることが好ましい。
前述の第２０～第３５実施形態では、ｐ型不純物が添加されたｐ型ポリシリコンを含むゲート電極層１３５およびゲート配線層１３６が形成された例について説明した。しかし、ゲート閾値電圧Ｖｔｈの増加を重視しない場合には、ゲート電極層１３５およびゲート配線層１３６は、ｐ型ポリシリコンに代えて、ｎ型不純物が添加されたｎ型ポリシリコンを含んでいてもよい。
この場合、低抵抗電極層１５９は、ゲート電極層１３５（ｎ型ポリシリコン）をシリサイド化したｎ型ポリサイドを含んでいてもよい。この構造の場合、ゲート抵抗の低減を図ることができる。
前述の第２０～第３５実施形態では、ＳｉＣ半導体層１０２が、ＳｉＣ半導体基板１２１およびＳｉＣエピタキシャル層１２２を含む積層構造を有している例について説明した。しかし、ＳｉＣ半導体層１０２は、ＳｉＣ半導体基板１２１またはＳｉＣエピタキシャル層１２２からなる単層構造を有していてもよい。ｎ＋型ドレイン領域は第２主面１０４に対するｎ型不純物の注入によって形成されてもよい。
前述の第２０～第３５実施形態では、エピタキシャル成長法によって、高濃度領域１２２ａおよび低濃度領域１２２ｂを有するＳｉＣエピタキシャル層１２２が形成される例について説明した。しかし、ＳｉＣエピタキシャル層１２２は、以下のような工程によっても形成され得る。
まず、エピタキシャル成長法によって比較的低いｎ型不純物濃度を有するＳｉＣエピタキシャル層１２２を形成する。次に、イオン注入法によって、ＳｉＣエピタキシャル層１２２の表層部にｎ型不純物を導入する。これにより、高濃度領域１２２ａおよび低濃度領域１２２ｂを有するＳｉＣエピタキシャル層１２２が形成される。
前述の第２０～第３５実施形態において、ソース電極層１４３がポリシリコン（ｎ型ポリシリコンまたはｐ型ポリシリコン）を含む場合、ソーストレンチ１４１内においてソース電極層１４３を被覆する低抵抗電極層（１５９）が形成されていてもよい。
前述の第２０～第３５実施形態において、ｎ＋型のＳｉＣ半導体基板１２１に代えて、ｐ＋型のＳｉＣ半導体基板（１２１）が採用されてもよい。この構造によれば、ＭＩＳＦＥＴに代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を提供できる。
この場合、ＭＩＳＦＥＴの「ソース」が、ＩＧＢＴの「エミッタ」に読み替えられる。また、ＭＩＳＦＥＴの「ドレイン」が、ＩＧＢＴの「コレクタ」に読み替えられる。ＭＩＳＦＥＴに代えてＩＧＢＴが採用された場合であっても、前述の第２０～第３５実施形態において述べた効果と同様の効果を奏することができる。
前述各実施形態において、各半導体部分の導電型が反転された構造が採用されてもよい。つまり、ｐ型の部分がｎ型に形成され、ｎ型の部分がｐ型に形成されてもよい。
前述各実施形態では、４Ｈ－ＳｉＣ結晶構造体１が劈開される例について説明した。しかし、４Ｈ－ＳｉＣ結晶構造体１は、ダイシングブレード等によって切断されてもよい。この場合も、４Ｈ－ＳｉＣ結晶構造体１を異なる２方向から適切に切断できる。しかし、この場合にはダイシングブレードの摩耗や切断時間の長期化が懸念されるため、劈開の方が好ましい。
前述の各実施形態の着想および技術的思想は、ＳｉＣ半導体装置以外の半導体装置にも適用できる。たとえば、前述の各実施形態の着想および技術的思想は、六方晶からなる結晶構造体を備えた半導体レーザ装置や、六方晶からなる結晶構造体を備えた半導体発光装置にも適用できる。
この明細書は、第１～第３５実施形態に示された特徴の如何なる組み合わせ形態をも制限しない。第１～第３５実施形態は、それらの間で任意の態様および任意の形態において組み合わせることができる。
以下、この明細書および図面から抽出される特徴の例を示す。
［Ａ１］六方晶からなる結晶構造体を用意する工程と、前記結晶構造体の最近接原子方向に交差する交差方向に沿って前記結晶構造体を切断し、前記結晶構造体に第１切断部を形成する第１切断工程と、前記最近接原子方向に沿って前記結晶構造体を切断し、前記結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、結晶切断方法。
この結晶切断方法によれば、結晶構造体は、第１切断工程において最近接原子方向の交差方向に沿って切断される。結晶構造体は、第２切断工程において最近接原子方向に沿って切断される。
第１切断工程では、未切断の結晶構造体が切断されるので、結晶構造体に対する応力が不連続にならない。これにより、第１切断部において隆起部の発生を抑制できる。一方、第２切断工程では、結晶構造体が最近接原子方向の交差方向に切断されているため、結晶構造体に対する応力が不連続になる。しかし、第２切断工程では、最近接原子方向に沿って結晶構造体に応力が加えられ、最近接原子方向に沿って結晶構造体が切断される。
これにより、第２切断部における隆起部の発生を抑制できるから、第１切断部および第２切断部の平坦性を高めることができる。よって、六方晶からなる結晶構造体を異なる２方向から適切に切断できる結晶切断方法を提供できる。
［Ａ２］前記第１切断工程は、前記交差方向に沿って前記結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記最近接原子方向に沿って前記結晶構造体を劈開する第２劈開工程を含む、Ａ１に記載の結晶切断方法。
［Ａ３］前記第１切断工程に先立って、前記結晶構造体において前記交差方向に沿って劈開すべき領域を加熱することにより、前記交差方向に沿う第１劈開ラインを形成する工程と、前記第２切断工程に先立って、前記結晶構造体において前記最近接原子方向に沿って劈開すべき領域を加熱することにより、前記最近接原子方向に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１切断工程は、前記第１劈開ラインを起点に前記結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記第２劈開ラインを起点に前記結晶構造体を劈開する第２劈開工程を含む、Ａ２に記載の結晶切断方法。
［Ａ４］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記結晶構造体に形成する工程を含む、Ａ３に記載の結晶切断方法。
［Ａ５］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記結晶構造体を劈開する工程を含む、Ａ３またはＡ４に記載の結晶切断方法。
［Ａ６］前記最近接原子方向は、前記六方晶の［１１－２０］方向、［－１２－１０］方向または［－２１１０］方向である、Ａ１～Ａ５のいずれか一つに記載の結晶切断方法。
［Ａ７］前記結晶構造体は、結晶面としてのシリコン面およびカーボン面を有するＳｉＣ結晶構造体からなり、前記最近接原子方向は、前記シリコン面の法線方向から見た平面視において最近接するＳｉ原子の配列方向である、Ａ１～Ａ６のいずれか一つに記載の結晶切断方法。
［Ｂ１］結晶面としてのシリコン面およびカーボン面を有する六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記シリコン面の法線方向から見た平面視において最近接するＳｉ原子の配列方向に交差する交差方向に沿って前記ＳｉＣ結晶構造体を劈開し、前記ＳｉＣ結晶構造体に第１劈開部を形成する第１劈開工程と、前記配列方向に沿って前記ＳｉＣ結晶構造体を劈開し、前記ＳｉＣ結晶構造体に前記第１劈開部を横切る第２劈開部を形成する第２劈開工程と、を含む、結晶切断方法。
この結晶切断方法によれば、ＳｉＣ結晶構造体は、第１劈開工程において最近接原子方向の交差方向に沿って劈開される。ＳｉＣ結晶構造体は、第２劈開工程において最近接原子方向に沿って劈開される。
第１劈開工程では、未切断のＳｉＣ結晶構造体が劈開されるので、ＳｉＣ結晶構造体に対する応力が不連続にならない。これにより、第１劈開部において隆起部の発生を抑制できる。一方、第２劈開工程では、ＳｉＣ結晶構造体が最近接原子方向の交差方向に劈開されているため、ＳｉＣ結晶構造体に対する応力が不連続になる。しかし、第２劈開工程では、最近接原子方向に沿ってＳｉＣ結晶構造体に応力が加えられ、最近接原子方向に沿ってＳｉＣ結晶構造体が劈開される。
これにより、第２劈開部において隆起部の発生を抑制できるから、第１劈開部および第２劈開部の平坦性を高めることができる。よって、六方晶からなるＳｉＣ結晶構造体を異なる２方向から適切に切断できる結晶切断方法を提供できる。
［Ｂ２］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記交差方向に沿って劈開すべき領域を加熱することにより、前記交差方向に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記配列方向に沿って劈開すべき領域を加熱することにより、前記配列方向に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｂ１に記載の結晶切断方法。
［Ｂ３］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｂ２に記載の結晶切断方法。
［Ｂ４］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板を含み、前記第１劈開ラインを形成する工程において、前記第１改質層は前記ＳｉＣ半導体基板の外面に形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は前記ＳｉＣ半導体基板の外面に形成される、Ｂ３に記載の結晶切断方法。
［Ｂ５］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記第１劈開ラインを形成する工程において、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｂ３に記載の結晶切断方法。
［Ｂ６］前記第１劈開ラインを形成する工程において、前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｂ５に記載の結晶切断方法。
［Ｂ７］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｂ２～Ｂ６のいずれか一つに記載の結晶切断方法。
［Ｂ８］前記ＳｉＣ結晶構造体は、２Ｈ－ＳｉＣ、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣを含む、Ｂ１～Ｂ７のいずれか一つに記載の結晶切断方法。
［Ｂ９］前記配列方向は、前記六方晶の［１１－２０］方向、［－１２－１０］方向または［－２１１０］方向である、Ｂ１～Ｂ８のいずれか一つに記載の結晶切断方法。
［Ｃ１］結晶面としてのシリコン面およびカーボン面を有する六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記シリコン面の法線方向から見た平面視において最近接するＳｉ原子の配列方向に沿う配列方向辺、および、前記配列方向に交差する交差方向に沿う交差方向辺を有する四角形状のデバイス領域を前記ＳｉＣ結晶構造体に設定し、前記デバイス領域に機能デバイスを形成する工程と、前記デバイス領域の前記交差方向辺に沿って前記ＳｉＣ結晶構造体を劈開し、前記ＳｉＣ結晶構造体に第１劈開部を形成する第１劈開工程と、前記デバイス領域の前記配列方向辺に沿って前記ＳｉＣ結晶構造体を劈開し、前記ＳｉＣ結晶構造体に前記第１劈開部を横切る第２劈開部を形成する第２劈開工程と、を含む、ＳｉＣ半導体装置の製造方法。
このＳｉＣ半導体装置の製造方法によれば、ＳｉＣ結晶構造体は、第１劈開工程において最近接原子方向の交差方向に沿って劈開される。ＳｉＣ結晶構造体は、第２劈開工程において最近接原子方向に沿って劈開される。
第１劈開工程では、ＳｉＣ結晶構造体が劈開されていないので、ＳｉＣ結晶構造体に対する応力が不連続にならない。これにより、第１劈開部において隆起部の発生を抑制できる。一方、第２劈開工程では、ＳｉＣ結晶構造体が最近接原子方向の交差方向に劈開されているため、ＳｉＣ結晶構造体に対する応力が不連続になる。しかし、第２劈開工程では、最近接原子方向に沿ってＳｉＣ結晶構造体に応力が加えられ、最近接原子方向に沿ってＳｉＣ結晶構造体が劈開される。
これにより、第２劈開部において隆起部の発生を抑制できるから、第１劈開部および第２劈開部の平坦性を高めることができる。よって、六方晶からなるＳｉＣ結晶構造体を異なる２方向から適切に切断できるＳｉＣ半導体装置の製造方法を提供できる。
［Ｃ２］前記機能デバイスを形成する工程は、前記配列方向および前記交差方向に沿う行列状の配列で複数の前記デバイス領域を前記ＳｉＣ結晶構造体に設定し、複数の前記デバイス領域に前記機能デバイスをそれぞれ形成する工程を含み、前記第１劈開工程は、複数の前記デバイス領域の前記交差方向辺に沿って前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、複数の前記デバイス領域の前記配列方向辺に沿って前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｃ１に記載のＳｉＣ半導体装置の製造方法。
［Ｃ３］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記交差方向辺に沿う領域を加熱することにより、前記デバイス領域の前記交差方向辺に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記配列方向辺に沿う領域を加熱することにより、前記デバイス領域の前記配列方向辺に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｃ１またはＣ２に記載のＳｉＣ半導体装置の製造方法。
［Ｃ４］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｃ３に記載のＳｉＣ半導体装置の製造方法。
［Ｃ５］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記デバイス領域は、前記ＳｉＣエピタキシャル層の外面に設定され、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｃ４に記載のＳｉＣ半導体装置の製造方法。
［Ｃ６］前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｃ５に記載のＳｉＣ半導体装置の製造方法。
［Ｃ７］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｃ３～Ｃ６のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｃ８］前記ＳｉＣ結晶構造体は、２Ｈ－ＳｉＣ、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣを含む、Ｃ１～Ｃ７のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｃ９］前記配列方向は、前記六方晶の［１１－２０］方向、［－１２－１０］方向または［－２１１０］方向である、Ｃ１～Ｃ８のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｄ１］結晶面としてのシリコン面およびカーボン面を有する六方晶からなり、一方側の第１主面、他方側の第２主面、前記第１主面および前記第２主面を接続し、前記シリコン面の法線方向から見た平面視において最近接するＳｉ原子の配列方向に沿って延びる第１側面、ならびに、前記第１主面および前記第２主面を接続し、前記平面視において前記配列方向に交差する交差方向に沿って延び、前記配列方向に沿う面内ばらつきが２０μｍ以下である第２側面を有するＳｉＣ半導体層を含む、ＳｉＣ半導体装置。
［Ｄ２］前記第１側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｄ１に記載のＳｉＣ半導体装置。
［Ｄ３］前記第１改質層は、前記第１主面から露出しており、前記第２改質層は、前記第１主面から露出している、Ｄ２に記載のＳｉＣ半導体装置。
［Ｄ４］前記第１改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されており、前記第２改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されている、Ｄ２に記載のＳｉＣ半導体装置。
［Ｄ５］前記ＳｉＣ半導体層は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有しており、前記ＳｉＣ半導体層の前記第１主面は、前記ＳｉＣエピタキシャル層によって形成されており、前記ＳｉＣ半導体層の前記第２主面は、前記ＳｉＣ半導体基板によって形成されており、前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っており、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っている、Ｄ２に記載のＳｉＣ半導体装置。
［Ｄ６］前記第１側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｄ１に記載のＳｉＣ半導体装置。
［Ｄ７］前記第１改質層は、前記第２主面から露出しており、前記第２改質層は、前記第２主面から露出している、Ｄ６に記載のＳｉＣ半導体装置。
［Ｄ８］前記第１改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されており、前記第２改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されている、Ｄ６に記載のＳｉＣ半導体装置。
［Ｄ９］前記ＳｉＣ半導体層は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有しており、前記ＳｉＣ半導体層の前記第１主面は、前記ＳｉＣエピタキシャル層によって形成されており、前記ＳｉＣ半導体層の前記第２主面は、前記ＳｉＣ半導体基板によって形成されており、前記第１改質層は、前記ＳｉＣ半導体基板に形成されており、前記第２改質層は、前記ＳｉＣ半導体基板に形成されている、Ｄ６～Ｄ８のいずれか一つに記載のＳｉＣ半導体装置。
［Ｄ１０］前記配列方向は、前記六方晶の［１１－２０］方向、［－１２－１０］方向または［－２１１０］方向である、Ｄ１～Ｄ９のいずれか一つに記載のＳｉＣ半導体装置。
［Ｅ１］ＳｉＣを含むＳｉＣ加工対象を用意する工程と、前記ＳｉＣ加工対象の外面を選択的に加熱し、前記ＳｉＣ加工対象の外面にＳｉＣが他の性質に改質した改質層を形成する工程と、前記ＳｉＣ加工対象を残存させながら前記改質層の一部または全部を除去する工程と、を含む、ＳｉＣ加工方法。
このＳｉＣ加工方法によれば、改質層の形成工程および改質層の除去工程によって、高硬度のＳｉＣ加工対象の外面を加工できる。
［Ｅ２］前記改質層は、厚さ方向に沿って異なるカーボン密度を有する、Ｅ１に記載のＳｉＣ加工方法。
［Ｅ３］前記改質層は、カーボン密度よりも高いシリコン密度を有している、Ｅ１またはＥ２に記載のＳｉＣ加工方法。
［Ｅ４］前記改質層は、前記ＳｉＣ加工対象のＳｉＣがＳｉに改質したＳｉ改質層を含む、Ｅ１～Ｅ３のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ５］前記ＳｉＣ加工対象は、ＳｉＣからＣ原子が脱離する温度まで加熱される、Ｅ１～Ｅ４のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ６］前記ＳｉＣ加工対象は、ＳｉＣからＣ原子が昇華する温度まで加熱される、Ｅ１～Ｅ５のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ７］前記改質層の一部または全部は、エッチング法によって除去される、Ｅ１～Ｅ６のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ８］前記ＳｉＣ加工対象は、ＳｉＣ半導体基板を含み、前記改質層は、ＳｉＣ半導体基板の外面に形成される、Ｅ１～Ｅ７のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ９］前記ＳｉＣ加工対象は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記改質層は、ＳｉＣエピタキシャル層の外面に形成される、Ｅ１～Ｅ７のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ１０］前記ＳｉＣ加工対象は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記改質層は、前記ＳｉＣ半導体基板の外面に形成される、Ｅ１～Ｅ７のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ１１］前記改質層の除去部を起点に前記ＳｉＣ加工対象を劈開する工程をさらに含む、Ｅ１～Ｅ１０のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ１２］前記ＳｉＣ加工対象は、六方晶からなるＳｉＣ単結晶を含む、Ｅ１～Ｅ１１のいずれか一つに記載のＳｉＣ加工方法。
［Ｅ１３］Ｅ１～Ｅ１２のいずれか一つに記載のＳｉＣ加工方法を含む、ＳｉＣ半導体装置の製造方法。
［Ｆ１］４Ｈ－ＳｉＣを含むＳｉＣ結晶構造体を用意する工程と、前記４Ｈ－ＳｉＣの［１－１００］方向に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に第１切断部を形成する第１切断工程と、前記４Ｈ－ＳｉＣの［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、ＳｉＣ結晶切断方法。
このＳｉＣ結晶切断方法によれば、ＳｉＣ結晶構造体は、第１切断工程において最近接原子方向の交差方向である［１－１００］方向に沿って切断される。ＳｉＣ結晶構造体は、第２切断工程において最近接原子方向である［１１－２０］方向に沿って切断される。
第１切断工程では、未切断のＳｉＣ結晶構造体が切断されるので、ＳｉＣ結晶構造体に対する応力が不連続にならない。これにより、第１切断部において隆起部の発生を抑制できる。一方、第２切断工程では、ＳｉＣ結晶構造体が最近接原子方向の交差方向に切断されているため、ＳｉＣ結晶構造体に対する応力が不連続になる。しかし、第２切断工程では、最近接原子方向に沿ってＳｉＣ結晶構造体に応力が加えられ、最近接原子方向に沿ってＳｉＣ結晶構造体が切断される。
これにより、第２切断部における隆起部の発生を抑制できるから、第１切断部および第２切断部の平坦性を高めることができる。よって、六方晶からなるＳｉＣ結晶構造体を異なる２方向から適切に切断できるＳｉＣ結晶切断方法を提供できる。
［Ｆ２］前記第１切断工程は、前記［１－１００］方向に沿って前記ＳｉＣ結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を劈開する第２劈開工程を含む、Ｆ１に記載のＳｉＣ結晶切断方法。
［Ｆ３］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記［１－１００］方向に沿って劈開すべき領域を加熱することにより、前記［１－１００］方向に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記［１１－２０］方向に沿って劈開すべき領域を加熱することにより、前記［１１－２０］方向に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記［１－１００］方向に沿って前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｆ２に記載のＳｉＣ結晶切断方法。
［Ｆ４］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｆ３に記載のＳｉＣ結晶切断方法。
［Ｆ５］前記ＳｉＣ結晶構造体は、４Ｈ－ＳｉＣを含むＳｉＣ半導体基板を有し、前記第１劈開ラインを形成する工程において、前記第１改質層は前記ＳｉＣ半導体基板の外面に形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は前記ＳｉＣ半導体基板の外面に形成される、Ｆ４に記載のＳｉＣ結晶切断方法。
［Ｆ６］前記ＳｉＣ結晶構造体は、４Ｈ－ＳｉＣを含むＳｉＣ半導体基板および４Ｈ－ＳｉＣを含むＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有し、前記第１劈開ラインを形成する工程において、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｆ４に記載のＳｉＣ結晶切断方法。
［Ｆ７］前記第１劈開ラインを形成する工程において、前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｆ６に記載のＳｉＣ結晶切断方法。
［Ｆ８］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記［１－１００］方向に沿って前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｆ３～Ｆ７のいずれか一つに記載のＳｉＣ結晶切断方法。
［Ｆ９］前記ＳｉＣ結晶構造体は、板状または盤状に形成されている、Ｆ１～Ｆ８のいずれか一つに記載のＳｉＣ結晶切断方法。
［Ｇ１］六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記ＳｉＣ結晶構造体の［１－１００］方向に沿う［１－１００］方向辺および前記ＳｉＣ結晶構造体の［１１－２０］方向に沿う［１１－２０］方向辺を有する四角形状のデバイス領域を前記ＳｉＣ結晶構造体に設定し、前記デバイス領域に機能デバイスを形成する工程と、前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を切断し、前記［１－１００］方向辺に沿う第１切断部を形成する第１切断工程と、前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を切断し、前記第１切断部を横切り、前記［１１－２０］方向辺に沿う第２切断部を形成する第２切断工程を含む、ＳｉＣ半導体装置の製造方法。
このＳｉＣ半導体装置の製造方法によれば、第２切断工程において、第１切断部および第２切断部を接続する接続部を起点とする隆起部の発生を抑制できる。これにより、第１切断部および第２切断部において平坦性を高めることができる。よって、六方晶からなる結晶構造体を異なる２方向から適切に切断できるＳｉＣ半導体装置の製造方法を提供できる。
［Ｇ２］前記第１切断工程において、前記［１１－２０］方向に沿う面内ばらつきが２０μｍ以下である前記第１切断部が形成される、Ｇ１に記載のＳｉＣ半導体装置の製造方法。
［Ｇ３］前記機能デバイスを形成する工程は、前記［１１－２０］方向および前記［１－１００］方向に沿う行列状の配列で複数の前記デバイス領域を前記ＳｉＣ結晶構造体に設定し、複数の前記デバイス領域に前記機能デバイスをそれぞれ形成する工程を含み、前記第１切断工程は、複数の前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を切断する工程を含み、前記第２切断工程は、複数の前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を切断する工程を含む、Ｇ１またはＧ２に記載のＳｉＣ半導体装置の製造方法。
［Ｇ４］前記第１切断工程は、前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を劈開する第２劈開工程を含む、Ｇ１～Ｇ３のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｇ５］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記［１－１００］方向辺に沿う領域を加熱することにより、前記デバイス領域の前記［１－１００］方向辺に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記［１１－２０］方向辺に沿う領域を加熱することにより、前記デバイス領域の前記［１１－２０］方向辺に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｇ４に記載のＳｉＣ半導体装置の製造方法。
［Ｇ６］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｇ５に記載のＳｉＣ半導体装置の製造方法。
［Ｇ７］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記デバイス領域は、前記ＳｉＣエピタキシャル層の外面に設定され、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｇ６に記載のＳｉＣ半導体装置の製造方法。
［Ｇ８］前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｇ７に記載のＳｉＣ半導体装置の製造方法。
［Ｇ９］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記［１－１００］方向に沿って前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｇ５～Ｇ８のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｇ１０］前記ＳｉＣ結晶構造体は、板状または盤状に形成されている、Ｇ１～Ｇ９のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｇ１１］前記ＳｉＣ結晶構造体は、２Ｈ－ＳｉＣ、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣを含む、Ｇ１～Ｇ１０のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｈ１］六方晶からなり、一方側の第１主面、他方側の第２主面、前記第１主面および前記第２主面を接続し、前記六方晶の最近接原子方向に沿って延びる第１側面、ならびに、前記第１主面および前記第２主面を接続し、前記最近接原子方向に交差する交差方向に沿って延び、前記最近接原子方向に沿う面内ばらつきが２０μｍ以下である第２側面を有する半導体層を含む、半導体装置。
［Ｈ２］前記第１側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｈ１に記載の半導体装置。
［Ｈ３］前記第１改質層は、前記第１主面から露出しており、前記第２改質層は、前記第１主面から露出している、Ｈ２に記載の半導体装置。
［Ｈ４］前記第１改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されており、前記第２改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されている、Ｈ３に記載の半導体装置。
［Ｈ５］前記半導体層は、半導体基板およびエピタキシャル層を含む積層構造を有しており、前記半導体層の前記第１主面は、前記エピタキシャル層によって形成されており、前記半導体層の前記第２主面は、前記半導体基板によって形成されており、前記第１改質層は、前記半導体基板および前記エピタキシャル層の間の境界領域を横切っており、前記第２改質層は、前記半導体基板および前記エピタキシャル層の間の境界領域を横切っている、Ｈ３に記載の半導体装置。
［Ｈ６］前記第１側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｈ１に記載の半導体装置。
［Ｈ７］前記第１改質層は、前記第２主面から露出しており、前記第２改質層は、前記第２主面から露出している、Ｈ６に記載の半導体装置。
［Ｈ８］前記第１改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されており、前記第２改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されている、Ｈ６に記載の半導体装置。
［Ｈ９］前記半導体層は、半導体基板およびエピタキシャル層を含む積層構造を有しており、前記半導体層の前記第１主面は、前記エピタキシャル層によって形成されており、前記半導体層の前記第２主面は、前記半導体基板によって形成されており、前記第１改質層は、前記半導体基板に形成されており、前記第２改質層は、前記半導体基板に形成されている、Ｈ６～Ｈ８のいずれか一つに記載の半導体装置。
［Ｈ１０］前記交差方向は、前記最近接原子方向に直交する方向である、Ｈ１～Ｈ９のいずれか一つに記載の半導体装置。
［Ｈ１１］前記最近接原子方向は、前記六方晶の［１１－２０］方向、［－１２－１０］方向または［－２１１０］方向である、Ｈ１～Ｈ１０のいずれか一つに記載の半導体装置。
［Ｈ１２］前記交差方向は、前記六方晶の［０１－１０］方向、［－１－１００］方向または［－１０１０］方向である、Ｈ１～Ｈ１１のいずれか一つに記載の半導体装置。
［Ｉ１］結晶面としてのシリコン面およびカーボン面を有する六方晶からなり、一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続し、前記シリコン面の法線方向から見た平面視において最近接するＳｉ原子の配列方向および前記配列方向に交差する交差方向に沿って延びる側面を有するＳｉＣ半導体層と、前記ＳｉＣ半導体層の前記側面に形成され、前記ＳｉＣ半導体層の厚さ方向に沿って異なるカーボン密度を有し、結晶構造が他の性質に改質した改質層と、を含む、ＳｉＣ半導体装置。
［Ｉ２］前記改質層は、カーボン密度よりも高いシリコン密度を有している、Ｉ１に記載のＳｉＣ半導体装置。
［Ｉ３］前記改質層は、ＳｉＣ半導体層のＳｉＣがＳｉに改質したＳｉ改質層を含む、Ｉ１またはＩ２に記載のＳｉＣ半導体装置。
［Ｉ４］前記改質層は、Ｓｉアモルファス層を含む、Ｉ１～Ｉ３のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ５］前記改質層は、前記側面において前記第１主面側の領域に形成されている、Ｉ１～Ｉ４のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ６］前記改質層は、前記第１主面から露出している、Ｉ１～Ｉ５のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ７］前記改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されている、Ｉ１～Ｉ５のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ８］前記ＳｉＣ半導体層は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有しており、前記ＳｉＣ半導体層の前記第１主面は、前記ＳｉＣエピタキシャル層によって形成されており、前記ＳｉＣ半導体層の前記第２主面は、前記ＳｉＣ半導体基板によって形成されており、前記改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っている、Ｉ１～Ｉ７のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ９］前記改質層は、前記側面において前記第２主面側の領域に形成されている、Ｉ１～Ｉ４のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ１０］前記改質層は、前記第２主面から露出している、Ｉ９に記載のＳｉＣ半導体装置。
［Ｉ１１］前記改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されている、Ｉ９に記載のＳｉＣ半導体装置。
［Ｉ１２］前記ＳｉＣ半導体層は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有しており、前記ＳｉＣ半導体層の前記第１主面は、前記ＳｉＣエピタキシャル層によって形成されており、前記ＳｉＣ半導体層の前記第２主面は、前記ＳｉＣ半導体基板によって形成されており、前記改質層は、前記ＳｉＣ半導体基板に形成されている、Ｉ９～Ｉ１１のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ１３］前記交差方向は、前記最近接原子方向に直交する方向である、Ｉ１～Ｉ１２のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ１４］前記配列方向は、前記六方晶の［１１－２０］方向、［－１２－１０］方向または［－２１１０］方向である、Ｉ１～Ｉ１３のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ１５］前記交差方向は、前記六方晶の［０１－１０］方向、［－１－１００］方向または［－１０１０］方向である、Ｉ１～Ｉ１４のいずれか一つに記載のＳｉＣ半導体装置。
［Ｉ１６］前記ＳｉＣ半導体層の前記側面において前記交差方向に沿って延びる面の前記配列方向に沿う面内ばらつきが２０μｍ以下である、Ｉ１～Ｉ１５のいずれか一つに記載のＳｉＣ半導体装置。
［Ｊ１］六方晶からなる結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿って前記結晶構造体を切断し、前記結晶構造体に第１切断部を形成する第１切断工程と、前記六方晶の［１１－２０］方向に沿って前記結晶構造体を切断し、前記結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、結晶切断方法。
［Ｊ２］前記第１切断工程は、前記［１－１００］方向に沿って前記結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記［１１－２０］方向に沿って前記結晶構造体を劈開する第２劈開工程を含む、Ｊ１に記載の結晶切断方法。
［Ｊ３］前記第１切断工程に先立って、前記結晶構造体において前記［１－１００］方向に沿って劈開すべき領域を加熱することにより、前記［１－１００］方向に沿う第１劈開ラインを形成する工程と、前記第２切断工程に先立って、前記結晶構造体において前記［１１－２０］方向に沿って劈開すべき領域を加熱することにより、前記［１１－２０］方向に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１切断工程は、前記第１劈開ラインを起点に前記結晶構造体を劈開する前記第１劈開工程を含み、前記第２切断工程は、前記第２劈開ラインを起点に前記結晶構造体を劈開する前記第２劈開工程を含む、Ｊ２に記載の結晶切断方法。
［Ｊ４］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記結晶構造体に形成する工程を含む、Ｊ３に記載の結晶切断方法。
［Ｊ５］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記結晶構造体を劈開する工程を含む、Ｊ３またはＪ４に記載の結晶切断方法。
［Ｊ６］六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に第１切断部を形成する第１切断工程と、前記六方晶の［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、結晶切断方法。
［Ｊ７］前記第１切断工程は、前記［１－１００］方向に沿って前記ＳｉＣ結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記［１１－２０］方向に沿って前記ＳｉＣ結晶構造体を劈開する第２劈開工程を含む、Ｊ６に記載の結晶切断方法。
［Ｊ８］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記［１－１００］方向に沿って劈開すべき領域を加熱することにより、前記［１－１００］方向に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記［１１－２０］方向に沿って劈開すべき領域を加熱することにより、前記［１１－２０］方向に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｊ７に記載の結晶切断方法。
［Ｊ９］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｊ８に記載の結晶切断方法。
［Ｊ１０］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板を含み、前記第１劈開ラインを形成する工程において、前記第１改質層は前記ＳｉＣ半導体基板の外面に形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は前記ＳｉＣ半導体基板の外面に形成される、Ｊ９に記載の結晶切断方法。
［Ｊ１１］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記第１劈開ラインを形成する工程において、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｊ９に記載の結晶切断方法。
［Ｊ１２］前記第１劈開ラインを形成する工程において、前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２劈開ラインを形成する工程において、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｊ１１に記載の結晶切断方法。
［Ｊ１３］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｊ８～Ｊ１２のいずれか一つに記載の結晶切断方法。
［Ｊ１４］六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿う［１－１００］方向辺および前記六方晶の［１１－２０］方向に沿う［１１－２０］方向辺を有する四角形状のデバイス領域を前記ＳｉＣ結晶構造体に設定し、前記デバイス領域に機能デバイスを形成する工程と、前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に第１切断部を形成する第１切断工程と、前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を切断し、前記ＳｉＣ結晶構造体に前記第１切断部を横切る第２切断部を形成する第２切断工程と、を含む、ＳｉＣ半導体装置の製造方法。
［Ｊ１５］前記機能デバイスを形成する工程は、前記［１１－２０］方向および前記［１－１００］方向に沿う行列状の配列で複数の前記デバイス領域を前記ＳｉＣ結晶構造体に設定し、複数の前記デバイス領域に前記機能デバイスをそれぞれ形成する工程を含み、前記第１切断工程は、複数の前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を切断する工程を含み、前記第２切断工程は、複数の前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を切断する工程を含む、Ｊ１４に記載のＳｉＣ半導体装置の製造方法。
［Ｊ１６］前記第１切断工程は、前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を劈開する第１劈開工程を含み、前記第２切断工程は、前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を劈開する第２劈開工程を含む、Ｊ１４またはＪ１５に記載のＳｉＣ半導体装置の製造方法。
［Ｊ１７］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記［１－１００］方向辺に沿う領域を加熱することにより、前記デバイス領域の前記［１－１００］方向辺に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記［１１－２０］方向辺に沿う領域を加熱することにより、前記デバイス領域の前記［１１－２０］方向辺に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｊ１６に記載のＳｉＣ半導体装置の製造方法。
［Ｊ１８］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｊ１７に記載のＳｉＣ半導体装置の製造方法。
［Ｊ１９］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記デバイス領域は、前記ＳｉＣエピタキシャル層の外面に設定され、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｊ１８に記載のＳｉＣ半導体装置の製造方法。
［Ｊ２０］前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｊ１９に記載のＳｉＣ半導体装置の製造方法。
［Ｊ２１］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｊ１７～Ｊ２０のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｊ２２］前記ＳｉＣ結晶構造体は、２Ｈ－ＳｉＣ、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣを含む、Ｊ１４～Ｊ２１のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｊ２３］六方晶からなり、一方側の第１主面、他方側の第２主面、前記第１主面および前記第２主面を接続し、前記六方晶の［１１－２０］方向に沿って延びる第１側面、ならびに、前記第１主面および前記第２主面を接続し、前記六方晶の［１－１００］方向に沿って延び、前記六方晶の前記［１１－２０］方向に沿う面内ばらつきが２０μｍ以下である第２側面を含むＳｉＣ半導体層を含む、ＳｉＣ半導体装置。
［Ｊ２４］前記第１側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｊ２３に記載のＳｉＣ半導体装置。
［Ｊ２５］前記第１改質層は、前記第１主面から露出しており、前記第２改質層は、前記第１主面から露出している、Ｊ２４に記載のＳｉＣ半導体装置。
［Ｊ２６］前記第１改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されており、前記第２改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されている、Ｊ２４に記載のＳｉＣ半導体装置。
［Ｊ２７］前記ＳｉＣ半導体層は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有しており、前記ＳｉＣ半導体層の前記第１主面は、前記ＳｉＣエピタキシャル層によって形成されており、前記ＳｉＣ半導体層の前記第２主面は、前記ＳｉＣ半導体基板によって形成されており、前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っており、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っている、Ｊ２４に記載のＳｉＣ半導体装置。
［Ｊ２８］前記第１側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｊ２３に記載のＳｉＣ半導体装置。
［Ｊ２９］前記第１改質層は、前記第２主面から露出しており、前記第２改質層は、前記第２主面から露出している、Ｊ２８に記載のＳｉＣ半導体装置。
［Ｊ３０］前記第１改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されており、前記第２改質層は、前記第２主面に対して前記第１主面側に間隔を空けて形成されている、Ｊ２８に記載のＳｉＣ半導体装置。
［Ｊ３１］前記ＳｉＣ半導体層は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有しており、前記ＳｉＣ半導体層の前記第１主面は、前記ＳｉＣエピタキシャル層によって形成されており、前記ＳｉＣ半導体層の前記第２主面は、前記ＳｉＣ半導体基板によって形成されており、前記第１改質層は、前記ＳｉＣ半導体基板に形成されており、前記第２改質層は、前記ＳｉＣ半導体基板に形成されている、Ｊ２８～Ｊ３０のいずれか一つに記載のＳｉＣ半導体装置。
［Ｋ１］六方晶からなる結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿って前記結晶構造体に第１切断部となる表面側の幅が底部の幅よりも広い窪みと、該窪みの内表面に沿った改質層を形成する第１窪み形成工程と、前記六方晶の［１１－２０］方向に沿って前記結晶構造体に前記第１切断部を横切る第２切断部となる表面側の幅が底部の幅よりも広い窪みと、該窪みの内表面に沿った改質層を形成する第２窪み形成工程と、前記各窪みに沿って前記結晶構造体を劈開または切断する切断工程とを含む、結晶切断方法。
［Ｋ２］前記切断工程は、前記［１－１００］方向に沿って前記結晶構造体を劈開する第１劈開工程と、前記［１１－２０］方向に沿って前記結晶構造体を劈開する第２劈開工程とを含む、Ｋ１に記載の結晶切断方法。
［Ｋ３］前記切断工程に先立って、前記第１切断部となる前記第１窪み領域を加熱することにより、前記［１－１００］方向に沿う第１劈開ラインを形成する工程と、前記切断工程に先立って、前記第２切断部となる前記第２窪み領域を加熱することにより、前記［１１－２０］方向に沿う第２劈開ラインを形成する工程と、をさらに含み、前記切断工程は、前記第１劈開ラインを起点に前記結晶構造体を劈開する第１劈開工程と、前記第２劈開ラインを起点に前記結晶構造体を劈開する第２劈開工程を含む、Ｋ２に記載の結晶切断方法。
［Ｋ４］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記結晶構造体に形成する工程を含む、Ｋ３に記載の結晶切断方法。
［Ｋ５］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記結晶構造体を劈開する工程を含む、Ｋ３またはＫ４に記載の結晶切断方法。
［Ｋ６］前記各窪みは、底部および側部を含み、前記底部に向かって開口幅が狭まる先細り形状に形成されている、Ｋ1に記載の結晶切断方法。
［Ｋ７］前記各窪みは、前記表面側の幅Ｗが、１０μｍ以下である、Ｋ６に記載の結晶切断方法。
［Ｋ８］前記各窪みは、その深さＤが、３０μｍ以下である、Ｋ６またはＫ７に記載の結晶切断方法。
［Ｋ９］前記各窪みにおいて、窪みの内表面のうちの底壁を被覆する部分の前記改質層の厚さが、窪みの内表面のうちの側壁を被覆する部分の前記改質層の厚さよりも大きい、Ｋ６～Ｋ８のいずれか一つに記載の結晶切断方法。
［Ｋ１０］六方晶からなるＳｉＣ結晶構造体を用意する工程と、前記六方晶の［１－１００］方向に沿う［１－１００］方向辺および前記六方晶の［１１－２０］方向に沿う［１１－２０］方向辺を有する四角形状のデバイス領域を前記ＳｉＣ結晶構造体に設定し、前記デバイス領域に機能デバイスを形成する工程と、前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体に第１切断部となる表面側の幅が底部の幅よりも広い窪みと、該窪みの内表面に沿った改質層を形成する第１窪み形成工程と、前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体に前記第１切断部を横切る第２切断部となる表面側の幅が底部の幅よりも広い窪みと、該窪みの内表面に沿った改質層を形成する第２窪み形成工程と、前記各窪みに沿って前記ＳｉＣ結晶構造体を劈開または切断する切断工程とを含む、ＳｉＣ半導体装置の製造方法。
［Ｋ１１］前記各窪みは、底部および側部を含み、前記底部に向かって開口幅が狭まる先細り形状に形成されている、Ｋ1０に記載の結晶切断方法。
［Ｋ１２］前記機能デバイスを形成する工程は、前記［１１－２０］方向および前記［１－１００］方向に沿う行列状の配列で複数の前記デバイス領域を前記ＳｉＣ結晶構造体に設定し、複数の前記デバイス領域に前記機能デバイスをそれぞれ形成する工程を含み、前記切断工程は、複数の前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を切断する工程と、複数の前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を切断する工程を含む、Ｋ１０またはＫ１１に記載のＳｉＣ半導体装置の製造方法。
［Ｋ１３］前記切断工程は、前記デバイス領域の前記［１－１００］方向辺に沿って前記ＳｉＣ結晶構造体を劈開する第１劈開工程と、前記デバイス領域の前記［１１－２０］方向辺に沿って前記ＳｉＣ結晶構造体を劈開する第２劈開工程とを含む、Ｋ１０～Ｋ１２のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｋ１４］前記第１劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記［１－１００］方向辺に沿う領域を加熱することにより、前記デバイス領域の前記［１－１００］方向辺に沿う第１劈開ラインを形成する工程と、前記第２劈開工程に先立って、前記ＳｉＣ結晶構造体において前記デバイス領域の前記［１１－２０］方向辺に沿う領域を加熱することにより、前記デバイス領域の前記［１１－２０］方向辺に沿う第２劈開ラインを形成する工程と、をさらに含み、前記第１劈開工程は、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｋ１３に記載のＳｉＣ半導体装置の製造方法。
［Ｋ１５］前記第１劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第１改質層を前記ＳｉＣ結晶構造体に形成する工程を含み、前記第２劈開ラインを形成する工程は、加熱によって結晶構造が他の性質に改質した第２改質層を前記ＳｉＣ結晶構造体に形成する工程を含む、Ｋ１４に記載のＳｉＣ半導体装置の製造方法。
［Ｋ１６］前記ＳｉＣ結晶構造体は、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を含み、前記デバイス領域は、前記ＳｉＣエピタキシャル層の外面に設定され、前記第１改質層は、前記ＳｉＣエピタキシャル層の外面に形成され、前記第２改質層は、前記ＳｉＣエピタキシャル層の外面に形成される、Ｋ１５に記載のＳｉＣ半導体装置の製造方法。
［Ｋ１７］前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成され、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域に至るように形成される、Ｋ１６に記載のＳｉＣ半導体装置の製造方法。
［Ｋ１８］前記第１劈開工程は、前記第１劈開ラインを加熱冷却することにより、前記第１劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含み、前記第２劈開工程は、前記第２劈開ラインを加熱冷却することにより、前記第２劈開ラインを起点に前記ＳｉＣ結晶構造体を劈開する工程を含む、Ｋ１４～Ｋ１７のいずれか一つに記載のＳｉＣ半導体装置の製造方法。
［Ｋ１９］六方晶からなり、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含むＳｉＣ積層構造を有し、前記ＳｉＣエピタキシャル層側の第１主面、前記ＳｉＣ半導体基板側の第２主面、前記第１主面および前記第２主面を接続し、前記六方晶の［１１－２０］方向に沿って延びる第１側面と、前記第１主面と前記第１側面との交差部または前記第２主面と前記第１側面との交差部に形成された傾斜部とを有し、前記第１主面および前記第２主面を接続し、前記六方晶の［１－１００］方向に沿って延び、前記六方晶の前記［１１－２０］方向に沿う各側面の面内ばらつきが２０μｍ以下である第２側面を含むＳｉＣ半導体層を含む、ＳｉＣ半導体装置。
［Ｋ２０］前記第１側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第１主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｋ１９に記載のＳｉＣ半導体装置。
［Ｋ２１］前記第１改質層は、前記傾斜部に形成されて前記第１主面から露出しており、前記第２改質層は、前記傾斜部に形成されて前記第１主面から露出している、Ｋ２０に記載のＳｉＣ半導体装置。
［Ｋ２２］前記各傾斜部は、前記第１主面側の幅Ｗが、１０μｍ以下である、Ｋ１９に記載のＳｉＣ半導体装置。
［Ｋ２３］前記各傾斜部は、その深さＤが、３０μｍ以下である、Ｋ１９に記載のＳｉＣ半導体装置。
［Ｋ２４］前記第１改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されており、前記第２改質層は、前記第１主面に対して前記第２主面側に間隔を空けて形成されている、Ｋ２０に記載のＳｉＣ半導体装置。
［Ｋ２５］前記第１改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っており、前記第２改質層は、前記ＳｉＣ半導体基板および前記ＳｉＣエピタキシャル層の間の境界領域を横切っている、Ｋ２０に記載のＳｉＣ半導体装置。
［Ｋ２６］前記第１側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第１改質層と、前記第２側面において前記第２主面側の領域に形成され、結晶構造が他の性質に改質した第２改質層と、をさらに含む、Ｋ１９に記載のＳｉＣ半導体装置。
［Ｋ２７］前記第１改質層は、前記傾斜部に形成されて前記第２主面から露出しており、前記第２改質層は、前記傾斜部に形成されて前記第２主面から露出している、Ｋ２６に記載のＳｉＣ半導体装置。
［Ｋ２８］前記第１改質層は、前記ＳｉＣ半導体基板に形成されており、前記第２改質層は、前記ＳｉＣ半導体基板に形成されている、Ｋ２６またはＫ２７に記載のＳｉＣ半導体装置。
［Ｋ２９］前記ＳｉＣエピタキシャル層には、半導体機能デバイスとしてダイオードが形成されている、Ｋ２５に記載のＳｉＣ半導体装置。
［Ｋ３０］前記ＳｉＣエピタキシャル層には、半導体機能デバイスとして電界効果トランジスタが形成されている、Ｋ２５に記載のＳｉＣ半導体装置。
［Ｋ３１］前記ＳｉＣ半導体層は、２Ｈ－ＳｉＣ、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣを含む、Ｋ２５に記載のＳｉＣ半導体装置。
この出願は、２０１８年４月２７日に日本国特許庁に提出された特願２０１８－０８６４７２号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
１ ４Ｈ－ＳｉＣ結晶構造体
２ ４Ｈ－ＳｉＣ結晶構造体の第１主面
３ ４Ｈ－ＳｉＣ結晶構造体の第２主面
４ ４Ｈ－ＳｉＣ結晶構造体の側面
１０ ４Ｈ－ＳｉＣ結晶構造体の加工領域
１１ 改質層
１６ ＳｉＣ半導体ウエハ
１７ ＳｉＣエピタキシャル層
２１ ＳｉＣ半導体装置
２２ ＳｉＣ半導体層
２３ ＳｉＣ半導体層の第１主面
２４ ＳｉＣ半導体層の第２主面
２５Ａ ＳｉＣ半導体層の側面
２５Ｂ ＳｉＣ半導体層の側面
２５Ｃ ＳｉＣ半導体層の側面
２５Ｄ ＳｉＣ半導体層の側面
３１ ＳｉＣ半導体基板
３２ ＳｉＣエピタキシャル層
４２ 改質層
５１ ＳｉＣ半導体ウエハ
５２ ＳｉＣエピタキシャル層
５３ デバイス領域
６１ 第１劈開ライン
６２ 第２劈開ライン
７３ 接続部
９１ ＳｉＣ半導体装置
９２ ＳｉＣ半導体装置
９３ ＳｉＣ半導体装置
９４ ＳｉＣ半導体装置
９５ ＳｉＣ半導体装置
９６ ＳｉＣ半導体装置
９７ ＳｉＣ半導体装置
１０１ ＳｉＣ半導体装置
１０２ ＳｉＣ半導体層
１０３ ＳｉＣ半導体層の第１主面
１０４ ＳｉＣ半導体層の第２主面
１０５Ａ ＳｉＣ半導体層の側面
１０５Ｂ ＳｉＣ半導体層の側面
１０５Ｃ ＳｉＣ半導体層の側面
１０５Ｄ ＳｉＣ半導体層の側面
１２１ ＳｉＣ半導体基板
１２２ ＳｉＣエピタキシャル層
１９７ 改質層
２１１ ＳｉＣ半導体装置
２１２ ＳｉＣ半導体装置
２１３ ＳｉＣ半導体装置
２１４ ＳｉＣ半導体装置
２１５ ＳｉＣ半導体装置
２１６ ＳｉＣ半導体装置
２１７ ＳｉＣ半導体装置
２１８ ＳｉＣ半導体装置
２１９ ＳｉＣ半導体装置
Ｎ 法線方向
２ ４Ｈ－ＳｉＣ結晶構造体の第１主面
３ ４Ｈ－ＳｉＣ結晶構造体の第２主面
４ ４Ｈ－ＳｉＣ結晶構造体の側面
１０ ４Ｈ－ＳｉＣ結晶構造体の加工領域
１１ 改質層
１６ ＳｉＣ半導体ウエハ
１７ ＳｉＣエピタキシャル層
２１ ＳｉＣ半導体装置
２２ ＳｉＣ半導体層
２３ ＳｉＣ半導体層の第１主面
２４ ＳｉＣ半導体層の第２主面
２５Ａ ＳｉＣ半導体層の側面
２５Ｂ ＳｉＣ半導体層の側面
２５Ｃ ＳｉＣ半導体層の側面
２５Ｄ ＳｉＣ半導体層の側面
３１ ＳｉＣ半導体基板
３２ ＳｉＣエピタキシャル層
４２ 改質層
５１ ＳｉＣ半導体ウエハ
５２ ＳｉＣエピタキシャル層
５３ デバイス領域
６１ 第１劈開ライン
６２ 第２劈開ライン
７３ 接続部
９１ ＳｉＣ半導体装置
９２ ＳｉＣ半導体装置
９３ ＳｉＣ半導体装置
９４ ＳｉＣ半導体装置
９５ ＳｉＣ半導体装置
９６ ＳｉＣ半導体装置
９７ ＳｉＣ半導体装置
１０１ ＳｉＣ半導体装置
１０２ ＳｉＣ半導体層
１０３ ＳｉＣ半導体層の第１主面
１０４ ＳｉＣ半導体層の第２主面
１０５Ａ ＳｉＣ半導体層の側面
１０５Ｂ ＳｉＣ半導体層の側面
１０５Ｃ ＳｉＣ半導体層の側面
１０５Ｄ ＳｉＣ半導体層の側面
１２１ ＳｉＣ半導体基板
１２２ ＳｉＣエピタキシャル層
１９７ 改質層
２１１ ＳｉＣ半導体装置
２１２ ＳｉＣ半導体装置
２１３ ＳｉＣ半導体装置
２１４ ＳｉＣ半導体装置
２１５ ＳｉＣ半導体装置
２１６ ＳｉＣ半導体装置
２１７ ＳｉＣ半導体装置
２１８ ＳｉＣ半導体装置
２１９ ＳｉＣ半導体装置
Ｎ 法線方向
Claims (1)
- 六方晶の結晶構造体を用意する工程と、
前記六方晶のｍ軸方向に前記結晶構造体を切断して第１切断部を形成する工程と、
前記六方晶のａ軸方向に前記結晶構造体を切断して前記第１切断部を横切る第２切断部を形成する工程と、を含む、半導体装置の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018086472 | 2018-04-27 | ||
| JP2018086472 | 2018-04-27 | ||
| PCT/JP2019/018110 WO2019208824A1 (ja) | 2018-04-27 | 2019-04-26 | 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置 |
| JP2020515632A JP7328959B2 (ja) | 2018-04-27 | 2019-04-26 | 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020515632A Division JP7328959B2 (ja) | 2018-04-27 | 2019-04-26 | 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023155263A true JP2023155263A (ja) | 2023-10-20 |
Family
ID=68294604
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020515632A Active JP7328959B2 (ja) | 2018-04-27 | 2019-04-26 | 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置 |
| JP2023127743A Pending JP2023155263A (ja) | 2018-04-27 | 2023-08-04 | 半導体装置の製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020515632A Active JP7328959B2 (ja) | 2018-04-27 | 2019-04-26 | 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20210069926A1 (ja) |
| JP (2) | JP7328959B2 (ja) |
| DE (2) | DE112019003976T5 (ja) |
| WO (1) | WO2019208824A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021079879A1 (ja) * | 2019-10-21 | 2021-04-29 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置および個片化方法 |
| CN111430229B (zh) * | 2020-04-28 | 2023-12-01 | 长江存储科技有限责任公司 | 切割方法 |
| DE102020209092A1 (de) | 2020-07-21 | 2022-01-27 | Sicrystal Gmbh | Kristallstrukturorientierung in Halbleiter-Halbzeugen und Halbleitersubstraten zum Verringern von Sprüngen und Verfahren zum Einstellen von dieser |
| WO2023058509A1 (ja) * | 2021-10-08 | 2023-04-13 | 三星ダイヤモンド工業株式会社 | ＳｉＣ半導体装置 |
| EP4195247A1 (en) * | 2021-12-08 | 2023-06-14 | Melexis Technologies NV | Electrical contact between separated semiconductor layers |
| US20230420527A1 (en) * | 2022-06-23 | 2023-12-28 | Wolfspeed, Inc. | Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4656888B2 (ja) * | 2003-08-07 | 2011-03-23 | パナソニック株式会社 | 基板の分割方法 |
| US20050029646A1 (en) * | 2003-08-07 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for dividing substrate |
| JP2006082232A (ja) * | 2004-09-14 | 2006-03-30 | Fujitsu Ltd | レーザ加工方法 |
| JP5196097B2 (ja) | 2006-08-29 | 2013-05-15 | 日亜化学工業株式会社 | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
| JPWO2011090024A1 (ja) * | 2010-01-19 | 2013-05-23 | シャープ株式会社 | 機能素子およびその製造方法 |
| JP2015146406A (ja) * | 2014-02-04 | 2015-08-13 | 住友電気工業株式会社 | 縦型電子デバイスの製造方法および縦型電子デバイス |
| JP6287774B2 (ja) * | 2014-11-19 | 2018-03-07 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
-
2019
- 2019-04-26 WO PCT/JP2019/018110 patent/WO2019208824A1/ja active Application Filing
- 2019-04-26 JP JP2020515632A patent/JP7328959B2/ja active Active
- 2019-04-26 DE DE112019003976.8T patent/DE112019003976T5/de active Pending
- 2019-04-26 US US17/041,269 patent/US20210069926A1/en active Pending
- 2019-04-26 DE DE212019000020.7U patent/DE212019000020U1/de active Active
-
2023
- 2023-08-04 JP JP2023127743A patent/JP2023155263A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE212019000020U1 (de) | 2019-10-18 |
| WO2019208824A1 (ja) | 2019-10-31 |
| JP7328959B2 (ja) | 2023-08-17 |
| US20210069926A1 (en) | 2021-03-11 |
| DE112019003976T5 (de) | 2021-04-29 |
| JPWO2019208824A1 (ja) | 2021-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2023155263A (ja) | 半導体装置の製造方法 | |
| JP2023179690A (ja) | ＳｉＣ半導体装置 | |
| JP6848316B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6705155B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2020235629A1 (ja) | ＳｉＣ半導体装置 | |
| JP2018110164A (ja) | 半導体装置 | |
| JP6508369B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2018139556A1 (ja) | 半導体装置 | |
| JP7401615B2 (ja) | ＳｉＣ半導体装置 | |
| JP6795032B2 (ja) | 半導体装置 | |
| JP6664446B2 (ja) | ＳｉＣ半導体装置 | |
| CN112640048A (zh) | SiC半导体装置 | |
| JP2004063860A (ja) | 半導体装置およびその製造方法 | |
| JP6664445B2 (ja) | ＳｉＣ半導体装置 | |
| JP6647352B1 (ja) | ＳｉＣ半導体装置 | |
| JP2017092364A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7228040B2 (ja) | ＳｉＣ半導体装置およびその製造方法 | |
| CN112567531A (zh) | SiC半导体装置 | |
| WO2019077878A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP7129437B2 (ja) | ＳｉＣ半導体装置 | |
| JP7402293B2 (ja) | ＳｉＣ半導体装置 | |
| JP7129436B2 (ja) | ＳｉＣ半導体装置 | |
| JP6630411B1 (ja) | ＳｉＣ半導体装置 | |
| JP6630410B1 (ja) | ＳｉＣ半導体装置 | |
| JP2016004966A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230831 |