JP6287774B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6287774B2
JP6287774B2 JP2014234840A JP2014234840A JP6287774B2 JP 6287774 B2 JP6287774 B2 JP 6287774B2 JP 2014234840 A JP2014234840 A JP 2014234840A JP 2014234840 A JP2014234840 A JP 2014234840A JP 6287774 B2 JP6287774 B2 JP 6287774B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide wafer
cutting
cutting step
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014234840A
Other languages
English (en)
Other versions
JP2016100412A (ja
Inventor
光彦 酒井
光彦 酒井
弘之 北林
弘之 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014234840A priority Critical patent/JP6287774B2/ja
Priority to CN201580062684.0A priority patent/CN107004588A/zh
Priority to US15/527,619 priority patent/US10056247B2/en
Priority to PCT/JP2015/078456 priority patent/WO2016080102A1/ja
Priority to DE112015005220.8T priority patent/DE112015005220T5/de
Publication of JP2016100412A publication Critical patent/JP2016100412A/ja
Application granted granted Critical
Publication of JP6287774B2 publication Critical patent/JP6287774B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。
たとえば特開２０１４−８６４４６号公報（特許文献１）には、炭化珪素ウェハの切断方法が記載されている。当該炭化珪素ウェハの切断方法によれば、ｃ面上において｛１−２１０｝面が構成する直線と垂直な方向に沿って炭化珪素ウェハが切断された後、ｃ面上において｛１−２１０｝面と平行な方向に沿って炭化珪素ウェハが切断される。
特開２０１４−８６４４６号公報
しかしながら、当該炭化珪素ウェハの切断方法を用いた場合であっても、チッピングの発生を抑制することは困難であった。
本発明の一態様の目的は、チッピングの発生を抑制することができる炭化珪素半導体装置の製造方法を提供することである。
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素ウェハが準備される。｛１１−２０｝面に実質的に平行な面に沿って炭化珪素ウェハが切断される第１切断工程が行われる。第１切断工程後、｛１１−２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハが切断される第２切断工程が行われる。
本発明の一態様によれば、チッピングの発生を抑制することができる炭化珪素半導体装置の製造方法を提供することができる。
本発明の実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第１工程を示す斜視模式図である。 半導体素子の構成を示す断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第３工程を切断面に対して平行な方向に沿って見た一部断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第３工程を切断面に対して垂直な方向に沿って見た一部断面模式図である。 第１切断工程終了後の炭化珪素ウェハの構成を示す平面模式図である。 第１切断工程終了後の炭化珪素ウェハの構成を示す断面模式図である。 第２切断工程終了後の炭化珪素ウェハの構成を示す平面模式図である。 第２切断工程終了後の炭化珪素ウェハの構成を示す断面模式図である。 オフ方向を説明するための炭化珪素基板の側面模式図である。 炭化珪素半導体装置の構成を示す斜視模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の変形例を示す平面模式図である。 比較例に係る炭化珪素半導体装置の製造方法を示す平面模式図である。
［本発明の実施形態の説明］
本発明者らは、チッピングが発生する原因について以下のような検討を行った。まず、特開２０１４−８６４４６号公報に記載の方法と同様の方法を用いて炭化珪素ウェハをダイシングすることにより複数のチップを形成した。具体的には、まず、炭化珪素ウェハの裏面全面に粘着テープを貼り付けた。次に、図１４に示されるように、第１切断工程において、ブレード４を用いて、[１１−２０]方向ＣＨ１に沿って炭化珪素ウェハ全体を所定の幅で切断し、複数の短冊状の断片１ｃを形成した。次に、第２切断工程において、ブレード４を用いて、[１１−２０]方向に対して垂直な[１−１００]方向ＣＨ２に沿って複数の短冊状の断片１ｃの各々を所定の幅で切断し、複数のチップ１ｄを形成した。なお、第２切断工程における炭化珪素ウェハの切断面は、六方晶炭化珪素の劈開面である｛１１−２０｝面である。また第１切断工程および第２切断工程の各々において、炭化珪素ウェハはブレードによって炭化珪素ウェハの厚み方向に完全に切断されるが、粘着テープは厚み方向において一部のみが切断されるだけで完全には切断されない。粘着テープは、炭化珪素ウェハが切断されて形成されるチップが飛び散らないようにチップの各々を保持している。
チッピングが発生した複数のチップを光学顕微鏡で観察し、複数のチップの各々においてチッピングが発生した位置を詳細に調査した。その結果、複数のチップの各々において同じ位置でチッピングが発生する傾向があることが判明した。具体的には、ブレード４を用いて炭化珪素ウェハの主面の一方側から他方側に向かって炭化珪素ウェハを切断する場合、チップ１ｄの他方側の角部において、チッピングが発生する傾向があった。第２切断工程において、六方晶炭化珪素の劈開面である｛１１−２０｝面に沿って炭化珪素ウェハを切断すると、炭化珪素ウェハの断片１ｃをブレード４によって機械的に切断して四角形のチップ１ｄを形成する前に、劈開面で断片１ｃが割れて四角形のチップ１ｄが形成される。当該チップ１ｄが、回転しているブレード４に巻き込まれることでチップ１ｄが回転し、チップ１ｄの他方側の角部において、チッピングが発生すると考えられる。
第１切断工程では、炭化珪素ウェハは複数の短冊状の断片に分断され、第２切断工程では、複数の短冊状の断片の各々が複数のチップに分断される。第１切断工程では、短冊状の断片が広い面積で粘着テープに接して保持されている。そのため、炭化珪素ウェハを切断する際、短冊状の断片がブレードに巻き込まれたとしても短冊状の断片は回転しづらい。一方、第２切断工程では、短冊状の断片が分断されたチップが、短冊状の断片よりも狭い面積で粘着テープに接して保持されている。そのため、短冊上の断片と比較して、チップは粘着テープに強固に固定されていない。それゆえ、炭化珪素ウェハを切断する際、チップがブレードに巻き込まれて回転し易くなると考えられる。
そこで発明者らは、第２切断工程において、劈開面である｛１１−２０｝面と実質的に垂直な面で炭化珪素ウェハを切断することにより、劈開性を利用して炭化珪素ウェハを切断するのではなく、ブレードで機械的に炭化珪素ウェハを切断することを考え出した。これにより、ブレードによって炭化珪素ウェハを切断する際、チップがブレードに巻き込まれて回転し、チップにチッピングが発生することを抑制することができる。
次に、本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素ウェハが準備される。｛１１−２０｝面に実質的に平行な面に沿って炭化珪素ウェハが切断される第１切断工程が行われる。第１切断工程後、｛１１−２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハが切断される第２切断工程が行われる。なお、｛１１−２０｝面に実質的に平行な面とは、｛１１−２０｝面が、たとえば５°以内の角度だけ傾いた面のことである。｛１１−２０｝面に対して実質的に垂直な面は、｛１１−２０｝面に対して垂直な面が、たとえば５°以内の角度だけ傾いた面のことである。第１の主面に対して実質的に垂直な面とは、第１の主面に対して垂直な面が、たとえば５°以内の角度だけ傾いた面のことである。これにより、第２切断工程において、劈開面を利用して炭化珪素ウェハを切断するのではなくブレードで機械的に炭化珪素ウェハを切断してチップを形成することにより、チップがブレードに巻き込まれることでチッピングが発生することを抑制することができる。
（２）上記（１）に係る炭化珪素半導体装置の製造方法において好ましくは、第１の主面は、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面である。第２切断工程において、炭化珪素ウェハは、実質的にオフ方向に向かって切断される。なお、実質的にオフ方向とは、オフ方向からたとえば５°以内の角度だけ傾いた方向のことである。これにより、表面段差の影響によるブレードの摩耗を避ける事ができ、ブレードの摩耗に伴うブレードのひずみやばりによるチッピングの発生をさらに抑制することができる。
（３）上記（１）または（２）に係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程および第２切断工程の各々において、第１の主面と平行な方向における炭化珪素ウェハの切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下である。炭化珪素ウェハの切断速度を１ｍｍ／秒以上とすることにより、炭化珪素ウェハに対する力を低減することできるので、チップがブレードに巻き込まれることを抑制することができる。炭化珪素ウェハの切断速度を４０ｍｍ／秒以下とすることにより、ブレードの劣化を抑制することができる。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程および第２切断工程の各々において、回転するブレードによって炭化珪素ウェハが切断される。ブレードの回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下である。ブレードの回転速度を５０００ｒｐｍ以上とすることにより、炭化珪素ウェハに対する力を低減することできるので、チップがブレードに巻き込まれることを抑制することができる。ブレードの回転速度を５００００ｒｐｍ以下とすることにより、ブレードの劣化を抑制することができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、炭化珪素ウェハを準備する工程後であり第１切断工程前に、第１の主面および第２の主面の一方の面に粘着テープを貼り付ける工程をさらに備える。粘着テープは、一方の面に接する粘着部と、粘着部から見て一方の面とは反対側に位置する基材とを有する。第１切断工程および第２切断工程の各々において、基材の厚みの１５％以上５０％以下の深さを有する切り込みが基材に形成される。基材に形成される切り込みの深さを基材の厚みの１５％以上とすることにより、炭化珪素ウェハ１において切断されていない箇所が発生することを抑制することができる。基材に形成される切り込みの深さを大きくすると、第１の主面と平行な方向におけるチップとチップとの距離が広がる。そのため、実際の切断位置が予定している切断位置からずれる場合がある。基材に形成される切り込みの深さを基材の厚みの５０％以下とすることにより、実際の切断位置が予定している切断位置からずれることを抑制することができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程において、炭化珪素ウェハ全体が所定の幅で切断されることにより、第１の主面に対して垂直な方向に沿って見て短冊状の複数の断片が形成される。第２切断工程において、複数の断片の全てが所定の幅で切断されることにより複数のチップが形成される。これにより、短時間で炭化珪素ウェハをチップに分離することができる。
（７）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１切断工程と、第２切断工程とが交互に繰り返される。これにより、任意のサイズのチップを任意の切断方法により形成することができるので、切断方法の自由度を高めることができる。
［本発明の実施形態の詳細］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
本発明の実施の形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法について説明する。
最初に炭化珪素ウェハを準備する工程（Ｓ１０：図１）が実施される。図２に示されるように、第１の主面１ａと、第１の主面１ａと反対側の第２の主面１ｂとを有する炭化珪素ウェハ１が準備される。炭化珪素ウェハ１には、複数の半導体素子２ａが設けられている。炭化珪素ウェハ１の第１の主面１ａ側には、ダイシングライン５０が設けられている。ダイシングライン５０は、ある特定の方向（たとえば＜１−１００＞方向）に沿って延在する第１ダイシングライン５０ａと、ある特定の方向に対して垂直な方向（たとえば＜１１−２０＞方向）に沿って延在する第２ダイシングライン５０ｂとを含む。複数の半導体素子２ａの各々は、たとえばダイシングライン５０に沿って炭化珪素ウェハ１を切断することにより分離可能に構成されている。
炭化珪素ウェハ１には、オリエンテーションフラットＯＦと、インデックスフラットＩＦとが設けられていてもよい。オリエンテーションフラットＯＦは、たとえば＜１１−２０＞方向に沿って延在していてもよい。インデックスフラットＩＦは、たとえば＜１−１００＞方向に沿って延在していてもよい。炭化珪素ウェハ１は、六方晶炭化珪素から構成された炭化珪素基板１０を含んでいる。複数の半導体素子２ａの各々の表面には、たとえばゲート電極２７とソース電極１６とが露出しており、裏面にはドレイン電極２０が露出している。言い換えれば、ゲート電極２７およびソース電極１６は、炭化珪素ウェハ１の第１の主面１ａ側に露出しており、ドレイン電極２０は、炭化珪素ウェハ１の第２の主面１ｂ側に露出している。
次に、半導体素子２ａの一例としてのＭＯＳＦＥＴの構成について説明する。
図３は、炭化珪素ウェハ１の第１の主面１ａに平行な方向に沿った視野（断面視）における、半導体素子２ａの構成を示す断面模式図である。図３に示されるように、半導体素子２ａの一例としてのＭＯＳＦＥＴは、たとえば縦型半導体素子であり、炭化珪素基板１０と、ゲート電極２７と、ゲート酸化膜１５と、層間絶縁膜２１と、ソース電極１６と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、第３の主面１０ａと、第３の主面１０ａと反対側の第４の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層１７とを主に含む。
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第３の主面１０ａの最大径は、たとえば１００ｍｍより大きく、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第３の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から４°以下オフした面である。具体的には、第３の主面１０ａは、たとえば（０００１）面または（０００１）面から４°以下程度オフした面であり、第４の主面１０ｂは、（０００−１）面または（０００−１）面から４°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば６００μｍ以下であり、好ましくは３００μｍ以下である。
炭化珪素エピタキシャル層１７は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、たとえば窒素などのｎ型不純物を含むｎ型（第１導電型）領域である。ドリフト領域１２におけるｎ型不純物の濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などのｐ型不純物を含むｐ型（第２導電型）領域である。ボディ領域１３に含まれるｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
ソース領域１４は、リンなどのｎ型不純物を含むｎ型領域である。ソース領域１４は、第３の主面１０ａに対して垂直な方向に沿って見た視野（平面視）において、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むｎ型不純物の濃度はたとえば１×１０20ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
コンタクト領域１８は、アルミニウムなどのｐ型不純物を含むｐ型領域である。コンタクト領域１８は、平面視においてソース領域１４に囲まれて設けられている。コンタクト領域１８は、ボディ領域１３に接している。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むｐ型不純物の濃度はたとえば１×１０20ｃｍ-3である。
ゲート酸化膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第３の主面１０ａに接して形成されている。ゲート酸化膜１５は、炭化珪素基板１０の第３の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート酸化膜１５は、たとえば二酸化珪素から構成されている。ゲート酸化膜１５の厚みは、たとえば４０ｎｍ以上６０ｎｍ以下程度である。
ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。ゲート電極２７は、炭化珪素基板１０との間にゲート酸化膜１５を挟むようにゲート酸化膜１５上に設けられている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２にゲート酸化膜１５を介して形成されている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。
ソース電極１６は、ソース電極部１６ａと表面保護電極１６ｂと有する。ソース電極部１６ａは、炭化珪素基板１０の第３の主面１０ａにおいてソース領域１４およびコンタクト領域１８と接する。ソース電極部１６ａは、たとえばＴｉＡｌＳｉを含む。好ましくは、ソース電極部１６ａは、ソース領域１４およびコンタクト領域１８の各々とオーミック接合している。表面保護電極１６ｂは、ソース電極部１６ａと直接接触しており、層間絶縁膜２１を覆うように設けられている。表面保護電極１６ｂは、ソース電極１６を介してソース領域１４と電気的に接続されている。
層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート酸化膜１５の各々に接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。層間絶縁膜２１は、たとえば二酸化珪素により構成されている。
ドレイン電極２０は、ドレイン電極部２０ａと、裏面保護電極２０ｂとを含む。ドレイン電極部２０ａは、炭化珪素基板１０の第４の主面１０ｂに接して設けられている。ドレイン電極部２０ａは、ｎ型の炭化珪素単結晶基板１１とオーミック接合可能であるＮｉＳｉ（ニッケルシリサイド）などの材料から構成されている。裏面保護電極２０ｂは、ドレイン電極部２０ａと電気的に接続されている。
次に、粘着テープを貼り付ける工程（Ｓ２０：図１）が実施される。図４に示されるように、粘着テープ３は、たとえば炭化珪素ウェハ１の第２の主面１ｂに貼り付けられる。粘着テープ３は、炭化珪素ウェハ１の第１の主面１ａに貼り付けされてもよい。つまり、粘着テープ３は、炭化珪素ウェハ１の第１の主面１ａおよび第２の主面１ｂの一方の面に貼り付けられる。粘着テープは、第１の主面１ａおよび第２の主面１ｂの一方の面に接する粘着部３ａと、粘着部３ａから見て一方の面とは反対側に位置する基材３ｂとを有する。
粘着部３ａとしては、たとえば粘着性を有するアクリル粘着剤が使用可能である。基材３ｂとしては、たとえばポリエステルなどの有機化合物が使用可能である。粘着部３ａとして、紫外線などのエネルギー線を照射することにより粘着力が低下する材料が用いられてもよい。紫外線などのエネルギー線を照射することにより粘着力が低下する材料としては、たとえば紫外線硬化型樹脂が挙げられる。また、粘着部３ａとして、加熱されることにより粘着力が低下する材料が用いられても構わない。加熱されることにより粘着力が低下する材料としては、たとえば熱硬化型樹脂が挙げられる。なお、粘着テープを貼り付ける工程（Ｓ２０：図１）は、炭化珪素ウェハを準備する工程（Ｓ１０：図１）後であり、かつ第１切断工程（Ｓ３０：図１）前に実施される。
次に、第１切断工程（Ｓ３０：図１）が実施される。図５に示されるように、ダイシング装置３０が準備される。ダイシング装置３０は、ブレード４と、ホーン５と、第１軸６と、第２軸７と、超音波スピンドル８と、モータ９とを主に有している。ブレード４は、ホーン５に挟まれて固定されている。ブレード４の幅Ｗは、たとえば５０μｍ以上１００μｍ以下である。ホーン５は、第１軸６に接続されている。第１軸６は、第２軸７に接続されている。第２軸７は、超音波スピンドル８に接続されている。超音波スピンドル８は、ブレード４の回転面に対して垂直な方向（ｘ方向）に振動する。超音波スピンドル８がｘ方向に振動することにより、ブレード４がｘ方向に収縮および伸長を繰り返す。これにより、ブレード４がブレード４の回転面に平行な方向（ｚ方向）に収縮および伸長を繰り返す。モータ９は、第２軸７と接続されておりブレード４を回転可能に構成されている。図６に示されるように、ブレード４は、第２軸７の周りを回転方向Ｒに回転可能に構成されている。
図５および図６に示されるように、第１切断工程において、ブレード４が第２軸７の周りに回転しながら炭化珪素ウェハ１に接触することで、炭化珪素ウェハ１が切断される。言い換えれば、回転するブレード４によって炭化珪素ウェハ１が切断される。ブレード４は、炭化珪素ウェハ１と粘着部３ａとを貫通し、基材３ｂの一部を切断する。言い換えれば、基材３ｂに切り込み３ｂ１が形成される。切り込み３ｂの深さＤは、たとえば基材３ｂの厚みＨの１５％以上５０％以下であり、好ましくは、基材３ｂの厚みＨの２０％以上３０％以下である。
好ましくは、第１切断工程において、炭化珪素ウェハ１の第１の主面１ａと平行な方向における炭化珪素ウェハ１の切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下であり、より好ましくは１０ｍｍ／秒以上２０ｍｍ／秒以下である。炭化珪素ウェハ１の切断速度は、炭化珪素ウェハ１の第１の主面１ａと平行な切断方向における切断距離を切断時間で除することにより求められる。好ましくは、第１切断工程において、ブレード４の回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下であり、より好ましくは、８０００ｒｐｍ以上２００００ｒｐｍ以下である。
図６に示されるように、炭化珪素ウェハ１を切断する工程において、炭化珪素ウェハ１は、たとえばブレード４の回転面と平行な方向に移動する。これにより、平面視における第１の主面１ａの一端から他端まで、炭化珪素ウェハ１が切断される。炭化珪素ウェハ１を切断する工程において、炭化珪素ウェハ１およびブレード４の一方が他方に対して移動する。たとえば炭化珪素ウェハ１の第１の主面１ａ内において、ブレード４を固定し、炭化珪素ウェハ１を第１の主面１ａと平行な方向に移動させることにより、炭化珪素ウェハ１が切断されてもよい。反対に、炭化珪素ウェハ１の第１の主面１ａ内において、炭化珪素ウェハ１を固定し、ブレード４を第１の主面１ａと平行な方向に移動させることにより、炭化珪素ウェハ１が切断されてもよい。
図７に示されるように、第１切断工程においては、｛１１−２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。言い換えれば、実質的に＜１−１００＞方向に沿って炭化珪素ウェハ１が切断される。好ましくは、炭化珪素ウェハ１は、（１１−２０）面、（−２１１０）面および（１−２１０）面のいずれかの面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。なお、（１１−２０）面、（−２１１０）面および（１−２１０）面の各々は、結晶学的に等価な面である。好ましくは、炭化珪素ウェハ１は、 [１−１００]方向および[−１１００]方向のいずれかの方向に実質的に平行な方向に沿って切断される。なお、（１１−２０）面は、[１１−２０]方向に対して垂直な面である。
図７に示されるように、第１切断工程においては、炭化珪素ウェハ１の第１の主面１ａの中心から見て、オリエンテーションフラットＯＦと反対側から、オリエンテーションフラットＯＦ側に向かう方向ＣＨ１に、炭化珪素ウェハ１が切断されてもよい。反対に、オリエンテーションフラットＯＦ側からオリエンテーションフラットＯＦと反対側に向かって炭化珪素ウェハ１が切断されてもよい。図７に示されるように、炭化珪素ウェハ１全体が所定の幅で切断される。これにより、第１の主面１ａに対して垂直な方向に沿って見て短冊状の複数の断片１ｃが形成される。複数の断片１ｃの各々の長軸方向は、たとえばインデックスフラットＩＦが延在する方向と平行な方向である。複数の断片１ｃの各々の短軸方向は、たとえばオリエンテーションフラットＯＦが延在する方向と平行な方向である。
次に、第２切断工程（Ｓ４０：図１）が実施される。図９に示されるように、第１切断工程後、｛１１−２０｝面に対して実質的に垂直でかつ第１の主面１ａに対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される。言い換えれば、実質的に＜１１−２０＞方向に沿って炭化珪素ウェハ１が切断される。好ましくは、｛１−１００｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。好ましくは、炭化珪素ウェハ１は、（１−１００）面、（０１−１０）面および（−１０１０）面のいずれかの面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。なお、（１−１００）面、（０１−１０）面および（−１０１０）面の各々は、結晶学的に等価な面である。好ましくは、炭化珪素ウェハ１は、[１１−２０]方向および[−１−１２０]方向のいずれかの方向に実質的に平行な方向に沿って切断される。なお、（１−１００）面は、[１−１００]方向に対して垂直な面である。
図５、図６、図９および図１０に示されるように、第２切断工程において、ブレード４が第２軸７の周りに回転しながら炭化珪素ウェハ１に接触することで、炭化珪素ウェハ１が切断される。言い換えれば、回転するブレード４によって炭化珪素ウェハ１が切断される。ブレード４は、炭化珪素ウェハ１と粘着部３ａとを貫通し、基材３ｂの一部を切断する。言い換えれば、基材３ｂに切り込み３ｂ１が形成される。切り込み３ｂの深さＤは、たとえば基材３ｂの厚みＨの１５％以上５０％以下であり、好ましくは、基材３ｂの厚みＨの２０％以上３０％以下である。
好ましくは、第２切断工程において、炭化珪素ウェハ１の第１の主面１ａと平行な方向における炭化珪素ウェハ１の切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下であり、より好ましくは１０ｍｍ／秒以上２０ｍｍ／秒以下である。炭化珪素ウェハ１の切断速度は、炭化珪素ウェハ１の第１の主面１ａと平行な切断方向における切断距離を切断時間で除することにより求められる。好ましくは、第２切断工程において、ブレード４の回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下であり、より好ましくは、８０００ｒｐｍ以上２００００ｒｐｍ以下である。
図９に示されるように、第２切断工程においては、インデックスフラットＩＦから、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側に向かう方向ＣＨ２に、炭化珪素ウェハ１が切断されてもよい。反対に、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側から、インデックスフラットＩＦ側に向かって炭化珪素ウェハ１が切断されてもよい。図９に示されるように、第２切断工程において、複数の断片１ｃ（図７参照）の全てが所定の幅で切断される。これにより、複数のチップ１ｄが形成される。炭化珪素ウェハ１の第１の主面１ａに対して垂直な方向に沿って見て、チップ１ｄの外形はたとえば四角形であり、好ましくは、長方形または正方形である。
図１１に示されるように、炭化珪素ウェハ１の第１の主面１ａは、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面であってもよい。好ましくは、炭化珪素ウェハ１が含む炭化珪素基板１０の第３の主面１０ａは、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面である。好ましくは、第２切断工程において、炭化珪素ウェハ１は、実質的にオフ方向に向かって切断される。
図１１において、破線で示す面は、｛０００１｝面であり、好ましくは（０００１）面である。方向Ｃ１は、＜０００１＞方向であり、好ましくは[０００１]方向である。炭化珪素基板１０の第３の主面１０ａは、たとえば｛０００１｝面（破線で示す面）からオフ角θだけオフした面である。図１１において、方向Ｃ２は、炭化珪素基板１０の第３の主面１０ａに対して垂直な方向である。オフ方向は、方向Ｃ１が方向Ｃ２に傾斜する方向である。たとえば、方向Ｃ２が、＜０００１＞方向から＜１１−２０＞方向に傾斜した方向である場合、オフ方向は＜１１−２０＞方向である。
次に、粘着テープを除去する工程（Ｓ５０：図１）が実施される。たとえば、粘着テープ３の粘着部３ａとして、紫外線を照射することにより粘着力が低下する材料が用いられている場合、粘着部３ａに紫外性が照射される。これにより、粘着部３ａの粘着力が低下する。次に、チップ１ｄが、粘着テープ３の粘着部３ａから取り除かれる。チップ１ｄは、少なくとも１以上の半導体素子２ａを含んでおり、炭化珪素半導体装置２を構成する。以上により炭化珪素半導体装置２の製造が完了する。図１２に示されるように、炭化珪素半導体装置２としてのＭＯＳＦＥＴ２は、炭化珪素基板１０と、ソース電極１６と、ゲート電極２７と、ドレイン電極２０とを含む。
次に、本実施の形態の炭化珪素半導体装置の製造方法の変形例について説明する。
炭化珪素ウェハ１を切断する際に、第１切断工程（Ｓ３０：図１）と、第２切断工程（Ｓ４０：図１）とが交互に繰り返されてもよい。図１３に示されるように、第１回目の切断工程Ｄ１において、｛１１−２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。炭化珪素ウェハ１は、たとえばオリエンテーションフラットＯＦ側からオリエンテーションフラットＯＦと反対側に向かって切断される。これにより、炭化珪素ウェハ１は、２つの断片に分離される。次に、第２回目の切断工程Ｄ２において、｛１１−２０｝面に対して実質的に垂直でかつ第１の主面１ａに対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される。炭化珪素ウェハ１は、インデックスフラットＩＦから、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側に向かう方向に切断される。これにより、炭化珪素ウェハ１は、４つの断片に分離される。
次に、第３回目の切断工程Ｄ３において、｛１１−２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される。第１回目の切断工程において切断された領域から、たとえばインデックスフラットＩＦ側にある距離だけシフトした位置において、炭化珪素ウェハ１は、たとえばオリエンテーションフラットＯＦ側からオリエンテーションフラットＯＦと反対側に向かって切断される。これにより、炭化珪素ウェハ１は、６つの断片に分離される。次に、第４回目の切断工程Ｄ４において、｛１１−２０｝面に対して実質的に垂直でかつ第１の主面１ａに対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される。第２回目の切断工程において切断された領域から、たとえばオリエンテーションフラットＯＦ側にある距離だけシフトした位置において、炭化珪素ウェハ１は、インデックスフラットＩＦから、炭化珪素ウェハ１の第１の主面１ａの中心から見てインデックスフラットＩＦと反対側に向かう方向に切断される。以上のように、第１切断工程と、第２切断工程とが交互に繰り返されて、炭化珪素ウェハ１が切断されてもよい。また第１切断工程が複数回実施された後に、第２切断工程が複数回実施されてもよい。
なお、上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。半導体素子の一例として平面型ＭＯＳＦＥＴを例に挙げて説明したが、半導体素子はトレンチ型ＭＯＳＦＥＴであってもよい。また半導体素子は、ダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）およびＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、｛１１−２０｝面に実質的に平行な面に沿って炭化珪素ウェハ１が切断される第１切断工程が行われる。第１切断工程後、｛１１−２０｝面に対して実質的に垂直でかつ第１の主面に対して実質的に垂直な面に沿って炭化珪素ウェハ１が切断される第２切断工程が行われる。これにより、第２切断工程において、劈開面を利用して炭化珪素ウェハ１を切断するのではなくブレードで機械的に炭化珪素ウェハ１を切断してチップを形成することにより、チップがブレードに巻き込まれることでチッピングが発生することを抑制することができる。
また本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１の主面１ａは、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面である。第２切断工程において、炭化珪素ウェハ１は、実質的にオフ方向に向かって切断される。これにより、表面段差の影響によるブレードの摩耗を避ける事ができ、ブレードの摩耗に伴うブレードのひずみやばりによるチッピングの発生をさらに抑制することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程および第２切断工程の各々において、第１の主面１ａと平行な方向における炭化珪素ウェハ１の切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下である。炭化珪素ウェハ１の切断速度を１ｍｍ／秒以上とすることにより、炭化珪素ウェハ１に対する力を低減することできるので、チップ１ｄがブレード４に巻き込まれることを抑制することができる。炭化珪素ウェハ１の切断速度を４０ｍｍ／秒以下とすることにより、ブレード４の劣化を抑制することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程および第２切断工程の各々において、回転するブレード４によって炭化珪素ウェハ１が切断される。ブレード４の回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下である。ブレード４の回転速度を５０００ｒｐｍ以上とすることにより、炭化珪素ウェハ１に対する力を低減することできるので、チップ１ｄがブレード４に巻き込まれることを抑制することができる。ブレード４の回転速度を５００００ｒｐｍ以下とすることにより、ブレード４の劣化を抑制することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、炭化珪素ウェハ１を準備する工程後であり第１切断工程前に、第１の主面１ａおよび第２の主面１ｂの一方の面に粘着テープ３を貼り付ける工程をさらに備える。粘着テープ３は、一方の面に接する粘着部３ａと、粘着部３ａから見て一方の面とは反対側に位置する基材３ｂとを有する。第１切断工程および第２切断工程の各々において、基材３ｂの厚みの１５％以上５０％以下の深さを有する切り込み３ｂ１が基材に形成される。基材３ｂに形成される切り込み３ｂ１の深さを基材３ｂの厚みの１５％以上とすることにより、炭化珪素ウェハ１において切断されていない箇所が発生することを抑制することができる。基材３ｂに形成される切り込み３ｂ１の深さを大きくすると、第１の主面１ａと平行な方向におけるチップ１ｄとチップ１ｄとの距離が広がる。そのため、実際の切断位置が予定している切断位置からずれる場合がある。基材３ｂに形成される切り込み３ｂ１の深さＤを基材３ｂの厚みの５０％以下とすることにより、実際の切断位置が予定している切断位置からずれることを抑制することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程において、炭化珪素ウェハ１全体が所定の幅で切断されることにより、第１の主面に対して垂直な方向に沿って見て短冊状の複数の断片１ｃが形成される。第２切断工程において、複数の断片１ｃの全てが所定の幅で切断されることにより複数のチップ１ｄが形成される。これにより、短時間で炭化珪素ウェハ１をチップ１ｄに分離することができる。
さらに本実施の形態に係るＭＯＳＦＥＴ２の製造方法は以下の工程によれば、第１切断工程と、第２切断工程とが交互に繰り返される。これにより、任意のサイズのチップ１ｄを任意の切断方法により形成することができるので、切断方法の自由度を高めることができる。
実施例に係る切断方法と比較例に係る切断方法とを用いて炭化珪素ウェハ１を切断することにより、実施例に係る切断方法によって炭化珪素ウェハ１を切断した場合のチッピングの発生率と、比較例に係る切断方法によって炭化珪素ウェハ１を切断した場合のチッピングの発生率とを比較した。実施例に係る切断方法においては、[１１−２０]方向に垂直な方向に沿って炭化珪素ウェハ１を所定のピッチで切断（第１切断工程）することにより、複数本の短冊状の断片を形成した。次に、[１１−２０]方向に平行な方向に沿って短冊状の断片を所定のピッチで切断（第２切断工程）することにより、複数個のチップを形成した。実施例に係る切断方法を用いて、合計４２枚の炭化珪素ウェハ１を切断した。各炭化珪素ウェハ１を光学顕微鏡により観察することにより、チップにチッピングが発生しているかどうかを確認した。第２切断工程の切断面に平行なチップ配列を１ラインとし、５ライン毎に全数のチップを観察した。炭化珪素ウェハ１の第１の主面１ａ内において、１以上のチッピングが観測された場合にチッピングが発生したウェハと判定した。
比較例に係る切断方法においては、[１１−２０]方向に平行な方向に沿って炭化珪素ウェハ１を所定のピッチで切断（第２切断工程）することにより、複数本の短冊状の断片を形成した。次に、[１１−２０]方向に垂直な方向に沿って短冊状の断片を所定のピッチで切断（第１切断工程）することにより、複数個のチップを形成した。比較例に係る切断方法を用いて、合計１１枚の炭化珪素ウェハ１を切断した。各炭化珪素ウェハ１を光学顕微鏡により観察することにより、チップにチッピングが発生しているかどうかを確認した。第１切断工程の切断面に平行なチップ配列を１ラインとし、５ライン毎に全数のチップを観察した。炭化珪素ウェハ１の第１の主面１ａ内において、１以上のチッピングが観測された場合にチッピングが発生したウェハと判定した。
Figure 0006287774
表１は、炭化珪素ウェハの切断方法と、チッピングの発生率との関係を示している。実施例の切断方法（第１切断工程→第２切断工程）によれば、４２枚中８枚の炭化珪素ウェハにおいて、チップのチッピングが確認された。つまり、チッピングの発生率は、８枚／４２枚×１００＝１９．０％であった。一方、比較例の切断方法（第２切断工程→第１切断工程）によれば、合計１１枚中８枚の炭化珪素ウェハにおいて、チップのチッピングが確認された。つまり、チッピングの発生率は、８枚／１１枚×１００＝７２．７％であった。以上の結果より、先に[１１−２０]方向に平行な方向に沿って炭化珪素ウェハ１を切断（第２切断工程）した後に、[１１−２０]方向に垂直な方向に沿って炭化珪素ウェハ１を切断（第１切断工程）する切断方法と比較して、先に[１１−２０]方向に垂直な方向に沿って炭化珪素ウェハ１を切断（第１切断工程）した後に、[１１−２０]方向に平行な方向に沿って炭化珪素ウェハ１を切断（第２切断工程）する切断方法は、チッピングの発生率を大幅に低減可能であることが実証された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素ウェハ
１ａ 第１の主面
１ｂ 第２の主面
１ｃ 断片
１ｄ チップ
２ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
２ａ 半導体素子
３ 粘着テープ
３ａ 粘着部
３ｂ 基材
４ ブレード
５ ホーン
６ 第１軸
７ 第２軸
８ 超音波スピンドル
９ モータ
１０ 炭化珪素基板
１０ａ 第３の主面
１０ｂ 第４の主面
１１ 炭化珪素単結晶基板
１２ ドリフト領域
１３ ボディ領域
１４ ソース領域
１５ ゲート酸化膜
１６ ソース電極
１６ａ ソース電極部
１６ｂ 表面保護電極
１７ 炭化珪素エピタキシャル層
１８ コンタクト領域
２０ ドレイン電極
２０ａ ドレイン電極部
２０ｂ 裏面保護電極
２１ 層間絶縁膜
２７ ゲート電極
３０ ダイシング装置
５０ ダイシングライン
５０ａ 第１ダイシングライン
５０ｂ 第２ダイシングライン
Ｃ１，Ｃ２，ＣＨ１，ＣＨ２ 方向
Ｄ 深さ
Ｄ１，Ｄ２，Ｄ３，Ｄ４ 切断工程
Ｈ 厚み
ＩＦ インデックスフラット
ＯＦ オリエンテーションフラット
Ｒ 回転方向
Ｗ 幅

Claims (7)

  1. 第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素ウェハを準備する工程と、
    ｛１１−２０｝面に実質的に平行な面に沿って前記炭化珪素ウェハを切断する第１切断工程と、
    前記第１切断工程後、｛１１−２０｝面に対して実質的に垂直でかつ前記第１の主面に対して実質的に垂直な面に沿って前記炭化珪素ウェハを切断する第２切断工程とを備えた、炭化珪素半導体装置の製造方法。
  2. 前記第１の主面は、｛０００１｝面からオフ方向に向かって３°以上５°以下オフした面であり、
    前記第２切断工程において、前記炭化珪素ウェハは、実質的に前記オフ方向に向かって切断される、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１切断工程および前記第２切断工程の各々において、前記第１の主面と平行な方向における前記炭化珪素ウェハの切断速度は、１ｍｍ／秒以上４０ｍｍ／秒以下である、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第１切断工程および前記第２切断工程の各々において、回転するブレードによって前記炭化珪素ウェハが切断され、
    前記ブレードの回転速度は、５０００ｒｐｍ以上５００００ｒｐｍ以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記炭化珪素ウェハを準備する工程後であり前記第１切断工程前に、前記第１の主面および前記第２の主面の一方の面に粘着テープを貼り付ける工程をさらに備え、
    前記粘着テープは、前記一方の面に接する粘着部と、前記粘着部から見て前記一方の面とは反対側に位置する基材とを有し、
    前記第１切断工程および前記第２切断工程の各々において、前記基材の厚みの１５％以上５０％以下の深さを有する切り込みが前記基材に形成される、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記第１切断工程において、前記炭化珪素ウェハ全体が所定の幅で切断されることにより、前記第１の主面に対して垂直な方向に沿って見て短冊状の複数の断片が形成され、
    前記第２切断工程において、複数の前記断片の全てが所定の幅で切断されることにより複数のチップが形成される、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記第１切断工程と、前記第２切断工程とが交互に繰り返される、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2014234840A 2014-11-19 2014-11-19 炭化珪素半導体装置の製造方法 Expired - Fee Related JP6287774B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014234840A JP6287774B2 (ja) 2014-11-19 2014-11-19 炭化珪素半導体装置の製造方法
CN201580062684.0A CN107004588A (zh) 2014-11-19 2015-10-07 制造碳化硅半导体装置的方法
US15/527,619 US10056247B2 (en) 2014-11-19 2015-10-07 Method of manufacturing silicon carbide semiconductor device
PCT/JP2015/078456 WO2016080102A1 (ja) 2014-11-19 2015-10-07 炭化珪素半導体装置の製造方法
DE112015005220.8T DE112015005220T5 (de) 2014-11-19 2015-10-07 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014234840A JP6287774B2 (ja) 2014-11-19 2014-11-19 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016100412A JP2016100412A (ja) 2016-05-30
JP6287774B2 true JP6287774B2 (ja) 2018-03-07

Family

ID=56013660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014234840A Expired - Fee Related JP6287774B2 (ja) 2014-11-19 2014-11-19 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10056247B2 (ja)
JP (1) JP6287774B2 (ja)
CN (1) CN107004588A (ja)
DE (1) DE112015005220T5 (ja)
WO (1) WO2016080102A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP7328959B2 (ja) * 2018-04-27 2023-08-17 ローム株式会社 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置
JP7392329B2 (ja) * 2019-08-26 2023-12-06 株式会社デンソー 半導体装置
KR102283879B1 (ko) * 2021-01-14 2021-07-29 에스케이씨 주식회사 탄화규소 웨이퍼의 제조방법, 탄화규소 웨이퍼 및 웨이퍼 제조용 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3659175B2 (ja) * 2001-02-16 2005-06-15 株式会社村田製作所 半導体チップの製造方法および半導体ウエハ
US8399962B2 (en) 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
JP2012227234A (ja) * 2011-04-18 2012-11-15 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP5747743B2 (ja) 2011-08-31 2015-07-15 日亜化学工業株式会社 発光素子の製造方法
KR102022754B1 (ko) * 2012-06-15 2019-09-18 가부시키가이샤 토쿄 세이미쯔 다이싱 장치 및 다이싱 방법
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置
JP2014086446A (ja) 2012-10-19 2014-05-12 Sanken Electric Co Ltd ＳｉＣウェハの切断方法
JP2014192463A (ja) * 2013-03-28 2014-10-06 Lintec Corp 樹脂膜形成用シート

Also Published As

Publication number Publication date
US20170338100A1 (en) 2017-11-23
WO2016080102A1 (ja) 2016-05-26
US10056247B2 (en) 2018-08-21
JP2016100412A (ja) 2016-05-30
CN107004588A (zh) 2017-08-01
DE112015005220T5 (de) 2017-08-24

Similar Documents

Publication Publication Date Title
JP6131605B2 (ja) 炭化珪素半導体装置の製造方法
JP6287774B2 (ja) 炭化珪素半導体装置の製造方法
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
US8575729B2 (en) Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
WO2018150861A1 (ja) 炭化ケイ素積層基板およびその製造方法
JPWO2019208824A1 (ja) 結晶切断方法およびＳｉＣ半導体装置の製造方法ならびにＳｉＣ半導体装置
JP6277173B2 (ja) 半導体装置
US8609513B2 (en) Method for manufacturing semiconductor device
KR20200096743A (ko) 기판 제조 방법 및 기판 제조 시스템
JP2014229843A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2013011759A1 (ja) 半導体装置の製造方法
WO2017090279A1 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7135352B2 (ja) 半導体装置の製造方法
US20230154987A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2014086446A (ja) ＳｉＣウェハの切断方法
WO2020255944A1 (ja) ＳｉＣ半導体装置およびその製造方法
US9647081B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP5989422B2 (ja) 半導体装置の製造方法
JP2017135273A (ja) 半導体装置およびその製造方法
JP2016122697A (ja) 炭化珪素半導体装置およびその製造方法
JP2015220286A (ja) 半導体素子のオン抵抗測定方法および半導体素子のオン抵抗測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees