JP2023105034A - 量子デバイス及び量子計算機 - Google Patents

Abstract

【課題】量子チップをインターポーザにフリップチップ実装する場合でも量子ビットの性能の低下を抑制することが可能な量子デバイスを提供する。【解決手段】量子チップ（１０）は、インターポーザ（２０）に、バンプ（３０）によってフリップチップ実装されている。量子チップ（１０）には、隣り合う量子ビット間を結合するコプレーナ線路１２が形成されている。インターポーザ（２０）において、コプレーナ線路（１２）の中心導体（１２ａ）と対向する箇所には、隙間（２２）が設けられている。隙間（２２）の周囲には、第２のグランド電極（２４）が形成されている。インターポーザ（２０）は、隙間（２２）の周囲の第２のグランド電極（２４）を接続する接続電極（４０）を有する。接続電極（４０）の近傍に形成されたバンプ（３０Ａ）は、第１のグランド電極（１２ｂ）及び第２のグランド電極（２４）と接続されている。【選択図】図１

Description

本発明は、量子デバイス及び量子計算機に関する。

特許文献１は、電子回路、電子回路と磁場印加部とを備える発振器、及び、発振器とカプラとを備えた計算装置（量子計算機）を開示する。また、特許文献２は、細長い薄膜と、超伝導量子干渉デバイス（ＳＱＵＩＤ）と、接地面とを備える量子ビットデバイスを開示する。ＳＱＵＩＤは、細長い薄膜の近位端と電気接触し、３つより少ないジョセフソン接合を有する。接地面は、細長い薄膜と同一平面内にあり、細長い薄膜の遠位端と電気接触している。

特開２０２０－０４７９９９号公報 特表２０１８－５２４７９５号公報

接地面を同一の電圧に保つことによってコプレーナ線路からの望ましくない伝送動作であるスロットラインモードを抑制するために、デバイス上にエアブリッジを形成することが知られている。特許文献２では、導波管からの望ましくないスロットラインモード等を抑制するのを支援するために、デバイス上にクロスオーバエアブリッジが製作される。一方で、多数のマイクロ波信号を送受する配線の複雑さを緩和し、かつ配置スペースを節約するため、量子ビット（共振器）を構成する量子チップを、インターポーザに、バンプを用いてフリップチップ実装することがある。ここで、特許文献２に記載されたエアブリッジを設けた量子チップをインターポーザにフリップチップ実装（フリップチップ接続）する場合、フリップチップ実装に伴うプロセスに起因して、エアブリッジが変形又は破壊するおそれがある。したがって、エアブリッジを用いて接地面を同一の電圧に保つことが困難となるので、スロットラインモード等のエネルギー漏洩モードが十分に抑制されず、量子ビットの性能が低下するおそれがある。

本開示の目的は、このような課題を解決するためになされたものであり、量子チップをインターポーザにフリップチップ実装する場合でも量子ビットの性能の低下を抑制することが可能な量子デバイス及び量子計算機を提供することにある。

本開示にかかる量子デバイスは、量子ビットを構成する量子チップと、前記量子チップと対向し、少なくとも前記量子チップと対向する面には導電体が形成されているインターポーザと、を有し、前記量子チップは、前記インターポーザにバンプによってフリップチップ実装され、前記量子チップには、隣り合う量子ビット間を結合するためのコプレーナ線路が形成され、前記コプレーナ線路は、中心導体と、前記中心導体の周囲の第１のグランド電極とで構成され、前記インターポーザの前記量子チップと対向する面において、前記コプレーナ線路の前記中心導体と対向する箇所では、前記コプレーナ線路の経路に沿って部分的に前記導電体が形成されておらず、前記導電体が形成されていない隙間の周囲には、第２のグランド電極が形成されており、前記インターポーザは、前記隙間の周囲の前記第２のグランド電極を接続する接続電極を有し、前記接続電極の近傍に形成された前記バンプは、前記第１のグランド電極及び前記第２のグランド電極と接続されている。
また、本開示にかかる別の量子デバイスは、量子ビットを構成する量子チップと、前記量子チップと対向して設けられたインターポーザと、を有し、前記量子チップは、前記インターポーザにバンプによってフリップチップ実装され、前記量子チップには、隣り合う量子ビット間を結合するためのコプレーナ線路が形成され、前記コプレーナ線路は、中心導体と、前記中心導体の周囲の第１のグランド電極とで構成され、前記インターポーザには、前記第１のグランド電極と対向する領域に第２のグランド電極が形成されており、前記インターポーザは、前記第２のグランド電極に接続する接続電極を有し、前記接続電極の近傍に形成された前記バンプは、前記第１のグランド電極及び前記第２のグランド電極と接続され、少なくとも前記接続電極の一部が、前記中心導体と空間を介して対向している。

また、本開示にかかる量子計算機は、複数の前記量子デバイスと、複数の前記量子デバイスで構成される複数の前記量子ビット間を結合し、前記中心導体で構成されるカプラを含む、少なくとも１つの結合回路と、を有する。

本開示によれば、量子チップをインターポーザにフリップチップ実装する場合でも量子ビットの性能の低下を抑制することが可能な量子デバイス及び量子計算機を提供できる。

本実施の形態にかかる量子デバイスの概要を示す図である。 実施の形態１にかかる量子デバイスの構成を示す図である。 実施の形態１にかかる量子デバイスの構成を示す図である。 実施の形態１にかかる量子デバイスの構成を示す図である。 実施の形態１にかかる量子チップの構成を示す平面図である。 実施の形態１にかかるインターポーザの構成を示す平面図である。 実施の形態１にかかる発振器を示す回路図である。 実施の形態１にかかる発振器の等価回路を示す図である。 実施の形態１にかかる隙間の周囲の構造を示す側面図である。 実施の形態２にかかる量子デバイスの構成を示す図である。 実施の形態３にかかる量子デバイスの構成を示す図である。 実施の形態３にかかる隙間の周囲の構造を示す側面図である。 上述した実施の形態にかかる複数の量子デバイスで構成される量子計算機の構成を示す図である。 第１の変形例にかかる量子チップの構成を示す平面図である。 第１の変形例にかかるインターポーザの構成を示す平面図である。 第２の変形例にかかる量子チップの構成を示す平面図である。 第２の変形例にかかるインターポーザの構成を示す平面図である。 第３の変形例にかかる量子チップの構成を示す平面図である。 第３の変形例にかかるインターポーザの構成を示す平面図である。

（本開示にかかる実施の形態の概要）
本開示の実施形態の説明に先立って、本開示にかかる実施の形態の概要について説明する。図１は、本実施の形態にかかる量子デバイス１の概要を示す図である。

量子デバイス１は、量子ビット（量子ビット回路，発振器）を構成する量子チップ１０と、量子チップ１０と対向するインターポーザ２０とを有する。インターポーザ２０の少なくとも量子チップ１０に対向する面２０ａには、導電体が形成されている。導電体は、超伝導材料であってもよいし、常伝導材料であってもよい。また、導電体は、グランド電極、配線、又はパッド等を含み得る。また、量子チップ１０は、インターポーザ２０に、バンプ３０によってフリップチップ実装されている。なお、例えば、量子デバイス１は、量子ビットの１ビットに相当するデバイスである。そして、複数の量子デバイス１または量子チップ１０が配列することで、量子計算機が構成される。

また、量子チップ１０には、隣り合う量子ビット間を結合するコプレーナ線路１２が形成されている。ここで、コプレーナ線路１２は、中心導体１２ａと、中心導体１２ａの周囲（両側）の第１のグランド電極１２ｂとで構成されている。また、インターポーザ２０において、コプレーナ線路１２の中心導体１２ａと対向する箇所には、隙間２２が設けられている。つまり、インターポーザ２０の量子チップ１０と対向する面において、コプレーナ線路１２の中心導体１２ａと対向する箇所では、コプレーナ線路１２の経路に沿って部分的に導電体が形成されていない。この、導電体が形成されていない隙間２２では、誘電体が露出していてもよい。そして、インターポーザ２０の隙間２２の周囲（両側）には、第２のグランド電極２４が形成されている。つまり、導電体が形成されていない箇所の周囲には、第２のグランド電極２４が形成されている。つまり、インターポーザ２０の面２０ａに形成された導電体は、第１のグランド電極１２ｂと対向する領域に、第２のグランド電極２４を有する。

また、インターポーザ２０は、隙間２２の周囲の第２のグランド電極２４を接続する接続電極４０を有する。つまり、接続電極４０の両端は、第２のグランド電極２４と接続されている。例えば、隙間２２の一部には、隙間２２の周囲の第２のグランド電極２４を部分的に接続する橋梁状の接続電極４０（橋梁電極）が形成されている。例えば、誘電体が露出した領域である隙間２２の一部に、接続電極４０が設けられていてもよい。つまり、導電体が形成されていない箇所には、当該箇所の周囲の第２のグランド電極２４を接続する接続電極４０が形成されている。言い換えると、接続電極４０の少なくとも一部は、中心導体１２ａと対向する領域の一部と重なる位置に設けられている。なお、図１では、接続電極４０は直線状に形成されているが、接続電極４０は、このような形状に限られない。そして、接続電極４０の近傍に形成されたバンプ３０Ａは、第１のグランド電極１２ｂ及び第２のグランド電極２４と接続されている。そして、少なくとも接続電極４０の一部が、中心導体１２ａと空間を介して対向している。

これにより、量子チップ１０におけるコプレーナ線路１２を構成する２つのグランド電極（第１のグランド電極１２ｂ）の電位が同電位となり得る。したがって、量子チップ１０のコプレーナ線路１２においてスロットラインモード等のエネルギー漏洩モードが抑制される。したがって、量子ビット間の不要な干渉が軽減され、量子ビットのコヒーレンスが改善される。したがって、量子ビットの性能の低下を抑制することが可能となる。

具体的には、フリップチップ実装の加工プロセスでは、量子チップ及びインターポーザの、バンプが形成される面又はバンプが接合される面に対して、成膜及び洗浄を行うことがある。このため、予めエアブリッジを設けた量子チップをインターポーザに実装すると、エアブリッジに影響を与えないような成膜及び洗浄が必要となるため、技術的な難易度が高い。つまり、これらの成膜及び洗浄といったプロセスにより、量子チップに形成されたエアブリッジの電極構造が変形したり、破壊されたりするおそれがある。したがって、量子チップをインターポーザにフリップチップ実装しても、エアブリッジを用いて接地面を同一の電圧に保つことができなくなる。これにより、スロットラインモード等のエネルギー漏洩モードが十分に抑制されず、量子ビットの性能が低下するおそれがある。

これに対し、本開示にかかる量子デバイス１では、上記のような接続電極４０によってエアブリッジと同様の機能を実現できるので、エアブリッジと同様の機能と、バンプが形成又は接合される面に対する成膜及び洗浄といったプロセスとの両立が可能となる。したがって、本開示にかかる量子デバイス１では、フリップチップ実装を行った場合でも、量子ビットの性能の低下を抑制することが可能となる。

（実施の形態１）
以下、実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

図２～図４は、実施の形態１にかかる量子デバイス５０の構成を示す図である。図２は、実施の形態１にかかる量子デバイス５０の構造を示す斜視図である。図３は、実施の形態１にかかる量子デバイス５０の積層構造を示す分解図である。図４は、実施の形態１にかかる量子デバイス５０を横から見た模式図である。量子デバイス５０は、量子チップ１００と、インターポーザ２００とを有する。量子デバイス５０は、図１に示した量子デバイス１に対応する。また、量子チップ１００は、図１に示した量子チップ１０に対応する。また、インターポーザ２００は、図１に示したインターポーザ２０に対応する。また、図２～図４に示す量子デバイス５０は、例えば、１つの量子ビット（１ビット）に対応する。

また、図５は、実施の形態１にかかる量子チップ１００（超伝導配線層１０４）の構成を示す平面図である。また、図６は、実施の形態１にかかるインターポーザ２００（超伝導配線層２０２）の構成を示す平面図である。なお、図５及び図６は、図２の上から見た図である。したがって、図６の構成の上に、図５の構成が重なるようになっている。

なお、図２では、構造を理解しやすくするために量子チップ１００とインターポーザ２００とが離れて示されているが、実際には、図４に示すように、両者は接続されている。具体的には、量子チップ１００とインターポーザ２００とが、バンプ３００を介してフリップチップ接続により接続している。これにより、量子チップ１００は、インターポーザ２００にフリップチップ実装されている。つまり、量子チップ１００は、インターポーザ２００とバンプ３００を介して対向している。

図２～図４に示すように、量子チップ１００は、基板１０２と、超伝導配線層１０４とを有する。超伝導配線層１０４は、基板１０２のインターポーザ２００と対向する側の面に設けられている。後述するように、超伝導配線層１０４には、共振器１１０及びカプラ１２２の回路が形成されている。また、超伝導配線層１０４には、共振器１１０及びカプラ１２２の回路の周囲に、グランド電極１２４（第１のグランド電極）が形成されている。

また、インターポーザ２００は、超伝導配線層２０２と、基板２０４と、超伝導配線層２０６とを有する。超伝導配線層２０２は、基板２０４の量子チップ１００と対向する側の面に設けられている。また、超伝導配線層２０６は、基板２０４の量子チップ１００とは反対側の面に設けられている。インターポーザ２００は、量子チップ１００と外部回路（図示せず）とを接続するように構成されている。また、後述するように、超伝導配線層２０２には、磁場印加回路２１２及び読み出し部２１４の回路が形成されている。したがって、インターポーザ２００は、量子インターポーザとして機能し得る。また、超伝導配線層２０２には、グランド電極２２４（第２のグランド電極）が形成されている。

また、超伝導配線層２０６には、基板２０４に設けられた貫通電極２４０を介し超伝導配線層２０２と接続される配線が形成されている。例えば、超伝導配線層２０６には、磁場印加回路２１２及び読み出し部２１４を外部回路と接続するための配線２１２ａ及び配線２１４ａが形成される。また、超伝導配線層２０６には、配線２１２ａ及び配線２１４ａの周囲にグランド電極２５０（第４のグランド電極）が設けられている。また、貫通電極２４０は、超伝導材料で形成されることによって構成されてもよい。貫通電極２４０は、基板２０４を貫通し、グランド電極２２４とグランド電極２５０とを接続する。

ここで、基板１０２及び基板２０４には、例えば、シリコン基板が用いられるが、基板の材料はこれに限られない。例えば、基板１０２及び基板２０４には、サファイヤ基板又はガラス基板などが用いられてもよい。また、本実施の形態では、超伝導配線層１０４，２０２，２０６、バンプ３００及び貫通電極２４０は、超伝導体により実現される。超伝導体の材料としては、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、または、これらのいずれかを含む合金が挙げられる。なお、必ずしも、超伝導配線層１０４，２０２，２０６、バンプ３００及び貫通電極２４０の全てが、超伝導体により実現されていなくてもよく、超伝導配線層１０４を除く少なくとも一部に常伝導体が用いられてもよい。常伝導体の材料としては、例えば、銅、銀、金、白金、または、これらのいずれかを含む合金が挙げられる。なお、超伝導状態を実現するため、冷凍機により実現される例えば１０ｍＫ（ミリケルビン）程度の温度環境において、量子デバイス５０は利用される。

図２，図３，図５に示すように、超伝導配線層１０４には、共振器１１０及びカプラ１２２の回路が形成されている。具体的には、超伝導配線層１０４は、所定の形状の導電部材１１２と、ＳＱＵＩＤ（superconducting quantum interference device）１１６と、グランド電極１２４と、カプラ１２２とを含む。実施の形態１では、導電部材１１２は十字形状に形成されている。また、導電部材１１２及びカプラ１２２の周囲に、グランド電極１２４が形成されている。また、導電部材１１２とグランド電極１２４との間には空間Ｇが設けられている。導電部材１１２は、グランド電極１２４と、空間Ｇを介して容量結合している。つまり、空間Ｇは、後述するキャパシタ１１８を構成している。

また、導電部材１１２の１つの端部１１２ｄとグランド電極１２４ａとの間には一対のジョセフソン接合１１４Ａ，１１４Ｂが設けられている。一対のジョセフソン接合１１４Ａ，１１４Ｂで形成されるループ回路によって、ＳＱＵＩＤ１１６が構成されている。つまり、ＳＱＵＩＤ１１６の一端は導電部材１１２と接続し、他端はグランド電極１２４ａと接続している。また、導電部材１１２とＳＱＵＩＤ１１６とによって、共振器１１０が構成されている。

導電部材１１２の４つの端部１１２ａ～１１２ｄの近傍には、それぞれ、カプラ１２２Ａ～１２２Ｄが設けられている。カプラ１２２は、隣り合う量子ビット間を結合するように構成されている。言い換えると、カプラ１２２は、共振器１１０と同様の構成を備える他の共振器と結合するための回路である。カプラ１２２は、共振器１１０（導電部材１１２）と容量結合し得る。各カプラ１２２は、導電部材１１２の端部１１２ａ～１１２ｄのそれぞれを囲むように、端部１１２ａ～１１２ｄの近傍に形成されている。また、各カプラ１２２は、分岐部分１２２ａ及び屈曲部分１２２ｂといった不連続な形状を有している。このような形状により、カプラ１２２は、導電部材１１２の端部１１２ａ～１１２ｄのそれぞれを囲んでいる。

また、カプラ１２２と、カプラ１２２の周囲のグランド電極１２４とによって、コプレーナ線路１２０が形成されている。例えば、コプレーナ線路１２０は、グランド電極１２４に空隙を設け、その空隙の中央に中心導体としてカプラ１２２を形成することによって、構成されている。したがって、コプレーナ線路１２０は、図１に示したコプレーナ線路１２に対応し、カプラ１２２は、図１に示した中心導体１２ａに対応し、グランド電極１２４は、図１に示した第１のグランド電極１２ｂに対応する。なお、コプレーナ線路１２０自体が、カプラとして機能してもよい。つまり、コプレーナ線路１２０が、「カプラ」に対応してもよい。

具体的には、図５に示すように、導電部材１１２の、ジョセフソン接合１１４（ＳＱＵＩＤ１１６）が設けられた端部１１２ｄから反時計回りに９０度移動した位置の端部１１２ａの近傍には、カプラ１２２Ａが設けられている。そして、カプラ１２２Ａと、その周囲のグランド電極１２４Ａとによって、コプレーナ線路１２０Ａが形成されている。同様に、端部１１２ａから反時計回りに９０度移動した位置の端部１１２ｂの近傍には、カプラ１２２Ｂが設けられている。そして、カプラ１２２Ｂと、その周囲のグランド電極１２４Ｂとによって、コプレーナ線路１２０Ｂが形成されている。また、端部１１２ｂから反時計回りに９０度移動した位置の端部１１２ｃの近傍には、カプラ１２２Ｃが設けられている。そして、カプラ１２２Ｃと、その周囲のグランド電極１２４Ｃとによって、コプレーナ線路１２０Ｃが形成されている。また、端部１１２ｄの近傍には、カプラ１２２Ｄが設けられている。そして、カプラ１２２Ｄと、その周囲のグランド電極１２４Ｄとによって、コプレーナ線路１２０Ｄが形成されている。つまり、実施の形態１では、ＳＱＵＩＤ１１６の近傍に、カプラ１２２Ｄ（コプレーナ線路１２０Ｄ）が設けられている。

図２，図３，図６に示すように、超伝導配線層２０２には、グランド電極２２４が形成されている。ここで、超伝導配線層２０２の、超伝導配線層１０４の共振器１１０及びカプラ１２２と対向する箇所には、空間Ａが設けられている。つまり、超伝導配線層２０２の、超伝導配線層１０４の共振器１１０及びカプラ１２２と対向する領域には、グランド電極２２４は形成されていない。これは、共振器１１０及びカプラ１２２がグランド電極２２４に近接すると、量子ビットの特性が劣化するためである。具体的には、共振器１１０及びカプラ１２２がグランド電極２２４に近接すると、共振器１１０の共振周波数やＱ値（Quality factor）、カプラ１２２の結合度、及びコプレーナ線路１２０の特性インピーダンス等に影響があるからである。グランド電極２２４は、多数のバンプ３００を介してグランド電極１２４と接続されている。つまり、複数のバンプ３００が、グランド電極１２４とグランド電極２２４との間に配置されている。また、複数のバンプ３００は、格子状又はランダムに配置されている。

また、空間Ａには、磁場印加回路２１２及び読み出し部２１４が設けられている。磁場印加回路２１２は、ＳＱＵＩＤ１１６と対向する位置に設けられており、ＳＱＵＩＤ１１６と磁界結合している。磁場印加回路２１２は、ＳＱＵＩＤ１１６に磁場を印加する。磁場は、直流磁場または交流磁場である。共振器１１０と磁場印加回路２１２とによって、後述する発振器６０が構成されている。したがって、量子デバイス５０は、発振器６０（量子ビット，量子ビット回路）を構成するといえる。

磁場印加回路２１２は、所定の形状の電極や配線で形成されている。具体的には、図２及び図６に示すように、磁場印加回路２１２は、環状の一部が欠けた形状、すなわちＣ字形状の電極や配線で構成されている。つまり、磁場印加回路２１２は、略環状の電極や配線で構成されている。磁場印加回路２１２に電流が流れることにより、この略環状の電極や配線に沿った電流経路の内側を貫く磁場が発生する。また、磁場印加回路２１２は、ＳＱＵＩＤ１１６と磁界結合していればよく、その形状は略環状でなくてもよい。また、磁場印加回路２１２のグランド電極２１２ｂ（第３のグランド電極）は、バンプ３００Ｅ，３００Ｆを介して、グランド電極１２４ａと接続している。また、グランド電極２１２ｂは、グランド電極と接続されていればよく、グランド電極１２４ａに限らず、グランド電極２２４と接続してもよいし、グランド電極２５０と接続されてもよい。

読み出し部２１４は、導電部材１１２と対向する位置に設けられており、導電部材１１２と容量結合している。読み出し部２１４は、共振器１１０（発振器６０）の内部状態、すなわち発振状態を読み出すための電極である。読み出し部２１４は、共振器１１０（発振器６０）の内部状態を取得する外部回路（制御部）と、超伝導配線層２０６（配線２１４ａ）を介して接続している。読み出し部２１４の形状は、例えば、導電部材１１２の形状に対応した形状である。本実施の形態では、読み出し部２１４の形状は、十字形状である。また、読み出し部２１４は導電部材１１２と容量結合していればよく、その形状は十字形状でなくてもよい。なお、磁場印加回路２１２及び読み出し部２１４を量子チップ１００の下側に設けることによって、量子デバイス５０のサイズを小さくすることができる。

図７は、実施の形態１にかかる発振器６０を示す回路図である。また、図８は、実施の形態１にかかる発振器６０の等価回路を示す図である。発振器６０は、共振器１１０と、磁場印加回路２１２とを有する。共振器１１０は、ＳＱＵＩＤ１１６と、キャパシタ１１８とを有する。ＳＱＵＩＤ１１６は、導電部材１１２を介してキャパシタ１１８によりシャントされている。

ＳＱＵＩＤ１１６は、２つのジョセフソン接合１１４（１１４Ａ，１１４Ｂ）を超伝導線路により環状に接続した回路である。すなわち、ＳＱＵＩＤ１１６は、２つのジョセフソン接合１１４（１１４Ａ，１１４Ｂ）を有する環状のループ回路である。ここで、ジョセフソン接合とは、２つの超伝導体により、薄い絶縁膜を挟んだ構造を有する素子をいう。より詳細には、図８に示すように、ＳＱＵＩＤ１１６は、ジョセフソン接合１１４Ａとジョセフソン接合１１４Ｂとを接続する第１の超伝導線路１１６ａと、ジョセフソン接合１１４Ａとジョセフソン接合１１４Ｂとを接続する第２の超伝導線路１１６ｂとを備えている。言い換えると、共振器１１０は、第１の超伝導線路１１６ａと第２の超伝導線路１１６ｂとがジョセフソン接合１１４Ａとジョセフソン接合１１４Ｂとにより接合されているループ回路であるＳＱＵＩＤ１１６を備えている。図８に示すように、第１の超伝導線路１１６ａとジョセフソン接合１１４Ａと第２の超伝導線路１１６ｂとジョセフソン接合１１４Ｂとが環状に接続されることによりループ回路（すなわち、ＳＱＵＩＤ１１６）が構成されている。言い換えると、ＳＱＵＩＤ１１６において、第１の超伝導線路１１６ａと第２の超伝導線路１１６ｂとがジョセフソン接合１１４Ａとジョセフソン接合１１４Ｂとにより接合されることによりループを構成している。

図２～図６を用いた説明に戻る。上述したように、超伝導配線層２０２の、カプラ１２２と対向する領域には、グランド電極２２４は形成されていない。したがって、図２，図３，図６に示すように、超伝導配線層２０２の、カプラ１２２と対向する位置には、隙間２２２が設けられている。具体的には、カプラ１２２Ａと対向する位置には、隙間２２２Ａが形成されている。同様に、カプラ１２２Ｂと対向する位置には、隙間２２２Ｂが形成されている。また、カプラ１２２Ｃと対向する位置には、隙間２２２Ｃが形成されている。また、カプラ１２２Ｄと対向する位置には、隙間２２２Ｄが形成されている。さらに、カプラ１２２Ｄと対向し、磁場印加回路２１２（グランド電極２１２ｂ）とグランド電極２２４との間の箇所には、隙間２２２Ｅが設けられている。なお、図２では、超伝導配線層２０２の、カプラ１２２と対向する領域には、空間が形成されているが、このような構成に限られない。カプラ１２２と対向する領域（グランド電極２２４が形成されていない領域）では、誘電体（基板２０４）が露出していてもよい。この場合、隙間２２２は、誘電体が露出するように形成されている。

そして、実施の形態１では、各隙間２２２に、橋梁状の橋梁電極４００が設けられている。つまり、インターポーザ２００は、隙間２２２を跨ぐように形成された橋梁電極４００を有する。橋梁電極４００は、導体（超伝導体）で形成されている。橋梁電極４００は、図１に示した接続電極４０に対応する。つまり、接続電極４０は、橋梁電極４００（第１の橋梁電極，第２の橋梁電極）を含む。

具体的には、隙間２２２Ａには、橋梁電極４００Ａ（第１の橋梁電極）が設けられている。同様に、隙間２２２Ｂには、橋梁電極４００Ｂ（第１の橋梁電極）が設けられている。また、隙間２２２Ｃには、橋梁電極４００Ｃ（第１の橋梁電極）が設けられている。また、隙間２２２Ｄには、橋梁電極４００Ｄ（第１の橋梁電極）が設けられている。さらに、隙間２２２Ｅには、橋梁電極４００Ｅ及び橋梁電極４００Ｆ（第２の橋梁電極）が設けられている。

図９は、実施の形態１にかかる隙間２２２の周囲の構造を示す側面図である。橋梁電極４００は、隙間２２２の一部に形成されている。橋梁電極４００は、隙間２２２の周囲（両側）のグランド電極２２４を部分的に接続するように、橋梁状に形成されている。言い換えると、橋梁電極４００により、隙間２２２の周囲のグランド電極２２４が部分的に接続される。さらに言い換えると、橋梁電極４００は、隙間２２２を跨ぐように形成されている。これにより、隙間２２２の周囲のグランド電極２２４の電位（グランド電位）の電位差を小さくすることができる。理想的には、橋梁電極４００により、隙間２２２の周囲のグランド電極２２４の電位（グランド電位）を等電位とすることができる。

なお、図２には、橋梁電極４００が円弧状に示されているが、図２は、橋梁電極４００を単に模式的に示しており、実際には、橋梁電極４００は、円弧状に形成されている必要はない。むしろ、図９に示すように、橋梁電極４００は、超伝導配線層１０４（カプラ１２２）と接触しないように形成されている。つまり、橋梁電極４００は、上述した量子ビットの特性の劣化を抑制するため、量子チップ１００の超伝導配線層１０４からできるだけ離れて形成されることが望ましい。したがって、橋梁電極４００（接続電極）の一部は、カプラ１２２（中心導体）と空間を介して対向している。また、図６に示すように、実施の形態１では、橋梁電極４００は、直線状に形成されている。また、図９に示すように、橋梁電極４００は、グランド電極２２４（超伝導配線層２０２）と同じ平面上に設けられてもよい。また、橋梁電極４００は、隙間２２２の両側のグランド電極２２４（超伝導配線層２０２）と一体に形成されてもよい。橋梁電極４００がこのように形成されることで、橋梁電極４００を容易に形成することができる。

そして、上述したように、グランド電極２２４は、バンプ３００を介してグランド電極１２４と接続されていることから、グランド電極２２４には、多数のバンプ３００が接続されている。したがって、橋梁電極４００の近傍には、バンプ３００が設けられ得る。具体的には、橋梁電極４００Ａの近傍には、その両側にバンプ３００Ａが設けられている。同様に、橋梁電極４００Ｂの近傍には、その両側にバンプ３００Ｂが設けられている。また、橋梁電極４００Ｃの近傍には、その両側にバンプ３００Ｃが設けられている。また、橋梁電極４００Ｄの近傍には、その両側にバンプ３００Ｄが設けられている。また、橋梁電極４００Ｅの近傍には、その一端にバンプ３００Ｄが設けられており、他端の磁場印加回路２１２に対応する箇所にバンプ３００Ｅが設けられている。また、橋梁電極４００Ｆの近傍には、その一端にバンプ３００Ｄが設けられており、他端の磁場印加回路２１２に対応する箇所にバンプ３００Ｆが設けられている。

そして、バンプ３００は、グランド電極２２４と接続されているとともに、グランド電極１２４とも接続されている。したがって、図９に示すように、コプレーナ線路１２０において中心導体に対応するカプラ１２２の両側のグランド電極１２４が、バンプ３００、グランド電極２２４、橋梁電極４００、グランド電極２２４及びバンプ３００を介して、接続されることとなる。したがって、バンプ３００、グランド電極２２４、橋梁電極４００、グランド電極２２４及びバンプ３００によって、Ｕ字形状の伝送路が形成される。このＵ字形状の伝送路が、カプラ１２２の両側のグランド電極１２４を接続するエアブリッジとして機能する。

具体的には、図５及び図６に示すように、バンプ３００Ａ、グランド電極２２４、橋梁電極４００Ａ、グランド電極２２４及びバンプ３００Ａによって、カプラ１２２Ａの周囲のグランド電極１２４Ａが接続される。同様に、バンプ３００Ｂ、グランド電極２２４、橋梁電極４００Ｂ、グランド電極２２４及びバンプ３００Ｂによって、カプラ１２２Ｂの周囲のグランド電極１２４Ｂが接続される。また、バンプ３００Ｃ、グランド電極２２４、橋梁電極４００Ｃ、グランド電極２２４及びバンプ３００Ｃによって、カプラ１２２Ｃの周囲のグランド電極１２４Ｃが接続される。バンプ３００Ｄ、グランド電極２２４、橋梁電極４００Ｄ、グランド電極２２４及びバンプ３００Ｄによって、カプラ１２２Ｄの周囲のグランド電極１２４Ｄが接続される。

さらに、バンプ３００Ｅ、磁場印加回路２１２のグランド電極２１２ｂ、橋梁電極４００Ｅ、グランド電極２２４及びバンプ３００Ｄによって、カプラ１２２Ｄの周囲のグランド電極１２４ａとグランド電極１２４Ｄとが接続される。また、バンプ３００Ｆ、磁場印加回路２１２のグランド電極２１２ｂ、橋梁電極４００Ｆ、グランド電極２２４及びバンプ３００Ｄによって、カプラ１２２Ｄの周囲のグランド電極１２４ａとグランド電極１２４Ｄとが接続される。なお、図６には、６個の橋梁電極４００が示されているが、橋梁電極４００の数は６個に限られない。橋梁電極４００は、コプレーナ線路１２０の中心導体であるカプラ１２２と対向し、周囲にバンプ３００が設けられた任意の隙間２２２を跨ぐように、形成されてもよい。

このように、実施の形態１においては、バンプ３００、グランド電極２２４、橋梁電極４００、グランド電極２２４及びバンプ３００が、カプラ１２２の両側のグランド電極１２４を接続するエアブリッジとして機能する。これにより、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。好ましくは、カプラ１２２の両側のグランド電極１２４の電位差を０にすることができる。これにより、望ましくないモードであるスロットラインモード又はＣｏｕｐｌｅｄ Ｓｌｏｔｌｉｎｅ Ｍｏｄｅとったエネルギー漏洩モードの発生を抑制することができる。つまり、中心導体（カプラ１２２）とその周囲のグランド電極１２４とにおいて、幅方向（図９における横方向）の電磁界分布が非対称になることを抑制することができる。これにより、中心導体を跨いでグランド電極１２４間でエネルギーが漏洩することを、抑制することができる。したがって、量子ビットの性能の低下を抑制することができる。具体的には、量子ビット間の不要な干渉が軽減されるので、量子ビットのコヒーレンスを向上させることができる。

ここで、特許文献２に記載されているように、スロットラインモード等のエネルギー漏洩モードの発生を抑制するために、導波路を跨ぐエアブリッジを形成することがある。しかしながら、上述したように、量子チップ１００とインターポーザ２００とをフリップチップ実装を行う場合では、エアブリッジを設けることは、技術上及びスペース上の観点から、好ましくない。これに対し、実施の形態１では、エアブリッジを設けることなく、エアブリッジと同様の機能を実現できるので、エネルギー漏洩モードの発生を抑制することができる。したがって、実施の形態１にかかる量子デバイス５０では、フリップチップ実装を行った場合でも、量子ビットの性能の低下を抑制することが可能となる。

なお、上述したように、カプラ１２２がグランド電極２２４に近接すると量子ビットの特性が劣化することから、１つの隙間２２２に多くの橋梁電極４００が形成されるのは好ましくない。一方、コプレーナ線路１２０においてスロットラインモード等のエネルギーの漏洩モードが発生を抑制するためには、橋梁電極４００を多く設けることが好ましい。したがって、橋梁電極４００の数は、例えば、設計条件によって、適宜、設定され得る。

なお、橋梁電極４００は、共振器１１０（導電部材１１２及びＳＱＵＩＤ１１６）と対向する位置には設けられないことが好ましい。これにより、量子ビット（共振器１１０）の性能の劣化を抑制することができる。例えば、橋梁電極４００を共振器１１０（導電部材１１２及びＳＱＵＩＤ１１６）と対向しない位置に設けることによって、コヒーレンスの劣化を抑制することができる。なお、コヒーレンスは、例えば、発振器６０が量子ビットとして機能する時間であるコヒーレンス時間である。

また、上述したエネルギー漏洩モードの発生は、コプレーナ線路１２０の分岐又は屈曲等の、カプラ１２２の不連続な形状で発生する可能性が高い。したがって、橋梁電極４００は、カプラ１２２の不連続な形状に対応する箇所に設けられることが望ましい。例えば、図５及び図６に示すように、橋梁電極４００Ａは、カプラ１２２Ａの分岐部分１２２ａの近傍に形成されている。同様に、橋梁電極４００Ｂは、カプラ１２２Ｂの分岐部分１２２ａの近傍に形成されている。橋梁電極４００Ｃは、カプラ１２２Ｃの分岐部分１２２ａの近傍に形成されている。また、橋梁電極４００Ｄは、カプラ１２２Ｄの分岐部分１２２ａの近傍に形成されている。また、橋梁電極４００Ｅ，４００Ｆは、カプラ１２２Ｄの分岐部分１２２ａ及び屈曲部分１２２ｂの近傍に形成されている。

また、磁場印加回路２１２のグランド電極２１２ｂとグランド電極２２４との間には、ＳＱＵＩＤ１１６の近傍のカプラ１２２Ｄ（中心導体）に対向する位置に隙間２２２Ｅが設けられている。そして、この隙間２２２Ｅを跨ぐようにして、橋梁電極４００Ｅ及び橋梁電極４００Ｆが形成されている。そして、これらの橋梁電極４００Ｅ及び橋梁電極４００Ｆによって、グランド電極２１２ｂとグランド電極２２４とが部分的に接続される。また、橋梁電極４００Ｅ，４００Ｆの一端は、グランド電極１２４及びグランド電極２１２ｂに接続されたバンプ３００Ｅ，３００Ｆの近傍に位置し、他端は、グランド電極１２４及びグランド電極２２４に接続されたバンプ３００の近傍に位置している。これにより、カプラ１２２Ｄの周囲のグランド電極については、３つの橋梁電極４００Ｄ，４００Ｅ，４００Ｆによって接続されることとなる。さらに、３つの橋梁電極４００Ｄ，４００Ｅ，４００Ｆは、カプラ１２２Ｄの分岐部分１２２ａの近傍に形成されている。したがって、より効果的に、エネルギー漏洩モードの発生を抑制することができる。なお、この構成は、後述する他の実施の形態でも適用可能である。

また、本実施の形態では、複数のバンプ３００が、グランド電極１２４とグランド電極２２４との間に、格子状又はランダムに配置されている。これにより、バンプ３００が橋梁電極４００の近傍に配置される可能性が高くなる。さらに、バンプ３００がこのように配置されていることにより、グランド電極１２４とグランド電極２２４とがより確実に接続される。

（実施の形態２）
次に、実施の形態２について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。実施の形態２では、図１に示した接続電極４０に対応する構成要素が、実施の形態１と異なる。

図１０は、実施の形態２にかかる量子デバイス５０の構成を示す図である。図１０は、実施の形態２にかかる量子デバイス５０を示す斜視図である。図１０は、実施の形態１にかかる図２に対応する。

実施の形態１と同様に、実施の形態２にかかる量子デバイス５０は、量子チップ１００と、インターポーザ２００とを有する。なお、量子チップ１００の構成は、実施の形態１にかかるものと実質的に同様であるので、説明を省略する。また、インターポーザ２００の構成は、橋梁電極４００を除き、実施の形態１にかかるものと実質的に同様であるので、説明を省略する。なお、隙間２２２（２２２Ａ～２２２Ｄ）の位置については、図２を参照されたい。

実施の形態２にかかるインターポーザ２００は、インターポーザ２００の超伝導配線層２０２を囲むように形成された、導体（超伝導体）の外枠構造４２０を有する。外枠構造４２０は、グランド電極２２４と一体に形成されている。外枠構造４２０は、隙間２２２Ａに対応する外枠部分４２２Ａ、隙間２２２Ｂに対応する外枠部分４２２Ｂ、隙間２２２Ｃに対応する外枠部分４２２Ｃ、及び、隙間２２２Ｄに対応する外枠部分４２２Ｄを有する。つまり、外枠構造４２０の各隙間２２２に対応する位置に、外枠部分４２２が設けられている。

外枠部分４２２は、隙間２２２の周囲（両端）のグランド電極２２４を接続する。つまり、外枠部分４２２は、図１に示した接続電極４０に対応する。言い換えると、接続電極４０は、外枠部分４２２を含む。さらに言い換えると、外枠部分４２２は、図１に示した接続電極４０として機能する。したがって、外枠部分４２２の近傍に形成されたバンプ３００は、グランド電極１２４及びグランド電極２２４と接続されている。

具体的には、外枠部分４２２Ａの近傍には、その両側にバンプ３００Ａが設けられている。同様に、外枠部分４２２Ｂの近傍には、その両側にバンプ３００Ｂが設けられている。また、外枠部分４２２Ｃの近傍には、その両側にバンプ３００Ｃが設けられている。また、外枠部分４２２Ｄの近傍には、その両側にバンプ３００Ｄが設けられている。

したがって、実施の形態１において図９を用いて説明したように、コプレーナ線路１２０において中心導体に対応するカプラ１２２の両側のグランド電極１２４が、バンプ３００、グランド電極２２４、外枠部分４２２、グランド電極２２４及びバンプ３００を介して、接続されることとなる。これにより、バンプ３００、グランド電極２２４、外枠部分４２２、グランド電極２２４及びバンプ３００によって、Ｕ字形状の伝送路が形成される。このＵ字形状の伝送路が、カプラ１２２の両側のグランド電極１２４を接続するエアブリッジとして機能する。

具体的には、バンプ３００Ａ、グランド電極２２４、外枠部分４２２Ａ、グランド電極２２４及びバンプ３００Ａによって、カプラ１２２Ａの周囲のグランド電極１２４Ａが接続される。同様に、バンプ３００Ｂ、グランド電極２２４、外枠部分４２２Ｂ、グランド電極２２４及びバンプ３００Ｂによって、カプラ１２２Ｂの周囲のグランド電極１２４Ｂが接続される。また、バンプ３００Ｃ、グランド電極２２４、外枠部分４２２Ｃ、グランド電極２２４及びバンプ３００Ｃによって、カプラ１２２Ｃの周囲のグランド電極１２４Ｃが接続される。バンプ３００Ｄ、グランド電極２２４、外枠部分４２２Ｄ、グランド電極２２４及びバンプ３００Ｄによって、カプラ１２２Ｄの周囲のグランド電極１２４Ｄが接続される。

このように、実施の形態２においては、バンプ３００、グランド電極２２４、外枠部分４２２、グランド電極２２４及びバンプ３００が、カプラ１２２の両側のグランド電極１２４を接続するエアブリッジとして機能する。したがって、実施の形態２のように、インターポーザ２００の超伝導配線層２０２を囲むように形成されグランド電極２２４と一体の導体の外枠構造４２０を設けることによっても、実施の形態１と同様の効果を奏することができる。つまり、実施の形態２においても、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。好ましくは、カプラ１２２の両側のグランド電極１２４の電位差を０にすることができる。したがって、実施の形態２にかかる構成によっても、カプラ１２２においてエネルギー漏洩モードの発生を抑制することができる。

なお、インターポーザ２００の外周部分については、量子ビットの実現に必要な配線が配置される可能性が低いので、配線の自由度が高い。したがって、インターポーザ２００の外周部分にグランド電極を配置しても、全体の配置に影響を及ぼす可能性は極めて低い。したがって、外枠構造４２０を設けることによって、実施の形態１にかかる橋梁電極４００と実質的に同様の機能を有する外枠部分４２２を、容易に形成することが可能となる。つまり、実施の形態１に係る構成と比較して、接続電極４０を、容易に配置することが可能となる。

（実施の形態３）
次に、実施の形態３について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。実施の形態３では、図１に示した接続電極４０に対応する構成要素が、他の実施の形態と異なる。

図１１は、実施の形態３にかかる量子デバイス５０の構成を示す図である。図１１は、実施の形態３にかかる量子デバイス５０を示す斜視図である。図１１は、実施の形態１にかかる図２に対応する。

実施の形態１と同様に、実施の形態３にかかる量子デバイス５０は、量子チップ１００と、インターポーザ２００とを有する。なお、量子チップ１００の構成は、実施の形態１にかかるものと実質的に同様であるので、説明を省略する。また、インターポーザ２００の構成は、橋梁電極４００を除き、実施の形態１にかかるものと実質的に同様であるので、説明を省略する。なお、隙間２２２（２２２Ａ～２２２Ｄ）の位置については、図２を参照されたい。

図１２は、実施の形態３にかかる隙間２２２の周囲の構造を示す側面図である。実施の形態３では、隙間２２２の近傍に、貫通電極２４０が設けられている。そして、貫通電極２４０とグランド電極２５０（第４のグランド電極）とによって、隙間２２２の周囲（両側）のグランド電極２２４が接続される。したがって、貫通電極２４０及びグランド電極２５０が、図１に示した接続電極４０に対応する。言い換えると、貫通電極２４０とグランド電極２５０とによって、接続電極４４０が構成される。さらに言い換えると、貫通電極２４０及びグランド電極２５０が、接続電極４４０として機能する。さらに言い換えると、接続電極４４０は、貫通電極２４０及びグランド電極２５０によってなされる構成を含む。このような構成により、接続電極４４０の一部（グランド電極２５０の一部）は、カプラ１２２（中心導体）と空間を介して対向している。

具体的には、隙間２２２Ａの両側の近傍に、貫通電極２４０Ａが形成されている。そして、貫通電極２４０Ａとグランド電極２５０Ａとで構成される接続電極４４０Ａによって、隙間２２２Ａの周囲のグランド電極２２４が接続される。同様に、隙間２２２Ｂの両側の近傍に、貫通電極２４０Ｂが形成されている。そして、貫通電極２４０Ｂとグランド電極２５０Ｂとで構成される接続電極４４０Ｂによって、隙間２２２Ｂの周囲のグランド電極２２４が接続される。また、隙間２２２Ｃの両側の近傍に、貫通電極２４０Ｃが形成されている。そして、貫通電極２４０Ｃとグランド電極２５０Ｃとで構成される接続電極４４０Ｃによって、隙間２２２Ｃの周囲のグランド電極２２４が接続される。また、隙間２２２Ｄの両側の近傍に、貫通電極２４０Ｄが形成されている。そして、貫通電極２４０Ｄとグランド電極２５０Ｄとで構成される接続電極４４０Ｄによって、隙間２２２Ｄの周囲のグランド電極２２４が接続される。

そして、上述したように、バンプ３００は、グランド電極２２４と接続されているとともに、グランド電極１２４とも接続されている。したがって、図１２に示すように、カプラ１２２の両側のグランド電極１２４が、バンプ３００、グランド電極２２４、貫通電極２４０、グランド電極２５０、貫通電極２４０、グランド電極２２４及びバンプ３００を介して、接続されることとなる。したがって、バンプ３００、グランド電極２２４、貫通電極２４０、グランド電極２５０、貫通電極２４０、グランド電極２２４及びバンプ３００によって、Ｕ字形状の伝送路が形成される。このＵ字形状の伝送路が、カプラ１２２の両側のグランド電極１２４を接続するエアブリッジとして機能する。

具体的には、バンプ３００Ａ、グランド電極２２４、貫通電極２４０Ａ、グランド電極２５０Ａ、貫通電極２４０Ａ、グランド電極２２４及びバンプ３００Ａによって、カプラ１２２Ａの周囲のグランド電極１２４Ａが接続される。同様に、バンプ３００Ｂ、グランド電極２２４、貫通電極２４０Ｂ、グランド電極２５０Ｂ、貫通電極２４０Ｂ、グランド電極２２４及びバンプ３００Ｂによって、カプラ１２２Ｂの周囲のグランド電極１２４Ｂが接続される。また、バンプ３００Ｃ、グランド電極２２４、貫通電極２４０Ｃ、グランド電極２５０Ｃ、貫通電極２４０Ｃ、グランド電極２２４及びバンプ３００Ｃによって、カプラ１２２Ｃの周囲のグランド電極１２４Ｃが接続される。また、バンプ３００Ｄ、グランド電極２２４、貫通電極２４０Ｄ、グランド電極２５０Ｄ、貫通電極２４０Ｄ、グランド電極２２４及びバンプ３００Ｄによって、カプラ１２２Ｄの周囲のグランド電極１２４Ｄが接続される。

このように、実施の形態３においては、バンプ３００、グランド電極２２４、貫通電極２４０、グランド電極２５０、貫通電極２４０、グランド電極２２４及びバンプ３００が、カプラ１２２の両側のグランド電極１２４を接続するエアブリッジとして機能する。したがって、実施の形態３においても、実施の形態１と同様の効果を奏することができる。つまり、実施の形態３においても、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。好ましくは、カプラ１２２の両側のグランド電極１２４の電位差を０にすることができる。したがって、実施の形態３にかかる構成によっても、カプラ１２２においてエネルギー漏洩モードの発生を抑制することができる。

さらに、実施の形態３においては、隙間２２２を跨ぐような橋梁電極のような構造を形成することなしに、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。したがって、実施の形態３にかかる構成では、実施の形態１及び実施の形態２にかかる構成と比較して、構造を簡略化することが可能となる。

なお、貫通電極２４０が長すぎる、つまり基板２０４が厚すぎると、上記効果が小さくなり得る。したがって、貫通電極２４０の長さが短くなるために、基板２０４の厚さが十分に薄いことが望ましい。例えば、貫通電極２４０の長さは、量子ビットの動作を実現するために使用する信号（発振器６０の動作を実現するために使用する信号（高周波信号；電磁波））の波長（動作波長）に対して十分短いことが望ましい。例えば、貫通電極２４０の長さは、動作波長の１／２０以下であることが望ましい。この場合、貫通電極２４０を含む信号の経路における実効誘電率に依存する波長短縮を考慮すると、動作波長の１／２０以下とすれば、瞬時値の位相差は約１８度以下と十分小さくなるので、グランド電極１２４とグランド電極２５０との電位差を低減する効果が期待できる。したがって、貫通電極２４０の長さは、バンプ３００と橋梁電極４００とグランド電極２２４とによって構成される経路を、バンプ３００と貫通電極２４０とグランド電極２５０とから構成される経路で置き換えても問題ない程度に、十分に短い距離であるといえる。

（量子計算機）
図１３は、上述した実施の形態にかかる複数の量子デバイス５０で構成される量子計算機７０の構成を示す図である。なお、量子計算機７０は、例えば、イジングモデルにマッピング可能な任意の問題の解を計算する量子アニーリング型の計算機である。ＳＱＵＩＤ１１６によって磁場が与えられると、量子デバイス５０で構成される発振器６０は、パラメトリック発振し、量子ビット（量子ビット回路）を実現する。

量子計算機７０は、複数の量子デバイス５０と、少なくとも１つの結合回路８０とを有する。結合回路８０は、複数の量子デバイス５０で構成される複数の発振器６０（量子ビット，量子ビット回路）を結合する回路である。言い換えると、結合回路８０は、複数の量子デバイス５０を結合する回路である。量子計算機７０は、複数の量子デバイス５０で構成される複数の発振器６０が結合回路８０を介してネットワークを構成した、計算機である。言い換えると、量子計算機７０は、複数の量子デバイス５０が結合回路８０を介してアレイ状に配置されることによって構成される。

図１３の例では、結合回路８０は、４個の量子デバイス５０（発振器６０）を結合している。そして、結合回路８０は、４個の発振器６０と結合している。また、結合回路８０は、上述したカプラ１２２を含む。また、上述したカプラ１２２は、共振器１１０（発振器６０）と結合するための結合回路８０の端子である。したがって、結合回路８０は、複数の量子デバイス５０で構成される複数の量子ビット間を結合し、カプラ１２２を含む。なお、図１３の例では、結合回路８０は、４個の量子デバイス５０（発振器６０）と接続しているが、１つの結合回路８０が結合できる量子デバイス５０（発振器６０）の数は、設計条件によって、適宜、設定され得る。

上述したように、本実施の形態にかかる量子デバイス５０が上記のように構成されているので、カプラ１２２においてエネルギー漏洩モードの発生を抑制することができる。したがって、量子ビットの性能の低下を抑制できる。そして、本実施の形態にかかる量子計算機７０は、このような量子デバイス５０で構成されているので、量子ビット全体の性能を向上させることができる。

（変形例）
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述した実施の形態では、カプラ１２２は、導電部材１１２の４つの端部１１２ａ～１１２ｄの全ての近傍に設けられている。しかしながら、カプラ１２２は、導電部材１１２の４つの端部１１２ａ～１１２ｄの全ての近傍に設けられている必要はない。カプラ１２２は、量子計算機における量子デバイス５０（発振器６０）の配置に応じて、適宜、配置され得る。

また、上述した実施の形態にかかる共振器１１０は、導電部材１１２を十字形状とし、ＳＱＵＩＤ１１６が十字形状の端部に設けられているように構成されている。しかしながら、共振器１１０の構成は、このような構成に限られない。そして、ＳＱＵＩＤ１１６の位置及び導電部材１１２の形状に関わらず、本実施の形態にかかる接続電極４０（橋梁電極４００等）は、適用可能である。なお、以下に示す変形例では、実施の形態１に対する変形例を示しているが、他の実施の形態についても同様である。

図１４は、第１の変形例にかかる量子チップ１００（超伝導配線層１０４）の構成を示す平面図である。また、図１５は、第１の変形例にかかるインターポーザ２００（超伝導配線層２０２）の構成を示す平面図である。第１の変形例では、ＳＱＵＩＤ１１６の位置が、上述した実施の形態と異なる。

具体的には、図１４に示すように、ＳＱＵＩＤ１１６の一端は、十字形状の導電部材１１２のくびれ部分に接続されており、他端は、グランド電極１２４と接続している。そして、導電部材１１２とＳＱＵＩＤ１１６とによって、共振器１１０が構成されている。

また、上述した実施の形態と同様に、４つのカプラ１２２が、導電部材１１２の四方に配置されている。具体的には、導電部材１１２の４つの端部１１２ａ～１１２ｄのそれぞれの近傍には、カプラ１２２（１２２Ａ～１２２Ｄ）が設けられている。また、上述した実施の形態と同様に、カプラ１２２と、カプラ１２２の周囲のグランド電極１２４とによって、コプレーナ線路１２０が形成されている。

また、ＳＱＵＩＤ１１６の位置が上述した実施の形態と異なるので、ＳＱＵＩＤ１１６に磁場を印加する磁場印加回路２１２の位置も、上述した実施の形態と異なる。つまり、図１５に示すように、磁場印加回路２１２は、超伝導配線層２０２の、図１４に示したＳＱＵＩＤ１１６と対向する位置に配置されている。また、上述した実施の形態と同様に、十字形状の読み出し部２１４が、超伝導配線層２０２の、導電部材１１２と対向する位置に配置されている。

また、第１の変形例においても、超伝導配線層２０２の各コプレーナ線路１２０と対向する位置には、隙間２２２が形成されている。そして、各隙間２２２を跨ぐように、橋梁電極４００が設けられている。そして、橋梁電極４００の近傍にバンプ３００が設けられ得る。したがって、カプラ１２２の両側のグランド電極１２４が、バンプ３００、グランド電極２２４、橋梁電極４００、グランド電極２２４及びバンプ３００を介して、接続されることとなる。これにより、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。したがって、第１の変形例においても、上述した実施の形態と同様に、中心導体を跨いでグランド電極１２４間でエネルギーが漏洩することを、抑制することができる。

図１６は、第２の変形例にかかる量子チップ１００（超伝導配線層１０４）の構成を示す平面図である。また、図１７は、第２の変形例にかかるインターポーザ２００（超伝導配線層２０２）の構成を示す平面図である。第２の変形例では、共振器１１０を構成する導電部材の形状が、上述した実施の形態と異なる。

具体的には、図１６に示すように、第２の変形例では、十字形状の導電部材１１２の代わりに、四角形（例えば正方形）の導電部材１１２Ａが用いられている。また、ＳＱＵＩＤ１１６の一端は、導電部材１１２Ａの１つの角部に接続されており、他端は、グランド電極１２４と接続している。そして、導電部材１１２ＡとＳＱＵＩＤ１１６とによって、共振器１１０が構成されている。

また、４つのカプラ１２２が、導電部材１１２Ａの四方に配置されている。具体的には、導電部材１１２Ａの４つの辺のそれぞれの近傍には、カプラ１２２（１２２Ａ～１２２Ｄ）が設けられている。また、上述した実施の形態と同様に、カプラ１２２と、カプラ１２２の周囲のグランド電極１２４とによって、コプレーナ線路１２０が形成されている。

また、ＳＱＵＩＤ１１６の位置が上述した実施の形態と異なるので、ＳＱＵＩＤ１１６に磁場を印加する磁場印加回路２１２の位置も、上述した実施の形態と異なる。つまり、図１７に示すように、磁場印加回路２１２は、超伝導配線層２０２の、図１６に示したＳＱＵＩＤ１１６と対向する位置に配置されている。また、四角形（例えば正方形）の読み出し部２１４Ａが、超伝導配線層２０２の、導電部材１１２Ａと対向する位置に配置されている。

また、第２の変形例においても、超伝導配線層２０２の各コプレーナ線路１２０と対向する位置には、隙間２２２が形成されている。そして、各隙間２２２を跨ぐように、橋梁電極４００が設けられている。そして、橋梁電極４００の近傍にバンプ３００が設けられ得る。したがって、カプラ１２２の両側のグランド電極１２４が、バンプ３００、グランド電極２２４、橋梁電極４００、グランド電極２２４及びバンプ３００を介して、接続されることとなる。これにより、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。したがって、第２の変形例においても、上述した実施の形態と同様に、中心導体を跨いでグランド電極１２４間でエネルギーが漏洩することを、抑制することができる。

図１８は、第３の変形例にかかる量子チップ１００（超伝導配線層１０４）の構成を示す平面図である。また、図１９は、第３の変形例にかかるインターポーザ２００（超伝導配線層２０２）の構成を示す平面図である。第３の変形例では、共振器１１０を構成する導電部材の形状が、上述した実施の形態と異なる。

具体的には、図１８に示すように、第３の変形例では、十字形状の導電部材１１２の代わりに、円形の導電部材１１２Ｂが用いられている。また、ＳＱＵＩＤ１１６の一端は、導電部材１１２Ｂに接続されており、他端は、グランド電極１２４と接続している。そして、導電部材１１２ＢとＳＱＵＩＤ１１６とによって、共振器１１０が構成されている。

また、４つのカプラ１２２が、導電部材１１２Ｂの四方に配置されている。具体的には、導電部材１１２Ｂの四方のそれぞれの近傍には、カプラ１２２（１２２Ａ～１２２Ｄ）が設けられている。また、上述した実施の形態と同様に、カプラ１２２と、カプラ１２２の周囲のグランド電極１２４とによって、コプレーナ線路１２０が形成されている。

また、ＳＱＵＩＤ１１６の位置が上述した実施の形態と異なるので、ＳＱＵＩＤ１１６に磁場を印加する磁場印加回路２１２の位置も、上述した実施の形態と異なる。つまり、図１９に示すように、磁場印加回路２１２は、超伝導配線層２０２の、図１８に示したＳＱＵＩＤ１１６と対向する位置に配置されている。また、円形の読み出し部２１４Ｂが、超伝導配線層２０２の、導電部材１１２Ｂと対向する位置に配置されている。

また、第３の変形例においても、超伝導配線層２０２の各コプレーナ線路１２０と対向する位置には、隙間２２２が形成されている。そして、各隙間２２２を跨ぐように、橋梁電極４００が設けられている。そして、橋梁電極４００の近傍にバンプ３００が設けられ得る。したがって、カプラ１２２の両側のグランド電極１２４が、バンプ３００、グランド電極２２４、橋梁電極４００、グランド電極２２４及びバンプ３００を介して、接続されることとなる。これにより、カプラ１２２の両側のグランド電極１２４の電位差を小さくすることができる。したがって、第３の変形例においても、上述した実施の形態と同様に、中心導体を跨いでグランド電極１２４間でエネルギーが漏洩することを、抑制することができる。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
量子ビットを構成する量子チップと、
前記量子チップと対向し、少なくとも前記量子チップと対向する面には導電体が形成されているインターポーザと、
を有し、
前記量子チップは、前記インターポーザにバンプによってフリップチップ実装され、
前記量子チップには、隣り合う量子ビット間を結合するためのコプレーナ線路が形成され、前記コプレーナ線路は、中心導体と、前記中心導体の周囲の第１のグランド電極とで構成され、
前記インターポーザの前記量子チップと対向する面において、前記コプレーナ線路の前記中心導体と対向する箇所では、前記コプレーナ線路の経路に沿って部分的に前記導電体が形成されておらず、前記導電体が形成されていない隙間の周囲には、第２のグランド電極が形成されており、
前記インターポーザは、前記隙間の周囲の前記第２のグランド電極を接続する接続電極を有し、
前記接続電極の近傍に形成された前記バンプは、前記第１のグランド電極及び前記第２のグランド電極と接続されている、
量子デバイス。
（付記２）
前記量子チップには、共振器が設けられており、
前記接続電極は、前記インターポーザの前記共振器と対向しない位置に形成されている、
付記１に記載の量子デバイス。
（付記３）
前記共振器は、所定の形状の導電部材を有し、
前記中心導体は、前記導電部材の近傍に設けられている、
付記２に記載の量子デバイス。
（付記４）
前記接続電極は、前記隙間の一部を跨ぐように形成された橋梁状の第１の橋梁電極を含み、
前記第１の橋梁電極の近傍に形成された前記バンプは、前記第１のグランド電極及び前記第２のグランド電極と接続されている、
付記１から３のいずれか１項に記載の量子デバイス。
（付記５）
前記中心導体は、不連続な形状を有し、
前記第１の橋梁電極は、前記隙間において前記不連続な形状に対応する箇所に設けられている、
付記４に記載の量子デバイス。
（付記６）
前記第１の橋梁電極は、前記隙間の周囲の前記第２のグランド電極と同じ平面上に形成されている、
付記４又は５に記載の量子デバイス。
（付記７）
前記量子チップには、共振器が設けられており、
前記共振器は、ＳＱＵＩＤ（superconducting quantum interference device）を有し、
前記ＳＱＵＩＤの近傍には、前記中心導体が設けられており、
前記インターポーザには、前記ＳＱＵＩＤに磁場を印加する磁場印加回路が設けられており、
前記磁場印加回路の第３のグランド電極と前記第２のグランド電極との間には、前記ＳＱＵＩＤの近傍の前記中心導体に対向する位置に隙間が設けられており、
前記インターポーザは、当該隙間の一部を跨ぐように形成された橋梁状の第２の橋梁電極を有し、
前記第２の橋梁電極によって、前記第３のグランド電極と前記第２のグランド電極とが部分的に接続されている、
付記１から６のいずれか１項に記載の量子デバイス。
（付記８）
前記第２の橋梁電極の一端は、前記第１のグランド電極及び前記第３のグランド電極に接続された前記バンプの近傍に位置し、前記第２の橋梁電極の他端は、前記第１のグランド電極及び前記第２のグランド電極に接続された前記バンプの近傍に位置している、
付記７に記載の量子デバイス。
（付記９）
前記インターポーザは、前記インターポーザの前記量子チップと対向する超伝導配線層を囲むように形成され、前記第２のグランド電極と一体に形成された導体の外枠構造を有し、
前記外枠構造の、前記隙間に対応する位置に設けられた外枠部分が、前記接続電極として機能する、
付記１に記載の量子デバイス。
（付記１０）
前記インターポーザの、前記量子ビットと対向する面と反対側の面には、第４のグランド電極が形成されており、
前記第２のグランド電極と前記第４のグランド電極との間には、前記第２のグランド電極と前記第４のグランド電極とを接続し前記インターポーザの基板を貫通するように形成された貫通電極が設けられており、
前記隙間の近傍の前記貫通電極と、前記第４のグランド電極とによって、前記接続電極が構成される、
付記１に記載の量子デバイス。
（付記１１）
前記貫通電極の長さは、前記量子ビットを実現するために動作する信号の波長に関して予め定められた値以下である、
付記１０に記載の量子デバイス。
（付記１２）
前記貫通電極の長さは、前記波長の１／２０以下である、
付記１１に記載の量子デバイス。
（付記１３）
複数の前記バンプが、前記第１のグランド電極と前記第２のグランド電極との間に、格子状又はランダムに配置されている、
付記１から１２のいずれか１項に記載の量子デバイス。
（付記１４）
付記１から１３のいずれか１項に記載の複数の前記量子デバイスと、
複数の前記量子デバイスで構成される複数の前記量子ビット間を結合し、前記中心導体で構成されるカプラを含む、少なくとも１つの結合回路と、
を有する量子計算機。
（付記１５）
量子ビットを構成する量子チップと、
前記量子チップと対向して設けられたインターポーザと、
を有し、
前記量子チップは、前記インターポーザにバンプによってフリップチップ実装され、
前記量子チップには、隣り合う量子ビット間を結合するためのコプレーナ線路が形成され、前記コプレーナ線路は、中心導体と、前記中心導体の周囲の第１のグランド電極とで構成され、
前記インターポーザには、前記第１のグランド電極と対向する領域に第２のグランド電極が形成されており、
前記インターポーザは、前記第２のグランド電極に接続する接続電極を有し、
前記接続電極の近傍に形成された前記バンプは、前記第１のグランド電極及び前記第２のグランド電極と接続され、
少なくとも前記接続電極の一部が、前記中心導体と空間を介して対向している、
量子デバイス。

１ 量子デバイス
１０ 量子チップ
１２ コプレーナ線路
１２ａ 中心導体
１２ｂ 第１のグランド電極
２０ インターポーザ
２２ 隙間
２４ 第２のグランド電極
３０ バンプ
４０ 接続電極
５０ 量子デバイス
６０ 発振器
７０ 量子計算機
８０ 結合回路
１００ 量子チップ
１０２ 基板
１０４ 超伝導配線層
１１０ 共振器
１１２ 導電部材
１１４ ジョセフソン接合
１１８ キャパシタ
１２０ コプレーナ線路
１２２ カプラ
１２２ａ 分岐部分
１２２ｂ 屈曲部分
１２４ グランド電極
２００ インターポーザ
２０２ 超伝導配線層
２０４ 基板
２０６ 超伝導配線層
２１２ 磁場印加回路
２１４ 読み出し部
２２２ 隙間
２２４ グランド電極
２４０ 貫通電極
２５０ グランド電極
３００ バンプ
４００ 橋梁電極
４２０ 外枠構造
４２２ 外枠部分
４４０ 接続電極

Claims (10)

1. 量子チップと、
   前記量子チップと対向して設けられたインターポーザと、
   を有し、
   前記量子チップは、前記インターポーザに実装され、
   前記量子チップには、中心導体と、前記中心導体の周囲の第１のグランド電極とで構成されるコプレーナ線路が形成され、
   前記インターポーザには、前記第１のグランド電極と対向する領域に第２のグランド電極が形成されており、
   前記第２のグランド電極に接続する接続電極を有し、少なくとも前記接続電極の一部が、前記中心導体の一部と空間を介して対向し、
   前記第１のグランド電極及び前記第２のグランド電極と接続するバンプが前記接続電極の近傍に形成されている、
   量子デバイス。
2. 前記量子チップには、共振器が設けられており、
   前記接続電極は、前記インターポーザの前記共振器と対向しない位置に形成されている、
   請求項１に記載の量子デバイス。
3. 前記共振器は、所定の形状の導電部材を有し、
   前記中心導体は、前記導電部材の近傍に設けられている、
   請求項２に記載の量子デバイス。
4. 前記接続電極は、前記コプレーナ線路に沿って両脇に離間して設けられた前記第1のグランド電極同士を接続している、
   請求項１に記載の量子デバイス。
5. 前記インターポーザの前記量子チップと対向する面において、前記コプレーナ線路の前記中心導体と対向する箇所では、前記コプレーナ線路の経路に沿って部分的に前記第２のグランド電極が形成されていない隙間が存在し、
   前記接続電極は、前記隙間の一部を跨ぐように形成された第１の橋梁電極を含み、
   前記第１の橋梁電極の近傍に形成された前記バンプは、前記第１のグランド電極及び前記第２のグランド電極と接続されている、
   請求項４に記載の量子デバイス。
6. 前記中心導体は、不連続な形状を有し、
   前記第１の橋梁電極は、前記隙間において前記不連続な形状に対応する箇所に設けられている、
   請求項５に記載の量子デバイス。
7. 前記第１の橋梁電極は、前記隙間の周囲の前記第２のグランド電極と同じ平面上に形成されている、
   請求項５又は６に記載の量子デバイス。
8. 前記量子チップには、共振器が設けられており、
   前記共振器は、ＳＱＵＩＤ（superconducting quantum interference device）を有し、
   前記ＳＱＵＩＤの近傍には、前記中心導体が設けられており、
   前記インターポーザには、前記ＳＱＵＩＤに磁場を印加する磁場印加回路が設けられており、
   前記磁場印加回路の第３のグランド電極と前記第２のグランド電極との間には、前記ＳＱＵＩＤの近傍の前記中心導体に対向する位置に隙間が設けられており、
   前記インターポーザは、当該隙間の一部を跨ぐように形成された橋梁状の第２の橋梁電極を有し、
   前記第２の橋梁電極によって、前記第３のグランド電極と前記第２のグランド電極とが部分的に接続されている、
   請求項１から７のいずれか１項に記載の量子デバイス。
9. 前記第２の橋梁電極の一端は、前記第１のグランド電極及び前記第３のグランド電極に接続された前記バンプの近傍に位置し、前記第２の橋梁電極の他端は、前記第１のグランド電極及び前記第２のグランド電極に接続された前記バンプの近傍に位置している、
   請求項８に記載の量子デバイス。
10. 請求項１から９のいずれか１項に記載の複数の前記量子デバイスと、
    複数の前記量子デバイスで構成される複数の量子ビット間を結合し、前記中心導体で構成されるカプラを含む、少なくとも１つの結合回路と、
    を有する量子計算機。

Images