JP2023104919A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2023104919A
JP2023104919A JP2023005313A JP2023005313A JP2023104919A JP 2023104919 A JP2023104919 A JP 2023104919A JP 2023005313 A JP2023005313 A JP 2023005313A JP 2023005313 A JP2023005313 A JP 2023005313A JP 2023104919 A JP2023104919 A JP 2023104919A
Authority
JP
Japan
Prior art keywords
layer
electrode
electrode layer
region
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023005313A
Other languages
English (en)
Inventor
クォン，ミョンジェ
Myung Jae Kwon
ナム，サンヒョク
Sang Hyuck Nam
パク，ジンヒョン
Jin Hyung Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2023104919A publication Critical patent/JP2023104919A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア層に配置される電極層の線幅及びスペースが微細化された回路基板及びこれを含む半導体パッケージを提供する。【解決手段】回路基板において、コア層１００は、上面及び下面を含む第１絶縁層１１０と、第１絶縁層の上面と下面を貫通する第１貫通電極１４０と、第１絶縁層の上面及び第１貫通電極の上面に配置される第１電極層１２０と、を含む。第１電極層は、第１絶縁層の上面に配置される第１領域Ｒ１と、貫通電極層の上面に配置される第２領域Ｒ２と、を含み、第１電極層の第１領域の厚さは、第１電極層の第２領域の厚さとは異なる。【選択図】図２ａ

Description

実施例は、半導体パッケージに関し、特にコア層を含む半導体パッケージに関する。
最近、回路基板は、多層回路基板として提供されている。このような多層回路基板は、銅箔積層板（ＣＣＬ）などコア基板の表面にアディティブ工法（Ａｄｄｉｔｉｖｅ）やサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法などを適用して内層電極層を形成し、絶縁層を順に積層しながら内層電極層と同じ方法で外層電極層を形成することによって製造される。
一方、回路基板は、貫通電極を含む。前記貫通電極は、互いに異なる層に配置された電極層を電気的に連結する。例えば、前記貫通電極は、内層電極層と外層電極層との間を電気的に連結する。即ち、前記回路基板は、前記コア基板に貫通孔を形成し、前記形成された貫通孔の内部を化学的及び／または電気的にメッキして前記貫通電極を形成する。
このとき、従来の回路基板は、強度向上及び反り特性の向上のために、前記コア基板の厚さが増加している。例えば、前記コア基板の厚さは、２００μｍ以上を有する。好ましくは、従来の前記コア基板の厚さは、４００μｍ～８００μｍの範囲を有する。このとき、前記コア基板の厚さが増加する場合、前記コア基板を貫通する貫通孔を形成する工程で使用されるドリルサイズも増加する。そして、前記ドリルサイズが増加する場合、これに対応して前記貫通孔のサイズ及び前記貫通電極のサイズが増加するという問題がある。
さらに、従来の回路基板は、前記コア基板の厚さ及び前記貫通電極のサイズの増加により、前記電極層を微細化するのに限界がある。例えば、従来の回路基板の電極層の線幅は、３０μｍを超えている。例えば、従来の回路基板の電極層間のスペースは、３０μｍを超えている。
これにより、前記コア基板を含む回路基板では、貫通電極のサイズを減らしながら、電極層の線幅及びスペースを減らすことができる方案が要求されている。
実施例では、新しい構造のコア層を含む回路基板及びこれを含む半導体パッケージを提供する。
また、実施例では、互いに異なる物質からなる複数の絶縁層で構成されたコア層を含む回路基板及びこれを含む半導体パッケージを提供する。
また、実施例では、コア層に配置される電極層の線幅及びスペースが微細化された回路基板及びこれを含む半導体パッケージを提供する。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していない他の技術的課題は、下記の記載から実施例が属する技術分野における通常の知識を有する者にとって明確に理解されるであろう。
実施例に係る半導体パッケージは、貫通孔を含む第１絶縁層と、前記第１絶縁層の前記貫通孔に配置された絶縁部材と、前記絶縁部材上に配置された第１電極層と、前記第１電極層上に配置された第２絶縁層と、前記第２絶縁層を貫通する第１貫通電極と、を含み、前記第１貫通電極は、前記第１電極層及び前記絶縁部材と垂直方向に重なる。
また、前記半導体パッケージは、前記貫通孔内に配置され、前記絶縁部材の少なくとも一部を包む第２貫通電極をさらに含み、前記第１電極層は、前記第２貫通電極及び前記絶縁部材上に配置される。
また、前記第１電極層は、前記第１絶縁層と垂直方向に重なった第１領域と、前記絶縁部材と垂直方向に重なった第２領域と、を含み、前記第１電極層の前記第１領域の厚さは、前記第１電極層の前記第２領域の厚さとは異なる。
また、前記第１電極層の前記第１領域の厚さは、前記第１電極層の前記第２領域の厚さよりも大きい。
また、前記第１電極層は、前記第１領域と前記第２領域との間に備えられ、前記第１貫通電極と垂直方向に重なった第３領域をさらに含み、前記第１電極層の前記第３領域の厚さは、前記第２領域の厚さよりも大きい。
また、前記絶縁部材の上面は、前記第１絶縁層の上面よりも高く位置する。
また、前記第１電極層は、前記第１絶縁層の上面に配置される第１金属層と、前記第１金属層及び前記第１貫通電極上に配置される第２金属層と、を含む。
また、前記第１電極層の前記第２金属層は、前記第１領域の厚さ及び前記第２領域の厚さが異なり、前記第２金属層の下面は、前記絶縁部材に向かって凹状の凹部を含む。
また、前記第１絶縁層は、銅箔積層板（ＣＣＬ）を含む。
また、前記第１絶縁層は、８０μｍ?１５０μｍの範囲の厚さを有する。
また、前記半導体パッケージは、前記第１貫通電極上に配置された第２電極層をさらに含み、前記第２電極層は、前記第１貫通電極と垂直方向に重なる。
また、前記第２絶縁層は、プリプレグとＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ ）のうちいずれか一つを含む。
また、前記第１絶縁層及び前記第２絶縁層は、回路基板のコア層である。
また、前記第１貫通電極、前記第１電極層、及び前記第２貫通電極は、コア層の上面及び下面を貫通するコア貫通電極である。
また、前記第２絶縁層のうち前記第２貫通電極と垂直に重ならない領域には、前記第１貫通電極が配置されない。
また、前記第２貫通電極の側面の傾斜は、前記第１絶縁層の上面または下面に対して垂直である。
また、前記第１貫通電極の形状は、前記第２貫通電極の形状とは異なる。
また、前記半導体パッケージは、前記第２絶縁層上に配置される第３絶縁層と、前記第３絶縁層上に配置される第３電極層と、前記第３電極層上に配置される接続部と、前記接続部上に配置される半導体素子と、をさらに含む。
実施例における回路基板は、第１絶縁層を貫通する貫通電極層と前記第１絶縁層上に配置される第１電極層とを含む。このとき、前記貫通電極層は、前記第１絶縁層を貫通する第１貫通孔の内壁に配置される第１貫通電極及び絶縁部材を含む。そして、前記第１電極層は、前記絶縁部材と垂直に重ならない第１領域Ｒ１と前記絶縁部材と垂直に重なる第２領域Ｒ２とを含む。そして、前記第１電極層の前記第１領域Ｒ１は、第１金属層及び第２金属層を含む多層構造を有する。そして、前記第１電極層の前記第２領域Ｒ２は、前記第２金属層のみを含むことができる。例えば、前記第１電極層の前記第１領域Ｒ１における金属層の層数は、前記第１電極層の前記第２領域Ｒ２における金属層の層数よりも多くてもよい。
これにより、前記第１電極層の前記第１領域Ｒ１の厚さは、前記第２領域Ｒ２の厚さよりも大きくてもよい。好ましくは、前記絶縁部材と垂直に重なる領域における前記第１電極層の厚さは、前記絶縁部材と垂直に重ならない領域における前記第１電極層の厚さよりも小さくてもよい。これにより、実施例では、前記第１電極層の前記第２領域Ｒ２における厚さを比較例に比べて減らすことができる。これにより、実施例では、前記第１電極層を形成するためのメッキ工程時間を減らすことができ、さらに前記メッキ工程のコストを削減することができる。
実施例では、上記のように回路基板のコア層が銅箔積層板のみで構成されるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せで構成されるようにする。これにより、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の厚さを減らすことができる。また、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の線幅及びスペースを減らすことができる。これにより、実施例では、コア層の上面及び下面に配置される電極層の微細化が可能であり、これにより回路基板の全体的な厚さを減らすことができる。
比較例に係る回路基板を示す図である。 第１実施例に係る回路基板を示す図である。 第２実施例に係る回路基板を示す図である。 実施例に係る前記回路基板におけるコア層の全体層構造を示す図である。 実施例に係る前記回路基板の全体層構造を示す図である 。 実施例に係る半導体パッケージを示す図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。 図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する。
但し、本発明の技術思想は、説明される一部の実施例に限定されるものではなく、互いに異なる多様な形態で具現され、本発明の技術思想の範囲内であれば、実施例間のその構成要素のうち一つ以上を選択的に結合、置換して使用することができる。
また、本発明の実施例で用いられる用語（技術及び科学的用語を含む）は、明らかに特別に定義されて記述されない限り、本発明が属する技術分野において、通常の知識を有する者に一般的に理解される意味として解釈することができ、事前に定義された用語のように一般的に用いられる用語は、関連技術の文脈上の意味を考慮して、その意味を解釈できるであろう。また、本発明の実施例で用いられる用語は、実施例を説明するためのものであり、本発明を制限するものではない。
本明細書において、単数形は、フレーズで特に言及しない限り、複数形も含むことができ、「Ａ及び（と）Ｂ、Ｃのうち少なくとも一つ（または一つ以上）」に記載される場合、Ａ、Ｂ、Ｃに結合できるすべての組合せのうち一つ以上を含むことができる。また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を使用することができる。
このような用語は、その構成要素を他の構成要素と区別するためのものに過ぎず、その用語により当該構成要素の本質や順番または順序などに限定されない。そして、ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結、結合または接続される場合のみならず、その構成要素とその他の構成要素との間にある別の構成要素によって「連結」、「結合」または「接続」される場合も含むことができる。
また、各構成要素の「上（うえ）または下（した）」に形成または配置されることが記載される場合には、上（うえ）または下（した）は、二つの構成要素が互いに直接接触する場合のみならず、一つ以上の別の構成要素が二つの構成要素の間に形成または配置される場合も含む。また、「上（うえ）または下（した）」で表現される場合、一つの構成要素を基準に上方向のみならず、下側方向の意味も含むことができる。
－比較例（従来技術の構造及びその問題点）－
図１は、比較例に係る回路基板を示す図である。特に、図１は、比較例の回路基板におけるコア層を示す図である。
以下では、図１を参照して比較例に係るコア層を含む回路基板の問題点について説明する。
比較例の説明に先立ち、回路基板は、電子機器の高機能化及び半導体デバイスの高集積化に伴って高密度化が要求されている。これにより、回路基板は多層構造を有する。
このような多層構造の前記回路基板が適用される製品群には、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＦＣＣＳＰ（Ｆｌｉｐ－Ｃｈｉｐ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が含まれる。そして、ＦＣＢＧＡやＦＣＣＳＰに適用される回路基板は、コア層を含むことができる。
そして、前記コア層は、多層ビルドアップの実現のために２００μｍ以上の厚さを有している。また、前記コア層には、各層の電極層の電気的接続のための貫通電極が形成される。前記貫通電極は、前記コア層の上面及び下面を貫通する貫通孔を導電性物質で充填して形成することができる。しかし、上記のようなコア層は、３００μｍ以上の厚さを有する場合、比較例の貫通孔を形成する工程及び／または貫通電極を形成する工程では、次のような問題点がある。
比較例の前記回路基板は、絶縁層１０、第１電極層２０、第２電極層３０、及び貫通電極層を含む。
前記絶縁層１０は、コア層であり、銅箔積層板（ＣＣＬ）であり得る。前記絶縁層１０は、２００μｍ以上の厚さｔを有することができる。このとき、２００μｍ以上の厚さｔを有する絶縁層１０に形成される貫通孔は、以下の２つの方法のいずれか一つの方法を用いることができる。
即ち、前記貫通孔は、前記絶縁層１０の上側及び下側でそれぞれレーザ工程を行うことによって形成され得る。このような方法で形成された貫通孔の垂直断面形状は、砂時計形状を有する。言い換えれば、前記絶縁層１０の厚さが２００μｍを超える場合、前記絶縁層１０の上側及び下側のいずれか一つにのみ前記絶縁層１０を貫通する貫通孔を形成することが困難である。これにより、一般にレーザを用いてコア層などの前記絶縁層１０に貫通孔を形成する場合、前記絶縁層１０の上面及び下面にそれぞれ貫通孔を形成する工程を行うようになる。例えば、レーザ加工を通じて前記絶縁層１０に貫通孔を形成する場合、前記貫通孔が有するべき目標孔幅及び孔深さに対応して、前記絶縁層１０の上面で貫通孔の第１孔パートを形成し、前記絶縁層１０の下面で前記貫通孔の前記第１孔パートと連結される第２孔パートを形成する工程を行う。
しかし、上記のような貫通孔は、砂時計形状を有し、これにより前記貫通孔は、前記絶縁層１０の上面及び下面から離れるほど幅が減少するようになる。このとき、前記貫通孔の目標幅は、前記第１孔パートと前記第２孔パートとが連結される中心部における幅を基準に決定される。これにより、前記貫通孔は、前記絶縁層１０の上面に隣接した領域及び前記絶縁層１０の下面に隣接した領域で前記目標幅よりも大きい幅を有し、これにより前記貫通孔の全体面積が大きくなるという問題がある。例えば、前記貫通孔の目標幅が前記第１孔パート及び第２孔パートの幅を中心に決定される場合、前記第１孔パート及び前記第２孔パートが互いに連結されない未貫通問題が発生することがある。
これにより、一般的に、コア層の絶縁層１０に貫通孔を形成する場合は、ＣＮＣ（Ｃｏｍｐｕｔｅｒ Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌ）ドリルを用いる。そして、ＣＮＣドリルを用いる場合、前記貫通孔は、上面及び下面の幅が同じ幅を有するようになる。即ち、前記貫通孔は、上面及び下面の幅が同じ柱状を有する。
このとき、前記貫通孔が柱状を有する場合、前記貫通孔内に均一な導電性物質を充填することが困難であるという問題がある。即ち、柱状を有する貫通孔を充填するメッキを行う場合、前記貫通孔の中心部よりも貫通孔の外側で先にメッキが完了することにより、中心部にメッキが施されていない空き空間（例えば、ボイド）が 存在するという問題がある。また、前記貫通孔内に形成された貫通電極層の上面及び下面は、平面ではなく曲面（例えば、貫通孔の中心部に向かって凹状または凸状の曲面）を有する。そして、前記貫通電極層の上面及び下面が曲面を有する場合、基板の平坦度が低下するという問題があり、これにより追加電極層の形成時に整列性が低下するという問題がある。
これを解決するために、比較例では、貫通孔の内部をホールプラギング方式で充填している。これにより、比較例の回路基板の前記貫通電極層は、前記貫通孔の内壁に形成される第１貫通電極４０及び前記貫通孔を満たす絶縁部材５０を含む。
一方、比較例の回路基板は、前記絶縁層１０の上面に配置される第１電極層２０を含む。このとき、前記第１電極層２０は、前記絶縁層１０の上面、前記第１貫通電極４０の上面、及び前記絶縁部材５０の上面にそれぞれ配置される。例えば、前記第１電極層２０は、前記絶縁層１０の上面に配置される第１部分と、前記第１貫通電極４０の上面に配置される第２部分と、前記絶縁部材５０の上面に配置される第３部分とを含む。そして、前記第１電極層２０の前記第１乃至第３部分は、互いに同じ厚さを有する。
また、比較例の回路基板は、前記絶縁層１０の下面に配置される第２電極層３０を含む。このとき、前記第２電極層３０は、前記絶縁層１０の下面、前記第１貫通電極４０の下面、及び前記絶縁部材５０の下面にそれぞれ配置される。例えば、前記第２電極層３０は、前記絶縁層１０の下面に配置される第１部分と、前記第１貫通電極４０の下面に配置される第２部分と、前記絶縁部材５０の下面に配置される第３部分とを含む。そして、前記第２電極層３０の前記第１乃至第３部分は、互いに同じ厚さを有する。
上記のように、比較例における第１電極層２０及び第２電極層３０は、２００μｍ以上の厚さｔを有する絶縁層１０上に配置されることにより、前記絶縁層１０の厚さに比例して増加している。そして、前記第１電極層２０及び前記第２電極層３０のそれぞれの第１乃至第３部分は互いに同じ厚さを有しており、これにより前記第１電極層２０及び前記第２電極層３０を形成するための製造単価が増加するという問題点がある。
また、前記比較例の回路基板は、前記絶縁層１０が有する厚さｔに応じて、前記第１電極層２０の厚さ及び前記第２電極層３０の厚さが増加する。そして、前記第１電極層２０の厚さが増加することにより、前記第１電極層２０が有する線幅及びスペースも増加している。例えば、比較例では、前記第１電極層２０の線幅は３０μｍを超え、複数の第１電極層２０間のスペースは３０μｍを超える。例えば、比較例における前記第２電極層３０の線幅は３０μｍを超え、複数の第２電極層３０間のスペースは３０μｍを超える。
上記のように、比較例では、コア層を構成する絶縁層１０の表面に配置される第１電極層２０及び第２電極層３０の線幅及びスペースを微細化するのに限界がある。
これにより、実施例では、水平方向に厚さ変化を有する第１電極層及び第２電極層を提供できるようにする。また、実施例では、コア層の表面に配置される第１電極層及び第２電極層の線幅及びスペースを微細化できるようにする。
これにより、実施例では、３００μｍ以上の厚さを有するコア層に形成された貫通孔の内部に電気的信頼性及び物理的信頼性が向上した貫通電極を形成できるようにする。例えば、実施例では、新しい構造を有する貫通電極を含む回路基板及びこれを含むパッケージ基板を提供する。
－電子デバイス－
実施例の説明に先立ち、実施例の回路基板にチップを実装した構造を有するパッケージ基板は、電子デバイスに含まれ得る。
このとき、電子デバイスは、メインボード（図示せず）を含む。前記メインボードは、多様な部品と物理的及び／または電気的に連結され得る。例えば、メインボードは、実施例のパッケージ基板と連結され得る。前記パッケージ基板には、多様なチップを実装され得る。主に、前記パッケージ基板には、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップと、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが実装され得る。
そして、実施例では、前記電子装置のメインボードと連結されるパッケージ基板の厚さを減少させながら、一つの基板に互いに異なる種類の少なくとも２つのチップを実装することができるパッケージ基板を提供する。
このとき、前記電子デバイスは、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであり得る。但し、これに限定されず、これらに加えてデータを処理する任意の他の電子機器であり得ることは言うまでもない。
－回路基板－
図２ａは、実施例に係る回路基板を示す図である。例えば、図２は、実施例に係る回路基板におけるコア層の一部を示す図である。即ち、実施例の回路基板のコア層は、複数の絶縁層に構成される。また、図２ａは、複数の絶縁層に構成されるコア層のうち中央に配置された絶縁層及び電極層を示すものであり得る。
図２ａを参照すると、回路基板は、第１絶縁層１１０、第１電極層１２０、第２電極層１３０、第１貫通電極１４０、及び絶縁部材１５０を含むことができる。
実施例の回路基板は、多層構造を有することができる。例えば、実施例の回路基板は、複数の絶縁層を含むことができる。但し、図２は、多層構造を有する回路基板において、コア層を構成する複数の絶縁層のうち第１絶縁層を中心に示すものであり得る。
前記第１絶縁層１１０は、コア層であり得る。例えば、前記第１絶縁層１１０は、剛性を有する絶縁層、または絶縁層の両面に銅箔が積層された銅箔積層板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｉｏｎ）からなることができる。
特に、銅箔積層板は、一般に 回路基板が製造される円板であり、絶縁層に銅箔を施した積層板であって、その用途に応じてガラス／エポキシ銅箔積層板、耐熱樹脂銅箔積層板、紙／フェノール銅箔積層板、高周波用銅箔積層板、フレキシブル銅箔積層板（例えば、ポリイミドフィルム）、及び複合銅箔積層板などを含むことができる。このとき、実施例の第１絶縁層１１０は、両面回路基板及び多層回路基板の作製のためにガラス／エポキシ銅箔積層板を用いることができる。
前記ガラス／エポキシ銅箔積層板は、ガラス繊維または有機材質の繊維にエポキシ樹脂を浸透させた補強基材と銅箔からなる。ガラス／エポキシ銅箔積層板は、補強基材によって区分され、一般にＦＲ－１乃至ＦＲ－５のようにＮＥＭＡ（Ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｉｃａｌ Ｍａｎｕｆａｃｔｕｒｅｒｓ Ａｓｓｏｃｉａｔｉｏｎ：国際電気工業協会）で定められた規格により補強基材と耐熱性に応じた等級が定められている。ここで、このような等級の中で、ＦＲ－４が最も多く用いられているが、最近では樹脂のガラス転移温度（Ｔｇ）特性等を向上させたＦＲ－５の需要も増加している。
前記第１絶縁層１１０は、一定の厚さＴ１を有することができる。このとき、前記第１絶縁層１１０の厚さＴ１は、比較例のコア層が有する厚さよりも小さくてもよい。好ましくは、前記第１絶縁層１１０の厚さＴ１は、１５０μｍ以下であり得る。即ち、比較例のコア層は、２００μｍ以上の厚さを有していた。これにより、比較例の回路基板は、コア層に形成される貫通孔のサイズが大きくなるという問題と、絶縁層の上面及び下面に配置される電極層の厚さ、線幅、及びスペースが増加するという問題があった。
これにより、実施例では、コア層を複数の絶縁層に構成し、このうち銅箔積層板として構成される第１絶縁層１１０の厚さＴ１が１５０μｍ以下を有するようにする。これにより、実施例では、前記第１絶縁層１１０の厚さＴ１の減少に応じて、前記第１絶縁層１１０を貫通する貫通孔ＴＨ１の幅を減らすことができる。また、実施例では、前記第１絶縁層１１０の厚さＴ１の減少に応じて、前記第１電極層１２０及び第２電極層１３０のそれぞれの厚さ、線幅、及びスペースを減らすことができる。
好ましくは、前記第１絶縁層１１０の厚さＴ１は、８０μｍ?１５０μｍの範囲を有することができる。例えば、前記第１絶縁層１１０の厚さＴ１は、９０μｍ?１４８の範囲を有することができる。例えば、前記第１絶縁層１１０の厚さは、１００μｍ?１４５μｍの範囲を有することができる。
前記第１絶縁層１１０の厚さＴ１が８０μｍ未満であると、回路基板の剛性及び反り特性が低下することがある。また、前記第１絶縁層１１０の厚さＴ１が１５０μｍを超えると、比較例に比べて前記第１絶縁層１１０に形成される貫通孔の幅の減少の程度が微々たることがある。また、前記第１絶縁層１１０の厚さＴ１が１５０μｍを超えると、前記第１絶縁層１１０に配置される第１電極層１２０及び第２電極層１３０の厚さ、線幅、及びスペースの微細化が困難であり得る。
第１電極層１２０は、前記第１絶縁層１１０の上面に配置される。
また、第２電極層１３０は、前記第１絶縁層１１０の下面に配置される。
このとき、前記第１電極層１２０及び第２電極層１３０は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで製造され得る。このとき、前記第１電極層１２０及び第２電極層１３０は、製造工法によって互いに異なる層数を有することができる。
例えば、前記第１電極層１２０及び第２電極層１３０がＳＡＰ工法で製造される場合、前記第１電極層１２０及び第２電極層１３０は、２層構造を有することができる。また、前記第１電極層１２０及び第２電極層１３０がＭＳＡＰ工法で製造される場合、前記第１電極層１２０及び第２電極層１３０は、銅箔層を含む３層構造を有することができる。但し、以下では、前記第１電極層１２０及び第２電極層１３０がＳＡＰ工法で製造されることについて説明する。但し、実施例はこれに限定されない。例えば、前記第１電極層１２０及び第２電極層１３０がＭＳＡＰ工法で製造される場合、以下の第１電極層１２０及び第２電極層１３０のそれぞれの第１金属層は、銅箔層及び化学銅メッキ層を含む２層構造を有することができる。
前記第１電極層１２０は、複数の層に構成され得る。例えば、前記第１電極層１２０は、前記第１絶縁層１１０の上面に配置される第１金属層１２１及び前記第１金属層１２１上に配置される第２金属層１２２を含むことができる。
また、前記第２電極層１３０は、複数の層に構成され得る。例えば、前記第２電極層１３０は、前記第１電極層１２０の下面に配置される第３金属層１３１及び前記第３金属層１３１の下面に配置される第４金属層１３２を含むことができる。
前記第１電極層１２０の第１金属層１２１及び第２金属層１２２と前記第２電極層１３０の第３金属層１３１及び第４金属層１３２は、それぞれ金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質からなることができる。例えば、前記第１電極層１２０の第１金属層１２１及び第２金属層１２２と前記第２電極層１３０の第３金属層１３１及び第４金属層１３２は、それぞれボンディング力に優れた金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダーペーストからなることができる。好ましくは、前記第１電極層１２０の前記第１金属層１２１及び第２金属層１２２と、前記第２電極層１３０の第３金属層１３１及び第４金属層１３２は、それぞれ電気伝導性が高く、かつ価格が比較的安価な銅（Ｃｕ）からなることができる。
このとき、上記では、第１電極層１２０と第２電極層１３０とを区分するために、前記第１電極層１２０の第１金属層１２１と前記第２電極層１３０の第３金属層１３１がそれぞれ別の金属層であると説明したが、これに限定されない。例えば、前記第１電極層１２０の第１金属層１２１、前記第２電極層１３０の第３金属層１３１、及び第１貫通電極１４０は、実質的に一つの金属層を意味することができる。例えば、実施例では、前記第１絶縁層１１０に貫通孔ＴＨ１を形成し、前記第１絶縁層１１０の上面、前記第１絶縁層１１０の下面、及び前記貫通孔ＴＨ１の内壁にメッキを行って化学銅メッキ層を形成する。そして、前記第１電極層１２０の第１金属層１２１、第２電極層１３０の第３金属層１３１、及び前記第１貫通電極１４０は、前記形成された化学銅メッキ層を意味することができる。但し、以下では、説明の便宜上、前記第１電極層１２０の第１金属層１２１、前記第２電極層１３０の第３金属層１３１、及び前記貫通電極１４０がそれぞれ別の金属層として説明する。
一方、前記第１絶縁層１１０を貫通する貫通孔ＴＨ１内には、貫通電極層が配置される。前記貫通電極層は、前記貫通孔ＴＨ１の内部を満たす物質層を意味することができる。
このとき、前記貫通孔ＴＨ１は、前記第１絶縁層１１０の上面及び下面を貫通することができる。前記貫通孔ＴＨ１は、前記第１絶縁層１１０の上面に隣接した領域の幅と前記第１絶縁層１１０の下面に隣接した領域の幅とが互いに同じでもよい。また、前記貫通孔ＴＨ１は、前記第１絶縁層１１０の上面に隣接した領域から前記第１絶縁層１１０の下面に隣接した領域に行くほど幅が変化しないことがある。好ましくは、前記貫通孔ＴＨ１は、厚さ方向に行くほど幅が変化しない柱状を有することができる。
そして、前記貫通電極層は、前記柱状を有する前記貫通孔ＴＨ１内に配置され得る。
このとき、前記貫通電極層は、前記貫通孔ＴＨ１の内壁に配置された第１貫通電極１４０を含む。前記第１貫通電極１４０は、電気伝導性を有する金属物質を含むことができる。例えば、前記第１貫通電極１４０は、前記第１電極層１２０の第１金属層１２１及び前記第２電極層１３０の第３金属層１３１と同じ金属物質からなることができる。
また、前記貫通電極層は、前記貫通孔ＴＨ１内に配置された前記絶縁部材１５０を含むことができる。前記絶縁部材１５０は、前記貫通孔ＴＨ１の内部を充填して配置され得る。好ましくは、前記貫通孔ＴＨ１の一部は、前記第１貫通電極１４０で満たされてもよく、前記貫通孔ＴＨ１の残りの一部は、前記絶縁部材１５０で充填されてもよい。前記絶縁部材１５０は、絶縁層インク材質のペーストであるプラギングインク（ｐｌｕｇｇｉｎｇ ｉｎｋ）で形成され得る。これにより、前記絶縁部材１５０は、ホールプラギング層と称することができる。但し、実施例はこれに限定されず、前記絶縁部材１５０は、導電性金属粉末が含まれた導電性ペーストを含むこともできる。
前記絶縁部材１５０は、前記貫通孔ＴＨ１内に配置される。前記絶縁部材１５０は、第１貫通電極１４０で包まれてもよい。例えば、前記第１貫通電極１４０は、前記絶縁部材１４０の少なくとも一部を包んで備えられてもよい。好ましくは、第１貫通電極１４０は、前記絶縁部材１４０の上面、下面、及び側面を包んで備えられてもよい。
前記絶縁部材１５０は、前記貫通孔ＴＨ１の上側及び下側に突出し得る。
例えば、前記絶縁部材１５０の上面は、前記第１絶縁層１１０の上面よりも高く位置することができる。また、前記絶縁部材１５０の下面は、前記第１絶縁層１１０の下面よりも低く位置することができる。
このとき、前記第１電極層１２０の少なくとも一部は、前記絶縁部材１５０と接触することがある。例えば、前記第１電極層１２０の少なくとも一部は、前記絶縁部材１５０と垂直に重なることがある。
そして、前記第１電極層１２０は、前記絶縁部材１５０と垂直に重なる領域の厚さと、前記絶縁部材１５０と垂直に重ならない領域の厚さとが異なることがある。
例えば、前記第１電極層１２０の前記第１金属層１２１は、前記第１絶縁層１１０の上面に配置される。また、前記第１電極層１２０の第２金属層１２２は、前記第１電極層１２０の前記第１金属層１２１の上面及び前記絶縁部材１５０の上面に配置される。
このとき、前記第１電極層１２０は、前記絶縁部材１５０と垂直に重ならない第１領域Ｒ１と前記絶縁部材１５０と垂直に重なる第２領域Ｒ２とを含む。
そして、前記第１電極層１２０の前記第１領域Ｒ１は、前記第１金属層１２１及び前記第２金属層１２２を含む多層構造を有する。そして、前記第１電極層１２０の前記第２領域Ｒ２は、前記第２金属層１２２のみを含むことができる。例えば、前記第１電極層１２０の前記第１領域Ｒ１における金属層の層数は、前記第１電極層１２０の前記第２領域Ｒ２における金属層の層数よりも多くてもよい。
したがって、前記第１電極層１２０の前記第１領域Ｒ１の厚さは、前記第２領域Ｒ２の厚さよりも大きくてもよい。好ましくは、前記絶縁部材１５０と垂直に重なる領域における前記第１電極層１２０の厚さは、前記絶縁部材１５０と垂直に重ならない領域における前記第１電極層１２０の厚さよりも小さくてもよい。これにより、実施例では、前記第１電極層１２０の前記第２領域Ｒ２における厚さを比較例に比べて減らすことができる。これにより、実施例では、前記第１電極層１２０を形成するためのメッキ工程時間を減らすことができ、さらに前記メッキ工程コストを削減することができる。
これに対応して、前記第２電極層１３０の少なくとも一部は、前記絶縁部材１５０と接触することがある。例えば、前記第２電極層１３０の少なくとも一部は、前記絶縁部材１５０と垂直に重なることがある。
そして、前記第２電極層１３０は、前記絶縁部材１５０と垂直に重なる領域における厚さと前記絶縁部材１５０と垂直に重ならない領域における厚さとが異なることがある。
例えば、前記第２電極層１３０の第３金属層１３１は、前記第１絶縁層１１０の下面に配置される。また、前記第２電極層１３０の第４金属層１３２は、前記第３金属層１３１の下面及び前記絶縁部材１５０の下面に配置される。
このとき、前記第２電極層１３０は、絶縁部材１５０と垂直に重ならない第３領域Ｒ３と前記絶縁部材１５０と垂直に重なる第４領域Ｒ４とを含む。
そして、前記第２電極層１３０の前記第３領域Ｒ３は、前記第３金属層１３１及び前記第４金属層１３２を含む多層構造を有する。そして、前記第２電極層１３０の前記第４領域Ｒ４は、前記第４金属層１３２のみを含むことができる。例えば、前記第２電極層１３０の前記第３領域Ｒ３における金属層の層数は、前記第２電極層１３０の前記第４領域Ｒ４における金属層の層数よりも多くてもよい。
これにより、前記第２電極層１３０の前記第３領域Ｒ３の厚さは、前記第４領域Ｒ４の厚さよりも大きくてもよい。好ましくは、前記絶縁部材１５０と垂直に重なる領域における前記第２電極層１３０の厚さは、前記絶縁部材１５０と垂直に重ならない領域における第２電極層１３０の厚さよりも小さくてもよい。これにより、実施例では、前記第２電極層１３０の前記第４領域Ｒ４の厚さを比較例に比べて減らすことができる。これにより、実施例では、前記第２電極層１３０を形成するためのメッキ工程時間を減らすことができ、さらにメッキ工程コストを削減することができる。
図２ｂは、第２実施例に係る回路基板を示す図である。
図２ｂを参照すると、回路基板の基本構造は、図２ａと同一である。
但し、図２ｂは、図２ａに比べて電極層の構造で違いがあり得る。
第１電極層１２０－１は、複数の層構造を有することができる。前記第１電極層１２０－１は、前記第１絶縁層１１０の上面に配置される前記第１金属層１２１及び前記第１金属層１２１上に配置される前記第２金属層１２２－１を含むことができる。
このとき、第１実施例における第１電極層１２０は、第１領域Ｒ１及び前記第２領域Ｒ２における厚さが互いに異なり、第２金属層１２２の第１領域Ｒ１及び第２領域Ｒ２における厚さは、同じであった。
これとは異なり、第２実施例における第１電極層１２０－１は、第１領域Ｒ１及び第２領域Ｒ２の厚さが互いに異なり、前記第２金属層１２２－１の第１領域Ｒ１及び第２領域Ｒ２の厚さも異なることがある。
例えば、前記第２金属層１２２－１の第１領域Ｒ１の厚さは、前記第２金属層１２２－１の第２領域Ｒ２の厚さよりも大きくてもよい。例えば、絶縁部材１５０の上面は、前記第１電極層１２０－１の第１金属層１２１の上面よりも高く位置することができる。
これにより、前記第１電極層１２０－１の第２金属層１２２－１の下面は、段差を有することができる。例えば、前記第１電極層１２０－１の第２金属層１２２－１の下面のうち前記絶縁部材１５０と垂直に重なる下面は、これ以外の下面よりも高く位置することができる。
例えば、前記第２金属層１２２－１の下面は、前記絶縁部材１５０に向かって凹状の凹部を含むことができる。例えば、前記第２金属層１２２－１の上面は、前記第２金属層１２２－１の上面に向かって凸状の凸部を含むことができる。
また、第２電極層１３０－１は、複数の層構造を有することができる。前記第２電極層１３０－１は、前記第１絶縁層１１０の下面に配置される第３金属層１３１及び前記第３金属層１３１上に配置される第４金属層１３２－１を含むことができる。
このとき、第１実施例における第２電極層１３０は、第３領域Ｒ３及び第４領域Ｒ４の厚さが互いに異なり、第４金属層１３２の第３領域Ｒ３及び第４領域Ｒ４の厚さは、同じであった。
これとは異なり、第２実施例における第２電極層１３０－１は、第３領域Ｒ３及び第４の領域Ｒ４における厚さが互いに異なり、前記第４金属層１３２－１の第３領域Ｒ３及び第４領域Ｒ４の厚さも異なることがある。
例えば、前記第４金属層１３２－１の第３領域Ｒ３の厚さは、前記第４金属層１３２－１の第４領域Ｒ４の厚さよりも大きくてもよい。例えば、前記絶縁部材１５０の下面は、前記第２電極層１３０－１の第３金属層１３１の下面よりも低く位置することができる。
これにより、前記第２電極層１３０－１の第４金属層１３２－１の上面は、段差を有することができる。例えば、前記第２電極層１３０－１の第４金属層１３２－１の上面のうち前記絶縁部材１５０と垂直に重なる上面は、これ以外の上面よりも低く位置することができる。
例えば、前記第４金属層１３２－１の上面は、前記絶縁部材１５０に向かって凹状の凹部を含むことができる。例えば、前記第４金属層１３２－１の上面は、前記第４金属層１３２－１の下面に向かって凸状の凸部を含むことができる。
以下では、実施例に係る回路基板におけるコア層の全体層構造を説明する。具体的には、図２に示す第１絶縁層、第１電極層、第２電極層、第１貫通電極、及び絶縁部材は、前記回路基板の全体コア層の一部層を構成することができる。
図３は、実施例に係る回路基板におけるコア層の全体層構造を示す図である。
図３を参照すると、実施例に係る回路基板は、コア層１００を含む。このとき、前記コア層１００は、コア基板を意味することができる。
好ましくは、図２ａに示された回路基板は、前記コア基板のうち一部層を示すものであり得る。例えば、図２ａの回路基板は、前記コア基板の全体層構造において中央に配置された層を示すものであり得る。
但し、以下で説明する回路基板の全体層構造は、図３に限定されず、図２ａではなく図２ｂのコア層１００－１の構造を適用して回路基板を製造することもできる。
実施例では、比較例と異なり、コア層を１層の銅箔積層板ではなく多層構造を有するようにする。
例えば、実施例における回路基板のコア層１００は、複数の絶縁層を含むことができる。そして、前記複数の絶縁層の全体厚さＴ２は、比較例の絶縁層１０の厚さｔに対応することができる。
即ち、実施例では、比較例の絶縁層１０の厚さｔを維持しながら、前記絶縁層を互いに異なる絶縁物質を含むが、複数の絶縁層に構成する。これにより、実施例では、前記コア層に形成される電極層の厚さ、線幅、及びスペースを減らすことができる。これにより、実施例では、コア層１００を含む回路基板において、前記コア層１００の表面に配置される電極層の微細化が可能なようにする。
即ち、実施例における回路基板のコア層１００は、 第１絶縁層１１０、第１電極層１２０、第２電極層１３０、第１貫通電極１４０、及び絶縁部材１５０を含む。
そして、前記回路基板のコア層１００は、前記第１絶縁層１１０の上に配置された第２絶縁層１６１を含む。また、前記回路基板のコア層１００は、前記第１絶縁層１１０の下に配置された第３絶縁層１６２を含む。
即ち、実施例におけるコア層１００は、前記第１絶縁層１１０、第２絶縁層１６１、及び第３絶縁層１６２を含む。
このとき、前記第２絶縁層１６１及び前記第３絶縁層１６２は、プリプレグであり得る。これとは異なり、前記第２絶縁層１６１及び前記第３絶縁層１６２は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）であり得る。
即ち、実施例におけるコア層１００の一部は、銅箔積層板で形成し、残りの一部は、プリプレグやＡＢＦで形成する。これにより、前記コア層１００において、実質的な信号伝達配線機能を果たす電極層は、前記第２絶縁層１６１の上面及び第３絶縁層１６２の下面に配置される。
言い換えれば、前記第１電極層１２０及び第２電極層１３０は、層間信号伝達のための貫通電極層機能を果たす。これにより、前記第１電極層１２０は、前記第１絶縁層１１０の上面のうち前記第１貫通電極１４０が配置された領域に対応して配置される。そして、前記第１電極層１２０は、前記第１貫通電極１４０が配置されていない領域には配置されないことがある。例えば、一般の電極層は、パッド及びトレースを含む。そして、前記トレースは、前記第１絶縁層１１０の上面のうち第１貫通電極１４０が配置されていない領域にも配置される。これとは異なり、実施例における前記第１電極層１２０は、前記第１貫通電極１４０が配置された領域にのみ選択的に配置され得る。これに対応して、前記第２電極層１３０は、前記第１絶縁層１１０の下面のうち前記第１貫通電極１４０が配置された領域に対応して配置され得る。
一方、回路基板は、前記第２絶縁層１６１を貫通する第２貫通電極１８１を含むことができる。前記第２貫通電極１８１は、前記第２絶縁層１６１を貫通する貫通孔の内部を導電性物質で充填して形成することができる。このとき、前記第２絶縁層１６１に形成される貫通孔は、前記第１絶縁層１１０に形成される貫通孔ＴＨ１とは異なる形状を有することができる。好ましくは、前記第２絶縁層１６１に形成される貫通孔は、前記第２絶縁層１６１の上面から下面に向かうほど幅が徐々に減少する傾斜を有することができる。例えば、前記第２絶縁層１６１に形成された貫通孔は、上面の幅が下面の幅よりも大きい台形状を有することができる。
このとき、前記第２貫通電極１８１は、前記第１貫通電極１４０と垂直に重なることがある。好ましくは、前記第２貫通電極１８１は、第２絶縁層１６１の全領域のうち前記第１貫通電極１４０と垂直に重なる領域に配置され得る。言い換えれば、前記第２絶縁層１６１のうち前記第１貫通電極１４０と垂直に重ならない領域には、前記第２貫通電極１８１が配置されないことがある。これは、実施例のコア層が前記第１絶縁層１１０、第２絶縁層１６１、及び第３絶縁層１６２を含むためである。
また、前記回路基板は、前記第３絶縁層１６２を貫通する第３貫通電極１８２を含むことができる。前記第３貫通電極１８２は、前記第３絶縁層１６２を貫通する貫通孔の内部を導電性物質で充填して形成することができる。このとき、前記第３絶縁層１６２に形成される貫通孔は、前記第１絶縁層１１０に形成される貫通孔ＴＨ１とは異なる形状を有することができる。好ましくは、前記第３絶縁層１６２に形成される貫通孔は、前記第３絶縁層１６２の下面から上面に向かうほど幅が徐々に減少する傾斜を有することができる。例えば、前記第３絶縁層１６２に形成される貫通孔は、下面の幅が上面の幅よりも大きい台形状を有することができる。
このとき、前記第３貫通電極１８２は、前記第１貫通電極１４０と垂直に重なることがある。好ましくは、前記第３貫通電極１８２は、前記第３絶縁層１６２の全領域のうち前記第１貫通電極１４０と垂直に重なる領域に配置され得る。言い換えれば、前記第３絶縁層１６２のうち前記第１貫通電極１４０と垂直に重ならない領域には、前記第３貫通電極１８２が配置されないことがある。
結論として、実施例における前記第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２は、互いに垂直に重なることがある。
例えば、前記第１絶縁層１１０に配置された複数の第１貫通電極１４０が配置される場合、前記複数の第１貫通電極１４０は、複数の第２貫通電極１８１及び複数の第３貫通電極１８２とそれぞれ垂直に重なることがある。
例えば、前記第２絶縁層１６１に複数の第２貫通電極１８１が配置される場合、前記複数の第２貫通電極１８１は、複数の第１貫通電極１４０及び複数の第３貫通電極１８２とそれぞれ垂直に重なることがある。
例えば、前記第３絶縁層１６２に複数の第３貫通電極１８２が配置される場合、前記複数の第３貫通電極１８２は、複数の第１貫通電極１４０及び複数の第２貫通電極１８１とそれぞれ垂直に重なることがある。
これにより、実施例では、コア層を貫通する貫通電極が複数の層構造を有することができる。例えば、比較例では、コア層を貫通する貫通電極が第１貫通電極及び絶縁部材を含んだ。
これとは異なり、実施例におけるコア層を貫通する貫通電極は、第１貫通電極１４０、絶縁部材１５０、第１電極層１２０、第２電極層１３０、第２貫通電極１８１、及び第３貫通電極１８２を含むことができる。
一方、前記第２絶縁層１６１の上面には、第３電極層１７１が配置される。また、前記第３絶縁層１６２の下面には、第４電極層１７２が配置される。
ここで、実施例における前記第３電極層１７１は、コア層の上面に配置された信号配線を意味することができる。比較例では、コア層の上面に配置された第１電極層の線幅が３０μｍを超え、複数の第１電極層間のスペースが３０μｍを超えた。これとは異なり、実施例におけるコア層の上面に配置される第３電極層１７１の線幅は、５μｍ?１５μｍの範囲を有することができる。例えば、実施例におけるコア層の上面に配置された第３電極層１７１の線幅は、６μｍ?１３μｍの範囲を有することができる。例えば、実施例におけるコア層の上面に配置された第３電極層１７１の線幅は、７μｍ?１２μｍの範囲を有することができる。これは、実施例におけるコア層が銅箔積層板で構成されるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せにより構成されるためである。
また、実施例におけるコア層の上面に配置される複数の第３電極層１７１間のスペースは、５μｍ?２０μｍの範囲を満たすことができる。例えば、実施例におけるコア層の上面に配置される複数の第３電極層１７１間のスペースは、６μｍ?１９μｍの範囲を満たすことができる。例えば、実施例におけるコア層の上面に配置される複数の第３電極層１７１間のスペースは、７μｍ?１８μｍの範囲を満たすことができる。これは、実施例におけるコア層が銅箔積層板のみで構成されるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せにより構成されるためである。
これに対応して、実施例におけるコア層の下面に配置された第４電極層１７２の線幅は、５μｍ?１５μｍの範囲を有することができる。例えば、実施例におけるコア層の下面に配置された第４電極層１７２の線幅は、６μｍ?１３μｍの範囲を有することができる。例えば、実施例におけるコア層の下面に配置された第４電極層１７２の線幅は、７μｍ?１２μｍの範囲を有することができる。これは、実施例におけるコア層が銅箔積層板で構成されるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せにより構成されるためである。
また、実施例におけるコア層の下面に配置される複数の第４電極層１７２間のスペースは、５μｍ?２０μｍの範囲を満たすことができる。例えば、実施例におけるコア層の下面に配置される複数の第４電極層１７２間のスペースは、６μｍ?１９μｍの範囲を満たすことができる。例えば、実施例におけるコア層の下面に配置される複数の第４電極層１７２間のスペースは、７μｍ?１８μｍの範囲を満たすことができる。これは、実施例におけるコア層が銅箔積層板のみで構成されるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せにより構成されるためである。
実施例では、上記のように回路基板のコア層が銅箔積層板のみで構成するものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せで構成されるようにする。これにより、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の厚さを減らすことができる。また、実施例では、回路基板のコア層の上面及び下面に配置される電極層の線幅及びスペースを減らすことができる。これにより、実施例では、コア層の上面及び下面に配置される電極層の微細化が可能でなり、これにより回路基板の全体的な厚さを減らすことができる。
図４は、実施例に係る回路基板の全体層構造を示す図である。
図４を参照すると、前記回路基板は、図３で説明したコア層１００を含むことができる。そして、実施例における回路基板は、前記コア層１００の少なくとも一面に配置された絶縁層及び電極層をさらに含むことができる。
例えば、実施例における回路基板は、多層構造を有することができる。
例えば、実施例における回路基板２００は、コア層１００の上面に配置された第４絶縁層２１０を含むことができる。
また、実施例における回路基板２００は、コア層１００の下面に配置された第５絶縁層２２０を含むことができる。
また、実施例における回路基板２００は、前記第４絶縁層２１０の上面に配置された第５電極層２２０を含む。また、実施例の回路基板２００は、前記第４絶縁層２１０を貫通する第４貫通電極２３０を含む。このとき、前記第４貫通電極２３０は、前記コア層１００の第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２と垂直に重なることがあり、これとは異なり、垂直に重ならないことがある。即ち、前記コア層１００に配置された第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２は、全て垂直に重なるように配置された。これは、コア層１００に配置される貫通電極が、前記第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２の組合せにより構成されるためである。
そして、前記第４貫通電極２３０は、前記第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２と垂直に重なる第４－１貫通電極を含むことができる。また、前記第４貫通電極２３０は、前記第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２と垂直に重ならない第４－２貫通電極を含むことができる。このとき、前記第４－２貫通電極は、前記コア層１００の第３電極層１７１とは垂直に重なることがある。
また、実施例における回路基板２００は、前記第５絶縁層２２０の下面に配置された第６電極層２５０を含む。また、実施例の回路基板２００は、前記第５絶縁層２２０を貫通する第５貫通電極２５０を含む。このとき、前記第５貫通電極２５０は、前記コア層１００の第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２と垂直に重なることがあり、これとは異なり、垂直に重ならないことがある。
即ち、前記第５貫通電極２５０は、第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２と垂直に重なる第５－１貫通電極を含むことができる。また、前記第５貫通電極２５０は、前記第１貫通電極１４０、第２貫通電極１８１、及び第３貫通電極１８２と垂直に重ならない第５－２貫通電極を含むことができる。このとき、前記第５－２貫通電極は、前記コア層１００の第４電極層１７２と垂直に重なることがある。
一方、前記回路基板２００は、前記第４絶縁層２１０の上面に配置される第１保護層２７０と前記第５絶縁層２２０の下面に配置される第２保護層２８０とを含むことができる。
前記第１保護層２７０は、前記第５電極層２２０の上面と垂直に重なる開口部（図示せず）を含むことができる。また、前記第２保護層２８０は、前記第６電極層２５０の下面と垂直に重なる開口部（図示せず）を含むことができる。
前記第１保護層２７０及び第２保護層２８０は、レジスト（ｒｅｓｉｓｔ）層であり得る。例えば、前記第１保護層２７０及び第２保護層２８０は、有機高分子物質を含むソルダーレジスト層であり得る。一例として、前記第１保護層２７０及び第２保護層２８０は、エポキシアクリレート系の樹脂を含むことができる。詳細には、前記第１保護層２７０及び第２保護層２８０は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマーなどを含むことができる。但し、実施例はこれに限定されず、前記第１保護層２７０及び第２保護層２８０は、フォトソルダーレジスト層、カバーレイ（ｃｏｖｅｒ－ｌａｙ）、及び高分子物質のうちいずれか一つであり得ることは言うまでもない。
前記第１保護層２７０及び第２保護層２８０の厚さは、１μｍ?２０μｍであり得る。前記第１保護層２７０及び第２保護層２８０の厚さは、１μｍ?１５μｍであり得る。例えば、前記第１保護層２７０及び第２保護層２８０の厚さは、５μｍ?２０μｍであり得る。前記第１保護層２７０及び第２保護層２８０の厚さが２０μｍを超える場合には、回路基板の厚さが増加することがある。前記第１保護層２７０及び第２保護層２８０の厚さが１μｍ未満の場合には、回路基板に含まれた電極層が安定して保護されないため、電気的信頼性または物理的信頼性が低下することがある。
実施例における回路基板は、第１絶縁層を貫通する貫通電極層と前記第１絶縁層上に配置される第１電極層とを含む。このとき、前記貫通電極層は、前記第１絶縁層を貫通する第１貫通孔の内壁に配置される第１貫通電極及び絶縁部材を含む。そして、前記第１電極層は、前記絶縁部材と垂直に重ならない第１領域Ｒ１と前記絶縁部材と垂直に重なる第２領域Ｒ２とを含む。そして、前記第１電極層の前記第１領域Ｒ１は、第１金属層及び第２金属層を含む多層構造を有する。そして、前記第１電極層の前記第２領域Ｒ２は、前記第２金属層のみを含むことができる。例えば、前記第１電極層の前記第１領域Ｒ１における金属層の層数は、前記第１電極層の前記第２領域Ｒ２における金属層の層数よりも多くてもよい。
これにより、前記第１電極層の前記第１領域Ｒ１の厚さは、前記第２領域Ｒ２の厚さよりも大きくてもよい。好ましくは、前記絶縁部材と垂直に重なる領域における前記第１電極層の厚さは、前記絶縁部材と垂直に重ならない領域における前記第１電極層の厚さよりも小さくてもよい。これにより、実施例では、前記第１電極層の前記第２領域Ｒ２における厚さを比較例に比べて減らすことができる。これにより、実施例では、前記第１電極層を形成するためのメッキ工程時間を減らすことができ、さらに前記メッキ工程コストを削減することができる。
実施例では、上記のように回路基板のコア層が銅箔積層板のみで構成さるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せで構成されるようにする。これにより、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の厚さを減らすことができる。また、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の線幅及びスペースを減らすことができる。これにより、実施例では、コア層の上面及び下面に配置される電極層の微細化が可能であり、これにより回路基板の全体的な厚さを減らすことができる。
図５は、実施例に係る半導体パッケージを示す図である。
図５を参照すると、実施例の半導体パッケージは、図４の回路基板と、前記回路基板上に実装される少なくとも一つのチップと、前記チップをモールディングするモールディング層と、前記チップや外部基板との連結のための接続部と、を含む。
例えば、実施例の半導体パッケージは、回路基板の最外郭電極層である第５電極層２２０上に配置される第１接続部３１０を含むことができる。前記第１接続部３１０の断面は、円形または半円形を含むことができる。例えば、前記第１接続部３１０の断面は、部分的または全体的にラウンドした形状を含むことができる。前記第１接続部３１０の断面形状は、一側面で平面であり、他の一側面で曲面であり得る。第１接続部３１０は、ソルダーボールであり得るが、これに限定されない。
一方、実施例では、前記第１接続部３１０上に配置されるチップ３２０を含むことができる。前記チップ３２０は、プロセッサチップであり得る。例えば、前記チップ３２０は、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうちアプリケーションプロセッサ（ＡＰ）チップであり得る。前記チップ３２０の端子３２５は、前記第１接続部３１０を介して前記第５電極層２２０と連結され得る。例えば、前記第５電極層２２０は、チップ２２０が実装される実装パッドを含むことができる。
さらに、図面上には示されていないが、実施例のパッケージ基板は、追加のチップをさらに含むことができる。例えば、実施例では、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうち少なくとも２つのチップが、前記回路基板上に一定の間隔を有してそれぞれ配置され得る。例えば、実施例におけるチップ３２０は、セントラルプロセッサチップ及びグラフィックプロセッサチップを含むことができるが、これらに限定されない。
一方、前記複数のチップは、前記回路基板上で互いに一定の間隔で離隔して配置され得る。例えば、前記複数のチップ間の離隔間隔は、１５０μｍ以下であり得る。例えば、前記複数のチップ間の離隔間隔は、１２０μｍ以下であり得る。例えば、前記複数のチップ間の離隔間隔は、１００μｍ以下であり得る。
好ましくは、前記複数のチップ間の離隔間隔は、６０μｍ?１５０μｍの範囲を有することができる。好ましくは、前記複数のチップ間の間隔は、７０μｍ?１２０μｍの範囲を有することができる。好ましくは、前記複数のチップ間の離隔間隔は、８０μｍから１１０μｍの範囲を有することができる。前記複数のチップ間の離隔間隔が６０μｍよりも小さいと、前記複数のチップ間の相互干渉により動作信頼性に問題が発生することがある。前記複数のチップ間の離隔間隔が１５０μｍよりも大きいと、前記複数のチップ間の距離が離れるにつれて信号伝送損失が増加することがある。前記複数のチップ間の離隔間隔が１５０μｍよりも大きいと、半導体パッケージの体積が大きくなることがある。
前記パッケージ基板は、モールディング層３３０を含むことができる。前記モールディング層３３０は、前記チップ３２０を覆って配置され得る。例えば、前記モールディング層３３０は、前記実装されたチップ３２０を保護するために形成されるＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）であり得るが、これに限定されない。
このとき、前記モールディング層３３０は、放熱特性を高めるために低誘電率を有することができる。例えば、前記モールディング層３３０の誘電率Ｄｋは、０．２?１０であり得る。例えば、前記モールディング層３３０の誘電率Ｄｋは、０．５?８であり得る。例えば、前記モールディング層３３０の誘電率Ｄｋは、０．８?５であり得る。これにより、実施例では、前記モールディング層３３０が低誘電率を有するようにして、前記チップ３２０で発生する熱に対する放熱特性を高めることができるようにする。
一方、半導体パッケージは、前記回路基板の最下側に配置された第２接続部２４０を含むことができる。前記第２接続部２４０は、前記第２保護層２８０の開口部と垂直に重なった第６電極層２５０の下面に配置され得る。
－製造方法－
以下では、実施例に係る図３に示す回路基板の製造方法を工程順に説明する。好ましくは、以下では、実施例の回路基板のうちコア層１００の製造方法を工程順に説明する。
図６乃至図１６は、図３に示す実施例に係る回路基板の製造方法を工程順に説明するための図である。
図６を参照すると、実施例では、コア層１００の製造に基礎となる銅箔積層板を準備する。このとき、前記銅箔積層板は、第１絶縁層１１０を含む。また、前記銅箔積層板は、前記第１絶縁層１１０の表面に配置された銅箔層を含む。例えば、前記銅箔積層板は、前記第１絶縁層１１０の上面に配置された第１銅箔層１１１及び前記第１絶縁層１１０の下面に配置された第２銅箔層１１２を含む。
次に、図７を参照すると、実施例では、前記準備された銅箔積層板から前記第１銅箔層１１１及び前記第２銅箔層１１２を除去する工程を行うことができる。このとき、前記第１銅箔層１１１及び前記第２銅箔層１１２の除去工程は、前記コア層を構成する電極層の製造工法により選択的に行われることがある。例えば、前記コア層１００の電極層は、前記第１銅箔層１１１及び前記第２銅箔層１１２を用いて製造され得る。そして、前記電極層が前記第１銅箔層１１１及び前記第２銅箔層１１２を用いて製造される場合、前記第１銅箔層１１１及び前記第２銅箔層１１２の除去工程は、省略され得る。以下では、前記第１銅箔層１１１及び第２銅箔層１１２が除去された状態で電極層が製造される工法を中心に説明する。実施例では、前記第１銅箔層１１１及び前記第２銅箔層１１２が除去されると、前記第１絶縁層１１０を貫通する貫通孔ＴＨ１を形成する工程を行うことができる。
次に、図８を参照すると、実施例では、前記第１絶縁層１１０の上面、前記第１絶縁層１１０の下面、及び前記貫通孔ＴＨ１の内壁に金属層を形成する工程を行うことができる。このとき、前記形成された金属層は、第１電極層１２０を構成する第１金属層１２１、第２電極層１３０を構成する第３金属層１３１、及び第１貫通電極１４０を含むことができる。
次に、図９を参照すると、実施例では、前記第１絶縁層１１０の上側及び下側にそれぞれマスクを形成する工程を行うことができる。例えば、実施例では、前記第１絶縁層１１０の上側に第１マスクＭ１を形成する工程を行うことができる。前記第１マスクＭ１は、前記第１電極層１２０の第１金属層１２１上に配置され得る。このとき、前記第１マスクＭ１は、前記第１絶縁層１１０を貫通する貫通孔ＴＨ１と垂直に重なる開口部（図示せず）を含むことができる。
また、実施例では、前記第１絶縁層１１０の下側に第２マスクＭ２を形成する工程を行うことができる。前記第２マスクＭ２は、前記第２電極層１３０の第３金属層１３１の下に配置され得る。このとき、前記第２マスクＭ２は、前記第１絶縁層１１０を貫通する貫通孔ＴＨ１と垂直に重なる開口部（図示せず）を含むことができる。
次に、図１０を参照すると、実施例では、ホールプラギング工程を行い、前記第１マスクＭ１及び前記第２マスクＭ２の開口部と垂直に重なった前記貫通孔ＴＨ１に絶縁部材１５０を形成する工程を行うことができる。このとき、前記絶縁部材１５０の上面は、前記第１絶縁層１１０の上面よりも高く位置するように形成され得る。また、前記絶縁部材１５０の下面は、前記第１絶縁層１１０の下面よりも低く位置するように形成され得る。
例えば、前記絶縁部材１５０の上面は、前記第１電極層１２０の前記第１金属層１２１の上面と同一平面上に位置するように形成され得る。但し、実施例はこれに限定されない。好ましくは、前記ホールプラギング工程は、前記絶縁部材１５０の上面が前記第１電極層１２０の第１金属層１２１の上面よりも高く位置するように行われることがある。
例えば、前記絶縁部材１５０の下面は、前記第２電極層１３０の前記第３金属層１３１の下面と同一平面上に位置するように形成され得る。但し、実施例はこれに限定されない。好ましくは、前記ホールプラギング工程は、前記絶縁部材１５０の下面が前記第２電極層１３０の第３金属層１３１の下面よりも低く位置するように行われることがある。
次に、図１１を参照すると、実施例では、前記絶縁部材１５０の形成工程が完了されると、前記第１マスクＭ１及び前記第２マスクＭ２を除去する工程を行うことができる。
次に、図１２を参照すると、実施例では、前記第１電極層１２０の第１金属層１２１の上面に第３マスクＭ３を形成する工程を行うことができる。このとき、前記第３マスクＭ３は、前記第１電極層１２０の第１金属層１２１の上面のうち第２金属層１２２が配置される領域と垂直に重なる開口部（図示せず）を含むことができる。
また、実施例では、前記第２電極層１３０の第３金属層１３１の下面に第４マスクＭ４を形成する工程を行うことができる。このとき、前記第４マスクＭ４は、前記第２電極層１３０の第３金属層１３１の下面のうち第４金属層１３２が配置される領域と垂直に重なる開口部（図示せず）を含むことができる。
次に、実施例では、前記第１金属層１２１をシード層として電解メッキを行い、前記第３マスクＭ３の開口部を満たす第１電極層１２０の第２金属層１２２を形成する工程を行うことができる。また、実施例では、前記第３金属層１３１をシード層として電解メッキを行い、前記第４マスクＭ４の開口部を満たす第２電極層１３０の第４金属層１３２を形成する工程を行うことができる。
次に、図１３を参照すると、実施例では、前記第１電極層１２０の第２金属層１２２及び前記第２電極層１３０の第４金属層１３２の形成が完了されると、前記第３マスクＭ３及び前記第４マスクＭ４を除去する工程を行うことができる。そして、実施例では、前記第１電極層１２０の前記第１金属層１２１のうち前記第２金属層１２２と垂直に重ならない部分をエッチングで除去する工程を行い、第１電極層１２０を形成する工程を行うことができる。また、実施例では、前記第２電極層１３０の第３金属層１３１のう前記第４金属層１３２と垂直に重ならない部分をエッチングで除去する工程を行って第２電極層１３０を形成する工程を行うことができる。
次に、図１４を参照すると、実施例では、前記第１絶縁層１１０の上面に第２絶縁層１６１を配置し、前記第１絶縁層１１０の下面に第３絶縁層１６２を配置する工程を行うことができる。このとき、前記第２絶縁層１６１及び前記第３絶縁層１６２のそれぞれは、前記第１絶縁層１１０とは異なる絶縁物質を含むことができる。例えば、前記第２絶縁層１６１及び前記第３絶縁層１６２は、プリプレグまたはＡＢＦを含むことができる。また、前記第２絶縁層１６１及び前記第３絶縁層１６２は、前記第１絶縁層１１０の厚さよりも小さい厚さを有することができる。
次に、図１５を参照すると、実施例では、前記第２絶縁層１６１に第２貫通孔ＴＨ２を形成する工程を行うことができる。好ましくは、実施例では、前記第２絶縁層１６１の全領域のうち前記第１前記貫通孔ＴＨ１と垂直に重なる領域、または前記第１貫通電極１４０及び絶縁部材１５０と垂直に重なる領域に第２貫通孔ＴＨ２を形成する工程を行うことができる。
また、実施例では、前記第３絶縁層１６２に第３貫通孔ＴＨ３を形成する工程を行うことができる。好ましくは、実施例では、前記第３絶縁層１６２の全領域のうち前記第１前記貫通孔ＴＨ１及び第２貫通孔ＴＨ２と垂直に重なる領域に第３貫通孔ＴＨ３を形成する工程を行うことができる。
このとき、前記第２貫通孔ＴＨ２及び前記第３貫通孔ＴＨ３は、前記第１前記貫通孔ＴＨ１とは異なる形状を有することができる。
次に、図１６を参照すると、実施例では、第２絶縁層１６１の第２貫通孔ＴＨ２に第２貫通電極１８１及び前記第２絶縁層１６１の上面に第３電極層１７１を形成する工程を行うことができる。また、実施例では、前記第３絶縁層１６２の第３貫通孔ＴＨ３に第３貫通電極１８２及び前記第３絶縁層１６２の下面に第４電極層１７２を形成する工程を行うことができる。
実施例における回路基板は、第１絶縁層を貫通する貫通電極層と前記第１絶縁層上に配置される第１電極層とを含む。このとき、前記貫通電極層は、前記第１絶縁層を貫通する第１貫通孔の内壁に配置される第１貫通電極及び絶縁部材を含む。そして、前記第１電極層は、前記絶縁部材と垂直に重ならない第１領域Ｒ１と前記絶縁部材と垂直に重なる第２領域Ｒ２とを含む。そして、前記第１電極層の前記第１領域Ｒ１は、前記第１金属層及び前記第２金属層を含む多層構造を有する。そして、前記第１電極層の前記第２領域Ｒ２は、前記第２金属層のみを含むことができる。例えば、前記第１電極層の前記第１領域Ｒ１における金属層の層数は、前記第１電極層の前記第２領域Ｒ２における金属層の層数よりも多くてもよい。
これにより、前記第１電極層の前記第１領域Ｒ１の厚さは、前記第２領域Ｒ２の厚さよりも大きくてもよい。好ましくは、前記絶縁部材と垂直に重なる領域における前記第１電極層の厚さは、前記絶縁部材と垂直に重ならない領域における前記第１電極層の厚さよりも小さくてもよい。これにより、実施例では、前記第１電極層の前記第２領域Ｒ２の厚さを比較例に比べて減らすことができる。これにより、実施例では、前記第１電極層を形成するためのメッキ工程時間を減らすことができ、さらに前記メッキ工程コストを削減することができる。
実施例では、上記のように回路基板のコア層が銅箔積層板のみで構成さるものではなく、銅箔積層板とプリプレグまたはＡＢＦとの組合せで構成されるようにする。これにより、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の厚さを減らすことができる。また、実施例では、前記回路基板のコア層の上面及び下面に配置される電極層の線幅及びスペースを減らすことができる。これにより、実施例では、前記コア層の上面及び下面に配置される電極層の微細化が可能であり、これにより回路基板の全体的な厚さを減らすことができる。
一方、上述した発明の特徴を有する回路基板が、スマートフォン、サーバ用コンピュータ、ＴＶ等のＩＴ装置や家電製品に用いられる場合、信号伝送または電力供給等の機能を安定的にすることができる。例えば、本発明の特徴を有する回路基板が半導体パッケージ機能を行う場合、半導体チップを外部の湿気や汚染物質から安全に保護する機能を果たすことができ、漏れ電流あるいは端子間の電気的な短絡問題やあるいは半導体チップに供給する端子の電気的な開放の問題を解決することができる。また、信号伝送の機能を担う場合、ノイズ問題を解決することができる。これにより、前述した発明の特徴を有する回路基板は、ＩＴ装置や家電製品の安定した機能を維持できるようにすることによって、全体製品と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を成すことができる。
上述の発明の特徴を有する回路基板が車両等の輸送装置に用いる場合、輸送装置に伝送される信号の歪みの問題を解決することができ、または輸送装置を制御する半導体チップを外部から安全に保護し、漏洩電流あるいは端子間の電気的な短絡の問題や、半導体チップに供給する端子の電気的な開放の問題を解決して、輸送装置の安定性をさらに向上させることができる。したがって、輸送装置と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を実現することができる。
前述の実施例で説明された特徴、構造、効果などは、少なくとも一つの実施例に含まれ、必ず一つの実施例に限定されるものではない。また、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対して組合せまたは変形して実施可能である。したがって、このような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上では実施例を中心に説明したが、これは単なる例示に過ぎず、実施例を限定するものではなく、実施例が属する分野で通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない多様な変形と応用が可能であることが理解できるであろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に係る差異点は、添付された請求の範囲で設定する実施例の範囲に含まれると解釈されるべきである。

Claims (18)

  1. 貫通孔を含む第１絶縁層と、
    前記第１絶縁層の前記貫通孔に配置された絶縁部材と、
    前記絶縁部材上に配置された第１電極層と、
    前記第１電極層上に配置された第２絶縁層と、
    前記第２絶縁層を貫通する第１貫通電極と、を含み、
    前記第１貫通電極は、前記第１電極層及び前記絶縁部材と垂直方向に重なる、半導体パッケージ。
  2. 前記貫通孔内に配置され、前記絶縁部材の少なくとも一部を包む第２貫通電極をさらに含み、
    前記第１電極層は、前記第２貫通電極及び前記絶縁部材上に配置される、請求項１に記載の半導体パッケージ。
  3. 前記第１電極層は、
    前記第１絶縁層と垂直方向に重なった第１領域と、
    前記絶縁部材と垂直方向に重なった第２領域と、を含み、
    前記第１電極層の前記第１領域の厚さは、前記第１電極層の前記第２領域の厚さとは異なる、請求項２に記載の半導体パッケージ。
  4. 前記第１電極層の前記第１領域の厚さは、前記第１電極層の前記第２領域の厚さよりも大きい、請求項３に記載の半導体パッケージ。
  5. 前記第１電極層は、前記第１領域と前記第２領域との間に備えられ、前記第１貫通電極と垂直方向に重なった第３領域をさらに含み、
    前記第１電極層の前記第３領域の厚さは、前記第２領域の厚さよりも大きい、請求項３に記載の半導体パッケージ。
  6. 前記絶縁部材の上面は、前記第１絶縁層の上面よりも高く位置する、請求項３に記載の半導体パッケージ。
  7. 前記第１電極層は、前記第１絶縁層の上面に配置される第１金属層と、
    前記第１金属層及び前記第１貫通電極上に配置される第２金属層と、を含む、請求項３に記載の半導体パッケージ。
  8. 前記第１電極層の前記第２金属層は、
    前記第１領域の厚さ及び前記第２領域の厚さが異なり、
    前記第２金属層の下面は、
    前記絶縁部材に向かって凹状の凹部を含む、請求項７に記載の半導体パッケージ。
  9. 前記第１絶縁層は、銅箔積層板（ＣＣＬ）を含む、請求項３に記載の半導体パッケージ。
  10. 前記第１絶縁層は、８０μｍ?１５０μｍの範囲の厚さを有する、請求項９に記載の半導体パッケージ。
  11. 前記第１貫通電極上に配置された第２電極層をさらに含み、
    前記第２電極層は、前記第１貫通電極と垂直方向に重なる、請求項５に記載の半導体パッケージ。
  12. 前記第２絶縁層は、プリプレグとＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ ）のうちいずれか一つを含む、請求項１１に記載の半導体パッケージ。
  13. 前記第１絶縁層及び前記第２絶縁層は、回路基板のコア層である、請求項３に記載の半導体パッケージ。
  14. 前記第１貫通電極、前記第１電極層、及び前記第２貫通電極は、前記コア層の上面及び下面を貫通するコア貫通電極である、請求項１３に記載の半導体パッケージ。
  15. 前記第２絶縁層のうち前記第２貫通電極と垂直に重ならない領域には、前記第１貫通電極が配置されない、請求項１３に記載の半導体パッケージ。
  16. 前記第２貫通電極の側面の傾斜は、前記第１絶縁層の上面または下面に対して垂直である、請求項５に記載の半導体パッケージ。
  17. 前記第１貫通電極の形状は、前記第２貫通電極の形状とは異なる、請求項９に記載の半導体パッケージ。
  18. 前記第２絶縁層上に配置される第３絶縁層と、
    前記第３絶縁層上に配置される第３電極層と、
    前記第３電極層上に配置される接続部と、
    前記接続部上に配置される半導体素子と、をさらに含む、請求項３に記載の半導体パッケージ。
JP2023005313A 2022-01-18 2023-01-17 半導体パッケージ Pending JP2023104919A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0007505 2022-01-18
KR1020220007505A KR20230111540A (ko) 2022-01-18 2022-01-18 회로 기판 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
JP2023104919A true JP2023104919A (ja) 2023-07-28

Family

ID=87161517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023005313A Pending JP2023104919A (ja) 2022-01-18 2023-01-17 半導体パッケージ

Country Status (3)

Country Link
US (1) US20230232544A1 (ja)
JP (1) JP2023104919A (ja)
KR (1) KR20230111540A (ja)

Also Published As

Publication number Publication date
KR20230111540A (ko) 2023-07-25
US20230232544A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US8709940B2 (en) Structure of circuit board and method for fabricating the same
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US8642898B2 (en) Circuit board structure with capacitors embedded therein
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR20070065789A (ko) 회로판 및 그 제조방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US20140211437A1 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
JP2014212141A (ja) 部品内蔵基板及びその製造方法並びに実装体
US11690173B2 (en) Circuit board structure
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US8829361B2 (en) Wiring board and mounting structure using the same
US10219374B2 (en) Printed wiring board
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2023104919A (ja) 半導体パッケージ
US20230046699A1 (en) Circuit board structure
KR20230140714A (ko) 반도체 패키지
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
KR20240012227A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240020538A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240020913A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230155288A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR20240027243A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230172218A (ko) 반도체 패키지