JP2023049963A - チップ部品 - Google Patents

チップ部品 Download PDF

Info

Publication number
JP2023049963A
JP2023049963A JP2021160042A JP2021160042A JP2023049963A JP 2023049963 A JP2023049963 A JP 2023049963A JP 2021160042 A JP2021160042 A JP 2021160042A JP 2021160042 A JP2021160042 A JP 2021160042A JP 2023049963 A JP2023049963 A JP 2023049963A
Authority
JP
Japan
Prior art keywords
capacitor
trenches
chip component
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021160042A
Other languages
English (en)
Inventor
圭佑 深江
Keisuke Fukae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021160042A priority Critical patent/JP2023049963A/ja
Priority to CN202210883337.6A priority patent/CN115915916A/zh
Priority to US17/948,793 priority patent/US20230102582A1/en
Publication of JP2023049963A publication Critical patent/JP2023049963A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】半導体基板の横方向のスペースを有効活用でき、キャパシタ部の容量を大きく確保することができるチップ部品を提供する。【解決手段】チップ部品１は、基板２の第１主面５に形成された複数のキャパシタトレンチ４４によって互いに分離された長手方向を有する複数の壁部２４を有するキャパシタ部２１と、基板２の一部を利用してキャパシタ部２１の周囲に形成された基板本体部２５と、壁部２４を含む基板２の少なくとも一部を利用して形成された下部電極５８と、壁部２４の上面および側面に沿って形成された容量膜５１と、容量膜５１上に形成された上部電極５７とを含む。【選択図】図６

Description

本開示は、チップ部品に関する。
特許文献１は、基板と、基板上に形成された第１導電体膜および第１パッド膜と、第１導電体膜上および第１パッド膜上に形成された誘電体膜と、誘電体膜上に形成され、第２接続領域および第２コンデンサ形成領域を含む第２導電体膜とを備える、チップコンデンサを開示している。第１導電体膜は、第１接続領域および第１コンデンサ形成領域を含む。第１導電体膜の第１接続領域には、第１外部電極が接合されており、第２導電体膜の第２接続領域には、第２外部電極が接合されている。
特開２０１７－１９５３２２号公報
本開示の一実施形態は、半導体基板の横方向のスペースを有効活用でき、キャパシタ部の容量を大きく確保することができるチップ部品を提供する。
また、本開示の一実施形態は、キャパシタ部の容量を大きく確保でき、かつ壁部の安定性を維持でき、素子の信頼性を向上することができるチップ部品を提供する。
本開示の一実施形態に係るチップ部品は、第１主面およびその反対側の第２主面を有する半導体基板と、前記半導体基板の前記第１主面の法線方向から見た平面視において前記第１主面に形成されたキャパシタ部であって、前記第１主面に形成された複数のトレンチによって互いに分離された長手方向を有する複数の壁部を有するキャパシタ部と、前記半導体基板の一部を利用して前記キャパシタ部の周囲に形成され、少なくとも前記壁部の前記長手方向の一端部および他端部の一方に連結された基板本体部と、前記壁部を含む前記半導体基板の少なくとも一部を利用して形成された下部電極と、前記壁部の上面および側面に沿って形成された容量膜と、前記容量膜上に形成された上部電極とを含み、前記壁部は、複数の柱単位で形成され、各前記柱単位は、前記平面視において、中央部と、前記中央部から互いに異なる３方向に延びる３つの凸部とを含み、前記壁部は、隣り合う前記柱単位の前記凸部同士の連結によって形成されている。
本発明の一実施形態に係るチップ部品によれば、容量膜を挟んで上部電極と半導体基板（下部電極）とが対向している。これにより、半導体基板の厚さ方向に沿う縦方向に上部電極－容量膜－下部電極の積層構造を有する縦型のキャパシタが形成されている。縦型のキャパシタであるため、上部電極用の外部電極を第１主面側に配置し、下部電極用の外部電極を第２主面側に配置できるので、これらの外部電極を半導体基板の第１主面に沿う横方向に並べて形成する必要がない。したがって、半導体基板の横方向のスペースを有効活用できるので、小型なチップ部品を提供することができる。
また、半導体基板に形成された壁部は、複数の柱単位で形成されている。各柱単位は、平面視において、中央部と、中央部から互いに異なる３方向に延びる３つの凸部とを含んでいる。これにより、壁部が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部の表面積を広くすることができる。そして、キャパシタ部が壁部の表面に倣って形成されているので、キャパシタ部の容量が半導体基板の平面サイズに制約されず、壁部の高さを高くすることで大容量化を達成することができる。つまり、半導体基板の平面サイズが小さくてもキャパシタ部の容量を大きく確保することができる。
また、複数の柱単位を連結して形成された壁部であれば、互いに独立した柱単位に比べて安定性に優れる。さらに、壁部の一端部および他端部の少なくとも一方が、壁部の周囲の基板本体部に連結されている。これにより、少なくとも壁部を側方から片持ち支持することができるので、壁部に対して加わる横方向の力に対する補強をすることができる。その結果、壁部の高さを高くしても壁部の安定性を維持することができるので、素子の信頼性を向上させることができる。
図１は、本開示の一実施形態に係るチップ部品の模式的な斜視図である。 図２は、前記チップ部品の模式的な平面図である。 図３は、前記チップ部品の模式的な底面図である。 図４は、前記チップ部品の模式的な平面図である。 図５は、前記チップ部品の要部拡大図である。 図６は、前記チップ部品の模式的な断面図である。 図７Ａは、前記チップ部品の製造工程の一部を示す模式的な断面図である。 図７Ｂは、図７Ａの次の工程を示す図である。 図７Ｃは、図７Ｂの次の工程を示す図である。 図７Ｄは、図７Ｃの次の工程を示す図である。 図７Ｅは、図７Ｄの次の工程を示す図である。 図７Ｆは、図７Ｅの次の工程を示す図である。 図７Ｇは、図７Ｆの次の工程を示す図である。 図７Ｈは、図７Ｇの次の工程を示す図である。 図８は、前記チップ部品の模式的な平面図である。 図９は、前記チップ部品の模式的な平面図である。 図１０は、前記チップ部品の模式的な平面図である。 図１１は、前記チップ部品の模式的な平面図である。 図１２は、前記チップ部品の模式的な平面図である。 図１３は、前記チップ部品の模式的な断面図である。 図１４は、前記チップ部品の模式的な平面図である。 図１５は、前記チップ部品の模式的な平面図である。 図１６は、前記チップ部品の模式的な平面図である。
次に、本開示の実施形態を、添付図面を参照して詳細に説明する。
［チップ部品１の外観］
図１は、本開示の一実施形態に係るチップ部品１の模式的な斜視図である。図２は、チップ部品１の模式的な平面図である。図３は、チップ部品１の模式的な底面図である。図１～図３では、直方体形状を有するチップ部品１の長手方向が第１方向Ｘと定義され、チップ部品１の幅方向が第２方向Ｙと定義され、チップ部品１の厚さ方向が第３方向Ｚと定義されている。また、図２および図３では、明瞭化のため、第１外部電極３および第２外部電極４にハッチングを付している。
チップ部品１は、直方体形状に形成されており、第１方向Ｘに沿う長さＬ１、第２方向Ｙに沿う幅Ｗ１および第３方向Ｚに沿う厚さＴ１を有している。長さＬ１は、たとえば０．４ｍｍ以上２ｍｍ以下であってもよい。幅Ｗ１は、たとえば、０．２ｍｍ以上２ｍｍ以下であってもよい。厚さＴ１は、たとえば、０．１ｍｍ以上０．５ｍｍ以下であってもよい。
チップ部品１は、サイズ呼称（長さＬ１（ｍｍ）×幅Ｗ１（ｍｍ））を用いて、たとえば、１６０８（１．６ｍｍ×０．８ｍｍ）チップ、１００５（１．０ｍｍ×０．５ｍｍ）チップ、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される小型の電子部品であってもよい。
チップ部品１は、基板２と、第１外部電極３と、第２外部電極４とを含む。
基板２は、チップ部品１の土台を形成している。互いに積層された複数の絶縁膜および金属膜等が基板２に支持されることによって、チップ部品１が構成されている。基板２は、チップ部品１と略同じサイズを有する直方体形状である。基板２は、この実施形態では、シリコン基板等の半導体基板であってもよい。基板２の厚さは、たとえば、２００μｍ以上６００μｍ以下であってもよい。
基板２は、第１主面５、第２主面６および４つの側面７～１０を有している。第１主面５は、いわゆるチップ部品１の表面であり、第２主面６がチップ部品１の裏面である。４つの側面７～１０は、第１主面５の法線方向ｎから見た平面視（以下、単に「平面視」と呼ぶ）において、第１主面５を取り囲んでいる。４つの側面７～１０は、第１方向Ｘにおいて互いに対向する一対の第１側面７および第２側面８、ならびに第２方向Ｙにおいて互いに対向する一対の第３側面９および第４側面１０を含んでいてもよい。他の言い方では、第２方向Ｙに沿って互いに平行に延びる側面が、基板２の短辺側の第１側面７および第２側面８であり、第１方向Ｘに沿って互いに平行に延びる側面が、基板２の長辺側の第３側面９および第４側面１０であってもよい。第１側面７、第２側面８、第３側面９および第４側面１０は、それぞれ、第１端面、第２端面、第３端面および第４端面と言い換えてもよい。
第１外部電極３は、第１主面５のほぼ全体を覆うように形成されている。第１外部電極３は、側面７～１０から内側に間隔を空けて形成された側面１１～１４を有している。４つの側面１１～１４は、第１方向Ｘにおいて互いに対向し、一対の第１側面７および第２側面８に平行な一対の第１側面１１および第２側面１２、ならびに第２方向Ｙにおいて互いに対向し、一対の第３側面９および第４側面１０に平行な一対の第３側面１３および第４側面１４であってもよい。第１外部電極３の側面１１～１４と基板２の側面７～１０との間の領域は、基板２の第１主面５上の絶縁性部分が露出した絶縁性スペース１５であってもよい。第１外部電極３の側面１１～１４は、第１外部電極３の端縁もしくは端面と言い換えてもよい。
第１外部電極３の周縁部には、切り欠き部１６が形成されている。切り欠き部１６は、チップ部品１を実装基板等に実装するときに、チップ部品１の向きを確認する目印として機能してもよい。たとえば切り欠き部１６の位置を視認することによって、チップ部品１の長手方向（第１方向Ｘ）および短手方向（第２方向Ｙ）が、どこに向いているかをチップ部品１の外側から認識することができる。この実施形態では、切り欠き部１６は、基板２の角部に対向する第１外部電極３の角部を選択的に除去することによって形成されている。切り欠き部１６は、基板２の第１方向Ｘにおける第１側面７側の一対の角部のそれぞれに対応して合計２つ形成されていてもよいが、チップ部品１の向きの指標である観点から、図１および図２に示すように、１つの角部に対応して形成することが好ましい。これにより、平面視長方形状のチップ部品１に対して、線対称（たとえば、第１方向Ｘおよび第２方向Ｙに沿う直線を対称軸とする線対称）および点対称のいずれに関しても非対称性を持たせることができる。
第２外部電極４は、第２主面６側に形成されている。第２外部電極４は、第２主面６の全体を覆うように形成されている。第２外部電極４は、第２主面６の形状と一致する形状であり、基板２の側面７～１０に一致する側面１７～２０を有している。４つの側面１７～２０は、第１方向Ｘにおいて互いに対向し、一対の第１側面７および第２側面８に一致する一対の第１側面１７および第２側面１８、ならびに第２方向Ｙにおいて互いに対向し、一対の第３側面９および第４側面１０に一致する一対の第３側面１９および第４側面２０であってもよい。第２外部電極４は、基板２に直接的に接しており、基板２に電気的かつ機械的に接続されている。第１外部電極３および第２外部電極４は、それぞれ、基板２の第１主面５側および第２主面６側に選択的に形成されている。したがって、この実施形態では、基板２の側面７～１０は、第１外部電極３および第２外部電極４等の電極膜に覆われず、基板２の半導体表面が露出した露出面であってもよい。
［キャパシタ部２１の構造］
図４は、チップ部品１の模式的な平面図である。図５は、図４のチップ部品１の要部拡大図である。図６は、チップ部品１の模式的な断面図である。明瞭化のため、図４および図５では、トレンチ４４，４７にハッチングが付されている。また、図４では、第１外部電極３が破線で透視して示されており、かつ、ボンディングワイヤの接合領域６７を破線で示している。また、図４では、説明に必要な構成要素およびその参照符号を抽出して示している。また、図６は、チップ部品１の第１主面５上の層構造を模式的に示す図であり、図４における特定の切断線における断面を示すものではない。
まず図４を参照して、チップ部品１は、キャパシタ部２１が基板２に形成された容量素子である。キャパシタ部２１は、基板２の側面７～１０から、側面７～１０に沿う環状の周縁部２２を隔てた基板２の中央部２３に形成されている。基板２の周縁部２２は、基板２の側面７～１０から内側の一定範囲の領域であってもよい。たとえば、周縁部２２の幅は、１０μｍ以上３０μｍ以下程度であってもよい。
キャパシタ部２１では、基板２の第１主面５側の部分が選択的に除去されることによって、基板２の一部を利用して複数の壁部２４が形成されている。複数の壁部２４は、それぞれ、長手方向を有しており、平面視でストライプ状に形成されている。複数の壁部２４は、キャパシタ部２１の全体にわたって形成されている。これにより、平面視において、複数の壁部２４は、第１外部電極３および第２外部電極４に重なっている。この実施形態では、キャパシタ部２１は、壁部２４が第１長手方向Ａ１を有している。第１長手方向Ａ１は、図４に示すように第２方向Ｙに平行な方向であってもよいし、第１方向Ｘに平行な方向であってもよい。キャパシタ部２１において複数の壁部２４は、第１長手方向Ａ１に交差する方向に、互いに間隔を空けて配列されている。これにより、キャパシタ部２１において、複数の壁部２４は、平面視でストライプ状に形成されている。
基板２において、キャパシタ部２１以外の部分は、基板本体部２５であってもよい。基板本体部２５は、キャパシタ部２１を取り囲んでいる。基板本体部２５は、基板２の周縁部２２と一致していてもよい。基板本体部２５には、各壁部２４の第１長手方向Ａ１の一端部２６および他端部２７が連結されている。これにより、壁部２４は、側方から基板本体部２５によって両持ち支持されている。基板本体部２５において、壁部２４との連結部近傍の部分は、支持部２８と定義されてもよい。
図５を参照して、壁部２４は、複数の柱単位２９で形成されている。ここで、「壁部２４が複数の柱単位２９で形成されている」とは、たとえば、平面視において、互いに同一形状の柱状物（この実施形態では、柱単位２９）が連なってライン状の壁部２４を形成していることを意味していてもよい。言い換えれば、壁部２４自体は柱状に形成されていないが、図５に破線で示すように、壁部２４を仮想線によって互いに同一形状の柱単位２９に分割することができる。したがって、互いに隣り合う柱単位２９の凸部３１同士の境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、隣り合う凸部３１同士が、基板２の素材部分を介して一体的に繋がっている。
各柱単位２９は、平面視において、中央部３０と、中央部３０から互いに異なる３方向に延びる３つの凸部３１とを含む。壁部２４は、隣り合う柱単位２９の凸部３１同士の連結によって形成されている。より具体的には、各柱単位２９において、各凸部３１は、隣り合う凸部３１との間に１２０°の角度θ１，θ２，θ３を形成し、かつ中央部３０において隣り合う凸部３１と交差している。
なお、角度θ１，θ２，θ３は、この実施形態では、互いに１２０°で等しいが、これらは互いに異なっていてもよい。たとえば、後述する第２凸部３７と第３凸部３８との間の角度θ３が１６０°であり、第１凸部３６と第２凸部３７との間の角度θ１および第１凸部３６と第３凸部３８との間の角度θ２が共に１００°であってもよい。
また、この実施形態では、複数の壁部２４のうち、互いに隣り合う一対の壁部２４を第１壁部３２および第２壁部３３と称してもよい。
第１壁部３２は、第２方向Ｙに延び、かつ支持部２８に連結された第１主部３４と、第１方向Ｘに延び、第２方向Ｙに沿って櫛歯状に配列された第１枝部３５とを含む。各第１枝部３５は、第１壁部３２の各柱単位２９の凸部３１のうちの第１凸部３６によって形成されている。
一方、第１壁部３２の各柱単位２９の凸部３１は、第１凸部３６以外の第２凸部３７および第３凸部３８を含んでいる。第１主部３４は、隣り合う柱単位２９の第２凸部３７と第３凸部３８との連結によって形成されている。つまり、この実施形態では、第２方向Ｙに沿って第２凸部３７および第３凸部３８が交互に配置され、全体として、平面視において波形（ジグザグ形）の第１主部３４が形成されている。
第１主部３４の一端部２６および他端部２７（図５では図示せず）を形成する凸部３１は、支持部２８に連結されている。より具体的には、支持部２８と第１主部３４との境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、支持部２８と第１主部３４が、基板２の素材部分を介して一体的に繋がっている。
第２壁部３３は、第２方向Ｙに延び、かつ支持部２８に連結された第２主部３９と、第１主部３４に向かって延び、櫛歯状の第１枝部３５に噛み合う櫛歯状の第２枝部４０とを含む。各第２枝部４０は、第２壁部３３の各柱単位２９の凸部３１のうちの第４凸部４１によって形成されている。
一方、第２壁部３３の各柱単位２９の凸部３１は、第４凸部４１以外の第５凸部４２および第６凸部４３を含んでいる。第２主部３９は、隣り合う柱単位２９の第５凸部４２と第６凸部４３との連結によって形成されている。つまり、この実施形態では、第２方向Ｙに沿って第５凸部４２および第６凸部４３が交互に配置され、全体として、平面視において波形（ジグザグ形）の第２主部３９が形成されている。
第２主部３９の一端部２６および他端部２７（図５では図示せず）を形成する凸部３１は、支持部２８に連結されている。より具体的には、支持部２８と第２主部３９との境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、支持部２８と第２主部３９が、基板２の素材部分を介して一体的に繋がっている。
そして、この実施形態では、櫛歯状に噛み合う第１壁部３２および第２壁部３３からなる一対の壁部２４が、第１方向Ｘに沿って順に形成されている。つまり、第１方向Ｘに沿って、第１壁部３２および第２壁部３３が交互に配列されている。第１壁部３２と第２壁部３３との間には、キャパシタトレンチ４４が形成されている。キャパシタトレンチ４４は、基板２の素材が除去された部分であって、壁部２４および支持部２８に囲まれた部分である。キャパシタトレンチ４４の幅Ｗ２は、たとえば、２μｍ以上８μｍ以下であってもよい。
キャパシタトレンチ４４は、この実施形態では、第１トレンチ４５および第２トレンチ４６を含んでいてもよい。第１トレンチ４５は、櫛歯状に噛み合う第１壁部３２と第２壁部３３との間に形成され、かつ葛折状に形成されていてもよい。第２トレンチ４６は、櫛歯と反対側の面を介して対向する第１壁部３２と第２壁部３３との間に形成され、かつ波形（ジグザグ形）に形成されていてもよい。
また、この実施形態では、図６に示すように、壁部２４の高さＨ（キャパシタトレンチ４４の深さＤ１）に対する柱単位２９の凸部３１の幅Ｗ３の比（Ｗ３／Ｈ）は、２／５０以上２／１００以下であってもよい。凸部３１の幅Ｗ３は、図５に示すように、各凸部３１の中央部３０からの延出方向に対して直交する方向における幅と定義してもよい。具体的には、柱単位２９の凸部３１の幅Ｗ３は、たとえば、２μｍ以上８μｍ以下であってもよい。一方、壁部２４の高さＨは、５０μｍ以上４００μｍ以下であってもよい。また、幅Ｗ３は、隣り合うキャパシタトレンチ４４同士の距離であり、キャパシタトレンチ４４のピッチＰ１と定義してもよい。
この実施形態では、基板本体部２５にダミートレンチ４７が形成されている。図４を参照して、ダミートレンチ４７は、キャパシタ部２１の周方向に沿って形成されている。具体的には、ダミートレンチ４７は、キャパシタ部２１を取り囲む環状に形成されたダミートレンチ４７であってもよい。ダミートレンチ４７は、キャパシタ部２１から外側に向かって１列のみで形成されている。ダミートレンチ４７は、キャパシタ部２１を挟んで対向し、第１方向Ｘに沿って延びる一対の第１直線部４８と、キャパシタ部２１を挟んで対向し、第２方向Ｙに沿って延びる一対の第２直線部４９とを一体的に含む四角環状に形成されている。また、第１直線部４８と第２直線部４９との接続箇所であるダミートレンチ４７の角部５０は、基板２の外側に膨らむラウンド形状に形成されている。「ラウンド形状の角部５０」は、平面視において、第１直線部４８の端部と第２直線部４９の端部とが四半円形状のトレンチを介して連続している場合に、この四半円形状のトレンチであると定義してもよい。また、ダミートレンチ４７は、平面視において、第１外部電極３よりも外側に配置され、第１外部電極３に覆われていなくてもよい。
図５を参照して、ダミートレンチ４７の第１直線部４８は、第２方向Ｙにおいて、キャパシタトレンチ４４のピッチＰ１の９０％以上１１０％以下の大きさのピッチＰ２を隔てて、キャパシタトレンチ４４から離れて形成されていてもよい。この実施形態では、ピッチＰ２は、ピッチＰ１と同じ大きさである。また、ダミートレンチ４７は、キャパシタトレンチ４４の幅Ｗ２と同じ幅Ｗ４を有していてもよい。図５では、第１直線部４８の幅Ｗ４が示されているが、ダミートレンチ４７は、全周にわたって一定幅で形成されており、第２直線部４９も第１直線部４８と同じ幅Ｗ４を有している。
図６を参照して、ダミートレンチ４７の第２直線部４９は、第１方向Ｘにおいて、キャパシタトレンチ４４のピッチＰ１の９０％以上１１０％以下の大きさのピッチＰ３を隔てて、キャパシタトレンチ４４から離れて形成されていてもよい。この実施形態では、ピッチＰ３は、ピッチＰ１と同じ大きさである。また、ダミートレンチ４７は、キャパシタトレンチ４４の深さＤ１よりも大きな深さＤ２を有している。たとえば、ダミートレンチ４７の深さＤ２は、深さＤ１×１．１μｍ以上深さＤ１×１．３μｍ以下であってもよい。
図６を参照して、基板２の第１主面５には、当該基板２の第１主面５全域を覆うように容量膜５１が形成されている。容量膜５１は、基板２の平坦面である第１主面５に加え、キャパシタトレンチ４４およびダミートレンチ４７の内面全体にも形成されている。容量膜５１は、基板２の側面７～１０に一致する端面を有している。容量膜５１は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよいし、これらの積層膜であってもよい。たとえば、ＳｉＯ２／ＳｉＮ積層膜、ＳｉＯ２／ＳｉＮ／ＳｉＯ２積層膜であってもよい。また、容量膜５１は、ＯＮ膜やＯＮＯ膜であってもよいし、これらの積層膜であってもよい。さらに、容量膜５１は、高誘電材料（Ｈｉｇｈ－ｋ材料）からなる絶縁膜であってもよい。高誘電材料としては、たとえば、酸化アルミニウム（Ａｌ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）、五酸化チタン（Ｔｉ３Ｏ５）、酸化ハフニウム（ＨｆＯ２）の他、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸バリウムストロンチウム（ＢａｘＳｒ１－ｘ）ＴｉＯ３等のペロブスカイト化合物が挙げられる。この実施形態では、容量膜５１は、ＳｉＯ２膜で形成されている。
図６を参照して、容量膜５１上には、埋め込み導電体５２が形成されている。この実施形態では、埋め込み導電体５２は、キャパシタ部２１に形成された第１埋め込み導電体５３と、基板２の周縁部２２に形成された第２埋め込み導電体５４とを含む。
第１埋め込み導電体５３は、キャパシタトレンチ４４に埋め込まれ、かつ基板２の第１主面５に沿って形成されている。第１埋め込み導電体５３は、キャパシタトレンチ４４に埋め込まれた埋め込み部５５と、埋め込み部５５の上端に連結され、基板２の第１主面５に沿って平坦に形成された平坦部５６とを一体的に含む。平坦部５６は、キャパシタ部２１よりも外側に引き出された第１埋め込み導電体５３の周縁部を形成している。また、第１埋め込み導電体５３は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、第１埋め込み導電体５３（平坦部５６）の厚さは、たとえば、４０００Å以上１００００Å以下（４００ｎｍ以上１０００ｎｍ以下）であってもよい。
チップ部品１では、第１埋め込み導電体５３は、キャパシタ部２１において上部電極５７を形成している。一方、不純物を含有する半導体基板からなる基板２がキャパシタ部２１において下部電極５８を形成している。つまり、チップ部品１では、容量膜５１と、容量膜５１を挟む上部電極５７および下部電極５８（基板２）とによって、基板２の厚さ方向に沿う縦方向に上部電極５７－容量膜５１－下部電極５８の積層構造を有する縦型のキャパシタ部２１が形成されている。
第２埋め込み導電体５４は、ダミートレンチ４７に埋め込まれ、かつ基板２の第１主面５に沿って形成されている。第２埋め込み導電体５４は、ダミートレンチ４７に埋め込まれた埋め込み部５９と、埋め込み部５９の上端に連結され、基板２の第１主面５に沿って平坦に形成された平坦部６０とを一体的に含む。また、第２埋め込み導電体５４は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。この実施形態では、第２埋め込み導電体５４は、第１埋め込み導電体５３と同じ材料で形成されている。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、第２埋め込み導電体５４（平坦部６０）の厚さは、たとえば、４０００Å以上１００００Å以下（４００ｎｍ以上１０００ｎｍ以下）であってもよい。
チップ部品１では、第２埋め込み導電体５４は、第１埋め込み導電体５３から物理的に分離され、キャパシタ部２１を構成しない電極である。したがって、第２埋め込み導電体５４は、チップ部品１のダミー電極６９と言い換えてもよい。
図６を参照して、基板２上には、表面絶縁膜６１が形成されている。表面絶縁膜６１は、第１埋め込み導電体５３（上部電極５７）および第２埋め込み導電体５４を覆っている。表面絶縁膜６１は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。表面絶縁膜６１の厚さは、たとえば、１００００Å以上１５０００Å以下（１μｍ以上１.５μｍ以下）であってもよい。表面絶縁膜６１には、上部電極５７の一部を露出させるコンタクト孔６２が形成されている。一方、第２埋め込み導電体５４は、表面絶縁膜６１に完全に被覆されている。
図６を参照して、第１外部電極３は、表面絶縁膜６１上に形成されている。第１外部電極３は、コンタクト孔６２内で、上部電極５７に電気的に接続されている。第１外部電極３は、複数の導電層を含む積層膜からなっていてもよい。たとえば、第１外部電極３は、基板２の側から順に積層された第１層６３、第２層６４および第３層６５を含んでいてもよい。第１層６３は、たとえば、Ｔｉを含むバリア層と称してもよい。第２層６４は、Ａｕを含むスパッタ層と称してもよい。第３層６５は、Ａｕを含むめっき層と称してもよい。第２層６４および第３層６５が同じ材料で形成されている場合、これらの間の境界は存在していなくてもよい。第３層６５は、第１層６３および第２層６４よりも厚くてもよい。
図６を参照して、第２外部電極４は、基板２の第２主面６に接続されている。第２外部電極４は、下部電極５８に電気的に接続されている。第２外部電極４は、たとえば、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
この実施形態では、第１外部電極３および第２外部電極４は、縦型のチップ部品１の両端子を形成している。縦型のチップ部品１は、たとえば、実装基板に対して第２外部電極４を介してボンディングし、第１外部電極３にボンディングワイヤ６６等の接合部材を接合することによって使用することができる。図４および図６に示すように、ボンディングワイヤ６６は、キャパシタ部２１の直上に形成されている。他の言い方では、平面視において、キャパシタ部２１は、ボンディングワイヤ６６用の接合領域６７に覆われていてもよく（図４参照）、キャパシタ部２１は、基板２の厚さ方向（第３方向Ｚ）において接合領域６７と対向していてもよい（図６参照）。この構成によれば、ボンディングワイヤ６６用の接合領域６７の直下にもキャパシタ部２１が形成されているので、キャパシタ部２１の容量値を大きくすることができる。第１外部電極３および第２外部電極４は、それぞれ、第１端子電極および第２端子電極と言い換えてもよいし、第１外部端子および第２外部端子と言い換えてもよい。
このチップ部品１によれば、容量膜５１を挟んで上部電極５７と下部電極５８（基板２）とが対向している。これにより、基板２の厚さ方向に沿う縦方向に上部電極５７－容量膜５１－下部電極５８の積層構造を有する縦型のキャパシタ部２１が形成されている。縦型のキャパシタ部２１であるため、上部電極５７用の第１外部電極３を第１主面５側に配置し、下部電極５８用の第２外部電極４を第２主面６側に配置できるので、これらの外部電極３，４を基板２の第１主面５に沿う横方向に並べて形成する必要がない。したがって、基板２の横方向のスペースを有効活用できるので、小型なチップ部品１を提供することができる。
また、基板２に形成された壁部２４は、複数の柱単位２９で形成されている。各柱単位２９は、平面視において、中央部３０と、中央部３０から互いに異なる３方向に延びる３つの凸部３１とを含んでいる。これにより、壁部２４が、たとえば四角柱等の柱単位２９の連結によって構成される場合に比べて、壁部２４の表面積を広くすることができる。そして、キャパシタ部２１が壁部２４の表面に倣って形成されているので、キャパシタ部２１の容量が基板２の平面サイズに制約されず、壁部２４の高さを高くすることで大容量化を達成することができる。つまり、基板２の平面サイズが小さくてもキャパシタ部２１の容量を大きく確保することができる。
また、複数の柱単位２９を連結して形成された壁部２４であれば、互いに独立した柱単位２９に比べて安定性に優れる。さらに、図４に示すように、壁部２４の一端部２６および他端部２７の少なくとも一方が、壁部２４の周囲の基板本体部２５に連結されている。これにより、少なくとも壁部２４を側方から片持ち支持することができるので、壁部２４に対して加わる横方向の力に対する補強をすることができる。その結果、壁部２４の高さを高くしても壁部２４の安定性を維持することができるので、素子の信頼性を向上させることができる。
［チップ部品１の製造方法］
図７Ａ～図７Ｇは、チップ部品１の製造工程を工程順に示す図であり、前述の図６の断面に対応する。
チップ部品１を製造するには、まず、図７Ａを参照して、基板２の元となるウエハ６８が準備される。そして、ウエハ６８の第１主面５が、たとえば熱酸化されることによって、ＳｉＯ２からなるハードマスク（図示せず）が形成される。次に、当該ハードマスクに開口が形成された後、当該ハードマスクを介してウエハ６８が第１主面５側から選択的にエッチングされる。これにより、ウエハ６８の除去された部分にキャパシタトレンチ４４およびダミートレンチ４７が形成され、かつキャパシタトレンチ４４およびダミートレンチ４７を除く部分に壁部２４および基板本体部２５が形成される。エッチング方法としては、ドライエッチングを採用することが好ましい。
この際、ダミートレンチ４７がキャパシタ部２１の周囲に形成されている。そのため、ウエハ６８をエッチングしてキャパシタトレンチ４４およびダミートレンチ４７を形成する際、相対的に内側のキャパシタトレンチ４４の形成領域に比べて、相対的に外側のダミートレンチ４７の形成領域にエッチングガスが多く供給される。言い換えれば、各チップ部品１の形成領域の周縁部２２にはエッチングガスが潤沢に存在しているため、ダミートレンチ４７の形成領域に供給されるエッチングガス量が増え、キャパシタトレンチ４４よりも高いエッチングレートでダミートレンチ４７が形成される。そのため、ダミートレンチ４７がキャパシタトレンチ４４よりも深く形成される。一方、キャパシタトレンチ４４の形成領域には、基板２の第１主面５に沿う面内方向に均一にエッチングガスが供給される。その結果、キャパシタ部２１を構成するキャパシタトレンチ４４の深さにバラツキが生じることを抑制でき、キャパシタ部２１において周縁部２２近傍と中央部との間に容量値にバラツキが生じることを抑制することができる。
次に、図７Ｂを参照して、ウエハ６８の第１主面５、キャパシタトレンチ４４の内面およびダミートレンチ４７の内面に容量膜５１が形成される。容量膜５１は、たとえば、熱酸化法、ＣＶＤ法またはこれらの組み合わせによって形成されてもよい。
次に、図７Ｃを参照して、たとえばＣＶＤ法によって、容量膜５１上に、埋め込み導電体５２の元となる導電膜（図示せず）が形成される。当該導電膜は、キャパシタトレンチ４４およびダミートレンチ４７に埋め込まれ、ウエハ６８の第１主面５の全面を被覆するように形成される。その後、当該導電膜がパターニングされることによって、第１埋め込み導電体５３（上部電極５７）および第２埋め込み導電体５４（ダミー電極６９）が形成される。これにより、下部電極５８（ウエハ６８）、容量膜５１および上部電極５７を含むキャパシタ部２１が形成される。
次に、図７Ｄを参照して、たとえばＣＶＤ法によって、表面絶縁膜６１が形成される。その後、表面絶縁膜６１がパターニングされることによって、コンタクト孔６２が形成される。
次に、図７Ｅを参照して、第１外部電極３が形成される。たとえば、第１層６３および第２層６４がスパッタ法によって順に形成された後、第２層６４からのめっき成長によって、第３層６５が形成される。
次に、図７Ｆを参照して、ウエハ６８が第２主面６側から研削される。これにより、ウエハ６８が薄化される。
次に、図７Ｇを参照して、たとえばスパッタ法によって、ウエハ６８の第２主面６に、第２外部電極４が形成される。
次に、図７Ｈに示すように、ウエハ６８が第２主面６側からダイシングブレードを挿入することによって、ウエハ６８が切断（分断）される。これにより、個々のチップ部品１が切り出される。
［チップ部品７１～７８に係る実施形態］
次に、図８～図１６を参照して、チップ部品７１～７８の構造について説明する。図８～図１６では、図１～図６を参照して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。また、図８～図１６では、チップ部品７１～７８の特徴部分の説明に必要な構成要素およびその参照符号を抽出して示している。
（チップ部品７１）
図８は、チップ部品７１の模式的な平面図である。チップ部品７１では、ダミートレンチ４７は、互いに分離された複数のトレンチを含む。具体的には、ダミートレンチ４７は、互いに物理的に分離された第１直線状トレンチ７９および第２直線状トレンチ８０を含む。第１直線状トレンチ７９は、第２方向Ｙにおいてキャパシタ部２１を挟んで対向し、第１方向Ｘに沿って延びる一対の第１直線状トレンチ７９を含む。第２直線状トレンチ８０は、第１方向Ｘにおいてキャパシタ部２１を挟んで対向し、第２方向Ｙに沿って延びる一対の第２直線状トレンチ８０を含む。たとえば、チップ部品７１は、チップ部品１のダミートレンチ４７の角部５０を省略した形態であってもよい。
第１直線状トレンチ７９は、図５の第１直線部４８と同様に、第２方向Ｙにおいて、キャパシタトレンチ４４のピッチＰ１の９０％以上１１０％以下の大きさのピッチＰ４を隔てて、キャパシタトレンチ４４から離れて形成されていてもよい。この実施形態では、ピッチＰ４は、ピッチＰ１と同じ大きさである。第２直線状トレンチ８０は、図６の第２直線部４９と同様に、第１方向Ｘにおいて、キャパシタトレンチ４４のピッチＰ１の９０％以上１１０％以下の大きさのピッチＰ５を隔てて、キャパシタトレンチ４４から離れて形成されていてもよい。この実施形態では、ピッチＰ５は、ピッチＰ１と同じ大きさである。
チップ部品７１によれば、第１直線状トレンチ７９および第２直線状トレンチ８０が互いに離れているため、基板２の４つの角部近傍において基板２の厚さを比較的大きく確保することができる。これにより、チップ部品７１の強度的な信頼性を向上することができる。
（チップ部品７２）
図９は、チップ部品７２の模式的な平面図である。チップ部品７２では、図８のチップ部品７１から第１直線状トレンチ７９が省略されている。つまり、チップ部品７２では、キャパシタ部２１の第１方向Ｘの両外側に選択的に、第２直線状トレンチ８０が形成されている。
（チップ部品７３）
図１０は、チップ部品７３の模式的な平面図である。チップ部品７３では、図８のチップ部品７１から第２直線状トレンチ８０が省略されている。つまり、チップ部品７３では、キャパシタ部２１の第２方向Ｙの両外側に選択的に、第１直線状トレンチ７９が形成されている。
（チップ部品７４）
図１１は、チップ部品７４の模式的な平面図である。チップ部品７４では、複数のキャパシタトレンチ４４の一部が、ダミートレンチ４７として使用されている。明瞭化のため、図１１では、キャパシタトレンチ４４のうちダミートレンチ４７として使用される部分をグレーの塗りつぶし領域で示している。具体的には、第１方向Ｘに沿って配列された複数のキャパシタトレンチ４４のうち、第１側面７および第２側面８に最も近い一対のキャパシタトレンチ４４が、キャパシタ部２１のキャパシタ動作に寄与しない第１ダミートレンチ８１であってもよい。
一方、第１ダミートレンチ８１を除く残りのキャパシタトレンチ４４は、第２方向Ｙにおいける両端部において分断されている。この分断によって第３側面９および第４側面１０の近傍に残ったキャパシタトレンチ４４の部分が、キャパシタ部２１のキャパシタ動作に寄与しない第２ダミートレンチ８２であってもよい。第２ダミートレンチ８２は、キャパシタトレンチ４４を横方向に分断した残りである。したがって、第１方向Ｘに沿って複数のキャパシタトレンチ４４を横切るように延びる境界部８３を挟んで、複数のキャパシタトレンチ４４のそれぞれに対して１つずつ設けられている。また、第２ダミートレンチ８２は、第２方向Ｙ（第１長手方向Ａ１）において、各キャパシタトレンチ４４の平面形状（波形（ジグザグ形））と一連性を有する平面形状を有している。
また、第１ダミートレンチ８１および第２ダミートレンチ８２は、平面視において、第１外部電極３に覆われていてもよい。
（チップ部品７５）
図１２は、チップ部品７５の模式的な平面図である。図１３は、チップ部品７５の模式的な断面図である。チップ部品７３では、キャパシタ部２１は、ボンディングワイヤ６６用の接合領域６７を避けて形成されている（図１２参照）。つまり、キャパシタ部２１は、基板２の厚さ方向（第３方向Ｚ）において接合領域６７に対向していなくてもよい（図１３参照）。
（チップ部品７６）
図１４は、チップ部品７６の模式的な平面図である。チップ部品７６では、ダミートレンチ４７は、キャパシタ部２１から外側に向かって複数列（図１４では、２列）で形成されている。たとえば、複数列のダミートレンチ４７は、相対的に内側に配置された内側ダミートレンチ８４と、内側ダミートレンチ８４よりも相対的に外側に配置された外側ダミートレンチ８５とを含んでいてもよい。チップ部品７６では、内側ダミートレンチ８４がキャパシタ部２１を取り囲み、外側ダミートレンチ８５が内側ダミートレンチ８４をさらに取り囲んでいる。なお、複数列のダミートレンチ４７は、３列以上であってもよいが、ダミートレンチ４７の列数の増加はキャパシタ部２１の使用面積の減少に関連するため、２列以下であることが好ましい。
（チップ部品７７）
図１５は、チップ部品７７の模式的な平面図である。チップ部品７７では、図１４のチップ部品７６と同様に、ダミートレンチ４７（第１直線状トレンチ７９および第２直線状トレンチ８０）は、キャパシタ部２１から外側に向かって複数列（図１５では、２列）で形成されている。
（チップ部品７８）
図１６は、チップ部品７８の模式的な平面図である。チップ部品７８では、図４のダミートレンチ４７の形態と、図８のダミートレンチ４７の形態とが組み合わせられている。具体的には、チップ部品７８は、キャパシタ部２１を取り囲む環状のダミートレンチ４７と、当該環状のダミートレンチ４７の外側に配置され、第１直線状トレンチ７９および第２直線状トレンチ８０を含むダミートレンチ４７とを備えている。図１６では、環状のダミートレンチ４７が直線状のダミートレンチ４７よりも内側に配置されているが、環状のダミートレンチ４７が、直線状のダミートレンチ４７よりも外側に配置されていてもよい。
本開示の実施形態について説明したが、本開示は他の形態で実施することもできる。
たとえば、ダミートレンチ４７，８１，８２は、第２埋め込み導電体５４のような導電体ではなく、絶縁体で埋め戻されていてもよい。
以上、本開示の実施形態は、すべての点において例示であり限定的に解釈されるべきではなく、すべての点において変更が含まれることが意図される。
この明細書および図面の記載から以下に付記する特徴が抽出され得る。
［付記１－１］
第１主面（５）およびその反対側の第２主面（６）を有する半導体基板（２）と、
前記半導体基板（２）の前記第１主面（５）の法線方向（ｎ）から見た平面視において前記第１主面（５）に形成されたキャパシタ部（２１）であって、前記第１主面（５）に形成された複数のトレンチ（４４）によって互いに分離された長手方向（Ａ１）を有する複数の壁部（２４）を有するキャパシタ部（２１）と、
前記半導体基板（２）の一部を利用して前記キャパシタ部（２１）の周囲に形成され、少なくとも前記壁部（２４）の前記長手方向（Ａ１）の一端部（２６）および他端部（２７）の一方に連結された基板本体部（２５）と、
前記壁部（２４）を含む前記半導体基板（２）の少なくとも一部を利用して形成された下部電極（５８）と、
前記壁部（２４）の上面および側面に沿って形成された容量膜（５１）と、
前記容量膜（５１）上に形成された上部電極（５７）とを含み、
前記壁部（２４）は、複数の柱単位（２９）で形成され、各前記柱単位（２９）は、前記平面視において、中央部（３０）と、前記中央部（３０）から互いに異なる３方向に延びる３つの凸部（３１）とを含み、前記壁部（２４）は、隣り合う前記柱単位（２９）の前記凸部（３１）同士の連結によって形成されている、チップ部品（１，７１～７８）。
この構成によれば、容量膜（５１）を挟んで上部電極（５７）と半導体基板（２）（下部電極（５８））とが対向している。これにより、半導体基板（２）の厚さ方向に沿う縦方向に上部電極（５７）－容量膜（５１）－下部電極（５８）の積層構造を有する縦型のキャパシタ部（２１）が形成されている。縦型のキャパシタ部（２１）であるため、上部電極（５７）用の外部電極（３）を第１主面（５）側に配置し、下部電極（５８）用の外部電極（４）を第２主面（６）側に配置できるので、これらの外部電極（３，４）を半導体基板（２）の第１主面（５）に沿う横方向に並べて形成する必要がない。したがって、半導体基板（２）の横方向のスペースを有効活用できるので、小型なチップ部品（１，７１～７８）を提供することができる。
また、半導体基板（２）に形成された壁部（２４）は、複数の柱単位（２９）で形成されている。各柱単位（２９）は、平面視において、中央部（３０）と、中央部（３０）から互いに異なる３方向に延びる３つの凸部（３１）とを含んでいる。これにより、壁部（２４）が、たとえば四角柱等の柱単位（２９）の連結によって構成される場合に比べて、壁部（２４）の表面積を広くすることができる。そして、キャパシタ部（２１）が壁部（２４）の表面に倣って形成されているので、キャパシタ部（２１）の容量が半導体基板（２）の平面サイズに制約されず、壁部（２４）の高さを高くすることで大容量化を達成することができる。つまり、半導体基板（２）の平面サイズが小さくてもキャパシタ部（２１）の容量を大きく確保することができる。
また、複数の柱単位（２９）を連結して形成された壁部（２４）であれば、互いに独立した柱単位（２９）に比べて安定性に優れる。さらに、壁部（２４）の一端部（２６）および他端部（２７）の少なくとも一方が、壁部（２４）の周囲の基板本体部（２５）に連結されている。これにより、少なくとも壁部（２４）を側方から片持ち支持することができるので、壁部（２４）に対して加わる横方向の力に対する補強をすることができる。その結果、壁部（２４）の高さを高くしても壁部（２４）の安定性を維持することができるので、素子の信頼性を向上させることができる。
［付記１－２］
前記基板本体部（２５）において前記キャパシタ部（２１）の周方向に沿って形成されたダミートレンチ（４７）をさらに含む、付記１－１に記載のチップ部品（１，７１～７８）。
この構成によれば、ダミートレンチ（４７）がキャパシタ部（２１）の周囲に形成されている。そのため、半導体基板（２）をエッチングしてトレンチ（４４）およびダミートレンチ（４７）を形成する際、相対的に内側のキャパシタ用のトレンチ（４４）の形成領域に比べて、相対的に外側のダミートレンチ（４７）の形成領域にエッチングガスが多く供給される。これにより、キャパシタ用のトレンチ（４４）の形成領域には、半導体基板（２）の第１主面（５）に沿う面内方向に均一にエッチングガスが供給される。その結果、キャパシタ部（２１）を構成するトレンチ（４４）の深さにバラツキが生じることを抑制でき、キャパシタ部（２１）の周囲近傍と中央部との間に容量値にバラツキが生じることを抑制することができる。
［付記１－３］
前記ダミートレンチ（４７）は、前記キャパシタ部（２１）を取り囲む環状に形成された環状ダミートレンチ（４７）を含む、付記１－２に記載のチップ部品（１，７５，７６，７８）。
［付記１－４］
前記環状ダミートレンチ（４７）は、前記キャパシタ部（２１）を挟んで対向し、第１方向（Ｘ）に沿って延びる一対の第１直線部（４８）と、前記キャパシタ部（２１）を挟んで対向し、前記第１方向（Ｘ）に交差する第２方向（Ｙ）に沿って延びる一対の第２直線部（４９）とを一体的に含む四角環状に形成されている、付記１－３に記載のチップ部品（１，７５，７６，７８）。
［付記１－５］
前記複数のトレンチ（４４）は、前記第１方向（Ｘ）に沿って第１ピッチ（Ｐ１）で配列されており、
前記一対の第２直線部（４９）は、前記第１方向（Ｘ）において、前記第１ピッチ（Ｐ１）の９０％以上１１０％以下の大きさの第２ピッチ（Ｐ３）を隔てて、前記複数のトレンチ（４４）から離れて形成されている、付記１－４に記載のチップ部品（１，７５，７６，７８）。
［付記１－６］
前記一対の第１直線部（４８）は、前記第２方向（Ｙ）において、前記第１ピッチ（Ｐ１）の９０％以上１１０％以下の大きさの第３ピッチ（Ｐ２）を隔てて、前記複数のトレンチ（４４）から離れて形成されている、付記１－５に記載のチップ部品（１，７５，７６，７８）。
［付記１－７］
前記第１直線部（４８）と前記第２直線部（４９）との接続箇所である前記環状ダミートレンチ（４７）の角部（５０）は、ラウンド形状に形成されている、付記１－４～付記１－６のいずれか一項に記載のチップ部品（１，７５，７６，７８）。
［付記１－８］
前記ダミートレンチ（４７）は、前記キャパシタ部（２１）を挟んで対向し、第１方向（Ｘ）に沿って延びる一対の第１直線状トレンチ（７９）を含む、付記１－２に記載のチップ部品（７１～７３，７７，７８）。
［付記１－９］
前記ダミートレンチ（４７）は、前記キャパシタ部（２１）を挟んで対向し、前記第１方向（Ｘ）に交差する第２方向（Ｙ）に沿って延び、前記一対の第１直線状トレンチ（７９）から物理的に離れた一対の第２直線状トレンチ（８０）を含む、付記１－８に記載のチップ部品（７１～７３，７７，７８）。
この構成によれば、第１直線状トレンチ（７９）および第２直線状トレンチ（８０）が互いに離れているため、これらのトレンチ（７９，８０）の間の部分において半導体基板（２）の厚さを比較的大きく確保することができる。これにより、チップ部品（７１～７３，７７，７８）の強度的な信頼性を向上することができる。
［付記１－１０］
前記複数のトレンチ（４４）は、前記第１方向（Ｘ）に沿って第１ピッチ（Ｐ１）で配列されており、
前記一対の第２直線状トレンチ（８０）は、前記第１方向（Ｘ）において、前記第１ピッチ（Ｐ１）の９０％以上１１０％以下の大きさの第４ピッチ（Ｐ５）を隔てて、前記複数のトレンチ（４４）から離れて形成されている、付記１－９に記載のチップ部品（７１～７３，７７，７８）。
［付記１－１１］
前記一対の第１直線状トレンチ（７９）は、前記第２方向（Ｙ）において、前記第１ピッチ（Ｐ１）の９０％以上１１０％以下の大きさの第５ピッチ（Ｐ４）を隔てて、前記複数のトレンチ（４４）から離れて形成されている、付記１－１０に記載のチップ部品（７１～７３，７７，７８）。
［付記１－１２］
前記ダミートレンチ（４７）は、前記キャパシタ部（２１）から外側に向かって１列のみで形成されている、付記１－２～付記１－１１のいずれか一項に記載のチップ部品（１，７１～７５）。
［付記１－１３］
前記ダミートレンチ（４７）は、前記キャパシタ部（２１）から外側に向かって複数列で形成されている、付記１－２～１１のいずれか一項に記載のチップ部品（７６～７８）。
［付記１－１４］
前記ダミートレンチ（４７）は、前記トレンチ（４４）と同じ幅（Ｗ４）を有している、付記１－２～付記１－１３のいずれか一項に記載のチップ部品（１，７１～７８）。
［付記１－１５］
前記容量膜（５１）は、前記キャパシタ部（２１）の周囲に引き出され、前記ダミートレンチ（４７）の内面に沿ってさらに形成されており、
前記容量膜（５１）を介して前記ダミートレンチ（４７）に埋め込まれた埋め込み導電体（５４）をさらに含む、付記１－１～付記１－１４のいずれか一項に記載のチップ部品（１，７１～７８）。
［付記１－１６］
前記半導体基板（２）には、複数の前記トレンチ（４４）が前記長手方向（Ａ１）に交差する第１方向（Ｘ）に沿って配列されており、
前記複数のトレンチ（４４）は、前記キャパシタ部（２１）を形成する複数のキャパシタトレンチ（４４）と、前記複数のキャパシタトレンチ（４４）に対して前記第１方向（Ｘ）の外側に配置され、前記キャパシタ部（２１）に寄与しない第１ダミートレンチ（８１）とを含む、付記１－１に記載のチップ部品（７４）。
この構成によれば、第１ダミートレンチ（８１）がキャパシタトレンチ（４４）の外側に形成されている。そのため、半導体基板（２）をエッチングしてキャパシタトレンチ（４４）および第１ダミートレンチ（８１）を形成する際、相対的に内側のキャパシタトレンチ（４４）の形成領域に比べて、相対的に外側の第１ダミートレンチ（８１）の形成領域にエッチングガスが多く供給される。これにより、キャパシタトレンチ（４４）の形成領域には、半導体基板（２）の第１主面（５）に沿う面内方向に均一にエッチングガスが供給される。その結果、キャパシタトレンチ（４４）の深さにバラツキが生じることを抑制でき、キャパシタトレンチ（４４）の周囲近傍のトレンチ（４４）と中央部のトレンチ（４４）との間に容量値にバラツキが生じることを抑制することができる。
［付記１－１７］
前記基板本体部（２５）において前記第１方向（Ｘ）に沿って前記複数のキャパシタトレンチ（４４）を横切るように延びる境界部（８３）を挟んで、前記複数のキャパシタトレンチ（４４）のそれぞれに対して１つずつ設けられ、各前記キャパシタトレンチ（４４）の平面形状と前記長手方向（Ａ１）に沿って一連性を有する平面形状で形成された第２ダミートレンチ（８２）をさらに含む、付記１－１６に記載のチップ部品（７４）。
［付記１－１８］
前記半導体基板（２）の前記第１主面（５）上に形成され、前記上部電極（５７）に電気的に接続された第１電極（３）と、
前記半導体基板（２）の前記第２主面（６）上に形成され、前記下部電極（５８）に電気的に接続された第２電極（４）とを含み、
前記第１電極（３）は、前記キャパシタ部（２１）の直上に、接合部材（６６）が接合される接合領域（６７）を有している、付記１－１～付記１－１７のいずれか一項に記載のチップ部品（１，７１～７４，７６～７８）。
この構成によれば、接合部材（６６）の接合領域（６７）の直下にもキャパシタ部（２１）が形成されているので、キャパシタ部（２１）の容量値を大きくすることができる。
［付記１－１９］
前記半導体基板（２）は、シリコン基板を含む、付記１－１～付記１－１８のいずれか一項に記載のチップ部品（１，７１～７８）。
［付記１－２０］
前記容量膜（５１）は、ＳｉＯ２膜、ＳｉＮ膜、ＯＮ膜、ＯＮＯ膜、Ａｌ２Ｏ３膜、およびＴｉ２Ｏ５膜からなる群から選択される少なくとも１つを含む、付記１－１～付記１－１９のいずれか一項に記載のチップ部品（１，７１～７８）。
１ ：チップ部品
２ ：基板
３ ：第１外部電極
４ ：第２外部電極
５ ：第１主面
６ ：第２主面
７ ：第１側面
８ ：第２側面
９ ：第３側面
１０ ：第４側面
１１ ：第１側面
１２ ：第２側面
１３ ：第３側面
１４ ：第４側面
１５ ：絶縁性スペース
１６ ：切り欠き部
１７ ：第１側面
１８ ：第２側面
１９ ：第３側面
２０ ：第４側面
２１ ：キャパシタ部
２２ ：周縁部
２３ ：中央部
２４ ：壁部
２５ ：基板本体部
２６ ：一端部
２７ ：他端部
２８ ：支持部
２９ ：柱単位
３０ ：中央部
３１ ：凸部
３２ ：第１壁部
３３ ：第２壁部
３４ ：第１主部
３５ ：第１枝部
３６ ：第１凸部
３７ ：第２凸部
３８ ：第３凸部
３９ ：第２主部
４０ ：第２枝部
４１ ：第４凸部
４２ ：第５凸部
４３ ：第６凸部
４４ ：キャパシタトレンチ
４５ ：第１トレンチ
４６ ：第２トレンチ
４７ ：ダミートレンチ
４８ ：第１直線部
４９ ：第２直線部
５０ ：角部
５１ ：容量膜
５２ ：埋め込み導電体
５３ ：第１埋め込み導電体
５４ ：第２埋め込み導電体
５５ ：埋め込み部
５６ ：平坦部
５７ ：上部電極
５８ ：下部電極
５９ ：埋め込み部
６０ ：平坦部
６１ ：表面絶縁膜
６２ ：コンタクト孔
６３ ：第１層
６４ ：第２層
６５ ：第３層
６６ ：ボンディングワイヤ
６７ ：接合領域
６８ ：ウエハ
６９ ：ダミー電極
７１ ：チップ部品
７２ ：チップ部品
７３ ：チップ部品
７４ ：チップ部品
７５ ：チップ部品
７６ ：チップ部品
７７ ：チップ部品
７８ ：チップ部品
７９ ：第１直線状トレンチ
８０ ：第２直線状トレンチ
８１ ：第１ダミートレンチ
８２ ：第２ダミートレンチ
８３ ：境界部
８４ ：内側ダミートレンチ
８５ ：外側ダミートレンチ
Ａ１ ：第１長手方向
Ｄ１ ：深さ
Ｄ２ ：深さ
Ｈ ：高さ
Ｐ１ ：ピッチ
Ｐ２ ：ピッチ
Ｐ３ ：ピッチ
Ｐ４ ：ピッチ
Ｐ５ ：ピッチ
Ｔ１ ：厚さ
Ｗ１ ：幅
Ｗ２ ：幅
Ｗ３ ：幅
Ｗ４ ：幅
Ｘ ：第１方向
Ｙ ：第２方向
Ｚ ：第３方向
ｎ ：法線方向
θ１ ：角度
θ２ ：角度
θ３ ：角度

Claims (20)

  1. 第１主面およびその反対側の第２主面を有する半導体基板と、
    前記半導体基板の前記第１主面の法線方向から見た平面視において前記第１主面に形成されたキャパシタ部であって、前記第１主面に形成された複数のトレンチによって互いに分離された長手方向を有する複数の壁部を有するキャパシタ部と、
    前記半導体基板の一部を利用して前記キャパシタ部の周囲に形成され、少なくとも前記壁部の前記長手方向の一端部および他端部の一方に連結された基板本体部と、
    前記壁部を含む前記半導体基板の少なくとも一部を利用して形成された下部電極と、
    前記壁部の上面および側面に沿って形成された容量膜と、
    前記容量膜上に形成された上部電極とを含み、
    前記壁部は、複数の柱単位で形成され、各前記柱単位は、前記平面視において、中央部と、前記中央部から互いに異なる３方向に延びる３つの凸部とを含み、前記壁部は、隣り合う前記柱単位の前記凸部同士の連結によって形成されている、チップ部品。
  2. 前記基板本体部において前記キャパシタ部の周方向に沿って形成されたダミートレンチをさらに含む、請求項１に記載のチップ部品。
  3. 前記ダミートレンチは、前記キャパシタ部を取り囲む環状に形成された環状ダミートレンチを含む、請求項２に記載のチップ部品。
  4. 前記環状ダミートレンチは、前記キャパシタ部を挟んで対向し、第１方向に沿って延びる一対の第１直線部と、前記キャパシタ部を挟んで対向し、前記第１方向に交差する第２方向に沿って延びる一対の第２直線部とを一体的に含む四角環状に形成されている、請求項３に記載のチップ部品。
  5. 前記複数のトレンチは、前記第１方向に沿って第１ピッチで配列されており、
    前記一対の第２直線部は、前記第１方向において、前記第１ピッチの９０％以上１１０％以下の大きさの第２ピッチを隔てて、前記複数のトレンチから離れて形成されている、請求項４に記載のチップ部品。
  6. 前記一対の第１直線部は、前記第２方向において、前記第１ピッチの９０％以上１１０％以下の大きさの第３ピッチを隔てて、前記複数のトレンチから離れて形成されている、請求項５に記載のチップ部品。
  7. 前記第１直線部と前記第２直線部との接続箇所である前記環状ダミートレンチの角部は、ラウンド形状に形成されている、請求項４～６のいずれか一項に記載のチップ部品。
  8. 前記ダミートレンチは、前記キャパシタ部を挟んで対向し、第１方向に沿って延びる一対の第１直線状トレンチを含む、請求項２に記載のチップ部品。
  9. 前記ダミートレンチは、前記キャパシタ部を挟んで対向し、前記第１方向に交差する第２方向に沿って延び、前記一対の第１直線状トレンチから物理的に離れた一対の第２直線状トレンチを含む、請求項８に記載のチップ部品。
  10. 前記複数のトレンチは、前記第１方向に沿って第１ピッチで配列されており、
    前記一対の第２直線状トレンチは、前記第１方向において、前記第１ピッチの９０％以上１１０％以下の大きさの第４ピッチを隔てて、前記複数のトレンチから離れて形成されている、請求項９に記載のチップ部品。
  11. 前記一対の第１直線状トレンチは、前記第２方向において、前記第１ピッチの９０％以上１１０％以下の大きさの第５ピッチを隔てて、前記複数のトレンチから離れて形成されている、請求項１０に記載のチップ部品。
  12. 前記ダミートレンチは、前記キャパシタ部から外側に向かって１列のみで形成されている、請求項２～１１のいずれか一項に記載のチップ部品。
  13. 前記ダミートレンチは、前記キャパシタ部から外側に向かって複数列で形成されている、請求項２～１１のいずれか一項に記載のチップ部品。
  14. 前記ダミートレンチは、前記トレンチと同じ幅を有している、請求項２～１３のいずれか一項に記載のチップ部品。
  15. 前記容量膜は、前記キャパシタ部の周囲に引き出され、前記ダミートレンチの内面に沿ってさらに形成されており、
    前記容量膜を介して前記ダミートレンチに埋め込まれた埋め込み導電体をさらに含む、請求項１～１４のいずれか一項に記載のチップ部品。
  16. 前記半導体基板には、複数の前記トレンチが前記長手方向に交差する第１方向に沿って配列されており、
    前記複数のトレンチは、前記キャパシタ部を形成する複数のキャパシタトレンチと、前記複数のキャパシタトレンチに対して前記第１方向の外側に配置され、前記キャパシタ部に寄与しない第１ダミートレンチとを含む、請求項１に記載のチップ部品。
  17. 前記基板本体部において前記第１方向に沿って前記複数のキャパシタトレンチを横切るように延びる境界部を挟んで、前記複数のキャパシタトレンチのそれぞれに対して１つずつ設けられ、各前記キャパシタトレンチの平面形状と前記長手方向に沿って一連性を有する平面形状で形成された第２ダミートレンチをさらに含む、請求項１６に記載のチップ部品。
  18. 前記半導体基板の前記第１主面上に形成され、前記上部電極に電気的に接続された第１電極と、
    前記半導体基板の前記第２主面上に形成され、前記下部電極に電気的に接続された第２電極とを含み、
    前記第１電極は、前記キャパシタ部の直上に、接合部材が接合される接合領域を有している、請求項１～１７のいずれか一項に記載のチップ部品。
  19. 前記半導体基板は、シリコン基板を含む、請求項１～１８のいずれか一項に記載のチップ部品。
  20. 前記容量膜は、ＳｉＯ２膜、ＳｉＮ膜、ＯＮ膜、ＯＮＯ膜、Ａｌ２Ｏ３膜、およびＴｉ３Ｏ５膜からなる群から選択される少なくとも１つを含む、請求項１～１９のいずれか一項に記載のチップ部品。
JP2021160042A 2021-09-29 2021-09-29 チップ部品 Pending JP2023049963A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021160042A JP2023049963A (ja) 2021-09-29 2021-09-29 チップ部品
CN202210883337.6A CN115915916A (zh) 2021-09-29 2022-07-26 芯片零件
US17/948,793 US20230102582A1 (en) 2021-09-29 2022-09-20 Chip parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021160042A JP2023049963A (ja) 2021-09-29 2021-09-29 チップ部品

Publications (1)

Publication Number Publication Date
JP2023049963A true JP2023049963A (ja) 2023-04-10

Family

ID=85721835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021160042A Pending JP2023049963A (ja) 2021-09-29 2021-09-29 チップ部品

Country Status (3)

Country Link
US (1) US20230102582A1 (ja)
JP (1) JP2023049963A (ja)
CN (1) CN115915916A (ja)

Also Published As

Publication number Publication date
CN115915916A (zh) 2023-04-04
US20230102582A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US10403710B2 (en) 3D-capacitor structure
JP6097540B2 (ja) チップコンデンサおよびその製造方法
JP2010519747A (ja) トレンチコンデンサを備えた半導体装置とその製造方法
US20230100252A1 (en) Chip parts
KR100663001B1 (ko) 반도체 소자의 캐패시터 구조 및 그 제조 방법
KR101963286B1 (ko) 커패시터
JP2022066346A (ja) キャパシター及び実装基板
JP6788847B2 (ja) キャパシタ
JP2023049963A (ja) チップ部品
JP6925384B2 (ja) チップコンデンサ
JP7178187B2 (ja) トレンチキャパシタ
JP2021028975A (ja) チップ部品
JP2023049959A (ja) チップ部品
JP2023049961A (ja) チップ部品
JP2023049964A (ja) チップ部品
JP2022007851A (ja) 半導体光素子及びその製造方法
JP2024067158A (ja) チップ部品
US11342125B2 (en) Chip component
JP2021028974A (ja) チップ部品
JP2023049962A (ja) チップ部品
WO2021246361A1 (ja) 半導体装置
JP2003124329A (ja) 容量素子
KR20210047125A (ko) 반도체 메모리 소자