JP2023049961A - チップ部品 - Google Patents

チップ部品 Download PDF

Info

Publication number
JP2023049961A
JP2023049961A JP2021160040A JP2021160040A JP2023049961A JP 2023049961 A JP2023049961 A JP 2023049961A JP 2021160040 A JP2021160040 A JP 2021160040A JP 2021160040 A JP2021160040 A JP 2021160040A JP 2023049961 A JP2023049961 A JP 2023049961A
Authority
JP
Japan
Prior art keywords
electrode
capacitor
external electrode
chip component
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021160040A
Other languages
English (en)
Inventor
圭佑 深江
Keisuke Fukae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021160040A priority Critical patent/JP2023049961A/ja
Priority to CN202211083393.8A priority patent/CN115915918A/zh
Priority to US17/948,929 priority patent/US20230101429A1/en
Publication of JP2023049961A publication Critical patent/JP2023049961A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】大容量であり、機械的強度の信頼性に優れるキャパシタ構造を有するチップ部品を提供する。【解決手段】チップ部品１は、基板２上に形成された第１外部電極３及び第２外部電極４と、キャパシタ部３２と、第１本体部６２及び第１本体部６２からキャパシタ部３２の周囲に一体的に引き出された第１周囲部６３を含む下部電極３４と、キャパシタ部３２内の第２本体部６７及び第２本体部６７から第１周囲部６３上に一体的に引き出された第２周囲部６８を含む容量膜３５と、容量膜３５上に形成された上部電極３６と、を含む。第１周囲部６３及び第２周囲部６８は、平面視において、上部電極３６の端縁７２よりも外側に引き出されており、上部電極３６の端縁７２よりも外側に位置する共通の端縁７１を有している。【選択図】図４

Description

本開示は、チップ部品に関する。
特許文献１は、基板と、基板上に形成された第１導電体膜および第１パッド膜と、第１導電体膜上および第１パッド膜上に形成された誘電体膜と、誘電体膜上に形成され、第２接続領域および第２コンデンサ形成領域を含む第２導電体膜とを備える、チップコンデンサを開示している。第１導電体膜は、第１接続領域および第１コンデンサ形成領域を含む。第１導電体膜の第１接続領域には、第１外部電極が接合されており、第２導電体膜の第２接続領域には、第２外部電極が接合されている。
特開２０１７－１９５３２２号公報
本開示の一実施形態に係るチップ部品は、第１主面およびその反対側の第２主面を有する基板と、前記基板の前記第１主面上に形成され、互いに離れている第１外部電極および第２外部電極と、前記基板の前記第１主面の法線方向から見た平面視において前記第１主面に形成されたキャパシタ部であって、前記第１主面に形成されたトレンチによって互いに分離された長手方向を有する複数の壁部を有し、少なくとも前記第１外部電極と前記第２外部電極との間に形成されたキャパシタ部と、前記壁部の上面および側面に沿って形成された第１本体部と、前記第１本体部から前記キャパシタ部の周囲に一体的に引き出された第１周囲部とを含む下部電極と、前記壁部の上面および側面に沿って前記下部電極上に形成され、前記キャパシタ部内の第２本体部と、前記第２本体部から前記第１周囲部上に一体的に引き出された第２周囲部とを含む容量膜と、前記容量膜上に形成された上部電極と、前記第１外部電極と前記下部電極とを電気的に接続する第１電極膜と、前記第２外部電極と前記上部電極とを電気的に接続する第２電極膜とを含み、前記第１周囲部および前記第２周囲部は、前記平面視において、前記上部電極の端縁よりも外側に引き出されており、前記上部電極の端縁よりも外側に位置する共通の端縁を有しており、前記壁部は、複数の柱単位で形成され、各前記柱単位は、前記平面視において、中央部と、前記中央部から互いに異なる３方向に延びる３つの凸部とを含み、前記壁部は、隣り合う前記柱単位の前記凸部同士の連結によって形成されている。
図１は、本開示の一実施形態に係るチップ部品の模式的な斜視図である。 図２は、前記チップ部品の模式的な平面図である。 図３は、前記チップ部品の模式的な分解図である。 図４は、前記チップ部品の模式的な平面図である。 図５は、前記チップ部品の模式的な平面図である。 図６は、前記チップ部品の模式的な平面図である。 図７は、前記チップ部品の模式的な平面図である。 図８は、図７のチップ部品の要部拡大図である。 図９は、前記チップ部品の模式的な断面図である。 図１０は、前記チップ部品の模式的な断面図である。 図１１Ａは、前記チップ部品の製造工程の一部を示す模式的な断面図である。 図１１Ｂは、図１１Ａの次の工程を示す図である。 図１１Ｃは、図１１Ｂの次の工程を示す図である。 図１１Ｄは、図１１Ｃの次の工程を示す図である。 図１１Ｅは、図１１Ｄの次の工程を示す図である。 図１１Ｆは、図１１Ｅの次の工程を示す図である。 図１１Ｇは、図１１Ｆの次の工程を示す図である。 図１１Ｈは、図１１Ｇの次の工程を示す図である。 図１１Ｉは、図１１Ｈの次の工程を示す図である。 図１１Ｊは、図１１Ｉの次の工程を示す図である。 図１１Ｋは、図１１Ｊの次の工程を示す図である。 図１１Ｌは、図１１Ｋの次の工程を示す図である。 図１１Ｍは、図１１Ｌの次の工程を示す図である。 図１１Ｎは、図１１Ｍの次の工程を示す図である。 図１１Ｏは、図１１Ｎの次の工程を示す図である。 図１１Ｐは、図１１Ｏの次の工程を示す図である。 図１１Ｑは、図１１Ｐの次の工程を示す図である。 図１２は、前記チップ部品の変形例を説明するための図である。 図１３は、前記チップ部品の変形例を説明するための図である。 図１４は、前記チップ部品の変形例を説明するための図である。 図１５は、前記チップ部品の変形例を説明するための図である。 図１６は、前記チップ部品の変形例を説明するための図である。 図１７は、前記チップ部品の変形例を説明するための図である。 図１８は、サンプル１に係るチップ部品の模式的な平面図である。 図１９は、サンプル２に係るチップ部品の模式的な平面図である。 図２０は、サンプル３に係るチップ部品の模式的な平面図である。 図２１は、前記サンプル１のＱ値および容量値の評価結果を示す図である。 図２２は、前記サンプル２のＱ値および容量値の評価結果を示す図である。 図２３は、前記サンプル３のＱ値および容量値の評価結果を示す図である。 図２４は、前記サンプル１の直列抵抗の評価結果を示す図である。 図２５は、前記サンプル２の直列抵抗の評価結果を示す図である。 図２６は、前記サンプル３の直列抵抗の評価結果を示す図である。 図２７は、前記チップ部品の変形例を説明するための図である。 図２８は、前記チップ部品の変形例を説明するための図である。 図２９は、前記チップ部品の変形例を説明するための図である。 図３０は、前記チップ部品の変形例を説明するための図である。 図３１は、前記チップ部品の変形例を説明するための図である。 図３２は、前記チップ部品の変形例を説明するための図である。 図３３は、前記チップ部品の変形例を説明するための図である。 図３４は、前記チップ部品の変形例を説明するための図である。 図３５は、前記チップ部品の変形例を説明するための図である。 図３６は、サンプル４に係るチップ部品の模式的な平面図である。 図３７は、サンプル５に係るチップ部品の模式的な平面図である。 図３８は、サンプル６に係るチップ部品の模式的な平面図である。 図３９は、サンプル７に係るチップ部品の模式的な平面図である。 図４０は、サンプル８に係るチップ部品の模式的な平面図である。 図４１は、サンプル９に係るチップ部品の模式的な平面図である。 図４２は、サンプル１０に係るチップ部品の模式的な平面図である。 図４３は、本開示の一実施形態に係るチップ部品の模式的な斜視図である。 図４４は、前記チップ部品の模式的な平面図である。 図４５は、前記チップ部品の模式的な平面図である。 図４６は、前記チップ部品の模式的な平面図である。 図４７は、前記チップ部品の模式的な断面図である。 図４８Ａは、前記チップ部品の製造工程の一部を示す模式的な断面図である。 図４８Ｂは、図４８Ａの次の工程を示す図である。 図４８Ｃは、図４８Ｂの次の工程を示す図である。 図４８Ｄは、図４８Ｃの次の工程を示す図である。 図４８Ｅは、図４８Ｄの次の工程を示す図である。 図４８Ｆは、図４８Ｅの次の工程を示す図である。 図４８Ｇは、図４８Ｆの次の工程を示す図である。 図４９は、前記チップ部品の変形例を説明するための図である。
次に、本開示の実施形態を、添付図面を参照して詳細に説明する。
［チップ部品１（横型）の外観］
図１は、本開示の一実施形態に係るチップ部品１の模式的な斜視図である。図２は、チップ部品１の模式的な平面図である。図１および図２では、直方体形状を有するチップ部品１の長手方向が第１方向Ｘと定義され、チップ部品１の幅方向が第２方向Ｙと定義され、チップ部品１の厚さ方向が第３方向Ｚと定義されている。
チップ部品１は、直方体形状に形成されており、第１方向Ｘに沿う長さＬ１、第２方向Ｙに沿う幅Ｗ１および第３方向Ｚに沿う厚さＴ１を有している。長さＬ１は、たとえば０．４ｍｍ以上２ｍｍ以下であってもよい。幅Ｗ１は、たとえば、０．２ｍｍ以上２ｍｍ以下であってもよい。厚さＴ１は、たとえば、０．１ｍｍ以上０．５ｍｍ以下であってもよい。
チップ部品１は、サイズ呼称（長さＬ１（ｍｍ）×幅Ｗ１（ｍｍ））を用いて、たとえば、１６０８（１．６ｍｍ×０．８ｍｍ）チップ、１００５（１．０ｍｍ×０．５ｍｍ）チップ、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される小型の電子部品であってもよい。
チップ部品１は、基板２と、第１外部電極３と、第２外部電極４とを含む。
基板２は、チップ部品１の土台を形成している。互いに積層された複数の絶縁膜および金属膜等が基板２に支持されることによって、チップ部品１が構成されている。基板２は、チップ部品１とほぼ同じサイズを有する直方体形状である。基板２は、第１主面５、第２主面６および４つの側面７～１０を有している。第１主面５は、いわゆるチップ部品１の表面であり、第２主面６がチップ部品１の裏面である。４つの側面７～１０は、第１主面５の法線方向ｎから見た平面視（以下、単に「平面視」と呼ぶ）において、第１主面５を取り囲んでいる。４つの側面７～１０は、第１方向Ｘにおいて互いに対向する一対の第１側面７および第２側面８、ならびに第２方向Ｙにおいて互いに対向する一対の第３側面９および第４側面１０を含んでいてもよい。他の言い方では、第２方向Ｙに沿って互いに平行に延びる側面が、第１側面７および第２側面８であり、第１方向Ｘに沿って互いに平行に延びる側面が、第３側面９および第４側面１０であってもよい。第１側面７、第２側面８、第３側面９および第４側面１０は、それぞれ、第１端面、第２端面、第３端面および第４端面と言い換えてもよい。
第１外部電極３および第２外部電極４は、第１主面５に形成されている。第１外部電極３および第２外部電極４は、第１方向Ｘにおいて互いに離れている。この実施形態では、第１外部電極３および第２外部電極４は、チップ部品１の両端子を形成しており、第１外部電極３と第２外部電極４との間に、基板２の第１主面５に沿う横方向に電流が流れる。したがって、チップ部品１は、横型のチップ部品と称してもよい。横型のチップ部品１は、たとえば、実装基板に対してフリップチップボンディングすることによって使用することができる。また、第１外部電極３および第２外部電極４は、それぞれ、第１端子電極および第２端子電極と言い換えてもよいし、第１外部端子および第２外部端子と言い換えてもよい。
この実施形態では、平面視長方形状の第１主面５は、第１方向Ｘにおいて、第１側面７に近い第１端部１１と、第２側面８に近い第２端部１２とを有している。第１端部１１を覆うように第１外部電極３が配置され、第２端部１２を覆うように第２外部電極４が配置されている。第１外部電極３と第２外部電極４との間は、基板２の第１主面５上の絶縁性部分が露出した絶縁性スペース１３である。絶縁性スペース１３は、平面視四角形状であり、第１方向Ｘにおいて、第１外部電極３から第２外部電極４に至るまで、第１主面５の幅方向全体にわたって形成されている。第１方向Ｘにおける絶縁性スペース１３の長さ（第１外部電極３と第２外部電極４との距離Ｄ）は、たとえば、０．１ｍｍ以上０．５ｍｍ以下であってもよい。
第１外部電極３は、基板２の第１主面５上の領域であって、４つの側面７～１０から内側に間隔を空けて形成された領域に形成されている。これにより、第１外部電極３は、平面視において、基板２の第１主面５上の絶縁性部分が露出した第１絶縁性縁部１４によって取り囲まれている。第１外部電極３は、平面視において、第１側面７に沿う方向が長手方向である長方形状に形成されている。第１外部電極３は、第１側面７に近い第１長辺１５、その反対側の第２長辺１６、第３側面９に近い第１短辺１７、その反対側の第２短辺１８を有している。第１長辺１５、第２長辺１６、第１短辺１７および第２短辺１８は、それぞれ、基板２の第１側面７、第２側面８、第３側面９および第４側面１０から間隔を空けて平行に延びる辺である。なお、第１外部電極３は、基板２の第１側面７、第３側面９および第４側面１０にオーバーラップすることによって、基板２の側面７，９，１０を部分的に被覆していてもよい。
第２外部電極４は、基板２の第１主面５上の領域であって、４つの側面７～１０から内側に間隔を空けて形成された領域に形成されている。これにより、第２外部電極４は、平面視において、基板２の第１主面５上の絶縁性部分が露出した第２絶縁性縁部１９によって取り囲まれている。第２外部電極４は、平面視において、第２側面８に沿う方向が長手方向である長方形状に形成されている。第２外部電極４は、第２側面８に近い第３長辺２０、その反対側の第４長辺２１、第３側面９に近い第３短辺２２、その反対側の第４短辺２３を有している。第３長辺２０、第４長辺２１、第３短辺２２および第４短辺２３は、それぞれ、基板２の第２側面８、第１側面７、第３側面９および第４側面１０から間隔を空けて平行に延びる辺である。なお、第２外部電極４は、基板２の第２側面８、第３側面９および第４側面１０にオーバーラップすることによって、基板２の側面８，９，１０を部分的に被覆していてもよい。
第１外部電極３の表面（第１電極面２４）および第２外部電極４の表面（第２電極面２５）には、凹凸構造２６が形成されている。凹凸構造２６は、第１主面５に向かって窪んだリセス２７と、リセス２７に対して突出した突出部２８とを含む。リセス２７は、格子状、網目状、ライン状または点状に形成されていてもよい。この実施形態では、リセス２７は網目状に形成されている。
突出部２８は、リセス２７に区画された複数の突出部２８を含む。複数の突出部２８は、各電極面２４，２５の中央部および周縁部にそれぞれ形成されている。各突出部２８は、平坦な外面を有していることが好ましい。各突出部２８の外面は、第１主面５に対して平行に形成されていることが好ましい。各突出部２８の平面形状は特定の形状に限定されない。各突出部２８は、平面視において三角形状、四角形状、五角形状、六角形状等の多角形状であってもよい。各突出部２８は、円形状または楕円形状であってもよい。この実施形態では、各電極面２４，２５には、比較的大きい平面面積を有する検査用突出部２９が形成されている。検査用突出部２９は、各電極面２４，２５の中央部に形成されることが好ましい。中央部の検査用突出部２９は、周縁部の突出部２８の平面面積を超える平面面積を有している。検査用突出部２９は、チップ部品１の電気的特性を検査する際にプローブの先端部が当接される当接部として使用される。検査用突出部２９は、各電極面２４，２５の中央部に代えて、各電極面２４，２５の周縁部に形成されていてもよい。
［チップ部品１の分解構造］
図３は、チップ部品１の模式的な分解図である。図３では、チップ部品１を構成する主な要素のみを示している。したがって、チップ部品１は、図３に示す構成要素以外の要素を含んでいてもよい。
図３に示すように、チップ部品１は、基板２と、キャパシタ構造３０と、電極膜３１と、第１外部電極３および第２外部電極４とを含む。
基板２の第１主面５には、キャパシタ部３２が形成されている。キャパシタ部３２は、基板２において、キャパシタ構造３０の主要部（受動素子としての機能する電極－容量膜－電極の３層構造を有する部分）が形成された領域であり、キャパシタ領域と称してもよい。図３では、キャパシタ部３２は、二点鎖線で囲んだ閉鎖領域として示され、第１主面５のキャパシタ部以外の部分と明確に区別されている。しかしながら、キャパシタ部３２は、たとえば平面視において、第１主面５において明確に区画されておらず、キャパシタ構造３０の主要部が配置されている部分であると視認できる部分と定義してもよい。
キャパシタ部３２は、第１主面５のほぼ中央に形成されている。たとえば、基板２の第１端部１１および第２端部１２のそれぞれから第１方向Ｘ内側に距離を隔てた領域に形成されていてもよい。図３に示すように、キャパシタ部３２は、第１方向Ｘに沿って長手方向を有する長方形状の領域と定義されていてもよい。キャパシタ部３２は、複数のキャパシタ部３２を含んでいてもよい。複数のキャパシタ部３２は、互いに隣り合って配置されていてもよい。キャパシタ部３２は、この実施形態では、第１方向Ｘにおいて互いに隣り合う第１キャパシタ部３２１および第２キャパシタ部３２２を含んでいる。
基板２の第１主面５には、キャパシタ部３２に加えて、キャパシタ以外の機能素子を含む機能素子部３３が形成されている。機能素子部３３は、基板２において、ダイオード、抵抗、インダクタ等の機能素子が形成された領域であり、機能素子領域と称してもよい。この実施形態では、主にダイオードを含む部分であるため、機能素子部３３は、ダイオード部３３と称してもよい。以下、機能素子部をダイオード部３３として説明する。
図３では、ダイオード部３３は、二点鎖線で囲んだ閉鎖領域として示され、第１主面５のダイオード部３３以外の部分と明確に区別されている。しかしながら、ダイオード部３３は、たとえば平面視において、第１主面５において明確に区画されておらず、ダイオードが配置されている部分であると視認できる部分と定義してもよい。
ダイオード部３３は、平面視においてキャパシタ部３２を挟むように、第１主面５の両端部に形成されている。ダイオード部３３は、図３に示すように、基板２の第１端部１１および第２端部１２に形成されていてもよいし、第２方向Ｙにおける基板２の両端部（第３側面９および第４側面１０のそれぞれに近い端部）に形成されていてもよい。図３に示すように、ダイオード部３３は、第２方向Ｙに沿って長手方向を有する長方形状の領域と定義されていてもよい。ダイオード部３３は、複数のダイオード部３３を含んでいてもよい。複数のダイオード部３３は、キャパシタ部３２を介して互いに離れて配置されていてもよい。ダイオード部３３は、この実施形態では、第１ダイオード部３３１（第１機能素子部）および第２ダイオード部３３２（第２機能素子部）を含んでいる。第１ダイオード部３３１は、キャパシタ部３２と基板２の第１側面７との間の領域に形成されている。第２ダイオード部３３２は、キャパシタ部３２と基板２の第２側面８との間の領域に形成されている。第１ダイオード部３３１および第２ダイオード部３３２は、それぞれ、第１側面７および第２側面８に沿って延びており、たとえば、第２方向Ｙにおいて、キャパシタ部３２の長さとほぼ同じ長さを有している。
キャパシタ構造３０は、基板２の第１主面５上に形成され、キャパシタ部３２を覆っている。キャパシタ構造３０は、下部電極３４と、容量膜３５と、上部電極３６とを含み、容量膜３５が、上下方向において上部電極３６および下部電極３４によって挟まれた構造を有している。下部電極３４、容量膜３５および上部電極３６は、それぞれ、膜状もしくは板状に形成されていてもよい。下部電極３４および容量膜３５は、基板２よりも小さなサイズ（平面サイズ）であり、かつ上部電極３６よりも大きなサイズ（平面サイズ）を有している。容量膜３５の周縁部には、下部電極３４に対するコンタクト用の第１キャパシタコンタクト孔３７が形成されている
電極膜３１は、キャパシタ構造３０上に形成され、キャパシタ構造３０を覆っている。電極膜３１は、導電性の膜状に形成されていてもよい。電極膜３１は、第１電極膜３８と、第２電極膜３９とを含む。
第１電極膜３８は、下部電極３４および第１ダイオード部３３１に対するコンタクト部を有している。第１電極膜３８は、第１外部電極３と、下部電極３４および第１ダイオード部３３１とを電気的に接続する。図３では、下部電極３４および第１ダイオード部３３１に対する第１電極膜３８のコンタクト部として、それぞれ、下部コンタクト部４０および第１ダイオードコンタクト部４１が示されている。明瞭化のため、図３では、第１電極膜３８の全体をグレーで塗りつぶし、第１電極膜３８のコンタクト部である下部コンタクト部４０および第１ダイオードコンタクト部４１も同様に、グレーの塗りつぶし領域で示している。
第２電極膜３９は、上部電極３６および第２ダイオード部３３２に対するコンタクト部を有している。第２電極膜３９は、第２外部電極４と、上部電極３６および第２ダイオード部３３２とを電気的に接続する。図３では、上部電極３６および第２ダイオード部３３２に対する第２電極膜３９のコンタクト部として、それぞれ、上部コンタクト部４２および第２ダイオードコンタクト部４３が示されている。明瞭化のため、図３では、第２電極膜３９の全体にハッチングを付し、第２電極膜３９のコンタクト部である上部コンタクト部４２および第２ダイオードコンタクト部４３も同様に、ハッチング領域で示している。
第１電極膜３８および第２電極膜３９は、たとえば、平面視において基板２の第１主面５とほぼ同形状の電極膜３１を所定パターンの分割ライン４４で分割することによって形成されている。したがって、分割ライン４４を介して第１電極膜３８および第２電極膜３９を対向させて組み合わせることによって、第１電極膜３８および第２電極膜３９は、全体として平面視略長方形状に形成されている。
第１電極膜３８は、第１ベース部４５と、一対の第１延出部４６とを一体的に含む。
第１ベース部４５は、第１電極膜３８において、第１外部電極３が接続される部分である。図３では、第１電極膜３８に対する第１外部電極３のコンタクト部として、第１外部コンタクト部４７（二点鎖線で囲まれた領域）が示されている。第１ベース部４５は、第２方向Ｙに沿う方向が長手方向である略長方形状に形成されている。
一対の第１延出部４６は、第１ベース部４５から分岐して延びていてもよい。たとえば、一対の第１延出部４６は、第１ベース部４５の長手方向における一端部および他端部のそれぞれから第１方向Ｘに沿って（第３側面９および第４側面１０に沿って）延びていてもよい。一対の第１延出部４６は、第１ベース部４５から第１方向Ｘにおいて同じ向きに延び、互いに平行な帯状もしくは長方形状であってもよい。これにより、第１電極膜３８は、略Ｕ字形状に形成されている。この実施形態では、第１ベース部４５および一対の第１延出部４６の両方が下部コンタクト部４０を形成している。したがって、下部コンタクト部４０も第１電極膜３８と同様に、略Ｕ字形状に形成されている。
第１電極膜３８において、第１ベース部４５および一対の第１延出部４６によって三方を取り囲まれた領域は、第２電極膜３９の一部を第１方向Ｘにおいて受け入れる受け入れ領域４８と称してもよい。なお、第１電極膜３８の第１ベース部４５および第１延出部４６は、それぞれ序数を用いて、第１電極膜３８の第１部分および第２部分と言い換えてもよい。
第２電極膜３９は、第２ベース部４９と、第２延出部５０とを一体的に含む。
第２ベース部４９は、第２電極膜３９において、第２外部電極４が接続される部分である。図３では、第２電極膜３９に対する第２外部電極４のコンタクト部として、第２外部コンタクト部５１（二点鎖線で囲まれた領域）が示されている。第２ベース部４９は、第２方向Ｙに沿う方向が長手方向である略長方形状に形成されている。
第２延出部５０は、第１方向Ｘに沿う第２ベース部４９の一対の周縁５２に対して段差５３を有し、第２ベース部４９から第１電極膜３８の第１ベース部４５に向かって延びている。段差５３は、第２方向Ｙにおいて、第２延出部５０の両側に１つずつ形成されている。第２延出部５０は、たとえば長方形状を有しており、分割ライン４４を介して受け入れ領域４８に収まっている。これにより、第２延出部５０は、第１電極膜３８の第１ベース部４５および一対の第１延出部４６によって三方を取り囲まれている。なお、第２電極膜３９の第２ベース部４９および第２延出部５０は、それぞれ序数を用いて、第２電極膜３９の第３部分および第４部分と言い換えてもよい。
一方、一対の第１延出部４６に着目すれば、一対の第１延出部４６は、第１ベース部４５から一対の段差５３内に延びており、第２方向Ｙにおいて、間隔を空けて第２延出部５０を挟んでいる。一対の第１延出部４６の先端部は、分割ライン４４を介して第２ベース部４９に対向している。
第１外部電極３および第２外部電極４は、電極膜３１上に形成されている。第１外部電極３は、第１外部コンタクト部４７を有しており、第１外部コンタクト部４７を介して第１電極膜３８に接続されている。第２外部電極４は、第２外部コンタクト部５１を有しており、第２外部コンタクト部５１を介して第２電極膜３９に接続されている。
［チップ部品１の平面構造］
次に、図４～図６を参照して、図３の基板２、キャパシタ部３２、ダイオード部３３、下部電極３４、容量膜３５、上部電極３６、第１電極膜３８、第２電極膜３９、下部コンタクト部４０、第１ダイオードコンタクト部４１、上部コンタクト部４２、第２ダイオードコンタクト部４３、第１外部電極３および第２外部電極４の平面構造を説明する。これらの構成要素の平面構造は、平面視におけるお互いの位置関係、重複関係等を考慮して説明することができる。
図４は、チップ部品１の模式的な平面図である。まず、図４を参照して、主に、下部電極３４、容量膜３５および上部電極３６の平面構造を詳細に説明する。明瞭化のため、図４では、第１外部電極３および第２外部電極４が破線で透視して示されている。また、図４では、説明に必要な構成要素およびその参照符号を抽出して示している。
基板２の第１主面５のほぼ中央には、キャパシタ部３２が形成されている。基板２においてキャパシタ部３２以外の部分は、基板本体部５４と定義されてもよい。基板本体部５４は、この実施形態では、平面視においてキャパシタ部３２を取り囲む略四角環状（閉環状）の部分である。基板本体部５４は、キャパシタ部３２を取り囲む枠状であり、基板２の枠部と言い換えてもよい。
キャパシタ部３２は、第１外部電極３に重なる第１オーバーラップ部５５と、第２外部電極４に重なる第２オーバーラップ部５６と、第１外部電極３と第２外部電極４との間の中間部５７とを含んでいてもよい。たとえば、第１外部電極３が、第１長辺１５に沿う第１外側周縁部５８および第２長辺１６に沿う第１内側周縁部５９を有する場合、第１オーバーラップ部５５は、第１内側周縁部５９に重なっていてもよい。第１オーバーラップ部５５は、第１内側周縁部５９の下方において第１方向Ｘにおける端縁を有している。したがって、第１オーバーラップ部５５は、キャパシタ部３２の第１方向Ｘにおける第１周縁部と言い換えてもよい。
たとえば、第２外部電極４が、第３長辺２０に沿う第２外側周縁部６０および第４長辺２１に沿う第２内側周縁部６１を有する場合、第２オーバーラップ部５６は、第２内側周縁部６１に重なっていてもよい。第２オーバーラップ部５６は、第２内側周縁部６１の下方において第１方向Ｘにおける端縁を有している。したがって、第２オーバーラップ部５６は、キャパシタ部３２の第１方向Ｘにおける第２周縁部と言い換えてもよい。
ダイオード部３３は、基板本体部５４の第１端部１１および第２端部１２に１つずつ形成されている。ダイオード部３３は、第１外部電極３と第２外部電極４との対向方向（この実施形態では、第１方向Ｘ）において、キャパシタ部３２から離れた位置に形成されていてもよい。より具体的には、第１ダイオード部３３１は、第１外部電極３の第１外側周縁部５８に重なるように形成され、第２ダイオード部３３２は、第２外部電極４の第２外側周縁部６０に重なるように形成されている。第１ダイオード部３３１および第２ダイオード部３３２は、それぞれ、第１外側周縁部５８および第２外側周縁部６０に沿って延びる帯状に形成されている。
下部電極３４および容量膜３５は、平面視において、互いに同じ形状を有している。図４では、キャパシタ部３２を覆い、かつキャパシタ部３２を取り囲む部分を含むハッチングが付された長方形状の領域が、下部電極３４および容量膜３５である。図４では、下部電極３４および容量膜３５の積層構造が１つのハッチング領域として示されている。したがって、図４において、下部電極３４および容量膜３５の構成要素の参照符号を併記して示す部分は、下部電極３４の構成要素に容量膜３５の構成要素が積層されて存在している部分である。
下部電極３４は、第１本体部６２と、第１周囲部６３とを含む。第１本体部６２は、キャパシタ部３２内に形成されている。第１周囲部６３は、キャパシタ部３２の周囲の基板本体部５４（基板２の枠部）上に第１本体部６２と一体的に形成されている。第１周囲部６３は、第１本体部６２からキャパシタ部３２の周囲に引き出された部分であり、下部電極３４の引き出し部と言い換えてもよい。
第１周囲部６３は、さらに、キャパシタ部３２に対する相対的な位置関係に基づいて、別々に定義された複数の部分を含んでいてもよい。たとえば、第１周囲部６３は、第１本体部６２からキャパシタ部３２に対して第２方向Ｙの両側に引き出され、第１外部電極３と第２外部電極４との間の領域に形成された第１部分６４を含んでいてもよい。第１周囲部６３は、第１本体部６２からキャパシタ部３２に対して第１方向Ｘの第１外部電極３側に引き出され、第１外部電極３の下方領域（第１外部電極３と重なる領域）に形成された第２部分６５を含んでいてもよい。第１周囲部６３は、第１本体部６２からキャパシタ部３２に対して第１方向Ｘの第２外部電極４側に引き出され、第２外部電極４の下方領域（第２外部電極４と重なる領域）に形成された第３部分６６を含んでいてもよい。キャパシタ部３２は、第２方向Ｙにおいて一対の第１部分６４に挟まれており、第１方向Ｘにおいて第２部分６５および第３部分６６に挟まれている。一対の第１部分６４、第２部分６５および第３部分６６は、キャパシタ部３２の周方向に沿って互いに連続している。これにより、キャパシタ部３２は、第１周囲部６３に閉領域として取り囲まれている。
容量膜３５は、第２本体部６７と、第２周囲部６８とを含む。第２本体部６７は、キャパシタ部３２内に形成されている。第２周囲部６８は、キャパシタ部３２の周囲の第１周囲部６３上に第２本体部６７と一体的に形成されている。第２周囲部６８は、第２本体部６７からキャパシタ部３２の周囲に引き出された部分であり、容量膜３５の引き出し部と言い換えてもよい。容量膜３５の第２周囲部６８は、下部電極３４の第１周囲部６３の一対の第１部分６４、第２部分６５および第３部分６６の全体を覆っている。したがって、容量膜３５の第２周囲部６８は、下部電極３４の第１周囲部６３の一対の第１部分６４、第２部分６５および第３部分６６のそれぞれに対応する、一対の第１部分、第２部分および第３部分を含んでいてもよい。また、容量膜３５の第２周囲部６８は、キャパシタ部３２の周囲で下部電極３４の第１周囲部６３を被覆しているので、単に被覆部と称してもよい。
上部電極３６は、キャパシタ部３２を覆う形状で形成されている。この実施形態では、上部電極３６は、キャパシタ部３２の全体を覆う長方形状に形成されている。上部電極３６は、本体部６９と、周縁部７０とを一体的に含む。本体部６９は、第３方向Ｚにおいて、キャパシタ部３２に対向する部分であってもよい。
周縁部７０は、本体部６９からキャパシタ部３２の周囲に引き出され、キャパシタ部３２を取り囲む部分であってもよい。この実施形態では、第１周囲部６３および第２周囲部６８は、平面視において、上部電極３６の周縁部７０よりも外側に形成され、キャパシタ部３２を取り囲む周縁部７０をさらに取り囲む形状である。これにより、下部電極３４および容量膜３５は、上部電極３６の端縁７２よりも外側に位置する共通の端縁７１を有している。図４に示すように、端縁７２は、上部電極３６の周縁部７０の外縁であり、四角環状に形成されている。端縁７１は、下部電極３４の第１周囲部６３および容量膜３５の第２周囲部６８の外縁であり、端縁７２を取り囲む四角環状に形成されている。端縁７１および端縁７２は、それぞれ、下部電極３４（容量膜３５）の端面および上部電極３６の端面と言い換えてもよい。
図５は、チップ部品１の模式的な平面図である。次に、図５を参照して、主に、下部コンタクト部４０、第１ダイオードコンタクト部４１、上部コンタクト部４２および第２ダイオードコンタクト部４３の平面構造を詳細に説明する。明瞭化のため、図５では、説明に必要な構成要素およびその参照符号を抽出して示している。
下部コンタクト部４０は、下部電極３４に対する第１電極膜３８のコンタクト部分であり、下部電極３４の第１周囲部６３に形成されている。下部コンタクト部４０は、第１方向Ｘにおいてキャパシタ部３２の一方側が開放され、他方側が閉塞しており、キャパシタ部３２を取り囲む開環状に形成されていてもよい。ここで、「キャパシタ部３２を取り囲む形状」は、キャパシタ部３２の全体が収まる閉領域を内部に備える閉環状の形状に加え、図５に示すように、キャパシタ部３２の大部分（たとえば、面積比で５０％超）が収まる収容領域７３を区画し、一部が開放された開環状の形状であってもよい。この実施形態では、下部コンタクト部４０は、第１方向Ｘにおいてキャパシタ部３２に対して第２外部電極４側が開放された略Ｕ字形状に形成されている。また、取り囲まれる対象（図５では、キャパシタ部３２）が平面視四角形状の場合、当該対象の少なくとも三方に隣接して下部コンタクト部４０が形成されていれば、下部コンタクト部４０がキャパシタ部３２を取り囲んでいると定義してもよい。この定義は、本開示において「取り囲まれる」という語の全般に適用されてもよい。
下部コンタクト部４０は、図５では、第１下部コンタクト部７４と、第２下部コンタクト部７５とを含んでいてもよい。
第１下部コンタクト部７４は、第１周囲部６３の一対の第１部分６４に一つずつ形成されている。一対の第１下部コンタクト部７４は、それぞれ、第１方向Ｘにおいて、基板２の第３側面９および第４側面１０に平行に延びる帯状に形成されている。一対の第１下部コンタクト部７４は、第２方向Ｙにおいてキャパシタ部３２を挟んでいる。
第２下部コンタクト部７５は、第１外部電極３の下方領域において、第１周囲部６３の第２部分６５に形成されている。第２下部コンタクト部７５は、第２方向Ｙにおいて、基板２の第１側面７に平行に延びる帯状に形成されている。また、この実施形態では、一対の第１下部コンタクト部７４は、第２下部コンタクト部７５と一体的に形成され、第２下部コンタクト部７５の長手方向における一端部７６および他端部７７から第２外部電極４に向かって連続的に延びている。これにより、図５の下部コンタクト部４０は全体として、略Ｕ字形状に形成されている。このように、下部電極３４の第１周囲部６３は、下部コンタクト部４０が形成されている部分であることから、キャパシタ構造３０における第１コンタクト領域（下部コンタクト領域）と言い換えてもよい。また、下部コンタクト部４０は、第１コンタクト領域に接続された第１キャパシタコンタクト部と言い換えてもよい。
上部コンタクト部４２は、上部電極３６に対する第２電極膜３９のコンタクト部分であり、上部電極３６の本体部６９に形成されている。このように、上部電極３６の本体部６９は、上部コンタクト部４２が形成されている部分であることから、キャパシタ構造３０における第２コンタクト領域（上部コンタクト領域）と言い換えてもよい。また、上部コンタクト部４２は、第２コンタクト領域に接続された第２キャパシタコンタクト部と言い換えてもよい。上部コンタクト部４２は、第２方向Ｙにおいて、一対の第１下部コンタクト部７４に挟まれている。上部コンタクト部４２は、キャパシタ部３２のほぼ全体を覆う長方形状に形成されている。ここで、「キャパシタ部３２のほぼ全体を覆う」は、たとえば、上部コンタクト部４２が、平面視四角形状のキャパシタ部３２の四辺に沿って平行に延びる四辺を有し、キャパシタ部３２よりも少し小さい平面サイズを有する四角形状に形成されることによって、キャパシタ部３２の大部分（たとえば、面積比で７０％以上程度）が上部コンタクト部４２で覆われていることを意味していてもよい。
この実施形態では、上部コンタクト部４２は、キャパシタ部３２と同様に、第１方向Ｘに沿って長手方向を有する長方形状に形成されている。上部コンタクト部４２は、下部コンタクト部４０の収容領域７３の内外に跨るように、第２方向Ｙに沿って延びている。上部コンタクト部４２は、中間部５７に露出するキャパシタ部３２の全体を覆い、かつ第２オーバーラップ部５６のキャパシタ部３２を覆っている。一方、上部コンタクト部４２は、第１オーバーラップ部５５のキャパシタ部３２を避けて形成されている。これにより、上部コンタクト部４２は、第３方向Ｚにおいて、第２外部電極４の第２内側周縁部６１に対向している一方、第１外部電極３に対向していない。また、上部コンタクト部４２は、第１方向Ｘにおいて第１外部電極３側の第１端部７８と、第２外部電極４側の第２端部７９とを有し、第２端部７９が第２外部電極４に重なっている。上部コンタクト部４２の第１端部７８は、第１方向Ｘにおいて、第１外部電極３から第２外部電極４側に離れた位置に形成されている。
第１ダイオードコンタクト部４１は、第１ダイオード部３３１に対する第１電極膜３８のコンタクト部分である。第１ダイオードコンタクト部４１は、第１外部電極３に重なっている。第１ダイオードコンタクト部４１は、第１外部電極３の下方領域（この実施形態では、第１外側周縁部５８）に形成されていてもよい。第１ダイオードコンタクト部４１は、第１方向Ｘにおいて、基板２の第１側面７に沿って延び、第１側面７に平行な帯状に形成されている。
第２ダイオードコンタクト部４３は、第２ダイオード部３３２に対する第２電極膜３９のコンタクト部分である。第２ダイオードコンタクト部４３は、第２外部電極４に重なっている。第２ダイオードコンタクト部４３は、第２外部電極４の下方領域（この実施形態では、第２外側周縁部６０）に形成されていてもよい。第２ダイオードコンタクト部４３は、第１方向Ｘにおいて、基板２の第２側面８に沿って延び、第２側面８に平行な帯状に形成されている。
図６は、チップ部品１の模式的な平面図である。次に、図６を参照して、主に、第１電極膜３８および第２電極膜３９の平面構造を詳細に説明する。明瞭化のため、図６では、説明に必要な構成要素およびその参照符号を抽出して示している。
第１電極膜３８は、キャパシタ部３２を取り囲み、第２外部電極４側の一部が開放した開環状に形成されている。前述のように、第１電極膜３８は、第１ベース部４５と、一対の第１延出部４６とを一体的に含む。
第１ベース部４５は、第２方向Ｙに沿う方向が長手方向である略長方形状に形成されており、第１外部電極３の下方に形成されている。これにより、第１ベース部４５は、第１外部電極３に重なっている。第１ベース部４５は、第１外部電極３よりも外側に形成され、平面視において第１外部電極３を取り囲む第１周縁部８０を有している。この実施形態では、第１周縁部８０は、第１外部電極３の第１長辺１５、第１短辺１７および第２短辺１８の外側に隣接して形成されている。第１ベース部４５は、第２下部コンタクト部７５および第１ダイオードコンタクト部４１を形成している。
一対の第１延出部４６は、第１ベース部４５から基板２の第３側面９および第４側面１０に沿って延びている。一対の第１延出部４６は、第１下部コンタクト部７４を形成している。
前述のように、第２電極膜３９は、第２ベース部４９と、第２延出部５０とを一体的に含む。
第２ベース部４９は、第２方向Ｙに沿う方向が長手方向である略長方形状に形成されており、第２外部電極４の下方に形成されている。これにより、第２ベース部４９は、第２外部電極４に重なっている。第２ベース部４９は、第２外部電極４よりも外側に形成され、平面視において第２外部電極４を取り囲む第２周縁部８１を有している。この実施形態では、第２周縁部８１は、第２外部電極４の第３長辺２０、第３短辺２２および第４短辺２３の外側に隣接して形成されている。第２ベース部４９は、上部コンタクト部４２の第２端部７９および第２ダイオードコンタクト部４３を形成している。
第２延出部５０は、第２ベース部４９から第１電極膜３８の第１ベース部４５に向かって延びる長方形状に形成されている。第２延出部５０は、上部コンタクト部４２の大部分を形成している。第２延出部５０は、上部コンタクト部４２よりも外側に形成され、平面視において上部コンタクト部４２を取り囲む周縁部８２を有している。第２延出部５０の周縁部８２は、第１方向Ｘにおいて、一対の第１下部コンタクト部７４に沿って延びる一対の第１周縁部８３と、第２方向Ｙにおいて、第２下部コンタクト部７５に沿って延びる第２周縁部８４とを含んでいてもよい。第１周縁部８３および第２周縁部８４は、それぞれ、第１方向Ｘおよび第２方向Ｙに沿う方向が長手方向である帯状に形成されていてもよい。第１周縁部８３は、第１外部電極３と第２外部電極４との間の領域に形成され、第２周縁部８４は、第１外部電極３の下方領域に形成されていてもよい。したがって、第２周縁部８４は、第１外部電極３に重なっていてもよい。また、第１周縁部８３の幅Ｗ２と第２周縁部８４の幅Ｗ３とを比較して、幅Ｗ３が幅Ｗ２よりも大きくてもよい。
［キャパシタ部３２の構造］
図７は、チップ部品１の模式的な平面図である。図８は、図７のチップ部品１の要部拡大図である。図９および図１０は、チップ部品１の模式的な断面図である。明瞭化のため、図７では、トレンチ１０７にハッチングが付されており、第１外部電極３および第２外部電極４が破線で透視して示されている。また、図７では、説明に必要な構成要素およびその参照符号を抽出して示している。また、図９および図１０は、チップ部品１の第１主面５上の層構造を模式的に示す図であり、図７における特定の切断線における断面を示すものではない。ただし、図９は、図７のキャパシタ部３２の断面構造を説明するための図であり、図１０は、キャパシタ部３２の周囲の断面構造を説明するための図である。
まず図７を参照して、チップ部品１は、キャパシタ部３２およびダイオード部３３が共通の基板２に搭載された複合素子である。基板２は、シリコン板等の半導体基板であってもよく、その他、セラミックス基板、ガラス基板等の絶縁性基板であってもよい。基板２の厚さは、たとえば、２００μｍ以上６００μｍ以下であってもよい。
キャパシタ部３２では、基板２の第１主面５側の部分が選択的に除去されることによって、基板２の一部を利用して複数の壁部８５が形成されている。複数の壁部８５は、それぞれ、長手方向を有しており、平面視でストライプ状に形成されている。複数の壁部８５は、キャパシタ部３２の全体にわたって形成されている。これにより、平面視において、複数の壁部８５は、第１外部電極３および第２外部電極４に重なっている。
この実施形態では、キャパシタ部３２は、壁部８５の長手方向が互いに異なる複数のキャパシタ部を含んでいる。図７では、キャパシタ部３２は、壁部８５が第１長手方向Ｄ１を有する第１キャパシタ部３２１と、壁部８５が第２長手方向Ｄ２を有する第２キャパシタ部３２２とを含む。この実施形態では、第１長手方向Ｄ１および第２長手方向Ｄ２は、互いに直交する方向である。第１長手方向Ｄ１は、第２方向Ｙに平行な方向であり、第２長手方向Ｄ２は、第１方向Ｘに平行な方向であってもよい。また、第１長手方向Ｄ１は、基板２の一方の一対の側面（この実施形態では、第１側面７および第２側面８）に沿う方向であり、第２長手方向Ｄ２は、基板２の他方の一対の側面（この実施形態では、第３側面９および第４側面１０）に沿う方向であってもよい。
第１キャパシタ部３２１および第２キャパシタ部３２２は、１つずつ形成されており、互いに隣り合って形成されている。この実施形態では、第１キャパシタ部３２１および第２キャパシタ部３２２は、第１方向Ｘにおいて隣り合って形成されている。より具体的には、第１キャパシタ部３２１は、第１オーバーラップ部５５と中間部５７とに跨って形成されており、第２キャパシタ部３２２は、第２オーバーラップ部５６と中間部５７とに跨って形成されている。第１キャパシタ部３２１と第２キャパシタ部３２２の境界部８６は、中間部５７に形成されている。
第１キャパシタ部３２１において複数の壁部８５は、第１長手方向Ｄ１に交差する方向に、互いに間隔を空けて配列されている。第２キャパシタ部３２２において複数の壁部８５は、第２長手方向Ｄ２に交差する方向に、互いに間隔を空けて配列されている。これにより、第１キャパシタ部３２１および第２キャパシタ部３２２のそれぞれにおいて、複数の壁部８５は、平面視でストライプ状に形成されている。
前述のように、基板本体部５４は、キャパシタ部３２を取り囲んでいる。基板本体部５４は、第１キャパシタ部３２１および第２キャパシタ部３２２を個別に取り囲んでいてもよい。したがって、基板本体部５４は、第１キャパシタ部３２１と第２キャパシタ部３２２の境界部８６を含んでいてもよい。境界部８６を含む基板本体部５４には、各壁部８５の各長手方向Ｄ１，Ｄ２の一端部１００および他端部１０１が連結されている。これにより、壁部８５は、側方から基板本体部５４によって両持ち支持されている。基板本体部５４において、壁部８５との連結部近傍の部分は、支持部８７と定義されてもよい。
第１ダイオード部３３１は、複数の第１ダイオード８８を含む。複数の第１ダイオード８８は、基板２の第１側面７に沿って間隔を空けて１列に配列されている。第２ダイオード部３３２は、複数の第２ダイオード８９を含む。複数の第２ダイオード８９は、基板２の第２側面８に沿って間隔を空けて１列に配列されている。
次に、図８～図１０を参照して、壁部８５の構造、第１ダイオード８８および第２ダイオード８９の構造、ならびにチップ部品１の断面構造を具体的に説明する。なお、図８を参照して第１キャパシタ部３２１の構造を説明するが、壁部８５の長手方向が異なることを除いて、第１キャパシタ部３２１の構造は第２キャパシタ部３２２の構造として適用することができる。
図８を参照して、壁部８５は、複数の柱単位９０で形成されている。ここで、「壁部８５が複数の柱単位９０で形成されている」とは、たとえば、平面視において、互いに同一形状の柱状物（この実施形態では、柱単位９０）が連なってライン状の壁部８５を形成していることを意味していてもよい。言い換えれば、壁部８５自体は柱状に形成されていないが、図８に破線で示すように、壁部８５を仮想線によって互いに同一形状の柱単位９０に分割することができる。したがって、互いに隣り合う柱単位９０の凸部９２同士の境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、隣り合う凸部９２同士が、基板２の素材部分を介して一体的に繋がっている。
各柱単位９０は、平面視において、中央部９１と、中央部９１から互いに異なる３方向に延びる３つの凸部９２とを含む。壁部８５は、隣り合う柱単位９０の凸部９２同士の連結によって形成されている。より具体的には、各柱単位９０において、各凸部９２は、隣り合う凸部９２との間に１２０°の角度θ１，θ２，θ３を形成し、かつ中央部９１において隣り合う凸部９２と交差している。
なお、角度θ１，θ２，θ３は、この実施形態では、互いに１２０°で等しいが、これらは互いに異なっていてもよい。たとえば、後述する第２凸部９８と第３凸部９９との間の角度θ３が１６０°であり、第１凸部９７と第２凸部９８との間の角度θ１および第１凸部９７と第３凸部９９との間の角度θ２が共に１００°であってもよい。
また、この実施形態では、複数の壁部８５のうち、互いに隣り合う一対の壁部８５を第１壁部９３および第２壁部９４と称してもよい。
第１壁部９３は、第２方向Ｙに延び、かつ支持部８７に連結された第１主部９５と、第１方向Ｘに延び、第２方向Ｙに沿って櫛歯状に配列された第１枝部９６とを含む。各第１枝部９６は、第１壁部９３の各柱単位９０の凸部９２のうちの第１凸部９７によって形成されている。
一方、第１壁部９３の各柱単位９０の凸部９２は、第１凸部９７以外の第２凸部９８および第３凸部９９を含んでいる。第１主部９５は、隣り合う柱単位９０の第２凸部９８と第３凸部９９との連結によって形成されている。つまり、この実施形態では、第２方向Ｙに沿って第２凸部９８および第３凸部９９が交互に配置され、全体として、平面視において波形（ジグザグ形）の第１主部９５が形成されている。
第１主部９５の一端部１００および他端部１０１（図８では図示せず）を形成する凸部９２は、支持部８７に連結されている。より具体的には、支持部８７と第１主部９５との境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、支持部８７と第１主部９５が、基板２の素材部分を介して一体的に繋がっている。
第２壁部９４は、第２方向Ｙに延び、かつ支持部８７に連結された第２主部１０２と、第１主部９５に向かって延び、櫛歯状の第１枝部９６に噛み合う櫛歯状の第２枝部１０３とを含む。各第２枝部１０３は、第２壁部９４の各柱単位９０の凸部９２のうちの第４凸部１０４によって形成されている。
一方、第２壁部９４の各柱単位９０の凸部９２は、第４凸部１０４以外の第５凸部１０５および第６凸部１０６を含んでいる。第２主部１０２は、隣り合う柱単位９０の第５凸部１０５と第６凸部１０６との連結によって形成されている。つまり、この実施形態では、第２方向Ｙに沿って第５凸部１０５および第６凸部１０６が交互に配置され、全体として、平面視において波形（ジグザグ形）の第２主部１０２が形成されている。
第２主部１０２の一端部１００および他端部１０１（図８では図示せず）を形成する凸部９２は、支持部８７に連結されている。より具体的には、支持部８７と第２主部１０２との境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、支持部８７と第２主部１０２が、基板２の素材部分を介して一体的に繋がっている。
そして、この実施形態では、櫛歯状に噛み合う第１壁部９３および第２壁部９４からなる一対の壁部８５が、第１方向Ｘに沿って順に形成されている。つまり、第１方向Ｘに沿って、第１壁部９３および第２壁部９４が交互に配列されている。第１壁部９３と第２壁部９４との間には、トレンチ１０７が形成されている。トレンチ１０７は、基板２の素材が除去された部分であって、壁部８５および支持部８７に囲まれた部分である。トレンチ１０７の幅Ｗ４は、たとえば、２μｍ以上８μｍ以下であってもよい。
トレンチ１０７は、この実施形態では、第１トレンチ１０８および第２トレンチ１０９を含んでいてもよい。第１トレンチ１０８は、櫛歯状に噛み合う第１壁部９３と第２壁部９４との間に形成され、かつ葛折状に形成されていてもよい。第２トレンチ１０９は、櫛歯と反対側の面を介して対向する第１壁部９３と第２壁部９４との間に形成され、かつ波形（ジグザグ形）に形成されていてもよい。
また、この実施形態では、図９に示すように、壁部８５の高さＨ（トレンチ１０７の深さ）に対する柱単位９０の凸部９２の幅Ｗ５の比（Ｗ５／Ｈ）は、２／５０以上２／１００以下であってもよい。凸部９２の幅Ｗ５は、図８に示すように、各凸部９２の中央部９１からの延出方向に対して直交する方向における幅と定義してもよい。具体的には、柱単位９０の凸部９２の幅Ｗ５は、たとえば、２μｍ以上８μｍ以下であってもよい。一方、壁部８５の高さＨは、５０μｍ以上４００μｍ以下であってもよい。
図９および図１０を参照して、基板２には、基板２の第１主面５から露出するようにｐ型のベース領域１１０が形成されている。この実施形態では、基板２の第１主面５から第２主面６までの基板２の厚さ方向全体にわたってｐ型不純物が導入されている。これにより、ベース領域１１０が基板２の全域に形成されており、かつ、基板２がｐ型基板と見なせる態様とされている。基板２の比抵抗は、ｐ型不純物の導入によって５ｍΩ・ｃｍ程度とされていてもよい。このベース領域１１０は、ダイオード部３３に選択的に形成されているものではなく、キャパシタ部３２を含む基板２の全体にわたって形成されている。したがって、キャパシタ部３２の壁部８５および基板本体部５４は、ｐ型のベース領域１１０で形成されている。
図７～図９を参照して、第１ダイオード部３３１においてベース領域１１０の表面部には、複数（図７では６つ）の第１不純物領域１１１が形成されている。第１不純物領域１１１は、ｎ型の不純物領域である。複数の第１不純物領域１１１は、図７に示すように、第２方向Ｙ（基板２の第１側面７に沿う方向）に間隔を空けて配列されている。第２ダイオード部３３２においてベース領域１１０の表面部には、複数（図７では６つ）の第２不純物領域１１２が形成されている。第２不純物領域１１２は、ｎ型の不純物領域である。複数の第２不純物領域１１２は、図７に示すように、第２方向Ｙ（基板２の第２側面８に沿う方向）に間隔を空けて配列されている。
第１不純物領域１１１および第２不純物領域１１２は、同一の深さおよび同一のｎ型不純物濃度で形成されていてもよい。第１不純物領域１１１および第２不純物領域１１２の各ｎ型不純物濃度は、たとえば１．０×１０１９ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。第１不純物領域１１１および第２不純物領域１１２は、いずれも、図７に示す平面視で同一形状および同一面積で形成されている。第１不純物領域１１１および第２不純物領域１１２は、平面視で第２方向Ｙに延び、四隅が切除された長方形状（角が丸められた長方形状）に形成されている。
第１不純物領域１１１は、ベース領域１１０との間でｐｎ接合を形成している。第１不純物領域１１１およびベース領域１１０のｐｎ接合部によって、第１ツェナーダイオードＤｉ１（第１ダイオード８８）が形成されている。一方、第２不純物領域１１２は、ベース領域１１０との間でｐｎ接合を形成している。第２不純物領域１１２およびベース領域１１０のｐｎ接合部によって、第２ツェナーダイオードＤｉ２（第２ダイオード８９）が形成されている。第１ツェナーダイオードＤｉ１および第２ツェナーダイオードＤｉ２は、ベース領域１１０を介して逆直列に接続されている。第１不純物領域１１１および第２不純物領域１１２は、それぞれ、平面視において第１外部電極３および第２外部電極４に重なるように、第１外部電極３および第２外部電極４の下方に形成されている。これにより、第１不純物領域１１１とベース領域１１０とのｐｎ接合部から拡がる空乏層と、第２不純物領域１１２とベース領域１１０とのｐｎ接合部から拡がる空乏層とが重ならない。したがって、基板２には、第１ツェナーダイオードＤｉ１および第２ツェナーダイオードＤｉ２からなる双方向ツェナーダイオードが形成されている。
図９および図１０を参照して、基板２の第１主面５には、当該基板２の第１主面５全域を覆うように絶縁膜１１３が形成されている。絶縁膜１１３は、基板２の平坦面である第１主面５に加え、壁部８５の表面（上面１１４および側面１１５）全体にも形成されている。絶縁膜１１３は、基板２の側面７～１０に一致する端面を有している。絶縁膜１１３は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。絶縁膜１１３の厚さは、たとえば、２００００Å以上４００００Å以下（２μｍ以上４μｍ以下）であってもよい。
キャパシタ部３２では、この絶縁膜１１３上に、キャパシタ構造３０が形成されている。キャパシタ構造３０は、壁部８５の上面１１４および側面１１５に倣って形成されている。他の言い方では、キャパシタ構造３０は、少なくとも、壁部８５の幅方向および高さ方向それぞれにおける凹凸形状に一致する下部電極３４を有している。この実施形態では、下部電極３４は、絶縁膜１１３上に形成されており、壁部８５の上面１１４および側面１１５に接する一方面と、壁部８５の上面１１４および側面１１５から等距離にある他方面とを有する電極膜として形成されている。言い換えれば、下部電極３４は、壁部８５の上面１１４および側面１１５に沿って一定の厚さを有している。
下部電極３４上に容量膜３５が形成され、容量膜３５上に上部電極３６が形成されている。下部電極３４の第１本体部６２は、壁部８５の上面１１４および側面１１５に対向し、上部電極３６に対する対向電極を含む。下部電極３４の第１周囲部６３は、第１本体部６２から基板２の第１主面５上に引き出され、第１外部電極３に対するコンタクト部分を含む。また、下部電極３４は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、下部電極３４の厚さは、たとえば、１０００Å以上３０００Å以下（１００ｎｍ以上３００ｎｍ以下）であってもよい。
容量膜３５は、下部電極３４の形状に倣って形成されており、壁部８５の幅方向および高さ方向それぞれにおける凹凸形状に一致している。容量膜３５は、下部電極３４の第１本体部６２を被覆する第２本体部６７と、下部電極３４の第１周囲部６３を被覆する第２周囲部６８とを含む。第１周囲部６３および第２周囲部６８は、共通の端縁７１を有している。また、容量膜３５は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよいし、これらの積層膜であってもよい。たとえば、ＳｉＯ２／ＳｉＮ積層膜、ＳｉＯ２／ＳｉＮ／ＳｉＯ２積層膜であってもよい。また、容量膜３５は、ＯＮ膜やＯＮＯ膜であってもよいし、これらの積層膜であってもよい。さらに、容量膜３５は、高誘電材料（Ｈｉｇｈ－ｋ材料）からなる絶縁膜であってもよい。高誘電材料としては、たとえば、酸化アルミニウム（Ａｌ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）、五酸化チタン（Ｔｉ３Ｏ５）、酸化ハフニウム（ＨｆＯ２）の他、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸バリウムストロンチウム（ＢａｘＳｒ１－ｘ）ＴｉＯ３等のペロブスカイト化合物が挙げられる。また、容量膜３５の厚さは、たとえば、１００Å以上１０００Å以下（１０ｎｍ以上１００ｎｍ以下）であってもよい。
上部電極３６は、トレンチ１０７に埋め込まれ、かつ基板２の第１主面５に沿って形成されている。上部電極３６は、トレンチ１０７に埋め込まれた埋め込み部１１６と、埋め込み部１１６の上端に連結され、基板２の第１主面５に沿って平坦に形成された平坦部１１７とを一体的に含む。平坦部１１７は、キャパシタ部３２よりも外側に引き出された上部電極３６の周縁部７０を形成している。平坦部１１７は、下部電極３４および容量膜３５の端縁７１よりも内側に位置する端縁７２を有している。また、上部電極３６は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、上部電極３６（平坦部１１７）の厚さは、たとえば、４０００Å以上１００００Å以下（４００ｎｍ以上１０００ｎｍ以下）であってもよい。
基板２上には、さらに、第１絶縁膜１１８および第２絶縁膜１１９が形成されている。第１絶縁膜１１８は、絶縁膜１１３、下部電極３４、容量膜３５および上部電極３６を被覆し、かつこれらの上に積層されている。第２絶縁膜１１９は、第１絶縁膜１１８上に積層されている。第１絶縁膜１１８および第２絶縁膜１１９は、基板２の側面７～１０に一致する端面を有している。したがって、絶縁膜１１３、第１絶縁膜１１８および第２絶縁膜１１９は、図９および図１０に示す断面視において、基板２の側面７～１０の延長線上において露出する積層界面を有していてもよい。
第１絶縁膜１１８および第２絶縁膜１１９には、下部電極３４の第１周囲部６３を露出させる第１キャパシタコンタクト孔３７と、上部電極３６の本体部６９における平坦部１１７を露出させる第２キャパシタコンタクト孔１２０とが形成されている。第１キャパシタコンタクト孔３７は、容量膜３５にも形成されている。
また、絶縁膜１１３、第１絶縁膜１１８および第２絶縁膜１１９には、さらに、第１ダイオード部３３１を露出させる第１ダイオードコンタクト孔１２１と、第２ダイオード部３３２を露出させる第２ダイオードコンタクト孔１２２とが形成されている。図７を参照して、第１ダイオードコンタクト孔１２１は、第２方向Ｙに沿う方向が長手方向である帯状に形成されており、複数の第１ダイオード８８を一括して露出させている。第２ダイオードコンタクト孔１２２は、第２方向Ｙに沿う方向が長手方向である帯状に形成されており、複数の第２ダイオード８９を一括して露出させている。
図９および図１０を参照して、第２絶縁膜１１９上には、第１電極膜３８および第２電極膜３９が互いに間隔を空けて形成されている。
図９を参照して、第１電極膜３８の第１ベース部４５の一部は、第１ダイオードコンタクト部４１として第１ダイオードコンタクト孔１２１内に形成され、かつ第２下部コンタクト部７５（下部コンタクト部４０）として、第１キャパシタコンタクト孔３７内に形成されている。図１０を参照して、第１電極膜３８の第１延出部４６の一部は、第１下部コンタクト部７４（下部コンタクト部４０）として、第１キャパシタコンタクト孔３７内に形成されている。
図９を参照して、第２電極膜３９の第２ベース部４９の一部は、第２ダイオードコンタクト部４３として、第２ダイオードコンタクト孔１２２内に形成されている。また、第２電極膜３９の第２延出部５０の一部は、上部コンタクト部４２として、第２キャパシタコンタクト孔１２０内に形成されている。
また、第１電極膜３８および第２電極膜３９は、その電極材料として、Ａｌを含む材料が適用されてもよい。そのような材料としては、たとえば、ＡｌＣｕ、ＡｌＳｉＣｕ等が挙げられるが、ＡｌＣｕが好ましい。
基板２上には、さらに、表面絶縁膜１２３が形成されている。表面絶縁膜１２３は、第１電極膜３８および第２電極膜３９を覆っている。表面絶縁膜１２３は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。表面絶縁膜１２３の厚さは、たとえば、１００００Å以上１５０００Å以下（１μｍ以上１.５μｍ以下）であってもよい。表面絶縁膜１２３は、基板２の第１主面５上の領域を覆う第１部分１２４と、基板２の側面７～１０を覆う第２部分１２５とを一体的に含む。これにより、基板２は、第２主面６が露出する面である一方、その他の面全体が表面絶縁膜１２３によって覆われている。
表面絶縁膜１２３の第１部分１２４上には、表面保護膜１２６が形成されている。表面保護膜１２６は、たとえば、ポリイミド膜等の樹脂膜であってもよい。表面保護膜１２６の厚さは、たとえば、２００００Å以上１０００００Å以下（２μｍ以上１０μｍ以下）であってもよい。表面保護膜１２６は、第１外部電極３と第２外部電極４との間において、絶縁性スペース１３として露出している。
表面絶縁膜１２３および表面保護膜１２６には、第１電極膜３８の第１ベース部４５を、それぞれ第１パッド１２７として露出させる第１パッド開口１２９が形成されている。また、表面絶縁膜１２３および表面保護膜１２６には、第２電極膜３９の第２ベース部４９を、第２パッド１２８として露出させる第２パッド開口１３０が形成されている。
第１パッド１２７には、第１パッド１２７を選択的に被覆する第１被覆部１３１が形成されている。第２パッド１２８には、第２パッド１２８を選択的に被覆する第２被覆部１３２が形成されている。第１被覆部１３１および第２被覆部１３２は、表面絶縁膜１２３と同じ材料からなっていてもよい。第１被覆部１３１および第２被覆部１３２は、第１外部電極３の第１電極面２４および第２外部電極４の第２電極面２５に形成されたリセス２７と同じパターンで形成されていてもよい。
第１パッド開口１２９内には、第１外部電極３が形成されている。第１外部電極３は、第１パッド開口１２９内において第１外部コンタクト部４７として、第１パッド１２７に接続されている。これにより、第１外部電極３は、第１電極膜３８を介して下部電極３４および第１不純物領域１１１に電気的に接続されている。
第２パッド開口１３０内には、第２外部電極４が形成されている。第２外部電極４は、第２パッド開口１３０内において第２外部コンタクト部５１として、第２パッド１２８に接続されている。これにより、第２外部電極４は、第２電極膜３９を介して上部電極３６および第２不純物領域１１２に電気的に接続されている。
また、第１外部電極３および第２外部電極４は、たとえば、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。また、これらの積層膜は、めっき成長によって形成されためっき層であってもよい。
［チップ部品１の製造方法］
図１１Ａ～図１１Ｑは、チップ部品１の製造工程を工程順に示す図であり、前述の図９の断面に対応する。
チップ部品１を製造するには、まず、図１１Ａを参照して、基板２の元となるウエハ１３３が準備される。そして、ウエハ１３３の第１主面５に選択的にｎ型不純物（たとえば、リン）が導入される。その後、たとえば、９００℃～１０００℃のアニール処理によって、ｎ型不純物がウエハ１３３の第１主面５の表面部に拡散し、第１不純物領域１１１および第２不純物領域１１２が形成される。
次に、図１１Ｂを参照して、ウエハ１３３の第１主面５が、たとえば熱酸化されることによって、ＳｉＯ２からなるハードマスク（図示せず）が形成される。次に、当該ハードマスクに開口が形成された後、当該ハードマスクを介してウエハ１３３が第１主面５側から選択的にエッチングされる。これにより、ウエハ１３３の除去された部分にトレンチ１０７が形成され、かつトレンチ１０７を除く部分に壁部８５および支持部８７（基板本体部５４）が形成される。エッチング方法としては、ドライエッチングを採用することが好ましい。
次に、図１１Ｃを参照して、ウエハ１３３の第１主面５、壁部８５の上面１１４および側面１１５が、たとえば熱酸化されることによって、ＳｉＯ２からなる絶縁膜１１３が形成される。
次に、図１１Ｄを参照して、たとえばＣＶＤ法によって、絶縁膜１１３上に、下部電極３４の元となる第１導電膜１３４が形成される。第１導電膜１３４は、壁部８５の上面１１４および側面１１５、ならびにウエハ１３３の第１主面５の全面を被覆するように形成される。
次に、図１１Ｅを参照して、たとえばＣＶＤ法によって、第１導電膜１３４上に、容量膜３５の元となる中間絶縁膜１３５が形成される。中間絶縁膜１３５は、壁部８５の上面１１４および側面１１５、ならびにウエハ１３３の第１主面５の全面を被覆するように形成される。
次に、図１１Ｆを参照して、たとえばＣＶＤ法によって、中間絶縁膜１３５上に、上部電極３６の元となる第２導電膜１３６が形成される。第２導電膜１３６は、トレンチ１０７に埋め込まれ、ウエハ１３３の第１主面５の全面を被覆するように形成される。
次に、図１１Ｇを参照して、第２導電膜１３６が選択的にエッチングされることによって、上部電極３６が形成される。エッチングガスとしては、中間絶縁膜１３５がエッチングされないように、中間絶縁膜１３５の材料に対して十分な選択性を有するガスが使用される。
次に、図１１Ｈを参照して、中間絶縁膜１３５が選択的にエッチングされることによって、容量膜３５が形成される。続いて、容量膜３５を形成したときと同じマスクを用いて、第１導電膜１３４が選択的にエッチングされることによって、下部電極３４が形成される。容量膜３５および下部電極３４が同じエッチングマスクを用いたエッチングによって形成されるので、容量膜３５および下部電極３４が共通の端縁７１を有することになる。この際、端縁７１が上部電極３６の端縁７２よりも外側に位置するように、エッチングマスクの開口パターンの形状を適宜定めればよい。これにより、キャパシタ構造３０が形成される。
次に、図１１Ｉを参照して、たとえばＣＶＤ法によって、第１絶縁膜１１８および第２絶縁膜１１９が順に形成される。
次に、図１１Ｊを参照して、第２絶縁膜１１９、第１絶縁膜１１８、容量膜３５および絶縁膜１１３が選択的にエッチングされることによって、第１キャパシタコンタクト孔３７、第２キャパシタコンタクト孔１２０、第１ダイオードコンタクト孔１２１および第２ダイオードコンタクト孔１２２が形成される。
次に、図１１Ｋを参照して、たとえばスパッタ法によって、第１電極膜３８および第２電極膜３９の材料が成膜された後、パターニングされることによって、第１電極膜３８および第２電極膜３９が形成される。
次に、図１１Ｌを参照して、たとえばＣＶＤ法によって、表面絶縁膜１２３（第１部分１２４）の材料がウエハ１３３の第１主面５の全域にわたって形成される。続いて、表面保護膜１２６の材料（たとえば、ポリイミドからなる感光性樹脂の液体）が、ウエハ１３３に対して、表面絶縁膜１２３の上からスプレー塗布されて、感光性樹脂の表面保護膜１２６が形成される。また、感光性樹脂の液体をスプレー塗布する以外に、当該液体をスピン塗布したり、感光性樹脂からなるシートをウエハ１３３の第１主面５に貼り付けたりすることによって、表面保護膜１２６を形成してもよい。次に、表面保護膜１２６に熱処理（キュア処理）が施される。これにより、表面保護膜１２６の厚みが熱収縮するとともに、表面保護膜１２６が硬化して膜質が安定する。
次に、図１１Ｍを参照して、たとえば、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって表面保護膜１２６および表面絶縁膜１２３が選択的に除去されてパターニングされる。これにより、第１パッド開口１２９および第２パッド開口１３０が同時に形成される。この際、第１パッド１２７および第２パッド１２８にそれぞれ、表面絶縁膜１２３の一部が第１被覆部１３１および第２被覆部１３２として残存するようにパターニングされる。
次に、図１１Ｎを参照して、マスク（図示せず）を介したプラズマエッチングによって、ウエハ１３３が選択的に除去される。これにより、隣り合う素子領域（個々のチップ部品１が形成される領域）の間の境界領域においてウエハ１３３の材料が除去される。その結果、ウエハ１３３の第１主面５からウエハ１３３の厚さ途中まで到達する所定深さのトレンチ１３７が形成される。トレンチ１３７は、互いに対向する１対の側面１３８と、当該１対の側面１３８の下端（ウエハ１３３の第２主面６側の端）の間を結ぶ底面１３９とによって区画されている。たとえば、ウエハ１３３の第１主面５を基準としたトレンチ１３７の深さは約１００μｍであり、トレンチ１３７の幅は約２０μｍであって、深さ方向全域にわたって一定であってもよい。
次に、図１１Ｏを参照して、たとえばＣＶＤ法によって、トレンチ１３７の内面（側面１３８および底面１３９）の全域に表面絶縁膜１２３（第２部分１２５）が形成される。
次に、図１１Ｐを参照して、たとえば無電解めっきによって、Ｎｉ、ＰｄおよびＡｕを積層するによって、第１外部電極３および第２外部電極４が同時に形成される。この際、第１被覆部１３１および第２被覆部１３２上の領域におけるめっきの進行が比較的遅くなる。これにより、第１外部電極３および第２外部電極４の電極面２４，２５には、第１被覆部１３１および第２被覆部１３２と同じパターンを有するリセス２７が形成される。
次に、図１１Ｑを参照して、ウエハ１３３が第２主面６から研削される。具体的には、トレンチ１３７を形成した後に、たとえばＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面を有する支持テープ（図示せず）が、第１外部電極３および第２外部電極４側（つまり、第１主面５）に貼着される。そして、ウエハ１３３が支持テープに支持された状態で、ウエハ１３３を第２主面６側から研削する。研削によって、トレンチ１３７の底面１３９に達するまでウエハ１３３が薄化されると、隣り合うチップ部品１を連結するものがなくなるので、トレンチ１３７を境界としてウエハ１３３が分割され、チップ部品１の完成品となる。つまり、トレンチ１３７（換言すれば、境界領域）においてウエハ１３３が切断（分断）され、これによって、個々のチップ部品１が切り出される。なお、ウエハ１３３を第２主面６側からトレンチ１３７の底面１３９までエッチングすることによってチップ部品１を切り出しても構わない。なお、完成したチップ部品１における基板２の第２主面６を研磨やエッチングすることによって鏡面化して第２主面６を綺麗にしてもよい。
次に、本開示の実施形態が含む多数の特徴のうち、特徴１～３を抽出し、より詳細に説明する。なお、特徴１～３は、あくまでも本開示の特徴の例示に過ぎず、これにより特許請求の範囲に記載の内容が限定的に解釈されるべきではない。
［本開示の実施形態の特徴１］
（１）本開示のキャパシタ部３２の効果
このチップ部品１によれば、図８に示すように、基板２に形成された壁部８５は、複数の柱単位９０で形成されている。各柱単位９０は、平面視において、中央部９１と、中央部９１から互いに異なる３方向に延びる３つの凸部９２とを含んでいる。これにより、壁部８５が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部８５の表面積を広くすることができる。そして、図９に示すように、下部電極３４、容量膜３５および上部電極３６が壁部８５の上面１１４および側面１１５に倣って形成されているので、キャパシタ構造３０の容量が基板２の平面サイズに制約されず、壁部８５の高さＨを高くすることで大容量化を達成することができる。つまり、基板２の平面サイズが小さくてもキャパシタ構造３０の容量を大きく確保できるので、素子の小型化とキャパシタ構造３０の大容量化とを両立することができる。また、ダイオード部３３を備えていることによって、チップ部品１にＥＳＤ保護機能を付与することもできる。
また、複数の柱単位９０を連結して形成された壁部８５であれば、互いに独立した柱単位９０に比べて安定性に優れる。さらに、図７に示すように、壁部８５の一端部１００および１０１が、壁部８５の周囲の支持部８７に連結されている。これにより、壁部８５を側方から両持ち支持することができるので、壁部８５に対して加わる横方向の力に対する補強をすることができる。その結果、壁部８５の高さＨを高くしても壁部８５の安定性を維持することができるので、素子の信頼性を向上させることができる。また、各柱単位９０において、各凸部９２は、隣り合う凸部９２との間に１２０°の角度θ１，θ２，θ３を形成し、かつ隣り合う凸部９２と中央部９１で交差している。そのため、壁部８５に対して如何なる方向から力が加わっても、３つの凸部９２の少なくとも１つの凸部９２が、壁部８５の倒壊を防止する控え壁の役割を担うことができる。その結果、壁部８５の安定性を一層向上させることができる。
また、キャパシタ部３２が、壁部８５の長手方向が互いに異なる第１キャパシタ部３２１および第２キャパシタ部３２２を含んでいる。これにより、壁部８５の形成によって基板２（ウエハ１３３）内に発生する応力の方向を複数の方向に分散させることができる。その結果、基板２（ウエハ１３３）の反りを抑制でき、強度を向上させることができる。特に、この実施形態では、第１キャパシタ部３２１の壁部８５の第１長手方向Ｄ１と、第２キャパシタ部３２２の壁部８５の第２長手方向Ｄ２とが、互いに直交する方向である。これにより、第１キャパシタ部３２１内の応力および第２キャパシタ部３２２内の応力が、互いにキャンセルする方向に加わるので、基板２（ウエハ１３３）の反りをより一層抑制することができる。その結果、機械的強度の信頼性に優れる、キャパシタ構造３０を有するチップ部品１を提供することができる。
さらに、チップ部品１によれば、下部電極３４の端縁７１と上部電極３６の端縁７２とが離れている。また、上部電極３６の端縁７２と下部電極３４の端縁７１との間の下部電極３４が容量膜３５で被覆されている。これにより、下部電極３４と上部電極３６との間の短絡を防止できるので、絶縁信頼性に優れるチップ部品１を提供することができる。
（２）キャパシタ部３２の変形例等
図１２～図１７は、チップ部品１の変形例を説明するための図である。図１２、および図１５～図１７は、前述の図７に対応する平面図である。図１３および図１４は、図７の平面図をさらに模式的に示す平面図である。より具体的には、図１２～図１４は、キャパシタ部３２が含むキャパシタ部の数の変形例を示す。図１５および図１６は、第１キャパシタ部３２１の第１長手方向Ｄ１および第２キャパシタ部３２２の第２長手方向Ｄ２の変形例を示す。図１７は、ダイオード部３３を省略してもよい変形例を示す。また、図１２～図１７では、説明に必要な構成要素およびその参照符号を抽出して示している。
まず、図１２を参照して、キャパシタ部３２は、一対の第１キャパシタ部３２１および一対の第２キャパシタ部３２２を含んでいてもよい。この場合、一対の第１キャパシタ部３２１および一対の第２キャパシタ部３２２は、平面視において互い違いに配置されていてもよい。言い換えれば、たとえば、平面視四角形状のキャパシタ部３２において、一対の第１対角１４０の位置に一対の第１キャパシタ部３２１が互いに斜向かいの位置関係に配置され、一対の第２対角１４１の位置に一対の第２キャパシタ部３２２が互いに斜向かいの位置関係に配置されていてもよい。
次に、図１３を参照して、キャパシタ部３２は、３つの第１キャパシタ部３２１および３つの第２キャパシタ部３２２の合計６つのキャパシタ部を含んでいてもよい。この場合、３つの第１キャパシタ部３２１および３つの第２キャパシタ部３２２は、平面視において互い違いに配置されていてもよい。言い換えれば、紙面の第２方向Ｙを上下方向としたときに、第１キャパシタ部３２１および第２キャパシタ部３２２が、上下交互に入れ替わるように配置されていてもよい。
次に、図１４を参照して、キャパシタ部３２は、４つの第１キャパシタ部３２１および４つの第２キャパシタ部３２２の合計８つのキャパシタ部を含んでいてもよい。この場合、４つの第１キャパシタ部３２１および４つの第２キャパシタ部３２２は、平面視において互い違いに配置されていてもよい。言い換えれば、紙面の第２方向Ｙを上下方向としたときに、第１キャパシタ部３２１および第２キャパシタ部３２２が、上下交互に入れ替わるように配置されていてもよい。
次に、図１５を参照して、第１キャパシタ部３２１の第１長手方向Ｄ１および第２キャパシタ部３２２の第２長手方向Ｄ２は、互いに直交する方向でなくてもよい。たとえば、第１長手方向Ｄ１が第２方向Ｙ（基板２の幅方向）に沿う方向であり、第２長手方向Ｄ２が第１方向Ｘおよび第２方向Ｙの双方に傾斜した方向（たとえば、第２方向Ｙに対してθ４＝４５°で傾斜した方向）であってもよい。
次に、図１６を参照して、第１キャパシタ部３２１の第１長手方向Ｄ１および第２キャパシタ部３２２の第２長手方向Ｄ２は、互いに直交する方向ではあるが、第１方向Ｘ（基板２の長さ方向）および第２方向Ｙ（基板２の幅方向）に直交していなくてもよい。たとえば、第１長手方向Ｄ１および第２長手方向Ｄ２が、第１方向Ｘおよび第２方向Ｙの双方に傾斜した方向であってもよい。図１６では、第１長手方向Ｄ１が、第２方向Ｙに対して左回りにθ５＝４５°で傾斜した方向であり、第２長手方向Ｄ２が、第２方向Ｙに対して右回りにθ６＝４５°で傾斜した方向である。
次に、図１７を参照して、チップ部品１は、基板２にキャパシタ部３２およびダイオード部３３の両方が搭載された複合素子である必要はなく、ダイオード部３３が省略されたチップキャパシタであってもよい。
［本開示の実施形態の特徴２］
（１）本開示の下部コンタクト部４０および上部コンタクト部４２の効果
このチップ部品１によれば、図５に示すように、下部コンタクト部４０が、第１外部電極３の下方領域の第２下部コンタクト部７５だけでなく、第１外部電極３と第２外部電極４との間で下部電極３４（第１部分６４）に形成された第１下部コンタクト部７４を含んでいる。また、上部コンタクト部４２が、第１外部電極３と第２外部電極４との間においてキャパシタ部３２のほぼ全体を覆うように形成されている。これにより、下部コンタクト部４０および上部コンタクト部４２のコンタクト面積を増加させることができるので、電気的特性に優れるチップ部品１を提供することができる。以下では、電気的特性の評価結果の一例として、サンプル１～３に係るチップ部品Ｓ１～Ｓ３のＱ値（Quality Factor）およびＲｓ（直列抵抗）を比較する。
図１８～図２０は、それぞれ、サンプル１～３に係るチップ部品Ｓ１～Ｓ３の模式的な平面図である。図１８～図２０では、前述のチップ部品１の構成要素のうち、電気的特性の評価結果の説明に必要な下部コンタクト部４０および上部コンタクト部４２のパターンを主に抽出して示している。
図１８を参照して、サンプル１に係るチップ部品Ｓ１は、下部コンタクト部４０が第１外部電極３の下方領域のみに形成されている点で、前述のチップ部品１と異なっている。また、チップ部品Ｓ１は、上部コンタクト部４２が第２外部電極４の下方領域のみに形成されている点で、前述のチップ部品１と異なっている。端的には、チップ部品Ｓ１の下部コンタクト部４０および上部コンタクト部４２は、それぞれ、第１外部電極３および第２外部電極４の下方領域において、第２方向Ｙに沿って延びる帯状に形成されている。
図１９を参照して、サンプル２に係るチップ部品Ｓ２は、下部コンタクト部４０が第１外部電極３の下方領域のみに形成されている点で、前述のチップ部品１と異なっている。端的には、チップ部品Ｓ２の下部コンタクト部４０は、第１外部電極３の下方領域において、第２方向Ｙに沿って延びる帯状に形成されている。一方、チップ部品Ｓ２の上部コンタクト部４２の形状（パターン）は、チップ部品１と同様であり、キャパシタ部３２のほぼ全体を覆う領域に形成されている。
図２０を参照して、サンプル３に係るチップ部品Ｓ３の下部コンタクト部４０および上部コンタクト部４２の形状（パターン）は、チップ部品１と同様である。つまり、下部コンタクト部４０は、キャパシタ部３２を取り囲む略Ｕ字形状に形成されており、上部コンタクト部４２は、キャパシタ部３２のほぼ全体を覆う領域に形成されている。
そして、チップ部品Ｓ１～Ｓ３のＱ値および容量値をシミュレーションで算出することによって、図２１～図２３の結果が得られた。
図２１～図２３は、それぞれ、チップ部品Ｓ１～Ｓ３（サンプル１～３）のＱ値および容量値の評価結果を示す図である。図２１～図２３において、横軸は周波数［Ｈｚ］を示し、縦軸（右側）はＱ値を示し、縦軸（左側）は容量値［ｐＦ］を示している。図２１～図２３には、それぞれ曲線Ａ１～Ａ３およびＢ１～Ｂ３が示されている。曲線Ａ１～Ａ３は、それぞれ、チップ部品Ｓ１～Ｓ３を流れる電流の周波数を０Ｈｚから１ＧＨｚ程度まで増加させた場合のチップ部品Ｓ１～Ｓ３のＱ値を示している。曲線Ｂ１～Ｂ３は、それぞれ、チップ部品Ｓ１～Ｓ３を流れる電流の周波数を０Ｈｚから１ＧＨｚ程度まで増加させた場合のチップ部品Ｓ１～Ｓ３の容量値を示している。
図２１～図２３の曲線Ａ１～Ａ３を比較すると、チップ部品Ｓ１に比べて、チップ部品Ｓ２およびチップ部品Ｓ３のＱ値が向上していることがわかる。たとえば、周波数が１０ＭＨｚ（１×１０７Ｈｚ）のときのＱ値を比較すると、チップ部品Ｓ１のＱ値（曲線Ａ１）に対して、チップ部品Ｓ２のＱ値（曲線Ａ２）は約１．５倍であり、チップ部品Ｓ３のＱ値（曲線Ａ３）は約１４倍であった。これから、チップ部品Ｓ３のＱ値（曲線Ａ３）が、とりわけ優れていることが分かった。
図２１～図２３の曲線Ｂ１～Ｂ３を比較すると、チップ部品Ｓ１に比べて、チップ部品Ｓ２およびチップ部品Ｓ３の容量値は、比較的大きさが安定していることがわかる。たとえば、周波数が１０ＭＨｚ（１×１０７Ｈｚ）～１００ＭＨｚ（１×１０８Ｈｚ）の帯域の容量値を比較すると、チップ部品Ｓ１の容量値（曲線Ｂ１）の変動幅に対して、チップ部品Ｓ２の容量値（曲線Ｂ２）の変動幅およびチップ部品Ｓ３の容量値（曲線Ｂ３）の変動幅は小さかった。とりわけ、チップ部品Ｓ３の容量値（曲線Ｂ３）は、１０ＭＨｚ（１×１０７Ｈｚ）～１００ＭＨｚ（１×１０８Ｈｚ）の周波数帯域で、ほぼ減衰することなく一定であった。
次に、チップ部品Ｓ１～Ｓ３の直列抵抗をシミュレーションで算出することによって、図２４～図２６の結果が得られた。
図２４～図２６は、それぞれ、チップ部品Ｓ１～Ｓ３（サンプル１～３）の直列抵抗（Ｒｓ）の評価結果を示す図である。図２４～図２６において、横軸は周波数［Ｈｚ］を示し、縦軸は直列抵抗値［Ω］を示している。図２４～図２６には、それぞれ曲線Ｃ１～Ｃ３が示されている。曲線Ｃ１～Ｃ３は、それぞれ、チップ部品Ｓ１～Ｓ３を流れる電流の周波数を０Ｈｚから１ＧＨｚ程度まで増加させた場合のチップ部品Ｓ１～Ｓ３の直列抵抗を示している。
図２４～図２６の曲線Ｃ１～Ｃ３を比較すると、チップ部品Ｓ１に比べて、チップ部品Ｓ２およびチップ部品Ｓ３の直列抵抗が低減していることがわかる。たとえば、周波数が１０ＭＨｚ（１×１０７Ｈｚ）～１００ＭＨｚ（１×１０８Ｈｚ）の帯域の直列抵抗値を比較すると、チップ部品Ｓ１の直列抵抗値（曲線Ｃ１）に対して、チップ部品Ｓ２の直列抵抗値（曲線Ｃ２）は約１／２であり、チップ部品Ｓ３の直列抵抗値（曲線Ｃ３）は約１／２１であった。これから、チップ部品Ｓ３の直列抵抗値（曲線Ｃ３）が、とりわけ低いことが分かった。
（２）下部コンタクト部４０の変形例等
図２７～図３１は、チップ部品１の変形例を説明するための図である。図２７～図２９は、前述の図５に対応する平面図である。図３０は、前述の図９に対応する断面図である。図３１は、前述の図５に対応する平面図である。より具体的には、図２７～図３１は、下部コンタクト部４０の形状（パターン）の変形例を示す。また、図２７～図３１では、説明に必要な構成要素およびその参照符号を抽出して示している。
まず、図２７を参照して、下部コンタクト部４０において、第１下部コンタクト部７４および第２下部コンタクト部７５は、互いに一体的に形成されていなくてもよい。たとえば、第１外部電極３の下方領域で分断されていてもよい。また、上部コンタクト部４２は、キャパシタ部３２に重なる領域において、第１上部コンタクト部１４２と第２上部コンタクト部１４３に分割されていてもよい。第１上部コンタクト部１４２および第２上部コンタクト部１４３が、全体としてキャパシタ部３２を全体的に覆っていればよい。
次に、図２８を参照して、基板本体部５４は、第１外部電極３の下方領域から第２外部電極４へ向かって直線状に延びる直線部１４４をさらに含んでいてもよい。キャパシタ部３２は、第２方向Ｙにおいて、直線部１４４を挟んで一方の第１下部コンタクト部７４側の第１部分１４５と、他方の第１下部コンタクト部７４側の第２部分１４６領域とに分離されていてもよい。第１部分１４５と第２部分１４６とは、第２外部電極４の下方領域において繋がっていてもよい。これにより、キャパシタ部３２は、平面視略Ｕ字形状に形成されていてもよい。
下部電極３４は、キャパシタ部３２から直線部１４４上に引き出された第４部分１４７を含んでいてもよい。第４部分１４７は、容量膜３５に覆われていてもよい。下部コンタクト部４０は、第４部分１４７に接続された直線状コンタクト部１４８を含む。直線状コンタクト部１４８は、第１方向Ｘにおいて、第２下部コンタクト部７５から一体的に延びている。これにより、下部コンタクト部４０は、第２下部コンタクト部７５に対して垂直に一体的に接続された一対の第１下部コンタクト部７４および直線状コンタクト部１４８を含み、平面視略Ｅ字形状に形成されている。
一方、上部コンタクト部４２は、略Ｕ字形状のキャパシタ部３２に対応するパターンで形成されており、平面視略Ｕ字形状を有している。
次に、図２９を参照して、下部コンタクト部４０は、下部電極３４の第３部分６６に接続された第３下部コンタクト部１４９を含む。第３下部コンタクト部１４９は、一対の第１下部コンタクト部７４の先端部（第２下部コンタクト部７５とは反対側の端部）同士を接続している。第３下部コンタクト部１４９は、第２外部電極４の下方領域に形成されていてもよい。これにより、下部コンタクト部４０は、第１下部コンタクト部７４、第２下部コンタクト部７５および第３下部コンタクト部１４９が一体的に形成されることによって、全体としてキャパシタ部３２を取り囲む閉環状のコンタクト部を形成している。
この構成では、図３０に示すように、第２絶縁膜１１９上に、第１電極膜３８を被覆する第３絶縁膜１５０を形成し、第３絶縁膜１５０上に第２電極膜３９を形成すればよい。これにより、第１電極膜３８と第２電極膜３９との間を第３絶縁膜１５０で絶縁し、かつ第２電極膜３９を第１電極膜３８（第３下部コンタクト部１４９）の上方にオーバーラップさせ、キャパシタ部３２の上方領域まで第２延出部５０を延出することができる。
次に、図３１を参照して、基板本体部５４は、キャパシタ部３２を複数の部分に区画する格子部１５１をさらに含んでいてもよい。キャパシタ部３２は、格子部１５１によって、第１部分１５２、第２部分１５３、第３部分１５４および第４部分１５５に分離されていてもよい。つまり、キャパシタ部３２は、格子部１５１によって区画された格子の窓部分のそれぞれに形成されていてもよい。
下部電極３４は、キャパシタ部３２から格子部１５１上に引き出された第５部分１５６を含んでいてもよい。第５部分１５６は、容量膜３５に覆われていてもよい。下部コンタクト部４０は、第５部分１５６に接続された格子状コンタクト部１５７を含む。格子状コンタクト部１５７は、一対の第１下部コンタクト部７４、第２下部コンタクト部７５および第３下部コンタクト部１４９に一体的に接続されている。
一方、上部コンタクト部４２は、キャパシタ部３２の第１部分１５２、第２部分１５３、第３部分１５４および第４部分１５５のそれぞれを覆うように形成されていてもよい。
図３２～図３５は、チップ部品１の変形例を説明するための図である。より具体的には、図３２～図３５は、図２７～図３１で示した下部コンタクト部４０の形状（パターン）の変形例に加え、キャパシタ部３２が含むキャパシタ部の数の変形例を示す。図３２～図３５は、いずれも前述の図７に対応する平面図である。図３２～図３５の下部コンタクト部４０の形状は、それぞれ、図７、図２８、図２９および図３１の下部コンタクト部４０と同一である。また、図３２～図３５では、説明に必要な構成要素およびその参照符号を抽出して示している。
図３２～図３５を参照して、キャパシタ部３２は、特定の１つの方向を長手方向とする壁部８５の集合体によって形成されている。図３２～図３５では、キャパシタ部３２を構成する壁部８５の長手方向は全て、第１長手方向Ｄ１となっている。つまり、図３２～図３５のキャパシタ部３２は、図７のキャパシタ部３２とは異なり、壁部８５の長手方向が互いに異なる複数のキャパシタ部を備えていない。
［本開示の実施形態の特徴３］
（１）本開示のダイオード部３３の効果
このチップ部品１によれば、図７に示すように、キャパシタ部３２およびダイオード部３３が共通の基板２に搭載されているので、チップ部品１にＥＳＤ保護機能を付与することもできる。さらに、ダイオード部３３が、第１外部電極３および第２外部電極４の下方領域に配置されている。これにより、ダイオード部３３が、平面視で第１外部電極３および第２外部電極４を避けた領域に形成されている場合に比べて、ＥＳＤ保護機能を向上させることができる。以下では、ＥＳＤ保護特性の評価結果の一例として、サンプル４～１０に係るチップ部品Ｓ４～Ｓ１０のブレークダウン電圧［ｋＶ］を比較する。
図３６～図４２は、それぞれ、サンプル４～１０に係るチップ部品Ｓ４～Ｓ１０の模式的な平面図である。図３６～図４２では、前述のチップ部品１の構成要素のうち、ＥＳＤ保護特性の評価結果の説明に必要なダイオード部３３の位置を主に抽出して示している。
図３６を参照して、サンプル４に係るチップ部品Ｓ４は、ダイオード部３３が第１外部電極３と第２外部電極４との間の領域１５８に形成されている点で、前述のチップ部品１と異なっている。より具体的には、領域１５８において、互いに分離されたキャパシタ部３２は一対のキャパシタ部３２を含む。一対のキャパシタ部３２は、第２方向Ｙにおいてダイオード領域１５９を挟んで隣り合っている。ダイオード領域１５９には、一対のダイオード部３３が形成されている。各ダイオード部３３は、第１方向Ｘに沿って延びる帯状に形成されている。
図３７を参照して、サンプル５に係るチップ部品Ｓ５は、ダイオード部３３が第１外部電極３と第２外部電極４との間の領域１５８に形成されている点で、前述のチップ部品１と異なっている。より具体的には、領域１５８において、キャパシタ部３２の外側に一対のダイオード領域１６０が形成されている。キャパシタ部３２は、第２方向Ｙにおいて一対のダイオード領域１６０に挟まれている。各ダイオード領域１６０には、ダイオード部３３が形成されている。ダイオード部３３は、第１方向Ｘに沿って延びる帯状に形成されている。
図３８を参照して、サンプル６に係るチップ部品Ｓ６のダイオード部３３の位置は、チップ部品１と同様である。つまり、一対のダイオード部３３が、それぞれ、第１外部電極３および第２外部電極４の下方領域に形成されている。
図３９を参照して、サンプル７に係るチップ部品Ｓ７は、ダイオード部３３を備えていない点で、前述のチップ部品１と異なっている。端的には、チップ部品Ｓ７は、素子としてキャパシタ部３２のみを備えるディスクリートキャパシタ素子である。
図４０～図４２を参照して、サンプル８～１０に係るチップ部品Ｓ８～Ｓ１０は、いずれもキャパシタ部３２を備えていない点で、前述のチップ部品１と異なっている。端的には、チップ部品Ｓ８～Ｓ１０は、素子としてダイオード部３３のみを備えるディスクリートダイオード素子である。チップ部品Ｓ８～Ｓ１０の違いは、ダイオード部３３の面積（ダイオード素子の数）である。チップ部品Ｓ８のダイオード部３３の面積が最も大きく（ダイオード素子の数が最も多く）、次に、チップ部品Ｓ９のダイオード部３３の面積が大きい。チップ部品Ｓ９のダイオード部３３の面積は、チップ部品Ｓ６のダイオード部３３の面積と同じである。一方、チップ部品Ｓ１０のダイオード部３３の面積は、チップ部品Ｓ８およびＳ９のダイオード部３３の面積に比べて小さい。
そして、チップ部品Ｓ４～Ｓ１０のブレークダウン電圧［ｋＶ］をシミュレーションで算出した。各チップ部品Ｓ４～Ｓ１０のブレークダウン電圧は、次の通りであった。
・チップ部品Ｓ４（電極間ダイオード）＝３．５ｋＶ
・チップ部品Ｓ５（電極間ダイオード）＝４ｋＶ
・チップ部品Ｓ６（電極下ダイオード）＝４．５ｋＶ
・チップ部品Ｓ７（ダイオードなし） ＝０．２ｋＶ
・チップ部品Ｓ８（キャパシタなし ダイオード大）＝１０．５ｋＶ
・チップ部品Ｓ９（キャパシタなし ダイオード中）＝７．５ｋＶ
・チップ部品Ｓ１０（キャパシタなし ダイオード小）＝５．５ｋＶ
チップ部品Ｓ４～Ｓ６とチップ部品Ｓ７とを比較すると、ダイオード部３３を搭載することによって、ブレークダウン電圧が高くなり、ＥＳＤ保護特性が向上していることが分かる。さらに、チップ部品Ｓ６のように、第１外部電極３および第２外部電極４の下方領域にダイオード部３３を配置することによって、ＥＳＤ保護特性を一層向上できていることが分かる。
一方、チップ部品Ｓ６とチップ部品Ｓ８～Ｓ１０とを比較すると、ディスクリートダイオード素子であるチップ部品Ｓ８～Ｓ１０のＥＳＤ保護特性の方が優れている。ただし、チップ部品Ｓ８～Ｓ１０の比較から明らかなように、ＥＳＤ保護特性は、ダイオード部３３の面積拡大によって向上させることができる。上記のシミュレーション結果でも、チップ部品Ｓ１０、チップ部品Ｓ９およびチップ部品Ｓ８の順に、ダイオード部３３の面積が大きくなるに従って、ブレークダウン電圧も高くなっている。したがって、チップ部品Ｓ６においても、ダイオード部３３の面積を調整することによって、ディスクリートダイオード素子と同等のＥＳＤ保護特性の発現を期待することができる。
［チップ部品２０１（縦型）の外観］
図４３は、本開示の一実施形態に係るチップ部品２０１の模式的な斜視図である。図４４は、チップ部品２０１の模式的な平面図である。図４５は、チップ部品２０１の模式的な底面図である。以下では、図１～図４２を参照して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。図４３～図４５では、直方体形状を有するチップ部品２０１の長手方向が第１方向Ｘと定義され、チップ部品２０１の幅方向が第２方向Ｙと定義され、チップ部品１の厚さ方向が第３方向Ｚと定義されている。
チップ部品２０１は、直方体形状に形成されており、第１方向Ｘに沿う長さＬ６、第２方向Ｙに沿う幅Ｗ６および第３方向Ｚに沿う厚さＴ６を有している。長さＬ６は、たとえば０．４ｍｍ以上２ｍｍ以下であってもよい。幅Ｗ６は、たとえば、０．２ｍｍ以上２ｍｍ以下であってもよい。厚さＴ６は、たとえば、０．１ｍｍ以上０．５ｍｍ以下であってもよい。
チップ部品２０１は、サイズ呼称（長さＬ１（ｍｍ）×幅Ｗ１（ｍｍ））を用いて、たとえば、１６０８（１．６ｍｍ×０．８ｍｍ）チップ、１００５（１．０ｍｍ×０．５ｍｍ）チップ、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される小型の電子部品であってもよい。
チップ部品２０１は、基板２０２と、第１外部電極２０３と、第２外部電極２０４とを含む。
基板２０２は、チップ部品２０１の土台を形成している。互いに積層された複数の絶縁膜および金属膜等が基板２０２に支持されることによって、チップ部品２０１が構成されている。基板２０２は、チップ部品２０１とほぼ同じサイズを有する直方体形状である。基板２０２は、第１主面２０５、第２主面２０６および４つの側面２０７～２１０を有している。第１主面２０５は、いわゆるチップ部品２０１の表面であり、第２主面２０６がチップ部品２０１の裏面である。４つの側面２０７～２１０は、第１主面２０５の法線方向ｎから見た平面視（以下、単に「平面視」と呼ぶ）において、第１主面２０５を取り囲んでいる。４つの側面２０７～２１０は、第１方向Ｘにおいて互いに対向する一対の第１側面２０７および第２側面２０８、ならびに第２方向Ｙにおいて互いに対向する一対の第３側面２０９および第４側面２１０を含んでいてもよい。他の言い方では、第２方向Ｙに沿って互いに平行に延びる側面が、第１側面２０７および第２側面２０８であり、第１方向Ｘに沿って互いに平行に延びる側面が、第３側面２０９および第４側面２１０であってもよい。第１側面２０７、第２側面２０８、第３側面２０９および第４側面２１０は、それぞれ、第１端面、第２端面、第３端面および第４端面と言い換えてもよい。
第１外部電極２０３は、第２主面２０６に形成されている。第１外部電極２０３は、第２主面２０６の全体を覆うように形成されている。第２外部電極２０４は、第１主面２０５に形成されている。第２外部電極２０４は、第１主面２０５のほぼ全体を覆うように形成されている。第２外部電極２０４は、側面２０７～２１０から内側に間隔を空けて形成された端縁２１１を有している。第２外部電極２０４の端縁２１１と側面２０７～２１０との間の領域は、基板２０２の第１主面２０５上の絶縁性部分が露出した絶縁性スペース２１２であってもよい。第２外部電極２０４の端縁２１１は、第２外部電極２０４の端面と言い換えてもよい。
この実施形態では、第１外部電極２０３および第２外部電極２０４は、チップ部品２０１の両端子を形成している。チップ部品２０１は、基板２の厚さ方向に沿う縦方向に上部電極２１５－容量膜２１４－下部電極２１９の積層構造を有するキャパシタ構造２２０が形成された縦型のチップ部品２０１である。縦型のチップ部品２０１は、たとえば、実装基板に対して第１外部電極２０３を介してボンディングし、第２外部電極２０４にワイヤボンディングすることによって使用することができる。したがって、チップ部品２０１は、縦型のチップ部品と称してもよい。また、第１外部電極２０３および第２外部電極２０４は、それぞれ、第１端子電極および第２端子電極と言い換えてもよいし、第１外部端子および第２外部端子と言い換えてもよい。
［キャパシタ部２１３の構造］
図４６は、チップ部品２０１の模式的な平面図である。図４７は、チップ部品２０１の模式的な断面図である。明瞭化のため、図４６では、トレンチ１０７にハッチングが付されており、第２外部電極２０４が破線で透視して示されている。また、図４６では、説明に必要な構成要素およびその参照符号を抽出して示している。また、図４７は、チップ部品２０１の第１主面２０５および第２主面２０６の層構造を模式的に示す図であり、図４６における特定の切断線における断面を示すものではない。
基板２０２は、シリコン板等の半導体基板である。この実施形態では、基板２０２は、ｎ型基板である。基板２０２の厚さは、たとえば、２００μｍ以上６００μｍ以下であってもよい。基板２０２の比抵抗は、ｎ型不純物の導入によって５ｍΩ・ｃｍ程度とされていてもよい。
基板２０２の第１主面２０５には、キャパシタ部２１３が形成されている。キャパシタ部２１３は、第１主面２０５の中央部に形成されており、第２外部電極２０４によって全体が覆われている。キャパシタ部２１３では、基板２０２の第１主面２０５側の部分が選択的に除去されることによって、基板２０２の一部を利用して複数の壁部８５が形成されている。キャパシタ部２１３の壁部８５の形状、およびキャパシタ部２１３が、壁部８５の長手方向が互いに異なる複数のキャパシタ部（たとえば、第１キャパシタ部３２１および第２キャパシタ部３２２）を含むことは、前述の説明と共通するので説明を省略する。
図４７を参照して、基板２０２の第１主面２０５には、当該基板２０２の第１主面２０５全域を覆うように容量膜２１４が形成されている。容量膜２１４は、基板２０２の平坦面である第１主面２０５に加え、壁部８５の表面（上面１１４および側面１１５）全体にも形成されている。容量膜２１４は、基板２０２の側面２０７～２１０に一致する端面を有している。容量膜２１４は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよいし、これらの積層膜であってもよい。たとえば、ＳｉＯ２／ＳｉＮ積層膜、ＳｉＯ２／ＳｉＮ／ＳｉＯ２積層膜であってもよい。また、容量膜２１４は、ＯＮ膜やＯＮＯ膜であってもよいし、これらの積層膜であってもよい。さらに、容量膜２１４は、高誘電材料（Ｈｉｇｈ－ｋ材料）からなる絶縁膜であってもよい。高誘電材料としては、たとえば、酸化アルミニウム（Ａｌ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）、五酸化チタン（Ｔｉ３Ｏ５）、酸化ハフニウム（ＨｆＯ２）の他、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸バリウムストロンチウム（ＢａｘＳｒ１－ｘ）ＴｉＯ３等のペロブスカイト化合物が挙げられる。また、容量膜２１４の厚さは、たとえば、１００Å以上１０００Å以下（１０ｎｍ以上１００ｎｍ以下）であってもよい。
上部電極２１５は、トレンチ１０７に埋め込まれ、かつ基板２０２の第１主面２０５に沿って形成されている。上部電極２１５は、トレンチ１０７に埋め込まれた埋め込み部２１６と、埋め込み部２１６の上端に連結され、基板２０２の第１主面２０５に沿って平坦に形成された平坦部２１７とを一体的に含む。平坦部２１７は、キャパシタ部２１３よりも外側に引き出された上部電極２１５の周縁部２１８を形成している。また、上部電極２１５は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、上部電極２１５（平坦部２１７）の厚さは、たとえば、４０００Å以上１００００Å以下（４００ｎｍ以上１０００ｎｍ以下）であってもよい。
チップ部品２０１では、不純物を含有する半導体基板からなる基板２０２がキャパシタ部２１３において下部電極２１９を形成している。これにより、容量膜２１４が下部電極２１９（基板２０２）と上部電極２１５とで挟まれることによって、キャパシタ構造２２０が形成されている。
基板２０２上には、表面絶縁膜２２１が形成されている。表面絶縁膜２２１は、上部電極２１５を覆っている。表面絶縁膜２２１は、たとえば、ＳｉＯ２膜やＳｉＮ膜であってもよい。表面絶縁膜２２１の厚さは、たとえば、１００００Å以上１５０００Å以下（１μｍ以上１.５μｍ以下）であってもよい。表面絶縁膜２２１には、上部電極２１５の一部を露出させるキャパシタコンタクト孔２２２が形成されている。
第１外部電極２０３は、基板２０２の第２主面２０６に接続されている。第１外部電極２０３は、下部電極２１９に電気的に接続されている。第１外部電極２０３は、たとえば、基板２０２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
第２外部電極２０４は、表面絶縁膜２２１上に形成されている。第２外部電極２０４は、キャパシタコンタクト孔２２２内で、上部電極２１５に電気的に接続されている。第２外部電極２０４は、複数の導電層を含む積層膜からなっていてもよい。たとえば、第２外部電極２０４は、基板２０２の側から順に積層された第１層２２３、第２層２２４および第３層２２５を含んでいてもよい。第１層２２３は、たとえば、Ｔｉを含むバリア層と称してもよい。第２層２２４は、Ａｕを含むスパッタ層と称してもよい。第３層２２５は、Ａｕを含むめっき層と称してもよい。第２層２２４および第３層２２５が同じ材料で形成されている場合、これらの間の境界は存在していなくてもよい。第３層２２５は、第１層２２３および第２層２２４よりも厚くてもよい。
［チップ部品２０１の製造方法］
図４８Ａ～図４８Ｇは、チップ部品２０１の製造工程を工程順に示す図であり、前述の図４７の断面に対応する。
チップ部品２０１を製造するには、まず、図４８Ａを参照して、基板２０２の元となるウエハ２２６が準備される。そして、ウエハ２２６の第１主面２０５が、たとえば熱酸化されることによって、ＳｉＯ２からなるハードマスク（図示せず）が形成される。次に、当該ハードマスクに開口が形成された後、当該ハードマスクを介してウエハ２２６が第１主面２０５側から選択的にエッチングされる。これにより、ウエハ２２６の除去された部分にトレンチ１０７が形成され、かつトレンチ１０７を除く部分に壁部８５および支持部８７（基板本体部５４）が形成される。エッチング方法としては、ドライエッチングを採用することが好ましい。
次に、図４８Ｂを参照して、ウエハ２２６の第１主面２０５、壁部８５の上面１１４および側面１１５に容量膜２１４が形成される。容量膜２１４は、たとえば、熱酸化法、ＣＶＤ法またはこれらの組み合わせによって形成されてもよい。
次に、図４８Ｃを参照して、たとえばＣＶＤ法によって、容量膜２１４上に、上部電極２１５の元となる導電膜（図示せず）が形成される。当該導電膜は、トレンチ１０７に埋め込まれ、ウエハ２２６の第１主面２０５の全面を被覆するように形成される。その後、当該導電膜がパターニングされることによって、上部電極２１５が形成される。これにより、下部電極２１９（基板２０２）、容量膜２１４および上部電極２１５を含むキャパシタ構造２２０が形成される。
次に、図４８Ｄを参照して、たとえばＣＶＤ法によって、表面絶縁膜２２１が形成される。その後、表面絶縁膜２２１がパターニングされることによって、キャパシタコンタクト孔２２２が形成される。
次に、図４８Ｅを参照して、第２外部電極２０４が形成される。たとえば、第１層２２３および第２層２２４がスパッタ法によって順に形成された後、第２層２２４からのめっき成長によって、第３層２２５が形成される。
次に、図４８Ｆを参照して、たとえばスパッタ法によって、基板２０２の第２主面２０６に、第１外部電極２０３が形成される。
次に、図４８Ｇに示すように、ウエハ２２６が第２主面２０６側からダイシングブレードを挿入することによって、ウエハ２２６が切断（分断）される。これにより、個々のチップ部品２０１が切り出される。
このチップ部品２０１によれば、チップ部品１と同様に、図８に示すように、基板２に形成された壁部８５は、複数の柱単位９０で形成されている。各柱単位９０は、平面視において、中央部９１と、中央部９１から互いに異なる３方向に延びる３つの凸部９２とを含んでいる。これにより、壁部８５が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部８５の表面積を広くすることができる。その結果、基板２０２の平面サイズが小さくてもキャパシタ構造２２０の容量を大きく確保できるので、素子の小型化とキャパシタ構造２２０の大容量化とを両立することができる。
また、キャパシタ部２１３が、壁部８５の長手方向が互いに異なる第１キャパシタ部３２１および第２キャパシタ部３２２を含んでいる。これにより、壁部８５の形成によって基板２０２（ウエハ２２６）内に発生する応力の方向を複数の方向に分散させることができる。その結果、基板２０２（ウエハ２２６）の反りを抑制でき、強度を向上させることができる。特に、この実施形態では、第１キャパシタ部３２１の壁部８５の第１長手方向Ｄ１と、第２キャパシタ部３２２の壁部８５の第２長手方向Ｄ２とが、互いに直交する方向である。これにより、第１キャパシタ部３２１内の応力および第２キャパシタ部３２２内の応力が、互いにキャンセルする方向に加わるので、基板２０２（ウエハ２２６）の反りをより一層抑制することができる。その結果、機械的強度の信頼性に優れる、キャパシタ構造２２０を有するチップ部品２０１を提供することができる。
なお、チップ部品２０１には、チップ部品１と同様の変形例を採用することができる。たとえばキャパシタ部２１３の変形例の一例を挙げる。図４９を参照して、キャパシタ部２１３は、一対の第１キャパシタ部３２１および一対の第２キャパシタ部３２２を含んでいてもよい。この場合、一対の第１キャパシタ部３２１および一対の第２キャパシタ部３２２は、平面視において互い違いに配置されていてもよい。
本開示の実施形態について説明したが、本開示は他の形態で実施することもできる。
たとえば、前述の実施形態では、キャパシタ構造３０，２２０は、１層の容量膜３５，２１４を挟む下部電極３４，２１９および上部電極３６，２１５からなる構造を有していたが、２層以上の容量膜と、当該各容量膜を挟む電極を備える構造であってもよい。
以上、本開示の実施形態は、すべての点において例示であり限定的に解釈されるべきではなく、すべての点において変更が含まれることが意図される。
この明細書および図面の記載から以下に付記する特徴が抽出され得る。
［付記１－１］
第１主面（５）およびその反対側の第２主面（６）を有する基板（２）と、
前記基板（２）の前記第１主面（５）の法線方向（ｎ）から見た平面視において前記第１主面（５）に形成されたキャパシタ部（３２）であって、前記第１主面（５）に形成されたトレンチ（１０７）によって互いに分離された長手方向を有する複数の壁部（８５）を有するキャパシタ部（３２）と、
前記基板（２）の一部を利用して前記キャパシタ部（３２）の周囲に形成され、少なくとも前記壁部（８５）の前記長手方向の一端部（１００）および他端部（１０１）の一方に連結された基板本体部（５４）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って形成された下部電極（３４）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って前記下部電極（３４）上に形成された容量膜（３５）と、
前記容量膜（３５）上に形成された上部電極（３６）とを含み、
前記壁部（８５）は、複数の柱単位（９０）で形成され、各前記柱単位（９０）は、前記平面視において、中央部（９１）と、前記中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含み、前記壁部（８５）は、隣り合う前記柱単位（９０）の前記凸部（９２）同士の連結によって形成されており、
前記キャパシタ部（３２）は、前記平面視において、前記長手方向が第１長手方向（Ｄ１）である前記壁部（８５）を含む第１キャパシタ部（３２１）と、前記長手方向が前記第１長手方向（Ｄ１）に交差する第２長手方向（Ｄ２）である前記壁部（８５）を含む第２キャパシタ部（３２２）とを含む、チップ部品（１）。
この構成によれば、基板（２）に形成された壁部（８５）は、複数の柱単位（９０）で形成されている。各柱単位（９０）は、平面視において、中央部（９１）と、中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含んでいる。これにより、壁部（８５）が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部（８５）の表面積を広くすることができる。そして、キャパシタ部（３２）が壁部（８５）の表面に倣って形成されているので、キャパシタ部（３２）の容量が基板（２）の平面サイズに制約されず、壁部（８５）の高さを高くすることで大容量化を達成することができる。つまり、基板（２）の平面サイズが小さくてもキャパシタ部（３２）の容量を大きく確保することができる。
また、複数の柱単位（９０）を連結して形成された壁部（８５）であれば、互いに独立した柱単位に比べて安定性に優れる。さらに、壁部（８５）の一端部（１００）および他端部（１０１）の少なくとも一方が、壁部（８５）の周囲の基板本体部（５４）に連結されている。これにより、少なくとも壁部（８５）を側方から片持ち支持することができるので、壁部（８５）に対して加わる横方向の力に対する補強をすることができる。その結果、壁部（８５）の高さを高くしても壁部（８５）の安定性を維持することができるので、素子の信頼性を向上させることができる。
また、キャパシタ部（３２）が、壁部（８５）の長手方向が互いに異なる第１キャパシタ部（３２１）および第２キャパシタ部（３２２）を含んでいる。これにより、壁部（８５）の形成によって基板（２）内に発生する応力の方向を複数の方向に分散させることができる。その結果、基板（２）の反りを抑制でき、強度を向上させることができる。その結果、機械的強度の信頼性に優れる、キャパシタ構造を有するチップ部品（１）を提供することができる。
［付記１－２］
前記基板（２）の前記第１主面（５）上に形成され、前記下部電極（３４）に電気的に接続された第１外部電極（３）と、
前記基板（２）の前記第１主面（５）上において前記第１外部電極（３）から離れて形成され、前記上部電極（３６）に電気的に接続された第２外部電極（４）とを含む、付記１－１に記載のチップ部品（１）。
この構成によれば、フリップチップボンディングによって使用可能なチップ部品（１）を提供することができる。
［付記１－３］
前記キャパシタ部（３２）は、前記平面視において、前記第１外部電極（３）に重なる第１オーバーラップ部（５５）と、前記第２外部電極（４）に重なる第２オーバーラップ部（５６）と、前記第１外部電極（３）と前記第２外部電極（４）との間の中間部（５７）とを含む、付記１－２に記載のチップ部品（１）。
この構成によれば、第１外部電極（３）および第２外部電極（４）の下方領域にキャパシタ部（３２）を配置することによって、キャパシタ部（３２）の容量を大きくすることができる。
［付記１－４］
前記キャパシタ部（３２）は、互いに隣り合って形成された前記第１キャパシタ部（３２１）および前記第２キャパシタ部（３２２）を１つずつ含む、付記１－３に記載のチップ部品（１）。
［付記１－５］
前記第１キャパシタ部（３２１）は、前記第１オーバーラップ部（５５）と前記中間部（５７）とに跨って形成され、
前記第２キャパシタ部（３２２）は、前記第２オーバーラップ部（５６）と前記中間部（５７）とに跨って形成されている、付記１－４に記載のチップ部品（１）。
［付記１－６］
前記キャパシタ部（３２）は、一対の前記第１キャパシタ部（３２１）および一対の前記第２キャパシタ部（３２２）を含み、
前記一対の第１キャパシタ部（３２１）および前記一対の第２キャパシタ部（３２２）は、前記平面視において互い違いに配置されている、付記１－２または付記１－３に記載のチップ部品（１）。
［付記１－７］
前記第１長手方向（Ｄ１）および前記第２長手方向（Ｄ２）は、互いに直交する方向である、付記１－１～付記１－６のいずれか一項に記載のチップ部品（１）。
この構成によれば、第１キャパシタ部（３２１）の壁部（８５）の第１長手方向（Ｄ１）と、第２キャパシタ部（３２２）の壁部（８５）の第２長手方向（Ｄ２）とが、互いに直交する方向である。これにより、第１キャパシタ部（３２１）内の応力および第２キャパシタ部（３２２）内の応力が、互いにキャンセルする方向に加わるので、基板（２）の反りをより一層抑制することができる。
［付記１－８］
前記下部電極（３４）は、前記キャパシタ部（３２）の外側に形成され、前記キャパシタ部（３２）を取り囲む第１コンタクト領域（６３）を含み、
前記上部電極（３６）は、前記平面視において前記キャパシタ部（３２）に重なる第２コンタクト領域（６９）を含み、
前記基板（２）の前記第１主面（５）上に形成され、前記第１コンタクト領域（６３）と前記第１外部電極（３）とを電気的に接続する第１電極膜（３８）と、
前記基板（２）の前記第１主面（５）上に形成され、前記第２コンタクト領域（６９）と前記第２外部電極（４）とを電気的に接続する第２電極膜（３９）とをさらに含む、付記１－２～付記１－７のいずれか一項に記載のチップ部品（１）。
この構成によれば、第１電極膜（３８）が、キャパシタ部（３２）を取り囲む第１コンタクト領域（６３）に接続され、第２電極膜（３９）が、キャパシタ部（３２）に重なる第２コンタクト領域（６９）に接続されている。これにより、基板（２）の第１主面（５）上に、第１コンタクト領域（６３）および第２コンタクト領域（６９）を有効に配置することができる。その結果、第１電極膜（３８）と第１コンタクト領域（６３）とのコンタクト面積、および第２電極膜（３９）と第２コンタクト領域（６９）とのコンタクト面積をそれぞれ増加させることができるので、電気的特性に優れるチップ部品（１）を提供することができる。
［付記１－９］
前記基板（２）は、前記平面視において、前記第１主面（５）を取り囲み、互いに対向する一対の第１側面（７）および第２側面（８）、ならびに互いに対向する一対の第３側面（９）および第４側面（１０）を有する四角形状に形成されており、前記第１外部電極（３）が前記第１側面（７）側に配置され、前記第２外部電極（４）が前記第２側面（８）側に配置されており、
前記第１電極膜（３８）は、前記平面視において前記第１外部電極（３）に重なり、かつ前記基板（２）の前記第１側面（７）に沿って延びる第１部分（４５）と、前記第１電極膜（３８）の前記第１部分（４５）の一端部および他端部のそれぞれから、前記基板（２）の前記第３側面（９）および前記第４側面（１０）に沿って延びる一対の第２部分（４６）とを含み、
前記第２電極膜（３９）は、前記平面視において前記第２外部電極（４）に重なる第３部分（４９）と、前記第２電極膜（３９）の前記第３部分（４９）から前記第１外部電極（３）に向かって延び、前記第１電極膜（３８）の前記一対の第２部分（４６）に挟まれた領域に配置された第４部分（５０）とを含む、付記１－８に記載のチップ部品（１）。
［付記１－１０］
前記第１電極膜（３８）は、前記第１電極膜（３８）の前記第１部分（４５）および前記第１電極膜（３８）の前記一対の第２部分（４６）に沿って連続的に形成され、前記第１コンタクト領域（６３）に接続された第１キャパシタコンタクト部（４０）を含む、付記１－９に記載のチップ部品（１）。
［付記１－１１］
前記第２電極膜（３９）は、前記平面視において、前記キャパシタ部（３２）のほぼ全体を覆う形状に形成され、前記第２コンタクト領域（６９）に接続された第２キャパシタコンタクト部（４２）を含む、付記１－９または付記１－１０に記載のチップ部品（１）。
［付記１－１２］
前記基板（２）は、半導体基板（２）を含み、
前記半導体基板（２）の前記第１主面（５）には、前記平面視において、前記第１外部電極（３）および前記第２外部電極（４）に重なる第１導電型のベース領域（１１０）が形成されており、
前記第１外部電極（３）の下方で前記ベース領域（１１０）に形成された第２導電型の不純物領域（１１１）を含み、前記第１電極膜（３８）に接続された第１ダイオード（８８）と、
前記第２外部電極（４）の下方で前記ベース領域（１１０）に形成された第２導電型の不純物領域（１１２）を含み、前記第２電極膜（３９）に接続された第２ダイオード（８９）とをさらに含む、付記１－９～付記１－１１のいずれか一項に記載のチップ部品（１）。
この構成によれば、第１ダイオード（８８）および第２ダイオード（８９）の形成によって、チップ部品（１）にＥＳＤ保護機能を付与することができる。
［付記１－１３］
前記第１ダイオード（８８）は、前記平面視において、前記基板（２）の前記第１側面（７）に沿って配列された複数のダイオード（８８）を含み、
前記第２ダイオード（８９）は、前記平面視において、前記基板（２）の前記第２側面（８）に沿って配列された複数のダイオード（８９）を含む、付記１－１２に記載のチップ部品（１）。
［付記１－１４］
前記容量膜（３５）は、前記キャパシタ部（３２）よりも外側に引き出され、前記第１コンタクト領域（６３）を被覆し、前記キャパシタ部（３２）を取り囲む被覆部（６８）を含み、
前記第１コンタクト領域（６３）および前記被覆部（６８）は、前記平面視において、前記上部電極（３６）の端縁（７２）よりも外側に引き出され、前記上部電極（３６）の端縁（７２）よりも外側に位置する共通の端縁（７１）を有している、付記１－８～付記１－１３のいずれか一項に記載のチップ部品（１）。
この構成によれば、下部電極（３４）の端縁（７１）と上部電極（３６）の端縁（７２）とを離すことができ、また、上部電極（３６）の端縁（７２）と下部電極（３４）の端縁（７１）との間の下部電極（３４）が容量膜（３５）（被覆部（６８））で被覆されている。これにより、下部電極（３４）と上部電極（３６）との間の短絡を防止できるので、絶縁信頼性に優れるチップ部品（１）を提供することができる。
［付記１－１５］
第１主面（２０５）およびその反対側の第２主面（２０６）を有する半導体基板（２０２）と、
前記半導体基板（２０２）の前記第１主面（２０５）の法線方向（ｎ）から見た平面視において前記第１主面（２０５）に形成されたキャパシタ部（２１３）であって、前記第１主面（２０５）に形成されたトレンチ（１０７）によって互いに分離された長手方向を有する複数の壁部（８５）を有するキャパシタ部（２１３）と、
前記半導体基板（２０２）の一部を利用して前記キャパシタ部（２１３）の周囲に形成され、少なくとも前記壁部（８５）の前記長手方向の一端部（１００）および他端部（１０１）の一方に連結された基板本体部（５４）と、
前記壁部（８５）を含む前記半導体基板（２０２）の少なくとも一部を利用して形成された下部電極（２１９）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って形成された容量膜（２１４）と、
前記容量膜（２１４）上に形成された上部電極（２１５）とを含み、
前記壁部（８５）は、複数の柱単位（９０）で形成され、各前記柱単位（９０）は、前記平面視において、中央部（９１）と、前記中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含み、前記壁部（８５）は、隣り合う前記柱単位（９０）の前記凸部（９２）同士の連結によって形成されており、
前記キャパシタ部（２１３）は、前記平面視において、前記長手方向が第１長手方向（Ｄ１）である前記壁部（８５）を含む第１キャパシタ部（３２１）と、前記長手方向が前記第１長手方向（Ｄ１）に交差する第２長手方向（Ｄ２）である前記壁部（８５）を含む第２キャパシタ部（３２２）とを含む、チップ部品（２０１）。
この構成によれば、半導体基板（２０２）に形成された壁部（８５）は、複数の柱単位（９０）で形成されている。各柱単位（９０）は、平面視において、中央部（９１）と、中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含んでいる。これにより、壁部（８５）が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部（８５）の表面積を広くすることができる。そして、キャパシタ部（２１３）が壁部（８５）の表面に倣って形成されているので、キャパシタ部（２１３）の容量が半導体基板（２０２）の平面サイズに制約されず、壁部（８５）の高さを高くすることで大容量化を達成することができる。つまり、半導体基板（２０２）の平面サイズが小さくてもキャパシタ部（２１３）の容量を大きく確保することができる。
また、複数の柱単位（９０）を連結して形成された壁部（８５）であれば、互いに独立した柱単位に比べて安定性に優れる。さらに、壁部（８５）の一端部（１００）および他端部（１０１）の少なくとも一方が、壁部（８５）の周囲の基板本体部（５４）に連結されている。これにより、少なくとも壁部（８５）を側方から片持ち支持することができるので、壁部（８５）に対して加わる横方向の力に対する補強をすることができる。その結果、壁部（８５）の高さを高くしても壁部（８５）の安定性を維持することができるので、素子の信頼性を向上させることができる。
また、キャパシタ部（２１３）が、壁部（８５）の長手方向が互いに異なる第１キャパシタ部（３２１）および第２キャパシタ部（３２２）を含んでいる。これにより、壁部（８５）の形成によって半導体基板（２０２）内に発生する応力の方向を複数の方向に分散させることができる。その結果、半導体基板（２０２）の反りを抑制でき、強度を向上させることができる。その結果、機械的強度の信頼性に優れる、キャパシタ構造を有するチップ部品（２０１）を提供することができる。
［付記１－１６］
前記半導体基板（２０２）の前記第２主面（２０６）上に形成され、前記下部電極（２１９）に電気的に接続された第１外部電極（２０３）と、
前記半導体基板（２０２）の前記第１主面（２０５）上に形成され、前記上部電極（２１５）に電気的に接続された第２外部電極（２０４）とを含む、付記１－１５に記載のチップ部品（２０１）。
この構成によれば、たとえば、第１外部電極（２０３）を介してチップ部品（２０１）を実装基板（２０２）にボンディングし、第２外部電極（２０４）にワイヤボンディングすることによって使用することができる。
［付記１－１７］
前記第２外部電極（２０４）は、前記平面視において、前記キャパシタ部（２１３）の全体を覆う形状で形成されている、付記１－１６に記載のチップ部品（２０１）。
［付記１－１８］
前記キャパシタ部（２１３）は、互いに隣り合って形成された前記第１キャパシタ部（３２１）および前記第２キャパシタ部（３２２）を１つずつ含む、付記１－１６または付記１－１７に記載のチップ部品（２０１）。
［付記１－１９］
前記キャパシタ部（２１３）は、一対の前記第１キャパシタ部（３２１）および一対の前記第２キャパシタ部（３２２）を含み、
前記一対の第１キャパシタ部（３２１）および前記一対の第２キャパシタ部（３２２）は、前記平面視において互い違いに配置されている、付記１－１６または付記１－１７に記載のチップ部品（２０１）。
［付記１－２０］
前記第１長手方向（Ｄ１）および前記第２長手方向（Ｄ２）は、互いに直交する方向である、付記１－１５～付記１－１９のいずれか一項に記載のチップ部品（２０１）。
この構成によれば、第１キャパシタ部（３２１）の壁部（８５）の第１長手方向（Ｄ１）と、第２キャパシタ部（３２２）の壁部（８５）の第２長手方向（Ｄ２）とが、互いに直交する方向である。これにより、第１キャパシタ部（３２１）内の応力および第２キャパシタ部（３２２）内の応力が、互いにキャンセルする方向に加わるので、基板（２０２）の反りをより一層抑制することができる。
［付記２－１］
第１主面（５）およびその反対側の第２主面（６）を有する基板（２）と、
前記基板（２）の前記第１主面（５）上に形成され、互いに離れている第１外部電極（３）および第２外部電極（４）と、
前記基板（２）の前記第１主面（５）の法線方向（ｎ）から見た平面視において前記第１主面（５）に形成されたキャパシタ部（３２）であって、前記第１主面（５）に形成されたトレンチ（１０７）によって互いに分離された長手方向を有する複数の壁部（８５）を有し、少なくとも前記第１外部電極（３）と前記第２外部電極（４）との間に形成されたキャパシタ部（３２）と、
前記基板（２）の一部を利用して前記キャパシタ部（３２）の周囲に形成され、前記キャパシタ部（３２）を取り囲む枠部（５４）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って形成され、かつ前記枠部（５４）において前記第１主面（５）に引き出された引き出し部（６３）を含む下部電極（３４）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って前記下部電極（３４）上に形成された容量膜（３５）と、
前記容量膜（３５）上に形成された上部電極（３６）と、
前記第１外部電極（３）と前記下部電極（３４）とを電気的に接続する第１電極膜（３８）と、
前記第２外部電極（４）と前記上部電極（３６）とを電気的に接続する第２電極膜（３９）とを含み、
前記引き出し部（６３）は、前記第１外部電極（３）と前記第２外部電極（４）との間の領域に形成された第１部分（６４）を含み、
前記第１電極膜（３８）は、前記第１部分（６４）に接続された第１下部コンタクト部（７４）を含み、
前記壁部（８５）は、複数の柱単位（９０）で形成され、各前記柱単位（９０）は、前記平面視において、中央部（９１）と、前記中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含み、前記壁部（８５）は、隣り合う前記柱単位（９０）の前記凸部（９２）同士の連結によって形成されている、チップ部品（１）。
この構成によれば、基板（２）に形成された壁部（８５）は、複数の柱単位（９０）で形成されている。各柱単位（９０）は、平面視において、中央部（９１）と、中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含んでいる。これにより、壁部（８５）が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部（８５）の表面積を広くすることができる。そして、キャパシタ部（３２）が壁部（８５）の表面に倣って形成されているので、キャパシタ部（３２）の容量が基板（２）の平面サイズに制約されず、壁部（８５）の高さを高くすることで大容量化を達成することができる。つまり、基板（２）の平面サイズが小さくてもキャパシタ部（３２）の容量を大きく確保することができる。
また、第１電極膜（３８）が、第１外部電極（３）と第２外部電極（４）との間の領域に引き出された下部電極（３４）の第１部分（６４）に接続されている。これにより、第１外部電極（３）と第２外部電極（４）との間の領域を利用して、第１下部コンタクト部（７４）を有効に配置することができる。その結果、第１電極膜（３８）と下部電極（３４）とのコンタクト面積を増加させることができるので、電気的特性に優れるチップ部品（１）を提供することができる。
［付記２－２］
前記引き出し部（６３）は、前記第１外部電極（３）の下方領域に形成された第２部分（６５）を含み、
前記第１電極膜（３８）は、前記第２部分（６５）に接続された第２下部コンタクト部（７５）を含む、付記２－１に記載のチップ部品（１）。
この構成によれば、第２下部コンタクト部（７５）を介して第１電極膜（３８）と下部電極（３４）とを接続することもできるので、コンタクト面積を一層増加させることができる。
［付記２－３］
前記基板（２）は、前記平面視において、前記第１主面（５）を取り囲み、互いに対向する一対の第１側面（７）および第２側面（８）、ならびに互いに対向する一対の第３側面（９）および第４側面（１０）を有する四角形状に形成されており、前記第１外部電極（３）が前記第１側面（７）側に配置され、前記第２外部電極（４）が前記第２側面（８）側に配置されており、
前記第１部分（６４）は、前記キャパシタ部（３２）から前記第３側面（９）および前記第４側面（１０）に向かって両側に引き出された一対の第１部分（６４）を含み、
前記第１下部コンタクト部（７４）は、前記一対の第１部分（６４）のそれぞれに形成され、前記第３側面（９）および前記第４側面（１０）に沿って延びる帯状の一対の第１下部コンタクト部（７４）を含み、
前記第２下部コンタクト部（７５）は、前記第１側面（７）に沿って延びる帯状の第２下部コンタクト部（７５）を含む、付記２－２に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）の周囲の少なくとも三方において、第１電極膜（３８）と下部電極（３４）とを接続することができる。
［付記２－４］
前記一対の第１下部コンタクト部（７４）は、前記第２下部コンタクト部（７５）と一体的に形成され、前記第２下部コンタクト部（７５）の長手方向における一端部（７６）および他端部（７７）から前記第２外部電極（４）へ向かって連続的に延びている、付記２－３に記載のチップ部品（１）。
［付記２－５］
前記第２電極膜（３９）は、前記平面視において前記第２外部電極（４）に重なり、前記第２外部電極（４）に接続された第２ベース部（４９）と、前記第２ベース部（４９）の周縁（５２）に対して段差（５３）を有し、前記第２ベース部（４９）から前記第１外部電極（３）に向かって延びる第２延出部（５０）とを含み、
前記第１電極膜（３８）は、前記平面視において前記第１外部電極（３）に重なり、かつ前記第１外部電極（３）および前記第２下部コンタクト部（７５）に接続された第１ベース部（４５）と、前記第１ベース部（４５）から前記段差（５３）内に延び、前記第１下部コンタクト部（７４）に接続された第１延出部（４６）とを含む、付記２－２～付記２－４のいずれか一項に記載のチップ部品（１）。
［付記２－６］
前記引き出し部（６３）は、前記第１外部電極（３）とは反対側に形成された第３部分（６６）を含み、
前記第１電極膜（３８）は、前記第３部分（６６）に接続された第３下部コンタクト部（１４９）を含み、
前記第１電極膜（３８）は、前記第１下部コンタクト部（７４）、前記第２下部コンタクト部（７５）および前記第３下部コンタクト部（１４９）が一体的に形成されることによって、全体として前記キャパシタ部（３２）を取り囲む環状のコンタクト部（７４）によって前記下部電極（３４）に接続されている、付記２－２～付記２－５のいずれか一項に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）の周囲の全体にわたって、第１電極膜（３８）と下部電極（３４）とを接続することができる。
［付記２－７］
前記平面視における前記枠部（５４）の内方領域において、前記キャパシタ部（３２）を複数の部分に区画する格子部（１５１）をさらに含み、
前記下部電極（３４）は、前記格子部（１５１）において前記第１主面（５）に引き出された第２引き出し部（１５６）をさらに含み、
前記第１電極膜（３８）は、前記第２引き出し部（１５６）に接続され、かつ前記環状のコンタクト部（４０）と一体的に形成された格子状コンタクト部（１５７）をさらに含む、付記２－６に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）の周囲の全体に加え、格子部（１５１）においても第１電極膜（３８）と下部電極（３４）とを接続することができる。
［付記２－８］
前記平面視において、前記第１外部電極（３）の前記下方領域から前記第２外部電極（４）へ向かって直線状に延びる直線部（１４４）をさらに含み、
前記下部電極（３４）は、前記直線部（１４４）において前記第１主面（５）に引き出された第３引き出し部（１４７）をさらに含み、
前記第１電極膜（３８）は、前記第３引き出し部（１４７）に接続され、かつ前記第２下部コンタクト部（７５）と一体的に形成された直線状コンタクト部（１４８）をさらに含む、付記２－２～付記２－５のいずれか一項チップ部品（１）。
この構成によれば、キャパシタ部（３２）の周囲の少なくとも三方に加え、直線部（１４４）においても第１電極膜（３８）と下部電極（３４）とを接続することができる。
［付記２－９］
前記上部電極（３６）は、前記トレンチ（１０７）外において前記基板（２）の前記第１主面（５）に沿って形成された平坦部（１１７）であって、前記平面視において前記キャパシタ部（３２）を覆う形状を有する平坦部（１１７）を含み、
前記第２電極膜（３９）は、前記平坦部（１１７）に接続された上部コンタクト部（４２）を含む、付記２－１～付記２－８のいずれか一項に記載のチップ部品（１）。
［付記２－１０］
前記上部コンタクト部（４２）は、前記平面視において、前記キャパシタ部（３２）のほぼ全体を覆う形状で形成されている、付記２－９に記載のチップ部品（１）。
この構成によれば、上部コンタクト部（４２）がキャパシタ部（３２）のほぼ全体を覆っているので、第２電極膜（３９）と上部電極（３６）とのコンタクト面積を増加させることができる。
［付記２－１１］
第１主面（５）、前記第１主面（５）の反対側の第２主面（６）、前記第１主面（５）の法線方向（ｎ）から見た平面視において、前記第１主面（５）を取り囲み、第１方向（Ｘ）において互いに対向する一対の第１側面（７）および第２側面（８）、ならびに前記第１方向（Ｘ）に交差する第２方向（Ｙ）において互いに対向する一対の第３側面（９）および第４側面（１０）を有する四角形状に形成された基板（２）と、
前記基板（２）の前記第１主面（５）上に形成され、前記第１方向（Ｘ）において互いに離れている第１外部電極（３）および第２外部電極（４）と、
前記平面視において前記第１主面（５）に形成されたキャパシタ部（３２）であって、前記第１主面（５）に形成されたトレンチ（１０７）によって互いに分離された長手方向を有する複数の壁部（８５）を有し、少なくとも前記第１外部電極（３）と前記第２外部電極（４）との間に形成されたキャパシタ部（３２）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って形成された第１本体部（６２）と、前記第１本体部（６２）から前記キャパシタ部（３２）の周囲に一体的に引き出された第１周囲部（６３）とを含む下部電極（３４）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って前記下部電極（３４）上に形成された容量膜（３５）と、
前記容量膜（３５）上に形成された上部電極（３６）と、
前記第１外部電極（３）の下方に形成された第１ベース部（４５）と、前記第１方向（Ｘ）における前記キャパシタ部（３２）の両側に前記第１ベース部（４５）から分岐して延びる一対の第１延出部（４６）とを含み、前記第１ベース部（４５）および前記一対の第１延出部（４６）が前記第１周囲部（６３）に接続された第１電極膜（３８）と、
前記第２外部電極（４）の下方に形成された第２ベース部（４９）と、前記第２ベース部（４９）から前記一対の第１延出部（４６）の間の領域（４８）に延びる第２延出部（５０）とを含み、少なくとも前記第２延出部（５０）が前記上部電極（３６）に接続された第２電極膜（３９）とを含み、
前記壁部（８５）は、複数の柱単位（９０）で形成され、各前記柱単位（９０）は、前記平面視において、中央部（９１）と、前記中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含み、前記壁部（８５）は、隣り合う前記柱単位（９０）の前記凸部（９２）同士の連結によって形成されている、チップ部品（１）。
この構成によれば、基板（２）に形成された壁部（８５）は、複数の柱単位（９０）で形成されている。各柱単位（９０）は、平面視において、中央部（９１）と、中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含んでいる。これにより、壁部（８５）が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部（８５）の表面積を広くすることができる。そして、キャパシタ部（３２）が壁部（８５）の表面に倣って形成されているので、キャパシタ部（３２）の容量が基板（２）の平面サイズに制約されず、壁部（８５）の高さを高くすることで大容量化を達成することができる。つまり、基板（２）の平面サイズが小さくてもキャパシタ部（３２）の容量を大きく確保することができる。
また、第１電極膜（３８）が、下部電極（３４）の第１周囲部（６３）に接続されている。これにより、キャパシタ部（３２）の周囲において第１下部コンタクト部（７４）を有効に配置でき、キャパシタ部（３２）の周囲の少なくとも三方において、第１電極膜（３８）と下部電極（３４）とを接続することができる。その結果、第１電極膜（３８）と下部電極（３４）とのコンタクト面積を増加させることができるので、電気的特性に優れるチップ部品（１）を提供することができる。
［付記２－１２］
前記上部電極（３６）は、前記トレンチ（１０７）外において前記基板（２）の前記第１主面（５）に沿って形成された平坦部（１１７）であって、前記平面視において前記キャパシタ部（３２）を覆う形状を有する平坦部（１１７）を含み、
前記第２電極膜（３９）の前記第２延出部（５０）は、前記平坦部（１１７）に接続されている、付記２－１１に記載のチップ部品（１）。
［付記２－１３］
前記第２電極膜（３９）の前記第２延出部（５０）は、前記平面視において、前記一対の第１延出部（４６）の間の領域（４８）のほぼ全体にわたって形成されている、付記２－１２に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）のほぼ全体を覆う領域において第２電極膜（３９）と上部電極（３６）とを接続できるので、第２電極膜（３９）と上部電極（３６）とのコンタクト面積を増加させることができる。
［付記２－１４］
前記容量膜（３５）は、前記キャパシタ部（３２）内の第２本体部（６７）と、前記第２本体部（６７）から前記第１周囲部（６３）上に一体的に引き出された第２周囲部（６８）とを含み、
前記第２周囲部（６８）には、前記第１電極膜（３８）と前記下部電極（３４）との接続のための第１キャパシタコンタクト孔（３７）が形成されている、付記２－１１～付記２－１３のいずれか一項に記載のチップ部品（１）。
［付記２－１５］
前記下部電極（３４）の前記第１周囲部（６３）および前記容量膜（３５）の前記第２周囲部（６８）は、前記平面視において、前記上部電極（３６）の端縁（７２）よりも外側に引き出されており、前記上部電極（３６）の端縁（７２）よりも外側に位置する共通の端縁（７１）を有している、付記２－１４に記載のチップ部品（１）。
この構成によれば、下部電極（３４）の端縁（７１）と上部電極（３６）の端縁（７２）とを離すことができ、また、上部電極（３６）の端縁（７２）と下部電極（３４）の端縁（７１）との間の下部電極（３４）が容量膜（３５）で被覆されている。これにより、下部電極（３４）と上部電極（３６）との間の短絡を防止できるので、絶縁信頼性に優れるチップ部品（１）を提供することができる。
［付記２－１６］
前記キャパシタ部（３２）は、前記平面視において、前記第１外部電極（３）に重なる第１オーバーラップ部（５５）と、前記第２外部電極（４）に重なる第２オーバーラップ部（５６）と、前記第１外部電極（３）と前記第２外部電極（４）との間の中間部（５７）とを含む、付記２－１１～付記２－１５のいずれか一項に記載のチップ部品（１）。
この構成によれば、第１外部電極（３）および第２外部電極（４）の下方領域にキャパシタ部（３２）を配置することによって、キャパシタ部（３２）の容量を大きくすることができる。
［付記２－１７］
前記基板（２）は、半導体基板（２）を含み、
前記半導体基板（２）の前記第１主面（５）には、前記平面視において、前記第１外部電極（３）および前記第２外部電極（４）に重なる第１導電型のベース領域（１１０）が形成されており、
前記第１外部電極（３）の下方で前記ベース領域（１１０）に形成された第２導電型の不純物領域（１１１）を含み、前記第１電極膜（３８）に接続された第１ダイオード（８８）と、
前記第２外部電極（４）の下方で前記ベース領域（１１０）に形成された第２導電型の不純物領域（１１２）を含み、前記第２電極膜（３９）に接続された第２ダイオード（８９）とをさらに含む、付記２－１１～付記２－１６のいずれか一項に記載のチップ部品（１）。
この構成によれば、第１ダイオード（８８）および第２ダイオード（８９）の形成によって、チップ部品（１）にＥＳＤ保護機能を付与することができる。
［付記２－１８］
前記第１ダイオード（８８）は、前記平面視において、前記第２方向（Ｙ）に沿って配列された複数のダイオード（８８）を含み、
前記第２ダイオード（８９）は、前記平面視において、前記第２方向（Ｙ）に沿って配列された複数のダイオード（８９）を含む、付記２－１７に記載のチップ部品（１）。
［付記２－１９］
前記キャパシタ部（３２）は、前記平面視において、前記長手方向が第１長手方向（Ｄ１）である前記壁部（８５）を含む第１キャパシタ部（３２１）と、前記長手方向が前記第１長手方向（Ｄ１）に交差する第２長手方向（Ｄ２）である前記壁部（８５）を含む第２キャパシタ部（３２２）とを含む、付記２－１～付記２－１８のいずれか一項に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）が、壁部（８５）の長手方向が互いに異なる第１キャパシタ部（３２１）および第２キャパシタ部（３２２）を含んでいる。これにより、壁部（８５）の形成によって基板（２）内に発生する応力の方向を複数の方向に分散させることができる。その結果、基板（２）の反りを抑制でき、強度を向上させることができる。その結果、機械的強度の信頼性に優れる、キャパシタ構造を有するチップ部品（１）を提供することができる。
［付記２－２０］
前記第１長手方向（Ｄ１）および前記第２長手方向（Ｄ２）は、互いに直交する方向であり、
互いに隣り合って形成された前記第１キャパシタ部（３２１）および前記第２キャパシタ部（３２２）を１つずつ含む、付記２－１９に記載のチップ部品（１）。
この構成によれば、第１キャパシタ部（３２１）の壁部（８５）の第１長手方向（Ｄ１）と、第２キャパシタ部（３２２）の壁部（８５）の第２長手方向（Ｄ２）とが、互いに直交する方向である。これにより、第１キャパシタ部（３２１）内の応力および第２キャパシタ部（３２２）内の応力が、互いにキャンセルする方向に加わるので、基板（２）の反りをより一層抑制することができる。
［付記３－１］
第１主面（５）およびその反対側の第２主面（６）を有する基板（２）と、
前記基板（２）の前記第１主面（５）上に形成され、互いに離れている第１外部電極（３）および第２外部電極（４）と、
前記基板（２）の前記第１主面（５）の法線方向（ｎ）から見た平面視において前記第１主面（５）に形成されたキャパシタ部（３２）であって、前記第１主面（５）に形成されたトレンチ（１０７）によって互いに分離された長手方向を有する複数の壁部（８５）を有し、少なくとも前記第１外部電極（３）と前記第２外部電極（４）との間に形成されたキャパシタ部（３２）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って形成された第１本体部（６２）と、前記第１本体部（６２）から前記キャパシタ部（３２）の周囲に一体的に引き出された第１周囲部（６３）とを含む下部電極（３４）と、
前記壁部（８５）の上面（１１４）および側面（１１５）に沿って前記下部電極（３４）上に形成され、前記キャパシタ部（３２）内の第２本体部（６７）と、前記第２本体部（６７）から前記第１周囲部（６３）上に一体的に引き出された第２周囲部（６８）とを含む容量膜（３５）と、
前記容量膜（３５）上に形成された上部電極（３６）と、
前記第１外部電極（３）と前記下部電極（３４）とを電気的に接続する第１電極膜（３８）と、
前記第２外部電極（４）と前記上部電極（３６）とを電気的に接続する第２電極膜（３９）とを含み、
前記第１周囲部（６３）および前記第２周囲部（６８）は、前記平面視において、前記上部電極（３６）の端縁（７２）よりも外側に引き出されており、前記上部電極（３６）の端縁（７２）よりも外側に位置する共通の端縁（７１）を有しており、
前記壁部（８５）は、複数の柱単位（９０）で形成され、各前記柱単位（９０）は、前記平面視において、中央部（９１）と、前記中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含み、前記壁部（８５）は、隣り合う前記柱単位（９０）の前記凸部（９２）同士の連結によって形成されている、チップ部品（１）。
この構成によれば、基板（２）に形成された壁部（８５）は、複数の柱単位（９０）で形成されている。各柱単位（９０）は、平面視において、中央部（９１）と、中央部（９１）から互いに異なる３方向に延びる３つの凸部（９２）とを含んでいる。これにより、壁部（８５）が、たとえば四角柱等の柱単位の連結によって構成される場合に比べて、壁部（８５）の表面積を広くすることができる。そして、キャパシタ部（３２）が壁部（８５）の表面に倣って形成されているので、キャパシタ部（３２）の容量が基板（２）の平面サイズに制約されず、壁部（８５）の高さを高くすることで大容量化を達成することができる。つまり、基板（２）の平面サイズが小さくてもキャパシタ部（３２）の容量を大きく確保することができる。
また、下部電極（３４）の端縁（７１）と上部電極（３６）の端縁（７２）とを離すことができ、また、上部電極（３６）の端縁（７２）と下部電極（３４）の端縁（７１）との間の下部電極（３４）が容量膜（３５）で被覆されている。これにより、下部電極（３４）と上部電極（３６）との間の短絡を防止できるので、絶縁信頼性に優れるチップ部品（１）を提供することができる。
［付記３－２］
前記容量膜（３５）の前記第２周囲部（６８）は、前記平面視において、前記キャパシタ部（３２）を取り囲む環状に形成されている、付記３－１に記載のチップ部品（１）。
［付記３－３］
前記第１電極膜（３８）は、前記平面視において、前記キャパシタ部（３２）を取り囲み、前記第２外部電極（４）側の一部が開放した開環状に形成され、前記下部電極（３４）の前記第１周囲部（６３）に接続された下部コンタクト部（４０）を含み、
前記第２電極膜（３９）は、前記下部コンタクト部（４０）の内方領域において前記上部電極（３６）に接続された上部コンタクト部（４２）を含む、付記３－１または付記３－２に記載のチップ部品（１）。
この構成によれば、第１電極膜（３８）が、キャパシタ部（３２）の周囲に下部コンタクト部（４０）を有し、第２電極膜（３９）が、下部コンタクト部（４０）の内方領域に上部コンタクト部（４２）を有している。これにより、基板（２）の第１主面（５）上に、下部コンタクト部（４０）および上部コンタクト部（４２）を有効に配置することができる。その結果、下部コンタクト部（４０）の面積および上部コンタクト部（４２）の面積をそれぞれ増加させることができるので、電気的特性に優れるチップ部品（１）を提供することができる。
［付記３－４］
前記半導体基板（２）の前記第１主面（５）には、前記平面視において、前記第１外部電極（３）および前記第２外部電極（４）の少なくとも一方に重なる領域に、キャパシタ以外の機能素子（８８，８９）が形成されており、
前記機能素子（８８，８９）には、前記第１外部電極（３）および前記第２外部電極（４）が両端子として電気的に接続されている、付記３－１～付記３－３のいずれか一項に記載のチップ部品（１）。
［付記３－５］
前記基板（２）は、半導体基板（２）を含み、
前記機能素子（８８，８９）は、前記半導体基板（２）の前記第１主面（５）に形成された第１導電型のベース領域（１１０）と、前記ベース領域（１１０）に形成された第２導電型の不純物領域とを有するダイオード（８８，８９）を含む、付記３－４に記載のチップ部品（１）。
この構成によれば、ダイオード（８８，８９）の形成によって、チップ部品（１）（１）にＥＳＤ保護機能を付与することができる。
［付記３－６］
前記ダイオード（８８，８９）は、前記平面視において前記第１外部電極（３）に重なる第１ダイオード（８８）と、前記平面視において前記第２外部電極（４）に重なる第２ダイオード（８９）とを含み、
前記第１ダイオード（８８）および前記第２ダイオード（８９）は、共通の前記ベース領域（１１０）を介して接続された双方向ダイオードを形成している、付記３－５に記載のチップ部品（１）。
［付記３－７］
前記キャパシタ部（３２）は、前記平面視において、前記第１外部電極（３）に重なる第１オーバーラップ部（５５）と、前記第２外部電極（４）に重なる第２オーバーラップ部（５６）と、前記第１外部電極（３）と前記第２外部電極（４）との間の中間部（５７）とを含み、
前記機能素子（８８，８９）は、前記第１外部電極（３）と前記第２外部電極（４）との対向方向において前記キャパシタ部（３２）から離れた位置に配置されている、付記３－４～付記３－６のいずれか一項に記載のチップ部品（１）。
この構成によれば、第１外部電極（３）および第２外部電極（４）の下方領域にキャパシタ部（３２）を配置することによって、キャパシタ部（３２）の容量を大きくすることができる。また、キャパシタ部（３２）と機能素子（８８，８９）とを離すことによって、キャパシタ部（３２）と機能素子（８８，８９）との間の電気的、機械的な影響を軽減することができる。
［付記３－８］
前記基板（２）は、前記平面視において、前記第１主面（５）を取り囲み、互いに対向する一対の第１側面（７）および第２側面（８）、ならびに互いに対向する一対の第３側面（９）および第４側面（１０）を有する四角形状に形成された第１導電型の半導体基板（２）であって、前記第１外部電極（３）が前記第１側面（７）側に配置され、前記第２外部電極（４）が前記第２側面（８）側に配置された半導体基板（２）を含み、
前記第１電極膜（３８）は、前記第１外部電極（３）の下方領域において前記第１周囲部（６３）に接続された下部コンタクト部（４０）を含み、
前記第２電極膜（３９）は、前記上部電極（３６）に接続された上部コンタクト部（４２）を含み、
前記平面視において、前記下部コンタクト部（４０）と前記第１側面（７）との間において前記半導体基板（２）に形成された第２導電型の不純物領域（１１１）を含む第１ダイオード（８８）と、
前記平面視において、前記上部コンタクト部（４２）と前記第２側面（８）との間において前記半導体基板（２）に形成された第２導電型の不純物領域（１１２）を含む第２ダイオード（８９）とを含み、
前記第１電極膜（３８）は、前記第１ダイオード（８８）に接続された第１ダイオードコンタクト部（４１）を含み、
前記第２電極膜（３９）は、前記第２ダイオード（８９）に接続された第２ダイオードコンタクト部（４３）を含む、付記３－１～付記３－３のいずれか一項に記載のチップ部品（１）。
［付記３－９］
前記第１ダイオード（８８）は、前記半導体基板（２）の前記第１側面（７）に沿って配列された複数の第１ダイオード（８８）を含む、付記３－８に記載のチップ部品（１）。
［付記３－１０］
前記第２ダイオード（８９）は、前記半導体基板（２）の前記第２側面（８）に沿って配列された複数の第２ダイオード（８９）を含む、付記３－８または付記３－９に記載のチップ部品（１）。
［付記３－１１］
前記第１外部電極（３）は、前記平面視において、前記第１側面（７）に沿う方向が長手方向である第１長辺（１５）、第２長辺（１６）、第１短辺（１７）および第２短辺（１８）を有する長方形状に形成されており、前記第１長辺（１５）が前記第１側面（７）に近い長辺であり、その反対側の長辺が前記第２長辺（１６）であり、
前記第１ダイオード（８８）は、前記第１外部電極（３）の前記第１長辺（１５）に沿う第１外側周縁部（５８）に重なるように形成されている、付記３－８～付記３－１０のいずれか一項に記載のチップ部品（１）。
［付記３－１２］
前記第２外部電極（４）は、前記平面視において、前記半導体基板（２）の前記第２側面（８）に沿う方向が長手方向である第３長辺（２０）、第４長辺（２１）、第３短辺（２２）および第４短辺（２３）を有する長方形状に形成されており、前記第３長辺（２０）が前記第２側面（８）に近い長辺であり、その反対側の長辺が第４長辺（２１）であり、
前記第２ダイオード（８９）は、前記第２外部電極（４）の前記第３長辺（２０）に沿う第２外側周縁部（６０）に重なるように形成されている、付記３－１１に記載のチップ部品（１）。
［付記３－１３］
前記第１外部電極（３）は、前記第２長辺（１６）に沿い、前記第１外側周縁部（５８）の反対側の第１内側周縁部（５９）を含み、
前記第２外部電極（４）は、前記第４長辺（２１）に沿い、前記第２外側周縁部（６０）の反対側の第２内側周縁部（６１）を含み、
前記キャパシタ部（３２）は、前記平面視において、前記第１内側周縁部（５９）に重なる第１周縁部（５５）と、前記第２内側周縁部（６１）に重なる第２周縁部（５６）とを含む、付記３－１２に記載のチップ部品（１）。
［付記３－１４］
前記第１電極膜（３８）は、前記第１外部電極（３）の下方に形成され、前記第１ダイオードコンタクト部（４１）を有する第１ベース部（４５）と、前記第３側面（９）および前記第４側面（１０）に沿う方向における前記キャパシタ部（３２）の両側に前記第１ベース部（４５）から分岐して延びる一対の第１延出部（４６）とを含む、付記３－８～付記３－１３のいずれか一項に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）の周囲の少なくとも三方において、第１電極膜（３８）と下部電極（３４）とを接続することができる。
［付記３－１５］
前記第２電極膜（３９）は、前記第２外部電極（４）の下方に形成され、前記第２ダイオードコンタクト部（４３）を有する第２ベース部（４９）と、前記第２ベース部（４９）から前記一対の第１延出部（４６）の間の領域（４８）に延び、前記上部コンタクト部（４２）を有する第２延出部（５０）とを含む、付記３－１４に記載のチップ部品（１）。
［付記３－１６］
前記下部コンタクト部（４０）は、前記一対の第１延出部（４６）のそれぞれに形成され、前記第３側面（９）および前記第４側面（１０）に沿って延びる帯状の一対の第１下部コンタクト部（７４）と、前記第１ベース部（４５）において前記第１側面（７）に沿って延びる帯状の第２下部コンタクト部（７５）とを含む、付記３－１４または付記３－１５に記載のチップ部品（１）。
［付記３－１７］
前記一対の第１下部コンタクト部（７４）は、前記第２下部コンタクト部（７５）と一体的に形成され、前記第２下部コンタクト部（７５）の長手方向における一端部（７６）および他端部（７７）から前記第２外部電極（４）へ向かって連続的に延びている、付記３－１６に記載のチップ部品（１）。
［付記３－１８］
前記上部コンタクト部（４２）は、前記平面視において、前記第１外部電極（３）に重なる領域を避けて形成されている、付記３－８～付記３－１７のいずれか一項に記載のチップ部品（１）。
［付記３－１９］
前記キャパシタ部（３２）は、前記平面視において、前記長手方向が第１長手方向（Ｄ１）である前記壁部（８５）を含む第１キャパシタ部（３２１）と、前記長手方向が前記第１長手方向（Ｄ１）に交差する第２長手方向（Ｄ２）である前記壁部（８５）を含む第２キャパシタ部（３２２）とを含む、付記３－１～付記３－１８のいずれか一項に記載のチップ部品（１）。
この構成によれば、キャパシタ部（３２）が、壁部（８５）の長手方向が互いに異なる第１キャパシタ部（３２１）および第２キャパシタ部（３２２）を含んでいる。これにより、壁部（８５）の形成によって基板（２）内に発生する応力の方向を複数の方向に分散させることができる。その結果、基板（２）の反りを抑制でき、強度を向上させることができる。その結果、機械的強度の信頼性に優れる、キャパシタ構造を有するチップ部品（１）を提供することができる。
［付記３－２０］
前記第１長手方向（Ｄ１）および前記第２長手方向（Ｄ２）は、互いに直交する方向であり、
互いに隣り合って形成された前記第１キャパシタ部（３２１）および前記第２キャパシタ部（３２２）を１つずつ含む、付記３－１９に記載のチップ部品（１）。
この構成によれば、第１キャパシタ部（３２１）の壁部（８５）の第１長手方向（Ｄ１）と、第２キャパシタ部（３２２）の壁部（８５）の第２長手方向（Ｄ２）とが、互いに直交する方向である。これにより、第１キャパシタ部（３２１）内の応力および第２キャパシタ部（３２２）内の応力が、互いにキャンセルする方向に加わるので、基板（２）の反りをより一層抑制することができる。
１ ：チップ部品
２ ：基板
３ ：第１外部電極
４ ：第２外部電極
５ ：第１主面
６ ：第２主面
７ ：第１側面
８ ：第２側面
９ ：第３側面
１０ ：第４側面
１１ ：第１端部
１２ ：第２端部
１３ ：絶縁性スペース
１４ ：第１絶縁性縁部
１５ ：第１長辺
１６ ：第２長辺
１７ ：第１短辺
１８ ：第２短辺
１９ ：第２絶縁性縁部
２０ ：第３長辺
２１ ：第４長辺
２２ ：第３短辺
２３ ：第４短辺
２４ ：第１電極面
２５ ：第２電極面
２６ ：凹凸構造
２７ ：リセス
２８ ：突出部
２９ ：検査用突出部
３０ ：キャパシタ構造
３１ ：電極膜
３２ ：キャパシタ部
３３ ：ダイオード部（機能素子部）
３４ ：下部電極
３５ ：容量膜
３６ ：上部電極
３７ ：第１キャパシタコンタクト孔
３８ ：第１電極膜
３９ ：第２電極膜
４０ ：下部コンタクト部
４１ ：第１ダイオードコンタクト部
４２ ：上部コンタクト部
４３ ：第２ダイオードコンタクト部
４４ ：分割ライン
４５ ：第１ベース部
４６ ：第１延出部
４７ ：第１外部コンタクト部
４８ ：受け入れ領域
４９ ：第２ベース部
５０ ：第２延出部
５１ ：第２外部コンタクト部
５２ ：周縁
５３ ：段差
５４ ：基板本体部
５５ ：第１オーバーラップ部
５６ ：第２オーバーラップ部
５７ ：中間部
５８ ：第１外側周縁部
５９ ：第１内側周縁部
６０ ：第２外側周縁部
６１ ：第２内側周縁部
６２ ：第１本体部
６３ ：第１周囲部
６４ ：第１部分
６５ ：第２部分
６６ ：第３部分
６７ ：第２本体部
６８ ：第２周囲部
６９ ：本体部
７０ ：周縁部
７１ ：端縁
７２ ：端縁
７３ ：収容領域
７４ ：第１下部コンタクト部
７５ ：第２下部コンタクト部
７６ ：一端部
７７ ：他端部
７８ ：第１端部
７９ ：第２端部
８０ ：第１周縁部
８１ ：第２周縁部
８２ ：周縁部
８３ ：第１周縁部
８４ ：第２周縁部
８５ ：壁部
８６ ：境界部
８７ ：支持部
８８ ：第１ダイオード
８９ ：第２ダイオード
９０ ：柱単位
９１ ：中央部
９２ ：凸部
９３ ：第１壁部
９４ ：第２壁部
９５ ：第１主部
９６ ：第１枝部
９７ ：第１凸部
９８ ：第２凸部
９９ ：第３凸部
１００ ：一端部
１０１ ：他端部
１０２ ：第２主部
１０３ ：第２枝部
１０４ ：第４凸部
１０５ ：第５凸部
１０６ ：第６凸部
１０７ ：トレンチ
１０８ ：第１トレンチ
１０９ ：第２トレンチ
１１０ ：ベース領域
１１１ ：第１不純物領域
１１２ ：第２不純物領域
１１３ ：絶縁膜
１１４ ：上面
１１５ ：側面
１１６ ：埋め込み部
１１７ ：平坦部
１１８ ：第１絶縁膜
１１９ ：第２絶縁膜
１２０ ：第２キャパシタコンタクト孔
１２１ ：第１ダイオードコンタクト孔
１２２ ：第２ダイオードコンタクト孔
１２３ ：表面絶縁膜
１２４ ：第１部分
１２５ ：第２部分
１２６ ：表面保護膜
１２７ ：第１パッド
１２８ ：第２パッド
１２９ ：第１パッド開口
１３０ ：第２パッド開口
１３１ ：第１被覆部
１３２ ：第２被覆部
１３３ ：ウエハ
１３４ ：第１導電膜
１３５ ：中間絶縁膜
１３６ ：第２導電膜
１３７ ：トレンチ
１３８ ：側面
１３９ ：底面
１４０ ：第１対角
１４１ ：第２対角
１４２ ：第１上部コンタクト部
１４３ ：第２上部コンタクト部
１４４ ：直線部
１４５ ：第１部分
１４６ ：第２部分
１４７ ：第４部分
１４８ ：直線状コンタクト部
１４９ ：第３下部コンタクト部
１５０ ：第３絶縁膜
１５１ ：格子部
１５２ ：第１部分
１５３ ：第２部分
１５４ ：第３部分
１５５ ：第４部分
１５６ ：第５部分
１５７ ：格子状コンタクト部
１５８ ：領域
１５９ ：ダイオード領域
１６０ ：ダイオード領域
２０１ ：チップ部品
２０２ ：基板
２０３ ：第１外部電極
２０４ ：第２外部電極
２０５ ：第１主面
２０６ ：第２主面
２０７ ：第１側面
２０８ ：第２側面
２０９ ：第３側面
２１０ ：第４側面
２１１ ：端縁
２１２ ：絶縁性スペース
２１３ ：キャパシタ部
２１４ ：容量膜
２１５ ：上部電極
２１６ ：埋め込み部
２１７ ：平坦部
２１８ ：周縁部
２１９ ：下部電極
２２０ ：キャパシタ構造
２２１ ：表面絶縁膜
２２２ ：キャパシタコンタクト孔
２２３ ：第１層
２２４ ：第２層
２２５ ：第３層
２２６ ：ウエハ
３２１ ：第１キャパシタ部
３２２ ：第２キャパシタ部
３３１ ：第１ダイオード部
３３２ ：第２ダイオード部
Ｄ１ ：第１長手方向
Ｄ２ ：第２長手方向
Ｄｉ１ ：第１ツェナーダイオード
Ｄｉ２ ：第２ツェナーダイオード
Ｓ１ ：チップ部品
Ｓ１０ ：チップ部品
Ｓ２ ：チップ部品
Ｓ３ ：チップ部品
Ｓ４ ：チップ部品
Ｓ５ ：チップ部品
Ｓ６ ：チップ部品
Ｓ７ ：チップ部品
Ｓ８ ：チップ部品
Ｓ９ ：チップ部品
Ｔ１ ：厚さ
Ｔ６ ：厚さ
Ｗ１ ：幅
Ｗ２ ：幅
Ｗ３ ：幅
Ｗ４ ：幅
Ｗ５ ：幅
Ｗ６ ：幅
Ｘ ：第１方向
Ｙ ：第２方向
Ｚ ：第３方向
ｎ ：法線方向
θ１ ：角度
θ２ ：角度
θ３ ：角度

Claims (20)

  1. 第１主面およびその反対側の第２主面を有する基板と、
    前記基板の前記第１主面上に形成され、互いに離れている第１外部電極および第２外部電極と、
    前記基板の前記第１主面の法線方向から見た平面視において前記第１主面に形成されたキャパシタ部であって、前記第１主面に形成されたトレンチによって互いに分離された長手方向を有する複数の壁部を有し、少なくとも前記第１外部電極と前記第２外部電極との間に形成されたキャパシタ部と、
    前記壁部の上面および側面に沿って形成された第１本体部と、前記第１本体部から前記キャパシタ部の周囲に一体的に引き出された第１周囲部とを含む下部電極と、
    前記壁部の上面および側面に沿って前記下部電極上に形成され、前記キャパシタ部内の第２本体部と、前記第２本体部から前記第１周囲部上に一体的に引き出された第２周囲部とを含む容量膜と、
    前記容量膜上に形成された上部電極と、
    前記第１外部電極と前記下部電極とを電気的に接続する第１電極膜と、
    前記第２外部電極と前記上部電極とを電気的に接続する第２電極膜とを含み、
    前記第１周囲部および前記第２周囲部は、前記平面視において、前記上部電極の端縁よりも外側に引き出されており、前記上部電極の端縁よりも外側に位置する共通の端縁を有しており、
    前記壁部は、複数の柱単位で形成され、各前記柱単位は、前記平面視において、中央部と、前記中央部から互いに異なる３方向に延びる３つの凸部とを含み、前記壁部は、隣り合う前記柱単位の前記凸部同士の連結によって形成されている、チップ部品。
  2. 前記容量膜の前記第２周囲部は、前記平面視において、前記キャパシタ部を取り囲む環状に形成されている、請求項１に記載のチップ部品。
  3. 前記第１電極膜は、前記平面視において、前記キャパシタ部を取り囲み、前記第２外部電極側の一部が開放した開環状に形成され、前記下部電極の前記第１周囲部に接続された下部コンタクト部を含み、
    前記第２電極膜は、前記下部コンタクト部の内方領域において前記上部電極に接続された上部コンタクト部を含む、請求項１または２に記載のチップ部品。
  4. 前記半導体基板の前記第１主面には、前記平面視において、前記第１外部電極および前記第２外部電極の少なくとも一方に重なる領域に、キャパシタ以外の機能素子が形成されており、
    前記機能素子には、前記第１外部電極および前記第２外部電極が両端子として電気的に接続されている、請求項１～３のいずれか一項に記載のチップ部品。
  5. 前記基板は、半導体基板を含み、
    前記機能素子は、前記半導体基板の前記第１主面に形成された第１導電型のベース領域と、前記ベース領域に形成された第２導電型の不純物領域とを有するダイオードを含む、請求項４に記載のチップ部品。
  6. 前記ダイオードは、前記平面視において前記第１外部電極に重なる第１ダイオードと、前記平面視において前記第２外部電極に重なる第２ダイオードとを含み、
    前記第１ダイオードおよび前記第２ダイオードは、共通の前記ベース領域を介して接続された双方向ダイオードを形成している、請求項５に記載のチップ部品。
  7. 前記キャパシタ部は、前記平面視において、前記第１外部電極に重なる第１オーバーラップ部と、前記第２外部電極に重なる第２オーバーラップ部と、前記第１外部電極と前記第２外部電極との間の中間部とを含み、
    前記機能素子は、前記第１外部電極と前記第２外部電極との対向方向において前記キャパシタ部から離れた位置に配置されている、請求項４～６のいずれか一項に記載のチップ部品。
  8. 前記基板は、前記平面視において、前記第１主面を取り囲み、互いに対向する一対の第１側面および第２側面、ならびに互いに対向する一対の第３側面および第４側面を有する四角形状に形成された第１導電型の半導体基板であって、前記第１外部電極が前記第１側面側に配置され、前記第２外部電極が前記第２側面側に配置された半導体基板を含み、
    前記第１電極膜は、前記第１外部電極の下方領域において前記第１周囲部に接続された下部コンタクト部を含み、
    前記第２電極膜は、前記上部電極に接続された上部コンタクト部を含み、
    前記平面視において、前記下部コンタクト部と前記第１側面との間において前記半導体基板に形成された第２導電型の不純物領域を含む第１ダイオードと、
    前記平面視において、前記上部コンタクト部と前記第２側面との間において前記半導体基板に形成された第２導電型の不純物領域を含む第２ダイオードとを含み、
    前記第１電極膜は、前記第１ダイオードに接続された第１ダイオードコンタクト部を含み、
    前記第２電極膜は、前記第２ダイオードに接続された第２ダイオードコンタクト部を含む、請求項１～３のいずれか一項に記載のチップ部品。
  9. 前記第１ダイオードは、前記半導体基板の前記第１側面に沿って配列された複数の第１ダイオードを含む、請求項８に記載のチップ部品。
  10. 前記第２ダイオードは、前記半導体基板の前記第２側面に沿って配列された複数の第２ダイオードを含む、請求項８または９に記載のチップ部品。
  11. 前記第１外部電極は、前記平面視において、前記第１側面に沿う方向が長手方向である第１長辺、第２長辺、第１短辺および第２短辺を有する長方形状に形成されており、前記第１長辺が前記第１側面に近い長辺であり、その反対側の長辺が前記第２長辺であり、
    前記第１ダイオードは、前記第１外部電極の前記第１長辺に沿う第１外側周縁部に重なるように形成されている、請求項８～１０のいずれか一項に記載のチップ部品。
  12. 前記第２外部電極は、前記平面視において、前記半導体基板の前記第２側面に沿う方向が長手方向である第３長辺、第４長辺、第３短辺および第４短辺を有する長方形状に形成されており、前記第３長辺が前記第２側面に近い長辺であり、その反対側の長辺が第４長辺であり、
    前記第２ダイオードは、前記第２外部電極の前記第３長辺に沿う第２外側周縁部に重なるように形成されている、請求項１１に記載のチップ部品。
  13. 前記第１外部電極は、前記第２長辺に沿い、前記第１外側周縁部の反対側の第１内側周縁部を含み、
    前記第２外部電極は、前記第４長辺に沿い、前記第２外側周縁部の反対側の第２内側周縁部を含み、
    前記キャパシタ部は、前記平面視において、前記第１内側周縁部に重なる第１周縁部と、前記第２内側周縁部に重なる第２周縁部とを含む、請求項１２に記載のチップ部品。
  14. 前記第１電極膜は、前記第１外部電極の下方に形成され、前記第１ダイオードコンタクト部を有する第１ベース部と、前記第３側面および前記第４側面に沿う方向における前記キャパシタ部の両側に前記第１ベース部から分岐して延びる一対の第１延出部とを含む、請求項８～１３のいずれか一項に記載のチップ部品。
  15. 前記第２電極膜は、前記第２外部電極の下方に形成され、前記第２ダイオードコンタクト部を有する第２ベース部と、前記第２ベース部から前記一対の第１延出部の間の領域に延び、前記上部コンタクト部を有する第２延出部とを含む、請求項１４に記載のチップ部品。
  16. 前記下部コンタクト部は、前記一対の第１延出部のそれぞれに形成され、前記第３側面および前記第４側面に沿って延びる帯状の一対の第１下部コンタクト部と、前記第１ベース部において前記第１側面に沿って延びる帯状の第２下部コンタクト部とを含む、請求項１４または１５に記載のチップ部品。
  17. 前記一対の第１下部コンタクト部は、前記第２下部コンタクト部と一体的に形成され、前記第２下部コンタクト部の長手方向における一端部および他端部から前記第２外部電極へ向かって連続的に延びている、請求項１６に記載のチップ部品。
  18. 前記上部コンタクト部は、前記平面視において、前記第１外部電極に重なる領域を避けて形成されている、請求項８～１７のいずれか一項に記載のチップ部品。
  19. 前記キャパシタ部は、前記平面視において、前記長手方向が第１長手方向である前記壁部を含む第１キャパシタ部と、前記長手方向が前記第１長手方向に交差する第２長手方向である前記壁部を含む第２キャパシタ部とを含む、請求項１～１８のいずれか一項に記載のチップ部品。
  20. 前記第１長手方向および前記第２長手方向は、互いに直交する方向であり、
    互いに隣り合って形成された前記第１キャパシタ部および前記第２キャパシタ部を１つずつ含む、請求項１９に記載のチップ部品。
JP2021160040A 2021-09-29 2021-09-29 チップ部品 Pending JP2023049961A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021160040A JP2023049961A (ja) 2021-09-29 2021-09-29 チップ部品
CN202211083393.8A CN115915918A (zh) 2021-09-29 2022-09-06 芯片零件
US17/948,929 US20230101429A1 (en) 2021-09-29 2022-09-20 Chip parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021160040A JP2023049961A (ja) 2021-09-29 2021-09-29 チップ部品

Publications (1)

Publication Number Publication Date
JP2023049961A true JP2023049961A (ja) 2023-04-10

Family

ID=85721543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021160040A Pending JP2023049961A (ja) 2021-09-29 2021-09-29 チップ部品

Country Status (3)

Country Link
US (1) US20230101429A1 (ja)
JP (1) JP2023049961A (ja)
CN (1) CN115915918A (ja)

Also Published As

Publication number Publication date
US20230101429A1 (en) 2023-03-30
CN115915918A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
US10777360B2 (en) Chip capacitor and method for manufacturing the same
JP7461429B2 (ja) チップインダクタおよびその製造方法
US20230100252A1 (en) Chip parts
JP7323343B2 (ja) チップ部品
JP2017195321A (ja) チップコンデンサ
JP6795327B2 (ja) チップコンデンサ
JP6788847B2 (ja) キャパシタ
JP2023049961A (ja) チップ部品
JP2023049959A (ja) チップ部品
JP6925384B2 (ja) チップコンデンサ
JP7034678B2 (ja) キャパシター及び実装基板
JP2021028975A (ja) チップ部品
JP2023049963A (ja) チップ部品
JP2015022995A (ja) 複合電子部品
US20230098377A1 (en) Chip parts
JP7506515B2 (ja) チップ部品
CN111180205B (zh) 芯片电容器及芯片电容器的制造方法
US11342125B2 (en) Chip component
JP7067616B2 (ja) キャパシタおよびその製造方法
JP2023049964A (ja) チップ部品
JP2024067158A (ja) チップ部品
JP2015023247A (ja) 複合電子部品
JP2015022996A (ja) 複合電子部品