JP2024067158A - チップ部品 - Google Patents

Abstract

【課題】等価直列抵抗（ＥＳＲ）を低減することができるキャパシタ構造を含むチップ部品を提供する。
【解決手段】チップ部品１は、基板２と、キャパシタ構造２１と、キャパシタ構造２１によって囲まれた第１主面５を含み、第１主面５で露出した下部電極２３により形成され、互いに物理的に独立した複数の第１コンタクト部３９と、第１コンタクト部３９の周囲で露出した上部電極２５により形成された第２コンタクト部４０と、各第１コンタクト部３９に接続された複数の第１－１配線層４１、および第２コンタクト部４０に接続された第１－２配線層４２を含む第１配線層３４と、各第１－１配線層４１に一括して接続された第２－１配線層４５、第１－２配線層４２の引き出し部に接続された第２－２配線層４６を含む第２配線層３６とを含む。
【選択図】図３

Description

本開示は、チップ部品に関する。

特許文献１は、基板と、基板上に形成された第１導電体膜および第１パッド膜と、第１導電体膜上および第１パッド膜上に形成された誘電体膜と、誘電体膜上に形成され、第２接続領域および第２コンデンサ形成領域を含む第２導電体膜とを備える、チップコンデンサを開示している。第１導電体膜は、第１接続領域および第１コンデンサ形成領域を含む。第１導電体膜の第１接続領域には、第１外部電極が接合されており、第２導電体膜の第２接続領域には、第２外部電極が接合されている。

特開２０１７－１９５３２２号公報

本開示の一実施形態は、等価直列抵抗（ＥＳＲ）を低減することができるキャパシタ構造を含むチップ部品を提供する。

本開示の一実施形態に係るチップ部品は、第１主面およびその反対側の第２主面を有し、前記第１主面にキャパシタ領域が形成された基板と、前記キャパシタ領域に形成されたキャパシタ構造であって、トレンチと、前記トレンチ内に形成され、前記第２主面側から順に形成された第１導電部、誘電体部および第２導電部とを含むキャパシタ構造と、前記キャパシタ構造によって囲まれた前記第１主面を含み、当該第１主面で露出した前記第１導電部により形成され、互いに物理的に独立した複数の第１コンタクト部と、前記第１コンタクト部の周囲で露出した前記第２導電部により形成された第２コンタクト部と、前記第１主面上に形成された第１配線層であって、各前記第１コンタクト部に接続された複数の第１－１配線層、および前記第２コンタクト部に接続され、前記第２コンタクト部から前記キャパシタ領域の外側に引き出された引き出し部を有する第１－２配線層を含む第１配線層と、前記第１配線層上に形成された第２配線層であって、各前記第１―１配線層に一括して接続された第２－１配線層、前記第１－２配線層の前記引き出し部に接続された第２－２配線層を含む第２配線層とを含む。

図１は、本開示の第１実施形態に係るチップ部品の模式的な斜視図である。 図２は、前記チップ部品の模式的な平面図である。 図３は、前記チップ部品の模式的な断面図である。 図４は、前記チップ部品の内部構造を示す模式的な平面図である。 図５は、図４の二点鎖線Ｖで囲まれた部分の拡大図である。 図６は、図５の二点鎖線ＶＩで囲まれた部分の拡大図である。 図７は、前記チップ部品の内部構造を示す模式的な平面図である。 図８は、図７の二点鎖線ＶＩＩＩで囲まれた部分の拡大図である。 図９は、前記チップ部品の内部構造を示す模式的な平面図である。 図１０は、前記チップ部品の内部構造を示す模式的な平面図である。 図１１は、前記チップ部品の内部構造を示す模式的な平面図である。 図１２は、前記チップ部品の内部構造を示す模式的な平面図である。 図１３は、前記チップ部品の内部構造を示す模式的な平面図である。 図１４は、ＥＳＲの低減効果のシミュレーション評価で用いたパターン例を示す図である。 図１５は、前記シミュレーション評価の結果を示す図である。 図１６は、前記シミュレーション評価の結果を示す図である。 図１７は、本開示の第２実施形態に係るチップ部品の模式的な断面図である。 図１８は、本開示の第３実施形態に係るチップ部品の模式的な断面図である。

次に、本開示の実施形態を、添付図面を参照して詳細に説明する。添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。実施形態では「第１」、「第２」、「第３」等の文言が使用されるが、これらは説明順序を明確にするために各構造の名称に付された記号であり、各構造の名称を限定する趣旨で付されていない。

［チップ部品１の外観］
図１は、本開示の一実施形態に係るチップ部品１の模式的な斜視図である。図２は、チップ部品１の模式的な平面図である。図１および図２では、直方体形状を有するチップ部品１の幅方向が第１方向Ｙと定義され、チップ部品１の長手方向が第２方向Ｘと定義され、チップ部品１の厚さ方向が第３方向Ｚと定義されている。

チップ部品１は、直方体形状に形成されており、第２方向Ｘに沿う長さＬ１、第１方向Ｙに沿う幅Ｗ１および第３方向Ｚに沿う厚さＴ１を有している。長さＬ１は、たとえば０．４ｍｍ以上２ｍｍ以下であってもよい。幅Ｗ１は、たとえば、０．２ｍｍ以上２ｍｍ以下であってもよい。厚さＴ１は、たとえば、０．１ｍｍ以上０．５ｍｍ以下であってもよい。

チップ部品１は、サイズ呼称（長さＬ１（ｍｍ）×幅Ｗ１（ｍｍ））を用いて、たとえば、１６０８（１．６ｍｍ×０．８ｍｍ）チップ、１００５（１．０ｍｍ×０．５ｍｍ）チップ、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される小型の電子部品であってもよい。

チップ部品１は、基板２と、第１外部電極３と、第２外部電極４とを含む。

基板２は、チップ部品１の土台を形成している。互いに積層された複数の絶縁膜および金属膜等が基板２に支持されることによって、チップ部品１が構成されている。基板２は、チップ部品１とほぼ同じサイズを有する直方体形状である。基板２は、第１主面５、第２主面６および４つの側面７～１０を有している。第１主面５は、いわゆるチップ部品１の表面であり、第２主面６がチップ部品１の裏面である。４つの側面７～１０は、第１主面５の法線方向ｎから見た平面視（以下、単に「平面視」と呼ぶ）において、第１主面５を取り囲んでいる。４つの側面７～１０は、第２方向Ｘにおいて互いに対向する一対の第１側面７および第２側面８、ならびに第１方向Ｙにおいて互いに対向する一対の第３側面９および第４側面１０を含んでいてもよい。他の言い方では、第１方向Ｙに沿って互いに平行に延びる側面が、第１側面７および第２側面８であり、第２方向Ｘに沿って互いに平行に延びる側面が、第３側面９および第４側面１０であってもよい。第１側面７、第２側面８、第３側面９および第４側面１０は、それぞれ、第１端面、第２端面、第３端面および第４端面と言い換えてもよい。

第１外部電極３および第２外部電極４は、第１主面５に形成されている。第１外部電極３および第２外部電極４は、第２方向Ｘにおいて互いに離れている。この実施形態では、第１外部電極３および第２外部電極４は、チップ部品１の両端子を形成している。したがって、チップ部品１は、横型のチップ部品と称してもよい。横型のチップ部品１は、たとえば、実装基板に対してフリップチップボンディングすることによって使用することができる。また、第１外部電極３および第２外部電極４は、それぞれ、第１端子電極および第２端子電極と言い換えてもよいし、第１外部端子および第２外部端子と言い換えてもよい。

この実施形態では、平面視長方形状の第１主面５は、第２方向Ｘにおいて、第１側面７に近い第１端部１１と、第２側面８に近い第２端部１２とを有している。第１端部１１を覆うように第１外部電極３が配置され、第２端部１２を覆うように第２外部電極４が配置されている。第１外部電極３と第２外部電極４との間は、基板２の第１主面５上の絶縁性部分が露出した絶縁性の電極間スペース１３である。電極間スペース１３は、平面視四角形状であり、第２方向Ｘにおいて、第１外部電極３から第２外部電極４に至るまで、第１主面５の幅方向全体にわたって形成されている。第２方向Ｘにおける電極間スペース１３の長さ（第１外部電極３と第２外部電極４との距離Ｄ）は、たとえば、０．１ｍｍ以上０．５ｍｍ以下であってもよい。

第１外部電極３は、基板２の第１主面５上の領域であって、４つの側面７～１０から内側に間隔を空けて形成された領域に形成されている。これにより、第１外部電極３は、平面視において、基板２の第１主面５上の絶縁性部分が露出した絶縁性縁部１４によって取り囲まれている。絶縁性縁部１４は、電極間スペース１３を構成する絶縁膜と一体的な絶縁膜により形成されていてもよい。第１外部電極３は、平面視において、第１側面７に沿う方向が長手方向である長方形状に形成されている。なお、第１外部電極３は、基板２の第１側面７、第３側面９および第４側面１０にオーバーラップすることによって、基板２の側面７，９，１０を部分的に被覆していてもよい。

第２外部電極４は、基板２の第１主面５上の領域であって、４つの側面７～１０から内側に間隔を空けて形成された領域に形成されている。これにより、第２外部電極４は、平面視において、基板２の第１主面５上の絶縁性縁部１４によって取り囲まれている。第２外部電極４は、平面視において、第２側面８に沿う方向が長手方向である長方形状に形成されている。第２外部電極４は、基板２の第２側面８、第３側面９および第４側面１０にオーバーラップすることによって、基板２の側面８，９，１０を部分的に被覆していてもよい。

第１外部電極３の表面（第１電極面１５）および第２外部電極４の表面（第２電極面１６）には、凹凸構造１７が形成されている。凹凸構造１７は、第１主面５に向かって窪んだリセス１８と、リセス１８に対して突出した突出部１９とを含む。リセス１８は、格子状、網目状、ライン状または点状に形成されていてもよい。この実施形態では、リセス１８は網目状に形成されている。

突出部１９は、リセス１８に区画された複数の突出部１９を含む。複数の突出部１９は、各電極面１５，１６の中央部および周縁部にそれぞれ形成されている。各突出部１９は、平坦な外面を有していることが好ましい。各突出部１９の外面は、第１主面５に対して平行に形成されていることが好ましい。各突出部１９の平面形状は特定の形状に限定されない。各突出部１９は、平面視において三角形状、四角形状、五角形状、六角形状等の多角形状であってもよい。各突出部１９は、円形状または楕円形状であってもよい。この実施形態では、各電極面１５，１６には、比較的大きい平面面積を有する検査用突出部２０が形成されている。検査用突出部２０は、各電極面１５，１６の中央部に形成されることが好ましい。中央部の検査用突出部２０は、周縁部の突出部１９の平面面積を超える平面面積を有している。検査用突出部２０は、チップ部品１の電気的特性を検査する際にプローブの先端部が当接される当接部として使用される。検査用突出部２０は、各電極面１５，１６の中央部に代えて、各電極面１５，１６の周縁部に形成されていてもよい。

［チップ部品１の断面構造］
図３は、チップ部品１の模式的な断面図である。図３に表示された各構成要素の寸法、および構成要素相互の寸法比率は、図１および図２に表示された各構成要素の寸法、および構成要素相互の寸法比率と一致するものではない。図３は、チップ部品１の断面構造の明確化のため、当該断面構造を模式化して示している。

基板２は、シリコン基板等の半導体基板であってもよく、その他、セラミックス基板、ガラス基板等の絶縁性基板であってもよい。この実施形態では、基板２は、シリコン基板であり、具体的には、ｐ型不純物を含有するｐ型シリコン基板である。基板２の厚さは、たとえば、２００μｍ以上６００μｍ以下であってもよい。

基板２には、基板２の第１主面５から露出するようにｐ型のベース領域２９が形成されている。この実施形態では、基板２の第１主面５から第２主面６までの基板２の厚さ方向全体にわたってｐ型不純物が導入されている。これにより、ベース領域２９が基板２の全域に形成されており、かつ、基板２がｐ型基板と見なせる態様とされている。基板２の比抵抗は、ｐ型不純物の導入によって５ｍΩ・ｃｍ程度とされていてもよい。

基板２には、キャパシタ構造２１が形成されている。キャパシタ構造２１は、基板２の第１主面５側に選択的に形成されている。キャパシタ構造２１は、トレンチ２２と、第１導電部の一例としての下部電極２３と、誘電体部の一例としての容量膜２４と、第２導電部の一例としての上部電極２５とを含む。キャパシタ構造２１は、上下方向において上部電極２５および下部電極２３によって容量膜２４が挟まれた３層構造を有している。この３層構造は、トレンチ２２の内部に形成されている。下部電極２３および上部電極２５は、図３の紙面上下方向に基づいて「下部電極」および「上部電極」と称されている。たとえば、チップ部品１をフリップチップボンディングした状態では下部電極２３が上側であり、上部電極２５が下側である。この場合には、下部電極２３および上部電極２５は、それぞれ、「上部電極」および「下部電極」と称されてもよい。下部電極２３および上部電極２５は、それぞれ、「第１キャパシタ電極（第２キャパシタ電極）」および「第２キャパシタ電極（第１キャパシタ電極）」と称されてもよい。

トレンチ２２は、基板２の一部を第１主面５側から除去することにより形成されている。トレンチ２２は、断面視において複数のトレンチ２２を含む。基板２には、断面視において複数のトレンチ２２で挟まれ、トレンチ２２の底部に対して突出した複数の凸部２６が形成されている。凸部２６の高さＨ（トレンチ２２の深さ）は、たとえば、１０μｍ以上５０μｍ以下であってもよい。トレンチ２２の幅Ｗ２は、たとえば、０．５μｍ以上５μｍ以下であってもよい。

凸部２６は、キャパシタ凸部２７と、コンタクト凸部２８とを含んでいてもよい。キャパシタ凸部２７は、キャパシタ構造２１の一部を形成する。トレンチ２２と凸部２６の凹凸構造によりトレンチ型のキャパシタ構造２１が形成されている。コンタクト凸部２８は、キャパシタ構造２１への電気的なコンタクトを提供する。この実施形態では、コンタクト凸部２８は、キャパシタ構造２１の下部電極２３に対する電気的なコンタクトのためのスペースを提供する。

下部電極２３は、この実施形態では、基板２への不純物導入により形成された不純物領域である。具体的には、下部電極２３は、基板２（半導体基板）の反対導電型を有する不純物領域であり、この実施形態では、ｎ型不純物領域である。下部電極２３は、少なくとも、凸部２６の幅方向および高さ方向それぞれにおける凹凸形状に一致している。この実施形態では、下部電極２３は、トレンチ２２の内面および第１主面５（凸部２６の表面）の表層部に形成されている。下部電極２３は、基板２の周縁において第１～第４側面７～１０に達する端部を有していてもよい。下部電極２３の端部は、基板２の第１～第４側面７～１０のうちの少なくとも１つの側面から露出していてもよい。

下部電極２３は、トレンチ２２の内面および第１主面５として露出する一方面と、前記一方面から等距離にある他方面とを有する一定幅の不純物拡散電極として形成されている。言い換えれば、下部電極２３は、トレンチ２２の側面および底面、ならびに第１主面５に沿って一定の厚さを有している。下部電極２３の厚さは、たとえば、１００００Å以上４００００Å以下（１μｍ以上４μｍ以下）であってもよい。これにより、凸部２６の内部には、上方および両側の側方の３方から下部電極２３により囲まれたベース領域２９が形成されている。

容量膜２４は、下部電極２３の形状に倣って形成されており、凸部２６の幅方向および高さ方向それぞれにおける凹凸形状に一致している。容量膜２４は、下部電極２３を被覆している。容量膜２４は、基板２の周縁において第１～第４側面７～１０に達する端部を有していてもよい。容量膜２４の端部は、基板２の第１～第４側面７～１０のうちの少なくとも１つの側面と面一であってもよい。

容量膜２４は、たとえば、ＳｉＯ_２膜やＳｉＮ膜であってもよいし、これらの積層膜であってもよい。たとえば、ＳｉＯ_２／ＳｉＮ積層膜、ＳｉＯ_２／ＳｉＮ／ＳｉＯ_２積層膜であってもよい。この実施形態では、容量膜２４は、ＳｉＮ膜である。また、容量膜２４は、ＯＮ膜やＯＮＯ膜であってもよいし、これらの積層膜であってもよい。さらに、容量膜２４は、高誘電材料（Ｈｉｇｈ－ｋ材料）からなる絶縁膜であってもよい。高誘電材料としては、たとえば、酸化アルミニウム（Ａｌ_２Ｏ_３）、五酸化タンタル（Ｔａ_２Ｏ_５）、五酸化チタン（Ｔｉ_３Ｏ_５）、酸化ハフニウム（ＨｆＯ_２）の他、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸バリウムストロンチウム（Ｂａ_ｘＳｒ_１－ｘ）ＴｉＯ_３等のペロブスカイト化合物が挙げられる。また、容量膜２４の厚さは、たとえば、１００Å以上１０００Å以下（１０ｎｍ以上１００ｎｍ以下）であってもよい。

上部電極２５は、トレンチ２２に埋め込まれ、かつ基板２の第１主面５に沿って形成されている。上部電極２５は、トレンチ２２に埋め込まれた埋め込み部３０と、埋め込み部３０の上端に連結され、基板２の第１主面５に沿って平坦に形成された平坦部３１とを一体的に含む。

上部電極２５は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。この実施形態では、上部電極２５は、ポリシリコン層である。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、上部電極２５（平坦部３１）の厚さは、たとえば、４０００Å以上１００００Å以下（４００ｎｍ以上１０００ｎｍ以下）であってもよい。

基板２の第１主面５上には、多層配線構造３２が形成されている。多層配線構造３２は、複数の絶縁層と、複数の配線層とを含む。第１主面５から順に絶縁層および配線層が交互に積層されることにより多層配線構造３２が形成されている。この実施形態では、多層配線構造３２は、絶縁層２層と、配線層２層とを含む。具体的には、多層配線構造３２は、第１絶縁層３３、第１配線層３４、第２絶縁層３５および第２配線層３６を含む。

第１絶縁層３３は、第１主面５に形成され、キャパシタ構造２１を被覆している。第１絶縁層３３は、たとえば、ＳｉＯ_２膜やＳｉＮ膜であってもよい。この実施形態では、第１絶縁層３３は、ＳｉＯ_２膜である。第１絶縁層３３の厚さは、たとえば、５０００Å以上２００００Å以下であってもよい。第１絶縁層３３には、第１－１コンタクト開口３７および第１－２コンタクト開口３８が形成されている。第１－１コンタクト開口３７は、コンタクト凸部２８上に形成され、第１絶縁層３３および容量膜を貫通している。第１－１コンタクト開口３７から、コンタクト凸部２８の表層部に形成された下部電極２３の一部（第１コンタクト部３９）が露出している。第１－２コンタクト開口３８は、上部電極２５の平坦部３１上に形成され、第１絶縁層３３を貫通している。第１－２コンタクト開口３８から、上部電極２５の平坦部３１（第２コンタクト部４０）が露出している。

第１配線層３４は、第１絶縁層３３上に形成されている。第１配線層３４は、たとえば、Ａｌを含む材料であってもよい。第１配線層３４の材料としては、たとえば、ＡｌＣｕ、ＡｌＳｉＣｕ等が挙げられるが、ＡｌＣｕが好ましい。第１配線層３４の厚さは、たとえば、１００００Å以上２００００Å以下であってもよい。第１配線層３４は、互いに電気的かつ物理的に分離された第１－１配線層４１および第１－２配線層４２を含む。第１－１配線層４１は、第１－１コンタクト開口３７を介して、トレンチ２２から横方向に外れたコンタクト凸部２８において下部電極２３（第１コンタクト部３９）に接続されている。第１－２配線層４２は、第１－２コンタクト開口３８を介して、トレンチ２２の上方領域において上部電極２５（第２コンタクト部４０）に接続されている。

第２絶縁層３５は、第１絶縁層３３上に形成され、第１配線層３４を被覆している。第２絶縁層３５は、たとえば、ＳｉＯ_２膜やＳｉＮ膜であってもよい。この実施形態では、第２絶縁層３５は、ＳｉＯ_２膜である。第２絶縁層３５の厚さは、たとえば、１００００Å以上２００００Å以下であってもよい。第２絶縁層３５には、第２－１コンタクト開口４３および第２－２コンタクト開口４４が形成されている。第２－１コンタクト開口４３から第１－１配線層４１が露出し、第２－２コンタクト開口４４から第１－２配線層４２が露出している。

第２配線層３６は、第２絶縁層３５上に形成されている。第２配線層３６は、たとえば、Ａｌを含む材料であってもよい。第２配線層３６の材料としては、たとえば、ＡｌＣｕ、ＡｌＳｉＣｕ等が挙げられるが、ＡｌＣｕが好ましい。第２配線層３６は、第１配線層３４よりも厚いことが好ましい。第２配線層３６の厚さは、たとえば、１００００Å以上２００００Å以下であってもよい。第２配線層３６を比較的厚く形成することにより、トレンチ型のキャパシタ構造２１の表面構造に起因して多層配線構造３２に引き継がれる段差を緩和することができる。

第２配線層３６は、互いに電気的かつ物理的に分離された第２－１配線層４５および第２－２配線層４６を含む。第２－１配線層４５は、第２－１コンタクト開口４３を介して第１－１配線層４１に接続されている。第２－２配線層４６は、第２－２コンタクト開口４４を介して第１－２配線層４２に接続されている。

基板２上には、さらに、表面絶縁層４７が形成されている。表面絶縁層４７は、第２配線層３６を被覆している。表面絶縁層４７は、たとえば、ＳｉＯ_２膜やＳｉＮ膜であってもよい。表面絶縁層４７の厚さは、たとえば、１００００Å以上１５０００Å以下（１μｍ以上１.５μｍ以下）であってもよい。

表面絶縁層４７上には、表面保護層４８が形成されている。表面保護層４８は、たとえば、ポリイミド膜等の樹脂膜であってもよい。表面保護層４８の厚さは、たとえば、２００００Å以上１０００００Å以下（２μｍ以上１０μｍ以下）であってもよい。表面保護層４８は、チップ部品１の表面において電極間スペース１３および絶縁性縁部１４として露出している。

表面絶縁層４７および表面保護層４８には、第２－１配線層４５の一部を第１パッド４９として露出させる第１パッド開口５０が形成されている。また、表面絶縁層４７および表面保護層４８には、第２－２配線層４６の一部を第２パッド５１として露出させる第２パッド開口５２が形成されている。

第１パッド４９には、第１パッド４９を選択的に被覆する第１被覆部５３が形成されている。第２パッド５１には、第２パッド５１を選択的に被覆する第２被覆部５４が形成されている。第１被覆部５３および第２被覆部５４は、表面絶縁層４７と同じ材料からなっていてもよい。第１被覆部５３および第２被覆部５４は、第１外部電極３の第１電極面１５および第２外部電極４の第２電極面１６に形成されたリセス１８と同じパターンで形成されていてもよい。

第１パッド開口５０内には、第１外部電極３が形成されている。第１外部電極３は、第１パッド開口５０内において第１パッド４９に接続されている。第２パッド開口５２内には、第２外部電極４が形成されている。第２外部電極４は、第２パッド開口５２内において第２パッド５１に接続されている。第１外部電極３および第２外部電極４は、たとえば、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。また、これらの積層膜は、めっき成長によって形成されためっき層であってもよい。

基板２の第１～第４側面７～１０には、側壁絶縁層５５が形成されている。側壁絶縁層５５は、基板２の周囲全体にわたって第１～第４側面７～１０に形成されている。側壁絶縁層５５は、図３では、第２絶縁層３５と一体的に形成されているが、表面絶縁層４７と一体的に形成されていてもよい。

［チップ部品１の内部平面構造］
図４～図１３は、チップ部品１の内部構造を示す模式的な平面図である。図３ではキャパシタ構造２１および多層配線構造３２の複数の構成要素の積層順序、複数の構成要素の相互の物理的・電気的な接続関係を主に示していた。図４～図１３は、キャパシタ構造２１および多層配線構造３２の各構成要素の平面構造をより詳細に示している。

以下では、図４～図１３を参照して、キャパシタ構造２１および多層配線構造３２の平面構造を順に説明する。

（１）トレンチ２２の平面構造
図４～図６は、主に、キャパシタ構造２１のトレンチ２２の平面構造を示している。図５は、図４の二点鎖線Ｖで囲まれた部分の拡大図である。図６は、図５の二点鎖線ＶＩで囲まれた部分の拡大図である。

図４を参照して、基板２の第１主面５には、キャパシタ構造２１が形成されたキャパシタ領域５６が形成されている。キャパシタ領域５６は、この実施形態では、電極間スペース１３および第１外部電極３の下方スペースに跨って形成されている。キャパシタ領域５６は、平面視において、電極間スペース１３および第１外部電極３に覆われている。

第２外部電極４は、平面視において、キャパシタ領域５６の上方スペースから横方向に離れた位置に配置され、基板２の厚さ方向（第３方向Ｚ）においてキャパシタ領域５６を覆っていない。第１主面５において、第２外部電極４の下方スペースは、キャパシタ領域５６の外側である外側領域５７であってもよい。また、キャパシタ領域５６および外側領域５７は、それぞれ、素子が形成されたアクティブ領域と、素子が形成されていないノンアクティブ領域と言い換えられてもよい。

キャパシタ領域５６では、基板２の第１主面５側の部分が選択的に除去されることによって、ストライプ状のトレンチ２２が形成されている。図４～図６では、キャパシタ領域５６においてトレンチ２２が形成された部分にハッチングが付され、凸部２６として残る部分が白色で示されている。

キャパシタ領域５６を除く領域においてトレンチ２２が形成されていない部分は、基板本体部５８と称されてもよい。基板本体部５８は、図４～図６に白色で示されるように、平面視においてキャパシタ領域５６を取り囲む枠状に形成されている。この実施形態では、基板本体部５８は、図４の第２方向Ｘの右側に第２外部電極４に対向する幅広なスペースを有する一方、第２方向Ｘの左側においては、第１外部電極３を３方（紙面上下および左側）から平面視で取り囲んでいる。

この実施形態では、複数のコンタクト凸部２８と、複数のキャパシタ凸部２７とにより複数の凸部２６がキャパシタ領域５６に形成されている。

複数のコンタクト凸部２８は、キャパシタ領域５６において互いに間隔を規則的に空けて配列されている。複数のコンタクト凸部２８は、この実施形態では、平面視行列状に配列されている。図示は省略するが、複数のコンタクト凸部２８は、平面視において、千鳥状に配列されていてもよいし、ストライプ状に配列されていてもよい。各コンタクト凸部２８の表面（第１主面５）には、下部電極２３の一部が第１コンタクト部３９として露出している。複数の第１コンタクト部３９は、平面視において互いに物理的に独立しているが、基板２の内部に拡散した下部電極２３を介して互いに電気的に接続されている（図３参照）。

各第１コンタクト部３９の周囲に張り巡らすように形成された複数のトレンチ２２は、キャパシタ構造２１のキャパシタ凸部２７を形成している。キャパシタ凸部２７は、複数のトレンチ２２に挟まれることにより形成されている。各キャパシタ凸部２７は、この実施形態では壁状に形成されており、壁部５９と称されてもよい。複数の壁部５９は、それぞれ、第１方向Ｙに沿う長手方向を有しており、平面視でストライプ状に形成されている。複数の壁部５９は、キャパシタ領域５６の全体にわたって形成されている。

図５を参照して、複数の壁部５９は、複数の第１壁部６０と、複数の第２壁部６１とを含む。第１壁部６０は、図４にも示している。

図４を参照して、第１壁部６０は、第１方向Ｙにおいて基板本体部５８の端から端まで延びており、一端６２および他端６３が基板本体部５８の内壁に接続されている。複数の第１壁部６０は、第２方向Ｘにおいて隣り合う第１コンタクト部３９の間に間隔を空けて配列されている。

図５では、第２方向Ｘにおいて隣り合う第１コンタクト部３９と第１コンタクト部３９との間に５本の第１壁部６０が設けられている。５本の第１壁部６０のうち両端の２本の第１壁部６４は、第１方向Ｙにおいて、複数の第１コンタクト部３９に跨って形成されている。これにより、両端の２本の第１壁部６４は、複数の第１コンタクト部３９（コンタクト凸部２８）の側部６５を形成している。言い換えれば、第１方向Ｙに沿って延びる一対の第１壁部６４の間に複数の第１コンタクト部３９が第１方向Ｙに沿って間隔を空けて配列され、各第１コンタクト部３９が一対の第１壁部６４と一体的に形成されている。

複数の第２壁部６１は、第１方向Ｙに隣り合う複数の第１コンタクト部３９同士を連結している。この実施形態では、第２方向Ｘにおいて隣り合う一対の両端の第１壁部６４に挟まれた第２壁部６１により、複数の第１コンタクト部３９が第１方向Ｙに沿って連結されている。

第１壁部６０および第２壁部６１の反対パターンとして、複数のトレンチ２２は、複数の連続トレンチ６６と、複数の分断トレンチ６７とを含む。

連続トレンチ６６は、複数の第１コンタクト部３９に跨るように第１方向Ｙに沿って基板本体部５８の端から端まで延び、第１壁部６０を形成している。分断トレンチ６７は、第１方向Ｙに沿って配列された第１コンタクト部３９ごとに分断され、隣り合う第１コンタクト部３９の間において第１方向Ｙに沿って延び、第２壁部６１を形成している。

次に、図６を参照して、壁部５９の具体的な構造について説明する。図６で示す壁部５９の具体的な構造は、前述の第１壁部６０および第２壁部６１のいずれにも適用されてもよい。

壁部５９は、複数の柱単位６８で形成されている。ここで、「壁部５９が複数の柱単位６８で形成されている」とは、たとえば、平面視において、互いに同一形状の柱状物（この実施形態では、柱単位６８）が連なってライン状の壁部５９を形成していることを意味していてもよい。言い換えれば、壁部５９自体は柱状に形成されていないが、図６に破線で示すように、壁部５９を仮想線によって互いに同一形状の柱単位６８に分割することができる。したがって、互いに隣り合う柱単位６８の凸部７０同士の境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、隣り合う凸部７０同士が、基板２の素材部分を介して一体的に繋がっている。

各柱単位６８は、平面視において、中央部６９と、中央部６９から互いに異なる３方向に延びる３つの凸部７０とを含む。壁部５９は、隣り合う柱単位６８の凸部７０同士の連結によって形成されている。より具体的には、各柱単位６８において、各凸部７０は、隣り合う凸部７０との間に１２０°の角度θ_１，θ_２，θ_３を形成し、かつ中央部６９において隣り合う凸部７０と交差している。

なお、角度θ_１，θ_２，θ_３は、この実施形態では、互いに１２０°で等しいが、これらは互いに異なっていてもよい。たとえば、後述する第２凸部７５と第３凸部７６との間の角度θ_３が１６０°であり、第１凸部７４と第２凸部７５との間の角度θ_１および第１凸部７４と第３凸部７６との間の角度θ_２が共に１００°であってもよい。

また、この実施形態では、複数の壁部５９のうち、互いに隣り合う一対の壁部５９を一方壁部８６および他方壁部８７と称してもよい。

一方壁部８６は、第１方向Ｙに延び、かつ基板本体部５８に連結された第１主部７２と、第２方向Ｘに延び、第１方向Ｙに沿って櫛歯状に配列された第１枝部７３とを含む。各第１枝部７３は、一方壁部８６の各柱単位６８の凸部７０のうちの第１凸部７４によって形成されている。

一方壁部８６の各柱単位６８の凸部７０は、第１凸部７４以外の第２凸部７５および第３凸部７６を含んでいる。第１主部７２は、隣り合う柱単位６８の第２凸部７５と第３凸部７６との連結によって形成されている。つまり、この実施形態では、第１方向Ｙに沿って第２凸部７５および第３凸部７６が交互に配置され、全体として、平面視において波形（ジグザグ形）の第１主部７２が形成されている。

第１主部７２の一端７７および他端（図６では図示せず）を形成する凸部７０は、基板本体部５８に連結されている。より具体的には、基板本体部５８と第１主部７２との境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、基板本体部５８と第１主部７２が、基板２の素材部分を介して一体的に繋がっている。一端７７は、図５の一端６２であってもよい。

他方壁部８７は、第１方向Ｙに延び、かつ基板本体部５８に連結された第２主部７８と、第１主部７２に向かって延び、櫛歯状の第１枝部７３に噛み合う櫛歯状の第２枝部７９とを含む。各第２枝部７９は、他方壁部８７の各柱単位６８の凸部７０のうちの第４凸部８０によって形成されている。

一方、他方壁部８７の各柱単位６８の凸部７０は、第４凸部８０以外の第５凸部８１および第６凸部８２を含んでいる。第２主部７８は、隣り合う柱単位６８の第５凸部８１と第６凸部８２との連結によって形成されている。つまり、この実施形態では、第１方向Ｙに沿って第５凸部８１および第６凸部８２が交互に配置され、全体として、平面視において波形（ジグザグ形）の第２主部７８が形成されている。

第２主部７８の一端７７および他端（図６では図示せず）を形成する凸部７０は、基板本体部５８に連結されている。より具体的には、基板本体部５８と第２主部７８との境界部において、基板２の素材部分（この実施形態では、半導体部分）が連続している。これにより、基板本体部５８と第２主部７８が、基板２の素材部分を介して一体的に繋がっている。

そして、この実施形態では、櫛歯状に噛み合う一方壁部８６および他方壁部８７からなる一対の壁部５９が、第２方向Ｘに沿って順に形成されている。つまり、第２方向Ｘに沿って、一方壁部８６および他方壁部８７が交互に配列されている。一方壁部８６と他方壁部８７との間には、トレンチ２２が形成されている。トレンチ２２は、基板２の素材が除去された部分であって、壁部５９および基板本体部５８に囲まれた部分である。

トレンチ２２は、この実施形態では、第１トレンチ８４および第２トレンチ８５を含んでいてもよい。第１トレンチ８４は、櫛歯状に噛み合う一方壁部８６と他方壁部８７との間に形成され、かつ葛折状に形成されていてもよい。第２トレンチ８５は、櫛歯と反対側の面を介して対向する一方壁部８６と他方壁部８７との間に形成され、かつ波形（ジグザグ形）に形成されていてもよい。

（２）第１コンタクト部３９および第２コンタクト部４０の平面構造
図７および図８は、主に、キャパシタ構造２１の第１コンタクト部３９および第２コンタクト部４０の平面構造を示している。図８は、図７の二点鎖線ＶＩＩＩで囲まれた部分の拡大図である。図７および図８では、上部電極２５（平坦部３１）にハッチングが付され、当該上部電極２５を透視して見えるトレンチ２２が破線で示されている。

図３、図７および図８を参照して、キャパシタ構造２１の上部電極２５は、基板２の第１主面５に沿って平坦に形成された平坦部３１を有している。平坦部３１は、第１配線層３４と上部電極２５との接続のためのスペースである第２コンタクト部４０を提供する。

第２コンタクト部４０は、この実施形態では、平面視において、行列状に配列された第１コンタクト部３９を取り囲む格子状に形成されている。たとえば、第２コンタクト部４０は、複数の縦方向部８８と、複数の横方向部８９とが交差することにより形成されていてもよい。縦方向部８８は、第２方向Ｘにおいて隣り合う第１コンタクト部３９の間の領域を第１方向Ｙに沿ってライン状に延びている。横方向部８９は、第１方向Ｙにおいて隣り合う第１コンタクト部３９の間の領域を第２方向Ｘに沿ってライン状に延びている。

第２コンタクト部４０は、キャパシタ領域５６の全体にわたって形成され、外側領域５７に形成されていない。第２コンタクト部４０は、キャパシタ領域５６の外周縁にほぼ一致する外周縁９０を有しており、当該外周縁９０は、第３側面９から第４側面１０へ向かって、キャパシタ領域５６と外側領域５７との境界部に沿って基板２を横切っていてもよい。外側領域５７では、第１主面５上に、容量膜２４と、容量膜２４に直接積層された第１絶縁層３３との積層構造が形成されていてもよい。

第２コンタクト部４０は、第１コンタクト部３９に重なる部分に分離開口９１を有している。分離開口９１は、第１コンタクト部３９と第２コンタクト部４０との電気的な接続を分離するための開口である。図８を参照して、第１コンタクト部３９と第２コンタクト部４０とは、分離開口９１の内縁に沿って環状に露出する容量膜２４により電気的に分離されている。

分離開口９１は、各第１コンタクト部３９に１つずつ形成されている。分離開口９１は、第１コンタクト部３９の外周縁（図５の側部６５を含む周縁部）よりも内側の領域を露出させる環状に形成されている。分離開口９１の内縁に沿って露出する容量膜２４の中央部に第１－１コンタクト開口３７が形成され、第１－１コンタクト開口３７から第１コンタクト部３９が露出している。

図８を参照して、キャパシタ構造２１は、複数の単位セル９２に区分されていてもよい。複数の単位セル９２は、第２コンタクト部４０の格子の中心線９３によって囲まれ、当該中心線９３よりも内側のキャパシタ構造２１および当該内側のキャパシタ構造２１に囲まれた１つの第１コンタクト部３９を含む。第２コンタクト部４０の中心線９３は、たとえば、縦方向部８８および横方向部８９のそれぞれ幅方向中央を通る直線であってもよい。

単位セル９２は、中央部に配置された１つの第１コンタクト部３９と、当該第１コンタクト部３９の周囲に形成されたキャパシタ構造２１とを含む。各単位セル９２のキャパシタ構造２１は、概念的に隣り合う単位セル９２のキャパシタ構造２１と区別されているが、物理的かつ電気的には隣り合う単位セル９２のキャパシタ構造２１は互いに連続している。

各単位セル９２におけるキャパシタ構造２１の占有率は、８０％以上であってよい。たとえば、各単位セル９２の第２方向Ｘに沿う辺を第１辺９４と定義し、第１方向Ｙに沿う辺を第２辺９５と定義する。各単位セル９２の面積Ｓ_Ｕは、第１辺９４の長さＬ１×第２辺９５の長さＬ２により求められる。この面積Ｓ_Ｕに対するキャパシタ構造２１の占有率が８０％以上であってもよい。キャパシタ構造２１の面積Ｓ_Ｃは、単位セル９２において第１コンタクト部３９の面積Ｓ_ＣＯＮを除いた面積であってもよい。第１コンタクト部３９が幾何学図形ではなく不整形の有機的図形である場合、第１コンタクト部３９の面積Ｓ_ＣＯＮは近似値として求められてもよい。たとえば、図８に示すように第１コンタクト部３９の外周縁に沿う直線（図８の一点鎖線）により区画された四角形９６の面積を近似値と使用してもよいし、分離開口９１の開口面積を近似値として使用してもよい。

各単位セル９２の第１長さＬ１は、５μｍ以上２５μｍ以下であってもよい。各単位セル９２の第２長さＬ２は、５μｍ以上２５μｍ以下であってもよい。好ましくは、第１長さＬ１が５μｍ以上２５μｍ以下であり、かつ第２長さＬ２が５μｍ以上２５μｍ以下であってもよい。さらに好ましくは、第１長さＬ１が第２長さＬ２よりも長く、第１長さＬ１が２０μｍ以上２５μｍ以下であり、第２長さＬ２が１５μｍ以上２０μｍ以下であってもよい。

また、図８に示すように、平面視において２×２の行列状に配列された複数の第１コンタクト部３９に着目したとき、第２方向Ｘに沿う第１コンタクト部３９の間の第１距離Ｄ１は５μｍ以上２５μｍ以下であってもよい。また、第１方向Ｙに沿う第１コンタクト部３９の間の第２距離Ｄ２は５μｍ以上２５μｍ以下であってもよい。好ましくは、第１距離Ｄ１が５μｍ以上２５μｍ以下であり、かつ第２距離Ｄ２が５μｍ以上２５μｍ以下であってもよい。さらに好ましくは、第１距離Ｄ１が第２距離Ｄ２よりも長く、第１距離Ｄ１が１０μｍ以上２０μｍ以下であり、第２長さＬ２が５μｍ以上１５μｍ以下であってもよい。第１距離Ｄ１および第２距離Ｄ２の始点および終点は、各第１コンタクト部３９の中心（重心）の位置であってもよい。

（３）第１配線層３４の平面構造およびコンタクトレイアウト
図９は、主に、第１コンタクト部３９および第２コンタクト部４０に対するコンタクトレイアウト、つまり第１－１コンタクト開口３７および第１－２コンタクト開口３８の平面レイアウトを示している。図１０は、主に、多層配線構造３２の第１配線層３４の平面構造を示している。

図９において、ハッチングが付された領域は、第１－１コンタクト開口３７および第１－２コンタクト開口３８の形状に一致している。格子状の大きなハッチング領域が第１－２コンタクト開口３８であり、当該格子の窓部分に１つずつ設けられた四角形状のハッチング領域が第１－１コンタクト開口３７である。図９において、ハッチング領域を除く白色の領域は第１絶縁層３３の形状に一致している。

図１０において、ハッチングが付された領域は、第１－１配線層４１および第１－２配線層４２の形状に一致している。基板２のほぼ全面を覆う大きなハッチング領域が第１－２配線層４２であり、第１－２の内部に点在する四角形状のハッチング領域が第１－１配線層４１である。図１０において、ハッチング領域を除く白色の領域は第１絶縁層３３の形状に一致している。

図３および図９を参照して、基板２の第１主面５上には、上部電極２５を被覆する第１絶縁層３３が形成されている。第１絶縁層３３は、上部電極２５の平坦部３１の上面を被覆し、かつ平坦部３１の側面を被覆している。この実施形態では、第１絶縁層３３は、第１主面５の全体を覆うように形成されており、第１～第４側面７～１０に一致する端縁９７を有している。図３に示すように分離開口９１の内側においては、容量膜２４上に第１絶縁層３３が直接積層されている。分離開口９１内において平坦部３１の側面が第１絶縁層３３により完全に被覆されるので、平坦部３１と第１－１配線層４１との接触を防止し、これらが電気的に分離される。

第１絶縁層３３には、第１－１コンタクト開口３７および第１－２コンタクト開口３８が形成されている。第１－２コンタクト開口３８は、第２コンタクト部４０の形状とほぼ一致する格子状に形成されている。第１絶縁層３３は、第１－２コンタクト開口３８を取り囲み、外側領域５７を被覆する外側部９８と、第１－２コンタクト開口３８の内部に行列状に配列され、第１コンタクト部３９を１つずつ被覆する内側部９９とを含む。

第１－２コンタクト開口３８は、第２コンタクト部４０の外周縁１００よりも内側に間隔を隔てた位置に外周縁１０１を有している。第１－１コンタクト開口３７は、第１絶縁層３３の内側部９９に１つずつ形成されている。第１－１コンタクト開口３７から、第１コンタクト部３９がそれぞれ独立して露出している。

図３および図１０を参照して、第１絶縁層３３上には、第１配線層３４が形成されている。第１配線層３４は、第１－１配線層４１と、第１－２配線層４２とを含む。

第１－１配線層４１は、各第１コンタクト部３９に１つずつ形成され、第１－１コンタクト開口３７を介して第１コンタクト部３９に接続されている。この実施形態では、複数の第１－１配線層４１が、平面視行列状に配列されている。

第１－２配線層４２は、第１主面５のほぼ全体に形成されている。第１－２配線層４２は、第１－２コンタクト開口３８を介して第２コンタクト部４０に接続されている。第１－２配線層４２は、キャパシタ領域５６上において格子状に形成され、第２コンタクト部４０に接続された本体部１０２と、本体部１０２から外側領域５７に引き出された引き出し部１０３とを一体的に有している。本体部１０２には、各第１－１配線層４１に対応する位置に開口１０４が１つずつ形成されている。各第１－１配線層４１と各開口１０４の周縁との間には環状のギャップ１０５が形成されている。ギャップ１０５は、第１－１配線層４１と第１－２配線層４２との間を電気的に分離する。

（４）第２配線層３６の平面構造およびコンタクトレイアウト
図１１は、主に、第１－１配線層４１および第１－２配線層４２に対するコンタクトレイアウト、つまり第２－１コンタクト開口４３および第２－２コンタクト開口４４の平面レイアウトを示している。図１２は、主に、多層配線構造３２の第２配線層３６の平面構造を示している。図１１において、ハッチングが付された領域は、第２－１コンタクト開口４３および第２－２コンタクト開口４４の形状に一致している。図１２において、ハッチングが付された領域は、第２－１配線層４５および第２－２配線層４６の形状に一致している。

図３および図１１を参照して、第１絶縁層３３上には、第１配線層３４を被覆する第２絶縁層３５が形成されている。第２絶縁層３５は、第１主面５の全体を覆うように形成されており、第１～第４側面７～１０に一致する端縁１０６を有している。

第２絶縁層３５は、キャパシタ領域５６および外側領域５７の両領域において格子状に形成されている。格子状の第２絶縁層３５には、複数の第２－１コンタクト開口４３および複数の第２－２コンタクト開口４４が形成されている。複数の第２－１コンタクト開口４３は、キャパシタ領域５６上において平面視行列状に配列され、各第１－１配線層４１に応じて１つずつ形成されている。第２－１コンタクト開口４３から、第１－１配線層４１が露出している。第２－２コンタクト開口４４は、第１－２配線層４２の引き出し部１０３上に形成されている。複数の第２－２コンタクト開口４４が平面視行列状に配列されており、各第２－２コンタクト開口４４から引き出し部１０３がコンタクト部として露出している。一方、第１－２配線層４２の本体部１０２は第２絶縁層３５に完全に被覆されている。

図３および図１２を参照して、第２絶縁層３５上には、第２配線層３６が形成されている。第２配線層３６は、第２－１配線層４５と、第２－２配線層４６とを含む。

第２－１配線層４５は、キャパシタ領域５６のほぼ全体を覆うように形成され、複数の第２－１コンタクト開口４３を一括して覆っている。第２－２配線層４６は、外側領域５７のほぼ全体を覆うように形成され、複数の第２－２コンタクト開口４４を一括して覆っている。第２－１配線層４５および第２－２配線層４６は、それぞれ、基板２の幅とほぼ同じ幅を有する四角形状に形成されている。第２－１配線層４５および第２－２配線層４６は、第２方向Ｘにおいて、互いに間隔を空けて配置されている。

（５）第１パッド４９および第２パッド５１の平面構造
図１３は、主に、多層配線構造３２の第１パッド４９および第２パッド５１の平面構造を示している。図１３では、第１外部電極３および第２外部電極４が二点鎖線で示されており、第２配線層３６が破線で示されている。

図３および図１３を参照して、多層配線構造３２上には、第２配線層３６を被覆する表面絶縁層４７および表面保護層４８の積層構造が形成されている。表面絶縁層４７および表面保護層４８には、第２－１配線層４５の一部を第１パッド４９として露出させる第１パッド開口５０が形成されている。また、表面絶縁層４７および表面保護層４８には、第２－２配線層４６の一部を第２パッド５１として露出させる第２パッド開口５２が形成されている。第１パッド４９および第２パッド５１は、それぞれ、基板２の幅方向に長手な平面視長方形状に形成されている。

［チップ部品１の作用効果］
チップ部品１によれば、下部電極２３の第１コンタクト部３９が複数形成されており、各第１コンタクト部３９がキャパシタ構造２１に囲まれた領域に形成されている。これにより、下部電極２３に対するコンタクトを単位セル９２ごとに細分化でき、各第１コンタクト部３９が受け持つキャパシタ構造２１のエリアを、第１コンタクト部３９から比較的に短い距離の各単位セル９２のエリアに抑えることができる。各第１コンタクト部３９までは、比較的に低抵抗な材料により形成された第１－１配線層４１を利用して電流を流すことができる。その結果、基板２における下部電極２３の位置に関わらず、低抵抗化を達成することができる。

また、第２コンタクト部４０は、第１コンタクト部３９の周囲においてトレンチ２２に埋め込まれた埋め込み部３０の直上に形成されている。これにより、第１－２配線層４２をキャパシタ構造２１の近傍で第２コンタクト部４０に接続することができる。その結果、基板２における上部電極２５の位置に関わらず、低抵抗化を達成することができる。以上より、等価直列抵抗（ＥＳＲ）を低減することができるキャパシタ構造２１を提供することができる。

また、第２コンタクト部４０は、キャパシタ領域５６の全体を覆う格子状に形成され、当該格子の窓部分に１つずつ第１コンタクト部３９が形成されている。第１コンタクト部３９および第２コンタクト部４０の両方を、互いに電気的に分離しつつ、物理的には共通のキャパシタ領域５６内に収めることができる。これにより、キャパシタ領域５６の上方スペースの利用効率が向上するので、チップ部品１の大型化を抑制することができる。

また、図８に示すように、第２方向Ｘに沿う第１コンタクト部３９の間の第１距離Ｄ１が５μｍ以上２５μｍ以下であり、第１方向Ｙに沿う第１コンタクト部３９の間の第２距離Ｄ２が５μｍ以上２５μｍ以下である。第１距離Ｄ１および第２距離Ｄ２がこの範囲であれば、等価直列抵抗（ＥＳＲ）の低減効果を十分に達成することができる。この効果は、たとえばシミュレーションによって評価することができる。

図１４は、ＥＳＲの低減効果のシミュレーション評価で用いたパターン例を示す図である。図１５は、シミュレーション評価の結果を示す図である。図１６は、シミュレーション評価の結果を示す図である。

図１４は、図８の第１コンタクト部３９の中心同士を結ぶ直線でキャパシタ構造２１を切り取った図である。図１５の横軸はトレンチ２２の深さ［μｍ］を示し、縦軸は容量値［ｎＦ］を示している。図１６の横軸はトレンチ２２の深さ［μｍ］を示し、縦軸はＥＳＲ［ｍΩ］を示している。

シミュレーションでは、サイズ１、サイズ２、サイズ３およびサイズ４の４つのサイズそれぞれの容量値およびＥＳＲを求め、容量値およびＥＳＲのサイズ依存性を確認した。サイズ１は、Ｄ１×Ｄ２＝２８μｍ×２８μｍである。サイズ２は、Ｄ１×Ｄ２＝２８μｍ×１６μｍである。サイズ３は、Ｄ１×Ｄ２＝２１μｍ×１６μｍである。サイズ４は、Ｄ１×Ｄ２＝１４μｍ×１２μｍである。

図１５および図１６の結果から、サイズ３およびサイズ４であれば、他のサイズ１およびサイズ２に比べて、容量値およびＥＳＲのバランスに優れていることが分かった。特にサイズ４であれば、サイズ１に比べてＥＳＲを大きく低減できることが分かった。このＥＳＲの低減効果は、第１距離Ｄ１および第２距離Ｄ２を小さくすることによって、第１コンタクト部３９から最も遠い下部電極２３の部分（図１４の中心１０７）までの距離が小さくなったためであると考えられる。

［他の実施形態］
図１７は、本開示の第２実施形態に係るチップ部品２０１の模式的な断面図である。
以下では、図３を参照してチップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。

チップ部品２０１では、基板２の第１主面５には、当該基板２の第１主面５全域を覆うように絶縁膜２０２が形成されている。絶縁膜２０２は、基板２の平坦面である第１主面５に加え、凸部２６の表面（上面および側面）全体にも形成されている。絶縁膜２０２は、基板２の第１～第４側面７～１０に一致する端縁を有している。絶縁膜２０２は、たとえば、ＳｉＯ_２膜やＳｉＮ膜であってもよい。この実施形態では、絶縁膜２０２は、ＳｉＯ_２膜である。絶縁膜２０２の厚さは、たとえば、５００Å以上２０００Å以下であってもよい。

また、チップ部品１では、キャパシタ構造２１の下部電極２３は、基板２への不純物導入により形成された不純物領域である。これに対し、チップ部品２０１では、少なくとも、凸部２６の幅方向および高さ方向それぞれにおける凹凸形状に一致する下部電極２０３を有している。下部電極２０３は、絶縁膜２０２上に形成されており、凸部２６の上面および側面に接する一方面と、凸部２６の上面および側面から等距離にある他方面とを有する電極膜として形成されている。言い換えれば、下部電極２０３は、凸部２６の上面および側面に沿って一定の厚さを有している。これにより、下部電極２０３は、トレンチ２２の内部に、上部電極２５の埋め込み用のリセス２０４を区画している。

下部電極２０３は、たとえば、ポリシリコン等の半導体材料であってもよいし、ＣｕやＡｌを含む金属材料であってもよい。この実施形態では、下部電極２０３は、ポリシリコン層である。金属材料の場合、たとえば、Ｃｕ、Ａｌ、ＡｌＳｉまたはＡｌＣｕからなっていてもよい。また、下部電極２０３の厚さは、たとえば、３０００Å以上６０００Å以下であってもよい。

以上、このチップ部品２０１によっても、チップ部品１に対して述べられた効果と同様の効果が奏される。

図１８は、本開示の第３実施形態に係るチップ部品３０１の模式的な断面図である。以下では、図３を参照してチップ部品１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。

チップ部品３０１では、第１外部電極３および第２外部電極４は、それぞれ、最表面にはんだ層３０２を備えている。はんだ層３０２は、たとえば、ＳｎＡｇＣｕであってもよい。はんだ層３０２は、たとえば、印刷、めっき等により形成することができる。

以上、このチップ部品３０１によっても、チップ部品１に対して述べられた効果と同様の効果が奏される。さらに、チップ部品３０１によれば、第１外部電極３および第２外部電極４に、はんだ層３０２が形成されているので、チップ部品３０１を実装する際の作業効率を向上することができる。

以上、本開示の実施形態は、すべての点において例示であり限定的に解釈されるべきではなく、すべての点において変更が含まれることが意図される。

たとえば、図７および図８では、第２コンタクト部４０は、全ての単位セル９２に対して共通して形成されていたが、各単位セル９２に対して１つずつ電気的かつ物理的に独立して形成されていてもよい。この場合、複数の第２コンタクト部４０に対して一括して第１－２配線層４２を接続することにより、第１―２配線層４２を介して複数の第２コンタクト部４０を互いに電気的に接続することができる。

この明細書および図面の記載から以下に付記する特徴が抽出され得る。

［付記１－１］
第１主面（５）およびその反対側の第２主面（６）を有し、前記第１主面（５）にキャパシタ領域（５６）が形成された基板（２）と、
前記キャパシタ領域（５６）に形成されたキャパシタ構造（２１）であって、トレンチ（２２）と、前記トレンチ（２２）内に形成され、前記第２主面（６）側から順に形成された第１導電部（２３，２０３）、誘電体部（２４）および第２導電部（２５）とを含むキャパシタ構造（２１）と、
前記キャパシタ構造（２１）によって囲まれた前記第１主面（５）を含み、当該第１主面（５）で露出した前記第１導電部（２３，２０３）により形成され、互いに物理的に独立した複数の第１コンタクト部（３９）と、
前記第１コンタクト部（３９）の周囲で露出した前記第２導電部（２５）により形成された第２コンタクト部（４０）と、
前記第１主面（５）上に形成された第１配線層（３４）であって、各前記第１コンタクト部（３９）に接続された複数の第１－１配線層（４１）、および前記第２コンタクト部（４０）に接続され、前記第２コンタクト部（４０）から前記キャパシタ領域（５６）の外側に引き出された引き出し部（１０３）を有する第１－２配線層（４２）を含む第１配線層（３４）と、
前記第１配線層（３４）上に形成された第２配線層（３６）であって、各前記第１－１配線層（４１）に一括して接続された第２－１配線層（４５）、前記第１－２配線層（４２）の前記引き出し部（１０３）に接続された第２－２配線層（４６）を含む第２配線層（３６）とを含む、チップ部品（１，２０１，３０１）。

この構成によれば、第１導電部（２３，２０３）の第１コンタクト部（３９）が複数形成されており、各第１コンタクト部（３９）がキャパシタ構造（２１）に囲まれた領域に形成されている。これにより、第１導電部（２３，２０３）に対するコンタクトを細分化でき、各第１コンタクト部（３９）が受け持つキャパシタ構造（２１）のエリアを、第１コンタクト部（３９）から比較的に短い距離のエリアに抑えることができる。各第１コンタクト部（３９）までは、比較的に低抵抗な材料により形成された第１－１配線層（４１）を利用して電流を流すことができる。その結果、基板（２）における第１導電部（２３，２０３）の位置に関わらず、低抵抗化を達成することができる。また、第２コンタクト部（４０）は、第１コンタクト部（３９）の周囲のキャパシタ構造（２１）の直上に形成されている。これにより、第１－２配線層（４２）をキャパシタ構造（２１）の近傍で第２コンタクト部（４０）に接続することができる。その結果、基板（２）における第２導電部（２５）の位置に関わらず、低抵抗化を達成することができる。以上より、等価直列抵抗（ＥＳＲ）を低減することができるキャパシタ構造（２１）を提供することができる。

［付記１－２］
前記基板（２）は、前記キャパシタ領域（５６）を取り囲む枠状の基板本体部（５８）を含み、
前記キャパシタ構造（２１）は、各前記第１コンタクト部（３９）の周囲に形成され、複数の前記トレンチ（２２）に挟まれて形成され、第１方向（Ｙ）に沿って延びる壁部（５９）を含み、
前記壁部（５９）は、一端（６２）および他端（６３）が前記基板本体部（５８）の内壁に接続され、前記第１方向（Ｙ）に配列された複数の前記第１コンタクト部（３９）に跨って形成され、前記複数の第１コンタクト部（３９）の側部（６５）を形成する第１壁部（６０）と、前記第１方向（Ｙ）に隣り合う複数の前記第１コンタクト部（３９）同士を連結する第２壁部（６１）とを含む、付記１－１に記載のチップ部品（１，２０１，３０１）。

この構成によれば、壁部（５９）の一端（６２）および他端（６３）が基板本体部（５８）に連結されている。壁部（５９）を側方から両持ち支持することができるので、壁部（５９）に対して加わる横方向の力に対する補強をすることができる。これにより、第１コンタクト部（３９）の周囲の全体にわたってキャパシタ構造（２１）を安定して配置することができる。その結果、キャパシタ構造（２１）の有効エリアを増加できるので、キャパシタ構造（２１）の容量を大きくすることができる。

［付記１－３］
前記トレンチ（２２）は、前記複数の第１コンタクト部（３９）に跨るように前記第１方向（Ｙ）に沿って前記基板本体部（５８）の内壁の一部からその反対側まで延び、前記第１壁部（６０）を形成する連続トレンチ（６６）と、前記第１方向（Ｙ）に沿って配列された前記第１コンタクト部（３９）ごとに分断され、隣り合う前記第１コンタクト部（３９）の間において前記第１方向（Ｙ）に沿って延び、前記第２壁部（６１）を形成する分断トレンチ（６７）とを含む、付記１－２に記載のチップ部品（１，２０１，３０１）。

［付記１－４］
前記壁部（５９）は、複数の柱単位（６８）で形成され、各前記柱単位（６８）は、平面視において、中央部（６９）と、前記中央部（６９）から互いに異なる３方向に延びる３つの凸部（７０）とを含み、
前記壁部（５９）は、隣り合う前記柱単位（６８）の前記凸部（７０）同士の連結によって形成されている、付記１－２または付記１－３に記載のチップ部品（１，２０１，３０１）。

この構成のように、キャパシタ構造（２１）が複数の柱単位（６８）を連結して形成された壁部（５９）であれば、壁部（５９）の安定性を一層向上することができる。

［付記１－５］
前記第１コンタクト部（３９）は、平面視において行列状に配列されており、
前記第２コンタクト部（４０）は、平面視において、各前記第１コンタクト部（３９）を取り囲む格子状に形成されている、付記１－１～付記１－４のいずれか一項に記載のチップ部品（１，２０１，３０１）。

この構成によれば、第１コンタクト部（３９）および第２コンタクト部（４０）の両方を、互いに電気的に分離しつつ、物理的には共通のキャパシタ領域（５６）内に収めることができる。これにより、キャパシタ領域（５６）の上方スペースの利用効率が向上するので、チップ部品（１，２０１，３０１）の大型化を抑制することができる。

［付記１－６］
前記第２コンタクト部（４０）の格子の中心線（９３）によって囲まれ、当該中心線（９３）よりも内側の前記キャパシタ構造（２１）および当該内側のキャパシタ構造（２１）に囲まれた前記第１コンタクト部（３９）を含む単位セル（９２）を含み、
前記単位セル（９２）における前記キャパシタ構造（２１）の占有率が、８０％以上である、付記１－５に記載のチップ部品（１，２０１，３０１）。

キャパシタ構造（２１）の占有率が８０％以上であれば、大容量のキャパシタ構造（２１）を提供することができる。

［付記１－７］
前記行列状の複数の前記第１コンタクト部（３９）の列方向を前記第１方向（Ｙ）とし、行方向を第２方向（Ｘ）としたときに、
前記単位セル（９２）の前記第１方向（Ｙ）における第１長さ（Ｌ１）が５μｍ以上２５μｍ以下であり、前記第２方向（Ｘ）における第２長さ（Ｌ２）が５μｍ以上２５μｍ以下である、付記１－５または付記１－６に記載のチップ部品（１，２０１，３０１）。

単位セル（９２）のサイズが上記の範囲であれば、等価直列抵抗（ＥＳＲ）の低減効果を十分に達成することができる。

［付記１－８］
平面視において２×２の行列状に配列された前記複数の第１コンタクト部（３９）を含み、
列方向に沿って隣り合う前記第１コンタクト部（３９）の間の第１距離（Ｄ１）が５μｍ以上２５μｍ以下であり、行方向に沿って隣り合う前記第１コンタクト部（３９）の間の第２距離（Ｄ２）が５μｍ以上２５μｍ以下である、付記１－１～付記１－４のいずれか一項に記載のチップ部品（１，２０１，３０１）。

第１コンタクト部（３９）の間の距離が上記の範囲であれば、等価直列抵抗（ＥＳＲ）の低減効果を十分に達成することができる。

［付記１－９］
前記基板（２）は、不純物を含有する半導体基板（２）を含み、
前記キャパシタ構造（２１）の前記第１導電部（２３）は、前記トレンチ（２２）の内壁を形成する前記半導体基板（２）の一部により形成された基板電極（２３）を含む、付記１－１～付記１－８のいずれか一項に記載のチップ部品（１，３０１）。

この構成によれば、トレンチ（２２）の内部を第２導電部（２５）の埋め込みのためのスペースとして大きく確保することができる。これにより、第２導電部（２５）の通電路の幅を大きくできるので、等価直列抵抗（ＥＳＲ）を一層低減することができる。

［付記１－１０］
前記半導体基板（２）は、ｐ型シリコン基板（２）を含み、
前記基板電極（２３）は、前記トレンチ（２２）の内壁に形成されたｎ型不純物領域を含む、付記１－９に記載のチップ部品（１，３０１）。

［付記１－１１］
前記キャパシタ構造（２１）は、前記トレンチ（２２）の内壁に沿って形成された前記誘電体部（２４）としての窒化シリコン膜（２４）と、前記窒化シリコン膜（２４）を介して前記トレンチ（２２）に埋め込まれた前記第２導電部（２５）としてのポリシリコン層（２５）とを含む、付記１－１０に記載のチップ部品（１，３０１）。

［付記１－１２］
前記キャパシタ構造（２１）の前記第１導電部（２０３）は、前記トレンチ（２２）の内壁に沿って形成され、前記トレンチ（２２）の内部にリセス（２０４）を区画する第１ポリシリコン層（２０３）を含み、
前記第１ポリシリコン層（２０３）の厚さは、３０００Å以上６０００Å以下である、付記１－１～付記１－８のいずれか一項に記載のチップ部品（２０１）。

［付記１－１３］
前記キャパシタ構造（２１）は、前記第１ポリシリコン層（２０３）の表面に沿って形成された前記誘電体部（２４）としての窒化シリコン膜（２４）と、前記窒化シリコン膜（２４）を介して前記リセス（２０４）に埋め込まれた前記第２導電部（２５）としての第２ポリシリコン層（２５）とを含む、付記１－１２に記載のチップ部品（２０１）。

［付記１－１４］
前記第２配線層（３６）は、前記第１配線層（３４）よりも厚い、付記１－１～付記１－１３のいずれか一項に記載のチップ部品（１，２０１，３０１）。

第２配線層（３６）を比較的厚く形成することにより、トレンチ（２２）型のキャパシタ構造（２１）の表面構造に起因して第１配線層（３４）および第２配線層（３６）に引き継がれる段差を緩和することができる。

［付記１－１５］
前記第２配線層（３６）を被覆する表面絶縁層（４７）と、
前記キャパシタ領域（５６）上において前記表面絶縁層（４７）に形成され、前記第２－１配線層（４５）の一部を第１パッド（４９）として露出させる第１開口（５０）と、
前記キャパシタ領域（５６）の外側において前記表面絶縁層（４７）に形成され、前記第２－２配線層（４６）の一部を第２パッド（５１）として露出させる第２開口（５２）と、
前記第１開口（５０）を介して前記第１パッド（４９）に接続された第１外部電極（３）と、
前記第２開口（５２）を介して前記第２パッド（５１）に接続された第２外部電極（４）とを含む、付記１－１～付記１－１４のいずれか一項に記載のチップ部品（１，２０１，３０１）。

［付記１－１６］
前記第１外部電極（３）および前記第２外部電極（４）の少なくとも一方の表面には、はんだ層（３０２）が形成されている、付記１－１５に記載のチップ部品（３０１）。

この構成によれば、第１外部電極（３）および第２外部電極（４）に、はんだ層（３０２）が形成されているので、チップ部品（３０１）を実装する際の作業効率を向上することができる。

１ ：チップ部品
２ ：基板
３ ：第１外部電極
４ ：第２外部電極
５ ：第１主面
６ ：第２主面
７ ：第１側面
８ ：第２側面
９ ：第３側面
１０ ：第４側面
１１ ：第１端部
１２ ：第２端部
１３ ：電極間スペース
１４ ：絶縁性縁部
１５ ：第１電極面
１６ ：第２電極面
１７ ：凹凸構造
１８ ：リセス
１９ ：突出部
２０ ：検査用突出部
２１ ：キャパシタ構造
２２ ：トレンチ
２３ ：下部電極
２４ ：容量膜
２５ ：上部電極
２６ ：凸部
２７ ：キャパシタ凸部
２８ ：コンタクト凸部
２９ ：ベース領域
３０ ：埋め込み部
３１ ：平坦部
３２ ：多層配線構造
３３ ：第１絶縁層
３４ ：第１配線層
３５ ：第２絶縁層
３６ ：第２配線層
３７ ：第１－１コンタクト開口
３８ ：第１－２コンタクト開口
３９ ：第１コンタクト部
４０ ：第２コンタクト部
４１ ：第１－１配線層
４２ ：第１－２配線層
４３ ：第２－１コンタクト開口
４４ ：第２－２コンタクト開口
４５ ：第２－１配線層
４６ ：第２－２配線層
４７ ：表面絶縁層
４８ ：表面保護層
４９ ：第１パッド
５０ ：第１パッド開口
５１ ：第２パッド
５２ ：第２パッド開口
５３ ：第１被覆部
５４ ：第２被覆部
５５ ：側壁絶縁層
５６ ：キャパシタ領域
５７ ：外側領域
５８ ：基板本体部
５９ ：壁部
６０ ：第１壁部
６１ ：第２壁部
６２ ：一端
６３ ：他端
６４ ：第１壁部
６５ ：側部
６６ ：連続トレンチ
６７ ：分断トレンチ
６８ ：柱単位
６９ ：中央部
７０ ：凸部
７２ ：第１主部
７３ ：第１枝部
７４ ：第１凸部
７５ ：第２凸部
７６ ：第３凸部
７７ ：一端
７８ ：第２主部
７９ ：第２枝部
８０ ：第４凸部
８１ ：第５凸部
８２ ：第６凸部
８４ ：第１トレンチ
８５ ：第２トレンチ
８６ ：一方壁部
８７ ：他方壁部
８８ ：縦方向部
８９ ：横方向部
９０ ：外周縁
９１ ：分離開口
９２ ：単位セル
９３ ：中心線
９４ ：第１辺
９５ ：第２辺
９６ ：四角形
９７ ：端縁
９８ ：外側部
９９ ：内側部
１００ ：外周縁
１０１ ：外周縁
１０２ ：本体部
１０３ ：引き出し部
１０４ ：開口
１０５ ：ギャップ
１０６ ：端縁
１０７ ：中心
２０１ ：チップ部品
２０２ ：絶縁膜
２０３ ：下部電極
２０４ ：リセス
３０１ ：チップ部品
３０２ ：はんだ層

Claims (16)

1. 第１主面およびその反対側の第２主面を有し、前記第１主面にキャパシタ領域が形成された基板と、
   前記キャパシタ領域に形成されたキャパシタ構造であって、トレンチと、前記トレンチ内に形成され、前記第２主面側から順に形成された第１導電部、誘電体部および第２導電部とを含むキャパシタ構造と、
   前記キャパシタ構造によって囲まれた前記第１主面を含み、当該第１主面で露出した前記第１導電部により形成され、互いに物理的に独立した複数の第１コンタクト部と、
   前記第１コンタクト部の周囲で露出した前記第２導電部により形成された第２コンタクト部と、
   前記第１主面上に形成された第１配線層であって、各前記第１コンタクト部に接続された複数の第１－１配線層、および前記第２コンタクト部に接続され、前記第２コンタクト部から前記キャパシタ領域の外側に引き出された引き出し部を有する第１－２配線層を含む第１配線層と、
   前記第１配線層上に形成された第２配線層であって、各前記第１―１配線層に一括して接続された第２－１配線層、前記第１－２配線層の前記引き出し部に接続された第２－２配線層を含む第２配線層とを含む、チップ部品。
2. 前記基板は、前記キャパシタ領域を取り囲む枠状の基板本体部を含み、
   前記キャパシタ構造は、各前記第１コンタクト部の周囲に形成され、複数の前記トレンチに挟まれて形成され、第１方向に沿って延びる壁部を含み、
   前記壁部は、一端および他端が前記基板本体部の内壁に接続され、前記第１方向に配列された複数の前記第１コンタクト部に跨って形成され、前記複数の第１コンタクト部の側部を形成する第１壁部と、前記第１方向に隣り合う複数の前記第１コンタクト部同士を連結する第２壁部とを含む、請求項１に記載のチップ部品。
3. 前記トレンチは、前記複数の第１コンタクト部に跨るように前記第１方向に沿って前記基板本体部の内壁の一部からその反対側まで延び、前記第１壁部を形成する連続トレンチと、前記第１方向に沿って配列された前記第１コンタクト部ごとに分断され、隣り合う前記第１コンタクト部の間において前記第１方向に沿って延び、前記第２壁部を形成する分断トレンチとを含む、請求項２に記載のチップ部品。
4. 前記壁部は、複数の柱単位で形成され、各前記柱単位は、平面視において、中央部と、前記中央部から互いに異なる３方向に延びる３つの凸部とを含み、
   前記壁部は、隣り合う前記柱単位の前記凸部同士の連結によって形成されている、請求項２または３に記載のチップ部品。
5. 前記第１コンタクト部は、平面視において行列状に配列されており、
   前記第２コンタクト部は、平面視において、各前記第１コンタクト部を取り囲む格子状に形成されている、請求項２に記載のチップ部品。
6. 前記第２コンタクト部の格子の中心線によって囲まれ、当該中心線よりも内側の前記キャパシタ構造および当該内側のキャパシタ構造に囲まれた前記第１コンタクト部を含む単位セルを含み、
   前記単位セルにおける前記キャパシタ構造の占有率が、８０％以上である、請求項５に記載のチップ部品。
7. 前記行列状の複数の前記第１コンタクト部の列方向を前記第１方向とし、行方向を第２方向としたときに、
   前記単位セルの前記第１方向における第１長さが５μｍ以上２５μｍ以下であり、前記第２方向における第２長さが５μｍ以上２５μｍ以下である、請求項５または６に記載のチップ部品。
8. 平面視において２×２の行列状に配列された前記複数の第１コンタクト部を含み、
   列方向に沿って隣り合う前記第１コンタクト部の間の第１距離が５μｍ以上２５μｍ以下であり、行方向に沿って隣り合う前記第１コンタクト部の間の第２距離が５μｍ以上２５μｍ以下である、請求項１に記載のチップ部品。
9. 前記基板は、不純物を含有する半導体基板を含み、
   前記キャパシタ構造の前記第１導電部は、前記トレンチの内壁を形成する前記半導体基板の一部により形成された基板電極を含む、請求項１に記載のチップ部品。
10. 前記半導体基板は、ｐ型シリコン基板を含み、
    前記基板電極は、前記トレンチの内壁に形成されたｎ型不純物領域を含む、請求項９に記載のチップ部品。
11. 前記キャパシタ構造は、前記トレンチの内壁に沿って形成された前記誘電体部としての窒化シリコン膜と、前記窒化シリコン膜を介して前記トレンチに埋め込まれた前記第２導電部としてのポリシリコン層とを含む、請求項１０に記載のチップ部品。
12. 前記キャパシタ構造の前記第１導電部は、前記トレンチの内壁に沿って形成され、前記トレンチの内部にリセスを区画する第１ポリシリコン層を含み、
    前記第１ポリシリコン層の厚さは、３０００Å以上６０００Å以下である、請求項１に記載のチップ部品。
13. 前記キャパシタ構造は、前記第１ポリシリコン層の表面に沿って形成された前記誘電体部としての窒化シリコン膜と、前記窒化シリコン膜を介して前記リセスに埋め込まれた前記第２導電部としての第２ポリシリコン層とを含む、請求項１２に記載のチップ部品。
14. 前記第２配線層は、前記第１配線層よりも厚い、請求項１に記載のチップ部品。
15. 前記第２配線層を被覆する表面絶縁層と、
    前記キャパシタ領域上において前記表面絶縁層に形成され、前記第２－１配線層の一部を第１パッドとして露出させる第１開口と、
    前記キャパシタ領域の外側において前記表面絶縁層に形成され、前記第２－２配線層の一部を第２パッドとして露出させる第２開口と、
    前記第１開口を介して前記第１パッドに接続された第１外部電極と、
    前記第２開口を介して前記第２パッドに接続された第２外部電極とを含む、請求項１に記載のチップ部品。
16. 前記第１外部電極および前記第２外部電極の少なくとも一方の表面には、はんだ層が形成されている、請求項１５に記載のチップ部品。

Images