JP2023042059A - 温度補償回路およびこれを用いた半導体集積回路 - Google Patents

温度補償回路およびこれを用いた半導体集積回路 Download PDF

Info

Publication number
JP2023042059A
JP2023042059A JP2021149138A JP2021149138A JP2023042059A JP 2023042059 A JP2023042059 A JP 2023042059A JP 2021149138 A JP2021149138 A JP 2021149138A JP 2021149138 A JP2021149138 A JP 2021149138A JP 2023042059 A JP2023042059 A JP 2023042059A
Authority
JP
Japan
Prior art keywords
current
circuit
temperature
mirror
area ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021149138A
Other languages
English (en)
Other versions
JP7292339B2 (ja
Inventor
真史 中谷
Masafumi Nakatani
公久 平賀
Kimihisa Hiraga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2021149138A priority Critical patent/JP7292339B2/ja
Priority to TW111123753A priority patent/TWI832306B/zh
Priority to CN202210767750.6A priority patent/CN115808950A/zh
Priority to KR1020220086917A priority patent/KR20230039513A/ko
Priority to US17/881,639 priority patent/US11809207B2/en
Publication of JP2023042059A publication Critical patent/JP2023042059A/ja
Application granted granted Critical
Publication of JP7292339B2 publication Critical patent/JP7292339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】 温度補償された電流を生成する温度補償回路を提供する。【解決手段】 本発明の温度補償回路１００は、第１のエミッタ面積比を有し、絶対温度に比例する第１の温度係数を有する第１の電流を生成する第１のＰＴＡＴ電流源１１０と、第２のエミッタ面積比を有し、絶対温度に比例する第２の温度係数を有する第２の電流を生成する第２のＰＴＡＴ電流源１２０と、第１のＰＴＡＴ電流源で生成された電流ＩＡを調整する調整回路１３０と、調整回路１３０で調整された電流ＫＩＡと第２のＰＴＡＴ電流源１２０で生成された電流ＩＢの差分を出力する差分回路１４０とを含む。【選択図】 図３

Description

本発明は、温度補償された電流を生成する温度補償回路に関し、特に２つのＰＴＡＴ（Proportional-to-absolute-temperature）電流源を利用した温度補償回路に関する。
メモリやロジック等の半導体装置では、一般に、動作温度に対応する温度補償された電圧を生成し、温度補償された電圧を利用して回路を動作させることで回路の信頼性を維持している。例えば、メモリ回路では、データ読出しの際に、温度変化により読出し電流が低下してしまうと読出しマージンが低下し、正確なデータの読出しを行えなくなってしまう。例えば、特許文献１では、基準電圧ＶＲＥＦと温度依存電圧ＶＰＴＡＴとを比較し、比較結果に基づき基準電圧ＶＲＥＦまたは温度依存電圧ＶＰＴＡＴのいずれかを選択することで、信頼性の高い電圧を生成する電圧生成回路を開示している。
特開２０２１－８２０９４号公報
アナログ回路の設計では、定電流回路または定電流源の温度係数（Ｔｃｏ）が回路設計においてしばしば問題となり得る。例えば、発振器は、発振のサイクル時間（周期）を決定するために遅延回路を含むが、この遅延回路は、電源電圧の変動等による遅延時間の電圧依存性を避けるために定電流回路を使用することがある。しかしながら、定電流回路の温度係数は、温度に対して遅延時間の変動を生じさせ、そのため、発振器のサイクル時間が温度によって影響されてしまう。
本発明は、このような従来の課題を解決するものであり、温度補償された電流を生成する温度補償回路およびこれを用いた半導体集積回路を提供することを目的とする。
本発明に係る温度補償回路は、エミッタ面積の異なるトランジスタまたは当該エミッタ面積比と等価な個数比のダイオードと抵抗とを用いて絶対温度に比例する第１の温度係数を有する第１の電流を生成する第１の回路と、エミッタ面積の異なるトランジスタまたは当該エミッタ面積比と等価な個数比のダイオードと抵抗とを用いて絶対温度に比例する第２の温度係数の第２の電流を生成する第２の回路と、前記第１の電流と前記第２の電流との差分電流を出力する差分回路とを有する。
ある態様では、前記第１の回路のエミッタ面積比は、前記第２の回路のエミッタ面積比と異なり、前記第１の電流および前記第２の電流は、ｌｎ（エミッタ面積比）に比例する。ある態様では、温度補償回路はさらに、前記第１の電流または前記第２の電流の大きさを調整する調整手段を含む。ある態様では、前記調整手段は、カレントミラー回路により前記第１の電流または前記第２の電流の大きさを調整する。ある態様では、前記調整手段は、前記抵抗の抵抗値を調整する。ある態様では、前記第１の回路は、電流源として前記第１の電流を供給する第１のカレントミラー回路を含み、前記第２の回路は、電流源として前記第２の電流を供給する第２のカレントミラー回路を含む。ある態様では、前記調整手段は、前記第１のカレントミラー回路または前記第２のカレントミラー回路のミラーレシオを調整する。ある態様では、前記調整手段は、前記第１のカレントミラー回路または前記第２のカレントミラー回路とカレントミラーを構成する別のトランジスタを含み、当該別のトランジスタのミラーレシオを調整する。ある態様では、前記トランジスタは、ＮＰＮまたはＰＮＰバイポーラトランジスタである。
本発明に係る半導体集積回路は、上記記載の温度補償回路と、前記温度補償回路から出力された差分電流に基づき電圧を生成する電圧生成回路とを含む。
本発明によれば、絶対温度に比例する温度係数の異なる電流の差分を生成することにより、精度の高い温度補償された電流を得ることができる。
一般的なＰＴＡＴの一例を示す図である。 図１に示すＰＴＡＴを流れる電流と温度との関係を示すグラフである。 本発明の実施例に係る温度補償回路の構成を示す図である。 本発明の実施例に係る調整回路の一例を示す図である。 本発明の実施例に係る出力電流Ｉｄｉｆｆと温度との関係を示すグラフである。 本発明の実施例に係る温度補償回路の調整回路の変形例を示す図である。 本発明の実施例に係る温度補償回路の調整回路の他の変形例を示す図である。 本発明の実施例に係る温度補償回路のＰＴＡＴ電流源の変形例を示す図である。
本発明の実施の形態について図面を参照して詳細に説明する。本発明に係る温度補償回路は、基準電圧を生成する電圧生成回路、発振回路、その他のロジック等の半導体集積回路において利用することができる。
図１は、一般的なＰＴＡＴ電流源の構成を示す図である。ＰＴＡＴ電流源１０は、第１および第２の電流経路に電流Ｉ１およびＩ２を供給するカレントミラー回路２０と、第１の電流経路に接続されたＮＰＮタイプのバイポーラトランジスタＱ１と、第２の電流経路に接続されたＮＰＮタイプのバイポーラトランジスタＱ２と、トランジスタＱ２とＧＮＤとの間に接続された抵抗Ｒとを含む。カレントミラー回路２０は、出力される電流Ｉ１が電流Ｉ２と等しくなるように制御される。また、ダイオード接続されたトランジスタＱ１とトランジスタＱ２のエミッタ面積比が１：ｎで構成され（ｎはエミッタ面積比）、トランジスタＱ１の電流密度はトランジスタＱ２のｎ倍である。
図２（Ａ）は、図１に示すＰＴＡＴ電流源を流れる電流Ｉ１（＝Ｉ２）と温度との関係を示すグラフであり、縦軸に電流（ｕＡ）、横軸に温度を示す。また、グラフには、エミッタ面積比ｎが１：２、１：４、１：８の場合の電流と温度との関係が示している。電流Ｉ１は、絶対温度に対して正の温度係数を有し、電流の大きさは、基本的にｌｎ（エミッタ面積比ｎ）に比例する。しかしながら、エミッタ面積比が異なると、温度係数が僅かに相違するため、この比例は近似的なものであり完全ではない。図２（Ｂ）は、図２（Ａ）のグラフの－４５℃から５２．５℃の温度範囲におけるエミッタ面積比と温度係数との関係を示している。エミッタ面積比が大きくなるにつれ温度係数が小さくなる。
本実施例では、２つのＰＴＡＴ電流源を利用し、両者の電流の差分により温度補償された電流を生成する。上記したように、エミッタ面積比が異なると、両者の温度係数が僅かに相違するが、両者の電流の差分であれば、温度に対してほとんど変化しない電流となり得る。好ましい態様では、２つのＰＴＡＴ電流源の一方または双方の電流の大きさを比例調整可能にすることで、差分の電流の温度係数をゼロに近づけることができ、精度良く温度補償された電流を生成することができる。
次に、本実施例の温度補償回路の詳細について説明する。図３は、本発明の実施例に係る温度補償回路の構成を示す図である。本実施例に係る温度補償回路１００は、絶対温度に対して比例する温度係数を有する電流ＩＡを生成する第１のＰＴＡＴ電流源１１０と、絶対温度に対して比例する温度係数を有する電流ＩＢを生成する第２のＰＴＡＴ電流源１２０と、第１のＰＴＡＴ電流源１１０によって生成された電流ＩＡの大きさをＫ倍に調整し、調整した電流ＫＩＡを生成する調整回路１３０と、調整された電流ＫＩＡと第２のＰＴＡＴ電流源１２０によって生成された電流ＩＢとの差分を出力する差分回路１４０とを含んで構成される。
第1のＰＴＡＴ１１０は、供給電圧ＶＤＤとＧＮＤとの間に第１および第２の電流経路を含み、第１の電流経路には、ＰＭＯＳトランジスタＰ１とＮＰＮバイポーラトランジスタＱ１とが直列に接続され、第２の電流経路には、ＰＭＯＳトランジスタＰ２、ＮＰＮバイポーラトランジスタＱ２および抵抗ＲＡが直列に接続される。トランジスタＰ１、Ｐ２は、ミラーレシオが１（ｍ＝１）のカレントミラーを構成し、第１および第２の電流経路のそれぞれに電流ＩＡを流す電流源として機能する。バイポーラトランジスタＱ１、Ｑ２は、各ベースが第１の電流経路に共通接続され、すなわちダイオード接続され、トランジスタＱ１、Ｑ２のエミッタ面積比ｎは、例えば、１：２に構成される。抵抗ＲＡは、特に限定されないが、例えば、正の温度特性をもつ抵抗、あるいは負の温度特性をもつ半導体材料による抵抗から構成される。
第２のＰＴＡＴ１２０は、第１のＰＴＡＴ１１０と同様に、供給電圧ＶＤＤとＧＮＤとの間に第１および第２の電流経路を含み、第１の電流経路には、ＰＭＯＳトランジスタＰ３とＮＰＮバイポーラトランジスタＱ３とが直列に接続され、第２の電流経路には、ＰＭＯＳトランジスタＰ４、ＮＰＮバイポーラトランジスタＱ４および抵抗ＲＢが直列に接続される。トランジスタＰ３、Ｐ４は、ミラーレシオが１（ｍ＝１）のカレントミラーを構成し、第１および第２の電流経路に電流ＩＢを流す電流源として機能する。バイポーラトランジスタＱ３、Ｑ４は、各ベースが第１の電流経路に共通接続され、すなわちダイオード接続され、トランジスタＱ３、Ｑ４のエミッタ面積比ｎは、例えば、１：４に構成される。抵抗ＲＢは、抵抗ＲＡと同じ抵抗値（ＲＢ＝ＲＡ）をもつように構成される。
調整回路１３０は、第１のＰＴＡＴ電流源１１０で生成された電流ＩＡの大きさを調整する。本例では、調整回路１３０は、ＰＭＯＳトランジスタＰ１、Ｐ２とカレントミラーを構成するＰＭＯＳトランジスタＰ５を含み、トランジスタＰ５のミラーレシオＫ（ｍ＝Ｋ、Ｋは、１よりも大きい値）を調整する。ミラーレシオＫの調整方法は特に限定されないが、例えば、調整回路１３０は、外部から供給されるトリムコードＴＲＣ、あるいはメモリ等の記憶部に予め格納されたトリムコードＴＲＣに基づきミラーレシオＫを調整するロジックを含む。調整回路１３０は、例えば、図４（Ａ）に示すように、トランジスタＰ５がｎ個の並列接続された複数のトランジスタＰ５１～Ｐ５ｎを含み、これらの各トランジスタに直列にスイッチＳＷ１～ＳＷｎを接続し、トリムコードＴＲＣに基づきスイッチＳＷ１～ＳＷｎを選択的にオンさせる。これにより、導通したトランジスタのドレイン電流の合計が調整された電流ＫＩＡとなる。こうして、トランジスタＰ５のドレインに、電流ＩＡをＫ倍したミラー電流Ｋ×ＩＡのミラー電流が生成される。
差分回路１４０は、供給電圧ＶＤＤとＧＮＤとの間に第１の電流経路と第２の電流経路とを含み、第１の電流経路は、調整回路１３０のトランジスタＰ５と直列に接続されたＮＭＯＳトランジスタＮ１を含み、第１の電流経路には、トランジスタＰ５からの電流ＫＩＡが供給される。第２の電流経路は、第２のＰＴＡＴ電流源のトランジスタＰ３、Ｐ４とミラーレシオが１（ｍ＝１）となるＰＭＯＳトランジスタＰ６と、これに直列に接続されたＮＭＯＳトランジスタＮ２とを含み、第２の電流経路には、トランジスタＰ６からの電流ＩＢが供給される。トランジスタＮ１、Ｎ２は、各ゲートが第１の電流経路に共通接続され、カレントミラー回路を構成する。こうして、トランジスタＰ６とトランジスタＮ２の接続ノードＱからは、電流ＩＢと電流ＫＩＡとの差分電流Ｉｄｉｆｆ（ＩＢ－ＫＩＡ）が外部へ出力される。
電流ＩＡは、ＮＰＮバイポーラトランジスタのエミッタ面積比により、ＩＢ／２に近似するが、電流ＩＡの温度係数（Ｔｃｏ）は、電流ＩＢの温度係数（Ｔｃｏ）よりも幾分大きくなる。もし、調整回路１３０のミラーレシオＫが、絶対温度に対する電流ＫＩＡの温度勾配を電流ＩＢと同程度になるように選択されるならば、差分電流Ｉｄｉｆｆの温度依存性を限りなく０に近づけることができる。
図５は、実際の温度補償回路１００において、ミラーレシオＫを変化させたときの差分電流Ｉｄｉｆｆと温度との関係を示すグラフである。ミラーレシオＫを小さくすると、電流ＩＢの影響が相対的に大きくなるため、出力電流Ｉｄｉｆｆが温度の上昇に伴い正に増加する方向に進み、ミラーレシオＫを大きくすると、電流ＫＩＡの影響が相対的に大きくなるため、出力電流Ｉｄｉｆｆが温度の上昇に伴い電流が低下する方向に進む。それ故、正の方向に変化する範囲と負の方向に変化する範囲との中間（例えば、図５のＳで示す範囲）でミラーレシオＫを選択すれば、出力電流Ｉｄｉｆｆの温度変化をゼロに近づけることができる。
このように本実施例の温度補償回路によれば、２つのＰＴＡＴ電流源の温度係数の差を利用することで、従来よりも高精度に温度補償された定電流を得ることができる。
上記実施例では、第１のＰＴＡＴ電流源１１０、第２のＰＴＡＴ電流源１２０において、ＮＰＮバイポーラトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４を用いたが、これらのトランジスタをダイオード接続されるＰＮＰバイポーラトランジスタに置換してもよい。さらにＮＰＮバイポーラトランジスタをダイオードに置換してもよい。この場合、エミッタ面積比は、並列接続されるダイオードの個数比と等価である。
上記実施例では、第１のＰＴＡＴ電流源１１０のエミッタ面積比を１：２、第２のＰＴＡＴ電流源１２０のエミッタ面積比を１：４にしたが、このエミッタ面積比は一例であり、他のエミッタ面積比を用いても良い。例えば、第１のＰＴＡＴ電流源１１０のエミッタ面積比を１：４、第２のＰＴＡＴ電流源１２０のエミッタ面積比を１：８にしてもよい。
上記実施例では、第１のＰＴＡＴ電流源１１０で生成される電流ＩＡを調整する例を示したが、第２のＰＴＡＴ電流源１２０で生成される電流ＩＢを調整することも可能である。この場合、調整回路１３０は、トランジスタＰ３、Ｐ４とカレントミラーを構成するトランジスタＰ６のミラーレシオをｍ＝Ｋ’に調整し、調整した電流Ｋ’ＩＢを差分回路１４０の第２の電流経路に提供するようにしてもよい。また、調整回路１３０は、電流ＩＡとＩＢの双方を調整し、調整した電流ＫＩＡとＫ’ＩＢを差分回路１４０の第１および第２の電流経路に提供するようにしてもよい。
上記実施例では、差分回路１４０の第２の電流経路にトランジスタＰ６から電流ＩＢを供給する例を示したが、トランジスタＰ６は必ずしも必須ではなく、例えば、第２のＰＴＡＴ電流源１２０のトランジスタＰ４から生成される電流ＩＢを差分回路１４０に直接供給するようにしてもよい。また、差分回路１４０の構成は一例であり、他の電流差分回路であってもよい。
次に、本実施例の温度補償回路の調整回路の変形例について図６を参照して説明する。上記実施例では、調整回路１３０がカレントミラーを構成するＰＭＯＳトランジスタＰ５を含む構成であったが、本例では、図６に示すように、第１のＰＴＡＴ電流源１１０が調整回路１３０Ａを包含する。それ以外の構成は、図３の構成と同じである。
第１のＰＴＡＴ電流源１１０において、カレントミラー回路を構成するトランジスタＰ２のミラーレシオがＫ（ｍ＝Ｋ）に調整される。調整回路１３０Ａは、トリムコードＴＲＣによってトランジスタＰ２のミラーレシオＫを調整し（例えば、図４（Ａ）に示すような調整方法）、調整したミラー電流ＫＩＡを差分回路１４０に提供する。カレントミラーを構成するトランジスタＰ５を削除することで、温度補償回路１００Ａの構成を簡易にし、省スペース化を図ることができる。
また、第２のＰＴＡＴ電流源１２０の電流ＩＢを調整する場合にも、上記と同様の方法により、第２のＰＴＡＴ電流源１２０において、カレントミラー回路を構成するトランジスタＰ４のミラーレレシオがＫ’に調整され、調整したミラー電流Ｋ’ＩＢを差分回路１４０の第２の電流経路に提供するようにしてもよい。
次に、本実施例の温度補償回路の調整回路の他の変形例について図７を参照して説明する。本変形例では、調整回路１３０Ｂは、第１のＰＴＡＴ電流源１１０の抵抗ＲＡおよび／または第２のＰＴＡＴ電流源１２０の抵抗ＲＢの抵抗値を変化させることで、絶対温度に比例する電流ＩＡおよび電流ＩＢの大きさを調整する。
抵抗ＲＡ／ＲＢは、可変抵抗であり、調整回路１３０Ｂは、トリムコードＴＲＣによって抵抗ＲＡ／ＲＢの抵抗値を変化させる。抵抗の調整方法は任意であるが、例えば、調整回路１３０Ｂは、図４（Ｂ）に示すように抵抗ＲＡの複数のタップ位置にスイッチＳＷ１、ＳＷ２～ＳＷｎが接続され、トリムコードＴＲＣによって選択的にスイッチＳＷ１～ＳＷｎをオンさせ、抵抗ＲＡの一部を短絡することで抵抗値を変化させる。
本例では、調整回路１３０Ｂが抵抗ＲＡ／ＲＢを調整するようにしたが、調整回路１３０Ｂは、差分電流Ｉｄｉｆｆの温度変化をゼロに近づけさせるために必要であれば、抵抗ＲＡ／ＲＢの調整とともに、図３または図６に示すようにミラーレシオＫの調整を同時に行うようにしてもよい。
次に、本実施例の温度補償回路のＰＴＡＴ電流源の変形例について図８を参照して説明する。第１および第２のＰＴＡＴ電流源１１０、１２０は、ＰＭＯＳトランジスタのカレントミラー回路により電流ＩＡ、ＩＢを制御したが、図８に示すように、オペアンプ電流ミラーに置換することが可能である。同図に示すように第１および第２のＰＴＡＴ電流源１１０Ａ、１２０Ａは、供給電圧ＶＤＤに接続されたＰＭＯＳトランジスタＰ１０、Ｐ１１（トランジスタＰ１０と同一構成）と、ノードＮ１を非反転入力端子（＋）に接続し、ノードＮ２を反転入力端子（－）に接続し、出力端子をトランジスタＰ１０、Ｐ１１のゲートに共通接続するオペアンプ１１２を含む。オペアンプ１１２は、ノードＮ１の電圧とノードＮ２の電圧とが等しくなるように、トランジスタＰ１０、Ｐ１１のゲート電圧を制御し、これにより、第１の電流経路と第２の電流経路に等しい電流ＩＡ、ＩＢが流れる。オペアンプ１１２を用いることで、先の実施例のときよりも第１および第２の電流経路に精度の高い等しい電流ＩＡ／ＩＢを生成することができる。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００、１００Ａ、１００Ｂ：温度補償回路
１１０：第１のＰＴＡＴ電流源
１２０：第2のＰＴＡＴ電流源
１３０、１３０Ａ、１３０Ｂ：調整回路
１４０：差分回路

Claims (10)

  1. エミッタ面積の異なるトランジスタまたは当該エミッタ面積比と等価な個数比のダイオードと抵抗とを用いて絶対温度に比例する第１の温度係数を有する第１の電流を生成する第１の回路と、
    エミッタ面積の異なるトランジスタまたは当該エミッタ面積比と等価な個数比のダイオードと抵抗とを用いて絶対温度に比例する第２の温度係数の第２の電流を生成する第２の回路と、
    前記第１の電流と前記第２の電流との差分電流を出力する差分回路と、
    を有する温度補償回路。
  2. 前記第１の回路のエミッタ面積比は、前記第２の回路のエミッタ面積比と異なり、前記第１の電流および前記第２の電流は、ｌｎ（エミッタ面積比）に近似的に比例する、請求項１に記載の温度補償回路。
  3. 温度補償回路はさらに、前記第１の電流または前記第２の電流の大きさを調整する調整手段を含む、請求項１または２に記載の温度補償回路。
  4. 前記調整手段は、カレントミラー回路により前記第１の電流または前記第２の電流の大きさを調整する、請求項３に記載の温度補償回路。
  5. 前記調整手段は、前記抵抗の抵抗値を調整する、請求項３に記載の温度補償回路。
  6. 前記第１の回路は、電流源として前記第１の電流を供給する第１のカレントミラー回路を含み、前記第２の回路は、電流源として前記第２の電流を供給する第２のカレントミラー回路を含む、請求項１ないし５いずれか１つに記載の温度補償回路。
  7. 前記調整手段は、前記第１のカレントミラー回路または前記第２のカレントミラー回路のミラーレシオを調整する、請求項６に記載の温度補償回路。
  8. 前記調整手段は、前記第１のカレントミラー回路または前記第２のカレントミラー回路とカレントミラーを構成する別のトランジスタを含み、当該別のトランジスタのミラーレシオを調整する、請求項６に記載の温度補償回路。
  9. 前記トランジスタは、ＮＰＮまたはＰＮＰバイポーラトランジスタである、請求項１に記載の温度補償回路。
  10. 請求項１ないし９いずれか１つに記載の温度補償回路と、
    前記温度補償回路から出力された差分電流に基づき電圧を生成する電圧生成回路とを含む半導体集積回路。
JP2021149138A 2021-09-14 2021-09-14 温度補償回路およびこれを用いた半導体集積回路 Active JP7292339B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021149138A JP7292339B2 (ja) 2021-09-14 2021-09-14 温度補償回路およびこれを用いた半導体集積回路
TW111123753A TWI832306B (zh) 2021-09-14 2022-06-24 溫度補償電路及使用其的半導體積體電路
CN202210767750.6A CN115808950A (zh) 2021-09-14 2022-07-01 温度补偿电路及使用其的半导体集成电路
KR1020220086917A KR20230039513A (ko) 2021-09-14 2022-07-14 온도 보상 회로 및 이를 이용한 반도체 집적 회로
US17/881,639 US11809207B2 (en) 2021-09-14 2022-08-05 Temperature compensation circuit and semiconductor integrated circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021149138A JP7292339B2 (ja) 2021-09-14 2021-09-14 温度補償回路およびこれを用いた半導体集積回路

Publications (2)

Publication Number Publication Date
JP2023042059A true JP2023042059A (ja) 2023-03-27
JP7292339B2 JP7292339B2 (ja) 2023-06-16

Family

ID=85478456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021149138A Active JP7292339B2 (ja) 2021-09-14 2021-09-14 温度補償回路およびこれを用いた半導体集積回路

Country Status (5)

Country Link
US (1) US11809207B2 (ja)
JP (1) JP7292339B2 (ja)
KR (1) KR20230039513A (ja)
CN (1) CN115808950A (ja)
TW (1) TWI832306B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160513A (ja) * 1989-11-17 1991-07-10 Mitsubishi Electric Corp 半導体集積回路化基準電圧発生回路
JP2003224466A (ja) * 2002-01-31 2003-08-08 Kawasaki Microelectronics Kk カレントモードインバータ
JP2003273654A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置
JP2005285019A (ja) * 2004-03-30 2005-10-13 Tdk Corp 基準電流発生回路及び基準電圧発生回路
JP2021110994A (ja) * 2020-01-07 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 定電流回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0994402B1 (en) * 1998-10-15 2003-04-23 Lucent Technologies Inc. Current mirror
US6664843B2 (en) 2001-10-24 2003-12-16 Institute Of Microelectronics General-purpose temperature compensating current master-bias circuit
JP2003288786A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体装置
JP3761089B2 (ja) * 2003-04-25 2006-03-29 ローム株式会社 差動電流出力装置
KR100684067B1 (ko) * 2004-08-13 2007-02-16 삼성전자주식회사 주파수 범위 제한기능 및 온도보상 효과를 갖는 전압제어발진기
US7113044B2 (en) * 2004-08-18 2006-09-26 Texas Instruments Incorporated Precision current mirror and method for voltage to current conversion in low voltage applications
JP4499696B2 (ja) * 2006-09-15 2010-07-07 Ｏｋｉセミコンダクタ株式会社 基準電流生成装置
US7915882B2 (en) * 2007-09-17 2011-03-29 Texas Instruments Incorporated Start-up circuit and method for a self-biased zero-temperature-coefficient current reference
US7920015B2 (en) * 2007-10-31 2011-04-05 Texas Instruments Incorporated Methods and apparatus to sense a PTAT reference in a fully isolated NPN-based bandgap reference
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
CN101950191B (zh) 2010-09-16 2012-05-09 电子科技大学 一种具有高阶温度补偿电路的电压基准源
TWI452459B (zh) 2011-07-07 2014-09-11 Novatek Microelectronics Corp 溫度係數電流觸發產生器及溫度係數電流觸發產生模組
TWI457743B (zh) * 2012-09-20 2014-10-21 Novatek Microelectronics Corp 能帶隙參考電路及其雙輸出自我參考穩壓器
KR102061692B1 (ko) * 2013-03-15 2020-01-02 삼성전자주식회사 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템
KR102391518B1 (ko) * 2015-09-15 2022-04-27 삼성전자주식회사 기준 전류 발생 회로와 이를 구비하는 반도체 집적 회로
CN105739588B (zh) * 2016-01-29 2017-10-27 上海麦歌恩微电子股份有限公司 Amr磁开关电路的温度补偿电路及补偿方法
CN107589775B (zh) * 2017-10-24 2018-11-23 南京微盟电子有限公司 一种正温度系数电流补偿的基准电压源
CN108469862B (zh) * 2018-03-13 2019-09-03 中国电子科技集团公司第二十四研究所 低温漂电流源基准电路
US10742197B2 (en) * 2018-11-27 2020-08-11 Stmicroelectronics Asia Pacific Pte Ltd Temperature stable oscillator
JP2021082094A (ja) 2019-11-21 2021-05-27 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路およびこれを用いた半導体装置
CN111158422A (zh) * 2020-01-15 2020-05-15 西安电子科技大学 一种零温度系数偏置点的基准电压源
US11592857B2 (en) * 2020-02-24 2023-02-28 Intel Corporation Bandgap-less reference generator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160513A (ja) * 1989-11-17 1991-07-10 Mitsubishi Electric Corp 半導体集積回路化基準電圧発生回路
JP2003224466A (ja) * 2002-01-31 2003-08-08 Kawasaki Microelectronics Kk カレントモードインバータ
JP2003273654A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置
JP2005285019A (ja) * 2004-03-30 2005-10-13 Tdk Corp 基準電流発生回路及び基準電圧発生回路
JP2021110994A (ja) * 2020-01-07 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 定電流回路

Also Published As

Publication number Publication date
TWI832306B (zh) 2024-02-11
US20230084920A1 (en) 2023-03-16
KR20230039513A (ko) 2023-03-21
TW202311887A (zh) 2023-03-16
CN115808950A (zh) 2023-03-17
JP7292339B2 (ja) 2023-06-16
US11809207B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
KR100368982B1 (ko) 씨모스 정전류 레퍼런스 회로
JP4982688B2 (ja) 温度依存性を有する内部電源発生装置
JP5607963B2 (ja) 基準電圧回路および半導体集積回路
JP4714467B2 (ja) 改善されたヘッドルームを有するｃｍｏｓ電圧バンドギャップ基準
US5949278A (en) Reference current generator in CMOS technology
US9971376B2 (en) Voltage reference circuits with programmable temperature slope and independent offset control
JP6242274B2 (ja) バンドギャップリファレンス回路及びそれを備えた半導体装置
JP7170106B2 (ja) 定電流回路
US4906863A (en) Wide range power supply BiCMOS band-gap reference voltage circuit
US20140062452A1 (en) Voltage trimming circuit and method of semiconductor apparatus
US10613570B1 (en) Bandgap circuits with voltage calibration
WO2011016153A1 (ja) 基準電圧生成回路
CN113625815B (zh) 用于带隙基准的装置和方法
JP6413005B2 (ja) 半導体装置及び電子システム
JP7292339B2 (ja) 温度補償回路およびこれを用いた半導体集積回路
KR20210121688A (ko) 기준 전압 회로
CN108345336B (zh) 能隙参考电路
JP2019075760A (ja) 半導体装置
CN114690829A (zh) 温度补偿电路、电压参考电路及产生参考电压的方法
KR100997391B1 (ko) 차동신호 생성회로
CN116643615A (zh) 具有微调电路的带隙参考电路
JP2022142904A (ja) 基準電圧発生回路
WO2022234038A1 (en) Low power voltage reference

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230606

R150 Certificate of patent or registration of utility model

Ref document number: 7292339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150