JP2023020013A - 回路装置、発振器及び処理システム - Google Patents

回路装置、発振器及び処理システム Download PDF

Info

Publication number
JP2023020013A
JP2023020013A JP2021125124A JP2021125124A JP2023020013A JP 2023020013 A JP2023020013 A JP 2023020013A JP 2021125124 A JP2021125124 A JP 2021125124A JP 2021125124 A JP2021125124 A JP 2021125124A JP 2023020013 A JP2023020013 A JP 2023020013A
Authority
JP
Japan
Prior art keywords
circuit
temperature
data
temperature detection
detection data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021125124A
Other languages
English (en)
Inventor
裕一 鳥海
Yuichi Chokai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2021125124A priority Critical patent/JP2023020013A/ja
Priority to CN202210897276.9A priority patent/CN115694365A/zh
Priority to US17/875,882 priority patent/US11855646B2/en
Publication of JP2023020013A publication Critical patent/JP2023020013A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Abstract

Figure 2023020013000001
【課題】回路装置の温度センサー回路を有効利用して正確な温度検出を可能にする回路装置等の提供。
【解決手段】回路装置２０は、振動子１０を用いて発振信号ＯＳＣを生成する発振回路３０と、温度検出データＤＴＤを出力する温度センサー回路４０と、温度検出データＤＴＤに基づいて、発振信号ＯＳＣの発振周波数を温度補償する温度補償回路６０と、温度検出データＤＴＤを補正して温度を求めるための補正データＤＣＴを記憶するメモリー７０と、温度検出データＤＴＤと補正データＤＣＴとを出力するインターフェース回路８０を含む。
【選択図】図１

Description

本発明は、回路装置、発振器及び処理システム等に関する。
従来より、水晶振動子等の振動子を発振させる発振回路を有する回路装置が知られている。このような回路装置では、発振回路の発振周波数の温度補償を行うための温度センサー回路が設けられているものがある。また特許文献１には、温度補償機能を備えるとともに、検出した温度がしきい値を超えたときに割り込み出力するＲＴＣ（Real-Time Clock）が開示されている。
特開２００１－２２２３４２号公報
発振回路と温度センサー回路を有する回路装置において、温度センサー回路の温度検出データを外部に出力することができれば、回路装置の外部の処理装置は、回路装置の温度センサー回路からの温度検出データを有効利用して、周囲の環境等の温度を測定できるようになる。この場合に、外部の処理装置に対して、正確な温度検出データを出力するためには、温度センサー回路の温度検出結果を補正するための補正回路を、回路装置の内部に設ける必要がある。しかしながら、このような補正回路を設けると、補正回路において無駄な電力が消費されるなどの問題が発生する。
本開示の一態様は、振動子を用いて発振信号を生成する発振回路と、温度検出データを出力する温度センサー回路と、前記温度検出データに基づいて、前記発振信号の発振周波数を温度補償する温度補償回路と、前記温度検出データを補正して温度を求めるための補正データを記憶するメモリーと、前記温度検出データと前記補正データとを出力するインターフェース回路と、を含む回路装置に関係する。
また本発明の他の態様は、振動子と、回路装置と、を含み、前記回路装置は、前記振動子を用いて発振信号を生成する発振回路と、温度検出データを出力する温度センサー回路と、前記温度検出データに基づいて、前記発振信号の発振周波数を温度補償する温度補償回路と、前記温度検出データを補正して温度を求めるための補正データを記憶するメモリーと、前記温度検出データと前記補正データとを出力するインターフェース回路と、を含む発振器に関係する。
また本開示の他の態様は、上記に記載の発振器と、前記発振器に電気的に接続される処理装置と、を含み、前記処理装置は、前記補正データに基づいて前記温度検出データを補正する演算処理を行って、前記温度を検出する処理システムに関係する。
本実施形態の回路装置の構成例。 温度検出データと温度の関係の説明図。 本実施形態の回路装置の詳細な構成例。 本実施形態の回路装置の詳細な構成例。 本実施形態の比較例の構成例。 本実施形態の比較例の構成例。 比較例での上限値、下限値の設定の説明図。 比較例での割り込み信号の発生の説明図。 本実施形態での上限値、下限値の設定の説明図。 本実施形態での割り込み信号の発生の説明図。 演算回路の演算処理の説明図。 演算回路の演算処理の説明図。 発振器と処理装置を含む処理システムの構成例。 インターフェース回路のＩ／Ｏ回路の構成例。 本実施形態の通信例を説明する信号波形図。 本実施形態の通信例を説明する信号波形図。 本実施形態の通信プロトコルの例の説明図。 割り込み信号の説明図。 発振器の第１構造例。 発振器の第２構造例。
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
１．回路装置
図１に本実施形態の回路装置２０の構成例を示す。本実施形態の回路装置２０は、振動子１０を発振させる発振回路３０と、温度を検出する温度センサー回路４０と、温度補償を行う温度補償回路６０と、情報を記憶するメモリー７０と、通信のインターフェース処理を行うインターフェース回路８０を含む。
振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、音叉型水晶振動片、双音叉型水晶振動片、又はカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば音叉型、双音叉型又は厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。図１では回路装置２０は、発振回路３０、温度センサー回路４０、温度補償回路６０、メモリー７０、インターフェース回路８０を含んでいる。
発振回路３０は振動子１０を発振させる回路である。例えば発振回路３０は、振動子１０を発振させることで発振信号ＯＳＣを生成する。発振信号ＯＳＣは発振クロック信号である。一例としては発振回路３０は例えば３２ＫＨｚの周波数の発振信号ＯＳＣを生成する。但し発振周波数は３２ＫＨｚには限定されない。例えば発振回路３０は、振動子１０の一端及び他端に電気的に接続される発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路３０には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばキャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現できる。なお可変容量回路を、バラクターなどの可変容量素子により実現することも可能である。また本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。
温度センサー回路４０は、振動子１０や回路装置２０の環境温度などの温度を測定し、その結果を温度検出データＤＴＤとして出力する。温度検出データＤＴＤは、回路装置２０の動作温度範囲において、温度に対して例えば単調増加又は単調減少するデータである。温度センサー回路４０は、後述の図４に示すように、リングオシレーター４２の発振周波数が温度依存性を有することを利用した温度センサーである。具体的には、図４に示すように温度センサー回路４０は、リングオシレーター４２とカウンター４４を含む。カウンター４４は、発振回路３０からの発振信号ＯＳＣに基づくクロック信号ＣＫにより規定されるカウント期間において、リングオシレーター４２の発振信号である出力パルス信号をカウントし、そのカウント値を温度検出データＤＴＤとして出力する。なお温度センサー回路４０はこれに限定されず、例えばＰＮ接合の順方向電圧が温度依存性を有することを利用して温度検出電圧を出力するアナログの温度センサーと、温度検出電圧をＡ／Ｄ変換して温度検出データＤＴＤを出力するＡ／Ｄ変換回路と、を含んでもよい。
温度補償回路６０は、温度センサー回路４０からの温度検出データＤＴＤに基づいて温度補償処理を行う。温度補償処理は、例えば温度変動による発振周波数の変動を抑制して補償する処理である。即ち温度補償回路６０は、温度変動があった場合にも周波数が一定になるように、発振回路３０の発振周波数の温度補償処理を行う。具体的には温度補償回路６０は、温度センサー回路４０からの温度検出データＤＴＤを用いて行われたデジタル演算に基づく温度補償処理を行う。
メモリー７０は情報を記憶する記憶装置である。メモリー７０は、例えば半導体メモリーなどにより実現できる。例えばメモリー７０は、不揮発性メモリーにより実現されることが望ましいが、これには限定されない。メモリー７０は、回路装置２０の動作に必要な各種の情報を記憶する。そしてメモリー７０は、温度検出データＤＴＤを補正して温度を求めるための補正データＤＣＴを記憶する。
インターフェース回路８０は、外部装置とのインターフェースとなる回路であり、例えば後述の図１３に示す外部の処理装置１００との間で通信を行うための回路である。本実施形態では、インターフェース回路８０が、温度センサー回路４０からの温度検出データＤＴＤと、メモリー７０からの補正データＤＣＴを出力する。即ちインターフェース回路８０は、温度検出データＤＴＤと補正データＤＣＴを外部の処理装置１００に出力する。インターフェース回路８０は、例えばシリアルインターフェースの通信を行うシリアルインターフェース回路により実現できる。例えばインターフェース回路８０は、後述の図１３に示すようなシリアルインターフェース回路により実現してもよいし、ＳＰＩ（Serial Peripheral Interface）、Ｉ２Ｃ（Inter-Integrated Circuit）などのシリアルインターフェース回路により実現してもよい。ＳＰＩやＩ２Ｃでは、シリアルクロック信号とシリアルのデータ信号を用いたシリアルインターフェースの通信が行われる。なおインターフェース回路８０として、パラレルインターフェースの通信を行うパラレルインターフェース回路を用いる変形実施も可能である。
以上のように本実施形態の回路装置２０は、図１に示すように、発振回路３０と、温度センサー回路４０と、温度補償回路６０と、メモリー７０と、インターフェース回路８０を含む。発振回路３０は、振動子１０を用いて発振信号ＯＳＣを生成し、温度センサー回路４０は、温度を検出して、温度検出データＤＴＤを出力する。また温度補償回路６０は、温度検出データＤＴＤに基づいて、発振信号ＯＳＣの発振周波数の温度補償を行い、メモリー７０は、温度検出データＤＴＤを補正して温度を求めるための補正データＤＣＴを記憶する。例えば回路装置２０や回路装置２０が組み込まれる発振器等のデバイスの製造、検査の際に、温度センサー回路４０が出力する温度検出データＤＴＤから温度を求めるための補正データＤＣＴが演算される。そして演算された補正データＤＣＴがメモリー７０に記憶される。そしてインターフェース回路８０は、温度検出データＤＴＤと補正データＤＣＴを外部に出力する。温度検出データＤＴＤは、検出された温度を特定するためのデータであり、検出された温度に対応づけられるデータである。補正データＤＣＴは、外部の処理装置１００が、温度検出データＤＴＤから対応する温度を求めるために使用されるデータである。例えば補正データＤＣＴは、温度と温度検出データＤＴＤの対応のバラツキを補正するためのデータである。
このように本実施形態の回路装置２０では、温度検出データＤＴＤに加えて、温度検出データＤＴＤを補正して温度を求めるための補正データＤＣＴがインターフェース回路８０から外部に出力される。従って、図１３の外部の処理装置１００は、インターフェース回路８０から受信した温度検出データＤＴＤを、同じくインターフェース回路８０から受信した補正データＤＣＴに基づいて補正する演算処理を行って、温度検出データＤＴＤに対応する正確な温度を測定できるようになる。
例えば図２に温度に対する温度検出データＤＴＤの特性の例を示す。図２では、デバイスＤＶＡ、ＤＶＢ、ＤＶＣ、ＤＶＤでの温度検出データＤＴＤの特性例が示されている。デバイスＤＶＡ、ＤＶＢ、ＤＶＣ、ＤＶＤは、回路装置２０又は回路装置２０が組み込まれる後述の図３の発振器４に対応する。例えばデバイスの製造プロセスのバラツキなどに起因して、温度検出データＤＴＤの特性にバラツキが発生する。例えばデバイスＤＶＡ～ＤＶＤの温度検出データＤＴＤの特性は、傾きＳＬやオフセットＯＦＳが異なっており、個体差バラツキが発生している。補正データＤＣＴは、このような温度に対する温度検出データＤＴＤの特性のバラツキを補正するために用いられる。例えば図２の場合に、温度は、温度検出データＤＴＤを用いて下式（１）のように表すことができる。
温度（℃）＝ＳＬ×ＤＴＤ＋ＯＦＳ （１）
従って、図２の場合には、補正データＤＣＴとして、傾きＳＬ、オフセットＯＦＳを用いることで、個体差バラツキが発生した場合にも、温度検出データＤＴＤに基づき正確な温度を求めることが可能になる。デバイスＤＶＡを例にとれば、デバイスＤＶＡの製造、検査時に、例えばテスター等の外部装置が、各温度において温度センサー回路４０が出力する温度検出データＤＴＤを読み取ることで、傾きＳＬ、オフセットＯＦＳを補正データＤＣＴとして求めることができる。そして、求められた補正データＤＣＴを回路装置２０のメモリー７０に書き込んで、製品を出荷する。そしてデバイスＤＶＡの実動作時においては、デバイスＤＶＡのインターフェース回路８０が、温度センサー回路４０の温度検出データＤＴＤと、メモリー７０に書き込まれた補正データＤＣＴを出力する。そして外部の処理装置１００は、補正データＤＣＴに基づいて温度検出データＤＴＤを補正する演算処理として、上式（１）の演算処理を行うことで、温度を測定できるようになる。
ここで、補正データＤＣＴは、例えば、温度と温度検出データＤＴＤの関係を示す多項式の係数データである。例えば上式（１）では、補正データＤＣＴである傾きＳＬ、オフセットＯＦＳは、温度と温度検出データＤＴＤの関係を示す１次の多項式の係数データとなっている。より一般的には、温度と温度検出データＤＴＤの関係は、例えば下式（２）のような多項式により表すことができる。
温度（℃）＝Ｃｎ×ＤＴＤｎ＋Ｃｎ－１×ＤＴＤｎ－１・・・＋Ｃ１×ＤＴＤ＋Ｃ０ （２）
この場合に補正データＤＣＴは上式（２）の多項式の係数データであるＣｎ、Ｃｎ－１・・・Ｃ１、Ｃ０になる。ｎは１以上の整数である。このようにすれば、温度と温度検出データＤＴＤの関係を示す特性が、上式（２）のような多項式により表したり近似できる場合に、この多項式の係数データであるＣｎ、Ｃｎ－１・・・Ｃ１、Ｃ０を、補正データＤＣＴとして用いることが可能になる。そして外部の処理装置１００は、補正データＤＣＴに基づいて温度検出データＤＴＤを補正する演算処理を行うことで、正確な温度を測定できるようになる。
なお補正データＤＣＴは、全ての温度範囲で同じである必要はなく、例えば後述の図１１、図１２のイコライジングの演算処理等を行う場合には、温度範囲に応じて異なる補正データＤＣＴを設定するようにしてもよい。また本実施形態における補正データＤＣＴによる補正手法は、このような多項式近似による手法には限定されず、例えばメモリー７０が、温度と温度検出データＤＴＤの対応づけをルックアップテーブルの形式で記憶するなど、種々の変形実施が可能である。
２．詳細な構成例
図３に、本実施形態の回路装置２０や、回路装置２０を含む発振器４の詳細な構成例を示す。図３では、回路装置２０は、発振回路３０、温度センサー回路４０、ロジック回路５０、不揮発性メモリー７２、インターフェース回路８０、出力回路９０、電源回路９６を含む。また発振器４は、振動子１０と回路装置２０を含む。振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。
発振回路３０は、パッドＰＸ１、ＰＸ２を介して振動子１０に電気的に接続される。パッドＰＸ１、ＰＸ２は、振動子接続用のパッドである。発振回路３０の発振用の駆動回路は、パッドＰＸ１とパッドＰＸ２の間に設けられる。そして発振回路３０は、可変容量回路３２を含む。可変容量回路３２は、例えばキャパシターアレイと、キャパシターアレイに接続されるスイッチアレイを含む。可変容量回路３２のスイッチアレイのスイッチは、温度補償回路６０からの周波数調整データに基づいてオン、オフされる。例えば可変容量回路３２は、容量値がバイナリーに重み付けされた複数のキャパシターを有する第１キャパシターアレイを含む。また可変容量回路３２は、各スイッチが、第１キャパシターアレイの各キャパシターとパッドＰＸ１との間の接続のオン、オフを行う複数のスイッチを有する第１スイッチアレイを含む。また可変容量回路３２として、第１キャパシターアレイ及び第１スイッチアレイを有し、パッドＰＸ１に接続される第１可変容量回路と、第２キャパシターアレイ及び第２スイッチアレイを有し、パッドＰＸ２に接続される第２可変容量回路を設けてもよい。第１スイッチアレイ及び第２スイッチアレイのスイッチは、周波数調整データに基づきオン、オフされる。
ロジック回路５０は制御回路であり、種々の制御処理を行う。例えばロジック回路５０は、回路装置２０の全体の制御を行ったり、回路装置２０の動作シーケンスの制御を行う。またロジック回路５０は、発振回路３０の制御のための各種の処理を行ったり、温度センサー回路４０や電源回路９６の制御を行ったり、或いは不揮発性メモリー７２の情報の読み出しや書き込みの制御を行う。ロジック回路５０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。
ロジック回路５０は、温度補償回路６０と割り込み信号生成回路６２を含む。割り込み信号生成回路６２の詳細は後述の図４で説明する。
温度補償回路６０は、温度検出データＤＴＤに基づいて周波数調整データを求める。そして、求められた周波数調整データに基づいて発振回路３０の可変容量回路３２の容量値が調整されることで、発振回路３０の発振周波数の温度補償処理が実現される。例えば不揮発性メモリー７２は、温度検出データＤＴＤと周波数調整データの対応を表すルックアップテーブルＬＵＴを記憶する。そして温度補償回路６０は、このルックアップテーブルＬＵＴを用いて、温度検出データＤＴＤから周波数調整データを求める温度補償処理を行う。
不揮発性メモリー７２は、電源を供給しなくても情報の記憶を保持するメモリーである。例えば不揮発性メモリー７２は、電源を供給しなくても情報を保持できると共に、情報の書き換えが可能なメモリーである。不揮発性メモリー７２は、回路装置２０の動作等に必要な種々の情報を記憶する。不揮発性メモリー７２は、ＦＡＭＯＳメモリー（Floating gate Avalanche injection MOS memory）又はＭＯＮＯＳメモリー（Metal-Oxide- Nitride-Oxide-Silicon memory）により実現されるＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等により実現できる。
そして図３では、不揮発性メモリー７２が、ルックアップテーブルＬＵＴと補正データＤＣＴを記憶する。温度補償回路６０は、ルックアップテーブルＬＵＴを用いて上述した温度補償処理を行う。なお温度補償回路６０は、ルックアップテーブルＬＵＴの情報を、レジスター等の記憶回路にロードし、記憶回路にロードした情報に基づいて温度補償処理を行ってもよい。また図１のメモリー７０に対応する不揮発性メモリー７２は、補正データＤＣＴを記憶する。そしてインターフェース回路８０は、温度センサー回路４０からの温度検出データＤＴＤに加えて、不揮発性メモリー７２に記憶された補正データＤＣＴを外部に出力する。なお不揮発性メモリー７２からの補正データＤＣＴの読み出し制御は例えばロジック回路５０が行う。
このように図３では、図１のメモリー７０は不揮発性メモリー７２により実現され、補正データＤＣＴは不揮発性メモリー７２に記憶される。このようにすれば、温度検出データＤＴＤを補正して温度を求めるための補正データＤＣＴを不揮発性メモリー７２に記憶しておき、この補正データＤＣＴを不揮発性メモリー７２から読み出して、インターフェース回路８０により、温度検出データＤＴＤと共に補正データＤＣＴを外部に出力できるようになる。
インターフェース回路８０は、データ信号ＤＡを第１パッドＰＤＡに出力する。そしてこのデータ信号ＤＡが発振器４の第１端子ＴＤＡを介して外部に出力される。例えばインターフェース回路８０は、温度検出データＤＴＤや補正データＤＣＴをデータ信号ＤＡとして出力する。またインターフェース回路８０には、外部からのデータ信号ＤＡも入力される。
出力回路９０は、発振信号ＯＳＣに基づくクロック信号ＣＫを出力する。例えば出力回路９０は、発振回路３０からの発振クロック信号である発振信号ＯＳＣをバッファリングして、クロック信号ＣＫとして、クロック出力パッドＰＣＫに出力する。そして、このクロック信号ＣＫが発振器４のクロック出力端子ＴＣＫを介して外部に出力される。例えば出力回路９０は、シングルエンドのＣＭＯＳの信号形式でクロック信号ＣＫを出力する。なお出力回路９０が、ＣＭＯＳ以外の信号形式でクロック信号ＣＫを出力するようにしてもよい。また発振回路３０の後段に、発振信号ＯＳＣの周波数を逓倍した周波数のクロック信号ＣＫを生成するＰＬＬ回路等のクロック信号生成回路を設けてもよい。そして出力回路９０は、このクロック信号生成回路により生成されたクロック信号ＣＫをバッファリングして出力するようにしてもよい。
インターフェース回路８０に接続される第１パッドＰＤＡや、第１パッドＰＤＡに接続される発振器４の第１端子ＴＤＡは、出力イネーブルパッド、出力イネーブル端子としても使用できる。例えば第１パッドＰＤＡが出力イネーブルパッドとして使用される場合には、第１パッドＰＤＡ、第１端子ＴＤＡが例えばハイレベルなどのアクティブレベルに設定されたときに、出力回路９０がクロック信号ＣＫを外部に出力する。一方、第１パッドＰＤＡ、第１端子ＴＤＡが例えばローレベルなどの非アクティブレベルに設定されたときには、出力回路９０は、例えばクロック信号ＣＫをローレベルなどの固定電圧レベルに設定する。
電源回路９６は、電源パッドＰＶＤＤからの電源電圧ＶＤＤやグランドパッドＰＧＮＤからグランド電圧ＧＮＤが供給されて、回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。例えば電源回路９６は、電源電圧ＶＤＤをレギュレートしたレギュレート電源電圧を、発振回路３０等の回路装置２０の各回路に供給する。
電源パッドＰＶＤＤは、電源電圧ＶＤＤが供給されるパッドである。パッドは、半導体チップである回路装置２０の端子である。例えばパッド領域では、絶縁層であるパシベーション膜から金属層が露出しており、この露出した金属層により回路装置２０の端子であるパッドが構成される。例えば外部の電源供給デバイスからの電源電圧ＶＤＤが電源パッドＰＶＤＤに供給される。グランドパッドＰＧＮＤは、グランド電圧であるＧＮＤが供給される端子である。ＧＮＤはＶＳＳと呼ぶこともでき、グランド電圧は例えば接地電位である。本実施形態ではグランドを、適宜、ＧＮＤと記載する。電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロック出力パッドＰＣＫ、第１パッドＰＤＡは、各々、発振器４の外部接続用の外部端子である電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、クロック出力端子ＴＣＫ、第１端子ＴＤＡに電気的に接続される。例えばこれらの各パッドと各端子は、パッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて電気的に接続される。
図４に本実施形態の回路装置２０の更に詳細な構成例を示す。温度センサー回路４０は、リングオシレーター４２とカウンター制御部４６とカウンター４４を含む。リングオシレーター４２は、複数個の遅延素子をリング状に接続した回路である。具体的にはリングオシレーター４２は、例えば奇数個のインバーター回路等の信号反転回路がリング状に接続された回路であり、発振信号である出力パルス信号を出力する。カウンター４４は、発振信号ＯＳＣに基づくクロック信号を用いて、リングオシレーター４２の出力パルス信号のパルス数のカウント処理を行い、カウント処理により得られたカウント値に基づく温度検出データＤＴＤを出力する。カウンター制御部４６は、カウンター４４の制御を行う。例えばカウンター４４は、クロック信号により規定されるカウント期間における出力パルス信号のパルス数のカウント値を求めることで、温度検出データＤＴＤを求める。
演算回路６１は、温度検出データＤＴＤの温度感度を調整する演算処理を行い、演算処理が行われた温度検出データＤＴＤをルックアップテーブルＬＵＴに出力する。温度検出データＤＴＤの温度感度は、温度変化に対する温度検出データＤＴＤの変化の度合いである。演算回路６１の演算処理については後述の図１１、図１２で詳細に説明する。なお演算回路６１を設けずに、温度センサー回路４０からの温度検出データＤＴＤを直接にルックアップテーブルＬＵＴに入力するようにしてもよい。
図１のメモリー７０に対応する不揮発性メモリー７２は、温度検出データＤＴＤと周波数調整データＤＦＣとを対応づけたルックアップテーブルＬＵＴを記憶する。例えばルックアップテーブルＬＵＴでは、温度検出データＤＴＤの各値に対して周波数調整データＤＦＣの各値が対応づけられている。例えば温度検出データＤＴＤは温度に対して単調増加又は単調減少するデータとなっている。そして図４のように演算回路６１が設けられ、温度検出データＤＴＤの温度感度を調整する演算処理が行われる。即ち温度の変化に対する温度検出データＤＴＤの変化の度合いを調整する演算処理が行われる。これにより、演算処理後の温度検出データＤＴＤでは、温度の変化に対する温度検出データＤＴＤの変化の傾きが温度範囲に応じて異なるようになる。
温度補償回路６０は、ルックアップテーブルＬＵＴを参照して、温度検出データＤＴＤに対応する周波数調整データＤＦＣを出力する。例えば温度補償回路６０は、温度検出データＤＴＤに対応する周波数調整データＤＦＣをルックアップテーブルＬＵＴから読み出して、発振回路３０の周波数調整回路である可変容量回路３２に出力する。このように温度検出データＤＴＤに基づく周波数調整データＤＦＣを用いて、可変容量回路３２の容量が調整されることで、発振回路３０の発振周波数が調整されて、発振周波数の温度補償処理が実現されるようになる。
また図４では回路装置２０は、温度感度を調整する演算処理を行い、演算処理が行われた温度検出データＤＴＤをルックアップテーブルＬＵＴに出力する演算回路６１を含む。例えば演算回路６１は、第１温度範囲における温度に対する温度検出データＤＴＤの傾きと、第２温度範囲における温度に対する温度検出データＤＴＤの傾きとを異ならせる変換処理を、温度感度を調整する演算処理として行う。このような温度感度を調整する演算処理を行う演算回路６１を設ければ、温度感度が温度範囲に応じて異なる場合にも、この温度感度を適正に調整する演算処理を行って、演算処理後の温度検出データＤＴＤをルックアップテーブルＬＵＴに出力できるようになる。
なお図４では、演算回路６１による演算処理後の温度検出データＤＴＤを、インターフェース回路８０を介して外部に出力している。このように演算処理後の温度検出データＤＴＤを出力することで、演算処理が行われる前の温度検出データＤＴＤを出力する場合に比べて、個体差バラツキが低減された温度検出データＤＴＤを出力することが可能になる。但し本実施形態はこれに限定されず、演算回路６１による演算処理が行われる前の温度検出データＤＴＤを、インターフェース回路８０を介して外部に出力するようにしてもよい。
また図４に示すように回路装置２０は、割り込み信号ＩＮＴを生成する割り込み信号生成回路６２を含む。割り込み信号生成回路６２は、温度検出データＤＴＤが上限値ＵＬを超えた場合又は下限値ＬＬを下回った場合に、割り込み信号ＩＮＴを生成する。上限値ＵＬ、下限値ＬＬは、外部の処理装置１００が例えばインターフェース回路８０を介して書き込んでもよいし、不揮発性メモリー７２等のメモリー７０が記憶してもよい。また生成された割り込み信号ＩＮＴは、例えばインターフェース回路８０を介して外部の処理装置１００等に出力される。このような割り込み信号生成回路６２を設けることで、温度検出データＤＴＤに対応する温度が上限の温度を超えた、或いは下限の温度を下回ったことを、外部の処理装置１００等に知らせることが可能になる。これにより外部の処理装置１００等は、割り込み信号ＩＮＴに対応する割り込み処理を実行できるようになる。
また割り込み信号生成回路６２は、例えば図４に示すように、第１レジスター６３と、第２レジスター６４と、比較回路６５を含む。第１レジスター６３は上限値ＵＬを記憶し、第２レジスター６４は下限値ＬＬを記憶する。そして比較回路６５は、温度検出データＤＴＤと上限値ＵＬ又は下限値ＬＬとを比較して、割り込み信号ＩＮＴを生成する。第１レジスター６３、第２レジスター６４は、例えばフリップフロップ回路等の記憶回路により実現できる。第１レジスター６３、第２レジスター６４に対して、外部の処理装置１００が例えばインターフェース回路８０を介して上限値ＵＬ、下限値ＬＬを書き込んでもよい。或いは、不揮発性メモリー７２等のメモリー７０が上限値ＵＬ、下限値ＬＬを記憶し、メモリー７０から上限値ＵＬ、下限値ＬＬを第１レジスター６３、第２レジスター６４にロードするようにしてもよい。また比較回路６５は、コンパレーター６６、６７とＯＲ回路６８を含む。コンパレーター６６は、温度検出データＤＴＤの値と上限値ＵＬを比較し、温度検出データＤＴＤの値が上限値ＵＬを超えた場合にアクティブレベルになる第１比較信号を出力する。コンパレーター６７は、温度検出データＤＴＤの値と下限値ＬＬを比較し、温度検出データＤＴＤの値が下限値ＬＬを下回った場合にアクティブレベルになる第２比較信号を出力する。ＯＲ回路６８は、コンパレーター６６からの第１比較信号又はコンパレーター６７からの第２比較信号のいずれかがアクティブレベルになった場合にアクティブレベルになる割り込み信号ＩＮＴを出力する。この割り込み信号ＩＮＴは、例えばインターフェース回路８０を介して外部に出力される。
このような構成の割り込み信号生成回路６２によれば、第１レジスター６３、第２レジスター６４に上限値ＵＬ、下限値ＬＬを記憶しておき、この上限値ＵＬ、下限値ＬＬと温度検出データＤＴＤとを比較することで、割り込み信号ＩＮＴを生成できるようになる。そして、この割り込み信号ＩＮＴを用いて、温度検出データＤＴＤに対応する温度が上限の温度を超えた、或いは下限の温度を下回ったことを、外部の処理装置１００等に通知することが可能になる。
また本実施形態では、不揮発性メモリー７２等のメモリー７０が上限値ＵＬ及び下限値ＬＬを記憶してもよい。例えば回路装置２０や発振器４の製造、検査の際に、補正データＤＣＴに基づき算出された上限値ＵＬ及び下限値ＬＬを、外部装置がインターフェース回路８０を介して、メモリー７０に書き込む。このようにすれば、補正データＤＣＴに基づき個体差バラツキが補正された上限値ＵＬ及び下限値ＬＬを、メモリー７０に書き込んで記憶しておくことが可能になる。そして回路装置２０や発振器４の通常動作時には、メモリー７０から第１レジスター６３、第２レジスター６４に上限値ＵＬ、下限値ＬＬがロードされ、割り込み信号生成回路６２が、ロードされた上限値ＵＬ、下限値ＬＬと温度検出データＤＴＤを比較することで、割り込み信号ＩＮＴを生成する。このようにすれば割り込み信号生成回路６２は、個体差バラツキが補正された上限値ＵＬ及び下限値ＬＬと温度検出データＤＴＤとを比較することで生成された適切な割り込み信号ＩＮＴを、外部に出力できるようになる。
以上に説明した図３、図４の回路装置２０においても、温度センサー回路４０が温度検出データＤＴＤを出力し、メモリー７０である不揮発性メモリー７２が補正データＤＣＴを記憶する。そしてインターフェース回路８０が、温度検出データＤＴＤと補正データＤＣＴを外部に出力する。このようにすることで、例えば図１３の外部の処理装置１００は、補正データＤＣＴに基づいて温度検出データＤＴＤを補正する演算処理を行って、正確な温度を検出できるようになる。
例えば図５、図６に本実施形態の比較例の構成例を示す。図５では、温度センサー回路４０にアナログ補正回路４８が設けられ、このアナログ補正回路４８が、例えばリングオシレーター４２の遅延素子を構成するトランジスターに流れる電流等を補正することで、温度検出データＤＴＤの補正を行っている。即ち、アナログ補正回路４８は、図２で説明した温度に対する温度検出データＤＴＤの特性の個体差バラツキの補正を行っている。そしてインターフェース回路８０は、このような補正が行われた温度検出データＤＴＤを外部に出力する。また図６では、温度センサー回路４０にデジタル補正回路４９が設けられ、このデジタル補正回路４９が、カウンター４４から出力される温度検出データＤＴＤのデジタル補正を行うことで、温度に対する温度検出データＤＴＤの特性の個体差バラツキを補正している。
図５、図６のようにアナログ補正回路４８やデジタル補正回路４９により補正を行う比較例では、アナログ補正回路４８やデジタル補正回路４９における電力消費により、回路装置２０の消費電力が増加してしまう。またアナログ補正回路４８やデジタル補正回路４９を設けることで、回路装置２０の回路のレイアウト面積が大きくなり、コストアップの要因になる。また図５のアナログ補正回路４８による補正では、個体差バラツキの補正の精度が高くないため、温度の測定精度が悪化してしまうという問題もある。
例えばルックアップテーブルＬＵＴを用いて温度補償処理を行う回路装置２０では、アナログ補正回路４８やデジタル補正回路４９による温度検出のバラツキの補正は、本来は不要である。このような構成の回路装置２０においては、温度センサー回路４０での温度検出のバラツキと振動子１０の温度特性のバラツキの両方が、ルックアップテーブルＬＵＴを用いて補正されるからである。しかしながら、ＲＴＣなどの発振器４では、外部の処理装置１００により温度検出データＤＴＤが、どのタイミングで読み出されるのかを、回路装置２０は予見できない。また温度検出データＤＴＤにより検出される温度が、上限の温度を超えたり、下限の温度を下回るイベントが発生したときに、割り込みを発生させる場合も、当該イベントがいつ発生するかを、回路装置２０は予見できない。このため、図５、図６の比較例では、本来は不要であるのにもかかわらず、アナログ補正回路４８やデジタル補正回路４９による温度検出のバラツキの補正を行う必要があり、これらの回路において無駄に電力が消費されてしまうという問題がある。
この点、図１、図３、図４の本実施形態の回路装置２０によれば、例えば温度検出のバラツキの補正が行われることなく、温度センサー回路４０からの温度検出データＤＴＤがインターフェース回路８０から出力される。そして温度検出データＤＴＤを補正して温度を求めるための補正データＤＣＴを、不揮発性メモリー７２等のメモリー７０に記憶しておき、温度検出のバラツキの補正が行われていない温度検出データＤＴＤと、メモリー７０からの補正データＤＣＴとが、インターフェース回路８０を介して外部に出力される。これにより、回路装置２０から温度検出データＤＴＤ及び補正データＤＣＴを読み出した外部の処理装置１００は、温度検出データＤＴＤを補正データＤＣＴに基づいて補正することで、正確な温度を検出できるようになる。この温度検出のための補正処理はシステム全体において必要最小限の回数しか行われないようになるため、システム全体での消費電力を低減できる。また本実施形態によれば、図５、図６に示すようなアナログ補正回路４８やデジタル補正回路４９を回路装置２０に設ける必要がなくなる。これにより、アナログ補正回路４８やデジタル補正回路４９での補正により無駄に電力が消費されてしまったり、これらの回路が原因となって回路規模が大きくなり、コストアップに繋がってしまう問題も解消できるようになる。また温度検出データＤＴＤを補正データＤＣＴに基づき補正する外部の処理装置１００は、例えばＭＣＵ（Micro Controller Unit）などにより実現される。そしてＭＣＵは演算器を有するため、ハードウェアのリソースを追加することなく、温度検出データＤＴＤを補正データＤＣＴに基づき補正して、温度検出が可能であるという利点もある。
図７、図８は、図５、図６の比較例での上限値ＵＬ、下限値ＬＬの設定や割り込み信号ＩＮＴの発生についての説明図である。図７に示すように比較例では、上限値ＵＬ、下限値ＬＬが固定値になる。図７では例えば、６５℃に対応する上限値ＵＬは１０１２の固定値に設定され、０℃に対応する下限値ＬＬは１２８の固定値に設定されている。そして図８に示すように、温度が上限の温度である６５℃を超えて、温度検出データＤＴＤの値が上限値であるＵＬ＝１０１２を超えると割り込み信号ＩＮＴが発生する。また温度が下限の温度である０℃を下回って、温度検出データＤＴＤの値が下限値であるＬＬ＝１２８を下回ると、割り込み信号ＩＮＴが発生する。このように図５、図６の比較例では、上限値ＵＬ、下限値ＬＬが固定値であるため、温度検出データＤＴＤの方を、温度を測定する毎にアナログ補正回路４８やデジタル補正回路４９が補正することになる。従って、温度を測定する毎に無駄に電力が消費されてしまう。
図９、図１０は、本実施形態での上限値ＵＬ、下限値ＬＬの設定や割り込み信号ＩＮＴの発生についての説明図である。図９に示すように本実施形態では、上限値ＵＬ、下限値ＬＬは固定値ではなく、補正データＤＣＴに基づき演算される。例えば回路装置２０の実動作時に、外部の処理装置１００が、補正データＤＣＴに基づき上限値ＵＬ、下限値ＬＬを演算して、第１レジスター６３、第２レジスター６４に書き込む。或いは、回路装置２０や発振器４の製造、検査の際に、外部装置が上限値ＵＬ、下限値ＬＬを演算してメモリー７０に書き込み、実動作時にメモリー７０から第１レジスター６３、第２レジスター６４にロードしてもよい。そして図１０に示すように、温度が上限の温度である６５℃を超えて、温度検出データＤＴＤの値が上限値ＵＬ超えると割り込み信号ＩＮＴが発生する。また温度が下限の温度である０℃を下回って、温度検出データＤＴＤの値が下限値ＬＬを下回ると、割り込み信号ＩＮＴが発生する。この場合に本実施形態では、アナログ補正回路４８やデジタル補正回路４９を設けなくても済むため、これらの回路で無駄に電力が消費されてしまう事態を防止できる。
３．演算回路
次に図４の演算回路６１の演算処理の詳細について説明する。図１１に、温度センサー回路４０が出力する温度検出データＤＴＤをそのままルックアップテーブルＬＵＴのアドレスとして用いたときの、発振周波数の温度特性とアドレス割り当ての関係を示す。ここでは、温度検出データＤＴＤが温度に対して線形な例を示すが、温度検出データＤＴＤは温度に対しておおよそ線形であればよい。また発振周波数の温度特性が温度に対して２次である例を示すが、温度に応じて発振周波数の温度感度が変わるような温度特性であればよい。
図１１に示す温度特性は、室温付近を頂点とする上に凸の２次の特性である。ＵＴ１～ＵＴ３は単位温度幅の温度範囲である。温度範囲ＵＴ１は室温付近であり、単位温度あたりの周波数変化量ＦＷ１が小さい。温度範囲ＵＴ２は室温から少し離れており、単位温度あたりの周波数変化量ＦＷ２は中程度である。温度範囲ＵＴ３は、温度範囲ＵＴ２よりも更に室温から離れており、単位温度あたりの周波数変化量ＦＷ３は大きい。単位温度あたりの周波数変化量は、発振周波数の温度感度に相当しており、室温から離れるほど温度感度が大きくなることを意味する。発振周波数の温度感度は温度の変化に対する発振周波数の変化の度合いである。
単位温度幅の温度範囲ＵＴ１～ＵＴ３は、ルックアップテーブルＬＵＴのアドレス範囲ＡＷ１～ＡＷ３に相当しており、このアドレス範囲ＡＷ１～ＡＷ３に、単位温度あたりの周波数変化量ＦＷ１～ＦＷ３が割り当てられている。温度検出データＤＴＤが線形であることから、アドレス範囲ＡＷ１～ＡＷ３の各々に含まれるアドレス数は同数なので、１アドレスあたりの周波数変化量は温度範囲ＵＴ１で小さく、温度範囲ＵＴ３で大きくなる。
有限な容量のメモリー７０を効率的に利用しつつ高精度な温度補償を実現するためには、１アドレス当たりの周波数変化量は均一であることが望ましいが、上記のように温度範囲ＵＴ１ではアドレスの割り当てが過多であり、温度範囲ＵＴ３ではアドレスの割り当てが不足となっている。例えば、単位温度あたりのアドレス数を少なくすれば、温度範囲ＵＴ１の割り当てを適正化できるが、温度範囲ＵＴ３では１アドレスあたりの周波数変化が大きくなるため、温度補償の精度が低下する。一方、単位温度あたりのアドレス数を多くすれば、温度範囲ＵＴ３における温度補償の精度を向上できるが、温度範囲ＵＴ１では周波数変化が小さいにも関わらず、アドレスの割り当てが多くなるため、メモリー７０の利用効率が低下してしまう。このように、温度センサー回路４０が出力する温度検出データＤＴＤをそのままルックアップテーブルＬＵＴのアドレスとして用いた場合、有限な容量の不揮発性メモリー７２等のメモリー７０を効率的に利用しつつ高精度な温度補償を実現することが困難となる。
図１２は、演算回路６１の演算処理による温度検出データＤＴＤの変換例を示す図である。演算回路６１は、温度検出データＤＴＤの温度感度を調整する演算処理により温度検出データＤＴＤを変換する。ここでは、説明を分かりやすくするために、演算回路６１による変換前の温度検出データをＤＴＤと記載し、演算回路６１による変換後の温度検出データである変換温度検出データをＥＤＴＤと記載する。図１２の実線は、変換温度検出データＥＤＴＤを示し、点線は、温度検出データＤＴＤをそのまま変換温度検出データＥＤＴＤとして用いた場合を示す。図１２において、温度検出データＤＴＤと変換温度検出データＥＤＴＤを１０進数で表している。また、変換温度検出データＥＤＴＤの上位ビットであるＥＤＴＤ［ｎ：ｉ＋１］を整数として示しており、１つの整数値が１つのアドレスに対応する。
図１２において、温度検出データＤＴＤの値が大きいほど、高い温度に対応しており、温度検出データＤＴＤの０～７２の範囲が、回路装置２０の動作温度範囲に対応している。ここでは、動作温度範囲が、温度検出データＤＴＤの０～２４の範囲に対応した温度範囲ＲＴＣと、温度検出データＤＴＤの２４～３２の範囲に対応した温度範囲ＲＴＥと、温度検出データＤＴＤの３２～７２の範囲に対応した温度範囲ＲＴＡとに分割されている。温度範囲ＲＴＥは室温付近であり、図１１で説明したように、発振周波数の温度特性において、発振周波数の温度感度が小さい温度範囲である。温度範囲ＲＴＣ、ＲＴＡは、発振周波数の温度特性において、室温よりも発振周波数の温度感度が大きい温度範囲である。
演算回路６１は、室温付近の温度範囲ＲＴＥに対応した温度検出データＤＴＤの傾きを変えないと共に、温度検出データＤＴＤにオフセット加算処理を行うことで、変換温度検出データＥＤＴＤを出力する。また演算回路６１は、発振周波数の温度感度が大きい温度範囲ＲＴＣ、ＲＴＡに対応した温度検出データＤＴＤの傾きを１．５倍すると共にオフセット加算処理を行うことで、変換温度検出データＥＤＴＤを出力する。オフセット加算処理において加算されるオフセット値は、動作温度範囲における変換温度検出データＥＤＴＤの下限がマイナスとならないように、設定される。図１２では変換温度検出データＥＤＴＤの下限がゼロとなるようにオフセット値が設定されているが、変換温度検出データＥＤＴＤの下限がゼロより大きくなるようにオフセット値が設定されていればよい。
このように演算回路６１は、温度検出データＤＴＤの温度感度を調整する演算処理を行っている。例えば図１２の温度範囲ＲＴＣ、ＲＴＡでは、温度検出データＤＴＤの傾きが大きくなるように、温度検出データＤＴＤの温度感度を調整する演算処理が行われている。これにより、発振周波数の温度感度が大きい温度範囲ＲＴＣ、ＲＴＡにおいて、温度検出データＤＴＤの温度感度が大きくなる温度感度の調整を実現できるようになる。即ち本実施形態によれば、温度範囲に応じて温度検出データＤＴＤの傾きが異なるように、温度検出データＤＴＤの変換処理が行われる。これにより、発振周波数の温度特性における温度感度に応じて、温度検出データＤＴＤの傾きを調整することが可能となる。具体的には、温度感度が大きい温度範囲では温度検出データＤＴＤの傾きの絶対値を大きくし、温度感度が小さい温度範囲では温度検出データＤＴＤの傾きの絶対値を小さくできる。温度検出データＤＴＤによりルックアップテーブルＬＵＴのアドレスが指定されるので、温度検出データＤＴＤの傾きの絶対値が大きいほど、単位温度あたりのアドレス数が大きくなる。これにより、温度感度が大きい温度範囲では、単位温度あたりのアドレス割り当てを大きくし、温度感度が小さい温度範囲では、単位温度あたりのアドレス割り当てを小さくできるので、有限な容量のメモリー７０を効率的に利用しつつ高精度な温度補償を実現できる。
４．インターフェース回路、処理システム
次に本実施形態のインターフェース回路８０、処理システム２００の詳細例について説明する。図１３に示すように本実施形態の処理システム２００は、発振器４と、発振器４に電気的に接続される処理装置１００を含む。例えば発振器４と処理装置１００は、回路基板の配線等を介して電気的に接続される。この処理システム２００は、例えば電子機器に組み込まれる。電子機器は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。また電子機器は、センサーのメッシュネットワーク機器、ＩｏＴ（Internet of Things）機器、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。
処理装置１００は、例えばＭＰＵ（Micro Processor Unit）、ＭＣＵ（Micro Controller Unit）、ＣＰＵ（Central Processing Unit）などのプロセッサーやＡＳＩＣ（Application Specific Integrated Circuit）などの回路装置により実現できる。例えば外部装置である処理装置１００は、当該回路装置と、当該回路装置が実装される回路基板などを含んでもよい。そして処理装置１００は、補正データＤＣＴに基づいて温度検出データＤＴＤを補正する演算処理を行って、温度を検出する。即ち図１、図３で説明したように回路装置２０のインターフェース回路８０は、温度検出データＤＴＤと補正データＤＣＴをデータ信号ＤＡとして送信し、外部の処理装置１００は、温度検出データＤＴＤと補正データＤＣＴを受信する。具体的には処理装置１００は、インターフェース回路１１０を有しており、このインターフェース回路１１０が温度検出データＤＴＤと補正データＤＣＴを受信する。そして処理装置１００は、補正データＤＣＴに基づいて温度検出データＤＴＤを補正する演算処理を行って、温度検出データＤＴＤに対応する温度を検出する。温度検出データＤＴＤを補正する演算処理は、例えば処理装置１００のプロセッサー上で動作するプログラムにより実行できる。
このように図１３の処理システム２００によれば、補正データＤＣＴに基づき温度検出データＤＴＤを補正して温度を検出する処理が、回路装置２０ではなく外部の処理装置１００において行われる。従って、処理装置１００は、自身が温度の検出を必要とするタイミングで、補正データＤＣＴに基づき温度検出データＤＴＤを補正して温度を検出する処理を実行するようになる。例えば図５、図６の比較例では、温度検出のための補正処理を、アナログ補正回路４８やデジタル補正回路４９が常時に実行しており、温度検出が必要ではないタイミングにおいても補正処理が実行されるため、無駄に電力が消費されてしまう。これに対して図５では、温度検出のための補正処理が、処理システム２００の全体において必要最小限の回数しか行われないようになるため、処理システム２００の全体での消費電力の低減が可能になる。
また図１３では、回路装置２０は、クロック出力パッドＰＣＫと、発振信号ＯＳＣに基づくクロック信号ＣＫを、クロック出力パッドＰＣＫを介して外部の処理装置１００に出力する出力回路９０と、第１パッドＰＤＡを含む。クロック出力パッドＰＣＫは発振器４のクロック出力端子ＴＣＫに電気的に接続され、第１パッドＰＤＡは発振器４の第１端子ＴＤＡに電気的に接続されている。また出力回路９０は、発振信号ＯＳＣをバッファリングした信号を、発振信号ＯＳＣに基づくクロック信号ＣＫとして出力している。
なお発振回路３０からの発振信号ＯＳＣの周波数を逓倍した周波数のクロック信号ＣＫを生成するＰＬＬ回路を設け、出力回路９０は、このＰＬＬ回路からのクロック信号ＣＫをクロック出力パッドＰＣＫに出力するようにしてもよい。この場合には、発振信号ＯＳＣに基づくクロック信号ＣＫは、発振信号ＯＳＣの周波数を逓倍した周波数のクロック信号になる。例えばＰＬＬ回路は、電圧制御発振回路を有し、基準クロック信号である発振信号ＯＳＣと、フィードバッククロック信号との位相比較を行って、発振信号ＯＳＣの周波数を逓倍した周波数のクロック信号ＣＫを出力する。この場合にＰＬＬ回路として、例えば周波数の分数逓倍が可能なフラクショナル－Ｎ型のＰＬＬ回路を用いてもよい。
そしてインターフェース回路８０は、データ信号ＤＡにより処理装置１００との通信を行う。具体的には処理装置１００は、インターフェース回路１１０を有しており、マスターであるインターフェース回路１１０と、スレーブであるインターフェース回路８０との間で、データ信号ＤＡによるシリアルの通信が行われる。例えば処理装置１００は、データ信号ＤＡが入出力されるデータ端子ＥＤＡと、クロック信号ＣＫが入力されるクロック入力端子ＥＣＫと、ＶＤＤが供給される電源端子ＥＶＤＤと、ＧＮＤが供給されるグランド端子ＥＧＮＤを有する。そして処理装置１００のインターフェース回路１１０は、クロック入力端子ＥＣＫに入力されるクロック信号ＣＫと、データ端子ＥＤＡにより入出力されるデータ信号ＤＡとにより、インターフェース回路８０との間で通信を行う。
そして、この通信において、出力回路９０は、通信のマスターである処理装置１００へクロック信号ＣＫを出力する。即ち、通常はマスターが通信用のクロック信号を出力するのに対して、図１３ではスレーブ側の出力回路９０がクロック信号ＣＫを出力する。そして通信のスレーブであるインターフェース回路８０は、処理装置１００から送信された、クロック信号ＣＫに同期したデータ信号ＤＡを、第１パッドＰＤＡを介して受信する。即ち、マスターである処理装置１００が、スレーブからのクロック信号ＣＫに同期してデータ信号ＤＡを送信し、スレーブであるインターフェース回路８０が、送信されたデータ信号ＤＡを受信する。或いは、通信のスレーブであるインターフェース回路８０は、クロック信号ＣＫに同期してデータ信号ＤＡを、第１パッドＰＤＡを介して処理装置１００に送信する。即ち、スレーブであるインターフェース回路８０が、クロック信号ＣＫに同期してデータ信号ＤＡを送信し、マスターである処理装置１００が、送信されたデータ信号ＤＡを受信する。このようにすれば、スレーブ側が出力したクロック信号ＣＫに基づいて、通信のマスターである処理装置１００と、通信のスレーブであるインターフェース回路８０との間で、データ信号ＤＡの同期通信が可能になる。
また図１３では、データ信号ＤＡのデータ線と、ＶＤＤの電源線との間にプルアップ用の抵抗ＲＰが設けられている。これにより、処理装置１００とインターフェース回路８０とを接続するデータ線がプルアップされるようになる。即ちデータ線が、ＶＤＤの電源電圧レベルにプルアップされた状態になる。このようにすれば、インターフェース回路８０と処理装置１００のいずれもが、データ線をローレベルに駆動しなかった場合に、データ線が、ＶＤＤの電源電圧レベルであるハイレベルにプルアップされるようになる。具体的には、インターフェース回路８０や、処理装置１００のインターフェース回路１１０が、後述の図１４に示すオープンドレインのＮ型のトランジスターＴＲを有するＩ／Ｏ回路８２を含む場合に、トランジスターＴＲがオフのときにデータ線がハイレベルにプルアップされるようになる。これにより、データ線を用いたシリアルのデータ通信を実現することが可能になる。
なお図１３では、データ信号ＤＡのデータ線と、ＶＤＤの電源線との間にプルアップ用の抵抗ＲＰを設けているが、このようなプルアップ用の抵抗ＲＰを設けない構成としてもよい。
図１３に示す発振器４は、電源端子ＴＶＤＤとグランド端子ＴＧＮＤとクロック出力端子ＴＣＫと第１端子ＴＤＡを有する４端子の発振器になっている。このような端子数の少ない発振器４では、外部の処理装置１００との通信を如何にして実現するかが課題となる。
例えば図１３の比較例の手法として、製造、検査の際に動作モードを通信モードに設定し、例えばクロック出力端子ＴＣＫを、通信用のクロック入力端子に切り替え、出力イネーブル端子である第１端子ＴＤＡを、通信用のデータ端子に切り替える手法が考えられる。そしてマスターである処理装置１００からの通信用のクロック信号が、クロック入力端子に切り替えられたクロック出力端子ＴＣＫに入力され、通信用のデータ端子に切り替えられた第１端子ＴＤＡを用いて、データ信号ＤＡの通信が行われる。
しかしながら、この比較例の手法では、クロック出力端子ＴＣＫが通信用のクロック入力端子に切り替わってしまうため、発振回路３０の発振信号ＯＳＣに基づくクロック信号ＣＫを、クロック出力端子ＴＣＫから出力できなくなってしまう。従って、マスターである処理装置１００が、このクロック信号ＣＫに基づき動作している場合や、このクロック信号ＣＫを用いて動作する他の外部装置がある場合に、通信モードの際には、処理装置１００や他の外部装置がクロック信号ＣＫに基づき動作できなくなってしまう。即ち外部へのクロック信号ＣＫの出力と、処理装置１００との間の通信とを両立して行うことができない。
この点、図１３の構成によれば、発振器４が出力するクロック信号ＣＫを用いて処理装置１００との間の通信が行われる。即ち、通常ならば処理装置１００との間の通信は、マスターが出力する通信用のクロック信号を用いて行われるが、図１３では、スレーブである発振器４が出力するクロック信号ＣＫを用いて、処理装置１００との間の通信が行われる。従って、上記の比較例の手法のように動作モードを通信モードに設定して、クロック出力端子ＴＣＫを通信用のクロック入力端子に切り替える必要が無くなる。そして、クロック出力端子ＴＣＫから、処理装置１００や他の外部装置にクロック信号ＣＫを出力しながら、処理装置１００との間でクロック信号ＣＫとデータ信号ＤＡを用いた通信を実行できるようになる。従って、発振器４の端子数が例えば４端子というように少ない場合にも、クロック出力端子ＴＣＫからのクロック信号ＣＫの出力と、クロック信号ＣＫとデータ信号ＤＡを用いた処理装置１００との間の通信を、両立して行うことが可能になる。
また発振器４の端子数が５端子以上であり、例えば通信用のクロック入力端子が発振器４に設けられている場合においても、通信用のクロック入力端子に入力される通信用のクロック信号によるノイズが、クロック信号ＣＫの信号特性に悪影響を及ぼしてしまうという問題もある。即ち、この場合には、発振器４から出力されるクロック信号ＣＫと、処理装置１００からの通信用のクロック信号は非同期となっているため、通信用のクロック信号によるノイズが、クロック信号ＣＫに重畳されて、クロック信号ＣＫに対してジッターノイズ等のノイズが発生してしまう。
この点、図１３の構成によれば、処理装置１００が出力する通信用のクロック信号の代わりに、発振器４が外部に出力するクロック信号ＣＫを用いて、処理装置１００との間の通信が行われる。即ち処理装置１００との間の通信用のクロック信号として、発振器４が外部に出力するクロック信号ＣＫが用いられる。従って、上記のように通信用のクロック信号によるノイズがクロック信号ＣＫに重畳してクロック信号特性が低下するというような問題が発生するのを効果的に防止できるようになる。
また図１３では出力回路９０は、通信の期間以外の期間においてもクロック信号ＣＫを出力している。例えば出力回路９０は、通信の期間においてクロック信号ＣＫを出力すると共に、通信の期間以外の期間においてもクロック信号ＣＫを出力している。このようにすることで、通信の期間以外の期間においても、クロック信号ＣＫを処理装置１００や他の外部装置に供給できるようになる。これにより処理装置１００や他の外部装置は、クロック信号ＣＫを動作クロック信号として動作したり、クロック信号ＣＫに基づいて所定の処理を実行できるようになる。
例えば図１３の適用例として、マイクロコンピューターなどの処理装置１００が有するＲＴＣの回路に、発振器４からの３２ＫＨｚのクロック信号ＣＫを供給して、ＲＴＣでのカレンダーの計時処理を実現する例が考えられる。この場合にはカレンダーの計時処理は停止することなく実行する必要があるため、発振器４からのクロック信号ＣＫは、処理装置１００のＲＴＣの回路に常時に供給される必要がある。一方、処理装置１００は、このようなカレンダーの計時処理を行いながら、例えば環境の温度を検出して、温度が上限を超えたり、下限を下回った場合に、警告の報知処理を行う場合がある。この場合に処理装置１００は、発振器４の温度センサー回路４０の温度検出データＤＴＤを有効利用して、発振器４からインターフェース回路８０を介して出力される温度検出データＤＴＤに基づき温度を検出することで、警告の報知処理を実行できるようになる。このような場合に、図１３の構成によれば、発振器４からの温度検出データＤＴＤを通信の期間において処理装置１００に送信できると共に、通信の期間及び通信の期間以外の期間において、発振器４のクロック信号ＣＫを常時にＲＴＣの回路に供給することで、カレンダーの計時処理を実現できるようになる。従って、処理装置１００は、温度検出データＤＴＤに基づく温度検出と、クロック信号ＣＫに基づくカレンダーの計時処理を両立して実行することが可能になる。
図１４は、インターフェース回路８０やインターフェース回路１１０が含むＩ／Ｏ回路８２の構成例である。Ｉ／Ｏ回路８２は、オープンドレインのＮ型のトランジスターＴＲと、入力バッファーＢＦを含む。また図１４のＩＮ／ＯＵＴの端子は、図１３の第１端子ＴＤＡ又はデータ端子ＥＤＡに対応する。第１端子ＴＤＡは、発振器４のデータ端子に対応する。
トランジスターＴＲのゲートには、内部回路からの出力信号ＯＵＴが例えばインバーターＩＶによりバッファリングされて入力される。例えば出力信号ＯＵＴがローレベルになり、トランジスターＴＲのゲートがハイレベルになると、トランジスターＴＲがオンになり、データ線がローレベルに駆動されるようになる。一方、出力信号ＯＵＴがハイベルになり、トランジスターＴＲのゲートがローレベルになると、トランジスターＴＲがオフになる。この場合にデータ線は図１３の抵抗ＲＰによりハイレベルにプルアップされた状態になる。これにより出力信号ＯＵＴを用いたデータ信号ＤＡの送信が可能になる。
またＩＮ／ＯＵＴの端子は入力バッファーＢＦに接続されており、ＩＮ／ＯＵＴの端子の入力信号ＩＮは、入力バッファーＢＦによりバッファリングされて内部回路に入力される。これにより入力信号ＩＮを用いたデータ信号ＤＡの受信が可能になる。
なお図１３のプルアップ用の抵抗ＲＰを設けない構成とした場合には、図１４のＩ／Ｏ回路８２には、オープンドレインのＮ型のトランジスターＴＲの代わりに、例えばＶＤＤとＧＮＤとの間に直列に設けられたＰ型のトランジスター及びＮ型のトランジスターにより構成されるプッシュプルの出力回路を設ければよい。
図１５、図１６は本実施形態の通信例を説明する信号波形図である。図１５は、マスターである処理装置１００が発振器４にデータを書き込むデータライトの場合の信号波形図である。このマスターによるデータライトは、スレーブである発振器４のインターフェース回路８０のデータ受信に対応する。図１６は、処理装置１００が発振器４からデータを読み出すデータリードの場合の信号波形図である。このマスターによるデータリードは、スレーブである発振器４のインターフェース回路８０のデータ送信に対応する。なお図１５、図１６では、マスターがローレベルを出力する場合とスレーブがローレベルを出力する場合とを区別できるように、スレーブによるローレベルを、マスターによるローレベルよりも低い電位として模式的に示している。
図１５のデータライトにおいて、マスターである処理装置１００が通信開始キーを送信し、スレーブであるインターフェース回路８０がこの通信開始キーを受信する。この場合にマスターである処理装置１００は、スレーブからのクロック信号ＣＫに同期して通信開始キーを送信する。そしてスレーブであるインターフェース回路８０は、クロック信号ＣＫに同期した通信開始キーを受信し、受信した通信開始キーが、プロトコルにしたがった適切なコードのキーであるか否かを判別し、適切なコードのキーである場合に通信が開始されたと判定する。このように本実施形態では、インターフェース回路８０は、処理装置１００から通信開始キーを受信したことを条件に、通信を開始する。このようにすれば、適切なコードの通信開始キーがマスターからスレーブに送信されたことを条件に、マスターとスレーブとの間の通信が開始されるようになり、通信開始キーを起点としたマスターとスレーブとの間の適切な通信を開始できるようになる。なお本実施形態では、適宜、処理装置１００を単にマスターと記載し、インターフェース回路８０を単にスレーブと記載する。
マスターは、通信開始キーを送信した後、ライトなのかリードなのかを指定するＲ／ＸＷを出力する。このＲ／ＸＷにおいて、Ｘは負論理を意味し、マスターは、データリードの場合にはハイレベルを出力し、データライトの場合はローレベルを出力する。図１５ではデータライトであるため、マスターはＲ／ＸＷのＸＷとしてローレベルを出力している。即ち図１４のマスター側のＩ／Ｏ回路８２のオープンドレインのＮ型トランジスターがオンになることでローレベルが出力される。
このように通信開始キーの後にマスターがローレベルを出力すると、スレーブは、スレーブのアクノリッジを示すＳＬＡを出力する。具体的にはスレーブは、ＳＬＡとして、ローレベルを出力する。前述したように、スレーブによるローレベルは、マスターによるローレベルと区別するために、図１５では電位の低いローレベルとして模式的に記載されている。
マスターは、このようにスレーブがＳＬＡとしてローレベルを出力すると、スレーブに対するアドレスのライトを行う。このアドレスは、データの書き込み先となるスレーブのレジスターを指定するアドレスである。このアドレスライトにおいて、マスターがデータ信号ＤＡとしてアドレス情報を送信し、スレーブが、このアドレス情報を受信する。
マスターは、アドレスライトの後に、Ｐ／ＸＣを出力する。Ｐは、通信を停止するＳｔｏｐを意味し、ＸＣは、通信を継続するＣｏｎｔｉｎｕｅを意味する。またＸＣのＸは負論理を意味する。図１５では通信を継続するため、マスターは、Ｐ／ＸＣのＸＣとしてローレベルを出力する。そしてマスターは、アドレスライトで指定されたアドレスに対して書き込むデータを、データ信号ＤＡとして送信する。これにより発振器４のレジスターのうち、指定されたアドレスのレジスターに対して、マスターからのデータが書き込まれるようになる。
図１６のデータリードの場合も、マスターは、まず通信開始キーを送信し、スレーブが、この通信開始キーを受信する。そして図１６はデータリードであるため、マスターは、Ｒ／ＸＷのＲとしてハイレベルを出力する。そしてスレーブは、アクノリッジであるＳＬＡとしてローレベルを出力する。
このようにスレーブによりＳＬＡが出力された後、データリードが行われる。なお、後述するように、このデータリードの場合に、データリードのアドレスが事前に指定されている。図１６のデータリードは、スレーブが、データ信号ＤＡのデータ線にデータを書き込むスレーブライトである。即ち、スレーブから読み出されたデータがデータ線に書き込まれてマスターに送信される。そしてマスターが、Ｐ／ＸＣのＸＣとしてローレベルを出力して、通信の継続が指示されると、次のデータリードが行われる。
図１７は本実施形態の通信プロトコルの例の説明図である。図１７のデータライトでは、マスターが８ビットの通信開始キー及びＸＷを出力した後、スレーブが１ビットのＳＬＡを出力する。そしてマスターが８ビットのアドレスをライトして、書き込みアドレスを指定する。そしてマスターは、通信の継続を指示する１ビットのＸＣを出力した後、８ビットのデータをスレーブに送信する。これにより、スレーブにおいて、指定された書き込みアドレスにデータが書き込まれる。次にマスターは、通信の継続を指示するＸＣを出力した後、次のデータを送信する。この場合に、書き込みアドレスは、スレーブにおいて自動的に更新されて、更新後の次の書き込みアドレスに対してマスターからのデータが書き込まれる。その後、マスターは、通信の継続を指示するＸＣを出力した後、次のデータを送信して、スレーブに書き込む。そしてマスターは、次に書き込むデータが無くなると、通信の停止を指示する１ビットのＰを出力する。
また図１７のデータリードでは、マスターが８ビットの通信開始キー及びＸＷを出力した後、スレーブが１ビットのＳＬＡを出力する。そしてマスターが８ビットのアドレスをライトして、データリードのアドレスを指定した後、通信の停止を指示する１ビットのＰを出力する。次に、マスターが８ビットの通信開始キー及びＲを出力した後、スレーブが１ビットのＳＬＡを出力すると、マスターが８ビットのデータをスレーブからリードして受信する。この場合のデータリードのアドレスは、上記のようにデータリードの前に指定されたアドレスである。次にマスターは、通信の継続を指示するＸＣを出力した後、次のデータをスレーブからリードして受信する。この場合に、データリードのアドレスは自動更新されている。そして次にリードするデータが無くなると、マスターは、通信の停止を指示する１ビットのＰを出力する。
このように本実施形態では、図１７のデータライトの際には、インターフェース回路８０は、所定ビット数の第１データを受信した後に、処理装置１００がローレベルを出力したときに、通信が継続されたと判断して、所定ビット数の次の第２データを受信する。即ち図１７のマスターによるデータライトにおいては、スレーブであるインターフェース回路８０は、所定ビット数である８ビットの第１データを受信する。具体的にはマスターが送信した第１データが受信されて、レジスターに書き込まれる。なお所定ビット数は８ビットには限定されず、１６ビット、３２ビット等であってもよい。そして処理装置１００が、第１データの送信後、通信の継続を指示するＸＣとしてローレベルを出力すると、インターフェース回路８０は、通信が継続されたと判断する。そして処理装置１００が、ＸＣとしてローレベルを出力した後、第２データを送信すると、インターフェース回路８０は、送信された第２データを受信し、受信された第２データがレジスターに書き込まれる。このようにすればインターフェース回路８０は、第１データの受信後、処理装置１００がローレベルを出力したか否かを検出することで、通信が継続されるか否かを判断して、次の第２データを受信できるようになる。これによりインターフェース回路８０は、第１データ、第２データというような所定ビット数の複数のデータを連続して受信できるようになる。また処理装置１００が、第１データの送信後、ローレベルを出力しない場合には、図１３に示すように、データ線が抵抗ＲＰによりプルアップされることでハイレベルに設定されるため、インターフェース回路８０は、通信が継続されずに停止したと判断できるようになる。
また本実施形態では、図１７のデータリードの際には、インターフェース回路８０は、所定ビット数の第１データを送信した後に、処理装置１００がローレベルを出力したときに、通信が継続されたと判断して、所定ビット数の次の第２データを送信する。即ち図１７のマスターによるデータリードにおいては、スレーブであるインターフェース回路８０は、所定ビット数である８ビットの第１データを送信する。そしてその後に、処理装置１００が、通信の継続を指示するＸＣとしてローレベルを出力すると、インターフェース回路８０は、通信が継続されたと判断して、次の第２データを送信する。このようにすればインターフェース回路８０は、第１データの送信後、処理装置１００がローレベルを出力したか否かを検出することで、通信が継続されるか否かを判断して、次の第２データを送信できるようになる。これによりインターフェース回路８０は、第１データ、第２データというような所定ビット数の複数のデータを連続して送信できるようになる。またインターフェース回路８０による第１データの送信後、処理装置１００がローレベルを出力しない場合には、データ線が抵抗ＲＰによりプルアップされることでハイレベルに設定されるため、インターフェース回路８０は、通信が継続されずに停止したと判断できるようになる。
なお図１５～図１７では、論理レベルが「０」の場合にはローレベルとなり、論理レベルが「１」の場合にはハイレベルとなる通信を行っているが、本実施形態はこれに限定されない。例えばインターフェース回路８０が、論理レベルが「０」の場合には、第１のビットパターンのデータ信号ＤＡを出力し、論理レベルが「１」の場合には、第２のビットパターンのデータ信号ＤＡを出力するようにしてもよい。例えば第１のビットパターンのデータ信号ＤＡでは、前半の期間ＴＦ１においてローレベルが出力され、後半の期間ＴＬ１においてハイレベルが出力される。一方、第２のビットパターンのデータ信号ＤＡでは、前半の期間ＴＦ２においてローレベルが出力され、後半の期間ＴＬ２においてハイレベルが出力される。ここでＴＦ１＞ＴＦ２、ＴＬ１＜ＴＬ２の関係が成り立っている。またＴＦ１＋ＴＬ１＝ＴＦ２＋ＴＬ２の関係が成り立っている。期間ＴＦ１、ＴＬ１、ＴＦ２、ＴＬ２は、所定クロック数の期間である。一例としては、期間ＴＦ１はクロック信号ＣＫの４クロック期間であり、期間ＴＬ１は３クロック期間である。また期間ＴＦ２は２クロック期間であり、期間ＴＬ２は５クロック期間である。このようにすれば、クロック信号ＣＫの周波数が高い場合にも、クロック信号ＣＫに基づくデータ信号ＤＡの通信にエラーが発生するのを防止して、適正な通信処理を実現できるようになる。
即ち、図１３においてクロック信号ＣＫの周波数が３２ＫＨｚ等の低い周波数である場合には、あまり問題は生じないが、クロック信号ＣＫの周波数が高い周波数である場合には、このクロック信号ＣＫを用いて通信を行うと、通信エラーが発生するおそれがある。例えばクロック信号ＣＫに同期してマスターとスレーブの間でデータ信号ＤＡの送受信の通信を行う場合に、クロック信号ＣＫの周波数が高いと、データ信号ＤＡのサンプリングが間に合わなくなり、通信エラーが発生してしまう。この点、上述のようにインターフェース回路８０が、論理レベルが「０」の場合には、第１のビットパターンのデータ信号ＤＡを出力し、論理レベルが「１」の場合には、第２のビットパターンのデータ信号ＤＡを出力するようにすれば、このような通信エラーの発生を防止できる。これにより、マスターとスレーブの間での信頼性の高い安定した通信を実現することが可能になる。
またインターフェース回路８０は、図１０に示すように温度検出データＤＴＤが上限値ＵＬを超えた場合又は下限値ＬＬを下回った場合に、所与の期間において所定電圧レベルになる割り込み信号ＩＮＴを、第１パッドＰＤＡを介して処理装置１００に出力する。例えば図１８では、インターフェース回路８０は、所与の期間ＴＡにおいて、所定電圧レベルであるローレベルになる割り込み信号ＩＮＴを出力している。例えばインターフェース回路８０は、温度検出データＤＴＤが上限値ＵＬを超えた場合又は下限値ＬＬを下回った場合に、期間ＴＡにおいてハイインピーダンス状態からローレベルになる割り込み信号ＩＮＴを出力する。
例えば図１３に示すようにデータ信号ＤＡのデータ線は抵抗ＲＰによりプルアップされているため、インターフェース回路８０又は処理装置１００がデータ線をローレベルに駆動しなければ、データ線はハイレベルにプルアップされた状態になる。そして温度検出データＤＴＤが上限値ＵＬを超えた場合又は下限値ＬＬを下回った場合に、インターフェース回路８０がデータ線をローレベルに駆動して、図１８に示すように期間ＴＡにおいてローレベルになる割り込み信号ＩＮＴを出力する。これにより、処理装置１００は、データ線のローレベルを検出することで、インターフェース回路８０が割り込み信号ＩＮＴを出力したことを検出できるようになる。そして割り込み信号ＩＮＴを検出した処理装置１００は、温度が上限を超えた場合や下限を下回った場合の処理を適切に実行することが可能になる。例えば処理装置１００は、温度が上限を超えたり下限を下回ったことを報知する警告処理等を実行できるようになる。
５．発振器
図１９に本実施形態の発振器４の第１構造例を示す。発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１０及び回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１０及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。
パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１０及び回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また回路装置２０は、ベース１６の内側底面に配置されている。具体的には回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は回路装置２０の回路素子が形成される面である。また回路装置２０の端子にバンプＢＭＰが形成されている。そして回路装置２０は、導電性のバンプＢＭＰを介してベース１６の内側底面に支持される。導電性のバンプＢＭＰは例えば金属バンプであり、このバンプＢＭＰやパッケージ１５の内部配線や端子電極などを介して、振動子１０と回路装置２０が電気的に接続される。また回路装置２０は、バンプＢＭＰやパッケージ１５の内部配線を介して、発振器４の外部端子１８、１９に電気的に接続される。外部端子１８、１９は、パッケージ１５の外側底面に形成されている。外部端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。
なお図１９では、回路装置２０の能動面が下方に向くように回路装置２０がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば回路装置２０の能動面が上方に向くように回路装置２０を実装してもよい。即ち能動面が振動子１０に対向するように回路装置２０を実装する。
図２０に発振器４の第２構造例を示す。発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１５を有し、パッケージ１５は、ベース１６とリッド１７を有する。ベース１６は、中間基板である第１基板６と、第１基板６の上面側に積層された略矩形フレーム形状の第２基板７と、第１基板６の底面側に積層された略矩形フレーム形状の第３基板８を有する。そして、第２基板７の上面にはリッド１７が接合され、第１基板６と第２基板７とリッド１７とにより形成された収容空間Ｓ１に、振動子１０が収容されている。例えば収容空間Ｓ１に振動子１０が気密封止されており、望ましくは真空に近い状態である減圧状態になっている。これにより、振動子１０を衝撃、埃、熱、湿気等から好適に保護することができる。また第１基板と第３基板８とにより形成された収容空間Ｓ２に、半導体チップである回路装置２０が収容されている。また第３基板８の底面には、発振器４の外部接続用の電極端子である外部端子１８、１９が形成されている。
また収容空間Ｓ１においては、振動子１０が、導電性の接続部ＣＤＣ１、ＣＤＣ２により、第１基板６の上面に形成された不図示の第１電極端子、第２電極端子に接続される。導電性の接続部ＣＤＣ１、ＣＤＣ２は、例えば金属バンプ等の導電性のバンプにより実現してもよいし、導電性の接着剤により実現してもよい。具体的には、例えば音叉型の振動子１０の一端に形成された不図示の第１電極パッドが、導電性の接続部ＣＤＣ１を介して、第１基板６の上面に形成された第１電極端子に接続される。そして第１電極端子は回路装置２０のパッドＰＸ１に電気的に接続される。また音叉型の振動子１０の他端に形成された不図示の第２電極パッドが、導電性の接続部ＣＤＣ２を介して、第１基板６の上面に形成された第２電極端子に接続される。そして第２電極端子は回路装置２０のパッドＰＸ２に電気的に接続される。これにより振動子１０の一端及び他端を、導電性の接続部ＣＤＣ１、ＣＤＣ２を介して、回路装置２０のパッドＰＸ１、ＰＸ２に電気的に接続できるようになる。また半導体チップである回路装置２０の複数のパッドには導電性のバンプＢＭＰが形成され、これらの導電性のバンプＢＭＰが、第１基板６の底面に形成された複数の電極端子に接続される。そして回路装置２０のパッドに接続された電極端子は、内部配線等を介して発振器４の外部端子１８、１９に電気的に接続される。
なお発振器４は、ウェハレベルパッケージ（ＷＬＰ）の発振器であってもよい。この場合には発振器４は、半導体基板と、半導体基板の第１面と第２面との間を貫通する貫通電極とを有するベースと、半導体基板の第１面に対して、金属バンプ等の導電性の接合部材を介して固定される振動子１０と、半導体基板の第２面側に再配置配線層等の絶縁層を介して設けられる外部端子を含む。そして半導体基板の第１面又は第２面に、回路装置２０となる集積回路が形成される。この場合には、振動子１０及び集積回路が配置された複数のベースが形成された第１半導体ウェハーと、複数のリッドが形成された第２半導体ウェハーとを貼りつけることで、複数のベースと複数のリッドを接合し、その後にダイシングソー等によって発振器４の個片化を行う。このようにすれば、ウェハレベルパッケージの発振器４の実現が可能になり、高スループット、且つ、低コストでの発振器４の製造が可能になる。
以上に説明したように本実施形態の回路装置は、振動子を用いて発振信号を生成する発振回路と、温度検出データを出力する温度センサー回路と、温度検出データに基づいて、発振信号の発振周波数を温度補償する温度補償回路と、温度検出データを補正して温度を求めるための補正データを記憶するメモリーと、温度検出データと補正データとを出力するインターフェース回路を含む。
本実施形態によれば、発振回路は、振動子を用いて発振信号を生成し、温度センサー回路は、温度を検出して、温度検出データを出力する。また温度補償回路は、温度検出データに基づいて、発振信号の発振周波数の温度補償を行い、メモリーは、温度検出データを補正して温度を求めるための補正データを記憶する。そしてインターフェース回路は、温度検出データと補正データを外部に出力する。これにより、インターフェース回路からの温度検出データを、インターフェース回路からの補正データに基づいて補正する演算処理などを行って、温度検出データに対応する温度を検出することなどが可能になる。従って、回路装置の温度センサー回路を有効利用した正確な温度検出を可能にする回路装置等の提供が可能になる。
また本実施形態では、メモリーは、温度検出データと周波数調整データとを対応づけたルックアップテーブルを記憶し、温度補償回路は、ルックアップテーブルを参照して、温度検出データに対応する周波数調整データを出力してもよい。そして発振回路は、周波数調整データに対応する発振周波数の発振信号を生成してもよい。
このようにすれば、温度検出データに対応する周波数調整データをルックアップテーブルから出力して、この周波数調整データを用いて、発振回路の発振周波数を調整することで、発振周波数の温度補償処理を実現できるようになる。
また本実施形態では、温度感度を調整する演算処理を行い、演算処理が行われた温度検出データをルックアップテーブルに出力する演算回路を含んでもよい。
このようにすれば、例えば温度感度が温度範囲に応じて異なる場合にも、この温度感度を適正に調整する演算処理を行って、演算処理後の温度検出データをルックアップテーブルに出力できるようになる。
また本実施形態では、メモリーは不揮発性メモリーであってもよい。
このようにすれば、温度検出データを補正して温度を求めるための補正データを不揮発性メモリーに記憶しておき、この補正データを不揮発性メモリーから読み出して、インターフェース回路により、温度検出データと共に補正データを外部に出力できるようになる。
また本実施形態では、補正データは、温度と温度検出データの関係を示す多項式の係数データであってもよい。
このようにすれば、温度と温度検出データの関係を示す特性が、多項式により表したり近似できる場合に、この多項式の係数データを補正データとして用いることが可能になる。
また本実施形態では、温度検出データが上限値を超えた場合又は下限値を下回った場合に、割り込み信号を生成する割り込み信号生成回路を含んでもよい。
このような割り込み信号生成回路を設けることで、温度検出データに対応する温度が上限の温度を超えた、或いは下限の温度を下回ったことを、外部装置に通知することが可能になる。
また本実施形態では、割り込み信号生成回路は、上限値を記憶する第１レジスターと、下限値を記憶する第２レジスターと、温度検出データと上限値又は下限値とを比較して、割り込み信号を生成する比較回路と、を含んでもよい。
このようにすれば、第１レジスター、第２レジスターに上限値、下限値を記憶しておき、この上限値又は下限値と温度検出データとを比較回路により比較することで、割り込み信号を生成できるようになる。
また本実施形態では、メモリーが上限値及び下限値を記憶してもよい。
このようにすれば、補正データに基づき個体差バラツキを補正した上限値及び下限値をメモリーに書き込んで記憶しておくことが可能になる。
また本実施形態では、クロック出力パッドと、発振信号に基づくクロック信号をクロック出力パッドを介して外部の処理装置に出力する出力回路と、第１パッドと、を含み、インターフェース回路は、データ信号により処理装置との通信を行ってもよい。そして通信において、出力回路は、通信のマスターである処理装置へクロック信号を出力し、通信のスレーブであるインターフェース回路は、処理装置から送信された、クロック信号に同期したデータ信号を、第１パッドを介して受信する、又は、クロック信号に同期してデータ信号を、第１パッドを介して処理装置に送信してもよい。
このようにすれば、スレーブ側が出力したクロック信号に基づいて、通信のマスターである処理装置と、通信のスレーブであるインターフェース回路との間で、データ信号の同期通信が可能になる。
また本実施形態では、インターフェース回路は、温度検出データが上限値を超えた場合又は下限値を下回った場合に、所与の期間において所定電圧レベルになる割り込み信号を、第１パッドを介して処理装置に出力してもよい。
このようにすれば、外部の処理装置は、データ線の所定電圧レベルを検出することで、インターフェース回路が割り込み信号を出力したことを検出して、温度が上限を超えた場合や下限を下回った場合の処理を適切に実行できるようになる。
また本実施形態の発振器は、振動子と回路装置を含む。そして回路装置は、振動子を用いて発振信号を生成する発振回路と、温度検出データを出力する温度センサー回路と、温度検出データに基づいて、発振信号の発振周波数を温度補償する温度補償回路と、温度検出データを補正して温度を求めるための補正データを記憶するメモリーと、温度検出データと補正データとを出力するインターフェース回路を含む。
本実施形態によれば、発振回路は、振動子を用いて発振信号を生成し、温度センサー回路は、温度を検出して、温度検出データを出力する。また温度補償回路は、温度検出データに基づいて、発振信号の発振周波数の温度補償を行い、メモリーは、温度検出データを補正して温度を求めるための補正データを記憶する。そしてインターフェース回路は、温度検出データと補正データを外部に出力する。これにより、インターフェース回路からの温度検出データを、インターフェース回路からの補正データに基づいて補正する演算処理などを行って、温度検出データに対応する温度を検出することなどが可能になる。従って、回路装置の温度センサー回路を有効利用した正確な温度検出を可能にする発振器等の提供が可能になる。
また本実施形態の発振器は、クロック出力端子と、第１端子を含んでもよい。また回路装置は、発振信号に基づくクロック信号をクロック出力端子を介して外部の処理装置に出力する出力回路を含み、インターフェース回路は、データ信号により処理装置との通信を行ってもよい。そして通信において、出力回路は、通信のマスターである処理装置へクロック信号を出力し、通信のスレーブであるインターフェース回路は、処理装置から送信された、クロック信号に同期したデータ信号を、第１端子を介して受信する、又は、クロック信号に同期してデータ信号を、第１端子を介して処理装置に送信してもよい。
このようにすれば、スレーブ側が出力したクロック信号に基づいて、通信のマスターである処理装置と、通信のスレーブであるインターフェース回路との間で、データ信号の同期通信が可能になる。
また本実施形態の処理システムは、上記の発振器と、発振器に電気的に接続される処理装置と、を含み、処理装置は、補正データに基づいて温度検出データを補正する演算処理を行って、温度を検出してもよい。
このようにすれば、補正データに基づき温度検出データを補正する演算処理が、処理システムの全体において必要なタイミングで行えば済むようになるため、処理システムの全体での消費電力の低減が可能になる。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、発振器、処理システムの構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
４…発振器、６…第１基板、７…第２基板、８…第３基板、１０…振動子、１５…パッケージ、１６…ベース、１７…リッド、１８、１９…外部端子、２０…回路装置、３０…発振回路、３２…可変容量回路、４０…温度センサー回路、４２…リングオシレーター、４４…カウンター、４６…カウンター制御部、４８…アナログ補正回路、４９…デジタル補正回路、５０…ロジック回路、６０…温度補償回路、６１…演算回路、６２…割り込み信号生成回路、６３…第１レジスター、６４…第２レジスター、６５…比較回路、６６、６７…コンパレーター、６８…ＯＲ回路、７０…メモリー、７２…不揮発性メモリー、８０…インターフェース回路、８２…Ｉ／Ｏ回路、９０…出力回路、９６…電源回路、１００…処理装置、１１０…インターフェース回路、２００…処理システム、
ＢＦ…入力バッファー、ＢＭＰ…バンプ、ＣＤＣ１、ＣＤＣ２…接続部、ＣＫ…クロック信号、ＤＡ…データ信号、ＤＣＴ…補正データ、ＤＦＣ…周波数調整データ、ＤＴＤ…温度検出データ、ＥＣＫ…クロック入力端子、ＥＤＡ…データ端子、ＥＤＴＤ…変換温度検出データ、ＥＧＮＤ…グランド端子、ＥＶＤＤ…電源端子、ＩＮＴ…割り込み信号、ＩＶ…インバーター、ＵＬ…上限値、ＬＬ…下限値、ＬＵＴ…ルックアップテーブル、ＯＦＳ…オフセット、ＳＬ…傾き、ＯＳＣ…発振信号、ＰＣＫ…クロック出力パッド、ＰＤＡ…第１パッド、ＰＧＮＤ…グランドパッド、ＰＶＤＤ…電源パッド、ＰＸ１、ＰＸ２…パッド、ＲＰ…抵抗、ＴＣＫ…クロック出力端子、ＴＤＡ…第１端子、ＴＧＮＤ…グランド端子、ＴＶＤＤ…電源端子、ＴＲ…トランジスター

Claims (13)

  1. 振動子を用いて発振信号を生成する発振回路と、
    温度検出データを出力する温度センサー回路と、
    前記温度検出データに基づいて、前記発振信号の発振周波数を温度補償する温度補償回路と、
    前記温度検出データを補正して温度を求めるための補正データを記憶するメモリーと、
    前記温度検出データと前記補正データとを出力するインターフェース回路と、
    を含むことを特徴とする回路装置。
  2. 請求項１に記載の回路装置において、
    前記メモリーは、
    前記温度検出データと周波数調整データとを対応づけたルックアップテーブルを記憶し、
    前記温度補償回路は、
    前記ルックアップテーブルを参照して、前記温度検出データに対応する前記周波数調整データを出力し、
    前記発振回路は、
    前記周波数調整データに対応する前記発振周波数の前記発振信号を生成することを特徴とする回路装置。
  3. 請求項２に記載の回路装置において、
    温度感度を調整する演算処理を行い、前記演算処理が行われた前記温度検出データを前記ルックアップテーブルに出力する演算回路を含むことを特徴とする回路装置。
  4. 請求項１乃至３のいずれか一項に記載の回路装置において、
    前記メモリーは不揮発性メモリーであることを特徴とする回路装置。
  5. 請求項１乃至４のいずれか一項に記載の回路装置において、
    前記補正データは、前記温度と前記温度検出データの関係を示す多項式の係数データであることを特徴とする回路装置。
  6. 請求項１乃至５のいずれか一項に記載の回路装置において、
    前記温度検出データが上限値を超えた場合又は下限値を下回った場合に、割り込み信号を生成する割り込み信号生成回路を含むことを特徴とする回路装置。
  7. 請求項６に記載の回路装置において、
    前記割り込み信号生成回路は、
    前記上限値を記憶する第１レジスターと、
    前記下限値を記憶する第２レジスターと、
    前記温度検出データと前記上限値又は前記下限値とを比較して、前記割り込み信号を生成する比較回路と、
    を含むことを特徴とする回路装置。
  8. 請求項６又は７に記載の回路装置において、
    前記メモリーが前記上限値及び前記下限値を記憶することを特徴とする回路装置。
  9. 請求項１乃至４のいずれか一項に記載の回路装置において、
    クロック出力パッドと、
    前記発振信号に基づくクロック信号を前記クロック出力パッドを介して外部の処理装置に出力する出力回路と、
    第１パッドと、
    を含み、
    前記インターフェース回路は、
    データ信号により前記処理装置との通信を行い、
    前記通信において、
    前記出力回路は、
    前記通信のマスターである前記処理装置へ前記クロック信号を出力し、
    前記通信のスレーブである前記インターフェース回路は、
    前記処理装置から送信された、前記クロック信号に同期した前記データ信号を、前記第１パッドを介して受信する、又は、前記クロック信号に同期して前記データ信号を、前記第１パッドを介して前記処理装置に送信することを特徴とする回路装置。
  10. 請求項９に記載の回路装置において、
    前記インターフェース回路は、
    前記温度検出データが上限値を超えた場合又は下限値を下回った場合に、所与の期間において所定電圧レベルになる割り込み信号を、前記第１パッドを介して前記処理装置に出力することを特徴とする回路装置。
  11. 振動子と、
    回路装置と、
    を含み、
    前記回路装置は、
    前記振動子を用いて発振信号を生成する発振回路と、
    温度検出データを出力する温度センサー回路と、
    前記温度検出データに基づいて、前記発振信号の発振周波数を温度補償する温度補償回路と、
    前記温度検出データを補正して温度を求めるための補正データを記憶するメモリーと、
    前記温度検出データと前記補正データとを出力するインターフェース回路と、
    を含むことを特徴とする発振器。
  12. 請求項１１に記載の発振器において、
    クロック出力端子と、
    第１端子と、
    を含み、
    前記回路装置は、
    前記発振信号に基づくクロック信号を前記クロック出力端子を介して外部の処理装置に出力する出力回路を含み、
    前記インターフェース回路は、
    データ信号により前記処理装置との通信を行い、
    前記通信において、
    前記出力回路は、
    前記通信のマスターである前記処理装置へ前記クロック信号を出力し、
    前記通信のスレーブである前記インターフェース回路は、
    前記処理装置から送信された、前記クロック信号に同期した前記データ信号を、前記第１端子を介して受信する、又は、前記クロック信号に同期して前記データ信号を、前記第１端子を介して前記処理装置に送信することを特徴とする発振器。
  13. 請求項１１又は１２に記載の発振器と、
    前記発振器に電気的に接続される処理装置と、
    を含み、
    前記処理装置は、
    前記補正データに基づいて前記温度検出データを補正する演算処理を行って、前記温度を検出することを特徴とする処理システム。
JP2021125124A 2021-07-30 2021-07-30 回路装置、発振器及び処理システム Pending JP2023020013A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021125124A JP2023020013A (ja) 2021-07-30 2021-07-30 回路装置、発振器及び処理システム
CN202210897276.9A CN115694365A (zh) 2021-07-30 2022-07-28 电路装置、振荡器以及处理系统
US17/875,882 US11855646B2 (en) 2021-07-30 2022-07-28 Circuit device, oscillator, and processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021125124A JP2023020013A (ja) 2021-07-30 2021-07-30 回路装置、発振器及び処理システム

Publications (1)

Publication Number Publication Date
JP2023020013A true JP2023020013A (ja) 2023-02-09

Family

ID=85037255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021125124A Pending JP2023020013A (ja) 2021-07-30 2021-07-30 回路装置、発振器及び処理システム

Country Status (3)

Country Link
US (1) US11855646B2 (ja)
JP (1) JP2023020013A (ja)
CN (1) CN115694365A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023020014A (ja) * 2021-07-30 2023-02-09 セイコーエプソン株式会社 発振器及びデバイス
CN117792387B (zh) * 2024-02-26 2024-04-30 成都电科星拓科技有限公司 锁相装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918234A (ja) * 1995-04-27 1997-01-17 Seiko Epson Corp 温度補償圧電発振器
JP2001222342A (ja) 2000-02-07 2001-08-17 Canon Inc 電子機器および電子機器の計時制御方法および記憶媒体
JP6245424B2 (ja) * 2013-08-08 2017-12-13 セイコーエプソン株式会社 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体
JP6877252B2 (ja) * 2017-06-12 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
JP2020098988A (ja) * 2018-12-18 2020-06-25 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
US20230034239A1 (en) 2023-02-02
CN115694365A (zh) 2023-02-03
US11855646B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US11855646B2 (en) Circuit device, oscillator, and processing system
JP6315164B2 (ja) 発振回路、振動デバイス、電子機器、移動体、振動デバイスの調整方法及び感度調整回路
CN110764024B (zh) 振荡器、电子设备以及移动体
JP2020010208A (ja) 発振器、電子機器及び移動体
JP2020170910A (ja) Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
JP2016187152A (ja) 発振器の製造方法、発振器、電子機器及び移動体
CN113031428B (zh) 实时时钟装置以及电子设备
CN108512546B (zh) 电路装置、振荡器、电子设备、移动体及电路装置的制造方法
JP7283167B2 (ja) 温度センサー、回路装置、発振器、電子機器及び移動体
CN111697925B (zh) 电路装置、振荡器、电子设备以及移动体
JP2001257530A (ja) 温度補償型発振器、通信装置及び電子機器
US20220209717A1 (en) Circuit Device And Oscillator
US11881816B2 (en) Oscillator and device
JP5673044B2 (ja) 温度補償型圧電発振器、周波数補正システム、周波数ドリフト補正方法
CN112532183B (zh) 电路装置、振荡器、电子设备以及移动体
US11616473B2 (en) Circuit device and oscillator
US11616474B2 (en) Circuit device and oscillator
JP2022103747A (ja) 発振器及び発振器の製造方法
JP7415535B2 (ja) 発振器及び電子機器
US20220209716A1 (en) Circuit Device And Oscillator
US11949380B2 (en) Method of manufacturing oscillator and oscillator
JP2023090099A (ja) 回路装置及び発振器
JP2018082379A (ja) 発振回路、回路装置、発振器、電子機器及び移動体
JP2023096334A (ja) 回路装置、発振器及び製造方法
JP2021101496A (ja) 回路装置、無線送信機、発振器及び電子機器