JP2023019261A - メモリ制御装置、メモリ制御回路、メモリ制御方法およびメモリ制御プログラム - Google Patents

Abstract

【課題】初期化前のデータが読み出される可能性を低減することを可能にするメモリ制御装置を提供する。【解決手段】メモリ制御装置は、マスク制御部と、マスク部と、を備える。マスク部は、メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行う。マスク制御部は、メモリの初期化の開始を示す初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力し、メモリの初期化が終了したことを示す初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。マスク制御部は、マスク有効信号が出力されていない場合、メモリから読み出されたデータをデータ要求元へ出力し、マスク有効信号が出力されている場合、マスク処理を行う。【選択図】図１

Description

本発明は、メモリ制御装置等に関する。

近年、たとえば、パソコン、データ処理装置、計算機などの情報処理装置が処理するデータの量が増加している。装置が処理するデータの量が増加することによって、装置が使用する汎用メモリの数や容量も増加している。そのため、汎用メモリの初期化のための処理時間が増加している。

一般的に、汎用メモリを初期化する場合、情報処理装置は、汎用メモリに初期値データを書き込む。このとき、情報処理装置は、書き込み要求に従って汎用メモリに初期値データを書き込むことによって、初期化を実施する。

図１６に、一般的なメモリ制御回路の例を示す。書き込み制御部８１は、書き込み要求に従って、メモリ８２へデータを書き込む。また、読み出し制御部８３は、読み出し要求に従って、メモリ８２からデータを読み出す。初期値データの書き込みを要求する内容の書き込み要求が入力されると、書き込み制御部８１は、メモリ８２の先頭アドレスから最終アドレスまでを初期化するための初期化信号を生成し、初期化信号をメモリ８２へ出力する。初期化信号は、書き込みアドレス（ＷＡ）、書き込みイネーブル（ＷＥ）および書き込みデータ（ＷＤ）を含む。書き込みデータは、初期値データを含む。

また、特許文献１に記載の技術では、メモリが複数のブロックに分割され、各ブロックの初期化が並行して行われることで、初期化が高速化されている。

特開平０５－１３４９２２号公報

しかし、上述の一般的なメモリ制御回路（図１６）および特許文献１に記載の技術のいずれにおいても、メモリの初期化が完了するまでは、未初期化のアドレスに対する読み出し要求があった場合に、初期化前のデータが読み出されてしまう。また、近年、装置が使用する汎用メモリの数や容量が増加していることによって、メモリの初期化のための処理時間が増加しているので、初期化前のデータが読み出される可能性が増加している。初期化前のデータが読み出された場合、読み出されるデータに、初期化前のデータと初期化後のデータが混在する可能性がある。初期化前のデータと初期化後のデータが読み出されるデータに混在すると、これらのデータを利用する装置やアプリケーション等が正常に動作できない可能性がある。

本発明は、このような事情を鑑みてなされたものであり、本発明の目的は、初期化前のデータが読み出される可能性を低減することができるメモリ制御装置等を提供することにある。

本発明の一態様において、メモリ制御装置は、メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク部と、前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御部とを備え、前記マスク部は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う。

また、本発明の他の態様において、メモリ制御回路は、メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク部と、前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御部とを備え、前記マスク部は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う。

また、本発明の他の態様において、メモリ制御方法は、メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行い、前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止し、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う。

また、本発明の他の態様において、メモリ制御プログラムは、コンピュータに、メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク機能と、前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御機能とを実現させ、前記マスク機能は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う。

本発明によれば、初期化前のデータが読み出される可能性を低減することが可能になる。

本発明の第一の実施形態のメモリ制御装置の構成例を示す図である。 本発明の第一の実施形態のメモリ制御装置の動作フローの例を示す図である。 本発明の第一の実施形態のメモリ制御装置の動作フローの例を示す図である。 本発明の第一の実施形態のメモリ制御回路の構成例を示す図である。 本発明の第二の実施形態のメモリ制御装置の構成例を示す図である。 本発明の第二の実施形態のメモリ制御装置のより具体的な構成例を示す図である。 本発明の第二の実施形態のメモリ制御装置のより具体的な構成例を示す図である。 本発明の第二の実施形態のメモリ制御装置の動作フローの例を示す図である。 本発明の第二の実施形態のメモリ制御装置の動作フローの例を示す図である。 本発明の第二の実施形態のメモリ制御装置の動作フローの例を示す図である。 本発明の第二の実施形態のメモリ制御回路の構成例を示す図である。 本発明の第三の実施形態のメモリ制御装置の構成例を示す図である。 本発明の第三の実施形態のメモリ制御装置のより具体的な構成例を示す図である。 本発明の第三の実施形態のメモリ制御回路の構成例を示す図である。 本発明の各実施形態のハードウェア構成例を示す図である。 一般的なメモリ制御回路の例を示す図である。

［第一の実施形態］
本発明の第一の実施の形態について説明する。第一の実施の形態におけるメモリ制御装置１０の具体的な一例が、後述する第二の実施の形態におけるメモリ制御装置２０および第三の実施の形態におけるメモリ制御装置３０である。

図１に本実施形態のメモリ制御装置１０の構成例を示す。本実施形態のメモリ制御装置１０は、マスク制御部１１およびマスク部１２を含む。

マスク部１２は、マスク処理を行う。マスク処理は、メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力する処理である。

マスク制御部１１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部１１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。初期化開始パルスは、メモリの初期化の開始を示す信号である。初期化終了パルスは、メモリの初期化が終了したことを示す信号である。

マスク部１２は、マスク有効信号が出力されていない場合、メモリ（図１において、不図示。）から読み出されたデータをデータ要求元へ出力する。また、マスク部１２は、マスク有効信号が出力されている場合、マスク処理を行う。

このようにメモリ制御装置１０を構成することによって、マスク制御部１１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部１１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。マスク部１２は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

次に、図２および図３に本実施形態のメモリ制御装置１０の動作フローの例を示す。図２は、マスク有効信号に関するメモリ制御装置１０の動作フローの例である。また、図３は、マスク処理に関するメモリ制御装置１０の動作フローの例である。

図２を参照して、マスク制御部１１は、初期化開始パルスが入力された場合に、マスク有効信号を出力する（ステップＳ１０１）。また、マスク制御部１１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する（ステップＳ１０２）。図３を参照して、マスク部１２は、マスク有効信号が出力されていない場合、メモリから読み出されたデータをデータ要求元へ出力する。また、マスク部１２は、マスク有効信号が出力されている場合、マスク処理を行う。（ステップＳ１０３）。

メモリ制御装置１０は、このように動作することによって、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、メモリ制御装置１０は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。また、メモリ制御装置１０は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

以上で説明したように、本発明の第一の実施形態では、メモリ制御装置１０は、マスク制御部１１およびマスク部１２を含む。マスク制御部１１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部１１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。すなわち、マスク制御部１１は、初期化開始パルスが入力されてから初期化終了パルスが入力されるまでの間（初期化中の間）に、マスク有効信号を出力し続ける。マスク部１２は、マスク有効信号がマスク制御部１１から出力されている場合、すなわち、初期化中にマスク処理を行う。これにより、メモリの初期化が終了していない場合（初期化中）に、メモリから読み出された初期化前のデータの代わりに初期値データが読み出しデータとして出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

なお、本実施形態のメモリ制御装置１０は、図４に示されるメモリ制御回路１０Ａであってもよい。図４は、本発明の第一の実施形態のメモリ制御回路１０Ａの構成例を示す図である。図４を参照して、メモリ制御回路１０Ａは、マスク制御部１１と、マスク部１２とを含む。メモリ制御回路１０Ａの構成例および動作フロー例は、メモリ制御装置１０と同様のため、説明を省略する。

［第二の実施形態］
次に、本発明の第二の実施の形態におけるメモリ制御装置２０について説明する。

図５に本実施形態のメモリ制御装置２０の構成例を示す。本実施形態のメモリ制御装置２０は、書き込み制御部２３、初期化制御部２４、選択部２５、メモリ２６、読み出し制御部２７、マスク制御部２１およびマスク部２２を含む。なお、メモリ２６は、メモリ制御装置２０の外部にあってもよい。

また、図６と図７に、本実施形態のメモリ制御装置２０のより具体的な構成例を示す。図６には、書き込み制御部２３、初期化制御部２４および選択部２５に関するメモリ制御装置２０の構成例を示す。図７には、読み出し制御部２７、マスク制御部２１およびマスク部２２に関するメモリ制御装置２０の構成例を示す。

読み出し制御部２７（図７）は、読み出し要求ＲＲＱが入力されると、読み出しのための制御信号（読み出しアドレスＲＡおよび読み出しイネーブルＲＥ）をメモリ２６へ出力する。また、読み出し制御部２７には、マスク部２２から読み出しデータＲＤが入力される。

マスク制御部２１は、初期化開始パルスＣＬＲ［ｉ］が入力された場合に、マスク有効信号ＭＡＳＫを出力する。

初期化開始パルスＣＬＲ［ｉ］は、メモリ２６の初期化の開始を示す信号である。初期化開始パルスＣＬＲ［ｉ］は、メモリ２６のアドレス全体に対する初期化を示すパルスであってもよい。また、初期化開始パルスＣＬＲ［ｉ］は、メモリ２６のうちの少なくとも一部の対象アドレスに対する初期化の開始を示してもよい。たとえば、メモリ２６のアドレスがｎ個のブロックに分割されているとする。この場合、初期化開始パルスＣＬＲ［ｉ］は、ｉ番目（ｉは１以上ｎ以下の整数）のブロックのアドレスを対象アドレスとする初期化の開始を示す。

また、マスク制御部２１は、初期化終了パルスＥＮＤ［ｉ］が入力された場合に、マスク有効信号ＭＡＳＫの出力を停止する。

初期化終了パルスＥＮＤ［ｉ］は、メモリの初期化が終了したことを示す信号である。初期化終了パルスＥＮＤ［ｉ］は、メモリ２６のアドレス全体に対する初期化の終了を示すパルスであってもよい。また、初期化終了パルスＥＮＤ［ｉ］は、メモリ２６のうちの少なくとも一部の対象アドレスに対する初期化の終了を示してもよい。たとえば、メモリ２６のアドレスがｎ個のブロックに分割されている場合、初期化終了パルスＥＮＤ［ｉ］は、ｉ番目（ｉは１以上ｎ以下の整数）のブロックのアドレスを対象アドレスとする初期化の終了を示す。

なお、本実施形態では、初期化終了パルスＥＮＤ［ｉ］は、初期化制御部２４からマスク制御部２１へ入力されるとするが、初期化終了パルスＥＮＤ［ｉ］の入力元は初期化制御部２４に限られない。

マスク有効信号ＭＡＳＫは、メモリ２６から読み出されたデータに対するマスク処理が有効であることを示す。マスク処理は、マスク部２２で実施される。マスク制御部２１は、マスク処理を有効化する場合にマスク有効信号ＭＡＳＫを有効状態とし、マスク処理を無効化する場合にマスク有効信号ＭＡＳＫを無効状態とする。マスク有効信号ＭＡＳＫを有効状態とすることを、マスク有効信号ＭＡＳＫを出力する、ともいう。また、マスク有効信号ＭＡＳＫを無効状態とすることを、マスク有効信号ＭＡＳＫの出力を停止するともいう。

初期化開始パルスＣＬＲ［ｉ］の対象アドレスがｉ番目のブロックである場合、マスク制御部２１は、マスク有効信号ＭＡＳＫの出力を、初期化中期間に、対象アドレスに対する読み出し要求ＲＲＱがされた場合に行う。初期化中期間は、対象アドレスについての初期化開始パルスＣＬＲ［ｉ］が入力されてから初期化終了パルスＥＮＤ［ｉ］が入力されるまでの期間である。

より具体的には、マスク制御部２１は、読み出し制御部２７からメモリ２６に入力される読み出しアドレスＲＡと読み出しイネーブルＲＥとを監視する。そして、マスク制御部２１は、ｉ番目のブロックが初期化中期間であり、かつ、読み出しアドレスＲＡがｉ番目のブロックのアドレスである場合に、マスク有効信号ＭＡＳＫを出力する。

また、マスク制御部２１は、マスク有効信号ＭＡＳＫの出力の停止を、対象アドレスに対する読み出しの要求が終了した場合に行う。より具体的には、マスク制御部２１は、読み出しイネーブルＲＥが無効となった場合に、マスク有効信号ＭＡＳＫの出力を停止する。

マスク部２２は、マスク有効信号ＭＡＳＫがマスク制御部２１から出力されている場合、マスク処理を行う。マスク部２２は、メモリ２６から読み出されたデータの代わりに初期値データをメモリ２６の読み出しデータＲＤとして出力することによって、マスク処理を行う。マスク部２２は、マスク有効信号ＭＡＳＫが出力されていない場合、メモリ２６から読み出されたデータを読み出しデータＲＤとして出力する。マスク部２２は、読み出しデータＲＤの要求元であるデータ要求元へ読み出しデータＲＤを出力する。本実施形態の場合、データ要求元は、読み出し制御部２７である。

本実施形態では、初期化終了パルスＥＮＤ［ｉ］は、初期化制御部２４で生成されてマスク制御部２１へ入力される。

初期化制御部２４は、書き込みアドレスＷＡ、書き込みイネーブルＷＥおよび書き込みデータＷＤを監視することによって初期化の終了を検知して、初期化終了パルスＥＮＤ［ｉ］を生成してもよい。初期化制御部２４は、たとえば、書き込みデータＷＤが初期値データでなくなった場合に、初期化が終了したとみなしてもよい。

本実施形態では、初期化制御部２４（図６）は、書き込み制御部２３の代わりにメモリ２６の初期化を実行する。そして、初期化制御部２４は、メモリ２６の初期化が終了すると、初期化終了パルスＥＮＤ［ｉ］を出力する。

初期化制御部２４は、初期化開始パルスＣＬＲ［ｉ］が入力された場合に、メモリ２６を初期化するための初期化信号を出力する。初期化信号は書き込みアドレスＣ＿ＷＡ、書き込みイネーブルＣ＿ＷＥおよび書き込みデータＣ＿ＷＤを含む。また、初期化制御部２４は、初期化信号を出力する場合に、選択信号Ｃ＿ＳＥＬを選択部２５へ出力する。選択信号Ｃ＿ＳＥＬは、初期化制御部２４が初期化信号を出力していることを示す。初期化制御部２４は、初期化開始パルスＣＬＲ［ｉ］の対象アドレスを初期化する。

初期化制御部２４は、書き込み要求ＷＲＱによる書き込みと初期化との競合を低減するために、書き込み制御部２３が出力する書き込みイネーブルＷＥを監視してもよい。そして、初期化制御部２４は、書き込みイネーブルＷＥが無効を示す場合に、初期化信号を出力し、書き込みイネーブルＷＥが有効を示す場合に、初期化信号を出力しないようにしてもよい。

選択部２５は、選択信号Ｃ＿ＳＥＬが入力されている場合に、書き込み制御部２３から入力される書き込み信号の代わりに、初期化制御部２４から入力される初期化信号をメモリ２６へ出力する。書き込み信号は、書き込みアドレスＷＡ、書き込みイネーブルＷＥおよび書き込みデータＷＤを含む。すなわち、初期化開始パルスＣＬＲ［ｉ］が初期化制御部２４に入力されたことによって、初期化制御部２４が初期化信号を出力している場合に、選択部２５は、初期化制御部２４から入力される初期化信号をメモリ２６に出力する。

このようにメモリ制御装置２０を構成することによって、マスク制御部２１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部２１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。マスク部２２は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

次に、図８から図１０に、本実施形態のメモリ制御装置２０の動作フローの例を示す。図８は、初期化制御部２４の動作フローの例を示す図である。図９は、マスク制御部２１の動作フローの例を示す図である。図１０は、マスク部２２の動作フローの例を示す図である。

初期化制御部２４は、初期化開始パルスＣＬＲ［ｉ］が入力された場合に、メモリ２６を初期化する（図８のステップＳ２０１）。このとき、初期化制御部２４は、初期化開始パルスＣＬＲ［ｉ］の対象アドレスを初期化する。そして、初期化制御部２４は、メモリ２６の初期化が終了すると、初期化終了パルスＥＮＤ［ｉ］を出力する（図８のステップＳ２０２）。

マスク制御部２１は、読み出しイネーブルＷＥと読み出しアドレスＷＡとを監視して、読み出し要求ＲＲＱが行われたことを検知する。マスク制御部２１は、初期化中のアドレスに対する読み出し要求がされた場合に、マスク有効信号ＭＡＳＫを出力する（図９のステップＳ２０３）。また、マスク制御部２１は、初期化中のアドレスに対する読み出しが終了した場合に、マスク有効信号ＭＡＳＫの出力を停止する（図９のステップＳ２０４）。

マスク部２２は、マスク有効信号ＭＡＳＫがマスク制御部２１から出力されている場合（図１０のステップＳ２０５でＹＥＳ）、マスク処理を行う（ステップＳ２０６）。マスク部２２は、メモリ２６から読み出されたデータの代わりに初期値データをメモリ２６の読み出しデータＲＤとして出力することによって、マスク処理を行う。マスク部２２は、マスク有効信号ＭＡＳＫが出力されていない場合、メモリ２６から入力されるデータを読み出しデータＲＤとして出力する（図１０のステップＳ２０７）。

メモリ制御装置２０は、このように動作することによって、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、メモリ制御装置２０は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。また、メモリ制御装置２０は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

以上で説明したように、本発明の第二の実施形態では、メモリ制御装置２０は、マスク制御部２１およびマスク部２２を含む。マスク制御部２１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部２１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。マスク部２２は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

また、本実施形態のメモリ制御装置２０では、初期化開始パルスは、メモリのうちの少なくとも一部の対象アドレスに対する初期化の開始を示し、初期化終了パルスは、対象アドレスに対する初期化が終了したことを示す。また、マスク制御部２１は、マスク有効信号の出力を、対象アドレスについての初期化開始パルスが入力されてから初期化終了パルスが入力されるまでの初期化中期間に、対象アドレスに対する読み出しが要求された場合に行う。また、マスク制御部２１は、マスク有効信号の出力の停止を、読み出しが終了した場合に行う。これにより、メモリ制御装置２０は、少なくとも一部のアドレスを初期化することが可能になる。

また、本実施形態のメモリ制御装置２０は、初期化制御部２４と選択部２５とをさらに含む。初期化制御部２４は、初期化開始パルスが入力された場合に、メモリの初期化を行うための初期化信号を出力する。また、初期化制御部２４は、初期化が終了した場合に初期化終了パルスを出力する。選択部２５は、初期化信号が出力されている場合に、メモリへの書き込み要求の代わりに初期化信号をメモリへ出力する。これにより、初期化制御部２４が初期化を行うことによって、初期化の終了を容易に把握できるので、初期化終了パルスを容易に出力することが可能になる。

なお、本実施形態のメモリ制御装置２０は、図１１に示されるメモリ制御回路２０Ａであってもよい。図１１を参照して、メモリ制御回路２０Ａは、書き込み制御部２３、初期化制御部２４、選択部２５、メモリ２６、読み出し制御部２７、マスク制御部２１およびマスク部２２を含む。メモリ制御回路２０Ａの構成例および動作フロー例は、メモリ制御装置２０と同様のため、説明を省略する。

［第三の実施形態］
次に、本発明の第三の実施の形態におけるメモリ制御装置３０について説明する。

図１２に本実施形態のメモリ制御装置３０の構成例を示す。本実施形態のメモリ制御装置３０は、書き込み制御部２３、初期化制御部３４、選択部３５、メモリ２６、読み出し制御部２７、マスク制御部２１およびマスク部２２を含む。

また、図１３に、本実施形態のメモリ制御装置３０の初期化制御部３４および選択部３５に関するより具体的な構成例を示す。

書き込み制御部２３、メモリ２６、読み出し制御部２７、マスク制御部２１およびマスク部２２については、第二の実施形態と同様のため、説明を省略する。

本実施形態のメモリ制御装置３０は、メモリ２６の初期化を高速クロックで行うことにより、初期化自体を高速化する。

初期化制御部３４は、書き込み制御部２３の代わりにメモリ２６の初期化を実行する。このとき、初期化制御部３４は、書き込みクロックＷＣＬＫより高速な高速クロックＨＣＬＫを使用して、メモリ２６の初期化を行う。これにより、初期化の処理時間が短縮されるので、初期化前のデータが読み出される可能性をさらに低減することが可能になる。動作クロック以外については、第二の実施形態の初期化制御部２４と同様のため、説明を省略する。

また、選択部３５は、第二の実施形態の選択部２５と同様に、選択信号Ｃ＿ＳＥＬが入力されている場合に、初期化制御部２４から入力される初期化信号をメモリ２６へ出力する。選択部３５は、選択信号Ｃ＿ＳＥＬが入力されていない場合には、書き込み制御部２３から入力される書き込み信号をメモリ２６へ出力する。本実施形態の場合、選択部３５は、初期化信号をメモリ２６へ出力する場合には、高速クロックＨＣＬＫを使用して、初期化信号を出力する。選択部３５は、書き込み信号をメモリ２６へ出力する場合には、書き込みクロックＷＣＬＫを使用して書き込み信号を出力する。

このようにメモリ制御装置３０を構成することによって、マスク制御部２１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部２１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。マスク部２２は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

なお、本実施形態のメモリ制御装置３０の動作フローの例は、第二の実施形態のメモリ制御装置２０の動作フローの例と同様のため、説明を省略する。

以上で説明したように、本発明の第三の実施形態では、メモリ制御装置３０は、マスク制御部２１およびマスク部２２を含む。マスク制御部２１は、初期化開始パルスが入力された場合に、マスク処理が有効であることを示すマスク有効信号を出力する。また、マスク制御部２１は、初期化終了パルスが入力された場合に、マスク有効信号の出力を停止する。マスク部２２は、マスク有効信号が出力されている場合、マスク処理を行う。これにより、メモリの初期化が終了していない場合に、メモリから読み出されたデータの代わりに初期値データが出力される。そのため、初期化前のデータが読み出される可能性を低減することが可能になる。

また、本実施形態のメモリ制御装置３０では、初期化開始パルスは、メモリのうちの少なくとも一部の対象アドレスに対する初期化の開始を示し、初期化終了パルスは、対象アドレスに対する初期化が終了したことを示す。また、マスク制御部２１は、マスク有効信号の出力を、対象アドレスについての初期化開始パルスが入力されてから初期化終了パルスが入力されるまでの初期化中期間に、対象アドレスに対する読み出しが要求された場合に行う。また、マスク制御部２１は、マスク有効信号の出力の停止を、読み出しが終了した場合に行う。これにより、メモリ制御装置２０は、少なくとも一部のアドレスを初期化することが可能になる。

また、本実施形態のメモリ制御装置３０は、初期化制御部３４と選択部３５とをさらに含む。初期化制御部３４は、初期化開始パルスが入力された場合に、メモリの初期化を行うための初期化信号を出力する。また、初期化制御部３４は、初期化が終了した場合に初期化終了パルスを出力する。選択部３５は、初期化信号が出力されている場合に、メモリへの書き込み要求の代わりに初期化信号をメモリへ出力する。これにより、初期化制御部３４が初期化を行うことによって、初期化の終了を容易に把握できるので、初期化終了パルスを容易に出力することが可能になる。

また、本実施形態の初期化制御部３４は、メモリへの書き込みクロックより高速な高速クロックを使用して初期化信号を出力する。これにより、初期化の処理時間が短縮されるので、初期化前のデータが読み出される可能性をより低減することが可能になる。

なお、本実施形態のメモリ制御装置３０は、図１４に示されるメモリ制御回路３０Ａであってもよい。図１４を参照して、メモリ制御回路３０Ａは、書き込み制御部２３、初期化制御部３４、選択部３５、メモリ２６、読み出し制御部２７、マスク制御部２１およびマスク部２２を含む。メモリ制御回路３０Ａの構成例および動作フロー例は、メモリ制御装置３０と同様のため、説明を省略する。

［ハードウェア構成例］
上述した本発明の各実施形態におけるメモリ制御装置（１０、２０、３０）を、一つの情報処理装置（コンピュータ）を用いて実現するハードウェア資源の構成例について説明する。なお、メモリ制御装置は、物理的または機能的に少なくとも二つの情報処理装置を用いて実現してもよい。また、メモリ制御装置は、専用の装置として実現してもよい。また、メモリ制御装置の一部の機能のみを情報処理装置を用いて実現してもよい。

図１５は、本発明の各実施形態のメモリ制御装置を実現可能な情報処理装置のハードウェア構成例を概略的に示す図である。情報処理装置９０は、通信インタフェース９１、入出力インタフェース９２、演算装置９３、記憶装置９４、不揮発性記憶装置９５およびドライブ装置９６を含む。

たとえば、図１のマスク制御部１１およびマスク部１２は、演算装置９３で実現することが可能である。

通信インタフェース９１は、各実施形態のメモリ制御装置が、有線あるいは／および無線で外部装置と通信するための通信手段である。なお、メモリ制御装置を、少なくとも二つの情報処理装置を用いて実現する場合、それらの装置の間を通信インタフェース９１経由で相互に通信可能なように接続してもよい。

入出力インタフェース９２は、入力デバイスの一例であるキーボードや、出力デバイスとしてのディスプレイ等のマンマシンインタフェースである。

演算装置９３は、汎用のＣＰＵ（Central Processing Unit）やマイクロプロセッサ等の演算処理装置や複数の電気回路によって実現される。演算装置９３は、たとえば、不揮発性記憶装置９５に記憶された各種プログラムを記憶装置９４に読み出し、読み出したプログラムに従って処理を実行することが可能である。

記憶装置９４は、演算装置９３から参照可能な、ＲＡＭ（Random Access Memory）等のメモリ装置であり、プログラムや各種データ等を記憶する。記憶装置９４は、揮発性のメモリ装置であってもよい。

不揮発性記憶装置９５は、たとえば、ＲＯＭ（Read Only Memory）、フラッシュメモリ、等の、不揮発性の記憶装置であり、各種プログラムやデータ等を記憶することが可能である。

ドライブ装置９６は、たとえば、後述する記録媒体９７に対するデータの読み込みや書き込みを処理する装置である。

記録媒体９７は、たとえば、光ディスク、光磁気ディスク、半導体フラッシュメモリ等、データを記録可能な任意の記録媒体である。

本発明の各実施形態は、たとえば、図１５に例示した情報処理装置９０によりメモリ制御装置を構成し、このメモリ制御装置に対して、上記各実施形態において説明した機能を実現可能なプログラムを供給することにより実現してもよい。

この場合、メモリ制御装置に対して供給したプログラムを、演算装置９３が実行することによって、実施形態を実現することが可能である。また、メモリ制御装置のすべてではなく、一部の機能を情報処理装置９０で構成することも可能である。

さらに、上記プログラムを記録媒体９７に記録しておき、メモリ制御装置の出荷段階、あるいは運用段階等において、適宜上記プログラムが不揮発性記憶装置９５に格納されるよう構成してもよい。なお、この場合、上記プログラムの供給方法は、出荷前の製造段階、あるいは運用段階等において、適当な治具を利用してメモリ制御装置内にインストールする方法を採用してもよい。また、上記プログラムの供給方法は、インターネット等の通信回線を介して外部からダウンロードする方法等の一般的な手順を採用してもよい。

上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク部と、
前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御部と
を備え、
前記マスク部は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
メモリ制御装置。

（付記２）
前記初期化開始パルスは、前記メモリのうちの少なくとも一部の対象アドレスに対する前記初期化の開始を示し、
前記初期化終了パルスは、前記対象アドレスに対する前記初期化が終了したことを示し、
前記マスク制御部は、
前記マスク有効信号の出力を、前記対象アドレスについての前記初期化開始パルスが入力されてから前記初期化終了パルスが入力されるまでの初期化中期間に、前記対象アドレスに対する読み出しが要求された場合に行い、
前記マスク有効信号の出力の停止を、前記読み出しが終了した場合に行う
付記１に記載のメモリ制御装置。

（付記３）
前記初期化開始パルスが入力された場合に、前記メモリの前記初期化を行うための初期化信号を出力し、前記初期化が終了した場合に前記初期化終了パルスを出力する初期化制御部と、
前記初期化信号が出力されている場合に、前記メモリへの書き込み要求の代わりに前記初期化信号を前記メモリへ出力する選択部と
をさらに備える付記１または付記２に記載のメモリ制御装置。

（付記４）
前記初期化制御部は、前記メモリへの書き込みクロックより高速な高速クロックを使用して前記初期化信号を出力する
付記３に記載のメモリ制御装置。

（付記５）
メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク部と、
前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御部と
を備え、
前記マスク部は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
メモリ制御回路。

（付記６）
前記初期化開始パルスは、前記メモリのうちの少なくとも一部の対象アドレスに対する前記初期化の開始を示し、
前記初期化終了パルスは、前記対象アドレスに対する前記初期化が終了したことを示し、
前記マスク制御部は、
前記マスク有効信号の出力を、前記対象アドレスについての前記初期化開始パルスが入力されてから前記初期化終了パルスが入力されるまでの初期化中期間に、前記対象アドレスに対する読み出しが要求された場合に行い、
前記マスク有効信号の出力の停止を、前記読み出しが終了した場合に行う
付記５に記載のメモリ制御回路。

（付記７）
前記初期化開始パルスが入力された場合に、前記メモリの前記初期化を行うための初期化信号を出力し、前記初期化が終了した場合に前記初期化終了パルスを出力する初期化制御部と、
前記初期化信号が出力されている場合に、前記メモリへの書き込み要求の代わりに前記初期化信号を前記メモリへ出力する選択部と
をさらに備える付記５または付記６に記載のメモリ制御回路。

（付記８）
前記初期化制御部は、前記メモリへの書き込みクロックより高速な高速クロックを使用して前記初期化信号を出力する
付記７に記載のメモリ制御回路。

（付記９）
メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行い、
前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止し、
前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
メモリ制御方法。

（付記１０）
前記初期化開始パルスは、前記メモリのうちの少なくとも一部の対象アドレスに対する前記初期化の開始を示し、
前記初期化終了パルスは、前記対象アドレスに対する前記初期化が終了したことを示し、
前記マスク有効信号の出力を、前記対象アドレスについての前記初期化開始パルスが入力されてから前記初期化終了パルスが入力されるまでの初期化中期間に、前記対象アドレスに対する読み出しが要求された場合に行い、
前記マスク有効信号の出力の停止を、前記読み出しが終了した場合に行う
付記９に記載のメモリ制御方法。

（付記１１）
前記初期化開始パルスが入力された場合に、前記メモリの前記初期化を行うための初期化信号を出力し、前記初期化が終了した場合に前記初期化終了パルスを出力し、
前記初期化信号が出力されている場合に、前記メモリへの書き込み要求の代わりに前記初期化信号を前記メモリへ出力する
付記９または付記１０に記載のメモリ制御方法。

（付記１２）
前記メモリへの書き込みクロックより高速な高速クロックを使用して前記初期化信号を出力する
付記１１に記載のメモリ制御方法。

（付記１３）
コンピュータに、
メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク機能と、
前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御機能と
を実現させ、
前記マスク機能は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
メモリ制御プログラム。

（付記１４）
前記初期化開始パルスは、前記メモリのうちの少なくとも一部の対象アドレスに対する前記初期化の開始を示し、
前記初期化終了パルスは、前記対象アドレスに対する前記初期化が終了したことを示し、
前記マスク制御機能は、
前記マスク有効信号の出力を、前記対象アドレスについての前記初期化開始パルスが入力されてから前記初期化終了パルスが入力されるまでの初期化中期間に、前記対象アドレスに対する読み出しが要求された場合に行い、
前記マスク有効信号の出力の停止を、前記読み出しが終了した場合に行う
付記１３に記載のメモリ制御プログラム。

（付記１５）
前記初期化開始パルスが入力された場合に、前記メモリの前記初期化を行うための初期化信号を出力し、前記初期化が終了した場合に前記初期化終了パルスを出力する初期化制御機能と、
前記初期化信号が出力されている場合に、前記メモリへの書き込み要求の代わりに前記初期化信号を前記メモリへ出力する選択機能と
をさらにコンピュータに実現させる付記１３または付記１４に記載のメモリ制御プログラム。

（付記１６）
前記初期化制御機能は、前記メモリへの書き込みクロックより高速な高速クロックを使用して前記初期化信号を出力する
付記１５に記載のメモリ制御プログラム。

以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１０、２０、３０ メモリ制御装置
１１、２１ マスク制御部
１２、２２ マスク部
２３ 書き込み制御部
２４、３４ 初期化制御部
２５、３５ 選択部
２６ メモリ
２７ 読み出し制御部
９０ 情報処理装置
９１ 通信インタフェース
９２ 入出力インタフェース
９３ 演算装置
９４ 記憶装置
９５ 不揮発性記憶装置
９６ ドライブ装置
９７ 記録媒体

Claims (10)

1. メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク部と、
   前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御部と
   を備え、
   前記マスク部は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
   メモリ制御装置。
2. 前記初期化開始パルスは、前記メモリのうちの少なくとも一部の対象アドレスに対する前記初期化の開始を示し、
   前記初期化終了パルスは、前記対象アドレスに対する前記初期化が終了したことを示し、
   前記マスク制御部は、
   前記マスク有効信号の出力を、前記対象アドレスについての前記初期化開始パルスが入力されてから前記初期化終了パルスが入力されるまでの初期化中期間に、前記対象アドレスに対する読み出しが要求された場合に行い、
   前記マスク有効信号の出力の停止を、前記読み出しが終了した場合に行う
   請求項１に記載のメモリ制御装置。
3. 前記初期化開始パルスが入力された場合に、前記メモリの前記初期化を行うための初期化信号を出力し、前記初期化が終了した場合に前記初期化終了パルスを出力する初期化制御部と、
   前記初期化信号が出力されている場合に、前記メモリへの書き込み要求の代わりに前記初期化信号を前記メモリへ出力する選択部と
   をさらに備える請求項１または請求項２に記載のメモリ制御装置。
4. 前記初期化制御部は、前記メモリへの書き込みクロックより高速な高速クロックを使用して前記初期化信号を出力する
   請求項３に記載のメモリ制御装置。
5. メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行うマスク部と、
   前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御部と
   を備え、
   前記マスク部は、前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
   メモリ制御回路。
6. メモリから読み出されたデータの代わりに初期値データをデータ要求元へ出力するマスク処理を行い、
   前記メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記マスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止し、
   前記マスク有効信号が出力されていない場合、前記メモリから読み出されたデータを前記データ要求元へ出力し、前記マスク有効信号が出力されている場合、前記マスク処理を行う
   メモリ制御方法。
7. 前記初期化開始パルスは、前記メモリのうちの少なくとも一部の対象アドレスに対する前記初期化の開始を示し、
   前記初期化終了パルスは、前記対象アドレスに対する前記初期化が終了したことを示し、
   前記マスク有効信号の出力を、前記対象アドレスについての前記初期化開始パルスが入力されてから前記初期化終了パルスが入力されるまでの初期化中期間に、前記対象アドレスに対する読み出しが要求された場合に行い、
   前記マスク有効信号の出力の停止を、前記読み出しが終了した場合に行う
   請求項６に記載のメモリ制御方法。
8. 前記初期化開始パルスが入力された場合に、前記メモリの前記初期化を行うための初期化信号を出力し、前記初期化が終了した場合に前記初期化終了パルスを出力し、
   前記初期化信号が出力されている場合に、前記メモリへの書き込み要求の代わりに前記初期化信号を前記メモリへ出力する
   請求項６または請求項７に記載のメモリ制御方法。
9. 前記メモリへの書き込みクロックより高速な高速クロックを使用して前記初期化信号を出力する
   請求項８に記載のメモリ制御方法。
10. コンピュータに、
    メモリの初期化の開始を示す初期化開始パルスが入力された場合に、前記メモリから読み出されたデータに対するマスク処理が有効であることを示すマスク有効信号を出力し、前記メモリの前記初期化が終了したことを示す初期化終了パルスが入力された場合に、前記マスク有効信号の出力を停止するマスク制御機能と、
    前記マスク有効信号が出力されている場合、前記メモリから読み出されたデータの代わりに初期値データを前記メモリの読み出しデータとして出力することによって、前記マスク処理を行うマスク機能と
    を実現させるメモリ制御プログラム。

Images