CN107247577B - 一种配置soc ip核的方法、装置及系统 - Google Patents
一种配置soc ip核的方法、装置及系统 Download PDFInfo
- Publication number
- CN107247577B CN107247577B CN201710447109.3A CN201710447109A CN107247577B CN 107247577 B CN107247577 B CN 107247577B CN 201710447109 A CN201710447109 A CN 201710447109A CN 107247577 B CN107247577 B CN 107247577B
- Authority
- CN
- China
- Prior art keywords
- register
- general register
- core
- general
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Abstract
本申请公开了一种配置SOC IP核的方法、装置及系统，涉及集成电路技术领域，为解决SOC系统中CPU工作效率低的问题而发明。该方法主要包括：配置IP核的通用寄存器的通用寄存器值；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取所述IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令。本申请主要应用于应用IP核执行操作的过程中。
Description
技术领域
本申请涉及集成电路技术领域，尤其涉及一种配置SOC IP核的方法、装置及系统。
背景技术
SoC(System on Chip，片上系统)，是一个有专门目标的集成电路，包含完整系统以及嵌入软件的全部内容。SOC是信息系统核心的芯片集成，一般认为SOC是将CPU(CentralProcessing Unit，中央处理器)、IP(intellectual property，知识产权)核、和存储器，集成在单一芯片上，内嵌有基本软件并可载入用户软件的，具有特定用途的标准产品。IP核，也就是知识产权核，是一种可重用的模块，包括逻辑单元和芯片设计。IP核已经通过了设计验证，设计人员以IP核为基础设计专用集成电路或者现场可编程逻辑门阵列，能够减少设计周期。
在SOC系统中，通常会集成多个IP核，如PCIE((Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)，NAND FLASH(非易失闪存技术)，DDR(Dual Data Rate，双倍速率同步动态随机存储器)，DMA(Direct Memory Access，直接内存存取)等等。SOC系统中的CPU将IP核寄存器对应的寄存器值，写入到IP核寄存器，以此使IP核执行操作。一般情况下CPU通过AHB((Advanced High performance Bus，高级高性能总线)总线配置寄存器值。
随着芯片功能越来越复杂，SOC中的IP核需要实现的功能越来越多。现有技术中，IP核在执行操作时，需要配置大量的寄存器，如NAND FLASH进行一次读操作需要配置一百多个寄存器，而CPU通过AHB总线配置IP核的寄存器效率不高，需要上千个循环去配置一次读操作，使得SOC系统中CPU的工作效率较低。
发明内容
本申请提供了一种配置SOC IP核的方法、装置及系统，以解决SOC系统中CPU工作效率低的问题。
第一方面，本申请提供了一种配置SOC IP核的方法，该方法包括：配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。采用本实现方式，将IP核的通用寄存器值统一写入SRAM中，在需要IP核执行操作时，发送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成对IP核的配置。CPU发出少量指令就能完成对IP核的配置，从而提供了CPU的工作效率。
结合第一方面，在第一方面第一种可能的实现方式中，所述将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM，包括：划分SRAM存储数据区域；在所述数据区域，顺序写入所述通用寄存器地址和所述通用寄存器值。采用本实现方式，将通用寄存器地址和通用寄存器值都存储在SRAM存储在数据区域，使得SRAM能够直接将通用寄存器值写入通用寄存器地址。
结合第一方面，在第一方面第二种可能的实现方式中，所述根据所述IP核操作，生成所述通用寄存器的配置指令，包括：获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址；配置将所述通用寄存器值写入所述通用寄存器地址的使能数据；根据所述使能数据和所述存储地址，生成所述配置指令。采用本实现方式，通过使能数据控制是否将存储地址中的通用寄存器值写入通用寄存器地址中。
结合第一方面，在第一方面第三种可能的实现方式中，所述获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址，包括：获取存储所述通用寄存器的SRAM的基地址；获取所述通用寄存器的地址偏移量；根据所述基地址和所述地址偏移量，计算所述存储地址。采用本实现方式，通过基地址和地址偏移量，能够准确的获得通用寄存器的存储地址。
第二方面，本申请还提供了一种配置SOC IP核的装置，所述装置包括第一配置单元，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；第一获取单元，用于获取所述通用寄存器值对应的通用寄存器地址；写入单元，用于将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；第二获取单元，用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；第二配置单元，用于根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；生成单元，用于根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中。
第三方面，本申请还提供了一种配置SOC IP核的系统，所述系统包括：中央处理器CPU、IP核和SRAM，其中，所述CPU，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；所述SRAM，用于存储所述通用寄存器地址和所述通用寄存器值；所述CPU，还用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中；所述SRAM，用于接收所述配置指令；根据所述配置指令，配置所述IP核；所述IP核，用于根据所述通用寄存器值和所述特殊寄存器值，执行所述IP核操作。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的一种配置SOC IP核的方法流程图；
图2为本申请提供的将通用寄存器地址和通用寄存器值写入SRAM的方法流程图；
图3为本申请提供的生成配置指令的方法流程图；
图4为本申请提供的生成配置指令的方法流程图；
图5为本申请提供的一种配置SOC IP核的装置组成框图；
图6为本申请提供的另一种配置SOC IP核的装置组成框图；
图7为本申请提供的一种配置SOC IP核的系统组成框图。
具体实施方式
SOC是一个有专门目标的集成电路，其中包括多个IP核，在每个启动IP核执行操作时，都需要为IP核配置大量的寄存器。在配置IP核寄存器时，需要耗费大量的CPU资源，影响CPU的工作效率。例如CPU发起5个PCIE操作请求，该操作请求包括读请求和写操作请求，读操作和写操作的寄存器配置是不一样的，但是不同的读操作或者不同的写操作之间之后地址不一样，寄存器的配置基本一样，但是CPU需要将所有寄存器重新配置5次，才能实现CPU的5个操作请求，降低了整个CPU的工作效率。为了提高CPU的工作效率，本申请提供了一种配置SOC IP核的方法、装置及系统。
参见图1，为本申请提供的一种配置SOC IP核的方法流程图，该方法包括如下步骤：
步骤101，配置IP核的通用寄存器的通用寄存器值。
IP核是可重用模块，通过为IP核的寄存器配置不同的寄存器值，从而实现重用IP核。IP核中包括多个寄存器，在本申请中涉及的通用寄存器，具体定义为“通用寄存器为相同操作需要配置的寄存器值相同的寄存器”。
IP核，能够执行不同的操作，例如IP核为PCIE，PCIE可以进行读操作、写操作、擦除操作等等。在执行不同的操作时，使用的通用寄存器可能不同，如果通用寄存器相同，通用寄存器的通用寄存器值的选取也不相同。所以配置IP核得的通用寄存器的通用寄存器值，需要按照操作类型，一种类型一种类型的配置。
步骤102，获取通用寄存器值对应的通用寄存器地址。
寄存器地址，是寄存器的存储位置，只有获取寄存器地址，才能配置寄存器的寄存器值。按照IP核的操作，一种类型一种类型的获取通用寄存器值，对应的寄存器地址。
步骤103，将通用寄存器地址和通用寄存器值写入静态随机存储器SRAM。
由于将通用寄存器地址配置为对应的通用寄存器值，才能实现IP核对应的功能，所以将通用寄存器地址和通用寄存器值都写入SRAM，才能SRAM中保存的配置IP核寄存器信息能够使对应的IP核能够完成相应的操作。
SRAM,是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。在将通用寄存器地址和通用寄存器值，写入SRAM时，不需要不断的刷新电路，耗费少量的SOC系统资源。
步骤104，获取IP核操作和需要配置的IP核寄存器。
步骤101至步骤103是实现配置SOC IP核的准备步骤。在SOC上电后，CPU开始运行，完成将寄存器值写入SRAM步骤。
IP核操作，是指为了是SOC实现某一功能，使用IP核所能提供的某一操作，例如IP核为PCIE，PCIE的操作包括读操作、写操作、擦除操作和搬移操作等等。不同的IP核操作，需要配置的IP核寄存器不完全相同。IP核操作与IP核寄存器是一一对应的关系，所以为了能够完成IP核操作，需要获取与IP操作对应的IP核寄存器。
为了实现SOC中对IP核的快速配置，将IP核寄存器进行区分，IP核寄存器包括通用寄存器和特殊寄存器。通用寄存器为相同操作需要配置的寄存器值相同的寄存器。类似的特殊寄存器为相同操作需要配置寄存器值不同的寄存器。通用寄存器和特殊寄存器，是为了能够清楚的描述IP核配置过程而做出的特别区分。
步骤105，根据IP核操作，配置IP核特殊寄存器的特殊寄存器值。
特殊寄存器为相同操作需要配置的寄存器值不同的寄存器。也就是说特殊寄存器为IP核的操作相同，但是操作对象不同时，需要配置的寄存器值不同的寄存器。
步骤106，根据IP核操作，生成通用寄存器的配置指令，并发送配置指令。
配置指令用于将SRAM存储的通用寄存器值配置到相应的通用寄存器中。配置通用寄存器的寄存器值，需要根据SOC系统中CPU的底层驱动编程语言为寄存器赋值，不同的CPU可能会使用不同的编程语言，在本发明实施例中对配置寄存器值的具体实现方式不做限定。
从上述实施例中可以看出，将IP核的通用寄存器值统一写入SRAM中，在需要IP核执行操作时，发送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成对IP核的配置。CPU发出少量指令就能完成对IP核的配置，从而提供了CPU的工作效率。
参见图2，为本申请提供的将通用寄存器地址和通用寄存器值写入SRAM的方法流程图，该方法是在图1所示步骤的基础上实现的，是对步骤103的细化，该方法包括：
步骤201，划分SRAM存储数据区域。
CPU划分在SRAM上的数据区域，该数据区域为存储IP核的通用寄存器地址和通用寄存器值。
步骤202，在数据区域，顺序写入通用寄存器地址和通用寄存器值。
数据区域内，通用寄存器地址和其对应的通用寄存器值，顺序连续写入。为了能够在查找到通用寄存器地址时，在该地址的基础上，能够迅速获取与其对应的通用寄存器值。
从上述实施例中可以看出，将通用寄存器地址和通用寄存器值都存储在SRAM存储在数据区域，使得SRAM能够直接将通用寄存器值写入通用寄存器地址。
参见图3，为本申请提供的生成配置指令的方法流程图，该方法是在图1所示步骤的基础上实现的，是对步骤106的细化，该方法包括：
步骤301，获取通用寄存器的通用寄存器地址和通用寄存器值的存储地址。
存储地址，是在SRAM中通用寄存器的存储位置。通用寄存器地址，是IP核中通用寄存器的地址。
步骤302，配置将通用寄存器值写入通用寄存器地址的使能数据。
步骤303，根据使能数据和存储地址，生成配置指令。
使能数据是一种状态选择指令，如果存在使能数据，那么生成配置指令。配置指令，是指根据使能数据和存储地址，将存储地址对应的通用寄存器值写入通用寄存器地址。
从上述实施例中可以看出，通过使能数据控制是否将存储地址中的通用寄存器值写入通用寄存器地址中。
参见图4，为本申请提供的生成配置指令的方法流程图，该方法是在图3所示步骤的基础上实现的，是对步骤301的细化，该方法包括：
步骤401，获取存储通用寄存器的SRAM的基地址。
步骤402，获取通用寄存器的地址偏移量。
步骤403，根据基地址和地址偏移量，计算存储地址。
从上述实施例可以看出，通过基地址和地址偏移量，能够准确的获得通用寄存器的存储地址。
参见图5，为本申请提供的一种配置SOC IP核的装置组成框图，该装置包括：
第一配置单元51，用于配置IP核的通用寄存器的通用寄存器值，通用寄存器为相同操作需要配置的寄存器值相同的寄存器；
第一获取单元52，用于获取通用寄存器值对应的通用寄存器地址；
写入单元53，用于将通用寄存器地址和通用寄存器值写入静态随机存储器SRAM；
第二获取单元54，用于获取IP核操作和需要配置的IP核寄存器，IP核寄存器包括通用寄存器和特殊寄存器；
第二配置单元55，用于根据IP核操作，配置IP核特殊寄存器的特殊寄存器值，特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；
生成单元56，用于根据IP核操作，生成通用寄存器的配置指令，并发送配置指令，配置指令用于将SRAM存储的通用寄存器值配置到相应的通用寄存器中。
进一步地，如图6所示，写入单元53，包括：
划分模块531，用于划分SRAM存储数据区域；
写入模块532，用于在数据区域，顺序写入通用寄存器地址和通用寄存器值。
进一步地，如图6所示，生成单元56，包括：
获取模块561，用于获取通用寄存器的通用寄存器地址和通用寄存器值的存储地址；
配置模块562，用于配置将通用寄存器值写入通用寄存器地址的使能数据；
生成模块563，用于根据使能数据和存储地址，生成配置指令。
进一步地，如图6所示，获取模块561，包括：
获取子模块5611，用于获取存储通用寄存器的SRAM的基地址；
获取子模块5611，还用于获取通用寄存器的地址偏移量；
计算子模块5612，用于根据基地址和地址偏移量，计算存储地址。
从上述实施例中可以看出，将IP核的通用寄存器值统一写入SRAM中，在需要IP核执行操作时，发送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成对IP核的配置。CPU发出少量指令就能完成对IP核的配置，从而提供了CPU的工作效率。
参见图7，为本申请提供的一种配置SOC IP核的系统组成框图，该系统包括：中央处理器CPU71、IP核72和SRAM73，其中，
CPU71，用于配置IP核的通用寄存器的通用寄存器值，通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取通用寄存器值对应的通用寄存器地址；将通用寄存器地址和通用寄存器值写入静态随机存储器SRAM；
SRAM73，用于存储通用寄存器地址和通用寄存器值；
CPU71，还用于获取IP核操作和需要配置的IP核寄存器，IP核寄存器包括通用寄存器和特殊寄存器；根据IP核操作，配置IP核特殊寄存器的特殊寄存器值，特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；根据IP核操作，生成通用寄存器的配置指令，并发送配置指令，配置指令用于将SRAM存储的通用寄存器值配置到相应的通用寄存器中；
SRAM73，用于接收配置指令；根据配置指令，配置IP核；
IP核72，用于根据通用寄存器值和特殊寄存器值，执行IP核操作。
从上述实施例中可以看出，将IP核的通用寄存器值统一写入SRAM中，在需要IP核执行操作时，发送配置指令一次配置完成IP核的通用寄存器，再配置少量的特殊寄存器值，即可完成对IP核的配置。CPU发出少量指令就能完成对IP核的配置，从而提高了CPU的工作效率。
具体实现中，本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的呼叫方法的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于装置实施例和系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
以上所述的本发明实施方式并不构成对本发明保护范围的限定。
Claims (7)
1.一种配置SOC IP核的方法，其特征在于，所述方法包括：
配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；
获取所述通用寄存器值对应的通用寄存器地址；
将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；
获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；
根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；
根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中；
所述根据IP核操作，生成通用寄存器的配置指令，包括：
获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址；
配置将所述通用寄存器值写入通用寄存器地址的使能数据；
根据所述使能数据和所述存储地址，生成配置指令。
2.如权利要求1所述的方法，其特征在于，所述将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM，包括：
划分SRAM存储数据区域；
在所述数据区域，顺序写入所述通用寄存器地址和所述通用寄存器值。
3.如权利要求1所述的方法，其特征在于，所述获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址，包括：
获取存储所述通用寄存器的SRAM的基地址；
获取所述通用寄存器的地址偏移量；
根据所述基地址和所述地址偏移量，计算所述存储地址。
4.一种配置SOC IP核的装置，其特征在于，所述装置包括：
第一配置单元，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；
第一获取单元，用于获取所述通用寄存器值对应的通用寄存器地址；
写入单元，用于将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；
第二获取单元，用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；
第二配置单元，用于根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；
生成单元，用于根据所述IP核操作，生成所述通用寄存器的配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中；
所述生成单元，包括：
获取模块，用于获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址；
配置模块，用于配置将所述通用寄存器值写入所述通用寄存器地址的使能数据；
生成模块，用于根据所述使能数据和所述存储地址，生成配置指令。
5.如权利要求4所述的装置，其特征在于，所述写入单元，包括：
划分模块，用于划分SRAM存储数据区域；
写入模块，用于在所述数据区域，顺序写入所述通用寄存器地址和所述通用寄存器值。
6.如权利要求4所述的装置，其特征在于，所述获取模块，包括：
获取子模块，用于获取存储所述通用寄存器的SRAM的基地址；
所述获取子模块，还用于获取所述通用寄存器的地址偏移量；
计算子模块，用于根据所述基地址和所述地址偏移量，计算所述存储地址。
7.一种配置SOC IP核的系统，其特征在于，所述系统包括：中央处理器CPU、IP核和SRAM，其中，
所述CPU，用于配置IP核的通用寄存器的通用寄存器值，所述通用寄存器为相同操作需要配置的寄存器值相同的寄存器；获取所述通用寄存器值对应的通用寄存器地址；将所述通用寄存器地址和所述通用寄存器值写入静态随机存储器SRAM；
所述SRAM，用于存储所述通用寄存器地址和所述通用寄存器值；
所述CPU，还用于获取IP核操作和需要配置的IP核寄存器，所述IP核寄存器包括通用寄存器和特殊寄存器；根据所述IP核操作，配置IP核特殊寄存器的特殊寄存器值，所述特殊寄存器为相同操作需要配置的寄存器值不同的寄存器；获取所述通用寄存器的通用寄存器地址和通用寄存器值的存储地址；配置将所述通用寄存器值写入通用寄存器地址的使能数据；根据所述使能数据和所述存储地址，生成配置指令，并发送配置指令，所述配置指令用于将所述SRAM存储的所述通用寄存器值配置到相应的所述通用寄存器中；
所述SRAM，用于接收所述配置指令；根据所述配置指令，配置所述IP核；
所述IP核，用于根据所述通用寄存器值和所述特殊寄存器值，执行所述IP核操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710447109.3A CN107247577B (zh) | 2017-06-14 | 2017-06-14 | 一种配置soc ip核的方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710447109.3A CN107247577B (zh) | 2017-06-14 | 2017-06-14 | 一种配置soc ip核的方法、装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107247577A CN107247577A (zh) | 2017-10-13 |
| CN107247577B true CN107247577B (zh) | 2020-11-17 |
Family
ID=60018256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710447109.3A Active CN107247577B (zh) | 2017-06-14 | 2017-06-14 | 一种配置soc ip核的方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107247577B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109557568B (zh) * | 2018-11-29 | 2020-10-23 | 湖南国科微电子股份有限公司 | 一种测距码产生方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101751980A (zh) * | 2008-12-17 | 2010-06-23 | 中国科学院电子学研究所 | 基于存储器知识产权核的嵌入式可编程存储器 |
| CN102609583A (zh) * | 2012-02-08 | 2012-07-25 | 福州瑞芯微电子有限公司 | 芯片寄存器信息管理方法 |
| CN103207771A (zh) * | 2013-03-19 | 2013-07-17 | 浙江中控研究院有限公司 | 一种plc程序执行器ip核 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8229723B2 (en) * | 2007-12-07 | 2012-07-24 | Sonics, Inc. | Performance software instrumentation and analysis for electronic design automation |
| US20130318308A1 (en) * | 2012-05-24 | 2013-11-28 | Sonics, Inc. | Scalable cache coherence for a network on a chip |
-
2017
- 2017-06-14 CN CN201710447109.3A patent/CN107247577B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101751980A (zh) * | 2008-12-17 | 2010-06-23 | 中国科学院电子学研究所 | 基于存储器知识产权核的嵌入式可编程存储器 |
| CN102609583A (zh) * | 2012-02-08 | 2012-07-25 | 福州瑞芯微电子有限公司 | 芯片寄存器信息管理方法 |
| CN103207771A (zh) * | 2013-03-19 | 2013-07-17 | 浙江中控研究院有限公司 | 一种plc程序执行器ip核 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107247577A (zh) | 2017-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3674877B1 (en) | Method for accessing extended memory, device, and system | |
| US10296217B2 (en) | Techniques to configure a solid state drive to operate in a storage mode or a memory mode | |
| JP6741585B2 (ja) | プログラム可能な遅延を用いてダイナミックランダムアクセスメモリ（ｄｒａｍ）コマンドを生成するメモリ物理レイヤインタフェースロジック | |
| US9607120B2 (en) | Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit | |
| CN107636618B (zh) | 在具有嵌入式可编程数据检查的非易失性系统存储器计算系统中的即时重启 | |
| US11392488B2 (en) | Optimizing storage of application data in memory | |
| CN104981789A (zh) | 用于可变延时存储器操作的设备及方法 | |
| KR20160061703A (ko) | 내부 카피 동작을 수행하는 메모리 장치 | |
| US10496422B2 (en) | Serial device emulator using two memory levels with dynamic and configurable response | |
| JP5562394B2 (ja) | Ｈｄｌ環境のためのグローバルクロックハンドラーオブジェクト | |
| CN107247577B (zh) | 一种配置soc ip核的方法、装置及系统 | |
| US8990741B2 (en) | Circuit design support device, circuit design support method and program | |
| CN106383938B (zh) | 一种fpga存储器推断方法及装置 | |
| US20230350593A1 (en) | Method, system, and circuit for deploying file system on embedded memory in programmable computing device | |
| CN109032522A (zh) | 固态硬盘的数据读取方法以及固态硬盘 | |
| Sangode et al. | DESIGN AND VERIFICATION OF MEMORY BY USING UVM METHODOLOGY. | |
| US10180847B2 (en) | Circuitry for configuring entities | |
| CN104240756B (zh) | 控制装置及存取系统 | |
| JP2015099570A (ja) | コントローラ、記憶装置、および制御方法 | |
| Katuri et al. | Design and Verification of Memory Controller with Host Wishbone Interface | |
| CN109376102A (zh) | tube通信方法、装置、计算机设备和存储介质 | |
| CN104063338A (zh) | 存取系统及存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20171013 Assignee: Shandong industry research information and Artificial Intelligence Integration Research Institute Co.,Ltd. Assignor: HUNAN GOKE MICROELECTRONICS Co.,Ltd. Contract record no.: X2021430000001 Denomination of invention: A method, device and system for configuring SOC IP core Granted publication date: 20201117 License type: Common License Record date: 20210115 |