TWI707272B - 可執行指令的電子裝置以及指令執行方法 - Google Patents

可執行指令的電子裝置以及指令執行方法 Download PDF

Info

Publication number
TWI707272B
TWI707272B TW108112408A TW108112408A TWI707272B TW I707272 B TWI707272 B TW I707272B TW 108112408 A TW108112408 A TW 108112408A TW 108112408 A TW108112408 A TW 108112408A TW I707272 B TWI707272 B TW I707272B
Authority
TW
Taiwan
Prior art keywords
storage device
instruction
processing circuit
read
operation data
Prior art date
Application number
TW108112408A
Other languages
English (en)
Other versions
TW202038084A (zh
Inventor
盧彥儒
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108112408A priority Critical patent/TWI707272B/zh
Priority to US16/574,062 priority patent/US11010162B2/en
Application granted granted Critical
Publication of TWI707272B publication Critical patent/TWI707272B/zh
Publication of TW202038084A publication Critical patent/TW202038084A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/383—Operand prefetching
    • G06F9/3832—Value prediction for operands; operand history buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

一種可執行指令的電子裝置，包含：一處理電路；一第一儲存裝置，耦接處理電路，用以儲存至少一指令以及第一運算資料；以及一第二儲存裝置，耦接處理電路。若處理電路自第一儲存裝置讀取至少一指令以及對應被讀取的指令的第一運算資料，且第二儲存裝置並未儲存對應被讀取的指令的第一運算資料，處理電路會將讀取的第一運算資料備份至第二儲存裝置。

Description

可執行指令的電子裝置以及指令執行方法
本發明有關於可執行指令的電子裝置以及指令執行方法，特別有關於可增進運算資料讀取效率的可執行指令的電子裝置以及指令執行方法。
習知技術中，處理器(processor)要執行指令(instruction)時，可能須要讀取與指令相對應的運算資料或字面常量(literal constant)。讀取字面常量和指令的請求通常是同時由處理器發出，然而，字面常量和指令通常儲存在相同的儲存裝置，因此其讀取動作可能會有所衝突，進而影響到指令的執行。
本發明一目的為提供一種可執行指令的電子裝置，其可改善習知技術中讀取指令和字面常數的問題。
本發明另一目的為提供一種指令執行方法，其可改善習知技術中讀取指令和字面常數的問題。
本發明一實施例公開一種可執行指令的電子裝置，包含：一處理電路；一第一儲存裝置，耦接處理電路，用以儲存至少一指令以及第一運算資料；以及一第二儲存裝置，耦接處理電路。若處理電路自第一儲存裝置讀取至少一 指令以及對應被讀取的指令的第一運算資料，且第二儲存裝置並未儲存對應被讀取的指令的第一運算資料，處理電路會將讀取的第一運算資料備份至第二儲存裝置。
本發明另一實施例公開一種指令執行方法，使用在包含一處理電路、一第一儲存裝置以及一第二儲存裝置的一電子裝置上，包含：以處理電路自第一儲存裝置讀取至少一指令以及對應被讀取的指令的第一運算資料；以及判斷第二儲存裝置是否儲存對應被讀取的指令的第一運算資料，若無則將讀取的第一運算資料備份至第二儲存裝置。
根據前述實施例，可讓指令與字面常數可儲存在不同的儲存裝置，可改善習知技術中讀取動作可能會有所衝突，因而影響到指令的執行的問題。
100、500:電子裝置
101:處理電路
SA_1:第一儲存裝置
SA_2:第二儲存裝置
SA_3:第三儲存裝置
VR_1、VR_2:變動儲存區
FR_1、FR_2:固定儲存區
第1圖繪示了根據本發明一實施例的電子裝置的方塊圖。
第2圖和第3圖繪示了第1圖所示的電子裝置的動作示意圖。
第4圖繪示了根據本發明另一實施例的電子裝置的方塊圖。
第5圖和第6圖繪示了根據本發明實施例的電子裝置的較詳細方塊圖。
以下將以多個實施例來說明本發明的內容。各實施例中的元件可藉由硬體實現(例如電路或裝置)，或是藉由韌體(例如在處理器中寫入程式)來實現。此外，各實施例中的元件在不影響其功能的前提下，可分割為更多元件或是整合為更少元件。而且，本發明中的”第一”、”第二”等用語僅用以表示其為不同的元件或步驟，並非用以表示其順序。
第1圖繪示了根據本發明一實施例的電子裝置的方塊圖。如第1圖所示，電子裝置100包含一處理電路101、一第一儲存裝置SA_1以及一第二儲存裝置SA_2。處理電路101分別耦接至第一儲存裝置SA_1以及第二儲存裝置SA_2。第一儲存裝置SA_1用以儲存指令IN以及字面常量LC，而第二儲存裝置SA_2用以儲存運算資料CD。指令IN包含至少一指令、字面常量LC包含至少一字面常量、運算資料CD包含至少一筆運算資料。在一實施例中，處理電路101為一處理器，而第一儲存裝置SA_1以及一第二儲存裝置SA_2可為任何儲存功能的裝置例如暫存器(register)、記憶體、光碟或硬碟。
第2圖和第3圖繪示了第1圖所示的電子裝置的動作示意圖。如第2圖所示，處理電路101欲執行指令IN_1時，會從第一儲存裝置SA_1讀取指令IN_1，若執行讀取指令IN_1時需要讀取文字常量LC_1，處理電路101會確認第二儲存裝置SA_2中是否存有相對應指令IN_1的文字常量LC_1，若無則如第2圖所示般從第一儲存裝置SA_1讀取相對應的文字常量LC_1，並將文字常量LC_1複製到第二儲存裝置SA_2。若執行讀取指令IN_1時需要讀取運算資料CD_1，處理電路101會從第二儲存裝置SA_2讀取相對應指令IN_1的運算資料CD_1。執行指令IN_1、文字常量LC_1以及運算資料CD_1可以分別為執行指令IN、文字常量LC以及運算資料CD的一部份或全部。在一實施例中，執行讀取指令IN_1時僅會需要讀取文字常量LC_1和運算資料CD_1其中之一。
若第二儲存裝置SA_2中已存有相對應指令IN_1的文字常量LC_1，或者處理電路101於第2圖的動作後再一次的執行指令IN_1，則會如第3圖所示般從第一儲存裝置SA_1讀取指令IN_1但從第二儲存裝置SA_2讀取文字常量LC_1，而不是如第2圖所示從第一儲存裝置SA_1讀取文字常量LC_1。在第3圖中，若執行讀取指令IN_1時需要讀取運算資料CD_1，處理電路101會從第二儲存裝置SA_2讀取相對應指令IN_1的運算資料CD_1。
在一實施例中，運算資料CD為程式中的變數(variable)。以下程式碼為指令IN、字面常量LC以及運算資料CD的一個例子，用以計算圓面積a。還請留意，指令IN、字面常量LC以及運算資料CD並不限於底下的例子。
Main(){ int r；int a；input r；load r；a=π r2
output
其中r為前述的運算資料CD，可因input值的不同而改變。int,input,load和output均為指令，而π為前述的字面常量，為固定值。
如前所述，第一儲存裝置SA_1和第二儲存裝置SA_2可為各種形態的儲存裝置。在一實施例中，第一儲存裝置SA_1和第二儲存裝置SA_2為快取記憶體，用以暫存來自其他儲存裝置的資料。第4圖繪示了根據本發明另一實施例的電子裝置的方塊圖。如第4圖所示，第一儲存裝置SA_1和第二儲存裝置SA_2會耦接到一第三儲存裝置SA_3。第三儲存裝置SA_3的存取速度低於第一儲存裝置SA_1和第二儲存裝置SA_2的存取速度。舉例來說，第一儲存裝置SA_1和第二儲存裝置SA_2為快取記憶體而第三儲存裝置SA_3為動態記憶體(DRAM)或是硬碟。第三儲存裝置SA_3可如第4圖般位於電子裝置100內，但也可位於電子裝置100外。
在處理電路101自第一儲存裝置SA_1讀取指令IN中任一指令以及字 面常量LC中任一字面常量前，處理電路101會從第三儲存裝置SA_3複製欲讀取的指令以及欲讀取的字面常量到第一儲存裝置SA_1。此外，在處理電路101自第二儲存裝置SA_2讀取運算資料CD中任一運算資料前，處理電路101會從第三儲存裝置SA_3複製欲讀取的運算資料到第二儲存裝置SA_2。也就是說，處理電路101會將部份資料先從第三儲存裝置SA_3暫存到第一儲存裝置SA_1或第二儲存裝置SA_2，以加快讀取速度。
在一實施例中，第一儲存裝置SA_1和第二儲存裝置SA_2更包含多個儲存區。如第5圖所示的實施例，電子裝置500也包含第一儲存裝置SA_1和第二儲存裝置SA_2，第一儲存裝置SA_1包含變動儲存區VR_1和固定儲存區FR_1，而第二儲存裝置SA_2包含變動儲存區VR_2和固定儲存區FR_2。固定儲存區FR_1儲存固定的指令FIN以及字面常量FLC，變動儲存區VR_1儲存可變動的指令VIN。舉例來說，當有新的指令要寫入變動儲存區VR_1且儲存空間不足時，舊的指令會先被移除來釋放儲存空間。固定儲存區FR_2儲存固定的運算資料FCD，變動儲存區VR_2儲存可變動的運算資料VCD。舉例來說，當有新的運算資料要寫入變動儲存區VR_2且儲存空間不足時，舊的運算資料會先被移除來釋放儲存空間。若第5圖的結構使用在第2圖的實施例中，處理電路101會將讀取的字面常量LC_1備份至變動儲存區VR_2。
在一實施例中，第一儲存裝置SA_1和第二儲存裝置SA_2為快取記憶體，用以暫存來自其他儲存裝置的資料。第6圖繪示了根據本發明另一實施例的電子裝置的方塊圖。如第6圖所示，第一儲存裝置SA_1的變動儲存區VR_1和第二儲存裝置SA_2的變動儲存區VR_2會耦接到第三儲存裝置SA_3。第三儲存裝置SA_3的存取速度低於第一儲存裝置SA_1和第二儲存裝置SA_2的存取速度。舉例來說，第一儲存裝置SA_1和第二儲存裝置SA_2為快取記憶體而第三儲存裝置SA_3為動態記憶體(DRAM)或是硬碟。第三儲存裝置SA_3可如第4圖般位於電 子裝置100內，但也可位於電子裝置100外。
在處理電路101自第一儲存裝置SA_1讀取第1圖中的指令IN中任一指令以及第1圖中的字面常量LC中任一字面常量前，處理電路101會從第三儲存裝置SA_3複製欲讀取的指令以及欲讀取的字面常量到變動儲存區VR_1。此外，在處理電路101自第二儲存裝置SA_2讀取第1圖中的運算資料CD中任一運算資料前，處理電路101會從第三儲存裝置SA_3複製欲讀取的運算資料到變動儲存區VR_2。也就是說，處理電路101會將部份資料先從第三儲存裝置SA_3暫存到第一儲存裝置SA_1或第二儲存裝置SA_2，以加快讀取速度。
前述的機制可運用在字面常量以外的運算資料，此類運算資料與前述的運算資料CD不同，因此根據前述實施例，本發明所提供的電子裝置可簡示為：一種可執行指令的電子裝置，包含：一處理電路(例如第1圖101)；一第一儲存裝置(例如第1圖SA_1)，耦接處理電路，用以儲存至少一指令(例如第1圖IN)以及第一運算資料(可為第1圖的字面常量LC或其他運算資料)；以及一第二儲存裝置(例如第1圖SA_2)，耦接處理電路。若處理電路自第一儲存裝置讀取至少一指令以及對應被讀取的指令的第一運算資料，且第二儲存裝置並未儲存對應被讀取的指令的第一運算資料，處理電路會將讀取的第一運算資料備份至第二儲存裝置。第二儲存裝置可儲存第二運算資料((可為第2圖的運算資料CD)。據此也可得到相對應的指令執行方法，其步驟依據前述實施例可輕易推得，故在此不再贅述。
根據前述實施例，可讓指令與字面常數可儲存在不同的儲存裝置，可改善習知技術中讀取動作可能會有所衝突，因而影響到指令的執行的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:電子裝置
101:處理電路
SA_1:第一儲存裝置
SA_2:第二儲存裝置

Claims (8)

  1. 一種可執行指令的電子裝置，包含：一處理電路；一第一儲存裝置，耦接該處理電路，用以儲存至少一指令以及第一運算資料；以及一第二儲存裝置，耦接該處理電路：其中若該處理電路自該第一儲存裝置讀取至少一該指令以及對應被讀取的該指令的該第一運算資料，且該第二儲存裝置並未儲存對應被讀取的該指令的該第一運算資料，該處理電路會將讀取的該第一運算資料備份至該第二儲存裝置；其中該第一儲存裝置以及該第二儲存裝置均為快取記憶體且該第一運算資料為字面常量；其中該第二儲存裝置更用以儲存第二運算資料，若該處理電路自該第一儲存裝置讀取至少一該指令，該處理電路會從該第二儲存裝置讀取對應被讀取的該指令的該第二運算資料。
  2. 如請求項1所述的電子裝置，其中該處理電路若須再讀取對應被讀取的該指令的該第一運算資料，則從該第二儲存裝置讀取而不從該第一儲存裝置讀取。
  3. 如請求項1所述的電子裝置，在該處理電路自該第二儲存裝置讀取該第二運算資料前，該處理電路從一第三儲存裝置複製該指令到該第一儲存裝置，其中該第三儲存裝置的存取速度低於該第二儲存裝置。
  4. 如請求項1所述的電子裝置，其中該第二儲存裝置包含一固定儲存區以及一變動儲存區，該固定儲存區儲存固定的該第二運算資料，該變動儲存區儲存可變動的該第二運算資料，該處理電路會將讀取的該第一運算資料備份至該第二儲存裝置中的該變動儲存區。
  5. 如請求項1所述的電子裝置，其中該處理電路同時從該第二儲存裝置讀取對應被讀取的該指令的該第一運算資料以及該第二運算資料。
  6. 如請求項1所述的電子裝置，在該處理電路自該第一儲存裝置讀取該指令以及該第一運算資料前，該處理電路從一第三儲存裝置複製該指令以及該第一運算資料到該第一儲存裝置，其中該第三儲存裝置的存取速度低於該第一儲存裝置。
  7. 如請求項1所述的電子裝置，其中該第一儲存裝置包含一固定儲存區以及一變動儲存區，該固定儲存區儲存固定的該指令以及該第一運算資料，該變動儲存區儲存可變動的該指令。
  8. 一種指令執行方法，使用在包含一處理電路、一第一儲存裝置以及一第二儲存裝置的一電子裝置上，包含：以該處理電路自該第一儲存裝置讀取至少一指令以及對應被讀取的該指令的第 一運算資料；以及判斷該第二儲存裝置是否儲存對應被讀取的該指令的該第一運算資料，若無則將讀取的該第一運算資料備份至該第二儲存裝置；其中該第一儲存裝置以及該第二儲存裝置均為快取記憶體且該第一運算資料為字面常量；其中該第二儲存裝置更用以儲存第二運算資料，若該處理電路自該第一儲存裝置讀取至少一該指令，該處理電路會從該第二儲存裝置讀取對應被讀取的該指令的該第二運算資料。
TW108112408A 2019-04-10 2019-04-10 可執行指令的電子裝置以及指令執行方法 TWI707272B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108112408A TWI707272B (zh) 2019-04-10 2019-04-10 可執行指令的電子裝置以及指令執行方法
US16/574,062 US11010162B2 (en) 2019-04-10 2019-09-17 Electronic apparatus can execute instruction and instruction executing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108112408A TWI707272B (zh) 2019-04-10 2019-04-10 可執行指令的電子裝置以及指令執行方法

Publications (2)

Publication Number Publication Date
TWI707272B true TWI707272B (zh) 2020-10-11
TW202038084A TW202038084A (zh) 2020-10-16

Family

ID=72747908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112408A TWI707272B (zh) 2019-04-10 2019-04-10 可執行指令的電子裝置以及指令執行方法

Country Status (2)

Country Link
US (1) US11010162B2 (zh)
TW (1) TWI707272B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW393623B (en) * 1997-06-16 2000-06-11 Matsushita Electric Ind Co Ltd Constant reconstructing processor which supports reductions in code size
TW490636B (en) * 1997-06-16 2002-06-11 Matsushita Electric Ind Co Ltd Processor for executing highly efficient VLIW
TWM240838U (en) * 2002-05-15 2004-08-21 Shiu-Min Wu Wavy heat-dissipating type foam-made bra
TW200530920A (en) * 2003-10-23 2005-09-16 Microchip Tech Inc Microcontroller instruction set
TW200912741A (en) * 2007-08-17 2009-03-16 O2Micro Inc Electronic system, microcontrollers with instruction sets and method for executing instruction thererof
TW201743215A (zh) * 2015-04-29 2017-12-16 咕果公司 用於資料快取之方法、電腦可讀取儲存媒體及系統
TW201815221A (zh) * 2016-09-22 2018-04-16 美商高通公司 相同副鏈路情況下的長期進化（lte）交遞
TW201843592A (zh) * 2012-08-17 2018-12-16 美商英特爾公司 共享虛擬記憶體的技術(三)
TW201907296A (zh) * 2017-07-04 2019-02-16 英商Ａｒｍ股份有限公司 用於控制指令執行的設備與方法
TW201913364A (zh) * 2017-08-28 2019-04-01 美商高通公司 在以區塊架構處理器為基礎系統中快取指令區塊標頭資料

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983243A (en) * 1996-10-31 1999-11-09 International Business Machines Corporation Data processing system and method for Preparing a presentation-ready document that produces separate images of fixed and variable data and a bookticket specifying an arrangement of such images
US5909566A (en) * 1996-12-31 1999-06-01 Texas Instruments Incorporated Microprocessor circuits, systems, and methods for speculatively executing an instruction using its most recently used data while concurrently prefetching data for the instruction
US6484237B1 (en) * 1999-07-15 2002-11-19 Texas Instruments Incorporated Unified multilevel memory system architecture which supports both cache and addressable SRAM
US6408345B1 (en) * 1999-07-15 2002-06-18 Texas Instruments Incorporated Superscalar memory transfer controller in multilevel memory organization
US20070083735A1 (en) * 2005-08-29 2007-04-12 Glew Andrew F Hierarchical processor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW393623B (en) * 1997-06-16 2000-06-11 Matsushita Electric Ind Co Ltd Constant reconstructing processor which supports reductions in code size
TW490636B (en) * 1997-06-16 2002-06-11 Matsushita Electric Ind Co Ltd Processor for executing highly efficient VLIW
TWM240838U (en) * 2002-05-15 2004-08-21 Shiu-Min Wu Wavy heat-dissipating type foam-made bra
TW200530920A (en) * 2003-10-23 2005-09-16 Microchip Tech Inc Microcontroller instruction set
TW200912741A (en) * 2007-08-17 2009-03-16 O2Micro Inc Electronic system, microcontrollers with instruction sets and method for executing instruction thererof
CN101436120A (zh) * 2007-08-17 2009-05-20 凹凸电子（武汉）有限公司 微控制器、执行指令的方法及电子系统
TW201843592A (zh) * 2012-08-17 2018-12-16 美商英特爾公司 共享虛擬記憶體的技術(三)
TW201743215A (zh) * 2015-04-29 2017-12-16 咕果公司 用於資料快取之方法、電腦可讀取儲存媒體及系統
TW201815221A (zh) * 2016-09-22 2018-04-16 美商高通公司 相同副鏈路情況下的長期進化（lte）交遞
TW201907296A (zh) * 2017-07-04 2019-02-16 英商Ａｒｍ股份有限公司 用於控制指令執行的設備與方法
TW201913364A (zh) * 2017-08-28 2019-04-01 美商高通公司 在以區塊架構處理器為基礎系統中快取指令區塊標頭資料

Also Published As

Publication number Publication date
US20200326944A1 (en) 2020-10-15
TW202038084A (zh) 2020-10-16
US11010162B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US9317214B2 (en) Operating a memory management controller
CN102543179A (zh) 串行接口存储器中的同时读取与写入存储器操作
WO2013088818A1 (ja) 仮想計算機システム、仮想化機構、及びデータ管理方法
Davis Modern DRAM architectures
US10198352B2 (en) Efficient pointer swizzling for persistent objects
US20210271600A1 (en) Data storage device and operating method thereof
JP5106147B2 (ja) マルチプロセッサ処理システム
JP7425685B2 (ja) 電子制御装置
TWI707272B (zh) 可執行指令的電子裝置以及指令執行方法
CN111831327A (zh) 可执行指令的电子装置以及指令执行方法
JP2005149503A (ja) Ｄｍａを使用してメモリをテストするためのシステムおよび方法
US9645936B1 (en) System and method for informing hardware to limit writing in a memory hierarchy
EP1962184A1 (en) Processor and method of performing speculative load operations of the processor
JP2010224751A (ja) 情報処理装置
JP7078380B2 (ja) 命令制御装置、命令制御方法およびプログラム
US11947455B2 (en) Suppressing cache line modification
TWI650640B (zh) 用於處理器的資料存取裝置與方法
US20220229664A1 (en) Information processing device, compiling method, and non-transitory computer-readable recording medium
WO2009092037A1 (en) Content addressable memory augmented memory
WO2019193620A1 (ja) 履歴記憶装置、履歴記憶方法及び履歴記憶プログラム
JP2023111328A (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
CN118535222A (zh) 寄存器访问方法、处理器及电子设备
JP2023127986A (ja) 情報処理装置、情報処理方法及びプログラム
KR0181487B1 (ko) 버퍼 램을 이용한 프로그램 구동 장치 및 방법
JP2716563B2 (ja) データ書込み制御方式