JP5106147B2 - マルチプロセッサ処理システム - Google Patents
マルチプロセッサ処理システム Download PDFInfo
- Publication number
- JP5106147B2 JP5106147B2 JP2008012191A JP2008012191A JP5106147B2 JP 5106147 B2 JP5106147 B2 JP 5106147B2 JP 2008012191 A JP2008012191 A JP 2008012191A JP 2008012191 A JP2008012191 A JP 2008012191A JP 5106147 B2 JP5106147 B2 JP 5106147B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- master processor
- memory
- divided
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
10a、10b、10c、10d:プロセッサ
20:フラッシュメモリ 30:メモリ
40:バス 50:CPU
52:キャッシュメモリ 54:内部バス
70、72、74、76、78:記憶空間
Claims (6)
- 記憶装置に記憶されたプログラムをメモリにロードし、当該メモリにロードされたプログラムを実行する複数のプロセッサを備えたマルチプロセッサ処理システムであって、
前記複数のプロセッサは、マスタープロセッサとそれ以外の複数のスレーブプロセッサを含み、
前記記憶装置は、起動時にマスタープロセッサが最初にアクセスする記憶空間にブートローダプログラムを記憶し、さらに前記プログラムを複数に分割した分割プログラムをそれぞれ記憶するための複数の記憶空間を有し、各記憶空間に記憶された分割プログラムは前記マスタープロセッサと前記複数のスレーブプロセッサにそれぞれ割り当てられ、前記マスタープロセッサに割り当てられた分割プログラムは、少なくとも前記プログラムを起動するのに必要なプログラムと前記複数のスレーブプロセッサに分割プログラムをロードさせるためのプログラムとを含み、
前記マスタープロセッサは、起動時にブートローダプログラムをロードし、当該ブートローダプログラムを実行することにより、前記マスタープロセッサに割り当てられた分割プログラムを前記メモリにロードし、
前記マスタープロセッサが前記分割プログラムを実行したことに応答して前記複数のスレーブプロセッサが起動され、かつ前記複数のスレーブプロセッサは、前記複数の記憶空間の対応する記憶空間から割り当てられた分割プログラムを前記メモリにそれぞれロードする、
マルチプロセッサ処理システム。 - 前記プログラムは、オペレーティングシステムを実行するものであり、前記マスタープロセッサに割り当てられた分割プログラムは、カーネルプログラムを含む、請求項1に記載のマルチプロセッサ処理システム。
- 前記マスタープロセッサがカーネルプログラムを起動した後に、前記複数のスレーブプロセッサが分割プログラムを前記メモリにロードする、請求項2に記載のマルチプロセッサ処理システム。
- 請求項1ないし3いずれか1つに記載のマルチプロセッサ処理システムを用いたナビゲーションシステム。
- 記憶装置に記憶されたプログラムをメモリにロードし、当該メモリにロードされたプログラムを実行する複数のプロセッサを備えたマルチプロセッサ処理システムにおけるプログラムの起動方法であって、
起動時にマスタープロセッサが最初にアクセスする記憶空間にブートローダプログラム、および前記プログラムを複数に分割した分割プログラムを前記記憶装置の複数の記憶空間にそれぞれ格納しておき、各分割プログラムは、前記マスタープロセッサと複数のスレーブプロセッサにそれぞれ割り当てられ、前記マスタープロセッサに割り当てられた分割プログラムは、少なくとも前記プログラムを起動するのに必要なプログラムと前記複数のスレーブプロセッサに分割プログラムをロードさせるためのプログラムとを含み、
前記マスタープロセッサは、起動時にブートローダプログラムをロードし、当該ブートローダプログラムを実行することにより、前記マスタープロセッサに割り当てられた分割プログラムをメモリにロードし、
前記マスタープロセッサが前記分割プログラムを実行したことに応答して前記複数のスレーブプロセッサが起動され、かつ前記複数のスレーブプロセッサは、前記複数の記憶空間の対応する記憶空間から割り当てられた分割プログラムを前記メモリにロードする、
マルチプロセッサ処理システムにおけるプログラムの起動方法。 - 前記マスタープロセッサおよび複数のスレーブプロセッサは、分割プログラムが適正か否かのチェックを行った後に分割プログラムを前記メモリにロードする、請求項5に記載の起動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012191A JP5106147B2 (ja) | 2008-01-23 | 2008-01-23 | マルチプロセッサ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012191A JP5106147B2 (ja) | 2008-01-23 | 2008-01-23 | マルチプロセッサ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009175904A JP2009175904A (ja) | 2009-08-06 |
JP5106147B2 true JP5106147B2 (ja) | 2012-12-26 |
Family
ID=41030943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008012191A Expired - Fee Related JP5106147B2 (ja) | 2008-01-23 | 2008-01-23 | マルチプロセッサ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106147B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059024A (ja) | 2010-09-09 | 2012-03-22 | Ricoh Co Ltd | 情報処理装置、起動制御方法、起動制御プログラム及び記録媒体 |
JP6036578B2 (ja) | 2013-03-08 | 2016-11-30 | 株式会社デンソー | データ処理装置 |
DE112013007676T5 (de) * | 2013-12-09 | 2016-09-08 | Mitsubishi Electric Corporation | Informationsvorrichtung |
JP6459283B2 (ja) | 2014-08-05 | 2019-01-30 | 株式会社デンソー | 映像信号処理装置及び映像信号処理プログラム |
JP6458393B2 (ja) | 2014-08-05 | 2019-01-30 | 株式会社デンソー | 映像信号処理装置及び映像信号処理プログラム |
JP6341060B2 (ja) | 2014-11-04 | 2018-06-13 | 株式会社デンソー | 車両用映像処理装置 |
CN112799729A (zh) * | 2021-01-29 | 2021-05-14 | 苏州浪潮智能科技有限公司 | 多核片上系统的uboot启动方法、装置、设备及存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126451A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 分散処理装置のイニシヤルプログラムロ−ド方式 |
JPH0769892B2 (ja) * | 1987-04-23 | 1995-07-31 | 日本電気株式会社 | プログラムロ−ド方式 |
JPH01130250A (ja) * | 1987-11-16 | 1989-05-23 | Mitsubishi Electric Corp | メモリ転送方式 |
JPH02105962A (ja) * | 1988-10-14 | 1990-04-18 | Mitsubishi Electric Corp | システム起動装置 |
JP4095767B2 (ja) * | 2000-11-13 | 2008-06-04 | 株式会社ルネサステクノロジ | ディスクドライブ装置 |
-
2008
- 2008-01-23 JP JP2008012191A patent/JP5106147B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009175904A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5106147B2 (ja) | マルチプロセッサ処理システム | |
US10754558B2 (en) | Vehicular device | |
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
US8195845B2 (en) | Memory system having high data transfer efficiency and host controller | |
JP5783809B2 (ja) | 情報処理装置、起動方法およびプログラム | |
EP3161622B1 (en) | Accelerating boot time zeroing of memory based on non-volatile memory (nvm) technology | |
CN112559056B (zh) | 用于减少固件激活时间的技术 | |
US9715398B2 (en) | Program code loading method of application and computing system using the same | |
WO2002077824A1 (en) | Using volatile memory to buffer non-volatile memory | |
US20130159604A1 (en) | Memory storage device and memory controller and data writing method thereof | |
JP2008009702A (ja) | 演算処理システム | |
EP2101269B1 (en) | Memory allocation method for direct memory access and terminal therefor | |
JP4334312B2 (ja) | 起動時間短縮演算装置およびデータロード方法 | |
CN111831327A (zh) | 可执行指令的电子装置以及指令执行方法 | |
CN117369905B (zh) | 闪存平台的开机方法、系统、电子设备及存储介质 | |
TWI707272B (zh) | 可執行指令的電子裝置以及指令執行方法 | |
US20230350593A1 (en) | Method, system, and circuit for deploying file system on embedded memory in programmable computing device | |
US11003474B2 (en) | Semiconductor device for providing a virtualization technique | |
CN107025144B (zh) | 用于写入以及读取数据集的方法 | |
JP6409684B2 (ja) | 電子制御装置 | |
JP5270605B2 (ja) | マイクロコントローラ | |
JP5176731B2 (ja) | アクセス装置 | |
US20110138159A1 (en) | Memory control apparatus | |
CN115495392A (zh) | 多级启动中内存复用方法、装置、存储介质和处理器 | |
JP6080490B2 (ja) | 情報処理装置、起動方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5106147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |