JP2023001827A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2023001827A JP2023001827A JP2021102804A JP2021102804A JP2023001827A JP 2023001827 A JP2023001827 A JP 2023001827A JP 2021102804 A JP2021102804 A JP 2021102804A JP 2021102804 A JP2021102804 A JP 2021102804A JP 2023001827 A JP2023001827 A JP 2023001827A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- memory
- layers
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims description 16
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 70
- 230000002093 peripheral effect Effects 0.000 description 21
- 230000006870 function Effects 0.000 description 19
- 238000001039 wet etching Methods 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
- H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】高速に動作する半導体記憶装置を提供する。【解決手段】基板と、基板の表面と交差する第１方向に並ぶ複数のメモリ層と、複数のメモリ層よりも基板に近い位置、又は、複数のメモリ層よりも基板から遠い位置に設けられた第１配線と、複数のメモリ層と第１配線との間に設けられたトランジスタ層と、第１方向に延伸し複数のメモリ層及びトランジスタ層に接続された第２配線と、を備える。複数のメモリ層は、それぞれ、メモリ部と、メモリ部及び第２配線の間に電気的に接続された第１半導体層と、第１半導体層と対向する第１電極と、第１方向と交差する第２方向に延伸し、第１電極に接続された第３配線と、第３配線の第２方向における一端部に接続された第２半導体層と、第２半導体層と対向する第２電極と、を備える。トランジスタ層は、第１配線及び第２配線の間に電気的に接続された第３半導体層と、第３半導体層と対向する第３電極と、を備える。【選択図】図１
Description
本実施形態は、半導体記憶装置に関する。
半導体記憶装置の高集積化に伴い、半導体記憶装置の三次元化に関する検討が進められている。
高速に動作する半導体記憶装置を提供する。
一の実施形態に係る半導体記憶装置は、基板と、基板の表面と交差する第１方向に並ぶ複数のメモリ層と、複数のメモリ層よりも基板に近い位置、又は、複数のメモリ層よりも基板から遠い位置に設けられた第１配線と、複数のメモリ層と第１配線との間に設けられたトランジスタ層と、第１方向に延伸し複数のメモリ層及びトランジスタ層に接続された第２配線と、を備える。複数のメモリ層は、それぞれ、メモリ部と、メモリ部及び第２配線の間に電気的に接続された第１半導体層と、第１半導体層と対向する第１電極と、を備える。また、複数のメモリ層は、それぞれ、第１方向と交差する第２方向に延伸し、第１電極に接続された第３配線と、第３配線の第２方向における一端部に接続された第２半導体層と、第２半導体層と対向する第２電極と、を備える。トランジスタ層は、第１配線及び第２配線の間に電気的に接続された第３半導体層と、第３半導体層と対向する第３電極と、を備える。
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、ＳＳＤ（Solid State Drive）等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
また、本明細書においては、基板の上面に対して平行な所定の方向をＸ方向、基板の上面に対して平行で、Ｘ方向と垂直な方向をＹ方向、基板の上面に対して垂直な方向をＺ方向と呼ぶ。
また、本明細書においては、所定の面に沿った方向を第１方向、この所定の面に沿って第１方向と交差する方向を第２方向、この所定の面と交差する方向を第３方向と呼ぶことがある。これら第１方向、第２方向及び第３方向は、Ｘ方向、Ｙ方向及びＺ方向のいずれかと対応していても良いし、対応していなくても良い。
また、本明細書において、「上」や「下」等の表現は、基板を基準とする。例えば、上記Ｚ方向に沿って基板から離れる向きを上と、Ｚ方向に沿って基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端と言う場合には、この構成の基板側の面や端部を意味する事とし、上面や上端と言う場合には、この構成の基板と反対側の面や端部を意味する事とする。また、Ｘ方向又はＹ方向と交差する面を側面等と呼ぶ。
［第１実施形態］
［回路構成］
図１は、第１実施形態に係る半導体記憶装置の構成を示す模式的な回路図である。図１に示す様に、本実施形態に係る半導体記憶装置は、メモリセルアレイＭＣＡを備える。メモリセルアレイＭＣＡは、複数のメモリ層ＭＬ０～ＭＬ２と、トランジスタ層ＴＬと、これら複数のメモリ層ＭＬ０～ＭＬ２及びトランジスタ層ＴＬに接続された複数のビット線ＢＬと、トランジスタ層ＴＬを介して複数のビット線ＢＬに電気的に接続された複数のグローバルビット線ＧＢＬと、複数のメモリ層ＭＬ０～ＭＬ２に接続されたプレート線ＰＬと、を備える。
［回路構成］
図１は、第１実施形態に係る半導体記憶装置の構成を示す模式的な回路図である。図１に示す様に、本実施形態に係る半導体記憶装置は、メモリセルアレイＭＣＡを備える。メモリセルアレイＭＣＡは、複数のメモリ層ＭＬ０～ＭＬ２と、トランジスタ層ＴＬと、これら複数のメモリ層ＭＬ０～ＭＬ２及びトランジスタ層ＴＬに接続された複数のビット線ＢＬと、トランジスタ層ＴＬを介して複数のビット線ＢＬに電気的に接続された複数のグローバルビット線ＧＢＬと、複数のメモリ層ＭＬ０～ＭＬ２に接続されたプレート線ＰＬと、を備える。
メモリ層ＭＬ０～ＭＬ２は、それぞれ、複数のワード線ＷＬ０～ＷＬ２と、これら複数のワード線ＷＬ０～ＷＬ２に接続された複数のメモリセルＭＣと、を備える。メモリセルＭＣは、それぞれ、トランジスタＴｒＣと、キャパシタＣｐＣと、を備える。トランジスタＴｒＣのソース電極は、ビット線ＢＬに接続されている。トランジスタＴｒＣのドレイン電極は、キャパシタＣｐＣに接続されている。トランジスタＴｒＣのゲート電極は、ワード線ＷＬ０～ＷＬ２のいずれかに接続されている。キャパシタＣｐＣの一方の電極は、トランジスタＴｒＣのドレイン電極に接続されている。キャパシタＣｐＣの他方の電極は、プレート線ＰＬに接続されている。
尚、各ビット線ＢＬは、複数のメモリ層ＭＬ０～ＭＬ２に対応する複数のメモリセルＭＣに接続されている。
また、メモリ層ＭＬ０～ＭＬ２は、それぞれ、複数のワード線ＷＬ０～ＷＬ２に対応して設けられた複数のトランジスタＴｒＬ０ａ，ＴｒＬ０ｂ，ＴｒＬ１ａ，ＴｒＬ１ｂ，ＴｒＬ２ａ，ＴｒＬ２ｂ（以下、「トランジスタＴｒＬ」と呼ぶ場合がある。）を備える。トランジスタＴｒＬのドレイン電極は、ワード線ＷＬ０～ＷＬ２のいずれかに接続されている。トランジスタＴｒＬのソース電極は、それぞれ、ワード線選択線ＬＷ０ａ，ＬＷ０ｂ，ＬＷ１ａ，ＬＷ１ｂ，ＬＷ２ａ，ＬＷ２ｂ（以下、「ワード線選択線ＬＷ」と呼ぶ場合がある。）に接続されている。トランジスタＴｒＬのゲート電極は、それぞれ、層選択線ＬＬ０ａ，ＬＬ０ｂ，ＬＬ１ａ，ＬＬ１ｂ，ＬＬ２ａ，ＬＬ２ｂ（以下、「層選択線ＬＬ」と呼ぶ場合がある。）に接続されている。
尚、ワード線選択線ＬＷは、複数のメモリ層ＭＬ０～ＭＬ２に対応する複数のトランジスタＴｒＬに接続されている。また、層選択線ＬＬ０ａ，ＬＬ１ａ，ＬＬ２ａは、それぞれ、メモリ層ＭＬ０～ＭＬ２に対応する全てのトランジスタＴｒＬ０ａ，ＴｒＬ１ａ，ＴｒＬ２ａに共通に接続されている。同様に、層選択線ＬＬ０ｂ，ＬＬ１ｂ，ＬＬ２ｂは、それぞれ、メモリ層ＭＬ０～ＭＬ２に対応する全てのトランジスタＴｒＬ０ｂ，ＴｒＬ１ｂ，ＴｒＬ２ｂに共通に接続されている。
トランジスタ層ＴＬは、複数のビット線選択線ＬＢ０～ＬＢ２と、複数のビット線選択線ＬＢ０～ＬＢ２に接続された複数のトランジスタＴｒＢと、を備える。トランジスタＴｒＢのソース電極は、グローバルビット線ＧＢＬに接続されている。トランジスタＴｒＢのドレイン電極は、ビット線ＢＬに接続されている。トランジスタＴｒＢのゲート電極は、ビット線選択線ＬＢ０～ＬＢ２のいずれかに接続されている。
また、トランジスタ層ＴＬは、それぞれ、複数のビット線選択線ＬＢ０～ＬＢ２に対応して設けられた複数のトランジスタＴｒＴａ，ＴｒＴｂ（以下、「トランジスタＴｒＴ」と呼ぶ場合がある。）を備える。トランジスタＴｒＴのドレイン電極は、ビット線選択線ＬＢ０～ＬＢ２のいずれかに接続されている。トランジスタＴｒＴのソース電極は、それぞれ、ワード線選択線ＬＷに接続されている。トランジスタＴｒＴのゲート電極は、それぞれ、配線ＬＴａ，ＬＴｂ（以下、「配線ＬＴ」と呼ぶ場合がある。）に接続されている。
尚、配線ＬＴａは、全てのトランジスタＴｒＴａに共通に接続されている。同様に、配線ＬＴｂは、全てのトランジスタＴｒＴｂに共通に接続されている。
［読出動作］
図２は、第１実施形態に係る半導体記憶装置の読出動作について説明するための模式的な回路図である。
図２は、第１実施形態に係る半導体記憶装置の読出動作について説明するための模式的な回路図である。
読出動作に際しては、複数のメモリ層ＭＬ０～ＭＬ２のうちの一つを選択する。図示の例では、メモリ層ＭＬ０が選択されている。メモリ層ＭＬ０～ＭＬ２の選択に際しては、例えば、複数の層選択線ＬＬ０ａ，ＬＬ１ａ，ＬＬ２ａのうち、読出動作の対象となるメモリ層ＭＬ０に対応する層選択線ＬＬ０ａに電圧ＶＯＮ´を供給し、その他の層選択線ＬＬ１ａ，ＬＬ２ａに電圧ＶＯＦＦ´を供給する。また、例えば、複数の層選択線ＬＬ０ｂ，ＬＬ１ｂ，ＬＬ２ｂのうち、読出動作の対象となるメモリ層ＭＬ０に対応する層選択線ＬＬ０ｂに電圧ＶＯＦＦ´を供給し、その他の層選択線ＬＬ１ｂ，ＬＬ２ｂに電圧ＶＯＮ´を供給する。また、配線ＬＴａに電圧ＶＯＮ´を供給し、配線ＬＴｂに電圧ＶＯＦＦ´を供給する。
電圧ＶＯＮ´は、例えば、トランジスタＴｒＬ，ＴｒＴをＯＮ状態とする程度の大きさを有する。電圧ＶＯＦＦ´は、例えば、トランジスタＴｒＬ，ＴｒＴをＯＦＦ状態とする程度の大きさを有する。例えば、トランジスタＴｒＬ，ＴｒＴがＮＭＯＳトランジスタである場合、電圧ＶＯＮ´は、電圧ＶＯＦＦ´よりも大きい。また、例えば、トランジスタＴｒＬ，ＴｒＴがＰＭＯＳトランジスタである場合、電圧ＶＯＮ´は、電圧ＶＯＦＦ´よりも小さい。
また、読出動作に際しては、複数のワード線ＷＬ０～ＷＬ２のうちの一つを選択する。図示の例では、ワード線ＷＬ０が選択されている。ワード線ＷＬ０～ＷＬ２の選択に際しては、例えば、複数のワード線選択線ＬＷ０ａ，ＬＷ１ａ，ＬＷ２ａのうち、読出動作の対象となるワード線ＷＬ０に対応するワード線選択線ＬＷ０ａに電圧ＶＯＮを供給し、その他の層選択線ＬＷ１ａ，ＬＷ２ａに電圧ＶＯＦＦを供給する。また、例えば、複数のワード線選択線ＬＷ０ｂ，ＬＷ１ｂ，ＬＷ２ｂに、電圧ＶＯＦＦを供給する。
電圧ＶＯＮは、例えば、トランジスタＴｒＣ，ＴｒＢをＯＮ状態とする程度の大きさを有する。電圧ＶＯＦＦは、例えば、トランジスタＴｒＣ，ＴｒＢをＯＦＦ状態とする程度の大きさを有する。例えば、トランジスタＴｒＣ，ＴｒＢがＮＭＯＳトランジスタである場合、電圧ＶＯＮは、電圧ＶＯＦＦよりも大きい。また、例えば、トランジスタＴｒＣ，ＴｒＢがＰＭＯＳトランジスタである場合、電圧ＶＯＮは、電圧ＶＯＦＦよりも小さい。
ここで、読出動作の対象であるメモリセルＭＣ（以下、「選択メモリセルＭＣ」と呼ぶ。）に接続されたワード線ＷＬ０（以下、「選択ワード線ＷＬ０」と呼ぶ。）には、トランジスタＴｒＬ０ａを介して、電圧ＶＯＮが供給される。これにより、選択メモリセルＭＣ中のトランジスタＴｒＣがＯＮ状態となる。また、選択メモリセルＭＣに接続されたトランジスタＴｒＢには、トランジスタＴｒＴａを介して、電圧ＶＯＮが供給される。これにより、トランジスタＴｒＢがＯＮ状態となり、選択メモリセルＭＣ中のキャパシタＣｐＣがグローバルビット線ＧＢＬと導通する。これに伴い、グローバルビット線ＧＢＬの電圧が変動し、又は、グローバルビット線ＧＢＬに電流が流れる。この電圧の変動又は電流を検出することにより、選択メモリセルＭＣに記憶されたデータを読み出すことが可能である。
また、選択メモリセルＭＣと同じメモリ層ＭＬ０に対応する選択ワード線ＷＬ０以外のワード線ＷＬ１，ＷＬ２（以下、「非選択ワード線ＷＬ１，ＷＬ２」等と呼ぶ。）には、トランジスタＴｒＬ０ａを介して、電圧ＶＯＦＦが供給される。これにより、メモリセルＭＣ中のトランジスタＴｒＣがＯＦＦ状態となる。また、この様なメモリセルＭＣに接続されたトランジスタＴｒＢには、トランジスタＴｒＴａを介して、電圧ＶＯＦＦが供給される。これにより、トランジスタＴｒＢがＯＦＦ状態となる。
また、選択メモリセルＭＣと異なるメモリ層ＭＬ１，ＭＬ２に対応する非選択ワード線ＷＬ０，ＷＬ１，ＷＬ２には、トランジスタＴｒＬ１ｂ，ＴｒＬ２ｂを介して、電圧ＶＯＦＦが供給される。これにより、メモリセルＭＣ中のトランジスタＴｒＣがＯＦＦ状態となる。
図３は、読出動作の実行例について説明するための模式的な波形図である。図３の例では、メモリ層ＭＬ０に含まれる複数のワード線ＷＬ０～ＷＬ２に対応する読出動作を順次実行し、メモリ層ＭＬ１に含まれる複数のワード線ＷＬ０～ＷＬ２に対応する読出動作を順次実行し、更に、メモリ層ＭＬ２に含まれる複数のワード線ＷＬ０～ＷＬ２に対応する読出動作を順次実行している。
即ち、図３の例では、期間Ｔ１００に、メモリ層ＭＬ０に含まれるワード線ＷＬ０に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ１０１に、メモリ層ＭＬ０に含まれるワード線ＷＬ１に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ１０２に、メモリ層ＭＬ０に含まれるワード線ＷＬ２に接続された複数のメモリセルＭＣについての読出動作を実行している。
また、期間Ｔ１１０に、メモリ層ＭＬ１に含まれるワード線ＷＬ０に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ１１１に、メモリ層ＭＬ１に含まれるワード線ＷＬ１に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ１１２に、メモリ層ＭＬ１に含まれるワード線ＷＬ２に接続された複数のメモリセルＭＣについての読出動作を実行している。
また、期間Ｔ１２０に、メモリ層ＭＬ２に含まれるワード線ＷＬ０に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ１２１に、メモリ層ＭＬ２に含まれるワード線ＷＬ１に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ１２２に、メモリ層ＭＬ２に含まれるワード線ＷＬ２に接続された複数のメモリセルＭＣについての読出動作を実行している。
図４は、読出動作の他の実行例について説明するための模式的な波形図である。図４の例では、各メモリ層ＭＬ０～ＭＬ２に含まれるワード線ＷＬ０に対応する読出動作を順次実行し、各メモリ層ＭＬ０～ＭＬ２に含まれるワード線ＷＬ１に対応する読出動作を順次実行し、更に、各メモリ層ＭＬ０～ＭＬ２に含まれるワード線ＷＬ２に対応する読出動作を順次実行している。
即ち、図４の例では、期間Ｔ２００に、メモリ層ＭＬ０に含まれるワード線ＷＬ０に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ２０１に、メモリ層ＭＬ１に含まれるワード線ＷＬ０に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ２０２に、メモリ層ＭＬ２に含まれるワード線ＷＬ０に接続された複数のメモリセルＭＣについての読出動作を実行している。
また、期間Ｔ２１０に、メモリ層ＭＬ０に含まれるワード線ＷＬ１に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ２１１に、メモリ層ＭＬ１に含まれるワード線ＷＬ１に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ２１２に、メモリ層ＭＬ２に含まれるワード線ＷＬ１に接続された複数のメモリセルＭＣについての読出動作を実行している。
また、期間Ｔ２２０に、メモリ層ＭＬ０に含まれるワード線ＷＬ２に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ２２１に、メモリ層ＭＬ１に含まれるワード線ＷＬ２に接続された複数のメモリセルＭＣについての読出動作を実行している。また、期間Ｔ２２２に、メモリ層ＭＬ２に含まれるワード線ＷＬ２に接続された複数のメモリセルＭＣについての読出動作を実行している。
尚、図３及び図４には、読出動作の対象となるメモリ層ＭＬ０～ＭＬ２中のワード線ＷＬ０～ＷＬ２に、トランジスタＴｒＬ０ａ，ＴｒＬ１ａ，ＴｒＬ２ａを介して電圧を供給する例を示している。また、図３及び図４には、それ以外のメモリ層ＭＬ０～ＭＬ２中のワード線ＷＬ０～ＷＬ２に、トランジスタＴｒＬ０ｂ，ＴｒＬ１ｂ，ＴｒＬ２ｂを介して電圧を供給する例を示している。しかしながら、例えば、図３及び図４の例においてトランジスタＴｒＬ０ａ，ＴｒＬ１ａ，ＴｒＬ２ａに供給されていた電圧を、トランジスタＴｒＬ０ｂ，ＴｒＬ１ｂ，ＴｒＬ２ｂに供給し、図３及び図４の例においてトランジスタＴｒＬ０ｂ，ＴｒＬ１ｂ，ＴｒＬ２ｂに供給されていた電圧を、トランジスタＴｒＬ０ａ，ＴｒＬ１ａ，ＴｒＬ２ａに供給しても良い。
［構造］
図５は、第１実施形態に係る半導体記憶装置の一部の構成を示す模式的な斜視図である。図６は、同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。尚、図６では、一部の構成（後述する絶縁層１２１，１５１）を省略している。図７及び図８は、同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。尚、図７及び図８は、異なる高さ位置におけるＸＹ断面を示している。図９は、図７及び図８に示す構成をＡ－Ａ´線に沿って切断し、矢印の方向に沿って見た模式的なＸＺ断面図である。図１０は、図７及び図８に示す構成をＢ－Ｂ´線に沿って切断し、矢印の方向に沿って見た模式的なＹＺ断面図である。図１１は、図７及び図８に示す構成をＣ－Ｃ´線に沿って切断し、矢印の方向に沿って見た模式的なＸＺ断面図である。
図５は、第１実施形態に係る半導体記憶装置の一部の構成を示す模式的な斜視図である。図６は、同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。尚、図６では、一部の構成（後述する絶縁層１２１，１５１）を省略している。図７及び図８は、同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。尚、図７及び図８は、異なる高さ位置におけるＸＹ断面を示している。図９は、図７及び図８に示す構成をＡ－Ａ´線に沿って切断し、矢印の方向に沿って見た模式的なＸＺ断面図である。図１０は、図７及び図８に示す構成をＢ－Ｂ´線に沿って切断し、矢印の方向に沿って見た模式的なＹＺ断面図である。図１１は、図７及び図８に示す構成をＣ－Ｃ´線に沿って切断し、矢印の方向に沿って見た模式的なＸＺ断面図である。
図５には、半導体基板Ｓｕｂの一部と、半導体基板Ｓｕｂの上方に設けられたメモリセルアレイＭＣＡと、を示している。
半導体基板Ｓｕｂは、例えば、ホウ素（Ｂ）等のＰ型の不純物を含むシリコン（Ｓｉ）等の半導体基板である。半導体基板Ｓｕｂの上面には、図示しない絶縁層及び電極層が設けられている。半導体基板Ｓｕｂの上面、図示しない絶縁層及び電極層は、第１実施形態に係る半導体記憶装置を制御するための制御回路を構成する。例えば、メモリセルアレイＭＣＡの直下の領域には、センスアンプ回路が設けられる。センスアンプ回路は、グローバルビット線ＧＢＬに接続される。センスアンプ回路は、読出動作において、グローバルビット線ＧＢＬの電圧の変動又は電流を検出することにより、選択メモリセルＭＣに記憶されたデータを読み出すことが可能である。
メモリセルアレイＭＣＡは、Ｚ方向に並ぶ複数のメモリ層ＭＬ０～ＭＬ２と、これらの下方に設けられたトランジスタ層ＴＬと、その下方に設けられた複数のグローバルビット線ＧＢＬと、を備える。また、複数のメモリ層ＭＬ０～ＭＬ２の間には、それぞれ、酸化シリコン（ＳｉＯ２）等の絶縁層１０３が設けられている。
メモリ層ＭＬ０～ＭＬ２は、図６に示す様に、メモリセル領域ＲＭＣと、Ｙ方向においてメモリセル領域ＲＭＣの一方側及び他方側にそれぞれ設けられたトランジスタ領域ＲＴｒＬ及びフックアップ領域ＲＨＵと、を備える。トランジスタ領域ＲＴｒＬは、それぞれ、メモリセル領域ＲＭＣと、フックアップ領域ＲＨＵと、の間に設けられている。
メモリセル領域ＲＭＣには、Ｘ方向に交互に並ぶ複数の絶縁層１０１及び複数の導電層１０２が設けられている。図５に示す様に、これら複数の絶縁層１０１及び複数の導電層１０２はＹ方向及びＺ方向に延伸し、メモリ層ＭＬ０～ＭＬ２及びトランジスタ層ＴＬをＸ方向に分断する。
絶縁層１０１は、例えば、酸化シリコン（ＳｉＯ２）等を含む。
導電層１０２は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。導電層１０２は、例えば、プレート線ＰＬ（図１）として機能する。
また、メモリセル領域ＲＭＣには、絶縁層１０１及び導電層１０２の間に設けられた複数の導電層１０４が設けられている。複数の導電層１０４は、Ｙ方向に並び、複数のメモリ層ＭＬ０～ＭＬ２及びトランジスタ層ＴＬを貫通してＺ方向に延伸する。
導電層１０４は、例えば、酸化インジウムスズ（ＩＴＯ）、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。導電層１０４は、例えば、ビット線ＢＬ（図１）として機能する。ビット線ＢＬは、メモリ層ＭＬ０～ＭＬ２に含まれる複数のトランジスタＴｒＣに対応して、複数設けられている。
メモリセル領域ＲＭＣにおいて、メモリ層ＭＬ０～ＭＬ２は、複数の導電層１０４に対応して設けられた複数のトランジスタ構造１１０と、複数のトランジスタ構造１１０及び絶縁層１０１の間に設けられた導電層１２０と、複数のトランジスタ構造１１０及び導電層１０２の間に設けられた複数のキャパシタ構造１３０と、を備える。
トランジスタ構造１１０は、例えば図８及び図９に示す様に、導電層１０４の外周面に設けられた絶縁層１１１と、絶縁層１１１の外周面に設けられた導電層１１２と、導電層１１２の上面、下面及び外周面に設けられた絶縁層１１３と、絶縁層１１３の上面、下面及び外周面に設けられた半導体層１１４と、を備える。
尚、図８に例示する様なＸＹ断面において、絶縁層１１１の外周面は、例えば、導電層１０４の中心位置を中心とする円に沿って形成されていても良い。また、導電層１１２、絶縁層１１３及び半導体層１１４のＸ方向の一方側（導電層１０２側）の側面は、導電層１０４の中心位置を中心とする円に沿って形成されていても良い。また、導電層１１２、絶縁層１１３及び半導体層１１４のＹ方向における両側面は、絶縁層１１５の側面に沿って直線状に形成されていても良い。
絶縁層１１１は、例えば、酸化シリコン（ＳｉＯ２）等を含む。絶縁層１１１は、導電層１０４の外周面を、全周にわたって囲んでいる。
導電層１１２は、例えば、トランジスタＴｒＣ（図１）のゲート電極として機能する。導電層１１２は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。導電層１１２は、絶縁層１１１の外周面を、全周にわたって囲んでいる。図８に示す様に、Ｙ方向に並ぶ複数の導電層１１２は、Ｙ方向に延伸する導電層１２０に共通に接続されている。
絶縁層１１３は、例えば、トランジスタＴｒＣ（図１）のゲート絶縁膜として機能する。絶縁層１１３は、例えば、酸化シリコン（ＳｉＯ２）等を含む。絶縁層１１３は、導電層１１２のＹ方向の両側面及びＸ方向の一方側（導電層１０２側）の側面を覆っている。
半導体層１１４は、例えば、トランジスタＴｒＣ（図１）のチャネル領域として機能する。半導体層１１４は、例えば、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）のうち少なくとも一つの元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む半導体であっても良いし、その他の酸化物半導体であっても良い。半導体層１１４は、絶縁層１１３を介して、導電層１１２のＹ方向の両側面及びＸ方向の一方側（導電層１０２側）の側面を覆っている。図９に示す様に、Ｚ方向に並ぶ複数の半導体層１１４は、Ｚ方向に延伸する導電層１０４に共通に接続されている。図７に示す様に、Ｙ方向において隣り合う２つの半導体層１１４の間には、酸化シリコン（ＳｉＯ２）等の絶縁層１１５が設けられている。
導電層１２０は、例えば、ワード線ＷＬ（図１）として機能する。導電層１２０は、例えば図８に示す様に、Ｙ方向に延伸し、Ｙ方向に並ぶ複数の導電層１１２に接続されている。導電層１２０は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を備える。尚、導電層１２０の上面及び下面は、酸化シリコン（ＳｉＯ２）等の絶縁層１２１によって覆われている。絶縁層１２１は、絶縁層１１１及び絶縁層１１３に接続されている。
キャパシタ構造１３０は、例えば図９に示す様に、導電層１３１と、導電層１３１の上面、下面及びＹ方向の側面に設けられた導電層１３２と、導電層１３２の上面、下面及びＹ方向の側面に設けられた絶縁層１３３と、絶縁層１３３の上面、下面及びＹ方向の側面に設けられた導電層１３４と、導電層１３４の上面、下面及びＹ方向の側面に設けられた絶縁層１３５と、絶縁層１３５の上面、下面及びＹ方向の側面に設けられた導電層１３６と、導電層１３６の上面、下面及びＹ方向の側面に設けられた導電層１３７と、を備える。
導電層１３１，１３２，１３６，１３７は、キャパシタＣｐＣ（図１）の一方の電極として機能する。導電層１３１，１３７は、例えば、タングステン（Ｗ）等を含む。導電層１３２，１３６は、例えば、窒化チタン（ＴｉＮ）等を含む。導電層１３１，１３２，１３６，１３７は、導電層１０２に接続されている。
絶縁層１３３，１３５は、キャパシタＣｐＣ（図２）の絶縁層として機能する。絶縁層１３３，１３５は、例えば、アルミナ（Ａｌ２Ｏ３）又はその他の絶縁性の金属酸化物であっても良い。
導電層１３４は、例えば、キャパシタＣｐＣ（図２）の他方の電極として機能する。導電層１３４は、例えば、酸化インジウムスズ（ＩＴＯ）等を含む。導電層１３４は、絶縁層１３３，１３５を介して、導電層１３１，１３２，１３６，１３７から絶縁されている。導電層１３４は、半導体層１１４のＸ方向の側面に接続されている。
トランジスタ領域ＲＴｒＬには、例えば図６に示す様に、Ｘ方向に並ぶ複数の絶縁層１０５が設けられている。これら複数の絶縁層１０５は、複数のメモリ層ＭＬ０～ＭＬ２及びトランジスタ層ＴＬを貫通してＺ方向に延伸する。
絶縁層１０５は、例えば、酸化シリコン（ＳｉＯ２）等を含む。
また、トランジスタ領域ＲＴｒＬには、絶縁層１０５の間に設けられた複数の導電層１０６が設けられている。複数の導電層１０６は、Ｘ方向に並び、複数のメモリ層ＭＬ０～ＭＬ２及びトランジスタ層ＴＬを貫通してＺ方向に延伸する（図１０参照）。
導電層１０６は、例えば、酸化インジウムスズ（ＩＴＯ）、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。導電層１０６は、例えば、ワード線選択線ＬＷ（図１）として機能する。ワード線選択線ＬＷは、メモリ層ＭＬ０～ＭＬ２に含まれる複数のトランジスタＴｒＬに対応して、複数設けられている。
トランジスタ領域ＲＴｒＬにおいて、メモリ層ＭＬ０～ＭＬ２は、例えば図６に示す様に、複数の導電層１０６に対応して設けられた複数のトランジスタ構造１４０と、これら複数のトランジスタ構造１４０に沿ってＸ方向に延伸する導電層１５０と、を備える。
トランジスタ構造１４０は、例えば図８及び図１０に示す様に、導電層１０６の外周面に設けられた絶縁層１４１と、絶縁層１４１の外周面に設けられた導電層１４２と、導電層１４２の上面、下面及び外周面に設けられた絶縁層１４３と、絶縁層１４３の上面、下面及び外周面に設けられた半導体層１４４と、を備える。
尚、図８に例示する様なＸＹ断面において、絶縁層１４１の外周面は、例えば、導電層１０６の中心位置を中心とする円に沿って形成されていても良い。また、導電層１４２、絶縁層１４３及び半導体層１４４のＹ方向の一方側（導電層１２０側）の側面は、導電層１０６の中心位置を中心とする円に沿って形成されていても良い。また、導電層１４２、絶縁層１４３及び半導体層１４４のＸ方向における両側面は、絶縁層１０５の側面に沿って直線状に形成されていても良い。
絶縁層１４１は、例えば、酸化シリコン（ＳｉＯ２）等を含む。絶縁層１４１は、導電層１０６の外周面を、全周にわたって囲んでいる。
導電層１４２は、例えば、トランジスタＴｒＬ（図１）のゲート電極として機能する。導電層１４２は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。導電層１４２は、絶縁層１４１の外周面を、全周にわたって囲んでいる。図８に示す様に、Ｘ方向に並ぶ複数の導電層１４２は、Ｘ方向に延伸する導電層１５０に共通に接続されている。
絶縁層１４３は、例えば、トランジスタＴｒＬ（図１）のゲート絶縁膜として機能する。絶縁層１４３は、例えば、酸化シリコン（ＳｉＯ２）等を含む。絶縁層１４３は、導電層１４２のＸ方向の両側面及びＹ方向の一方側（導電層１２０側）の側面を覆っている。
半導体層１４４は、例えば、トランジスタＴｒＬ（図１）のチャネル領域として機能する。半導体層１４４は、例えば、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）のうち少なくとも一つの元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む半導体であっても良いし、その他の酸化物半導体であっても良い。半導体層１４４は、絶縁層１４３を介して、導電層１４２のＸ方向の両側面及びＹ方向の一方側（導電層１２０側）の側面を覆っている。図１０に示す様に、Ｚ方向に並ぶ複数の半導体層１４４は、Ｚ方向に延伸する導電層１０６に共通に接続されている。図７に示す様に、Ｘ方向において隣り合う２つの半導体層１４４の間には、絶縁層１０５が設けられている。尚、半導体層１４４は、導電層１２０のＹ方向の端部に接続されている。
導電層１５０は、例えば、層選択線ＬＬ（図１）として機能する。導電層１５０は、例えば図８に示す様に、Ｘ方向に延伸し、Ｘ方向に並ぶ複数の導電層１４２に接続されている。導電層１５０は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を備える。尚、導電層１５０の上面及び下面は、酸化シリコン（ＳｉＯ２）等の絶縁層１５１によって覆われている。絶縁層１５１は、絶縁層１４１及び絶縁層１４３に接続されている。
フックアップ領域ＲＨＵには、Ｘ方向に並ぶ複数のコンタクト電極１０７が設けられている。コンタクト電極１０７は、図１１に示す様に、Ｚ方向に延伸し、下端において導電層１５０に接続されている。また、Ｘ方向に並ぶ複数のコンタクト電極１０７は、それぞれ、異なる高さ位置に設けられた導電層１５０に接続されている。コンタクト電極１０７は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
トランジスタ層ＴＬは、メモリ層ＭＬ０～ＭＬ２と同様に構成されている。
ただし、トランジスタ層ＴＬ中の導電層１１２、絶縁層１１３及び半導体層１１４は、それぞれ、トランジスタＴｒＢのゲート電極、ゲート絶縁膜及びチャネル領域として機能する。また、トランジスタ層ＴＬ中の導電層１２０は、ビット線選択線ＬＢ０～ＬＢ２として機能する。また、トランジスタ層ＴＬ中の導電層１３４は、トランジスタＴｒＢのソース電極として機能する。
また、トランジスタ層ＴＬ中の導電層１４２、絶縁層１４３及び半導体層１４４は、それぞれ、トランジスタＴｒＴのゲート電極、ゲート絶縁膜及びチャネル領域として機能する。また、トランジスタ層ＴＬ中の導電層１５０は、配線ＬＴとして機能する。
また、トランジスタ層ＴＬの下方には、図５に示す様に、複数のグローバルビット線ＧＢＬが設けられている。グローバルビット線ＧＢＬは、Ｘ方向に延伸し、Ｙ方向に並ぶ。グローバルビット線ＧＢＬは、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
また、トランジスタ層ＴＬとグローバルビット線ＧＢＬとの間の領域には、グローバルビット線ＧＢＬに沿ってＸ方向に並ぶ複数のコンタクト電極１０８が設けられている。これら複数のコンタクト電極１０８は、Ｚ方向に延伸し、下端においてグローバルビット線ＧＢＬの上面に接続されている。また、上端において、トランジスタ層ＴＬ中の導電層１３４の下面に接続されている（図９参照）。コンタクト電極１０８は、例えば、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）の積層構造等を含む。
また、トランジスタ層ＴＬと複数のグローバルビット線ＧＢＬとの間には、図５に示す様に、エッチングストッパ１０９が設けられている。エッチングストッパ１０９は、絶縁層１０１、導電層１０２、導電層１０４、絶縁層１０５、及び、導電層１０６に対応して設けられており、これらの下端に接続されている。エッチングストッパ１０９は、対応する構成の下端の形状に沿った形状を備えている。例えば、絶縁層１０１に対応するエッチングストッパ１０９は、絶縁層１０１に対応してＹ方向に延伸する。同様に、導電層１０２に対応するエッチングストッパ１０９は、導電層１０２に対応してＹ方向に延伸する。
また、トランジスタ層ＴＬとエッチングストッパ１０９との間には、絶縁層１０３ａが設けられている（図９参照）。絶縁層１０３ａは、例えば、他の絶縁層１０３と異なる材料を含んでいても良い。例えば、絶縁層１０３ａは、炭素含有酸化シリコン（ＳｉＯＣ）等を含んでいても良い。
［製造方法］
図１２～図６６は、第１実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。図１３、図１４、図１６、図１８、図２０、図２３、図２５、図２８、図３０、図３２、図３４、図３６、図３８、図４３、図４５、図４７、図４９、図５１、図５４、図５８、図６０、図６１、図６３、及び、図６５は、図８に対応する断面を示している。図１２、図１９、図２１、図２２、図２９、図３１、図３３、図３５、図３７、図３９～図４２、図４４、図４６、図４８、図５０、及び、図５２は、図９に対応する断面を示している。図１５、図１７、図２４、図２６、図２７、図５３、図５５～図５７、図５９、図６２、図６４、及び、図６６は、図１０に対応する断面を示している。
図１２～図６６は、第１実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。図１３、図１４、図１６、図１８、図２０、図２３、図２５、図２８、図３０、図３２、図３４、図３６、図３８、図４３、図４５、図４７、図４９、図５１、図５４、図５８、図６０、図６１、図６３、及び、図６５は、図８に対応する断面を示している。図１２、図１９、図２１、図２２、図２９、図３１、図３３、図３５、図３７、図３９～図４２、図４４、図４６、図４８、図５０、及び、図５２は、図９に対応する断面を示している。図１５、図１７、図２４、図２６、図２７、図５３、図５５～図５７、図５９、図６２、図６４、及び、図６６は、図１０に対応する断面を示している。
同製造方法においては、例えば図１２に示す様に、複数のグローバルビット線ＧＢＬ、エッチングストッパ１０９、絶縁層１０３ａ、コンタクト電極１０８等を形成する。この工程は、例えば、フォトリソグラフィー、エッチング等によって行う。
次に、例えば図１２に示す様に、複数の絶縁層１０３と、複数の犠牲層１２０Ａと、を交互に形成する。犠牲層１２０Ａは、例えば、窒化シリコン（Ｓｉ３Ｎ４）等を含む。この工程は、例えば、ＣＶＤ（Chemical Vapor Deposition）等によって行う。
次に、例えば図１３に示す様に、フックアップ領域ＲＨＵにおいて複数の絶縁層１０３及び複数の犠牲層１２０Ａの一部を除去して、階段状の構造を形成する。
この工程では、例えば、図１２に示す様な構造の上面に、フックアップ領域ＲＨＵの一部を露出させるレジストを形成する。次に、ＲＩＥ（Reactive Ion Etching）等の方法によって、犠牲層１２０Ａを選択的に除去する。次に、ＲＩＥ等の方法によって、絶縁層１０３を選択的に除去する。これにより、上方から数えて２番目の犠牲層１２０Ａの上面の一部が露出する。
次に、ウェットエッチング等の方法によって、レジストの一部を除去する。次に、ＲＩＥ等の方法によって、犠牲層１２０Ａを選択的に除去する。次に、ＲＩＥ等の方法によって、絶縁層１０３を選択的に除去する。これにより、上方から数えて２番目及び３番目の犠牲層１２０Ａの上面の一部が露出する。
以下同様に、レジストの一部の除去、犠牲層１２０Ａの選択的除去、絶縁層１０３の選択的除去を繰り返し行う。これにより、全ての犠牲層１２０Ａの上面の一部が露出し、階段状の構造が形成される。尚、階段状の構造の形成後、最上層の犠牲層１２０Ａ及び階段状の構造の上面に、絶縁層１０３が形成される。
次に、例えば図１４及び図１５に示す様に、絶縁層１１５，１０５に対応する位置に、開口１１５Ａ，１０５Ａを形成する。開口１１５Ａ，１０５Ａは、図１５に示す様にＺ方向に延伸し、Ｚ方向に並ぶ複数の絶縁層１０３及び複数の犠牲層１２０Ａ、並びに、絶縁層１０３ａを貫通して、エッチングストッパ１０９の上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図１６及び図１７に示す様に、絶縁層１１５，１０５を形成する。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図１８及び図１９に示す様に、導電層１０４に対応する位置に、開口１０４Ａを形成する。開口１０４Ａは、図１９に示す様にＺ方向に延伸し、Ｚ方向に並ぶ複数の絶縁層１０３及び複数の犠牲層１２０Ａ、並びに、絶縁層１０３ａを貫通して、エッチングストッパ１０９の上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図２０及び図２１に示す様に、開口１０４Ａを介して、犠牲層１２０Ａの一部を選択的に除去する。この工程では、開口１０４Ａの内部に絶縁層１１５のＹ方向の側面が露出し、これによって犠牲層１２０ＡがＸ方向に分断される。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図２２に示す様に、開口１０４Ａの内部に、犠牲層１０４Ｂを形成する。犠牲層１０４Ｂは、例えば、シリコン（Ｓｉ）等を含む。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図２３及び図２４に示す様に、導電層１０６に対応する位置に、開口１０６Ａを形成する。開口１０６Ａは、図２４に示す様にＺ方向に延伸し、Ｚ方向に並ぶ複数の絶縁層１０３及び複数の犠牲層１２０Ａ、並びに、絶縁層１０３ａを貫通して、エッチングストッパ１０９の上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図２５及び図２６に示す様に、開口１０６Ａを介して、犠牲層１２０Ａの一部を選択的に除去する。この工程では、開口１０６Ａの内部に絶縁層１０５のＸ方向の側面が露出し、これによって犠牲層１２０ＡがＹ方向に分断される。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図２７に示す様に、開口１０６Ａの内部に、犠牲層１０６Ｂを形成する。犠牲層１０６Ｂは、例えば、シリコン（Ｓｉ）等を含む。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図２８及び図２９に示す様に、導電層１０２に対応する位置に、開口１０２Ａを形成する。開口１０２Ａは、図２９に示す様にＺ方向に延伸し、Ｚ方向に並ぶ複数の絶縁層１０３及び複数の犠牲層１２０Ａ、並びに、絶縁層１０３ａを貫通して、これらの構成をＸ方向に分断し、エッチングストッパ１０９の上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図３０及び図３１に示す様に、開口１０２Ａを介して、犠牲層１２０Ａの一部を選択的に除去する。この工程では、開口１０２Ａの内部に犠牲層１０４ＢのＸ方向の側面が露出する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図３２及び図３３に示す様に、開口１０２Ａを介して、犠牲層１０４ＢのＸ方向の側面、絶縁層１１５のＸ方向及びＹ方向の側面、並びに、絶縁層１０３（図３３）の上面、下面及びＸ方向の側面に、導電層１３４を形成する。また、開口１０２Ａの内部に、犠牲層１０２Ｂを形成する。犠牲層１０２Ｂは、例えば、シリコン（Ｓｉ）等を含む。この工程では、例えば図３３に示す様に、Ｚ方向において隣り合う２つの絶縁層１０３の間の領域が犠牲層１０２Ｂによって埋め込まれる。一方、Ｘ方向において隣り合う２つの絶縁層１０３の間の領域は、犠牲層１０２Ｂによって埋め込まれない。この工程は、例えば、ＡＬＤ（Atomic Layer Deposition）及びＣＶＤ等によって行う。
次に、例えば図３４及び図３５に示す様に、開口１０２Ａを介して、犠牲層１０２Ｂ及び導電層１３４の一部を除去する。この工程では、例えば、犠牲層１０２Ｂの一部を除去して、導電層１３４の、絶縁層１１５（図３２）及び絶縁層１０３（図３３）のＸ方向の側面に設けられた部分を露出させ、この部分を除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図３６及び図３７に示す様に、開口１０２Ａを介して、犠牲層１０２Ｂ、絶縁層１１５（図３４）の一部、及び、絶縁層１０３（図３５）の一部を除去する。この工程では、犠牲層１０２Ｂが完全に除去される。また、絶縁層１１５（図３４）及び絶縁層１０３（図３５）は、犠牲層１０４Ｂが開口１０２Ａに露出しない程度の範囲で除去される。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図３８及び図３９に示す様に、開口１０２Ａを介して、導電層１３４の上面、下面、Ｘ方向の側面及びＹ方向の側面に、絶縁層１３３，１３５、導電層１３２，１３６、及び、導電層１３１，１３７，１０２を形成する。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図４０に示す様に、犠牲層１０４Ｂを除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図４１に示す様に、開口１０４Ａを介して、犠牲層１２０Ａ及び導電層１３４のＸ方向の側面、絶縁層１１５のＹ方向の側面、並びに、絶縁層１０３の上面及び下面に、半導体層１１４を形成する。また、Ｚ方向において隣り合う２つの絶縁層１０３の間の領域に、犠牲層１１２Ａを形成する。この工程では、例えば図４１に示す様に、Ｚ方向において隣り合う２つの絶縁層１０３の間の領域が犠牲層１１２Ａによって埋め込まれる。一方、開口１０４Ａは、犠牲層１１２Ａによって埋め込まれない。この工程は、例えば、ＡＬＤ及びＣＶＤ等によって行う。
次に、例えば図４２に示す様に、開口１０４Ａを介して、犠牲層１１２Ａ及び半導体層１１４の一部を除去する。この工程では、例えば、犠牲層１１２Ａの一部を除去して、半導体層１１４の、絶縁層１０３の内周面に設けられた部分を露出させ、この部分を除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図４３及び図４４に示す様に、開口１０４Ａの内部に、導電層１０４を形成する。この工程は、例えば、ＡＬＤ及びＣＶＤ等によって行う。
次に、例えば図４５及び図４６に示す様に、絶縁層１０１に対応する位置に、開口１０１Ａを形成する。開口１０１Ａは、図４６に示す様にＺ方向に延伸し、Ｚ方向に並ぶ複数の絶縁層１０３及び複数の犠牲層１２０Ａ、並びに、絶縁層１０３ａを貫通して、これらの構成をＸ方向に分断し、エッチングストッパ１０９の上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図４７及び図４８に示す様に、開口１０１Ａを介して、犠牲層１２０Ａを除去する。この工程は、例えば、ウェットエッチング等によって行う。尚、図には、犠牲層１２０Ａが設けられていた部分に形成された開口を、開口１２０Ｂとして示している。
次に、例えば図４９及び図５０に示す様に、開口１０１Ａ，１２０Ｂを介して、半導体層１１４の一部を除去し、犠牲層１１２Ａの一部を露出させる。また、開口１０１Ａ，１２０Ｂを介して、犠牲層１１２Ａを除去し、導電層１０４の外周面を露出させる。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図５１及び図５２に示す様に、開口１２０Ｂの内部に、絶縁層１１１，１１３，１２１を形成し、導電層１１２，１２０を形成する。この工程では、例えば、ＣＶＤ等によって、開口１０１Ａ，１２０Ｂに、絶縁層及び導電層を形成する。この際、開口１２０Ｂは、導電層によって埋め込まれる。一方、開口１０１Ａは、導電層によって埋め込まれない。次に、例えば、ウェットエッチング等によって、これら絶縁層及び導電層のうち、絶縁層１０３の内周面に設けられた部分を除去する。その後、開口１０１Ａの内部に、絶縁層１０１を形成する。
次に、例えば図５３に示す様に、犠牲層１０６Ｂを除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図５４及び図５５に示す様に、開口１０６Ａを介して、絶縁層１１３の一部を除去し、導電層１２０の一部を露出させる。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図５６に示す様に、開口１０６Ａを介して、犠牲層１２０Ａ及び導電層１２０のＹ方向の側面、絶縁層１０５及び絶縁層１１５のＸ方向の側面、並びに、絶縁層１０３の上面及び下面に、半導体層１４４を形成する。また、Ｚ方向において隣り合う２つの絶縁層１０３の間の領域に、犠牲層１４２Ａを形成する。この工程では、Ｚ方向において隣り合う２つの絶縁層１０３の間の領域が犠牲層１４２Ａによって埋め込まれる。一方、開口１０６Ａは、犠牲層１４２Ａによって埋め込まれない。この工程は、例えば、ＡＬＤ及びＣＶＤ等によって行う。
次に、例えば図５７に示す様に、開口１０６Ａを介して、犠牲層１４２Ａ及び半導体層１４４の一部を除去する。この工程では、例えば、犠牲層１４２Ａの一部を除去して、半導体層１４４の、絶縁層１０３の内周面に設けられた部分を露出させ、この部分を除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図５８及び図５９に示す様に、開口１０６Ａの内部に、導電層１０６を形成する。この工程は、例えば、ＡＬＤやＣＶＤ等によって行う。
次に、例えば図６０に示す様に、フックアップ領域ＲＨＵに、Ｘ方向に並ぶ複数の開口ｏｐを形成する。開口ｏｐは、Ｚ方向に延伸し、Ｚ方向に並ぶ複数の絶縁層１０３及び複数の犠牲層１２０Ａ、並びに、絶縁層１０３ａを貫通して、エッチングストッパ１０９の上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図６１及び図６２に示す様に、開口ｏｐを介して、犠牲層１２０Ａを除去する。この工程は、例えば、ウェットエッチング等によって行う。尚、図には、犠牲層１２０Ａが設けられていた部分に形成された開口を、開口１５０Ａとして示している。
次に、例えば図６３及び図６４に示す様に、開口ｏｐ，１５０Ａを介して、半導体層１４４の一部を除去し、犠牲層１４２Ａの一部を露出させる。また、開口ｏｐ，１５０Ａを介して、犠牲層１４２Ａを除去し、導電層１０６の外周面を露出させる。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図６５及び図６６に示す様に、開口１５０Ａに、絶縁層１４１，１４３，１５１を形成し、導電層１４２，１５０を形成する。この工程では、例えば、ＣＶＤ等によって、開口ｏｐ，１５０Ａに、絶縁層及び導電層を形成する。この際、開口１５０Ａは、導電層によって埋め込まれる。一方、開口ｏｐは、導電層によって埋め込まれない。次に、例えば、ウェットエッチング等によって、これら絶縁層及び導電層のうち、絶縁層１０３の内周面に設けられた部分を除去する。その後、開口ｏｐの内部に、絶縁層を形成する。
［効果］
図１を参照して説明した様に、本実施形態に係る半導体記憶装置は、グローバルビット線ＧＢＬと、グローバルビット線ＧＢＬに電気的に接続された複数のビット線ＢＬと、これらの間に電気的に接続された複数のトランジスタＴｒＢと、を備えている。また、これら複数のトランジスタＴｒＢのゲート電極は、ワード線ＷＬ０～ＷＬ２に対応して設けられた複数のビット線選択線ＬＢ０～ＬＢ２に接続されている。この様な構成によれば、例えば図２を参照して説明した様に、読出動作等に際して、読出動作の対象であるビット線ＢＬのみを選択的にグローバルビット線ＧＢＬと導通させ、残りのビット線ＢＬをグローバルビット線ＧＢＬから電気的に切り離すことが可能である。これにより、グローバルビット線ＧＢＬの静電容量を削減して、半導体記憶装置の動作の高速化を図ることが可能である。
図１を参照して説明した様に、本実施形態に係る半導体記憶装置は、グローバルビット線ＧＢＬと、グローバルビット線ＧＢＬに電気的に接続された複数のビット線ＢＬと、これらの間に電気的に接続された複数のトランジスタＴｒＢと、を備えている。また、これら複数のトランジスタＴｒＢのゲート電極は、ワード線ＷＬ０～ＷＬ２に対応して設けられた複数のビット線選択線ＬＢ０～ＬＢ２に接続されている。この様な構成によれば、例えば図２を参照して説明した様に、読出動作等に際して、読出動作の対象であるビット線ＢＬのみを選択的にグローバルビット線ＧＢＬと導通させ、残りのビット線ＢＬをグローバルビット線ＧＢＬから電気的に切り離すことが可能である。これにより、グローバルビット線ＧＢＬの静電容量を削減して、半導体記憶装置の動作の高速化を図ることが可能である。
また、図８～図１０を参照して説明した様に、本実施形態に係る半導体記憶装置においては、半導体層１１４が、それぞれ、導電層１１２の上面、下面及びＹ方向の側面と対向している。
この様な構成では、半導体層１１４の、導電層１１２の上面との対向部分、下面との対向部分、及び、Ｙ方向の側面との対向部分に、チャネルが形成される。従って、トランジスタＴｒＣ，ＴｒＢのＯＮ電流を比較的大きくすることが可能である。これにより、動作の高速化・安定化を図ることが可能である。
また、この様な構成においては、Ｚ方向において隣り合う２つのトランジスタＴｒＣ，ＴｒＢが、お互いのチャネル領域を介して隣り合うこととなる。この様な構成では、例えば、Ｚ方向において隣り合う２つのトランジスタＴｒＣ，ＴｒＢが、お互いのゲート電極を介して隣り合う様な構造と比較して、ゲート電極間の静電容量を削減可能である。これにより、動作の高速化・安定化を図ることが可能である。
また、図１２～図６６を参照して説明した様に、本実施形態に係るトランジスタＴｒＢは、メモリセルＭＣ中のトランジスタＴｒＣと一括して製造可能である。従って、製造コストの増大をほぼ招くことなく製造可能である。
［第２実施形態］
図６７は、第２実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＺ断面図である。
図６７は、第２実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＺ断面図である。
第１実施形態に係る半導体記憶装置においては、トランジスタ層ＴＬが、メモリ層ＭＬ０～ＭＬ２と同様に構成されていた。例えば、第１実施形態においては、メモリ層ＭＬ０～ＭＬ２だけでなく、トランジスタ層ＴＬにも導電層１３４が設けられていた。また、この導電層１３４は、トランジスタＴｒＢのソース電極として機能していた。また、この導電層１３４の下面は、コンタクト電極１０８に接続されていた。
しかしながら、この様な構成はあくまでも例示に過ぎず、トランジスタ層ＴＬの構造は、適宜調整可能である。
例えば、第２実施形態に係る半導体記憶装置は、第１実施形態に係る半導体記憶装置と、ほぼ同様に構成されている。ただし、例えば図６７に示す様に、第２実施形態においては、トランジスタ層ＴＬに、導電層１３４が設けられていない。また、第２実施形態においては、トランジスタ層ＴＬに、半導体層１１４のかわりに、半導体層２１４が設けられている。半導体層２１４は、基本的には、半導体層１１４と同様に構成されている。ただし、半導体層２１４のＸ方向の導電層１０２側の側面は、導電層１３４ではなく、コンタクト電極２０８の外周面の一部に接続されている。コンタクト電極２０８は、コンタクト電極１０８とほぼ同様に構成されている。
［製造方法］
図６８～図７４は、第２実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。図６８～図７４は、図６７に対応する断面を示している。
図６８～図７４は、第２実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。図６８～図７４は、図６７に対応する断面を示している。
同製造方法においては、例えば図６８に示す様に、複数のグローバルビット線ＧＢＬ、エッチングストッパ１０９、絶縁層１０３ａ等を形成する。この工程は、例えば、フォトリソグラフィー、エッチング等によって行う。
次に、例えば図６９に示す様に、犠牲層１２０Ａを１層形成する。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図７０に示す様に、導電層１０２に対応する領域の近傍において、犠牲層１２０Ａの一部を除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図７１に示す様に、犠牲層１２０Ａを除去した領域に、絶縁層１０３ａを形成する。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図７２に示す様に、コンタクト電極２０８に対応する位置に、開口２０８Ａを形成する。開口２０８Ａは、図７２に示す様にＺ方向に延伸し、グローバルビット線ＧＢＬの上面を露出させる。この工程は、例えば、ＲＩＥ等によって行う。
次に、例えば図７３に示す様に、コンタクト電極２０８を形成する。この工程は、例えば、ＣＶＤ等によって行う。
次に、例えば図７４に示す様に、複数の絶縁層１０３と、複数の犠牲層１２０Ａと、を交互に形成する。この工程は、例えば、ＣＶＤ等によって行う。
その後、第１実施形態に係る半導体記憶装置の製造工程のうち、図１３を参照して説明した工程以降の工程を実行する。
［その他の実施形態］
以上、第１実施形態及び第２実施形態に係る半導体記憶装置について説明した。しかしながら、これらの実施形態に係る半導体記憶装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
以上、第１実施形態及び第２実施形態に係る半導体記憶装置について説明した。しかしながら、これらの実施形態に係る半導体記憶装置はあくまでも例示であり、具体的な構成、動作等は適宜調整可能である。
例えば、第１実施形態及び第２実施形態に係る半導体記憶装置においては、グローバルビット線ＧＢＬが、メモリ層ＭＬ０～ＭＬ２より下方に設けられていた。しかしながら、この様な構成はあくまでも例示に過ぎず、具体的な構成は適宜調整可能である。例えば、図７５に示す様に、グローバルビット線ＧＢＬは、メモリ層ＭＬ０～ＭＬ２より上方に設けられていても良い。この様な場合、トランジスタ層ＴＬ及びコンタクト電極１０８も、メモリ層ＭＬ０～ＭＬ２より上方に設けられていても良い。また、この場合、コンタクト電極１０８は、上端においてグローバルビット線ＧＢＬの下面に接続されても良い。また、下端において、トランジスタ層ＴＬ中の導電層１３４の上面に接続されても良い。
尚、上述の通り、第１実施形態及び第２実施形態に係る半導体記憶装置においては、センスアンプ回路が半導体基板Ｓｕｂ上面の、メモリセルアレイＭＣＡ直下の領域に設けられていた。この様な構成では、グローバルビット線ＧＢＬをメモリ層ＭＬ０～ＭＬ２より下方に設けることにより、センスアンプ回路とメモリ層ＭＬ０～ＭＬ２との間の配線容量を削減して、読出動作等を高速に実行することが可能である。同様に、例えば、センスアンプ回路がメモリセルアレイＭＣＡよりも上方に設けられる場合等においては、グローバルビット線ＧＢＬをメモリ層ＭＬ０～ＭＬ２より上方に設けることにより、センスアンプ回路とメモリ層ＭＬ０～ＭＬ２との間の配線容量を削減して、読出動作等を高速に実行することが可能である。例えば、メモリセルアレイＭＣＡとセンスアンプ回路とを異なる基板上に形成し、これら２つの基板を貼合する場合等には、センスアンプ回路がメモリセルアレイＭＣＡよりも上方に設けられる場合がある。
また、以上の説明では、Ｚ方向において隣り合う２つのトランジスタＴｒＣ，ＴｒＢが、お互いのチャネル領域を介して隣り合う様な構造を採用していた。しかしながら、例えば、Ｚ方向において隣り合う２つのトランジスタＴｒＣ，ＴｒＢが、お互いのゲート電極を介して隣り合う様な構造を採用しても良い。
また、以上の説明では、トランジスタ構造１１０に接続されるメモリ部として、キャパシタＣｐＣが採用される例について説明した。しかしながら、メモリ部は、キャパシタＣｐＣでなくても良い。例えば、メモリ部は、強誘電体、強磁性体、ＧｅＳｂＴｅ等のカルコゲン材料又はその他の材料を含み、これら材料の特性を利用してデータを記録するものであっても良い。例えば、以上において説明したいずれかの構造において、キャパシタＣｐＣを形成する電極間の絶縁層に、これら材料のいずれかを含ませても良い。
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Ｓｕｂ…半導体基板、ＭＬ０～ＭＬ２…メモリ層、ＴＬ…トランジスタ層、ＢＬ…ビット線、ＷＬ…ワード線、ＰＬ…プレート線、ＴｒＣ，ＴｒＢ，ＴｒＬ，ＴｒＴ…トランジスタ、１０２…導電層、１０４…導電層、１１０…トランジスタ構造、１２０…導電層、１３０…キャパシタ構造、１４０…トランジスタ構造、１５０…導電層。
Claims (19)
- 基板と、
前記基板の表面と交差する第１方向に並ぶ複数のメモリ層と、
前記複数のメモリ層よりも前記基板に近い位置、又は、前記複数のメモリ層よりも前記基板から遠い位置に設けられた第１配線と、
前記複数のメモリ層と、前記第１配線と、の間に設けられたトランジスタ層と、
前記第１方向に延伸し、前記複数のメモリ層及び前記トランジスタ層に接続された第２配線と
を備え、
前記複数のメモリ層は、それぞれ、
メモリ部と、
前記メモリ部及び前記第２配線の間に電気的に接続された第１半導体層と、
前記第１半導体層と対向する第１電極と、
前記第１方向と交差する第２方向に延伸し、前記第１電極に接続された第３配線と、
前記第３配線の前記第２方向における一端部に接続された第２半導体層と、
前記第２半導体層と対向する第２電極と
を備え、
前記トランジスタ層は、
前記第１配線及び前記第２配線の間に電気的に接続された第３半導体層と、
前記第３半導体層と対向する第３電極と
を備える半導体記憶装置。 - 前記複数のメモリ層は、それぞれ、
前記第３配線の前記第２方向における他端部に接続された第４半導体層と、
前記第４半導体層と対向する第４電極と
を備える請求項１記載の半導体記憶装置。 - 前記トランジスタ層は、
前記第２方向に延伸し、前記第３電極に接続された第４配線と、
前記第４配線の前記第２方向における一端部に接続された第５半導体層と、
前記第５半導体層と対向する第５電極と
を備える請求項１又は２記載の半導体記憶装置。 - 前記トランジスタ層は、
前記第４配線の前記第２方向における他端部に接続された第６半導体層と、
前記第６半導体層と対向する第６電極と
を備える請求項３記載の半導体記憶装置。 - 前記メモリ部は、キャパシタである
請求項１～４のいずれか１項記載の半導体記憶装置。 - 前記第１半導体層及び前記第３半導体層は、それぞれ、酸化物半導体を含む
請求項１～５のいずれか１項記載の半導体記憶装置。 - 前記第１半導体層及び前記第３半導体層は、それぞれ、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）のうち少なくとも一つの元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む
請求項１～６のいずれか１項記載の半導体記憶装置。 - 基板と、
前記基板の表面と交差する第１方向に並ぶ複数のメモリ層と、
前記複数のメモリ層よりも前記基板に近い位置、又は、前記複数のメモリ層よりも前記基板から遠い位置に設けられた第１配線と、
前記複数のメモリ層と、前記第１配線と、の間に設けられたトランジスタ層と、
前記第１方向に延伸し、前記複数のメモリ層に接続された第２配線と、
前記第１方向に延伸し、前記複数のメモリ層及び前記トランジスタ層に接続された第３配線と
を備え、
前記複数のメモリ層は、それぞれ、
前記第２配線と対向する第１電極と、
前記第１電極及び前記第３配線の間に電気的に接続された第１半導体層と、
前記第１半導体層と対向する第２電極と
を備え、
前記トランジスタ層は、
前記第１方向から見て前記第１電極と重なる位置に設けられ、前記第１配線に電気的に接続された第３電極と、
前記第３電極及び前記第３配線の間に電気的に接続された第２半導体層と、
前記第２半導体層と対向する第４電極と
を備える半導体記憶装置。 - 前記第３電極は、前記第２配線と対向する
請求項８記載の半導体記憶装置。 - 前記第１方向に延伸するコンタクト電極を備え、
前記コンタクト電極の前記第１方向の一端は、前記第１配線に接続され、
前記コンタクト電極の前記第１方向の他端は、前記第３電極の前記第１方向における一方側の面に接続されている
請求項８又は９記載の半導体記憶装置。 - 前記第１半導体層及び前記第２半導体層は、それぞれ、酸化物半導体を含む
請求項８～１０のいずれか１項記載の半導体記憶装置。 - 前記第１半導体層及び前記第２半導体層は、それぞれ、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）のうち少なくとも一つの元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む
請求項８～１１のいずれか１項記載の半導体記憶装置。 - 基板と、
前記基板の表面と交差する第１方向に並ぶ複数のメモリ層と、
前記複数のメモリ層よりも前記基板に近い位置、又は、前記複数のメモリ層よりも前記基板から遠い位置に設けられた第１配線と、
前記複数のメモリ層と、前記第１配線と、の間に設けられたトランジスタ層と、
前記第１方向に延伸し、前記複数のメモリ層及び前記トランジスタ層に接続された第２配線と
を備え、
前記複数のメモリ層は、それぞれ、
メモリ部と、
前記メモリ部及び前記第２配線の間に電気的に接続された第１半導体層と、
前記第１半導体層と対向する第１電極と
を備え、
前記トランジスタ層は、
前記第１配線及び前記第２配線の間に電気的に接続された第２半導体層と、
前記第２半導体層と対向する第２電極と
を備え、
前記第２半導体層は、前記第２電極の前記第１方向における一方側及び他方側の面と対向する
半導体記憶装置。 - 前記第１半導体層は、前記第１電極の前記第１方向における一方側及び他方側の面と対向する
請求項１３記載の半導体記憶装置。 - 前記第１方向と垂直であり、複数の前記第１半導体層のうちの一つの一部を含む断面を第１断面とすると、
前記第１断面において、前記複数の第１半導体層のうちの一つは、前記第１電極の、前記第１方向と交差する第２方向における一方側及び他方側の面と対向する
請求項１３又は１４記載の半導体記憶装置。 - 前記第１方向と垂直であり、前記第２半導体層のうちの一つの一部を含む断面を第２断面とすると、
前記第２断面において、前記複数の第２半導体層のうちの一つは、前記第２電極の、前記第１方向と交差する第２方向における一方側及び他方側の面と対向する
請求項１３～１５のいずれか１項記載の半導体記憶装置。 - 前記メモリ部は、キャパシタである
請求項１３～１６のいずれか１項記載の半導体記憶装置。 - 前記第１半導体層及び前記第２半導体層は、それぞれ、酸化物半導体を含む
請求項１３～１７のいずれか１項記載の半導体記憶装置。 - 前記第１半導体層及び前記第２半導体層は、それぞれ、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）のうち少なくとも一つの元素と、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）と、酸素（Ｏ）と、を含む
請求項１３～１８のいずれか１項記載の半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021102804A JP2023001827A (ja) | 2021-06-21 | 2021-06-21 | 半導体記憶装置 |
| TW110144201A TWI792722B (zh) | 2021-06-21 | 2021-11-26 | 半導體記憶裝置 |
| US17/547,710 US20220406783A1 (en) | 2021-06-21 | 2021-12-10 | Semiconductor memory device |
| CN202111530064.9A CN115581064A (zh) | 2021-06-21 | 2021-12-10 | 半导体存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021102804A JP2023001827A (ja) | 2021-06-21 | 2021-06-21 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023001827A true JP2023001827A (ja) | 2023-01-06 |
Family
ID=84490774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021102804A Pending JP2023001827A (ja) | 2021-06-21 | 2021-06-21 | 半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220406783A1 (ja) |
| JP (1) | JP2023001827A (ja) |
| CN (1) | CN115581064A (ja) |
| TW (1) | TWI792722B (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016184676A (ja) * | 2015-03-26 | 2016-10-20 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置 |
| KR20180072901A (ko) * | 2016-12-21 | 2018-07-02 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
| US10559568B1 (en) * | 2018-09-10 | 2020-02-11 | Nanya Technology Corporation | Method for preparing semiconductor capacitor structure |
| KR102634622B1 (ko) * | 2019-02-28 | 2024-02-08 | 에스케이하이닉스 주식회사 | 수직형 메모리 장치 |
| JP2021048193A (ja) * | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
-
2021
- 2021-06-21 JP JP2021102804A patent/JP2023001827A/ja active Pending
- 2021-11-26 TW TW110144201A patent/TWI792722B/zh active
- 2021-12-10 US US17/547,710 patent/US20220406783A1/en active Pending
- 2021-12-10 CN CN202111530064.9A patent/CN115581064A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115581064A (zh) | 2023-01-06 |
| TW202301620A (zh) | 2023-01-01 |
| TWI792722B (zh) | 2023-02-11 |
| US20220406783A1 (en) | 2022-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI668843B (zh) | 半導體記憶體 | |
| JP7341810B2 (ja) | 半導体記憶装置 | |
| US10804325B2 (en) | Semiconductor memory device | |
| TWI716825B (zh) | 半導體記憶體及其製造方法 | |
| CN110858592B (zh) | 半导体存储器及半导体存储器的制造方法 | |
| JP2020155543A (ja) | 半導体記憶装置 | |
| CN112420726B (zh) | 半导体存储装置 | |
| CN110880512A (zh) | 半导体存储器装置及半导体存储器装置的制造方法 | |
| CN111599821A (zh) | 半导体存储装置及其制造方法 | |
| US20190287979A1 (en) | Nonvolatile semiconductor memory device | |
| TWI714211B (zh) | 半導體記憶裝置 | |
| TWI705560B (zh) | 半導體記憶裝置 | |
| JP2023001827A (ja) | 半導体記憶装置 | |
| CN115117065A (zh) | 半导体存储装置 | |
| TWI814133B (zh) | 半導體記憶裝置 | |
| US20240087616A1 (en) | Semiconductor memory device | |
| US20240081042A1 (en) | Semiconductor memory device | |
| US20220285440A1 (en) | Semiconductor storage device | |
| TWI782253B (zh) | 半導體記憶裝置 | |
| US20160233226A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2024017785A (ja) | 半導体記憶装置 | |
| CN115968194A (zh) | 半导体存储器装置 | |
| US20190296084A1 (en) | Storage device | |
| JP2023124667A (ja) | 半導体装置およびその製造方法 |