JP2023001302A - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP2023001302A
JP2023001302A JP2022179702A JP2022179702A JP2023001302A JP 2023001302 A JP2023001302 A JP 2023001302A JP 2022179702 A JP2022179702 A JP 2022179702A JP 2022179702 A JP2022179702 A JP 2022179702A JP 2023001302 A JP2023001302 A JP 2023001302A
Authority
JP
Japan
Prior art keywords
fluorine
carboxylic acid
containing carboxylic
acid
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022179702A
Other languages
English (en)
Other versions
JP7332961B2 (ja
Inventor
聖唯 鈴木
Shoi Suzuki
章史 八尾
Akifumi Yao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Original Assignee
Central Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd filed Critical Central Glass Co Ltd
Publication of JP2023001302A publication Critical patent/JP2023001302A/ja
Application granted granted Critical
Publication of JP7332961B2 publication Critical patent/JP7332961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】高いエッチングレートでＳｉＮをエッチングでき、シリコン基板上に半導体デバイスを形成する場合には、ＳｉＯ２やｐ－Ｓｉに対して高い選択比を持ち、さらにＳｉＯ２へのダメージも抑制できるドライエッチング方法を提供する。【解決手段】窒化ケイ素に、フッ化水素と含フッ素カルボン酸を含む混合ガスを１００℃未満かつプラズマレスで接触させ、前記窒化ケイ素をエッチングすることを特徴とするドライエッチング方法を用いる。前記含フッ素カルボン酸の量が、前記フッ化水素と前記含フッ素カルボンの合計の量の０．０１体積％以上であることが好ましい。前記含フッ素カルボン酸として、モノフルオロ酢酸、ジフルオロ酢酸、トリフルオロ酢酸、ジフルオロプロピオン酸、ペンタフルオロプロピオン酸、ペンタフルオロ酪酸等を挙げられる。【選択図】図１

Description

本発明は、窒化ケイ素（ＳｉＮ）をエッチングの対象とした、ＨＦを含むガスによるドライエッチング方法に関する。
半導体デバイスの製造において、単結晶シリコン基板上にて、窒化ケイ素（以下、ＳｉＮと呼ぶ）が、酸化ケイ素（以下、ＳｉＯ２と呼ぶ）及び／又は多結晶シリコン（以下、ｐ－Ｓｉと呼ぶ）と隣接する構造から、ＳｉＮを選択的にエッチングする工程を行う場合がある。
ＳｉＮのエッチング方法としては、熱リン酸を用いたウェットエッチングや、ＣＦ４などの化合物ガスから生成されたプラズマを用いたドライエッチングが知られている。
例えば、特許文献１には、ＳｉＯ２、ケイ化金属又はシリコンの存在下でＳｉＮを選択的にプラズマエッチングするため、式：ＣＨｘＦ４－ｘ（ｘは２又は３を表す。）で表される化合物のガス及び酸素ガスなどを含むエッチングガスを用いるドライエッチング方法が記載されている。特許文献１では、ＳｉＯ２膜の開口部からＳｉＮ膜を選択的にエッチングし、その下のｐ－Ｓｉ膜をエッチング停止層として用いることが記載されている。
しかし、熱リン酸を用いたウェットエッチングや、プラズマを用いたドライエッチングでは、ＳｉＮだけでなくＳｉＯ２もエッチングしてしまうため、ＳｉＮのＳｉＯ２に対する選択比を確保することが困難であるという問題点があった。
そこで、特許文献２には、プラズマレスの加熱雰囲気下でＨＦガスを流通することによってＳｉＯ２膜上に形成されたＳｉＮ膜をエッチングする方法が記載されている。
また、特許文献３には、特許文献２に記載の方法で課題となるＳｉＯ２膜上に形成されたＳｉＮ膜のエッチングレートの低さを改善する方法として、ＨＦにＦ２ガスを添加する方法が記載されている。
しかし、特許文献２のように、ＳｉＮ膜をＨＦガスでエッチングすると、ＨＦ及び反応生成物であるＮＨ３によって、ＳｉＯ２膜もエッチングされることがあり、ＳｉＮ／ＳｉＯ２の選択比を高くできないといった問題があった。また、特許文献３のように、Ｆ２ガスを添加すると、ｐ－ＳｉがＦ２等によってエッチングされ、ＳｉＮ／Ｓｉ選択比が高く取れないという問題があった。
そこで、特許文献４には、ＨＦ＋ＮＯの混合ガスでＳｉＮ膜をＳｉＯ２膜及び／又はｐ－Ｓｉ膜に対して高選択比でエッチングする方法が記載されており、ＮＯガスをエッチングガス（アシスト用ガス）として添加することで、ＳｉＯ２膜のダメージを抑えられることが記載されている。
特開平８－５９２１５号公報 特開２００８－１８７１０５号公報（特許第４８３３８７８号公報） 特開２０１０－１８２７３０号公報（特許第５２１０１９１号公報） 特開２０１４－１９７６０３号公報（特許第６０７３１７２号公報）
しかしながら、特許文献４において、ＳｉＮの選択比を向上する効果は得られても、ＳｉＮのエッチングでＮＨ３が副生するため、ＳｉＯ２へのダメージを十分に抑制することはできなかった。近年の微細化の進展においては、こうしたダメージによる僅かな表面荒れも無視できない問題となりつつあり、この改善が求められている。
なお、ＳｉＯ２へのダメージ抑制のため、ＨＦ＋ＮＯなどのエッチングガスにＮ２やＡｒ、Ｈｅ等の不活性ガスを添加して希釈する方法が考えられる。しかし、この方法では本来目的とするＳｉＮのエッチングレートが大幅に低下することが新たに問題となる。そこで、この低いエッチングレートを補うため、エッチング工程の処理時間を長くし、エッチング量を確保する方法も考えられるが、ＳｉＯ２がエッチングガスに暴露される時間が長くなるため、結果としてＳｉＯ２表面のダメージの進行につながり、この希釈ガスを添加する方法では、本課題の解決には至らなかった。
本発明は、高いエッチングレートでＳｉＮをエッチングでき、シリコン基板上に半導体デバイスを形成する場合には、ＳｉＯ２やｐ－Ｓｉに対して高い選択比を持ち、さらにＳｉＯ２へのダメージも抑制できるドライエッチング方法を提供することを目的とする。
本発明者らは、鋭意検討の結果、含フッ素カルボン酸は、ＨＦによるＳｉＮのエッチングで副生するＮＨ３をトラップできる、ＳｉＯ２とｐ－Ｓｉをエッチングしない、ＨＦによるＳｉＮのエッチングを阻害しないという特性を持つため、ＨＦにこの含フッ素カルボン酸を混合したガスによってＳｉＮをエッチングすることで、上記課題が解決できることを見出し、本発明を完成させるに至った。
具体的には、本発明は、窒化ケイ素に、フッ化水素と含フッ素カルボン酸を含む混合ガスを１００℃未満かつプラズマレスで接触させ、前記窒化ケイ素をエッチングすることを特徴とするドライエッチング方法を提供する。
本発明により、高いエッチングレートでＳｉＮをエッチングでき、シリコン基板上に半導体デバイスを形成する場合には、ＳｉＯ２やｐ－Ｓｉに対して高い選択比を持ち、さらにＳｉＯ２へのダメージも抑制できるドライエッチング方法を提供できる。
実施例・比較例で用いた反応装置１の概略図である。
以下、本発明について詳細に説明するが、以下に記載する構成要件の説明は本発明の実施形態の一例であり、これらの具体的内容に限定はされない。その要旨の範囲内で種々変形して実施することができる。
本発明のドライエッチング方法では、フッ化水素と含フッ素カルボン酸を含む混合ガスをドライエッチングガス組成物として用いて、このドライエッチングガス組成物を１００℃未満かつプラズマレスで窒化ケイ素に接触させ、窒化ケイ素をエッチングする。
混合ガス中の含フッ素カルボン酸の添加量は、前記フッ化水素と前記含フッ素カルボン酸の合計の量の０．０１体積％以上であることが好ましい。
添加量の上限は各化合物の蒸気圧とプロセス圧力から自ずと決定される。即ち、プロセス圧力が含フッ素カルボン酸の蒸気圧より低い場合、含フッ素カルボン酸の添加量が多くなりＨＦの濃度が低減するため、ＨＦが不足してＳｉＮのエッチングレートが十分に取れなくなる。そのため、添加量は最大でも、ＨＦと含フッ素カルボン酸の濃度比（ＨＦ／含フッ素カルボン酸）が１以上となることが好ましい。
即ち、混合ガス中の含フッ素カルボン酸の添加量は、フッ化水素と前記含フッ素カルボン酸の合計の量の０．０１体積％以上５０体積％以下であることが好ましく、０．１体積％以上３０体積％以下であることがより好ましく、３体積％以上１５体積％以下であることがさらに好ましい。
本発明の方法で使用可能な含フッ素カルボン酸としては、モノフルオロ酢酸（ＣＨ２ＦＣＯＯＨ）、ジフルオロ酢酸（ＣＨＦ２ＣＯＯＨ）、トリフルオロ酢酸（ＣＦ３ＣＯＯＨ）、ジフルオロプロピオン酸（ＣＨ３ＣＦ２ＣＯＯＨ）、ペンタフルオロプロピオン酸（Ｃ２Ｆ５ＣＯＯＨ）、ペンタフルオロ酪酸（Ｃ３Ｆ７ＣＯＯＨ）などが挙げられる。これらのガスは、ＮＨ３を優先的にトラップするために酸解離定数ｐＫａがＨＦの３．２以下である点や、２０～１００℃の温度範囲で一定の蒸気圧を有し、この温度範囲で分解しないためガスとして供給可能である点で好ましい。含フッ素カルボン酸は、加熱、減圧、バブリングにより気化して供給することができる。
また、これらの含フッ素カルボン酸は無水物である必要は無いが、水分量は１質量％未満であることが好ましい。水分量が多いと、気化させた場合にＨ２Ｏを生じ、ＨＦ＋Ｈ２ＯによるＳｉＯ２エッチングが発生する可能性があるためである。
また、混合ガスに希釈ガスとしてＨＦや含フッ素カルボン酸と反応しない不活性ガスを含んでいても良く、不活性ガスの添加量によってＳｉＮのエッチングレートを調整することも可能である。不活性ガスとしては、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒなどを挙げることができ、混合ガス中に０体積％以上９０体積％以下の範囲で使用できる。
窒化ケイ素とドライエッチングガス組成物を接触させるプロセス温度としては、２０℃以上１００℃未満であることが好ましく、４０℃以上８０℃以下であることがより好ましく、５０℃以上７５℃以下であることがさらに好ましい。
プロセス圧力としては、圧力範囲は０．１ｋＰａ以上１０１．３ｋＰａ以下が好ましく、１ｋＰａ以上５０ｋＰａ以下がより好ましい。
なお、本発明のエッチング対象である窒化ケイ素としては、Ｓｉ３Ｎ４等のＳｉＮｘ（ｘは０超、２以下）で表される化合物を意味する。
本発明のドライエッチングガス組成物を、窒化ケイ素と酸化ケイ素と多結晶シリコンに接触させた場合ＳｉＮとＳｉＯ２のエッチング選択比（ＳｉＮ／ＳｉＯ２）と、ＳｉＮとｐ－Ｓｉのエッチング選択比（ＳｉＮ／Ｓｉ）がいずれも１００以上であることが好ましい。また、ＳｉＮに対して１００ｎｍ／ｍｉｎ以上の高いエッチングレートを有することが好ましい。
本発明のエッチング方法により、ＳｉＯ２やｐ－Ｓｉにダメージを与えることなく、高速かつ高選択的にＳｉＮをエッチングすることができる。更に、本発明のエッチング方法は、１００℃未満の低温、かつプラズマレスのプロセスで実施可能である。
また、ＳｉＮのエッチングによって副生するＮＨ３は、ＨＦと反応してＮＨ４Ｆを生成する副反応も生じるため、ＳｉＮ表面でのＨＦ濃度を低減させ、エッチング速度の低下につながる要因となる。しかし、本発明のエッチング方法では、含フッ素カルボン酸を混合することにより、この副反応を防止し、エッチング速度の低下を防止する効果が期待できる。
更に、ＨＦ中に微量の水分が含まれている、あるいは、ＳｉＯ２表面に吸着する水が存在した場合、この微量水分とＨＦによってＳｉＯ２のエッチングが進行することがある。
しかし、本発明のエッチング方法では、含フッ素カルボン酸を添加することにより、この微量水分を含フッ素カルボン酸で除去でき、ＳｉＯ２のエッチングを更に防止する効果も期待できる。
シリコン基板上に半導体デバイスを形成する場合に、ＳｉＮがＳｉＯ２及び／又はｐ－Ｓｉに隣接する構造や、ＳｉＯ２及び／又はｐ－Ｓｉと、ＳｉＮとが露出した構造からＳｉＮのみを選択的にドライエッチングする工程に、本発明のドライエッチング方法を適用することができる。このような構造としては、ＳｉＯ２膜及び／又はｐ－Ｓｉ膜をＳｉＮ膜が覆う構造や、ＳｉＯ２膜とＳｉＮ膜とｐ－Ｓｉ膜が積層した構造などがある。例えば、３次元メモリの製造プロセスにおいて、シリコン基板に、ＳｉＯ２とＳｉＮの積層膜を形成し、この積層膜に貫通孔を形成し、貫通孔からエッチングガスを供給して本発明のドライエッチング方法を適用して、ＳｉＯ２を残しながらＳｉＮを選択的にエッチングすることで、多数のＳｉＯ２層が間隙を有しつつ平行に並んだ構造を形成することができる。
以下に本発明の実施例を比較例とともに挙げるが、本発明は以下の実施例に制限される
ものではない。
図１は、実施例・比較例で用いた反応装置１の概略図である、チャンバー２内には、ヒーターとしての機能を有するステージ３が設置されている。また、チャンバー２の周囲にもヒーターが設置されており、チャンバー壁を加熱できるようになっている。チャンバー２には、図示しないガス供給部からドライエッチングガス組成物が供給される。チャンバー上部に設置されたガス導入口５からドライエッチング剤を導入し、ステージ３上に設置した試料４に対しドライエッチング剤を接触させることができる。チャンバー２内のガスはガス排出ライン６を経由して排出される。また、ガス排出ラインには図示しない真空排気ポンプ（真空排気部）が接続され、チャンバー２内は減圧環境にすることができ、チャンバー２には圧力計７が設置されている。
［実施例１］
試料４として、ｐ－Ｓｉ膜を有するシリコンウエハＡ、ＳｉＯ２膜を有するシリコンウエハＢ、ＳｉＮ膜を有するシリコンウエハＣを反応装置１のステージ３上に設置した。ＳｉＮ膜とｐ－Ｓｉ膜は、それぞれＣＶＤ法により作製した。また、ＳｉＯ２膜はシリコンウエハの表面を熱酸化して作製した。ステージの温度は７０℃であった。ここに、ＨＦとＣＦ３ＣＯＯＨの混合ガス（ＨＦが９９．９体積％で、ＣＦ３ＣＯＯＨが０．１体積％である）を、総流量１０００ｓｃｃｍとして流通させた。チャンバー内圧力は１０ｋＰａとし、エッチングを行った。
エッチング後に、シリコンウエハＡのｐ－Ｓｉ膜、シリコンウエハＢのＳｉＯ２膜、シリコンウエハＣのＳｉＮ膜の、エッチング前後の厚さの変化からエッチング速度を求めた。さらに、ＳｉＮとｐ－Ｓｉのエッチング速度の比ＳｉＮ／ｐ－Ｓｉと、ＳｉＮとＳｉＯ２のエッチング速度の比ＳｉＮ／ＳｉＯ２を求めた。
また、ＳｉＯ２膜の表面粗さＲａを、原子間力顕微鏡（ＡＦＭ）で測定して評価した。ここで、Ｒａとは、ＪＩＳ Ｂ ０６０１：１９９４にて規定される算術平均粗さのことである。
［実施例２～５、比較例１～３］
添加ガスの種類と濃度を変更した以外は、実施例１と同様にエッチング及び評価を行った。
実施例１～５及び比較例１～３のエッチング条件及び評価結果を表１に示す。
Figure 2023001302000002
 実施例１～５では、ｐ－ＳｉとＳｉＯ２に比べて、ＳｉＮを選択的にエッチングすることができ、ＳｉＯ２膜の表面をほとんど削らなかったためにＳｉＯ２膜の表面Ｒａが１μｍ以下となり、非常に滑らかであった。
一方、比較例１は、特許文献２と同様に、ＨＦのみでＳｉＮをエッチングしており、ＳｉＯ２も削れてしまい、ＳｉＮ／ＳｉＯ２比が悪かった。
比較例２は、特許文献３と同様に、ＨＦにＦ２を添加してＳｉＮをエッチングしており、Ｆ２によりｐ－Ｓｉがエッチングされ、ＳｉＮ／Ｓｉ比が悪かった。
比較例３は、特許文献４と同様に、ＨＦにＮＯを添加してＳｉＮをエッチングしており、ＳｉＯ２膜へのダメージがあり、エッチング後のＳｉＯ２膜の表面が粗かった。
１ 反応装置
２ チャンバー
３ ステージ
４ 試料
５ ガス導入口
６ ガス排出ライン
７ 圧力計

Claims (10)

  1. 窒化ケイ素に、フッ化水素と含フッ素カルボン酸を含む混合ガスを１００℃未満かつプラズマレスで接触させ、前記窒化ケイ素をエッチングすることを特徴とするドライエッチング方法。
  2. 前記含フッ素カルボン酸の量が、前記フッ化水素と前記含フッ素カルボンの合計の量の０．０１体積％以上であることを特徴とする請求項１に記載のドライエッチング方法。
  3. 前記含フッ素カルボン酸が、モノフルオロ酢酸、ジフルオロ酢酸、トリフルオロ酢酸、ジフルオロプロピオン酸、ペンタフルオロプロピオン酸、及びペンタフルオロ酪酸からなる群から選ばれる少なくとも一種であることを特徴とする請求項１または２に記載のドライエッチング方法。
  4. 前記混合ガスが、前記窒化ケイ素だけでなく、酸化ケイ素及び多結晶シリコンにも接触し、
    前記窒化ケイ素と前記酸化ケイ素のエッチング選択比（ＳｉＮ／ＳｉＯ２）と、前記窒化ケイ素と前記多結晶シリコンのエッチング選択比（ＳｉＮ／Ｓｉ）がいずれも１００以上であることを特徴とする請求項１に記載のドライエッチング方法。
  5. 前記含フッ素カルボン酸が、トリフルオロ酢酸又はペンタフルオロプロピオン酸であり、
    前記含フッ素カルボン酸の量が、前記フッ化水素と前記含フッ素カルボンの合計の量の０．１体積％以上３０体積％以下である
    ことを特徴とする請求項１に記載のドライエッチング方法。
  6. 酸化ケイ素膜、多結晶シリコン膜及び窒化ケイ素膜を有するシリコン基板に対して、請求項１～５のいずれかに記載のドライエッチング方法を適用して、選択的に窒化ケイ素膜をエッチングする工程を含むことを特徴とする半導体デバイスの製造方法。
  7. フッ化水素と含フッ素カルボン酸を含むドライエッチングガス組成物。
  8. 実質的にフッ化水素と含フッ素カルボン酸のみからなる請求項７に記載のドライエッチングガス組成物。
  9. 前記含フッ素カルボン酸の量が、前記フッ化水素と前記含フッ素カルボンの合計の量の０．０１体積％以上であることを特徴とする請求項７または８に記載のドライエッチングガス組成物。
  10. 窒化ケイ素膜を有するシリコン基板を載置するステージを有するチャンバーと、
    前記ステージに載置された前記基板に対して、フッ化水素と含フッ素カルボン酸を含むドライエッチングガス組成物を供給するためのガス供給部と、
    前記チャンバー内を減圧するための真空排気部と、
    前記ステージを加熱するためのヒーターと、
    を備える、前記基板から前記窒化ケイ素膜をエッチングするエッチング装置。
JP2022179702A 2017-11-14 2022-11-09 ドライエッチング方法 Active JP7332961B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017218692 2017-11-14
JP2017218692 2017-11-14
JP2018197338A JP7177344B2 (ja) 2017-11-14 2018-10-19 ドライエッチング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018197338A Division JP7177344B2 (ja) 2017-11-14 2018-10-19 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2023001302A true JP2023001302A (ja) 2023-01-04
JP7332961B2 JP7332961B2 (ja) 2023-08-24

Family

ID=66539502

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018197338A Active JP7177344B2 (ja) 2017-11-14 2018-10-19 ドライエッチング方法
JP2022179702A Active JP7332961B2 (ja) 2017-11-14 2022-11-09 ドライエッチング方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018197338A Active JP7177344B2 (ja) 2017-11-14 2018-10-19 ドライエッチング方法

Country Status (6)

Country Link
US (2) US11289340B2 (ja)
JP (2) JP7177344B2 (ja)
KR (1) KR102419013B1 (ja)
CN (1) CN111279460B (ja)
TW (2) TWI824482B (ja)
WO (1) WO2019097964A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230386793A1 (en) * 2021-02-19 2023-11-30 Hitachi High-Tech Corporation Etching method and etching apparatus
WO2023168170A1 (en) * 2022-03-03 2023-09-07 Lam Research Corporation Selective precision etching of semiconductor materials

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163476A (ja) * 1992-11-18 1994-06-10 Sony Corp ドライエッチング方法
JPH11238725A (ja) * 1998-02-24 1999-08-31 Daikin Ind Ltd エッチング組成物
JP2000058505A (ja) * 1998-06-09 2000-02-25 Air Prod And Chem Inc シリコンからのＳｉＯ２／金属の気相除去
US6221680B1 (en) * 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
US20050189575A1 (en) * 2004-02-27 2005-09-01 Kevin Torek Semiconductor fabrication that includes surface tension control
JP2008187105A (ja) * 2007-01-31 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922624A (en) 1993-05-13 1999-07-13 Imec Vzw Method for semiconductor processing using mixtures of HF and carboxylic acid
KR100332402B1 (ko) 1993-05-13 2002-10-25 어드밴스트 세미컨덕터 매티리얼스 냄로즈 베누트스캡 Hf와카르복실산혼합물을사용한반도체처리방법
JPH0859215A (ja) 1994-01-27 1996-03-05 Applied Materials Inc 窒化物エッチングプロセス
US5626775A (en) * 1996-05-13 1997-05-06 Air Products And Chemicals, Inc. Plasma etch with trifluoroacetic acid and derivatives
IL119598A0 (en) 1995-11-17 1997-02-18 Air Prod & Chem Plasma etch with trifluoroacetic acid or its derivatives
US6140203A (en) * 1997-10-31 2000-10-31 Micron Technology, Inc. Capacitor constructions and semiconductor processing method of forming capacitor constructions
JP4112198B2 (ja) 2000-09-11 2008-07-02 財団法人地球環境産業技術研究機構 クリーニングガス及びエッチングガス、並びにチャンバークリーニング方法及びエッチング方法
WO2004019134A1 (ja) * 2002-08-22 2004-03-04 Daikin Industries, Ltd. 剥離液
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US20080125342A1 (en) * 2006-11-07 2008-05-29 Advanced Technology Materials, Inc. Formulations for cleaning memory device structures
JP2009043973A (ja) 2007-08-09 2009-02-26 Tokyo Electron Ltd 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP5101256B2 (ja) 2007-11-20 2012-12-19 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法、コンピュータ可読記録媒体
JP5210191B2 (ja) 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法
JP5655296B2 (ja) * 2009-12-01 2015-01-21 セントラル硝子株式会社 エッチングガス
JP6073172B2 (ja) 2013-03-29 2017-02-01 岩谷産業株式会社 エッチング方法
WO2017091572A1 (en) 2015-11-23 2017-06-01 Entegris, Inc. Composition and process for selectively etching p-doped polysilicon relative to silicon nitride

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163476A (ja) * 1992-11-18 1994-06-10 Sony Corp ドライエッチング方法
JPH11238725A (ja) * 1998-02-24 1999-08-31 Daikin Ind Ltd エッチング組成物
JP2000058505A (ja) * 1998-06-09 2000-02-25 Air Prod And Chem Inc シリコンからのＳｉＯ２／金属の気相除去
US6221680B1 (en) * 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
US20050189575A1 (en) * 2004-02-27 2005-09-01 Kevin Torek Semiconductor fabrication that includes surface tension control
JP2008187105A (ja) * 2007-01-31 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板処理装置

Also Published As

Publication number Publication date
KR20200070382A (ko) 2020-06-17
WO2019097964A1 (ja) 2019-05-23
TW201923039A (zh) 2019-06-16
CN111279460B (zh) 2023-07-18
US20220172956A1 (en) 2022-06-02
JP7177344B2 (ja) 2022-11-24
TWI765114B (zh) 2022-05-21
JP2019091890A (ja) 2019-06-13
JP7332961B2 (ja) 2023-08-24
KR102419013B1 (ko) 2022-07-08
TW202229515A (zh) 2022-08-01
TWI824482B (zh) 2023-12-01
US11289340B2 (en) 2022-03-29
CN111279460A (zh) 2020-06-12
US20200365411A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
JP7332961B2 (ja) ドライエッチング方法
JP6871233B2 (ja) シリコン含有膜をエッチングするための方法
US8106485B2 (en) Chemical oxide removal of plasma damaged SiCOH low k dielectrics
TWI525658B (zh) 設計製造用於微影蝕刻遮罩應用的富硼薄膜之方法
TWI453818B (zh) 電漿蝕刻方法
US20120289056A1 (en) Selective silicon nitride etch
JP2004508709A (ja) 酸化物の選択的エッチング方法
WO2012154429A2 (en) Methods of dry stripping boron-carbon films
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
TWI631618B (zh) Dry etching method, dry etchant, and method of manufacturing semiconductor device
JP2003518738A (ja) シリコンの金属マスクエッチング方法
JPWO2016056300A1 (ja) ケイ素化合物用エッチングガス組成物及びエッチング方法
WO2017159511A1 (ja) プラズマエッチング方法
TWI636121B (zh) 乾式蝕刻方法及乾式蝕刻劑
JPWO2018181104A1 (ja) ドライエッチング方法またはドライクリーニング方法
JP2010098101A (ja) 半導体装置の製造方法
JP2010109064A (ja) エッチング方法
WO2020042254A1 (zh) 一种高精度的刻蚀方法
JP2005268605A (ja) ＳｉＮ膜の選択エッチング液及びエッチング方法
TWI833930B (zh) 乾式蝕刻方法及半導體裝置之製造方法
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
US7268082B2 (en) Highly selective nitride etching employing surface mediated uniform reactive layer films
JP2008047821A (ja) 半導体装置の製造方法
JP2002009038A (ja) 半導体基板の処理方法
US20170291199A1 (en) Fluorine reduction with scope with controlled oxidation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230724

R150 Certificate of patent or registration of utility model

Ref document number: 7332961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150