JP2022554205A - 光電子チップ用のウェーハレベル検査方法 - Google Patents

光電子チップ用のウェーハレベル検査方法 Download PDF

Info

Publication number
JP2022554205A
JP2022554205A JP2022524230A JP2022524230A JP2022554205A JP 2022554205 A JP2022554205 A JP 2022554205A JP 2022524230 A JP2022524230 A JP 2022524230A JP 2022524230 A JP2022524230 A JP 2022524230A JP 2022554205 A JP2022554205 A JP 2022554205A
Authority
JP
Japan
Prior art keywords
optical
contact module
contact
adjustment
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022524230A
Other languages
English (en)
Other versions
JP7509199B2 (ja
Inventor
トビアス グナウシュ
アルミン グルントマン
トーマス カーデン
ノリック ヤヌンツ
ローベルト ビュットナー
クリスティアン カルラス
Original Assignee
イエーノプティーク オプティカル システムズ ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イエーノプティーク オプティカル システムズ ゲーエムベーハー filed Critical イエーノプティーク オプティカル システムズ ゲーエムベーハー
Publication of JP2022554205A publication Critical patent/JP2022554205A/ja
Application granted granted Critical
Publication of JP7509199B2 publication Critical patent/JP7509199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Figure 2022554205000001
本発明は、コンタクトパッド(1.1)の形式の電気インタフェースと、該電気インタフェースに対して固定的に配設されており特有の結合角度(α)を有する例えばグレーティングカプラである光学偏向要素(1.2)の形式の光学インタフェースとを備えた、ウェーハ上に配設された光電子チップ(1)を検査するための方法に関する。本方法では、3つの調整ステップにおいて、ウェーハが、チップ(1)のうちの1つを用い、チップ(1)の電気インタフェースと接触モジュール(2)の電気インタフェースとが互いに接触状態にあり且つチップ(1)の光学インタフェースと接触モジュール(2)の光学インタフェースとが光学結合の最大値ポジションをとるように、接触モジュール(2)に対して調整される。

Description

本発明は、ウェーハプローバにおいてウェーハ面上のチップの電気構成部品ないし電気回路及び光学構成部品ないし光学回路の機能性を同時に検査ないしテストすることのできる方法に関する。そのような方法は、一般的に下記特許文献1(US 2011/0279812 A1)から公知である。
本発明は、ウェーハ面上に光電気集積回路、所謂PIC(フォトニックインテグレーテッドサーキット)を備えたチップの検査及び評価の分野に入る。従来の純粋に電気的な集積回路、所謂IC(インテグレーテッドサーキット)と異なり、PICでは、電気回路の他に光学機能性も統合されている。
例えばCMOS技術を用いたICの製造では、一方ではプロセスを監視するため、他方では品質管理を実行するために、様々な製造ステップにおいて検査と測定が行われる。この際、確立された検査は、ウェーハの完成後の電気的なウェーハレベル検査である。この検査では、機能するチップと機能しないチップが検出され、所定のウェーハマップ内で把握され、それにより歩留まりが決定される。機能するチップは、Known Good Dies(KGD)とも呼ばれる。そしてウェーハを個々のチップに個別化する際には、機能しないチップの選別と除去が行われる。ウェーハレベル検査のために必要な検査装置は、付属の接触モジュール(プローブカードとも呼ばれる)を備えたウェーハプローバとウェーハテスタの形式で提供される。接触モジュールを用いることにより、装置側のウェーハテスタのインタフェースが、ウェーハプローバ上に位置固定されたウェーハの複数のチップの個々のインタフェースと接続される。基本的に接触モジュールは、接触モジュールが1つのチップだけに接触するか、或いは同時に複数のチップに接触するように構成されていることが可能である。複数のチップが接触のために依然としてウェーハ結合体内にあることは必ずしも必要ではない。同時にウェーハの複数のチップを接触させるため、或いはウェーハの複数のチップを相前後して接触させるためには、それらのチップが、位置固定され且つ定義された互いの位置関係をもたなくてはならないだけである。
純粋に電子的なチップ(ICを備えた半導体チップ)を検査するための検査装置は、コストの最適化のために多量の極めて異なるICを高スループットで評価可能とすることを目的とし、何十年にもわたって最適化され且つ多様化されてきた。
PICの製造は、通常は、同様の確立された半導体プロセスを用い、例えばCMOS技術を用いて行われる。IC製造に比べて今までの極めて僅かなPICの製造量は、通常は半導体工場内ではプロセス特性評価のための検査だけが実行されるが、PICの機能的な検査は実行されないということをもたらしている。機能的な特性評価は、エンドカスタマの義務であり、多くの場合、カットされたチップにおいて実行される。利用される検査装置は、互いに依存しない別個の電気的な接触モジュールと光学的な接触モジュールを使用し、スループットについては最適化されていない。
ウェーハレベル面上のPICの検査は、下記非特許文献1に記載されているように、通常は結合箇所として集積グレーティングカプラを用い、PICの面内への光の入力結合ないしPICの面からの光の出力結合を必要とする。グレーティングカプラ(格子結合器)は、チップ内の機能的な構成部品、又は、例えばウェーハ上の犠牲構造体、例えば隙間溝内の又は隣接するチップ上の犠牲構造体としてよい。
従来技術によると、下記非特許文献2に記載されているように、ウェーハレベル検査にはグラスファイバ(ガラス繊維)を基礎としたシステムが使用される。これらのシステムは、グラスファイバを基礎として個々のグラスファイバを介して光をチップの結合箇所に対して入力結合ないし出力結合する光学系モジュールを含んでいる。高い繰返し精度の光学結合を保証するためには、グラスファイバが、一方では、サブミクロン単位で正解に結合箇所に対して数マイクロメートルまでの間隔をもって調整されなくてはならない。このことは、例えばピエゾ素子とヘキサポッドの組み合わせにより、高精度の調節要素を利用することでのみ可能である。他方では、各々の個別の光学結合の前には、時間がかかり、能動的であり、そして最大の結合効率を達成するように設計された調整手順が行われなくてはならない。
従って既存のウェーハレベル検査システムは、次のことにより特徴付けられている。即ち、
- チップの全ての光学結合箇所の相前後した時間のかかる順次の接触(コンタクト)であり、即ちチップの全ての光学結合箇所の並行の接触は、不可能であるか又は極めて制限されてのみ可能であり、複数のチップの並行の接触は、全く不可能である。
- 装置側の特別な解決策であり、それにより従来のウェーハプローバは、複雑でコストのかかる修正を用いてのみ装置変更可能であり、その後は、ICのウェーハレベル検査のためには、もはや使用不能であるか、又は条件付きでのみ使用可能であり、或いは時間のかかる装置変更の後にようやく使用可能である。
- 互いに固定的には接続されていない別個の電子モジュールと光学系モジュールであり、即ちそれらの両方が、別々に保持され且つ調整されなくてはならない。
下記特許文献2(US 2006/0109015 A1)から、電気的な入出力部と光学的な入出力部を用いてチップ(検査すべき対象:DUT140)を検査するための光電子接触モジュール(プローブモジュール)が公知である。この接触モジュールは、検査装置(ATE)と検査対象(device under test:略してDUT)の間のインタフェースを表しており、またDUTからの信号及びDUTへの信号を導き且つこれらの信号を検査装置へのインタフェースに対して再分配するために、電気コンタクト部(電気プローブ)と、光学コンタクト部(光学プローブ)と、光学要素と、それらの組み合わせとにより構成されている。
光学入出力部については、これらが、接触プレート及び/又は再分配プレート上にあり且つ様々な入力結合メカニズムに対して調整され、例えば自由放射、準自由放射、又は導波路に対して調整されている光学要素を介して創作されているということが開示されている。そのために適した光学要素として、回折要素と屈折要素が記載されている。また光検知器又は光源がDUTに対するインタフェースに直接的に配設されていてよいことが記載されており、この際、それらは、接触プレートにおける光学入力部又は光学出力部を表している。
それに加え、下記特許文献2は、光学信号が光学要素とDUTに対するインタフェースとの間の自由空間により導かれる自由光線接続又は準自由光線接続を介した光学入力結合の実行のためには、伝送される信号の高い入力結合効率を達成するために、光学信号がフォーカシングされるか又はコリメートされるということを教示している。従って信号入力結合は、ここでは、信号をできるだけ完全に入力結合させるというコンセプトの配下にある。
下記特許文献2の一実施例によると、光学信号ラインと電気信号ライン(光学分配ネットワークと電気分配ネットワーク)が、別個の再分配プレート上に構成されている。DUTからの電気信号を接触プレートの縁部領域に案内することが提案され、それにより接触プレートの上方に配置された第1再分配プレートにおいて電気信号は、縁部領域の上方で入力結合される。それにより電気信号だけが再分配される第1再分配プレート内には、開口部が形成されていることが可能であり、この開口部を通り、光学信号が、その上に配設された別個の第2再分配プレートへ案内される。
まとめると、下記特許文献2では、例えば電気信号伝送のための機械的なコンタクトによる摩耗が原因で、接触プレートと再分配プレートに分割されている接触モジュールが、いかに追加的に光学信号ラインを装備し得るだろうかという多数のアイデアが提示されている。この際、DUTに対する接触モジュールの電気入出力部の機械的なコンタクトのために可能な許容誤差は、光学入出力部には転用不能であるいうことが、完全に無視されている。
常に同じ電気信号の伝送は、DUTに設けられているコンタクトプレート(コンタクトパッド)と、接触モジュールに設けられているニードルの機械的なコンタクトを必要とするだけであり、このことは、全ての3つの空間方向に対して数μmの比較的大きな位置許容誤差内で保証され得るが、他方、光学信号伝送の品質は、目標位置からサブμm範囲内にある遥かに小さいずれにより、既に影響が及ぼされる。
下記特許文献2に記載されているように、光学信号の結合効率の最適化が光学光線のコリメート又はフォーカシングにより行われるのであれば、接触モジュール全体は、サブμm範囲内で高精度に調整されなくてはならない。そうでなければ調整に依存する測定の繰返し精度は、説明された適用にとって十分なものとはならない。またこのことは、接触モジュールが、X方向、Y方向、Z方向で数マイクロメートルの範囲内にある電気接触のために、従来の電気的なウェーハプローバにおいて典型的な調整許容誤差を十分に活用することができないという結果をもたらす。つまり接触モジュールを高精度でDUTに対して調整するためには、なかでも、例えばピエゾ調節要素、リニア軸、又はヘキサポッドのような様々な調節要素を用いた、複雑で高価なウェーハプローバ用の特殊な解決策が必要とされる。
他の批判的な点は、ミスのないニードルの電気調整のために、典型的にはZ方向に数10μmの所謂オーバドライブが設定されるということであり、つまり信頼性のある電気接触を保証するためには、電気コンタクトパッドとニードルの最初の接触後にも接触モジュールが更にZ方向に追加的な大きさで移動されるということである。ニードルの損耗と変形は、通常は、稼働中のオーバドライブの適合により対応的に補償される。しかし下記特許文献2に記載されているような、光学光線の簡単なコリメーション又はフォーカシングにおいて、高い繰返し精度の結合のためには、Z方向の作動間隔は、マイクロメートル程度の範囲内でのみ変動してよいものである。従って光学結合のこの形式は、確立された電気接触法と互換性があるものではない。
下記特許文献1は、電気入出力部と光学入出力部を備えた、チップを検査するための接触モジュールを開示している。チップは、可動の支持体上に受容されており、該支持体を用い、チップは、接触モジュールに対して大まかに位置合わせされる。大まかな位置合わせは、センサ制御式でチップのポジション監視又はチップの調整マークに基づいて行われる。チップの精密な位置合わせは、2つの方法ステップにおいて行われる。第1方法ステップでは、電気入出力部が接触モジュールと接触状態にあるか否かが調べられる。そのためにチップは、接触モジュールに吸着され、それによりチップの電気入出力部が接触モジュールの電気コンタクト部と接触状態になる。検査信号を用い、接触が正しく行われているかについて試験され、接触に誤りがある場合には、大まかな位置合わせを繰り返すことにより修正が行われる。第2方法ステップでは、光学入出力部における位置合わせが行われる。チップの光学入出力部は、適合されたアパーチャとフォーカスポジションを有するフォーカシングされた又はコリメートされた光線を受信又は送信することができる。接触モジュールの光学入出力部は、可変光学系を有し、該可変光学系を用い、光学入出力部の表面に対して垂直にフォーカシングされる光線を生成することができ、この際、光線の軸方向と横方向のフォーカス位置と、光線のアパーチャとは、適合可能である。この適合ために可変光学系は、変更可能な焦点距離を有する少なくとも1つの光学要素、及び/又は可動である少なくとも1つの光学要素を有する。フォーカス位置の軸方向の適合は、追加的な間隔センサを用いた間隔測定に基づき、又は光学検査信号を用いた強度測定に基づいて行われる。フォーカス位置の横方向の適合は、強度測定に基づいて行われ、これらの強度測定では、既にチップの表面上にフォーカシングされた検査光線が、この検査光線が最適に光学入出力部に入力結合されるまで、光学入出力部に対して走査相対運動により動かされる。そのために必要な時間は、走査相対運動が先ず検査光線の拡大されたフォーカス直径で実行されることにより短縮することができる。精密な位置合わせ後にチップの検査は、特殊な電気的及び光学的な検査信号シーケンスを用いて行われ、この際、同じ種類の複数のチップを検査する場合には、大まかな調整と精密な調整の調整内容を保存し、更に使用することができる。
ウェーハ面上の電子チップの検査については、実務から、第1カメラを用いてニードルの先端部の空間位置を特定し、第2カメラを用いてチップのコンタクトパッドの中心点の空間位置を特定することが知られている。それから導き出されるコンタクトパッドに対するニードルの先端部の相対位置から制御信号が形成され、これらの制御信号を用いて位置決めテーブルが駆動制御され、コンタクトニードルがコンタクトパッドと接触状態にもたらされる前に、コンタクトパッドの中心点が垂直にニードルの先端部の下方に位置決めされる。
米国特許出願公開第2011/0279812号明細書 米国特許出願公開第2006/0109015号明細書
"Grating Couplers for Coupling between Optical Fibers and Nanophotonic Waveguides" (D. Taillaert et al, Japanese Journal of Applied Physics, Vol. 45, No. 8A, 2006, pages 6071-6077) "Test-station for flexible semiautomatic wafer-level silicon photonics testing" (J. De Coster et al, 21th IEEE European Test Symposium, ETS 2016, Amsterdam, Netherlands, May 23-27, 2016, IEEE 2016, ISBN 978-1-4673-9659-2)
本発明の課題は、コンタクトパッドの形式の電気インタフェースと、該電気インタフェースに対して固定的に配設されており特有の結合角度を有する光学偏向要素の形式の光学インタフェースとを備えた、ウェーハ上に配設された光電子チップを検査するための方法を見出すことであり、該方法は、電子チップを検査するための実証された方法に基づくものである。
前記課題は、コンタクトパッドの形式の電気インタフェースと、該電気インタフェースに対して固定的に配設されており光学偏向要素の形式の光学インタフェースとを備えた、ウェーハ上に配設された光電子チップ(オプトエレクトロニックチップ)を検査するための方法により解決される。この際、光学偏向要素は、特定の結合角度を有する。
この際、ウェーハは、直交座標系のx方向、y方向、z方向で位置調節可能であり且つz軸線の周りに回転可能である位置決めテーブルにより受容される。チップに対して割り当てられた電気インタフェースと光学インタフェースを有し且つ位置決めテーブルに対して位置調節可能で回転可能である接触モジュールが設けられている。
第1調整ステップにおいて、ウェーハは、ニードルの形式で接触モジュールに設けられている電気インタフェースが、第1調整位置において、垂直にチップのうちの第1チップのコンタクトパッドの中心点の上方に配置されているように、接触モジュールに対して送られる。この第1調整位置において接触モジュールは、Z方向でチップのうちの第1チップに対してニードルの自由長よりも大きくなるように調整間隔をもって配置されており、それによりニードルは、次の調整ステップの間、コンタクトパッドに対して接触することはない。
この第1調整位置から、更なる調整ステップにおいて、接触モジュールに設けられている光学インタフェースに対して光学偏向要素の相対的な位置合わせが行われる。コンタクトパッドは、次のように寸法決定されており、即ち更なる調整ステップで必要な調整移動量(調整動程)が、最終的な低下後にニードルがコンタクトパッドと接触状態になるような大きさであればよいように、寸法決定されている。
コンタクトパッドの大きさよりも小さいスキャンフィールド内で先ず位置決めテーブルは、第1調整位置に対してx方向とy方向で第2調整位置へ動かされる。その間には、接触モジュールの光学インタフェースの少なくとも1つと、光学偏向要素の少なくとも1つとを介し、光学信号が導かれる。第2調整位置は、この光学信号が最大強度で入力結合されるときにとられている。引き続きチップのうちの第1チップは、所定の送り移動量(送り動程)と、該当の光学偏向要素の結合角度とから調整移動量が計算された後に、その調整移動量を介し、xy方向で第3調整位置へ動かされる。
引き続き、位置決めテーブルは、接触モジュールに対し、z方向で所定の送り移動量をもって、ニードルが予め定められた押圧力でコンタクトパッドに接する光学的な作動間隔へ送られる。
光電子チップを検査するために、今や、それぞれ互いに割り当てられたインタフェースを介し、電気信号ないし光学信号が導かれる。
有利には、チップのうちの第1チップの第1調整位置と第2調整位置から得られる位置差は、オフセットとして保存され、そしてチップのうちの更なるチップが第1調整位置において接触モジュールに対して位置決めされた後に、チップのうちの更なるチップの調整のために利用される。
特にニードル先端部の摩耗を考慮するためには、ニードルが予め定められた押圧力でコンタクトパッドに接する光学的な作動間隔が監視され、押圧力の変化時には第3調整位置が修正されると有利である。
光学的な作動間隔の変化は、接触モジュールの使用期間にわたって長期的に検出されることにより、有利には、光学的な作動間隔が予め定められた最小間隔を下回る場合には、当該方法の実行のために接触モジュールのニードルを新しいニードルと交換することが可能である。
光学信号がそれぞれのインタフェースを入力結合時に有利にはくまなく照らすことにより、特に複数のチップの光学インタフェースの位置許容誤差は、互いに補償される。
それぞれ互いに割り当てられたインタフェースを介して導かれた光学信号が、入力結合時にそれらの放射強度のトップヘッド分布(Tophead-Verteilung)を有すると、更に有利である。
以下、図面を用いて実施例に基づき本発明を詳細に説明する。
接触モジュールに対して第1調整位置(基準ポジション)に配置されたチップを示す図である。 接触モジュールに対して第2調整位置に配置されたチップを示す図である。 接触モジュールに対して第3調整位置(光学結合の最大ポジション)に配置されたチップを示す図である。
本発明による方法では、コンタクトパッド1.1の形式の電気インタフェースと、該電気インタフェースに対して固定的に配設されており特定の結合角度αを有する例えばグレーティングカプラ又はミラーである光学偏向要素1.2の形式の光学インタフェースとを備えた、ウェーハ上に配設された光電子チップ1が検査される。特定の結合角度αは、光学信号ないしその主光線がチップ1に対する垂線と成す角度を表している。この角度は、典型的には0°よりも大きく25°よりも小さい。特定の結合角度αの通常の値は、例えば11.6°であり、チップの最終用途での結合のために使用され且つ対応の楔状研磨部を備えたグラスファイバに関する。
この際、従来技術の方法と同様にウェーハは、接触モジュール2に対して直交座標系のx方向、y方向、z方向で位置調節可能であり且つz軸線の周りに回転可能である位置決めテーブル3により受容される。接触モジュール2は、チップ1に対して割り当て可能な電気インタフェース2.1に加え、チップ1に対して割り当て可能な光学インタフェース2.2を有する。チップ1の電気インタフェースと光学インタフェースは、ウェーハ結合体において様々な技術を用い且つ様々な方法ステップで製造され、それによりチップ1の電気インタフェースと光学インタフェースは、それぞれ互いに位置許容誤差は確かに僅かであるが、電気インタフェースにより構成された配置位置は、光学インタフェースにより構成された配置位置に比べ、特に様々なウェーハに関し、比較的大きな許容誤差のずれを免れない。
第1調整ステップにおいて、ウェーハは、ニードル2.1の形式で接触モジュール2に設けられている電気インタフェースが、第1調整位置(基準ポジション)へ、垂直にチップのうちの第1チップ1(最初のチップ1)のコンタクトパッド1.1の中心点の上方に配置されるように、接触モジュール2に対して送られる。この調整中に接触モジュール2は、z方向でチップ1に対してニードル2.1の自由長lよりも大きくなるように調整間隔aを有し、それによりニードル2.1のニードル先端部とコンタクトパッド1.1との間が接触状態になることはない。図1aを参照。この際、ここでは単純明快さのために、他の図面でも同様に、y方向の調整の図示は省略されている。それに対応し、個々の調整ステップ中の調整移動量(調整動程)は、x方向の調整移動量としてのみ図示されている。
この第1調整ステップの手順は、有利には、実務から既知の固定のルーチンに従って行われる。この際、第1カメラが、ニードル先端部に焦点合わせをしてニードル2を測定し、第2カメラが、チップ1のコンタクトパッド1.1を測定する。両方のカメラは、予め所定の規格を介して互いに基準化されている。このことは、引き続き、コンタクトパッド1.1に関するニードル2の最適ポジション(基準ポジション)の正確な計算を可能にし、従ってチップ1に対する接触モジュール2の位置決めを可能にする。このことは、多くの場合、測定値の回帰(Regression)と外挿(Extrapolation)を介して行われる。それに加え、見つけられた各ニードル2に対し、コンタクトパッド1.1も対をなすものとして期待される。通常の場合、このルーチンにユーザが介入することはできない。また多くの場合、位置決めのための調整マークなどのような代替的な構造体を使用することもできない。それらのカメラを介し、xyポジション並びにz軸線の周りの回転状態が修正されるだけでなく、zポジションも検出される。
当業者には、互いのニードル先端部の位置許容誤差と、互いのコンタクトパッド1.1の中心点の位置許容誤差とが原因で、同時には、実際に全てのニードル先端部が正確にコンタクトパッド1.1の中心点の上方に配置できるわけではなく、最終的には、平均的なずれが最も少ないポジションへと調整が成されることは、明らかである。しかし互いの電気インタフェースの位置許容誤差は、チップ1の光学インタフェースの配置位置に対する電気インタフェースの配置位置の位置許容誤差と比較して無視できるほど小さく、このことの理由は、特には電気インタフェースと光学インタフェースが互いに異なる技術で製造されることにある。
1つのウェーハの全てのチップのための電気インタフェースの製造ないし光学インタフェースの製造は、それぞれ所定の方法手順で行われるので、1つのウェーハの個々のチップの電気インタフェースの配置位置と光学インタフェースの配置位置との間の位置ずれは、少なくともほぼ同じである。
チップ1の電気コンタクト部(コンタクトパッド1.1)の配置位置が接触モジュール2の電気コンタクト部(ニードル2.1)に対して位置合わせされた後には、接触モジュール2における光学インタフェース2.2に対するチップ1の光学インタフェースの実際のポジションは、様々な理由が原因で目標位置からずれている。図1aを参照。
つまり第1に、チップ1における光学インタフェースの位置は、それらの目標ポジションから、x方向、y方向、z方向、及びz方向の周りにおいて各ウェーハで統計的に変化してずれており、それに対し、x方向の周り及びy方向の周りのずれは、位置決めテーブル3の位置合わせにより、チップ1の位置固定、従ってウェーハの位置固定が行われた後は、変更できないものと想定することができる(系統的なずれ)。
第2に、接触モジュール2の統合的な構成部材である光学モジュールの組立て精度に依存し、接触モジュール2における光学インタフェース2.2の位置は、ニードル2.1に関して目標位置からずれている。このことは、x方向、y方向、z方向における位置ずれに限らず、z方向の周りの傾き、並びにx方向の周りの傾き、y方向の周りの傾きにも該当する。全ての6つのパラメータは、組立てに依存する系統的なずれである。
そして第3に、接触モジュール2の耐用年数にわたり、変化するずれが生じる。その原因は、機械的な損耗、従ってニードル先端部の形状変化、並びに起こり得る曲がりとその結果としてフィット具合の変化である。
カメラ測定を介し、位置決めテーブル3は、事実上、チップ/ウェーハに対する接触モジュール2全体のポジションを適切に再修正し、またそれと共にそれぞれの光学偏向要素の特有の結合角度、特にグレーティングカプラの特有の結合角度に基づき、チップ1における光学インタフェースの配置位置に対する接触モジュール2の光学インタフェース2.2の配置位置のポジションを変更する。
更なる調整ステップにおいて、今や、接触モジュール2に設けられている光学インタフェースに対し、第1チップ1の光学インタフェースの相対的な位置合わせが行われる。
接触モジュール2における電気インタフェースとしてのニードル2.1が、チップ1における電気インタフェースとしてのコンタクトパッド1.1の中心点に対して最適に位置合わせされていることから出発し、接触モジュール2における光学インタフェースに対してチップ1の光学インタフェースを調整するために、遊び空間が与えられており、この遊び空間は、コンタクトパッド1.1の大きさにより与えられており、なぜなら、電気信号ラインのためにはニードル先端部とコンタクトパッドの間に機械的なコンタクトがあることで十分なためである。
第1の更なる調整ステップでは、図1bにおいて第1調整移動量Δxにより記載されているように、コンタクトパッドの大きさよりも小さいスキャンフィールド内で位置決めテーブル3が第1調整位置に対してx方向とy方向で第2調整位置へ動かされることにより(ラスタスキャン)、チップ1と接触モジュール2の光学インタフェースの互いの相対的な位置合わせが行われる。その間には、接触モジュール2の光学インタフェースの少なくとも1つと、第1チップ1の光学インタフェースの少なくとも1つとを介し、光学信号が導かれる。第2調整位置は、この光学信号が最大強度で入力結合されるときにとられている。図1bを参照。
引き続き、位置決めテーブル3は、第2の更なる調整ステップにおいて、図1cにおいて第2調整移動量Δxにより記載されているように、x方向とy方向で第3調整位置へ動かされる。位置決めテーブル3が、接触モジュール2に対し、z方向で送り移動量Δzをもって、ニードルが予め定められた一定の押圧力でコンタクトパッドに接する光学的な作動間隔bへ送られる前に、第2調整位置から第3調整位置への調整移動量が、送り移動量Δzと、該当のグレーティングカプラの結合角度αとから計算される。このことは、光学的な作動間隔bがニードルの自由長lよりも小さく選択されることにより達成される。その差は、オーバトラベル又はオーバドライブとも呼ばれる。
オーバトラベルにより、コンタクトパッドとニードルのより確実な電気コンタクトが保証される(低い接触抵抗)。コンタクトパッドとニードルが最初に僅かに接触した後に、ウェーハは、更にz方向に数10μmだけ上方に移動される。それにより2つの事象が達成される。一方では、それによりコンタクトパッドに沿ってニードルが引っ掻き傷を強制的に付け、それにより酸化物表面を突き破り、再現可能な低抵抗のコンタクトが達成される。他方では、オーバトラベルにより、ニードルの一定の押圧力が生成され、なぜなら、ニードルは、追加的な調整移動量に基づき、それに対応してたわみ、コンタクトパッドに対して押圧力を及ぼすからである。この押圧力は、使用されるニードル型式により異なるが、大きさとしてはニードルごとにほぼ3gから始まるとしてよい。典型的にオーバトラベルは、MILの倍数で記載される(アメリカの1mil=1/1000インチ=0.0254mm)
ニードルの配置位置が光学インタフェースに対して固定位置を有する接触モジュールでは、オーバトラベルの値は、チップの最終的な調整の際に考慮される必要があり、それにより接触状態において、接触モジュールの光学インタフェースと、光学信号の最大の入力結合が与えられているチップとの間に、光学的な作動間隔が与えられていることが保証される。
光学的な作動間隔bを設定するために、チップは、第3調整位置にもたらされる。この第3調整位置では、最終的な調整状態が確立され、この調整状態では、チップと接触モジュールにおける電気インタフェースと光学インタフェースの双方ができるだけ最善の状態で互いに位置合わせされており、つまり光学信号フローの最善の測定可能性が与えられており(光学結合の最大ポジション)、この際、電気信号フローも与えられている。チップを試験するためには、引き続き、それぞれ互いに割り当てられたインタフェースを介し、電気信号ないし光学信号が導かれる。
第1調整位置(基準ポジション)から第3調整位置(光学結合の最大ポジション)への調整移動量(調整動程)は、オフセット(ずれ)を表し(図1cでは、Δx+Δx及びΔzとして図示されている)、このオフセットは、有利には保存され、このウェーハ上の全ての他のチップの調整時に同時に考慮される。つまり位置決めテーブルの基準ポジションは、このオフセット分だけ修正される。しかしこのことは、コンタクトパッド上でのまだ許容可能なニードルの対応の移動を前提としている。
この処理手順は、ウェーハごとに一回だけか、或いはまた比較的大きな間隔で実行されなくてはならない。
更に、時間に関し、このオフセット値(ずれ値)とその変化とを観察することができ、それによりニードルの損耗に関する情報と、損耗と関連するニードルの変化に関する情報とを提供することができる。
オフセットの決定の精度を高めるためには、ウェーハの全てのチップの試験の開始前に、ウェーハの複数のチップにおいてラスタスキャンを実行し、それらの結果を平均化することもできる。
必要とされるオーバトラベルは、ニードルの「減耗(Einlaufen)」が原因で又は損耗により、接触モジュールの耐用年数にわたり変化することになり、それにより作動間隔が減少される。
接触モジュールとチップの間に特定の光学的な結合特性を保証し(測定能力)且つ接触モジュールとチップの光学インタフェースの衝突を防止する(稼働中は数10μm~100μmの間隔)ために、光学的な作動間隔の直接的な監視は重要である。
そのために、接触モジュール内に固定的に組み込まれた間隔センサを使用することができ、例えば容量性の間隔センサを使用することができる。この間隔センサは、実際の光学的な作動間隔の管理を可能にする。所定のアクティブ制御と組み合わせることで、作動間隔は、z方向に位置決めテーブルを移動することによりアクティブに再調整することができ、必要に応じ、例えばオペレータの誤操作による衝突を回避するために、最小作動間隔の下回りに対してハードストップをプログラミングすることができる。
典型的に、ニードル先端部ポジションの変化は、接触モジュールの最初の稼働開始時に予想される(減耗特性)。このことは、第1チップの調整前の幾度ものコンタクトシミュレーションにより予め見越すことができ(プリエージング)、それにより設定すべきオフセットの値を減少させることができる。
グレーティングカプラにより具現化されたチップの全ての光学インタフェースは、通常は、同じ角度の大きさと同じ向きとを有する結合角度を有し、それにより光学的な作動間隔の変化Δbから、対応して全ての光学インタフェースのための最適の結合ポジションの同じ相対変化ΔXが得られる。
典型的には、光学的な作動間隔の変化Δbは、50μmよりも小さい範囲内にある。従って例えば10μmの光学的な作動間隔の変化と、xz面内の11.6°の結合角度αでは、x方向で2μmの最適の結合ポジションの変化Δxが得られるであろう。20μmの光学的な作動間隔Δbの変化では、x方向で4μmの最適の結合ポジションの変化Δxが得られるであろう。このことは、上述の修正により依然として対処することができ、つまりニードルが依然として十分に確実にコンタクトパッドに当たると想定して、位置決めテーブルがx方向で制御命令を介して再修正される。
チップを試験するためにそれぞれ互いに割り当てられたインタフェースを介して導かれた光学信号が、入力結合するインタフェースをそれぞれくまなく照らすと、調整ステップの精度に対する要求を減らすことができる。
有利には、光学信号は、入力結合するインタフェースに当たるときにそれらの放射強度のトップヘッド分布を有する。
1 チップ
1.1 コンタクトパッド
1.2 光学偏向要素
2 接触モジュール
2.1 ニードル
2.2 接触モジュールにおける光学インタフェース
3 位置決めテーブル
Δz 送り移動量
α 結合角度
a 調整間隔
b 光学的な作動間隔
l ニードルの自由長
Δx 第1調整移動量
Δx 第2調整移動量

Claims (6)

  1. コンタクトパッド(1.1)の形式の電気インタフェースと、前記電気インタフェースに対して固定的に配設されており特有の結合角度(α)を有する光学偏向要素(1.2)の形式の光学インタフェースとを備えた、ウェーハ上に配設された光電子チップ(1)を検査するための方法であって、
    前記ウェーハは、直交座標系のx方向、y方向、z方向で接触モジュール(2)に対して位置調節可能であり且つz軸線の周りに回転可能である位置決めテーブル(3)により受容され、前記接触モジュール(2)は、ニードル(2.1)の形式で前記コンタクトパッド(1.1)に割り当てられた電気インタフェースと、前記光学偏向要素(1.2)に割り当てられた光学インタフェース(2.2)とを有し、そして、
    第1調整ステップにおいて、前記ウェーハは、前記ニードル(2.1)が、第1調整位置において、垂直に前記チップ(1)のうちの第1チップの前記コンタクトパッド(1.1)の中心点の上方に配置されているように、前記接触モジュール(2)に対して送られ、但し前記接触モジュール(2)は、Z方向で前記チップ(1)のうちの前記第1チップに対して前記ニードル(2.1)の自由長(l)よりも大きくなるように調整間隔(a)を有し、
    更なる調整ステップにおいて、前記接触モジュール(2)に設けられている前記光学インタフェース(2.2)に対して前記光学偏向要素(1.2)の相対的な位置合わせが行われ、
    それから前記位置決めテーブル(3)は、前記接触モジュール(2)に対し、z方向で所定の送り移動量(Δz)をもって、前記ニードル(2.1)が予め定められた押圧力で前記コンタクトパッド(1.1)に接する光学的な作動間隔(b)へ送られ、そして、
    引き続き、それぞれ互いに割り当てられた前記インタフェースを介し、電気信号ないし光学信号が導かれる、前記方法において、
    前記コンタクトパッド(1.1)の大きさよりも小さいスキャンフィールド内で先ず前記位置決めテーブル(3)が前記第1調整位置に対してx方向とy方向で第2調整位置へ動かされることにより、前記接触モジュール(2)に設けられている前記光学インタフェース(2.2)に対する前記光学偏向要素(1.2)の相対的な位置合わせが行われ、その間には、前記接触モジュール(2)の前記光学インタフェース(2.2)の少なくとも1つと、前記光学偏向要素(1.2)の少なくとも1つとを介し、光学信号が導かれ、但し前記第2調整位置は、この光学信号が最大強度で入力結合されるときにとられており、
    引き続き前記チップ(1)のうちの前記第1チップは、所定の調整移動量を介し、xy方向で第3調整位置へ動かされ、但し前記調整移動量は、前記位置決めテーブル(3)が、前記接触モジュール(2)に対し、z方向で前記送り移動量(Δz)をもって前記光学的な作動間隔(b)へ送られる前に、前記送り移動量(Δz)と、該当の前記光学偏向要素(1.2)の前記結合角度(α)とから計算されたものであること、
    を特徴とする方法。
  2. 前記チップ(1)のうちの前記第1チップの前記第1調整位置と前記第2調整位置から得られる位置差が、オフセットとして保存され、そして前記チップ(1)のうちの更なるチップが第1調整位置において前記接触モジュール(2)に対して位置決めされた後に、前記チップ(1)のうちの更なるチップの調整のために利用されること、
    を特徴とする、請求項1に記載のウェーハ上に配設された光電子チップ(1)を検査するための方法。
  3. 前記ニードル(2.1)が予め定められた押圧力で前記コンタクトパッド(1.1)に接する前記光学的な作動間隔(b)が監視され、前記押圧力の変化時には前記第3調整位置が修正されること、
    を特徴とする、請求項1又は2に記載のウェーハ上に配設された光電子チップ(1)を検査するための方法。
  4. 前記光学的な作動間隔(b)の変化は、前記接触モジュール(2)の使用期間にわたって長期的に検出され、前記光学的な作動間隔(b)が予め定められた最小間隔を下回る場合には、当該方法の実行のために前記接触モジュール(2)の前記ニードル(2.1)は、新しいニードル(2.1)と交換されること、
    を特徴とする、請求項1~3のいずれか一項に記載のウェーハ上に配設された光電子チップ(1)を検査するための方法。
  5. それぞれ互いに割り当てられたインタフェースを介して導かれた前記光学信号は、これらのインタフェースの一方への入力結合時に当該インタフェースをくまなく照らすこと、
    を特徴とする、請求項1又は2に記載のウェーハ上に配設された光電子チップを検査するための方法。
  6. それぞれ互いに割り当てられたインタフェースを介して導かれた前記光学信号は、これらのインタフェースの一方への入力結合時にそれらの放射強度のトップヘッド分布を有すること、
    を特徴とする、請求項1又は2に記載のウェーハ上に配設された光電子チップ(1)を検査するための方法。

JP2022524230A 2019-10-25 2020-06-19 光電子チップ用のウェーハレベル検査方法 Active JP7509199B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019007516.1 2019-10-25
DE102019007516 2019-10-25
PCT/DE2020/100521 WO2021078318A1 (de) 2019-10-25 2020-06-19 Wafer-level-testverfahren für opto-elektronische chips

Publications (2)

Publication Number Publication Date
JP2022554205A true JP2022554205A (ja) 2022-12-28
JP7509199B2 JP7509199B2 (ja) 2024-07-02

Family

ID=71614659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022524230A Active JP7509199B2 (ja) 2019-10-25 2020-06-19 光電子チップ用のウェーハレベル検査方法

Country Status (4)

Country Link
US (1) US11906579B2 (ja)
EP (1) EP4049048A1 (ja)
JP (1) JP7509199B2 (ja)
WO (1) WO2021078318A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7499983B2 (ja) 2021-04-16 2024-06-14 イェノプティック オプティカル システムズ ゲーエムベーハー 光電子チップのためのウェハレベル試験方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021110102B4 (de) 2021-04-16 2024-05-23 Jenoptik Optical Systems Gmbh Wafer-Level-Testverfahren für opto-elektronische Chips

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098005A (ja) 1998-09-28 2000-04-07 Fujitsu Ltd 探針の寿命判定方法及びプローブ装置
JP2003202359A (ja) 2001-12-28 2003-07-18 Fujitsu Ltd 接触子の接触圧力制御装置
US6777964B2 (en) 2002-01-25 2004-08-17 Cascade Microtech, Inc. Probe station
US7378861B1 (en) 2003-04-07 2008-05-27 Luxtera, Inc. Optical alignment loops for the wafer-level testing of optical and optoelectronic chips
CA2558483C (en) * 2004-03-08 2015-01-06 Sioptical, Inc. Wafer-level opto-electronic testing apparatus and method
JP2005351807A (ja) * 2004-06-11 2005-12-22 Kawasaki Microelectronics Kk プローブカードおよびプローブカードの管理方法
US7348786B2 (en) 2004-08-31 2008-03-25 Georgia Tech Research Corporation Probe module for testing chips with electrical and optical input/output interconnects, methods of use, and methods of fabrication
JP5586238B2 (ja) 2010-01-08 2014-09-10 イェーノプティク アウトマティジールングステヒニーク ゲゼルシャフト ミット ベシュレンクテル ハフツング レーザビームを用いる被加工物の高ダイナミック3次元加工システム
JP5314634B2 (ja) 2010-05-17 2013-10-16 株式会社アドバンテスト 試験装置、試験方法、およびデバイスインターフェイス
US9040896B2 (en) 2011-07-01 2015-05-26 James Albert Walker Optoelectronic-device wafer probe and method therefor
JP2018005067A (ja) 2016-07-06 2018-01-11 日本電気株式会社 アライメント用光学測定素子及び該光学測定素子を用いた光プローブのアライメント方法
CN110998341B (zh) * 2017-08-07 2024-06-21 业纳光学系统有限公司 用于接触光电子芯片的对位置公差不敏感的接触模块
JP2019113329A (ja) 2017-12-21 2019-07-11 株式会社ニューフレアテクノロジー 変位計測装置及び電子ビーム検査装置
DE102018108283A1 (de) 2018-04-09 2019-10-10 Carl Zeiss Smt Gmbh Elektro-optische Leiterplatte zur Kontaktierung von photonischen integrierten Schaltungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7499983B2 (ja) 2021-04-16 2024-06-14 イェノプティック オプティカル システムズ ゲーエムベーハー 光電子チップのためのウェハレベル試験方法

Also Published As

Publication number Publication date
US20220397602A1 (en) 2022-12-15
US11906579B2 (en) 2024-02-20
EP4049048A1 (de) 2022-08-31
WO2021078318A1 (de) 2021-04-29
JP7509199B2 (ja) 2024-07-02

Similar Documents

Publication Publication Date Title
US11480495B2 (en) Position-tolerance-insensitive contacting module for contacting optoelectronic chips
KR101141014B1 (ko) 웨이퍼-레벨 광-전자 테스트 장치 및 방법
US5450203A (en) Method and apparatus for determining an objects position, topography and for imaging
JP4495919B2 (ja) プラナリゼーション装置
JP7509199B2 (ja) 光電子チップ用のウェーハレベル検査方法
US20120194211A1 (en) Optical device inspecting apparatus
KR20010039968A (ko) 프로브 방법 및 장치
CN112612082A (zh) 光探针、光探针阵列、检查系统以及检查方法
JP2868047B2 (ja) プローブ装置および集積回路検査装置
CN117203536B (zh) 光电芯片的晶圆级测试方法
CN117148099A (zh) 晶圆测试系统、晶圆测试方法以及晶圆
JP7499983B2 (ja) 光電子チップのためのウェハレベル試験方法
DE102021110102B4 (de) Wafer-Level-Testverfahren für opto-elektronische Chips
WO2020255190A1 (ja) 検査装置および方法
JPH0194631A (ja) ウエハプローバ
JP3129935B2 (ja) ウェーハ検査装置
US20230288475A1 (en) Contacting module for having a mounting plate for contacting optoelectronic chips
McLean et al. Practical considerations for high throughput wafer level tests of silicon-photonics integrated devices
JPH08110212A (ja) 電子部品用三次元測定装置
JPH0387039A (ja) プローブ装置
JP2015064327A (ja) プローブカード検査修正装置
JP2005106599A (ja) 走査型プローブ顕微鏡の誤測定検証方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240603

R150 Certificate of patent or registration of utility model

Ref document number: 7509199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150