JP2022550490A - 表示基板及び表示装置 - Google Patents

表示基板及び表示装置 Download PDF

Info

Publication number
JP2022550490A
JP2022550490A JP2019569392A JP2019569392A JP2022550490A JP 2022550490 A JP2022550490 A JP 2022550490A JP 2019569392 A JP2019569392 A JP 2019569392A JP 2019569392 A JP2019569392 A JP 2019569392A JP 2022550490 A JP2022550490 A JP 2022550490A
Authority
JP
Japan
Prior art keywords
base substrate
block
display substrate
layer
power cord
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019569392A
Other languages
English (en)
Other versions
JP7395359B2 (ja
Inventor
▲躍▼ ▲龍▼
▲ウェイ▼▲ユン▼ 黄
超 ▲曾▼
孟 李
耀 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2022550490A publication Critical patent/JP2022550490A/ja
Priority to JP2023200957A priority Critical patent/JP2024026201A/ja
Application granted granted Critical
Publication of JP7395359B2 publication Critical patent/JP7395359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本発明は、表示基板及び表示装置を開示し、表示技術分野に関する。当該表示基板は、ベース基板、複数の画素セル、少なくとも一つの第1の電源コード、ブロック構造、トランス構造、陰極層、及び第1の有機パターンを備える。少なくとも一つの第1の電源コードにおける、第1の部分に接近する第1の領域がトランス構造に接続する接続先と、ブロック構造との間の距離を比較的に大きく設置することによって、当該第1の電源コードの第1の部分に持込まれる水蒸気を低減することができ、ブロック構造における親水性材料を複数の画素セルに引込むことによって、表示基板の優良率を保証し、従って、表示基板の表示効果を確保する。

Description

本発明は、表示の技術分野に関し、特に表示基板及び表示装置に関する。
表示基板は、通常、ベース基板の表示領域に配列された複数の画素セル、各々の画素セルにプラス電源信号を提供する電源トレース(一般的にVDDトレースと称す)、及び表示基板の陰極層にマイナス電源信号を提供する電源トレース(一般的にVSSトレースと称す)を備える。電源トレースは、駆動チップ側から封止領域内に入る際、例えば、束縛領域から締切構造の画素セル側に接近する領域に入る際、つまり、締切構造が電源コードを通る部分(線入口)の附近にある際、水と酸素を引込むリスクがあるため、封止性能を向上させる必要がある。
本発明に提供される表示基板及び表示装置は、従来技術における表示基板の水と酸素浸食課題を改善することができる。その技術は下記の通りである。
一方、表示基板を提供し、前記表示基板は、
ベース基板と、
前記ベース基板に位置する、複数の画素セルと、
前記ベース基板に位置する、少なくとも一つの第1の電源コードと、
前記複数の画素セルを取り囲む、ブロック構造と、
対向する第1の側面及び第2の側面を備え、前記第1の側面が前記第2の側面より前記複数の画素セルに位置する、トランス構造と、
前記トランス構造の前記ベース基板から離れた片側に位置する、陰極層と、
前記トランス構造の前記ベース基板から離れた片側に位置する、第1の有機パターンと、を備え、
前記少なくとも一つの第1の電源コードは、第1の部分と第2の部分とを備え、前記第1の部分は、前記ブロック構造の前記複数の画素セルから離れた片側に位置され、電源信号を受信し、前記第2の部分は、前記トランス構造を介して前記陰極層に接続され、
前記第2の部分は、前記トランス構造に接続する第1の接続先と第2の接続先とを備え、前記第1の接続先と前記ブロック構造との間の距離は、前記第2の接続先と前記トランス構造との間の距離より大きい。
好ましくは、前記表示基板は、前記ブロック構造の前記複数の画素セルから離れた片側に位置する束縛領域を有し、
前記第1の接続先は、前記第2の接続先より前記束縛領域に位置する。
好ましくは、前記トランス構造の前記ベース基板における正投影は、第1の投影領域と第2の投影領域とを備え、前記第1の投影領域は、前記ブロック構造の前記ベース基板における正投影と重ならず、前記第2の投影領域は、前記ブロック構造の前記ベース基板における正投影と互いに重なる第1の重複領域を含み、
前記第1の投影領域は、前記第2の投影領域より前記第1の部分に位置する。
好ましくは、前記第1の有機パターンは、前記第2の側面の少なくとも一部を覆う。
好ましくは、前記第2の側面は、前記第1の有機パターンと前記ブロック構造により覆われた一部を備える。
好ましくは、前記トランス構造は、前記複数の画素セルを取り囲む環状構造である。
好ましくは、前記表示基板は、一端が前記ブロック構造の前記複数の画素セルから離れた片側に位置され、電源信号を受信し、他端が前記ブロック構造と前記複数の画素セルとの間に位置され、且つ前記トランス構造を介して前記陰極層に接続する少なくとも1つの第2の電源コードをさらに備え、
前記第1の有機パターンは、前記少なくとも1つの第2の電源コードの前記ベース基板における正投影と、互いに重なる第2の重複領域を含み、前記第2の重複領域は、前記ブロック構造の前記ベース基板における正投影と重ならない。
好ましくは、前記少なくとも一つの第2の電源コードの一端は、前記ブロック構造の前記複数の画素セルから離れた片側の中央部に位置する。
好ましくは、前記第2の重複領域は前記ブロック構造の前記ベース基板における正投影との間の距離は、距離閾値より大きい。
好ましくは、前記距離閾値は、80μm~150μmの範囲である。
好ましくは、前記表示基板は、前記複数の画素セルと前記ブロック構造との間に位置する行ドライバ領域をさらに備え、
前記少なくとも一つの第2の電源コードの前記ベース基板における正投影と前記行ドライバ領域との間の距離は、前記少なくとも1つの第1の電源コードの前記ベース基板における正投影と前記行ドライバ領域との間の距離より大きい。
好ましくは、前記表示基板は、
前記少なくとも1つの第1の電源コードを覆う不活性層をさらに備え、
前記不活性層にはさらに開口が設けられ、前記トランス構造の前記ベース基板に接近する片側は、前記開口を介して前記少なくとも1つの第1の電源コードに接続し、前記トランス構造の前記ベース基板から離れた片側は前記陰極層に接続する。
好ましくは、前記ブロック構造は、第1のブロックダムと第2のブロックダムとを備え、
前記第1のブロックダムは、前記第2のブロックダムに対して前記複数の画素セルから離れており、且つ前記第1のブロックダムの厚さは、前記第2のブロックダムの厚さより大きく、
前記第1のブロックダムは、前記ベース基板から離れる方向に沿って設けられた第1の平坦層パターン、第2の平坦層パターン、及び第2の有機パターンを備え、
前記第2のブロックダムは、前記ベース基板から離れる方向に沿って設けられた第3の平坦層パターンと、第3の有機パターンとを備え、
前記第2の平坦層パターンと前記第3の平坦層パターンは同じ材料を含み、前記第1の有機パターン、前記第2の有機パターン及び前記第3の有機パターンは同じ材料を含む。
好ましくは、前記ブロック構造は、第1のブロックダムと第2のブロックダムとを備え、
前記第1のブロックダムは、前記第2のブロックダムに対して前記複数の画素セルから離れており、且つ前記第1のブロックダムの厚さは、前記第2のブロックダムの厚さより大きく、
前記第1のブロックダムは、前記ベース基板から離れる方向に沿って、順次に積層して設けられた平坦層パターン、及び第2の有機パターンを備え、
前記第2のブロックダムは、前記ベース基板に設けられた第3の有機パターンを備え、
前記第1の有機パターン、前記第2の有機パターン及び前記第3の有機パターンは同じ材料を含む。
好ましくは、前記第1のブロックダムは、前記第2の有機パターンの前記ベース基板から離れた片側に設けられた第4の有機パターンをさらに備え、
前記第2のブロックダムは、前記第3の有機パターンの前記ベース基板から離れた片側に設けられた第5の有機パターンをさらに備え、
前記第4の有機パターンと前記第5の有機パターンは同じ材料を採用する。
好ましくは、前記ブロック構造は、第1のブロックダムと第2のブロックダムとを備え、
前記第1のブロックダムは、前記第2のブロックバムに対して、前記複数の画素セルから離れており、且つ前記第1のブロックダムの厚さは、前記第2のブロックダムの厚さより大きく、
前記第1の有機パターンは、前記第2のブロックダムに直接接触する部分を備える。
好ましくは、前記第1の電源コードは、前記複数の画素セルが所在する領域を取り囲むストレートエッジ部分と弧状部分とを備え、
前記第1の有機パターンにおいて、前記第2のブロックダムに直接接触する部分の前記ベース基板における正投影は、前記弧状部分の前記ベース基板における正投影の内側に位置する。
好ましくは、前記第1の電源コードの第2の部分は、前記複数の画素セルが所在する領域を取り囲むストレートエッジ部分と弧状部分とを備える。
前記第1のブロックダムは第1の環状で、前記第2のブロックダムは第2の環状であり、
前記第1の有機パターンは、前記第3の有機パターンにおける一部パターンと第3の環状に囲まれて、前記第3の環状の前記ベース基板における正投影は、前記第2の環状の前記ベース基板における正投影の内側に位置し、前記第2の環状の前記ベース基板における正投影は、前記第1の環状の前記ベース基板における正投影の内側に位置し、
前記第3の環状は前記複数の画素セルを取り囲む。
好ましくは、前記少なくとも1つの第1の電源コードは第1の金属層を備え、前記表示基板は、前記第1の金属層の前記ベース基板から離れた片側に位置する補助金属層をさらに備え、
前記補助金属層の前記第1の金属層から離れた片側は、前記トランス構造に接触する。
好ましくは、前記表示基板における、前記第1の金属層、不活性層、第1の平坦層パターン、前記補助金属層、第2の平坦層パターン、及び前記第1の有機パターンは、前記ベース基板から離れる方向に沿って積層して設けられた。
好ましくは、前記少なくとも1つの第1の電源コードは、前記ベース基板から離れる方向に沿って設けられた第1の金属層と第2の金属層とを備え、
前記第2の金属層の前記第1の金属層から離れた片側は、前記トランス構造に接触する。
好ましくは、前記表示基板における、前記第1の金属層、第1の平坦層パターン、前記第2の金属層、不活性層、第2の平坦層パターン、及び前記第1の有機パターンは、前記ベース基板から離れる方向に沿って積層して設けられた。
好ましくは、前記少なくとも1つの第1の電源コードの第1の部分が、前記ブロック構造の前記複数の画素セルから離れた一端に位置する側面には、複数の歯状の突起構造が形成されている。
好ましくは、前記突起構造の前記ベース基板における正投影は、前記ブロック構造の前記ベース基板における正投影と重ならない。
好ましくは、前記表示基板は、前記第1の電源コードの前記ベース基板から離れた片側に位置し、前記ブロック構造により囲まれた領域を覆う封止膜層をさらに備える。
好ましくは、前記表示基板は、前記ベース基板に位置し、前記画素セルにおけるトランジスターに電気接続される、複数の第3の電源コードをさらに備える。
好ましくは、前記複数の第3の電源コードにおいて、少なくとも1つの前記第3の電源コードの前記ベース基板における正投影は、前記第1の電源コードの前記ベース基板における正投影と隣り合い、
前記複数の第3の電源コードの前記ベース基板における正投影は、前記トランス構造の前記ベース基板における正投影と重複領域が存在し、且つ前記重複領域内において、前記複数の第3の電源コードと前記トランス構造との間には不活性層が設けられた。
他の一方、表示装置を提供し、前記表示装置は、上記に記載された表示基板を備える。
本発明にて提供される技術は、少なくとも以下の有益効果をもたらす。
本開示の実施例では表示基板及び表示装置を提供しており、当該表示基板は、ベース基板、複数の画素セル、少なくとも1つの第1の電源コード、ブロック構造、トランス構造、陰極層、及び第1の有機パターンを備える。少なくとも1つの第1の電源コードにおける第1の部分に接近する第1の接続先と、ブロック構造との間の距離を比較的に大きく設置することによって、当該第1の電源コートの第1の部分により持込まれる水蒸気を低減することができ、ブロック構造における親水性材料を複数の画素セルに引込むことによって、表示基板の優良率を保証し、従って、表示基板の表示効果を確保する。
本発明の実施例における技術をより明確に説明するために、以下、実施例の説明にて使用する必要がある図面に対して簡単に紹介する。自明なことは、以下の説明における図面は本発明の一部の実施例のみであって、当業者にとって、創意工夫を付しなくても、これらの図面に基づいて他の図面を獲得することができる。
本開示の実施例にて提供される表示基板構造の模式図である。 図1に示された表示基板のBB方向に沿う断面図である。 図1に示された表示基板の局部構造の模式図である。 本開示の実施例にて提供される他の1つの表示基板構造の模式図である。 本開示の実施例にて提供される表示基板の局部構造の模式図である。 本開示の実施例にて提供される又1つの表示基板構造の模式図である。 本開示の実施例にて提供される他の1つの表示基板の局部構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供される又1つの表示基板の局部構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板の局部構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板の局部構造の模式図である。 図1に示された表示基板のCC方向に沿う断面図である。 本開示の実施例にて提供されるさらに1つの表示基板の局部構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。 本開示の実施例にて提供される表示基板の製造方法のフローチャートである。
本発明の目的、技術及び利点をより明確にするため、以下、図面を結合して本発明の実施の形態をさらに詳細に説明する。
従来技術において、電源トレースが封止領域の外部から封止領域に入ることによる水と酸素のリスクを低減するために、通常、封止領域に入る電源トレースの数量を減らしている。これは、電源トレースの電気信号の伝送をさらに保証するためである。例えば、陰極VSSトレースと陰極の電気連結を保証するために、VSSトレースの一端が封止領域に入った後、例えば、締切構造(ブロック構造)に入った後、ベース基板の封止領域内に位置するトランス構造を介して陰極層に接続する必要がある。しかし、発明者は、このように、導電金属構造のようなトランス構造を増加することは、陰極と陰極電源コードのボンディング効果を向上させるが、トランス構造の設置により、その側面にはエッチング欠陥が存在する可能性があり、これも線入口の付近に水と酸素浸食のリスクを増加させる。
図1は、本開示の実施例にて提供される表示基板構造の模式図である。図2は、図1に示された表示基板のBB方向に沿う断面図である。当該表示基板は、折り畳み可能なフレキシブルパネルである。図1と図2を結合すると分かるように、当該表示基板は、ベース基板001、複数の画素セル002、少なくとも1つの第1の電源コード003、ブロック構造004、トランス構造005、陰極層006、及び第1の有機パターン007を備える。当該複数の画素セル002はベース基板001に位置する。例示の図1には1つの第1の電源コード003が示されている。
そのうち、当該少なくとも1つの第1の電源コード003はベース基板001に位置する。当該ブロック構造(締切構造)004は、複数の画素セル002を取り囲む。当該トランス構造005は、対向する第1の側面005aと第2の側面005bを備え、当該第1の側面005aは、第2の側面005bよりも複数の画素セル002に位置する。当該陰極層006は、トランス構造005のベース基板001から離れた片側に位置する。第1の有機パターン007は、トランス構造005のベース基板001から離れた片側に位置する。
図1を参照すると分かるように、当該少なくとも1つの第1の電源コード003は、第1の部分0031と第2の部分0032とを備え、当該第1の部分0031は、トランス構造004の複数の画素セル002から離れた片側に位置され、電源信号を受信する。例えば、当該第1の部分0031は駆動チップに接続され、当該駆動チップが提供する電源信号を受信する。当該第2の部分0032は、トランス構造005を介して陰極層006に接続する。
図3は、図1に示された表示基板の局部構造の模式図である。図1と図3を参照すると、当該第2の部分0032は、トランス構造005に接続する第1の接続先0032aと第2の接続先0032bとを備え、当該第1の接続先0032aとブロック構造004との間の距離は、第2の接続先0032bとブロック構造004との間の距離より大きい。つまり、当該少なくとも1つの第1の電源コード003の第2の部分0032の第1の接続先0032aは、ブロック構造004に接触せず、例えば、当該第1の接続先0032aのベース基板001における正投影は、ブロック構造004のベース基板001における正投影と重ならず、第2の接続先0032bは、ブロック構造004により覆われた領域内に位置し、例えば、第2の接続先0032bはブロック構造004に接触する。第1の電源コード003とトランス構造005の位置関係を明確に指し示すために、図1では陰極層006を示していない。
本開示の実施例において、第1の部分0031に接近する第1の接続先0032aと、ブロック構造004との間の距離を比較的に大きくすることによって、当該少なくとも1つの第1の電源コード003の第1の部分0031における水蒸気を低減し、ブロック構造004の親水性材料を複数の画素セル002に引込むことによって、表示基板の優良率を保証した。
また、第2の接続先0032bは、第1の接続先0032aに対して第1の部分0031から離れているため、水蒸気の進入トレースは比較的に長い。従って、当該第2の接続先0032bとブロック構造004との間の距離を比較的に小さく設置しても、当該第1の電源コード003の第1の部分0031における水蒸気は、複数の画素セル002に引込まれない。且つ、第2の接続先0032bと、ブロック構造004との間の距離を比較的に小さく設置することによって、当該トランス構造005とブロック構造004が占用するベース基板001の面積を低減し、狭いベゼルの表示基板を容易に実現できる。
そのうち、当該第1の接続先0032aと第2の接続先0032bにおける各々の接続先は、第1の電源コード003の第2の部分0032において、トランス構造005に接触する部分を指す。本開示の実施例において、第2の部分0032において、トランス構造005に直接接触する部分を指すことができる。当該2つの接続先の形状は、第2の部分0032が、トランス構造005のベース基板001における正投影と重なる領域の形状と略同じである。
上記をまとめると、本開示の実施例では表示基板を提供している。当該表示基板は、ベース基板、複数の画素セル、少なくとも1つの第1の電源コード、ブロック構造、トランス構造、陰極層、及び第1の有機パターンを備える。少なくとも1つの第1の電源コードの第1の部分に接近する第1の接続先と、ブロック構造との間の距離を比較的に大きく設置することによって、当該第1の電源コードの第1の部分が持込む水蒸気を低減することができ、ブロック構造の親水性材料を複数の画素セルに引込むことによって、表示基板の優良率を保証し、従って、表示基板の表示効果を確保した。
好ましくは、図1に示すように、当該表示基板は、ブロック構造004の当該複数の画素セル002から離れた片側に位置する束縛領域00aをさらに備える。第1の接続先0032aは、第2の接続先0032bより当該束縛領域00bに位置する。そのうち、より位置することは、第1の接続先0032aにおける各々の点と束縛領域00bとの間の距離の最小値が、第2の接続先0032bにおける各々の点と束縛領域00bとの間の距離の最小値より大きいことを指す。
なお、本開示の実施例において、複数の画素セル002のベース基板001における正投影が所在する領域は、表示基板の有効な表示領域(active area、AA)である。従って、当該ブロック構造004は、当該AAゾーンを取り囲んで設置されることができる。当該陰極層006は、AAゾーン全体を覆うことができる。
好ましくは、本開示の実施例において、陰極層006のベース基板001における正投影は、複数の画素セル002のベース基板001における正投影を覆うことができ、且つ当該陰極層006のベース基板001における正投影は、当該ブロック構造004により囲まれた領域のベース基板001における正投影の内側に位置する。
図4は、本開示の実施例にて提供される他の1つの表示基板構造の模式図である。図5は、本開示の実施例にて提供される表示基板の局部構造の模式図である。図4と図5を参照すると分かるように、トランス構造005のベース基板001における正投影は、第1の投影領域005cと第2の投影領域005dとを備える。図1を結合すると分かるように、第1の投影領域005cは、第2の投影領域005dに対して第1の部分0031に接近する。第1の投影領域005cは、ブロック構造004のベース基板001における正投影と重ならない。第2の投影領域005dは、ブロック構造004のベース基板001における正投影と、互いに重なる第1の重複領域00bを備える。
ブロック構造004を作る有機材料は親水性材料であるため、トランス構造005のベース基板001における正投影の第1の投影領域005cは、ブロック構造004のベース基板001における正投影と重ならないことにより、第1の部分0031の水蒸気は、トランス構造005に覆われている親水性材料を通じて複数の画素セル002に入ることができず、表示基板の表示効果をさらに保証する。
好ましくは、トランス構造005において、第1の電源コード003にボンディングするボンディング先の幅を比較的に広くすることによって、当該トランス構造005が第1の電源コード003に接触する抵抗をできるだけ小さくするように保証する。そのうち、図5を参照すると、当該ボンディング先のベース基板001における正投影は、即ち、第1の投影領域005cと、第1の電源コード003のベース基板001における正投影の重複領域である。当該トランス構造005のボンディング先から離れた部分の幅を比較的に狭くすることによって、当該トランス構造005のベース基板001に接近する片側に設置された、他の信号ラインに対する容量結合の影響を低減することができ、例えば、データ線に対する容量結合の影響を低減することができる。
本開示の実施例において、トランス構造005の第2の側面005bはブロック構造004によって覆われる。つまり、第2の投影領域005dのトランス構造005の第2の側面005bは、ブロック構造004によって覆われる。
トランス構造005の第2の側面005bをブロック構造004で覆うことによって、当該トランス構造005とブロック構造004が占用するベース基板001の面積を低減し、狭いベゼルの表示基板を容易に実現できる。また、トランス構造005の第2の投影領域005dは、少なくとも1つの第1の電源コード003の第1の部分0031との間との距離が比較的に遠く、第1の線入口00c位置から離れており、水蒸気が入るルートは比較的に長い。従って、トランス結合005の第2の側面005bがブロック構造004にて覆われても、水蒸気は画素セル002に入らない。そのうち、図6を参照すると、ブロック構造004において、電源コードを通る部分は線入口(ポート口)と称し、例えば、第1の電源コード003を通る部分は第1の線入り口00cと称す。
図1と図4を参照すると、トランス構造005は複数の画素セル002を取り囲んだ環状構造で、これによって、陰極層006は当該トランス構造005を介して少なくとも1つの第1の電源コード003に接続しやすくなり、当該表示基板の画素セル002に提供する電源信号の電位の均一性を保証し、表示効果は比較的に良い。
図1を参照すると、当該表示基板は、少なくとも1つの第2の電源コード008をさらに備える。当該少なくとも1つの第2の電源コード008は、一端008aがブロック構造004の複数の画素セル002から離れた片側に位置され、電源信号を受信し、他の一端008bがブロック構造004と複数の画素セル002との間に位置し、且つ、トランス構造005を介して陰極層006に接続し、これによって、第2の電源コード008は陰極層006に電源信号を提供する。
本開示の実施例において、各々の第2の電源コード008は、一端008aがブロック構造004により囲まれた領域の外側に位置し、他端がブロック構造004により囲まれた領域の内側に位置する。つまり、各々の第2の電源コード008は、ブロック構造004を通って当該ブロック構造004により囲まれた領域の内側に入る。そのうち、第2の電源コード008を通る部分は第2の線入口00dと称す。
例示の図1には2つの第2の電源コード008が示されており、各々の第2の電源コード008は、一端008aが駆動チップに接続され、当該駆動チップが提供する電源信号を受信する。
図1~図4を結合すると分かるように、第1の有機パターン007は、トランス構造005の第2の側面005bの少なくとも一部を覆い、且つ第1の有機パターン007は、少なくとも1つの第2の電源コード008のベース基板001における正投影と、互いに重なる第2の重複領域00eを備え、当該第2の重複領域00eは、ブロック構造004のベース基板001における正投影と重ならない。
第1の有機パターン007でトランス構造005の第2の側面005bの少なくとも一部を覆うことによって、トランス構造005の第2の側面005bが、エッチング欠陥により水蒸気又は酸素腐食されるリスクを低下し、当該トランス構造005が有効的に第1の電源コード003からの電源信号の伝送を保証することができる。また、第1の有機パターン007を作る有機材料は一般的に親水性材料であるため、第2の重複領域00eは、ブロック構造004のベース基板における正投影と重ならず、第1の有機パターン007をブロック構造004と距離を置いて設置ようにして、第2の電源コード008の電源信号を受信する一端008aにより持込まれる水蒸気が、ブロック構造004と第1の有機パターン007を介して、画素セル002に引込まれることを低下し、表示基板の優良率を保証した。
図1を参照すると分かるように、当該少なくとも1つの第2の電源コード008は、一端008aがブロック構造004の複数の画素セル002から離れた片側の中央部、例えば、束縛領域00aの中央部に位置する。
そのうち、当該中央部は、ベース基板の縦軸線Xが所在する領域であり、当該縦軸線Xはベース基板001上のデータ線に並行する軸線である。当該縦軸線Xと表示基板の1つの側辺との間の距離は、当該縦軸線Xと表示基板の他の1つの側辺との間の距離と略同じである。当該1つの側辺と他の1つの側辺は、いずれもデータ線の延長方向に略平行する。例示のように、当該表示基板において、データ線の延長方向とほぼ並行する2つの側辺のうちのいずれか1つの側辺は、例えば、データ線の延長方向との角度は0~10度の範囲である。
なお、本開示の実施例において、「略」は15%以内の誤差範囲が許容できることを指す。例えば、距離が「略」同じ等は、両者の距離の偏差が15%を超えず、延長方向と「略並行する」ことは、両者の延長方向の角度が0~30度の間、例えば、0~10度、0~15度等であることを指す。形状は「略」同じと言うことは、両者の形状は同一類型、例えば、矩形、折れ線型、弧形、ストライブ状、「L」字状等であること、面積は「略」同じと言うことは、両者の面積の偏差が15%を超えないことを指す。
例示のように、図1を参照すると、当該表示基板は、2つの第2の電源コード008を備える。当該2つの第2の電源コード008は、ブロック構造004の複数の画素セル002から離れた片側の中央部に隣り合って配置される。または、当該2つの第2の電源コード008は、当該ベース基板の縦軸線Xを軸として対称的に距離を置いて、ブロック構造004の複数の画素セル002から離れた片側の中央部に配置される。本開示の実施例では、当該第2の電源コード008の設置位置に対して限定しない。
当該2つの第2の電源コード008が、ブロック構造004の複数の画素セル002から離れた片側の中央部に、隣り合って配置される場合、当該2つの第2の電源コード008は一体構造であっても良い。
例示のように、当該2つの第2の電源コード008が一体構造である場合、つまり、第2の電源コード008が1つである場合、第1の電源コード008は、一端008aがブロック構造004の複数の画素セル002から離れた片側の中央部、例えば、束縛領域00aの中央部に位置し、第2の電源コード008の一端008aから縦軸線Xまでの距離は、当該第2の電源コード008の一端008aから表示基板上の縦軸線Xに略並行する、2つの側辺中のいずれか1つの側辺までの距離より小さい。
なお、本開示の実施例にて提供される表示基板が折り畳み可能なパネルである場合、当該折り畳み可能なパネルの折れ線は、当該縦軸線Xに垂直する。例えば、当該折り畳みパネルの折れ線は、当該縦軸線Xの垂直線であっても良い。
本開示の実施例において、第1の電源コード003は2つの第1の部分0031を備える。当該2つの第1の部分0031は、ベース基板001の縦軸線Xを軸として略対称的に、ブロック構造004の複数の画素セル002から離れた片側のエッジ部に設置される。
本開示の実施例において、第1の電源コード003は2つの第1の部分0031を備える。例えば、当該2つの第1の部分0031は、縦軸線Xの両側、例えば、束縛領域00aの両側に位置する。
本開示の実施例において、第1の電源コード003は2つの第1の部分0031を備える。例えば、当該2つの第1の部分0031の第1の線入口00c付近における部位は、表示基板の両側に位置し、また、例えば、それぞれ、縦軸線Xに並行する2つの側辺に接近する。
本開示の実施例において、中央部に位置する第2の電源コード008と、エッジ部に位置する第1の電源コード003を通じて、同時に当該表示基板中の陰極層006に電源信号を提供することによって、電圧の降下による異なる領域の、陰極層006に負荷される電源信号の電位差が比較的に大きい問題を緩和し、陰極層の006の長距離の均一性(long range unifinity,LRU)が比較的に良く、表示効果も比較的に良い。
本開示の実施例において、中央部に位置する第2の電源コード008と、エッジ部に位置する第1の電源コード003は、いずれも当該表示基板における陰極層006に電源信号を提供する。また、中央部の第2の電源コード008を増加しても、本開示の実施例における、第2の電源コード008の設計により、水と酸素の浸食をうまく低減し、良好な封止性能を保証することができる。
なお、比較的にサイズの大きい表示基板に対して、より多くの第2の電源コード008を設置することができ、より多くの第2の電源コード008で当該陰極層006に電源信号を提供することによって、陰極層006の各々領域における電位の均一性を確保し、表示基板の表示効果は比較的に良い。
さらになお、本開示の実施例において、当該第1の電源コード003と第2の電源コード008は、いずれも陰極層006に電源信号を提供するため、当該第1の電源コード003と第2の電源コード008は、VSS電源コードまたはVSSトレースと称すこともできる。
本開示の実施例において、図2では、第1の電源コード003がブロック構造004により囲まれた領域内に入った一部の断面図を示している。第2の電源コード008がブロック構造004により囲まれた領域内に入った一部のレベル構造は、第1の電源コード003と同じである。図2を参照すると分かるように、第1の有機パターン007は、少なくとも1つの第2の電源コード008のベース基板001における正投影と互いに重なる第2の重複領域00eと、ブロック構造004の当該ベース基板001における正投影との間の距離dは、距離閾値より大きい。そのうち、当該距離閾値は80μm~150μm範囲で、例えば、90μm、100μm、110μm、120μm、130μm、140μm等である。つまり、当該第2の重複領域00eとブロック構造004との間には所定の距離が設けられる。これにより、第2の電源コード008の第2の線入口00dの付近において、第1の有機パターン007がブロック構造004に直接接触することを回避することによって、水蒸気が当該第1の有機パターン007を介して画素セル002に引込まれることを低下し、封止効果を保証した。そのうち、当該距離閾値は、予め実験を通じて確定された、水蒸気が画素セル002に入ることを回避できる閾値である。つまり、第2の重複領域00eとブロック構造004との間の距離が当該距離閾値より大きい場合、水蒸気は当該表示基板中の画素セル002に入りにくくなる。
そのうち、当該距離閾値は、予め実験を通じて確定された、水蒸気が画素セル002に入ることを回避できる閾値である。つまり、第2の重複領域00eとブロック構造004との間の距離が、当該距離閾値より大きい場合、水蒸気は当該表示基板中の画素セル002に入りにくくなる。
図4を参照すると分かるように、当該表示基板は、複数の画素セル002とブロック構造004との間に位置する行駆動領域00fをさらに備える。少なくとも1つの第2の電源コード008のベース基板001における正投影と、行駆動領域00fとの間の距離は、少なくとも1つの第1の電源コード003のベース基板における正投影と、行駆動領域00fとの間の距離より大きい。例えば、中央部に位置する少なくとも1つの第2の電源コード008は、少なくとも1つの第1の電源コード003よりも、行駆動領域00fとの間の距離が更なる遠い。トランス構造005とブロック構造の位置関係を明確に指し示すために、図4では、第1の電源コード003、第2の電源コード008及び陰極層006を示していない。
また、各々の第2の電源コード008における各点と、行駆動領域00fとの間の距離の最小値は、当該いずれか1つの第1の電源コード003における各点と、行駆動領域00fとの間の距離の最小値より大きいと、理解することができる。例えば、図6を参照すると、当該少なくとも1つの第2の電源コード008におけるa1点と、行駆動領域00fとの間の距離h1は、当該少なくとも1つの第1の電源コード003におけるb1点と、行駆動領域00fとの間の距離h2より大きい。
そのうち、当該行駆動領域00fには、複数のカスケードのシフトレジスタユニットが設置され、当該複数のカスケードのシフトレジスタユニットは、各々行の画素セル002を駆動する。
例示の図4と図6に示すように、当該表示基板は2つの行駆動領域00fを備え、当該2つの行駆動領域00fは、ベース基板001の縦軸線Xを軸として、対称的に複数の画素セル002の両側に設置される。
本開示の実施例において、図2を参照すると、表示基板は、不活性層009をさらに備え、当該不活性層009は少なくとも1つの第1の電源コード003を覆う。図7は、本開示の実施例にて提供される他の1つの表示基板の局部構造の模式図である。当該不活性層009には、開口009aがさらに設けられ、トランス構造005のベース基板001に接近した片側は、当該開口009aを介して、少なくとも1つの第1の電源コード003に接続され、トランス構造005のベース基板001から離れた片側は、陰極層006に接続する。そのうち、図7に示される009aは不活性層009に設けた開口である。つまり、図7において、開口009aが所在する領域以外の余りの領域には、いずれも不活性層009が覆われる。
表示基板の製造過程において、当該少なくとも1つの第1の電源コード003は、水蒸気または酸素に腐食されやすいため、少なくとも1つの第1の電源コード003に不活性層009を覆うことによって、継続して他の膜層を形成する際、当該少なくとも1つの第1の電源コード003が水蒸気または酸素により腐食されないように保証し、当該少なくとも1つの第1の電源コード003が陰極層006に電源信号を提供することを保証し、表示基板の表示効果を確保する。
本開示の実施例において、不活性層009における開口は、ビアホールまたはスロットであってもよく、これに対して、本開示の実施例では限定しない。当該不活性層009を作る材料は、SiNx(窒化ケイ素)、SiOx(酸化ケイ素)及びSiOxNy(オキシ窒化ケイ素)など、1つまたは複数の無機酸化物を含む。本開示の実施例では、当該不活性層009を作る材料に対して限定しない。
なお、本開示の実施例において、当該不活性層009は、当該少なくとも1つの第2の電源コード008をさらに覆うことによって、当該少なくとも1つの第2の電源コード008が水蒸気または酸素により腐食されないように保証し、表示基板の表示効果を確保した。
本開示の実施例において、図1、図4及び図6を参照すると、ブロック構造004は、複数の画素セル002を取り囲んだ環状構造で、表示基板において、当該ブロック構造004により囲まれた領域内に位置する有機層のオーバーフローをブロックする。図1~図7を結合すると、当該ブロック構造004は、第1のブロックダム0041と第2のブロックダム0042とを備える。当該第1のブロックダム0041は、当該第2のブロックダム0042に対して、当該複数の画素セル002から離れており、且つ当該第1のブロックダム0041の厚さは、当該第2のブロックダム0042の厚さより大きい。
2つのブロックダムを設置し、且つ複数の画素セル002から離れた第1のブロックダム0041の厚さが、複数の画素セル002に接近する第2のブロックダム0042の厚さより大きいことによって、当該ブロック構造004により囲まれた領域内に位置する有機層のオーバーフローをさらに防止することができる。当然、当該ブロック構造004は1つのブロックダム、または2つ以上のブロックダムをさらに備えることができ、本開示の実施例ではこれに対して限定しない。
1つの好ましい実現方法として、図8は、本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。図8を参照すると分かるように、第1のブロックダム0041は、ベース基板001から離れる方向に沿って設置された第1の平坦層パターン010、第2の平坦層パターン011、及び第2の有機パターン012を備える。当該第2のブロックダム0042は、ベース基板001から離れる方向に沿って設置された第3の平坦層パターン013、及び第3の有機パターン014を備える。
そのうち、第2の平坦層パターン011と第3の平坦層パターン013は同じ材料を含み、第1の有機パターン007、第2の有機パターン012と第3の有機パターン014は同じ材料を含む。例えば、第2の平坦層パターン011と第3の平坦層パターン013は同じ材料を採用し、且つ同じパターン工程にて作られ、第1の有機パターン007、第2の有機パターン012と第3の有機パターン014は同じ材料を採用し、且つ同じパターン工程にて作られる。
本開示の実施例において、第1の平坦層パターン010は第1の平坦層に属し、第2の平坦層パターン011と第3の平坦層パターン013は第2の平坦層に属し、第1の有機パターン007、第2の有機パターン012と第3の有機パターン014は第1の有機層に属し、当該第1の有機層は画素定義層(pixel definition layer,PDL)である。
好ましくは、当該第1の平坦層、第2の平坦層、及び第1の有機層を作る材料は、樹脂等の有機材料を含む。本開示の実施例ではこれに対して限定しない。
他の1つの好ましい実現方法として、図2を参照すると、第1のブロックダム0041は、ベース基板001から離れる方向に沿って順次に積層して設置された平坦層パターン015、及び第2の有機パターン012を含む。第2のブロックダム0042は、ベース基板001に設置された第3の有機パターン014を含む。
そのうち、第1の有機パターン007、第2の有機パターン012と第3の有機パターン014は同じ材料を含む。例えば、第1の有機パターン007、第2の有機パターン012と第3の有機パターン014は同じ材料を採用し、且つ同じパターン工程にて作られる。
本開示の実施例において、平坦層パターン015は平坦層に属し、第1の有機パターン007、第2の有機パターン012、及び第3の有機パターン014は第1の有機層に属する。
好ましくは、当該平坦層を作る材料は、樹脂等の有機材料を含む。本開示の実施例ではこれに対して限定しない。
なお、図7に示される開口015aは、平坦層パターン015が覆われていない領域であり、例えば、図7に示す領域において、ベース基板001における開口015aが所在する領域以外の他の領域には、いずれも平坦層パターン015が覆われている。図7から分かるように、当該平坦パターン015は、第1の電源コード003のブロック構造004により囲まれた領域内に位置する一部の境界を覆う。
図2と図7を結合すると、少なくとも1つの第1の電源コード003のベース基板001における正投影と、第1の投影領域005cのオーバーラップ領域に対して、不活性層009の開口009aのベース基板001における正投影と、当該オーバーラップ領域の重複領域は、平坦層パターン015の開口015aのベース基板001における正投影と当該オーバーラップ領域の重複領域を覆う。つまり、当該オーバーラップ領域内において、不活性層009の開口009aのサイズは、平坦層パターン015の開口015aのサイズより大きい。
図2と図8を参照すると分かるように、第1のブロックダム0041は、第2のブロックダム0042に対して、1つの平坦層パターンが多く、従って、当該第1のブロックダム0041の厚さを、当該第2のブロックダム0042の厚さより大きくし、有機層のオーバーフローを防止させる。
図9は、本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。図9を参照すると分かるように、当該第1のブロックダム0041は、第2の有機パターン012のベース基板から離れた片側に設けられた第4の有機パターン016をさらに備える。当該第2のブロックダム0042は、第3の有機パターン014のベース基板001から離れた片側に設けられた第5の有機パターン017を備える。
そのうち、第4の有機パターン016と第5の有機パターン017は同じ材料を含む。例えば、当該第4の有機パターン016と第5の有機パターン017は同じ材料を採用し、且つ同じパターン工程にて作られる。また、当該第4の有機パターン016と第5の有機パターン017は、いずれも第2の有機層に属し、当該第2の有機層は支持層(photo spacer,PS)である。
好ましくは、当該第2の有機層を作る材料は、樹脂などの有機材料を含む。本開示の実施例ではこれに対して限定しない。
図10は、本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。図10を参照すると分かるように、第1の有機パターン007はトランス構造005の第2の側面005bを覆う。図1、図4、図6及び図10を参照と、第1のブロックダム0041は第1の環状であり、第2のブロックダム0042は第2の環状である。第1の有機パターン007は、第3の有機パターン014の一部のパターンと第3の環状に囲まれて、当該第3の環状のベース基板001における正投影は、第2の環状のベース基板001における正投影の内側に位置する。そのうち、当該第3の環状は複数の画素セル002を取り囲む。当該第3の有機パターン014の形状は、第2のブロックダム0042の形状と略同じで、つまり、当該第3の有機パターン014も環状である。
当該一部のパターンは、第3の有機パターン014において、第1の有機パターン007の複数の画素セル002に接近する片側に位置するパターンである。例えば、図10を参照すると、当該一部パターンは、第3の有機パターン014の左側、上側、及び左側のパターンである。
本開示の実施例において、第1の有機パターン007は、第2のブロックダム0042に直接接触する部分を含む。図1、図6及び図11を参照すると、第1の電源コード003は、2つの第1の部分0031と、1つの第2の部分0032を備える。当該2つの第1の部分は、ベース基板001の縦軸線Xを軸として対称的に、当該ベース基板001の両側に設けられ、例えば、当該2つの第1の部分0031の第1の線入口00c付近の部分は、表示基板の両側に位置し、また、縦軸線Xに並行する2つの側辺中の1つの側辺に接近する。そのうち、図4には、2つの第1の部分0031の第1の線入口00cが示されている。当該第2の部分0032は、当該複数の画素セル002を取り囲み、且つ当該第2の部分0032は、両端がそれぞれ1つの第1の部分0031に接続する。
本開示の実施例において、第1の部分0031と第2の部分0032は直接接続し、例えば、一体構造である。
本開示の実施例において、第2の電源コード008は、複数の画素セル002が所在する領域を取り囲む、ストレートエッジ 部分0032c及び弧状部分0032dを含む。
本開示の実施例において、当該第2の部分0032は、複数の画素セル002が所在する領域を取り囲むストレートエッジ部分0032c及び弧状部分0032dを備える。また、当該第1の電源コード003の第2の部分0032は非閉鎖構造であり、本開示の実施例では、当該第2の部分0032が、少なくとも表示基板の2つの辺を取り囲むことを説明する。当該第1の有機パターン007において、第2のブロックダム0042に直接接続する部分のベース基板001における正投影は、弧状部分0032dのベース基板001における正投影の内側に位置する。つまり、当該第1の有機パターン007が第2のブロックダム0042に直接接触する部分のベース基板001における正投影は、弧状部分0032dのベース基板001における正投影を超えない。
本開示の実施例において、弧状部分0032dは、ストレートエッジ部分0032cよりも、少なくとも1つの第1の電源コード003の電源信号を受信する第1の部分0031に位置する。
1つの好ましい実現方法として、図8を参照すると、少なくとも1つの第1の電源コード003は、第1の金属層003aを含む。表示基板は、当該第1の金属層003aのベース基板から離れた片側に位置する補助金属層018をさらに備える。
本開示の実施例において、当該補助金属層018の第1の金属層003aから離れた片側はトランス構造005に接触し、且つ当該補助金属層018のベース基板001における正投影は、ブロック構造004の当該ベース基板001における正投影と重なる。例えば、当該補助金属層018の当該ベース基板001における正投影は、ブロック構造004のベース基板001における正投影が囲む領域内に位置する部分を含む。
図12は、本開示の実施例にて提供される、さらに1つの表示基板の局部構造の模式図である。図12を参照すると、当該補助金属層018の当該ベース基板001における正投影は、第2のブロックダム0042の当該ベース基板001における正投影の内側に位置する部分を含む。
本開示の実施例において、ブロック構造004が所在する領域において、第1の金属層003aのベース基板001から離れた片側には、当該補助金属層018が設置されておらず、つまり、当該ブロック構造004が所在する領域の補助金属層018は除去され、つまり、当該第1の線入口00cが所在する領域の補助金属層018は除去される。例えば、ブロック構造004の複数の画素セル002から離れた片側には、補助金属層018を設け、ブロック構造004が囲む領域内にも補助金属層018を設ける。
当該補助金属層018の境界の形状は、第1の金属層003aの境界の形状と略同じ、または、当該補助金属層018の境界の形状は、第1の金属層003aの境界の形状と異なっても良く、本開示の実施例ではこれに対して限定しない。
そのうち、第1の金属層003aが受信した電源信号は、不活性層009の開口内に設けられた補助金属層018を通じて、トランス構造005に伝送される。電源信号は、当該トランス構造005を通じて陰極層006に伝送される。
本開示の実施例において、図8を参照すると、当該補助金属層018のベース基板001から離れた片側は、第2の平坦層パターン011と第3の平坦層パターン013を含む第2の平坦層により、そのエッジに接近する部分及びその側辺を覆う。当該第2の平坦層は、当該補助金属層018の側壁がエッチング欠陥により引起こす表示不良を回避することができる。
一般的に、第2の平坦層を作る有機材料は親水性材料であり、水蒸気が補助金属層018により画素セル002へ引込まれることを回避するために、当該補助金属層018のベース基板001における正投影と、ブロック構造004の当該ベース基板001における正投影とを重複させないことによって、水蒸気がブロック構造004から入り、且つ第2の平坦層に沿って画素セル002が所在する領域に入るルートを遮断し、表示基板の表示効果を保証した。
図13は、本開示の実施例にて提供されるさらに1つの表示基板の局部構造の模式図である。図13を参照すると分かるように、補助金属層018が第1の金属層003aに接触する部分のベース基板001における正投影は、当該補助金属層018のベース基板001における正投影の内側に位置し、従って、当該第1の金属層003aの境界と、補助金属層018の境界との間に距離を置くことによって、当該第1の金属層003aと補助金属層018が水蒸気または酸素により腐食されることを回避した。図14は、本開示の実施例にて提供されるさらに1つの表示基板の局部構造の模式図である。図14に示す010aは第1の平坦層に設けられた開口である。つまり、図14において、開口010aが所在する領域以外の、他の領域はいずれも第1の平坦層が覆われる。図14に示す011aは第2の平坦層に設けられた開口である。つまり、図14において、開口011aが所在する領域以外の、他の領域にはいずれも第2の平坦層が覆われる。
当該実現方法において、表示基板の第1の金属層003a、不活性層009、第1の平坦層パターン010、補助金属層018、第2の平坦層パターン011、及び第1の有機パターン007は、ベース基板001から離れる方向に沿って積層して設置される。つまり、表示基板の第1の電源コード003、不活性層009、第1の平坦層、補助金属層018、第2の平坦層、及び第1の有機層はベース基板001の方向に沿って積層して設置される。
なお、第1の金属層003aと補助金属層018は、いずれも3層の金属膜層を含み、例えば、当該3層の金属膜層の材料は順次に、チタン(Ti)、アルミニウム(Al)及びチタン(Ti)である。
また、なお、図15は、図1に示された表示基板のCC方向に沿う断面図である。図15を参照すると、少なくとも1つの第2の電源コード008は、第2の金属層008cを含む。表示基板は、当該第2の金属層008cのベース基板001から離れた片側に位置する補助トレース層019をさらに含む。
本開示の実施例において、当該補助トレース層019の第2の金属層008cから離れた片側は、トランス構造005に接触し、且つ当該補助トレース層019の当該ベース基板001における正投影は、ブロック構造004の当該ベース基板001における正投影と重ならない。例えば、当該補助トレース層019の当該ベース基板001における正投影は、ブロック構造004の当該ベース基板001における正投影により囲まれた領域内に位置する部分を含む。
図16は、本開示の実施例にて提供される、さらに1つの表示基板の局部構造の模式図である。図16を参照すると、当該補助トレース層019の当該ベース基板001における正投影は、第2のブロックダム0042の当該ベース基板001における正投影により囲まれた領域内に位置する部分を含む。
本開示の実施例において、ブロック構造004が所在する領域における、第2の金属層008cのベース基板001から離れた片側には、当該補助トレース層019を設置せず、つまり、当該ブロック構造004が所在する領域の補助トレース層019は除去され、つまり、第2の線入口00dが所在する領域の補助トレース層019は除去される。例えば、ブロック構造004の複数の画素セルから離れた片側には、補助トレース層019が設置され、ブロック構造004が含む領域内には補助トレース層019が設置される。
当該補助トレース層019の境界の形状は、第2の金属層008cの境界の形状と略同じ、または、当該補助トレース層019の境界の形状は、第2の金属層008cの境界の形状と異なり、本開示の実施例ではこれに対して限定しない。
他の1つの好ましい実現方法として、図17を参照すると、少なくとも1つの第1の電源コード003は、ベース基板001から離れる方向に沿って設置された第1の金属層003aと第3の金属層003bを含む。第3の金属層003bの第1の金属層003aから離れた片側は、トランス構造005に接触する。
当該第1の金属層003aの当該ベース基板001における正投影、及び当該第3の金属層003bの当該ベース基板001における正投影は、いずれも当該ブロック構造004の当該ベース基板001における正投影と重なる。つまり、当該第1の金属層003aと、当該第3の金属層003bの複数の画素セル002から離れた第1の部分0031は、いずれも電源信号を受信し、従って、第1の金属層003aと第3の金属層003bの2層の金属層が陰極層006に向けて電源信号を伝送することによって、抵抗を低減し、さらに電源信号の電圧ドロップを低下させる。
図17を参照すると、当該第1の金属層003aのベース基板001における正投影は、第3の金属層003bがトランス構造005に接触する領域と重ならない。
または、図18を参照すると、当該第1の金属層003aのベース基板001における正投影は、第3の金属層003bがトランス構造005に接触する領域と重なる。
そのうち、第1の平坦層は、当該第1の金属層003aの複数の画素セル002に接近する他端を覆うことによって、当該第1の金属層003aの他端が酸素または水蒸気により腐食されることを低減し、または、金属層の側面がエッチング欠陥による表示不良を減少することができる。
図17と図18を参照すると分かるように、当該表示基板における第1の金属層003a、第1の平坦層パターン010、第3の金属層003b、不活性層009、第2の平坦層パターン011、第1の有機パターン007は、ベース基板001から離れる方向に沿って積層して設置される。つまり、表示基板における、第1の金属層パターン003a、第1の平坦層、第3の金属層003b、不活性層009、第2の平坦層、及び第1の有機層は、ベース基板001の方向に沿って積層して設置される。
なお、第1の金属層003aと第3の金属層003bは、いずれも3層の金属膜層を含み、例えば、当該3層の金属膜層の材料は順次に、Ti、Al及びTiである。
またなお、図9と図18を参照すると、当該第1のブロックダム0041は、第2の有機パターン012のベース基板から離れた片側に設置された第4の有機パターン016をさらに備え、第2のブロックダム0042は、第3の有機パターン014のベース基板001から離れた片側に設置された第5の有機パターン017をさらに備える場合、当該第4の有機パターン016と第5の有機パターン017を含む第2の有機層は、第1の有機層のベース基板001から離れた片側に設置される。
図19は、本開示の実施例にて提供される、さらに1つの表示基板構造の模式図である。図5と図19を参照すると分かるように、少なくとも1つの第1の電源コード003の第1の部分0031が、ブロック構造004の複数の画素セル002から離れた一端に位置する側面には、複数の歯状の突起構造が形成されており、従って、水蒸気が入るルートをさらに延長し、水蒸気が複数の画素セル002の中に引込まれることを回避することができる。
図5と図19を参照すると、突起構造のベース基板001における正投影は、ブロック構造004のベース基板001における正投影と重ならない。且つ、当該少なくとも1つの第1の電源コード003の第1の部分0031が、ブロック構造004により囲まれた領域内に位置する他端の側面は平面であり、つまり、当該少なくとも1つの第1の電源コード003の第1の部分0031は、ブロック構造004により囲まれた領域内の他端の側面には突起構造を形成しない。
当該表示基板を製造する際、トランス構造005は、順次に露光、現像、エッチング等のプロセスにより作製される。エッチングプロセスにおいて、エッチング剤を採用して、膜層に対してエッチングを行う必要がある。第1の電源コード003の第1の部分0031の、ブロック構造004により囲まれた領域内に位置する他端の側面にも、歯状の突起構造を設置すると、エッチング剤は当該第1の電源コード003に隣り合う突起構造の間に残され、第1の電源コード003の第1の部分0031の他端の側壁は腐食される。従って、第1の電源コード003の当該ブロック構造004により囲まれた領域内に位置する、第1の部分0031の他端の側面を平面に設置することによって、表示基板の製造過程における当該第1の電源コード003の側壁が腐食され、当該第1の電源コード003のベース基板001から離れた片側に位置する膜質が、比較的に脆い不活性層009を突き通すことを回避し、当該不活性層009の質量を保証した。
図19を参照すると分かるように、少なくとも1つの第1の電源コード003の、第1の部分0031の複数の画素セル002から離れた一端の側面にも、複数の歯状の突起構造を形成し、水蒸気が第1の電源コード003に沿って入るルートを延長し、水蒸気が複数の画素セル002に引込まれることを回避した。且つ、当該少なくとも1つの第1の電源コード003の、ブロック構造004により囲まれた領域内に位置する、他端008bの側面は平面である。
図19を参照すると分かるように、当該表示基板は、複数の第3の電源コード020をさらに備え、当該複数の第3の電源コード020は、ベース基板001に位置する。当該複数の第3の電源コード020は、表示基板における画素セル002のトランジスターに電気連結される。例えば、画素セル002のトランジスターのソース電極またはドレイン電極に連結される。当該第3の電源コード020は、画素セル002のトランジスターに正極電源信号を提供し、従って、当該第3の電源コード020はVDD電源コードまたはVDDトレースとも称すことができる。
本開示の実施例において、当該複数の第3の電源コード020は、対称的に少なくとも1つの第1の電源コード003の両側に設置される。例えば、図19を参照すると、当該表示基板は、4つの第3の電源コード020を備え、そのうち、2つの第3の電源コード020は、ブロック構造004の複数の画素セル002から離れた片側の中央部に位置し、且つ当該2つの第3の電源コード020は、ベース基板001の縦軸戦Xを軸として、対称的に第2の電源コード008の両側に設置される。余りの2つの第3の電源コード020は、いずれもブロック構造の複数の画素セル002から離れた片側のエッジ先に位置する。各々の第3の電源コード020は、第1の電源コード003における、1つの第1の部分0031の当該第2の電源コード008に接近する片側に位置する。
図19を参照すると、当該複数の第3の電源コード020が、ブロック構造004の複数の画素セル002から離れた片側に位置する、他端の側面にも複数の歯状の突起構造を形成することによって、水蒸気が当該第3の電源コード020に沿って入るルートを延長し、水蒸気が複数の画素セル002の中に引込まれることを回避する。且つ、当該第3の電源コード020が、ブロック構造004により囲まれた領域内に位置する、他端の側面は平面である。
図2、図8~図9、図15、及び図17~図18を参照すると分かるように、当該表示基板は、封止膜層021をさらに備える。当該封止膜層021は、複数の第1の電源コードのベース基板001から離れた片側に位置し、当該封止膜層021はブロック構造004により囲まれた領域を覆う。図10を参照すると、当該封止膜層021が覆う領域00gの境界は、ブロック構造004の複数の画素セル002から離れた片側に位置する。
本開示の実施例において、封止膜層021は、ベース基板001を離れる方向に沿って積層して設置された第1の膜層0211、第2の膜層0212及び第3の膜層0213を備える。
好ましくは、当該第1の膜層0211と当該第3の膜層0213は無機材料で作られ、当該第2の膜層0212は有機材料で作られた。例えば、当該第1の膜層0211と当該第3の膜層0213は、SiNx、SiOxとSiOxNy等の1つまたは複数の無機酸化物により作られる。第2の膜層0212は樹脂材料で作られる。当該樹脂は、熱可塑性樹脂または熱硬化性樹脂で、熱可塑性樹脂は、アクリル(PMMA)樹脂を含み、熱硬化性樹脂はエポキシ樹脂を含む。
なお、当該第2の膜層0212は、ブロック構造004により囲まれた領域内に位置し、第1の膜層0211と第3の膜層0213は、ブロック構造004により囲まれた領域を覆い、且つ当該ブロック構造004を覆う。つまり、ブロック構造004のベース基板001における正投影は、当該封止膜層021により覆われた領域内に位置し、よって、当該封止膜層021が、ブロック構造004により囲まれた領域内に位置する各々の構造に対する有効的な封止を確保する。
本開示の実施例において、第2の膜層0212はインクジェットプリンター法(ink jet printing、IJP)を採用して作られる。第1の膜層0211と第3の膜層0213は、化学気相成長法(chemical vapor deposition、CVD)を採用して作られる。
図20は、本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。図20を参照すると分かるように、ベース基板001には、順次にバッファ層022、半導体層023、ゲーン絶縁層024、ゲーン電極025、層間誘電層026とソースドレイン極層027が設置されており、ソースドレイン極層027はソース電極0271とドレイン電極0272とを含む。ソース電極0271とドレイン電極0272は、互いに距離を置いており、且つそれぞれビアホールを介して、半導体層023に接続される。ソースドレイン電極層027のベース基板001から離れた方向に沿って、順次に不活性層009、第1の平坦層028、第2の平坦層029、及び発光素子が設置されている。当該発光素子は、順次に積層した陽極層030、発光層031及び陰極層006を備える。当該陽極層030は、ビアホールを介して、ドレイン電極0272に電気連結される。そのうち、ゲーン電極025、ソース電極0271とドレイン電極0272は1つのトランジスターを構成し、各々の発光素子と、それに接続されるトランジスターは1つの画素セル002を構成する。
図20を参照すると分かるように、第1の電源コード003が備える第1の金属層003aは、ソースドレイン電極層027と同じ層に設置される。トランス構造005は、画素の陽極層030と同じ層に設置される。当該トランス構造005は、3層の膜層を備え、例えば、当該3層の膜層の材料は順次に、インジウムスズ酸化物(indium tin oxide、ITO)、銀(Ag)、及びITOである。
図19を参照すると分かるように、複数の第3の電源コード020において、少なくとも1つの第3の電源コード020のベース基板001における正投影は、第1の電源コード003のベース基板における正投影と隣り合う。図21は、本開示の実施例にて提供されるさらに1つの表示基板構造の模式図である。図21を参照すると、複数の第3の電源コード020のベース基板001における正投影は、トランス構造005のベース基板001における正投影とオーバーラップ領域が存在する。且つ当該オーバーラップ領域内において、当該複数の第3の電源コード020とトランス構造005との間には、不活性層009が設置される。且つ、当該複数の第3の電源コード020はトランス構造005に接触しない。
上述をまとめると、本開示の実施例では表示基板を提供し、当該表示基板は、ベース基板、複数の画素セル、少なくとも1つの第1の電源コード、ブロック構造、トランス構造、陰極層、及び第1の有機パターンを備える。少なくとも1つの第1の電源コードにおける、第1の部分に接近する第1の接続先と、ブロック構造との間の距離を比較的に大きく設置することによって、当該第1の電源コードの第1の部分により持込まれる水蒸気を低減し、ブロック構造における親水性材料を複数の画素セルに引込むことによって、表示基板の優良率を保証し、従って、表示基板の表示効果を確保する。
図22は、本開示の実施例にて提供される表示基板の製造方法のフローチャートである。当該方法は、上述の実施例にて提供される表示基板の製造に用いられる。図22を参照すると分かるように、当該方法は、
ベース基板を提供するステップ101と、
当該ベース基板に複数の画素セル、少なくとも1つの第1の電源コード、ブロック構造、トランス構造、第1の有機パターン、及び陰極層を形成するステップ102と、を含む。
当該少なくとも1つの第1の電源コード003は、第1の部分0031と第2の部分0032を備え、当該第1の部分0031は、ブロック構造004の複数の画素セル002から離れた片側に位置し、電源信号を受信した後、当該第2の部分0032はトランス構造005を介して陰極層006に接続する。
当該第2の部分0032は、トランス構造005に接続する第1の接続先0032aと第2の接続先0032bとを備え、当該第1の接続先0032aとブロック構造004との間の距離は、第2の接続先0032bとブロック構造004との間の距離より大きい。
なお、上述のステップ102において、まず、ベース基板001に少なくとも1つの第1の電源コード003を形成し、その後、当該第1の電源コード003のベース基板001から離れた片側に、ブロック構造004とトランス構造005を形成する。その後、当該トランス構造005のベース基板001から離れた片側に第1の有機パターン007を形成し、最後に、当該第1の有機パターン007のベース基板001から離れた片側に陰極層006を形成する。
そのうち、当該少なくとも1つの第1の電源コード003は、画素セル002における薄膜トランジスターのソースドレイン電極と共に、一次パターン工程を通じて形成される。当該ブロック構造004は、平坦層、画素定義層及び支持層の形成過程に形成される。当該第1の有機パターン005は、当該画素定義層の形成過程に形成される。当該トランス構造005は、画素セル002における陰極層030と共に、一次パターン工程を通じて形成される。
上述をまとめると、本開示の実施例では表示基板の製造方法を提供し、当該方法は、ベース基板に順次に形成される複数の画素セル、少なくとも1つの第1の電源コード、ブロック構造、トランス構造、第1の有機パターン、及び陰極層を含む。少なくとも1つの第1の電源コードにおける、第1の部分に接近する第1の接続先と、ブロック構造との間の距離を比較的に大きく設置することによって、当該第1の電源コードの第1の部分により持込まれる水蒸気を低減し、ブロック構造における親水性材料を複数の画素セルに引込むことによって、表示基板の優良率を保証し、従って、表示基板の表示効果を確保した。
本開示の実施例では表示装置を提供し、当該表示装置は、上述の実施例に記載された表示基板を備える。当該表示装置は、折畳む表示装置で、例えば、液晶面板、電子ペーパー、有機発光ダイオード(organic light-emitting diode、OLED)パネル、アクティブマトリクス有機発光ダイオード(active-matrix organic light-emitting diode、AMOLED)パネル、携帯電話、タブレットPC、テレビジョン、ディスプレー、ノートパソコン、デジタルフォトフレーム、ナビゲーション等任意の表示機能を有する製品または部品である。
以上の記載は、本発明の好ましい実施例であり、本発明を制限するものではなく、本発明の趣旨と原則内で行われた任意の修正、均等置換、改善などは、いずれも本発明の保護範囲内に含まれる。
001 ベース基板
002 画素セル
003 第1の電源コード
004 ブロック構造
005 トランス構造
006 陰極層
007 第1の有機パターン
0032a 第1の接続先
0032b 第2の接続先

Claims (29)

  1. ベース基板と、
    前記ベース基板に位置する、複数の画素セルと、
    前記ベース基板に位置する、少なくとも一つの第1の電源コードと、
    前記複数の画素セルを取り囲む、ブロック構造と、
    対向する第1の側面及び第2の側面を備え、前記第1の側面が前記第2の側面より前記複数の画素セルに位置する、トランス構造と、
    前記トランス構造の前記ベース基板から離れた片側に位置する、陰極層と、
    前記トランス構造の前記ベース基板から離れた片側に位置する、第1の有機パターンと、を備え、
    前記少なくとも一つの第1の電源コードは、第1の部分と第2の部分とを備え、前記第1の部分は、前記ブロック構造の前記複数の画素セルから離れた片側に位置され、電源信号を受信し、前記第2の部分は、前記トランス構造を介して前記陰極層に接続され、
    前記第2の部分は、前記トランス構造に接続する第1の接続先と第2の接続先とを備え、前記第1の接続先と前記ブロック構造との間の距離は、前記第2の接続先と前記ブロック構造との間の距離より大きいことを特徴とする表示基板。
  2. 前記表示基板は、前記ブロック構造の前記複数の画素セルから離れた片側に位置する束縛領域を有し、
    前記第1の接続先は、前記第2の接続先より前記束縛領域に位置する請求項1に記載の表示基板。
  3. 前記トランス構造の前記ベース基板における正投影は、第1の投影領域と第2の投影領域とを備え、前記第1の投影領域は、前記ブロック構造の前記ベース基板における正投影と重ならず、前記第2の投影領域は、前記ブロック構造の前記ベース基板における正投影と互いに重なる第1の重複領域を含み、
    前記第1の投影領域は、前記第2の投影領域より前記第1の部分に位置する請求項1または2に記載の表示基板。
  4. 前記第1の有機パターンは、前記第2の側面の少なくとも一部を覆う請求項1~3のいずれか1項に記載の表示基板。
  5. 前記第2の側面は、前記第1の有機パターンと前記ブロック構造により覆われた一部を備える請求項4に記載の表示基板。
  6. 前記トランス構造は、前記複数の画素セルを取り囲む環状構造である請求項1~5のいずれか1項に記載の表示基板。
  7. 前記表示基板は、一端が前記ブロック構造の前記複数の画素セルから離れた片側に位置され、電源信号を受信し、他端が前記ブロック構造と前記複数の画素セルとの間に位置され、且つ前記トランス構造を介して前記陰極層に接続する少なくとも1つの第2の電源コードをさらに備え、
    前記第1の有機パターンは、前記少なくとも1つの第2の電源コードの前記ベース基板における正投影と互いに重なる第2の重複領域を含み、前記第2の重複領域は、前記ブロック構造の前記ベース基板における正投影と重ならない請求項1~6のいずれか1項に記載の表示基板。
  8. 前記少なくとも一つの第2の電源コードは、一端が前記ブロック構造の前記複数の画素セルから離れた片側の中央部に位置する請求項7に記載の表示基板。
  9. 前記ベース基板の第2の重複領域は、前記ブロック構造の前記ベース基板における正投影との間の距離は、距離閾値より大きい請求項7または8に記載の表示基板。
  10. 前記距離閾値は、80μm~150μmの範囲である請求項9に記載の表示基板。
  11. 前記表示基板は、前記複数の画素セルと前記ブロック構造との間に位置する行ドライバ領域をさらに備え、
    前記少なくとも一つの第2の電源コードの前記ベース基板における正投影と、前記行ドライバ領域との間の距離は、前記少なくとも1つの第1の電源コードの前記ベース基板における正投影と、前記行ドライバ領域との間の距離よりも大きい請求項8~10のいずれか1項に記載の表示基板。
  12. 前記表示基板は、
    前記少なくとも1つの第1の電源コードを覆う不活性層をさらに備え、
    前記不活性層にはさらに開口が設けられ、前記トランス構造の前記ベース基板に接近する片側は、前記開口を介して前記少なくとも1つの第1の電源コードに接続し、前記トランス構造の前記ベース基板から離れた片側は前記陰極層に接続する請求項1~11のいずれか1項に記載の表示基板。
  13. 前記ブロック構造は、第1のブロックダムと第2のブロックダムとを備え、
    前記第1のブロックダムは、前記第2のブロックダムに対して前記複数の画素セルから離れており、且つ前記第1のブロックダムの厚さは、前記第2のブロックダムの厚さより大きく、
    前記第1のブロックダムは、前記ベース基板から離れる方向に沿って設けられた第1の平坦層パターン、第2の平坦層パターン、及び第2の有機パターンを備え、
    前記第2のブロックダムは、前記ベース基板から離れる方向に沿って設けられた第3の平坦層パターンと、第3の有機パターンとを備え、
    前記第2の平坦層パターンと前記第3の平坦層パターンは同じ材料を含み、前記第1の有機パターン、前記第2の有機パターン及び前記第3の有機パターンは同じ材料を含む請求項1~12のいずれか1項に記載の表示基板。
  14. 前記ブロック構造は、第1のブロックダムと第2のブロックダムとを備え、
    前記第1のブロックダムは、前記第2のブロックダムに対して前記複数の画素セルから離れており、且つ前記第1のブロックダムの厚さは、前記第2のブロックダムの厚さより大きく、
    前記第1のブロックダムは、前記ベース基板から離れる方向に沿って、順次に積層して設けられた平坦層パターン、及び第2の有機パターンを備え、
    前記第2のブロックダムは、前記ベース基板に設けられた第3の有機パターンを備え、
    前記第1の有機パターン、前記第2の有機パターン及び前記第3の有機パターンは同じ材料を含む請求項1~12のいずれか1項に記載の表示基板。
  15. 前記第1のブロックダムは、前記第2の有機パターンの前記ベース基板から離れた片側に設けられた第4の有機パターンをさらに備え、
    前記第2のブロックダムは、前記第3の有機パターンの前記ベース基板から離れた片側に設けられた第5の有機パターンをさらに備え、
    前記第4の有機パターンと前記第5の有機パターンは同じ材料を採用する請求項13または14に記載の表示基板。
  16. 前記ブロック構造は、第1のブロックダムと第2のブロックダムとを備え、
    前記第1のブロックダムは、前記第2のブロックダムに対して、前記複数の画素セルから離れており、且つ前記第1のブロックダムの厚さは、前記第2のブロックダムの厚さより大きく、
    前記第1の有機パターンは、前記第2のブロックダムに直接接触する部分を備える請求項1~12のいずれか1項に記載の表示基板。
  17. 前記第1の電源コードは、前記複数の画素セルが所在する領域を取り囲むストレートエッジ部分と弧状部分とを備え、
    前記第1の有機パターンにおいて、前記第2のブロックダムに直接接触する部分の前記ベース基板における正投影は、前記弧状部分の前記ベース基板における正投影の内側に位置する請求項16に記載の表示基板。
  18. 前記第1の電源コードの第2の部分は、前記複数の画素セルが所在する領域を取り囲むストレートエッジ部分と弧状部分とを備える請求項17に記載の表示基板。
  19. 前記第1のブロックダムは第1の環状であり、前記第2のブロックダムは第2の環状であり、
    前記第1の有機パターンは、前記第3の有機パターンにおける一部パターンと第3の環状に囲まれて、前記第3の環状の前記ベース基板における正投影は、前記第2の環状の前記ベース基板における正投影の内側に位置し、前記第2の環状の前記ベース基板における正投影は、前記第1の環状の前記ベース基板における正投影の内側に位置し、
    前記第3の環状は前記複数の画素セルを取り囲む請求項13~18のいずれか1項に記載の表示基板。
  20. 前記少なくとも1つの第1の電源コードは第1の金属層を備え、
    前記表示基板は、前記第1の金属層の前記ベース基板から離れた片側に位置する補助金属層をさらに備え、
    前記補助金属層の前記第1の金属層から離れた片側は、前記トランス構造に接触する請求項1~13のいずれか1項に記載の表示基板。
  21. 前記表示基板における、前記第1の金属層、不活性層、第1の平坦層パターン、前記補助金属層、第2の平坦層パターン、及び前記第1の有機パターンは、前記ベース基板から離れる方向に沿って積層して設けられる請求項20に記載の表示基板。
  22. 前記少なくとも1つの第1の電源コードは、前記ベース基板から離れる方向に沿って設けられる第1の金属層と第2の金属層とを備え、
    前記第2の金属層の前記第1の金属層から離れた片側は、前記トランス構造に接触する請求項1~13のいずれか1項に記載の表示基板。
  23. 前記表示基板における、前記第1の金属層、第1の平坦層パターン、前記第2の金属層、不活性層、第2の平坦層パターン、及び前記第1の有機パターンは、前記ベース基板から離れる方向に沿って積層して設けられる請求項22に記載の表示基板。
  24. 前記少なくとも1つの第1の電源コードの第1の部分が、前記ブロック構造の前記複数の画素セルから離れた一端に位置する側面には、複数の歯状の突起構造が形成される請求項1~23のいずれか1項に記載の表示基板。
  25. 前記突起構造の前記ベース基板における正投影は、前記ブロック構造の前記ベース基板における正投影と重ならない請求項24に記載の表示基板。
  26. 前記表示基板は、前記第1の電源コードの前記ベース基板から離れた片側に位置し、前記ブロック構造により囲まれた領域を覆う封止膜層をさらに備える請求項1~25のいずれか1項に記載の表示基板。
  27. 前記表示基板は、前記ベース基板に位置し、前記画素セルにおけるトランジスターに電気接続される、複数の第3の電源コードをさらに備える請求項1~26のいずれか1項に記載の表示基板。
  28. 前記複数の第3の電源コードにおいて、少なくとも1つの前記第3の電源コードの前記ベース基板における正投影は、前記第1の電源コードの前記ベース基板における正投影と隣り合い、
    前記複数の第3の電源コードの前記ベース基板における正投影は、前記トランス構造の前記ベース基板における正投影と重複領域が存在し、且つ前記重複領域内において、前記複数の第3の電源コードと前記トランス構造との間に不活性層が設けられる請求項27に記載の表示基板。
  29. 表示装置であって、請求項1~28のいずれか1項に記載の表示基板を備えることを特徴とする表示装置。
JP2019569392A 2019-08-01 2019-08-01 表示基板及び表示装置 Active JP7395359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023200957A JP2024026201A (ja) 2019-08-01 2023-11-28 表示基板及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/098938 WO2021017011A1 (zh) 2019-08-01 2019-08-01 显示基板及显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023200957A Division JP2024026201A (ja) 2019-08-01 2023-11-28 表示基板及び表示装置

Publications (2)

Publication Number Publication Date
JP2022550490A true JP2022550490A (ja) 2022-12-02
JP7395359B2 JP7395359B2 (ja) 2023-12-11

Family

ID=72086142

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019569392A Active JP7395359B2 (ja) 2019-08-01 2019-08-01 表示基板及び表示装置
JP2023200957A Pending JP2024026201A (ja) 2019-08-01 2023-11-28 表示基板及び表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023200957A Pending JP2024026201A (ja) 2019-08-01 2023-11-28 表示基板及び表示装置

Country Status (10)

Country Link
US (1) US11991905B2 (ja)
EP (1) EP4009373A4 (ja)
JP (2) JP7395359B2 (ja)
CN (1) CN112602199B (ja)
AU (1) AU2019279976B1 (ja)
BR (1) BR112020000834A2 (ja)
MX (1) MX2020000612A (ja)
RU (1) RU2729699C1 (ja)
TW (1) TWI753513B (ja)
WO (1) WO2021017011A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556405B (zh) * 2019-08-14 2021-06-01 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
KR20210063530A (ko) * 2019-11-22 2021-06-02 삼성디스플레이 주식회사 표시 장치
CN115485851A (zh) * 2021-03-30 2022-12-16 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
US20240049569A1 (en) * 2021-04-29 2024-02-08 Hefei Boe Joint Technology Co.,Ltd. Display Panel and Method for Manufacturing the Same, and Display Device
CN113299854B (zh) * 2021-05-17 2022-07-12 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
US20240172530A1 (en) * 2021-08-17 2024-05-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus
CN113690284B (zh) * 2021-08-23 2024-05-28 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
GB2622732A (en) * 2021-11-26 2024-03-27 Boe Technology Group Co Ltd Display substrate and preparation method therefor, and display device
CN117501835A (zh) * 2021-11-26 2024-02-02 京东方科技集团股份有限公司 显示基板及显示装置
CN114387882B (zh) * 2021-12-31 2024-05-03 上海中航光电子有限公司 显示面板及显示装置
KR20230132671A (ko) * 2022-03-08 2023-09-18 삼성디스플레이 주식회사 표시패널의 제조방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003060858A1 (fr) * 2002-01-16 2003-07-24 Seiko Epson Corporation Dispositif d'affichage
KR20120072173A (ko) * 2010-12-23 2012-07-03 엘지디스플레이 주식회사 유기전계 발광소자용 기판
KR20140087499A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
JP2014241241A (ja) * 2013-06-12 2014-12-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
US20160013441A1 (en) * 2014-07-09 2016-01-14 Samsung Display Co., Ltd. Display device
US20160148562A1 (en) * 2014-11-26 2016-05-26 Samsung Display Co., Ltd. Display device
US20160268356A1 (en) * 2015-03-10 2016-09-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US20170237038A1 (en) * 2016-02-16 2017-08-17 Samsung Display Co., Ltd. Organic light-emitting display apparatus and fabrication method thereof
KR20170142232A (ko) * 2016-06-16 2017-12-28 삼성디스플레이 주식회사 디스플레이 장치
KR20190057829A (ko) * 2017-11-21 2019-05-29 엘지디스플레이 주식회사 표시장치
KR20190079998A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 표시장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109653B2 (en) 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
EP2346020A4 (en) 2008-10-02 2014-12-31 Sharp Kk DISPLAY DEVICE SUBSTRATE, DISPLAY DEVICE SUBSTRATE MANUFACTURING METHOD, DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY (LCD) DEVICE, LCD PRODUCTION METHOD AND ORGANIC ELECTROLUMINESCENCE DISPLAY DEVICE
KR101212225B1 (ko) 2010-05-06 2012-12-13 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2012043583A (ja) 2010-08-17 2012-03-01 Sony Corp 表示装置およびその製造方法
KR102662635B1 (ko) * 2013-04-15 2024-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN104393192A (zh) * 2014-12-04 2015-03-04 京东方科技集团股份有限公司 一种像素界定层及其制作方法、显示面板、显示装置
KR102446425B1 (ko) * 2015-11-17 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102595919B1 (ko) * 2016-05-09 2023-10-31 삼성디스플레이 주식회사 디스플레이 장치
KR102615113B1 (ko) * 2016-05-10 2023-12-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US10439165B2 (en) * 2016-07-29 2019-10-08 Lg Display Co., Ltd. Organic light emitting diode display
KR20180060851A (ko) * 2016-11-29 2018-06-07 엘지디스플레이 주식회사 유기 발광 표시 장치
CN107482042B (zh) 2017-08-18 2020-04-03 京东方科技集团股份有限公司 Oled显示基板及其制作方法、oled显示装置
CN108320705B (zh) 2018-02-14 2021-04-27 京东方科技集团股份有限公司 像素单元及其制作方法和阵列基板
US11957015B2 (en) * 2018-09-25 2024-04-09 Sharp Kabushiki Kaisha Display device
CN109935601B (zh) 2019-04-04 2021-01-26 京东方科技集团股份有限公司 一种显示面板及其制备方法
EP4009372A4 (en) * 2019-08-01 2022-08-17 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
US11950461B2 (en) * 2019-08-01 2024-04-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003060858A1 (fr) * 2002-01-16 2003-07-24 Seiko Epson Corporation Dispositif d'affichage
KR20120072173A (ko) * 2010-12-23 2012-07-03 엘지디스플레이 주식회사 유기전계 발광소자용 기판
KR20140087499A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
JP2014241241A (ja) * 2013-06-12 2014-12-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
US20160013441A1 (en) * 2014-07-09 2016-01-14 Samsung Display Co., Ltd. Display device
US20160148562A1 (en) * 2014-11-26 2016-05-26 Samsung Display Co., Ltd. Display device
US20160268356A1 (en) * 2015-03-10 2016-09-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US20170237038A1 (en) * 2016-02-16 2017-08-17 Samsung Display Co., Ltd. Organic light-emitting display apparatus and fabrication method thereof
KR20170142232A (ko) * 2016-06-16 2017-12-28 삼성디스플레이 주식회사 디스플레이 장치
KR20190057829A (ko) * 2017-11-21 2019-05-29 엘지디스플레이 주식회사 표시장치
KR20190079998A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20210225992A1 (en) 2021-07-22
TW202107700A (zh) 2021-02-16
EP4009373A4 (en) 2022-08-17
JP2024026201A (ja) 2024-02-28
JP7395359B2 (ja) 2023-12-11
WO2021017011A1 (zh) 2021-02-04
TWI753513B (zh) 2022-01-21
CN112602199A (zh) 2021-04-02
CN112602199B (zh) 2023-04-04
US11991905B2 (en) 2024-05-21
RU2729699C1 (ru) 2020-08-11
BR112020000834A2 (pt) 2022-02-08
EP4009373A1 (en) 2022-06-08
AU2019279976B1 (en) 2020-11-19
MX2020000612A (es) 2021-02-22

Similar Documents

Publication Publication Date Title
JP7395359B2 (ja) 表示基板及び表示装置
US10431771B2 (en) Organic light-emitting display device
US10749140B2 (en) Organic light-emitting display device
CN112805771B (zh) 显示基板及显示装置
WO2021017012A1 (zh) 显示基板及显示装置
CN112786647B (zh) 具有基板孔的显示设备
US12004387B2 (en) Display substrate and manufacturing method thereof, and display device
US20220028933A1 (en) Array substrate and display device
JP2023531333A (ja) 表示基板及びその製造方法、表示装置
WO2022001405A1 (zh) 显示基板及其制备方法、显示装置
WO2018196403A1 (zh) 阵列基板及其制作方法、显示装置
CN109742127B (zh) 像素结构
WO2023092402A9 (zh) 显示面板和显示装置
WO2023098264A1 (zh) 显示基板和显示装置
KR20230024480A (ko) 표시 장치
CN114171551A (zh) 显示基板及显示装置
CN115863365A (zh) 主动元件基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231129

R150 Certificate of patent or registration of utility model

Ref document number: 7395359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150