KR20190079998A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20190079998A
KR20190079998A KR1020170182152A KR20170182152A KR20190079998A KR 20190079998 A KR20190079998 A KR 20190079998A KR 1020170182152 A KR1020170182152 A KR 1020170182152A KR 20170182152 A KR20170182152 A KR 20170182152A KR 20190079998 A KR20190079998 A KR 20190079998A
Authority
KR
South Korea
Prior art keywords
display area
power supply
dam
substrate
electrode
Prior art date
Application number
KR1020170182152A
Other languages
English (en)
Other versions
KR102612737B1 (ko
Inventor
조광남
김중기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170182152A priority Critical patent/KR102612737B1/ko
Publication of KR20190079998A publication Critical patent/KR20190079998A/ko
Application granted granted Critical
Publication of KR102612737B1 publication Critical patent/KR102612737B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H01L51/5237
    • H01L27/3211
    • H01L27/3262
    • H01L51/5203
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전원 라인의 저항이 감소되지 않으면서 봉지막을 이루는 무기막에 심이 발생하는 것을 방지할 수 있는 표시장치를 제공한다. 본 발명의 일 실시예에 따른 표시장치는 화소들이 배치된 표시 영역, 및 복수의 패드들이 배치된 비표시 영역을 포함하는 제1 기판, 제1 기판 상에 형성되고, 복수의 패드들 중 적어도 하나로부터 공급된 전원 전압을 상기 화소로 공급하는 전원 라인, 및 전원 라인의 일단을 덮도록 형성된 댐을 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 관한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel)와 같은 비자발광 표시 장치 및 유기발광표시장치(OLED: Organic Light Emitting Display), 퀀텀닷발광표시장치 (QLED: Quantum dot Light Emitting Display)와 같은 전계발광표시장치 (Electroluminescence Display)등 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치 및 퀀텀닷발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광표시장치는 표시 영역에 발광소자를 포함하는 화소들을 포함한다. 뱅크는 화소 정의막으로 역할을 할 수 있다. 발광소자는 애노드 전극, 정공 수송층(hole transporting layer), 발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동되며, 발광층에서 서로 결합하여 발광하게 된다.
발광소자는 외부의 수분, 산소와 같은 외적 요인에 의해 쉽게 열화가 일어나는 단점이 있다. 이를 방지하기 위하여, 유기발광표시장치는 외부의 수분, 산소가 발광소자에 침투되지 않도록 봉지막을 형성한다. 일반적으로, 봉지막은 무기막 및 유기막을 포함함으로써 유기발광소자에 산소 또는 수분이 침투하는 것을 방지한다.
화소들 각각의 애노드 전극 및 캐소드 전극은 비표시 영역에 배치된 전원 라인들을 통하여 전압이 인가된다. 전원 라인들은 패드로부터 공급되는 전원 전압을 화소들 각각의 애노드 전극 및 캐소드 전극에 인가한다. 이러한 전원 라인들은 비표시 영역에 배치되어 단차를 발생시킨다. 전원 라인들 상에 봉지막을 형성할 때, 봉지막을 구성하는 무기막은 전원 라인들에 의하여 발생한 단차로 인하여 심(seam)이 발생할 수 있다. 이와 같은 경우에는 심(seam)을 통해 수분 또는 산소가 침투할 수 있다. 이로 인하여, 발광소자는 열화가 일어날 수 있다.
본 발명은 봉지막을 이루는 무기막에 심이 발생하는 것을 방지할 수 있는 표시장치를 제공한다.
또한, 본 발명은 전원 라인의 저항이 감소되는 것을 방지할 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는 화소들이 배치된 표시 영역, 및 복수의 패드들이 배치된 비표시 영역을 포함하는 제1 기판, 제1 기판 상에 형성되고, 복수의 패드들 중 적어도 하나로부터 공급된 전원 전압을 상기 화소로 공급하는 전원 라인, 및 전원 라인의 일단을 덮도록 형성된 댐을 포함한다.
본 발명의 따르면, 제2 전원 라인의 가장자리를 제1 댐 또는 제2 댐에 의하여 덮도록 형성할 수 있다. 이에 따라, 본 발명은 제2 전원 라인에 의하여 봉지막을 이루는 제1 무기막 또는 제2 무기막에 심이 발생하는 것을 방지할 수 있다.
또한, 본 발명은 제2 기판에 상부 보조 라인을 형성하고 상부 보조 라인을 제1 기판에 형성된 제2 전원 라인과 전기적으로 연결시킬 수 있다. 본 발명은 제2 전원 라인의 형성 면적이 줄어들더라도 제2 전원 라인을 상부 보조 라인과 전기적으로 연결함으로써 제2 전원 전압이 저항의 영향을 받지 않고 제2 전극에 안정적으로 공급될 수 있도록 한다.
또한, 본 발명은 제2 전원 라인의 폭을 줄일 수 있다. 결과적으로, 본 발명은 네로우 베젤(narrow bezel)을 구현할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 제1 기판을 개략적으로 보여주는 평면도이다.
도 4는 도 3의 표시영역의 화소의 일 예를 보여주는 단면도이다.
도 5는 도 3에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 6은 도 3에 도시된 Ⅲ-Ⅲ'선의 단면을 개략적으로 나타내는 단면도이다.
도 7은 도 5의 변형된 실시예를 나타내는 단면도이다.
도 8은 제1 기판 및 제2 기판을 개략적으로 보여주는 평면도이다.
도 9는 도 8에 도시된 Ⅳ-Ⅳ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 10은 도 8에 도시된 Ⅴ-Ⅴ' 선의 단면을 개략적으로 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 2은 도 1의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
이하에서는, 본 발명의 일 실시예에 따른 표시장치가 유기발광표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 발명의 일 실시예에 따른 표시장치는 유기발광표시장치뿐만 아니라, 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 퀀텀닷발광표시장치 (Quantum dot Lighting Emitting Diode) 및 전기영동 표시장치(Electrophoresis display) 중 어느 하나로 구현될 수도 있다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 표시패널(110), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(140), 연성필름(150), 회로보드(160), 및 타이밍 제어부(170)를 포함한다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 설명은 도 4를 결부하여 후술한다.
표시패널(110)은 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시 영역(NDA)에는 게이트 구동부 및 패드들이 형성될 수 있다.
게이트 구동부는 타이밍 제어부(170)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.
소스 드라이브 IC(140)는 타이밍 제어부(170)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(140)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(140)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(150)에 실장될 수 있다.
표시패널(110)의 비표시 영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(150)에는 패드들과 소스 드라이브 IC(140)를 연결하는 배선들, 패드들과 회로보드(160)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(150)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(150)의 배선들이 연결될 수 있다.
회로보드(160)는 연성필름(150)들에 부착될 수 있다. 회로보드(160)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(160)에는 타이밍 제어부(170)가 실장될 수 있다. 회로보드(160)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(170)는 회로보드(160)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(170)는 타이밍 신호에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(140)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(170)는 게이트 제어신호를 게이트 구동부에 공급하고, 소스 제어신호를 소스 드라이브 IC(140)들에 공급한다.
도 3은 제1 기판을 개략적으로 보여주는 평면도이다.
도 3을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 댐(310), 제1 전원 라인(320), 및 제2 전원 라인(330)이 형성될 수 있다.
표시 영역(DA)에는 데이터 라인들, 데이터 라인들과 교차되는 게이트 라인들이 형성된다. 또한, 표시 영역(DA)에는 데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 화상을 표시하는 화소(P)들이 형성된다. 화소(P)들 각각은 게이트 라인의 게이트 신호가 입력되면 데이터 라인의 데이터 전압에 따라 발광소자에 소정의 전류를 공급한다. 이로 인해, 화소(P)들 각각의 발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 또한, 제1 전원 라인(320)은 화소(P)들 각각에 제1 전원 전압을 공급하고, 제2 전원 라인(330)은 화소(P)들 각각에 제2 전원 전압을 공급한다.
이하에서는 도 4를 참조하여 본 발명의 실시예들에 따른 표시 영역(DA)의 화소(P)의 구조를 상세히 살펴본다.
도 4는 도 3의 표시영역의 화소의 일 예를 보여주는 단면도이다.
도 4를 참조하면, 제1 기판(111)의 일면 상에는 박막 트랜지스터(210)들 및 커패시터(220)들이 형성된다.
투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)들을 보호하기 위해 제1 기판(111) 상에는 버퍼막(미도시)이 형성될 수 있다.
박막 트랜지스터(210)들 각각은 액티브층(211), 게이트 전극(212), 소스 전극(213) 및 드레인 전극(214)을 포함한다. 도 4에서는 박막 트랜지스터(210)들의 게이트 전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트 전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 기판(111)의 버퍼막 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 제1 기판(111) 상에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(230) 상에는 게이트 전극(212)이 형성될 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
게이트 전극(212) 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막, 실리콘 질화막 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(240) 상에는 소스 전극(213)과 드레인 전극(214)이 형성될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CH1, CH2)을 통해 액티브층(211)에 접속될 수 있다. 소스 전극(213)과 드레인 전극(214) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
커패시터(220)들 각각은 하부 전극(221)과 상부 전극(222)을 포함한다. 하부 전극(221)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 상부 전극(222)은 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다.
박막 트랜지스터(210) 및 커패시터(220) 상에는 박막 트랜지스터(210)와 커패시터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(260)이 형성될 수 있다. 평탄화막(260)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(260) 상에는 유기발광소자(280), 뱅크(284) 및 스페이서(285)가 형성된다. 유기발광소자(280)는 제2 전극(282), 유기발광층(283), 및 제1 전극(281)을 포함한다. 제2 전극(282)은 캐소드 전극이고, 제1 전극(281)은 애노드 전극일 수 있다. 제2 전극(282), 유기발광층(283) 및 제1 전극(281)이 적층된 영역은 발광부(EA)로 정의될 수 있다.
제1 전극(281)은 평탄화막(260) 상에 형성될 수 있다. 제1 전극(281)은 보호막(250)과 평탄화막(260)을 관통하는 콘택홀(CH3)을 통해 박막 트랜지스터(210)의 소스 전극(213) 또는 드레인 전극(214)에 접속된다. 제1 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(284)은 발광부들(EA)을 구획하기 위해 평탄화막(260) 상에서 제1 전극(281)의 가장자리를 덮도록 형성될 수 있다. 뱅크(284)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
스페이서(285)는 뱅크(284) 상에 형성될 수 있다. 스페이서(285)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 스페이서(285)는 생략될 수 있다.
제1 전극(281), 뱅크(284) 및 스페이서(285) 상에는 유기발광층(283)이 형성된다. 유기발광층(283)은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(281)과 제2 전극(282)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
유기발광층(283)은 백색 광을 발광하는 백색 발광층으로 이루어질 수 있다. 이 경우, 제1 전극(281)과 뱅크(284)를 덮도록 형성될 수 있다. 이 경우, 제2 기판(112) 상에는 컬러필터(미도시)가 형성될 수 있다.
또는, 유기발광층(283)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어질 수 있다. 이 경우, 유기발광층(283)는 제1 전극(281)에 대응되는 영역에 형성될 수 있으며, 제2 기판(112) 상에는 컬러필터가 형성되지 않을 수 있다.
제2 전극(282)은 유기발광층(283) 상에 형성된다. 유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 제2 전극(282)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(282) 상에는 캡핑층(capping layer)이 형성될 수 있다.
유기발광소자(280) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 유기발광층(283)과 제2 전극(282)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제2 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성된다. 유기막(292)은 이물들(particles)이 제1 무기막(291)을 뚫고 유기발광층(283)과 제2 전극(282)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(293)은 유기막(292)을 덮도록 형성된다.
봉지막(290) 상에는 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)이 형성될 수 있다. 적색 발광부에는 적색 컬러필터가 형성되고, 청색 발광부에는 청색 컬러필터가 형성되며, 녹색 발광부에는 녹색 컬러필터가 형성될 수 있다.
제1 기판(111)의 봉지막(290)과 제2 기판(112)의 컬러필터들(미도시)은 접착층(미도시)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층은 투명한 접착 레진일 수 있다.
다시 도 3을 참조하면, 비표시 영역(NDA)은 패드 영역(PA)을 포함하는 제1 측 비표시 영역(NDA1), 제1 측 비표시 영역(NDA1)과 마주보는 제2 측 비표시 영역(NDA2), 제1 측 비표시 영역(NDA1)의 일단과 제2 비표시 영역(NDA2)의 일단을 연결하는 제3 비표시 영역(NDA3), 및 제3 비표시 영역(NDA3)과 마주보고 제1 측 비표시 영역(NDA1)의 타단과 제2 비표시 영역(NDA2)의 타단을 연결하는 제4 비표시 영역(NDA4)을 포함한다.
패드 영역(PA)은 복수의 패드(PAD1, PAD2, DPAD)들을 포함하며, 복수의 패드(PAD1, PAD2, DPAD)들 중 일부는 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다.
댐(310)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 화소(P)의 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 댐(310)은 제2 댐(312) 및 제1 댐(311)을 포함할 수 있다.
제1 전원 라인(320)은 비표시 영역(NDA)에 배치되어 표시 영역(DA)에 배치된 화소(P)로 제1 전원 전압을 인가한다. 제2 전원 라인(330)은 비표시 영역(NDA)에 배치되어 표시 영역(DA)에 배치된 화소(P)로 제2 전원 전압을 인가한다.
이하에서는 도 5 및 도 6을 참조하여 복수의 패드(PAD1, PAD2, DPAD)들, 댐(310), 제1 전원 라인(320) 및 제2 전원 라인(330)을 상세히 살펴본다.
도 5는 도 3에 도시된 Ⅱ-Ⅱ' 선의 단면을 개략적으로 나타내는 단면도이고, 도 6은 도 3에 도시된 Ⅲ-Ⅲ'선의 단면을 개략적으로 나타내는 단면도이다. 도 7은 도 5의 변형된 실시예를 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 표시장치는 제1 기판(111) 상에 형성된 봉지막(290), 댐(310), 제1 전원 라인(320), 제2 전원 라인(330) 및 복수의 패드(PAD1, PAD2, DPAD)들을 포함한다. 일 실시예에 있어서, 표시장치는 제1 기판(111) 상에 형성된 크랙 방지홈(340)을 더 포함할 수 있다.
봉지막(290)은 표시 영역(DA)에 형성된 유기발광소자(280)을 덮도록 형성되어 유기발광소자(280)에 산소 또는 수분이 침투되는 것을 방지한다. 이때, 봉지막(290)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지막(290)은 제1 무기막(291), 유기막(292), 및 제2 무기막(293)을 포함할 수 있다. 이 경우, 제1 무기막(291)은 제2 전극(282)을 덮도록 형성된다. 유기막(292)은 제1 무기막(291) 상에 형성되고, 제2 무기막(293)은 유기막(292) 및 댐(120)을 덮도록 형성된다.
제1 및 제2 무기막들(291, 293) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들(291, 293)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막(292)은 유기발광층(283)에서 발광된 광을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(292)은 유기발광층(283)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막(292)은 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막(292)은 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
댐(310)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 차단한다. 댐(310)은 표시 영역(DA)과 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 차단한다. 이를 통해, 댐(310)은 유기막(292)이 표시장치의 외부로 노출되거나 유기막(292)이 패드 영역(PA)을 침범하는 것을 방지할 수 있다.
이러한 댐(310)은 제1 댐(311) 및 제2 댐(312)을 포함할 수 있다. 제1 댐(311)은 표시 영역(DA)의 외곽을 둘러싸도록 형성되어 봉지막(290)을 구성하는 유기막(292)의 흐름을 1차적으로 차단할 수 있다. 또한, 제1 댐(311)은 표시 영역(DA)와 패드 영역(PA) 사이에 배치되어 봉지막(290)을 구성하는 유기막(292)이 패드 영역(PA)을 침범하지 못하도록 유기막(292)의 흐름을 1차적으로 차단할 수 있다.
제1 댐(311)은 유기막(292)이 제1 기판(111) 상에 형성된 유기발광소자(280)를 충분히 덮을 수 있도록 유기발광소자(280)가 형성된 영역과 이격하여 형성되는 것이 바람직하다. 또한, 제1 댐(311)은 외부 환경에 취약한 유기 물질로 이루어진 평탄화막(260) 및 뱅크(284)와 같은 구성과 이격하여 형성되는 것이 바람직하다.
이러한 제1 댐(311)은 화소(P)들 각각에 전원 전압을 공급하는 제1 전원 라인(320) 상에 형성될 수 있다. 구체적으로, 제1 댐(311)은 제2 측 비표시 영역(NDA2), 제3 측 비표시 영역(NDA3) 및 제4 측 비표시 영역(NDA4)에서 제2 전원 라인(330) 상에 형성될 수 있다. 이때, 제1 댐(311)은 제2 전원 라인(330)의 가장자리를 덮도록 형성될 수 있다.
한편, 제1 댐(311)은 제1 측 비표시 영역(NDA)에서 제1 전원 라인(320) 및 제2 전원 라인(330) 상에 형성될 수 있다. 이때, 제1 댐(311)은 패드 영역(PA)으로 연장되는 제1 전원 라인(320) 및 제2 전원 라인(330) 각각의 가장자리를 일부만 덮을 수 있다.
제1 댐(311)은 제1 하부층(311a) 및 제1 상부층(311b)을 포함할 수 있다. 제1 하부층(311a)은 제1 전원 라인(320) 및 제2 전원 라인(330) 상에 형성될 수 있다.
제1 댐(311)의 제1 하부층(311a) 및 제1 상부층(311b)은 화소(P)의 평탄화막(260), 뱅크(284) 및 스페이서(285) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260), 뱅크(284) 및 스페이서(285) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 예를 들어, 제1 댐(311)의 제1 하부층(311a)은 평탄화막(260)과 동일 물질로 동시에 형성될 수 있고, 제1 댐(311)의 제1 상부층(311b)은 뱅크(284)와 동일 물질로 동시에 형성될 수 있다. 다른 예를 들어, 제1 댐(311)의 제1 하부층(311a)은 뱅크(284)와 동일 물질로 동시에 형성될 수 있고, 제1 댐(311)의 제1 상부층(312b)은 스페이서(285)와 동일 물질로 동시에 형성될 수 있다. 이와 같은 경우, 제1 댐(312)의 제1 하부층(311a) 및 제1 상부층(311b)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
도 5 및 도 6에서는 제1 댐(311)이 제1 하부층(311a) 및 제1 상부층(311b)을 포함하는 것으로 설명하고 있으나, 이에 한정되지는 않는다. 다른 실시예에 있어서, 제1 댐(311)은 하부층, 중간층 및 상부층으로 3층 구조로 형성될 수도 있다. 또 다른 실시예에 있어서, 제1 댐(311)은 하부층만으로 단층 구조로 형성될 수도 있다.
제2 댐(312)은 제1 댐(311)의 외곽에 형성되어 제1 댐(311)의 외곽으로 흘러 넘치는 유기막(292)을 2차적으로 차단할 수 있다. 이를 통해, 제2 댐(312) 및 제1 댐(311)은 유기막(292)이 표시장치의 외부로 노출되거나 패드 영역(PA)을 침범하는 것을 보다 효과적으로 차단할 수 있다.
이러한 제2 댐(312)은 층간 절연막(240) 상에 형성될 수 있다. 구체적으로, 제2 댐(312)은 제2 측 비표시 영역(NDA2), 제3 측 비표시 영역(NDA3) 및 제4 측 비표시 영역(NDA4)에서 층간 절연막(240) 상에 형성될 수 있다.
또한, 제2 댐(312)은 제1 측 비표시 영역(NDA1)에서 제1 전원 라인(320) 및 제2 전원 라인(330) 상에 형성될 수 있다. 이때, 제2 댐(312)은 패드 영역(PA)으로 연장되는 제1 전원 라인(320) 및 제2 전원 라인(330) 각각의 가장자리를 일부만 덮을 수 있다.
제2 댐(312)은 제2 하부층(312a), 중간층(312b) 및 제1 상부층(312c)을 포함할 수 있다. 제2 하부층(312a)은 제1 전원 라인(320) 및 제2 전원 라인(330) 상에 형성될 수 있고, 중간층(312b)은 제1 하부층(312a) 상에 형성될 수 있으며, 제1 상부층(312c)은 중간층(312b) 상에 형성될 수 있다.
제2 댐(311)의 제2 하부층(312a), 중간층(312b) 및 제2 상부층(312c)은 화소(P)의 평탄화막(260), 뱅크(284) 및 스페이서(285) 중 적어도 하나와 동시에 형성될 수 있으며, 평탄화막(260), 뱅크(284) 및 스페이서(285) 중 적어도 하나와 같은 물질로 이루어질 수 있다. 예컨대, 제2 댐(312)의 제2 하부층(312a)은 평탄화막(260)과 동일 물질로 동시에 형성될 수 있다. 제2 댐(312)의 중간층(312b)은 뱅크(284)와 동일 물질로 동시에 형성될 수 있다. 제2 댐(312)의 제2 상부층(312c)은 스페이서(285)와 동일 물질로 동시에 형성될 수 있다. 이와 같은 경우, 제2 댐(312)의 제2 하부층(312a), 중간층(312b) 및 제2 상부층(312c)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
도 5 및 도 6에서는 제2 댐(312)이 제2 하부층(312a), 중간층(312b) 및 제2 상부층(312c)을 포함하는 것으로 설명하고 있으나, 이에 한정되지는 않는다. 다른 실시예에 있어서, 제2 댐(312)은 하부층으로 단층 구조로 형성될 수도 있다. 또 다른 실시예에 있어서, 제2 댐(312)은 하부층 및 상부층으로 2층 구조로 형성될 수도 있다.
제1 전원 라인(320)은 외부의 전원 공급부로부터 공급되는 제1 전원 전압을 표시 영역(DA)에 배치된 각 화소(P)에 인가한다. 제1 전원 라인(320)은 패드 영역(PA)으로부터 표시 영역(DA)까지 연장될 수 있다. 제1 전원 라인(320)은 패드 영역(PA)으로부터 연장되어 제1 비표시 영역(NDA1)에 배치될 수 있다. 제1 전원 라인(320)은 제1 비표시 영역(NDA1)으로부터 표시 영역(DA)으로 연장될 수 있다. 도 3에 구체적으로 도시하고 있지는 않지만, 제1 전원 라인(320)은 제1 비표시 영역(NDA1)에 형성된 제1 전원 라인(320)으로부터 표시 영역(DA)으로 연장된 복수의 제1 전압 라인(미도시)들을 포함할 수 있다. 제1 전압 라인(미도시)들은 제1 비표시 영역(NDA1)에 형성된 제1 전원 라인(320)과 동일층에 배치되어 일체로 형성되거나, 다른층에 배치되어 콘택홀을 통해 전기적으로 접속될 수 있다.
제1 전원 라인(320)은 패드 영역(PA)에서 제1 패드(PAD1)와 접속하여, 제1 패드(PAD1)를 통해 제1 전원 전압을 공급받는다. 제1 전원 라인(320)은 표시 영역(DA)에서 화소(P)와 접속되어, 화소(P)에 제1 전원 전압을 인가할 수 있다. 제1 전원 라인(320)은 표시 영역(DA)에서 유기발광소자(280)의 제1 전극(281)과 연결되어, 제1 전극(281)에 제1 전원 전압을 인가할 수 있다. 이때, 제1 전원 전압은 고전위 전압일 수 있다.
제1 전원 라인(320)은 소스 전극(213) 및 드레인 전극(214)과 동일한 층에 형성될 수 있다. 제1 전원 라인(320)은 소스 전극(213) 및 드레인 전극(214)과 동일한 물질로 동시에 형성될 수 있다. 제1 전원 라인(320)은 예컨대, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
제2 전원 라인(330)은 외부의 전원 공급부로부터 공급되는 제2 전원 전압을 표시 영역(DA)에 배치된 각 화소(P)에 인가한다. 제2 전원 라인(330)은 패드 영역(PA)으로부터 표시 영역(DA)까지 연장될 수 있다. 제2 전원 라인(330)은 패드 영역(PA)으로부터 제3 측 비표시 영역(NDA3), 제4 측 비표시 영역(NDA4) 및 제2 측 비표시 영역(NDA2)까지 연장되어 배치될 수 있다. 제2 전원 라인(330)은 제3 측 비표시 영역(NDA3), 제4 측 비표시 영역(NDA4) 및 제2 측 비표시 영역(NDA2) 각각으로부터 표시 영역(DA)으로 연장될 수 있다.
도 3에 구체적으로 도시하고 있지는 않지만, 제2 전원 라인(330)은 제3 측 비표시 영역(NDA3), 제4 측 비표시 영역(NDA4) 및 제2 측 비표시 영역(NDA2) 각각에 형성된 제2 전원 라인(330)으로부터 표시 영역(DA)으로 연장된 복수의 제2 전압 라인(미도시)들을 포함할 수 있다. 제2 전압 라인(미도시)들은 제3 측 비표시 영역(NDA3), 제4 측 비표시 영역(NDA4) 및 제2 측 비표시 영역(NDA2) 각각에 형성된 제2 전원 라인(330)과 동일층에 배치되어 일체로 형성되거나, 다른층에 배치되어 콘택홀을 통해 전기적으로 접속될 수 있다.
제2 전원 라인(330)은 패드 영역(PA)에서 제2 패드(PAD2)와 접속하여, 제2 패드(PAD2)를 통해 제2 전원 전압을 공급받는다. 제2 전원 라인(330)은 표시 영역(DA)에서 화소(P)와 접속되어, 화소(P)에 제2 전원 전압을 인가할 수 있다. 제2 전원 라인(330)은 표시 영역(DA)에서 유기발광소자(280)의 제2 전극(282)과 연결되어, 제2 전극(282)에 제2 전원 전압을 인가할 수 있다. 이때, 제2 전원 전압은 제1 전원 전압보다 낮은 저전위 전압일 수 있다. 저전위 전압은 그라운드 전압일 수 있다.
제2 전원 라인(330)은 소스 전극(213) 및 드레인 전극(214)과 동일한 층에 형성될 수 있다. 제2 전원 라인(330)은 소스 전극(213) 및 드레인 전극(214)과 동일한 물질로 동시에 형성될 수 있다. 제2 전원 라인(330)은 예컨대, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
본 발명의 실시예에 따른 제2 전원 라인(330)은 제2 측 비표시 영역(NDA2), 제3 측 비표시 영역(NDA3), 및 제4 측 비표시 영역(NDA4)에서 제1 댐(311) 또는 제2 댐(312)의 외곽으로 형성되지 않는 것을 특징으로 한다. 제2 전원 라인(330)은 제2 측 비표시 영역(NDA2), 제3 측 비표시 영역(NDA3), 및 제4 측 비표시 영역(NDA4)에서 제1 댐(311)이 형성된 영역에서 표시 영역(DA)까지 형성될 수 있다. 이때, 제2 전원 라인(330)은 도 5와 같이 일단이 제1 댐(311)에 의하여 덮이고, 타단이 평탄화막(260)에 의하여 덮일 수 있다.
도 5에서는 제2 전원 라인(330)의 일단이 제1 댐(311)에 의하여 덮이는 것으로 도시하고 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 제2 전원 라인(330)은 도 7과 같이 제2 댐(312)이 형성된 영역에서 표시 영역(DA)까지 형성될 수 있다. 이때, 제2 전원 라인(330)은 일단이 제2 댐(312)에 의하여 덮이고, 타단이 평탄화막(260)에 의하여 덮일 수 있다.
이에 따라, 제2 전원 라인(330)은 봉지막(290)을 이루는 제1 무기막(291) 또는 제2 무기막(293)을 형성할 때 노출되지 않을 수 있다. 제2 전원 라인(330)은 제2 전원 전압이 인가되므로, 제2 전원 전압이 저항의 영향을 받지 않고 안정적으로 공급되기 위해서는 충분한 면적을 갖는 것이 바람직하다. 종래의 제2 전원 라인(330)은 충분한 면적을 가지기 위하여 제2 댐(312)의 외곽까지 형성된다. 이러한 종래의 제2 전원 라인(330)은 제2 댐(312)의 외곽에서 가장자리가 노출될 수 있다. 이와 같은 경우, 제2 전원 라인(330) 상에 봉지막(290)을 이루는 제1 무기막(291) 또는 제2 무기막(293)을 형성하게 되면, 제2 전원 라인(330)의 가장자리에서는 제1 무기막(291) 또는 제2 무기막(293)이 끊어진 심(seam)이 발생할 수 있다.
본 발명의 실시예에 따른 제2 전원 라인(330)은 제1 무기막(291) 또는 제2 무기막(293) 형성시 심이 발생하는 것을 방지하기 위하여 제1 댐(311) 또는 제2 댐(312)의 외곽까지 형성되지 않는다. 결과적으로, 본 발명의 실시예에 따른 제2 전원 라인(330)은 가장자리가 제1 댐(311) 또는 제2 댐(312)에 의하여 덮이므로, 제1 무기막(291) 또는 제2 무기막(293)에 심이 발생하는 것을 방지할 수 있다.
한편, 상술한 바와 같이 본 발명의 실시예에 따른 제2 전원 라인(330)은 제1 댐(311) 또는 제2 댐(312)의 외곽에 형성되지 않기 때문에 형성 면적이 감소하게 된다. 제2 전원 라인(330)은 형성 면적이 감소하게 되면 저항이 증가하므로, 제2 전극(282)에 제2 전원 전압을 안정적으로 공급할 수 없다.
본 발명의 실시예는 제2 전원 라인(330)의 저항을 감소시키기 위한 보조 라인(286)을 더 포함할 수 있다. 제1 보조 라인(286)은 평탄화막(260) 상에서 제1 전극(281)과 이격 배치되어 제1 댐(311) 아래까지 연장될 수 있다. 이러한 제1 보조라인(286)은 도 5와 같이 제2 전원 라인(330)과 접속될 수 있다. 이에 따라, 제2 전원 라인(330)은 제1 보조 라인(286)에 의하여 형성 면적이 증가된 효과가 있으므로, 저항을 감소시킬 수 있다.
보조 라인(286)은 표시 영역(DA)에 배치된 제1 전극(281)과 동일한 층에 형성될 수 있다. 보조 라인(286)은 제1 전극(281)과 동일한 물질로 동시에 형성될 수 있다. 보조 라인(286)은 예를 들어, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
또한, 본 발명의 실시예는 제2 전원 라인(330)의 저항을 감소시키기 위하여 제2 기판(112)에 형성된 상부 보조 라인(340)을 더 포함할 수 있다. 상부 보조 라인(340)에 관한 설명은 도 8 내지 10을 결부하여 후술하도록 한다.
제1 패드(PAD1)는 패드 영역(PA)에 배치되어 제1 전원 라인(320)과 접속되며, 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다. 이러한 제1 패드(PAD1)는 연성 필름(150)을 통해 외부의 전원 공급부로부터 제1 전원 전압을 공급받는다. 그리고 제1 패드(PAD1)는 제1 전원 전압을 접속된 제1 전원 라인(320)으로 공급한다.
제2 패드(PAD2)는 패드 영역(PA)에 배치되어 제2 전원 라인(330)과 접속되며, 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(150)의 배선들과 전기적으로 연결될 수 있다. 이러한 제2 패드(PAD2)는 연성 필름(150)을 통해 외부의 전원 공급부로부터 제2 전원 전압을 공급받는다. 그리고 제2 패드(PAD2)는 제2 전원 전압을 접속된 제2 전원 라인(330)으로 공급한다.
더미 패드(DPAD)는 패드 영역(PAD)에 배치되어 제2 패드(PAD2)와 접속되며, 제2 기판(112)에 형성된 상부 보조 라인(340)과 전기적으로 연결될 수 있다. 이러한 더미 패드(DPAD)는 도 6과 같이 제2 패드(PAD2)으로부터 연장되어 일체로 형성될 수 있다.
이하에서는 도 8 내지 도 10을 참조하여 상부 보조 라인(340)에 대하여 보다 구체적으로 설명하도록 한다.
도 8은 제1 기판 및 제2 기판을 개략적으로 보여주는 평면도이다. 도 9는 도 8에 도시된 Ⅳ-Ⅳ' 선의 단면을 개략적으로 나타내는 단면도이고, 도 10은 도 8에 도시된 Ⅴ-Ⅴ' 선의 단면을 개략적으로 나타내는 단면도이다.
도 8 내지 도 10을 참조하면, 제1 기판(111)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 패드(PAD1, PAD2, DPAD)들이 형성되는 패드 영역(PA), 댐(310), 제1 전원 라인(320), 및 제2 전원 라인(330)이 형성될 수 있다. 제2 기판(112)은 제1 기판(111)과 같이 표시 영역(DA)과 비표시 영역(NDA)으로 구분되며, 비표시 영역(NDA)에는 상부 보조 라인(340)이 형성될 수 있다. 제2 기판(112)의 비표시 영역(NDA)은 제1 측 비표시 영역(NDA1), 제1 측 비표시 영역(NDA1)과 마주보는 제2 측 비표시 영역(NDA2), 제1 측 비표시 영역(NDA1)의 일단과 제2 측 비표시 영역(NDA2)의 일단을 연결하는 제3 측 비표시 영역(NDA3), 및 제1 측 비표시 영역(NDA1)의 타단과 제2 측 비표시 영역(NDA2)의 타단을 연결하는 제4 측 비표시 영역(NDA4)을 포함한다.
도 9 및 도 10에 도시된 패드(PAD1, PAD2, DPAD)들, 댐(310), 제1 전원 라인(320), 및 제2 전원 라인(330)은 도 3 내지 도 7에 도시된 패드(PAD1, PAD2, DPAD)들, 댐(310), 제1 전원 라인(320), 및 제2 전원 라인(330)과 실질적으로 동일하므로, 이에 관한 설명은 생략하도록 한다.
제2 전원 라인(330)은 제2 기판과 마주보는 제1 기판(111)의 일면 상에 형성된다. 제2 전원 라인(330)은 패드 영역(PA)에서 제2 패드(PAD2)와 접속하며, 제2 패드(PAD2)로부터 공급되는 제2 전원 전압을 화소(P)들에 인가한다.
제2 패드(PAD2)는 패드 영역(PA)에 배치되어 제2 전원 라인(330)과 접속되며, 도전볼(360a)을 포함하는 이방성 도전 필름(360)을 이용하여 연성 필름(150)의 배선(152)들과 전기적으로 연결될 수 있다. 이때, 연성 필름(150)의 배선(152)들은 보호 필름(154)에 의하여 보호된다.
이러한 제2 패드(PAD2)는 연성 필름(150)을 통해 외부의 전원 공급부로부터 제2 전원 전압을 공급받고, 제2 전원 전압을 접속된 제2 전원 라인(330)으로 공급한다.
더미 패드(DPAD)는 패드 영역(PAD)에 배치되어 제2 패드(PAD2)와 접속되며, 제2 기판(112)에 형성된 상부 보조 라인(340)과 전기적으로 연결될 수 있다. 이러한 더미 패드(DPAD)는 제2 패드(PAD2)으로부터 연장되어 일체로 형성될 수 있다.
상부 보조 라인(340)은 제1 기판(111)과 마주보는 제2 기판(112)의 일면 상에 형성되어, 제1 기판(111)에 형성된 제2 전원 라인(330)과 전기적으로 접속된다. 상부 보조 라인(340)은 제1 측 비표시 영역(NDA1)에서 제1 기판(111)에 형성된 더미 패드(DPAD)와 대응되도록 형성된 패드 접속부(342), 및 패드 접속부(342)로부터 연장되어 표시 영역(DA)을 둘러싸도록 라인이 형성된 라인부(344)를 포함한다.
상부 보조 라인(340)의 패드 접속부(342)는 도전볼(370a)을 포함하는 접착 부재(370)를 이용하여 제1 기판(111)의 패드 영역(PAD)에 형성된 더미 패드(DPAD)와 접속된다.
이에 따라, 상부 보조 라인(340)은 더미 패드(DPAD)와 제2 패드(PAD2)가 전기적으로 연결되어 있으므로, 외부의 전압 공급부로부터 제2 패드(PAD2)로 공급되는 제2 전원 전압이 더미 패드(DPAD)를 통해 인가될 수 있다.
상부 보조 라인(340)은 제2 전원 라인(330)과 동일한 물질로 형성될 수 있다. 상부 보조 라인(340)은 예컨대, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
한편, 제1 기판(111)의 봉지막(290)과 제2 기판(112)의 상부 보조 라인(340)은 접착층(350)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(350)은 투명한 접착 레진일 수 있다.
본 발명의 실시예에 따른 표시장치는 제2 전원 라인(330)의 가장자리를 제1 댐(311) 또는 제2 댐(312)에 의하여 덮도록 하는 것을 특징으로 한다. 이에 따라, 본 발명의 실시예에 따른 표시장치는 제2 전원 라인(330)에 의하여 제1 무기막(291) 또는 제2 무기막(293)에 심이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 실시예에 따른 표시장치는 제2 기판(112)에 상부 보조 라인(340)을 형성하고 상부 보조 라인(340)을 제1 기판(111)에 형성된 제2 전원 라인(330)과 전기적으로 연결시키는 것을 특징으로 한다. 본 발명의 실시예에 따른 표시장치는 제2 전원 라인(330)을 제1 댐(311) 또는 제2 댐(312) 외곽에 형성하지 않기 때문에 제2 전원 라인(330)의 형성 면적이 줄어들 수 있다. 본 발명의 실시예에 따른 표시장치는 제2 전원 라인(330)의 형성 면적이 줄어들더라도 제2 전원 라인(330)을 상부 보조 라인(340)과 전기적으로 연결함으로써 제2 전원 전압이 저항의 영향을 받지않고 제2 전극(282)에 안정적으로 공급될 수 있도록 한다.
또한, 본 발명의 실시예에 따른 표시장치는 제2 전원 라인(330)의 폭을 줄일 수 있다. 결과적으로, 본 발명의 실시예에 따른 표시장치는 네로우 베젤(narrow bezel)을 구현할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
111: 제1 기판 112: 제2 기판
140: 소스 드라이브 IC 150: 연성필름
160: 회로보드 170: 타이밍 제어부
210: 박막 트랜지스터 211: 액티브층
212: 게이트전극 213: 소스전극
214: 드레인전극 220: 커패시터
221: 하부 전극 222: 상부 전극
230: 게이트 절연막 240: 층간 절연막
260: 평탄화막 280: 유기발광소자
281: 제1 전극 283: 유기발광층
282: 제2 전극 284: 뱅크
285: 스페이서 290: 봉지막
291: 제1 무기막 292: 유기막
293: 제2 무기막 310: 댐
320: 제1 전원 라인 330: 제2 전원 라인
340: 상부 보조 라인

Claims (13)

  1. 화소들이 배치된 표시 영역, 및 복수의 패드들이 배치된 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판 상에 형성되고, 상기 복수의 패드들 중 적어도 하나로부터 공급된 전원 전압을 상기 화소로 공급하는 전원 라인; 및
    상기 전원 라인의 일단을 덮도록 형성된 댐을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 화소는 상기 제1 기판 상에 형성된 제1 전극, 상기 제1 전극 상에 형성된 유기발광층, 및 상기 유기발광층 상에 형성된 제2 전극을 포함하고,
    상기 전원 라인은 상기 제2 전극에 전원 전압을 공급하는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 비표시 영역은 상기 복수의 패드들이 배치된 제1 측 비표시 영역, 상기 제1 측 비표시 영역과 마주보는 제2 측 비표시 영역, 상기 제1 측 비표시 영역의 일단과 상기 제2 측 비표시 영역의 일단을 연결하는 제3 측 비표시 영역, 및 상기 제1 측 비표시 영역의 타단과 상기 제2 측 비표시 영역의 타단을 연결하는 제4 측 비표시 영역을 포함하고,
    상기 전원 라인은 상기 복수의 패드들로부터 상기 제2 측 비표시 영역, 상기 제3 측 비표시 영역, 및 상기 제4 측 비표시 영역으로 연장되는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 제1 기판과 마주보도록 배치된 제2 기판; 및
    상기 제1 기판과 마주보는 상기 제2 기판의 일면 상에 형성된 상부 보조 라인을 더 포함하는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 상부 보조 라인은 상기 전원 라인과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  6. 제4항에 있어서,
    상기 복수의 패드들은 상기 전원 라인과 접속하는 패드, 및 상기 패드와 전기적으로 연결된 더미 패드를 포함하는 것을 특징으로 하는 표시장치.
  7. 제6항에 있어서,
    상기 더미 패드는 상기 패드로부터 연장 형성되는 것을 특징으로 하는 표시장치.
  8. 제4항에 있어서,
    상기 상부 보조 라인은 상기 더미 패드에 접속되어 상기 전원 라인과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 상부 보조 라인은 도전볼을 포함하는 접착 부재를 이용하여 상기 더미 패드와 접속하는 것을 특징으로 하는 표시장치.
  10. 제1항에 있어서,
    상기 화소는,
    상기 제1 기판 상에 형성된 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하고,
    상기 전원 라인은 상기 소스 전극 및 상기 드레인 전극과 동일층에 동일한 물질로 형성되는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서,
    상기 복수의 패드들은 상기 소스 전극 및 상기 드레인 전극과 동일층에 동일한 물질로 형성되는 것을 특징으로 하는 표시장치.
  12. 제10항에 있어서,
    상기 화소는,
    상기 박막 트랜지스터 상에 형성된 평탄화막을 더 포함하고,
    상기 평탄화막은 상기 전원 라인의 타단을 덮는 것을 특징으로 하는 표시장치.
  13. 제1항에 있어서,
    상기 댐은,
    상기 표시 영역을 둘러싸도록 형성된 제1 댐; 및
    상기 제1 댐을 둘러싸도록 형성된 제2 댐을 포함하고,
    상기 전원 라인의 일단은 상기 제1 댐 및 상기 제2 댐 중 어느 하나에 의하여 덮이는 것을 특징으로 하는 표시장치.
KR1020170182152A 2017-12-28 2017-12-28 표시장치 KR102612737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170182152A KR102612737B1 (ko) 2017-12-28 2017-12-28 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170182152A KR102612737B1 (ko) 2017-12-28 2017-12-28 표시장치

Publications (2)

Publication Number Publication Date
KR20190079998A true KR20190079998A (ko) 2019-07-08
KR102612737B1 KR102612737B1 (ko) 2023-12-12

Family

ID=67256466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170182152A KR102612737B1 (ko) 2017-12-28 2017-12-28 표시장치

Country Status (1)

Country Link
KR (1) KR102612737B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021017012A1 (zh) * 2019-08-01 2021-02-04 京东方科技集团股份有限公司 显示基板及显示装置
EP4009373A4 (en) * 2019-08-01 2022-08-17 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
EP4050673A4 (en) * 2019-10-21 2022-11-02 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE
US11894392B2 (en) 2019-12-27 2024-02-06 Lg Display Co., Ltd. Transparent display device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027504A (ja) * 2008-07-23 2010-02-04 Seiko Epson Corp 有機el装置及び電子機器
KR20110039776A (ko) * 2009-10-12 2011-04-20 엘지디스플레이 주식회사 듀얼패널 타입 유기전계발광소자
KR20120058207A (ko) * 2010-11-29 2012-06-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120068380A (ko) * 2010-12-17 2012-06-27 삼성모바일디스플레이주식회사 표시 장치 및 유기 발광 표시 장치
KR20150002118A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 플렉서블 타입 유기전계 발광소자
KR20150094950A (ko) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160010199A (ko) * 2014-07-18 2016-01-27 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20160116240A (ko) * 2015-03-27 2016-10-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170075864A (ko) * 2015-12-23 2017-07-04 엘지디스플레이 주식회사 미러 디스플레이 장치
KR20170114027A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 표시 장치
KR20170115149A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR20170126556A (ko) * 2016-05-09 2017-11-20 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027504A (ja) * 2008-07-23 2010-02-04 Seiko Epson Corp 有機el装置及び電子機器
KR20110039776A (ko) * 2009-10-12 2011-04-20 엘지디스플레이 주식회사 듀얼패널 타입 유기전계발광소자
KR20120058207A (ko) * 2010-11-29 2012-06-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120068380A (ko) * 2010-12-17 2012-06-27 삼성모바일디스플레이주식회사 표시 장치 및 유기 발광 표시 장치
KR20150002118A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 플렉서블 타입 유기전계 발광소자
KR20150094950A (ko) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160010199A (ko) * 2014-07-18 2016-01-27 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20160116240A (ko) * 2015-03-27 2016-10-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170075864A (ko) * 2015-12-23 2017-07-04 엘지디스플레이 주식회사 미러 디스플레이 장치
KR20170114027A (ko) * 2016-03-31 2017-10-13 삼성디스플레이 주식회사 표시 장치
KR20170115149A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR20170126556A (ko) * 2016-05-09 2017-11-20 삼성디스플레이 주식회사 디스플레이 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021017012A1 (zh) * 2019-08-01 2021-02-04 京东方科技集团股份有限公司 显示基板及显示装置
CN112602198A (zh) * 2019-08-01 2021-04-02 京东方科技集团股份有限公司 显示基板及显示装置
EP4009373A4 (en) * 2019-08-01 2022-08-17 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
JP2022550490A (ja) * 2019-08-01 2022-12-02 京東方科技集團股▲ふん▼有限公司 表示基板及び表示装置
US11991905B2 (en) 2019-08-01 2024-05-21 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US12010885B2 (en) 2019-08-01 2024-06-11 Chengdu Boe Optoelectronics Technology Co., Ltd Display substrate and display apparatus
EP4050673A4 (en) * 2019-10-21 2022-11-02 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE
EP4188055A1 (en) * 2019-10-21 2023-05-31 BOE Technology Group Co., Ltd. Display panel and manufacture method thereof, and display apparatus
US11937446B2 (en) 2019-10-21 2024-03-19 Boe Technology Group Co., Ltd. Display panel and manufacture method thereof, and display apparatus
US12016198B2 (en) 2019-10-21 2024-06-18 Boe Technology Group Co., Ltd. Display panel and manufacture method thereof, and display apparatus
US11894392B2 (en) 2019-12-27 2024-02-06 Lg Display Co., Ltd. Transparent display device

Also Published As

Publication number Publication date
KR102612737B1 (ko) 2023-12-12

Similar Documents

Publication Publication Date Title
KR102485295B1 (ko) 표시장치
KR102589245B1 (ko) 표시장치와 그의 제조방법
KR102456123B1 (ko) 표시장치
KR102431788B1 (ko) 표시장치
KR102489225B1 (ko) 표시장치와 그의 제조방법
KR102481863B1 (ko) 표시 장치
KR20180076590A (ko) 표시장치와 그의 제조방법
KR20180078672A (ko) 표시장치와 그의 제조방법
KR102426268B1 (ko) 표시장치와 그의 제조방법
KR102612737B1 (ko) 표시장치
KR102555648B1 (ko) 표시장치
KR102572763B1 (ko) 투명표시장치와 그의 제조방법
KR102598833B1 (ko) 유기 발광 표시 장치
KR102483563B1 (ko) 표시장치
KR102542873B1 (ko) 표시장치
KR20230035269A (ko) 표시장치와 그의 제조방법
KR102665541B1 (ko) 표시장치와 그의 제조방법
KR102646212B1 (ko) 유기 발광 표시 장치
KR102512418B1 (ko) 표시장치
KR20200025582A (ko) 표시장치
KR20180074145A (ko) 표시장치와 그의 제조방법
KR20180076496A (ko) 표시장치와 그의 제조방법
KR102466445B1 (ko) 유기 발광 표시 장치
KR20190071295A (ko) 유기 발광 표시 장치
KR102636629B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant