JP2022549242A - 容量性クロック分配システム - Google Patents

容量性クロック分配システム Download PDF

Info

Publication number
JP2022549242A
JP2022549242A JP2022517966A JP2022517966A JP2022549242A JP 2022549242 A JP2022549242 A JP 2022549242A JP 2022517966 A JP2022517966 A JP 2022517966A JP 2022517966 A JP2022517966 A JP 2022517966A JP 2022549242 A JP2022549242 A JP 2022549242A
Authority
JP
Japan
Prior art keywords
resonator
clock signal
spine
sinusoidal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022517966A
Other languages
English (en)
Other versions
JP7422220B2 (ja
Inventor
エイ． ストロング、ジョシュア
エム． アセベド、ホセ
ケイ． シロタ、アレクサンダー
イー． ニールセン、マックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2022549242A publication Critical patent/JP2022549242A/ja
Application granted granted Critical
Publication of JP7422220B2 publication Critical patent/JP7422220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Abstract

一実施形態は、クロック分配システムを含む。システムは、正弦波クロック信号を伝搬する少なくとも１つの共振器スパインと、少なくとも１つの共振器スパインに導電的に結合され、かつ定在波共振器として構成された少なくとも１つの共振器リブとを含む。システムはさらに、少なくとも１つの結合コンデンサを含む。少なくとも１つの結合コンデンサの各々は、少なくとも１つの共振器リブの少なくとも１つと個々の回路とを相互接続して、正弦波クロック信号に対応するクロック電流を、個々の回路に機能を提供するために個々の回路に容量的に提供することができる。

Description

本発明は、概して、コンピュータシステムに関し、詳しくは、容量性クロック分配システムに関する。
論理機能を実現する典型的な回路は、クロックに基づいて動作し、データを同期させ、かつ／または論理機能の時間ベースのフローを提供することができる。相補型金属酸化物半導体（ＣＭＯＳ）技術に基づく回路は、所与の論理回路またはゲートがデータを処理または他の論理機能に対して転送するために、１つまたは複数の入力でデータを取り込むタイミングを示すクロックを実装することができる。従って、所与のクロックは、回路内の様々なデバイスにクロック信号を提供して、必要なタイミング情報を提供し、データ転送およびタイミング機能を実質的に同期させることができる。レシプロカル量子論理（ＲＱＬ：ｒｅｃｉｐｒｏｃａｌ ｑｕａｎｔｕｍ ｌｏｇｉｃ）回路など他のタイプの回路が、クロック信号を実装することができる。ＲＱＬ回路は、例えば実質的に安定した周波数を有する正弦波信号として提供されるクロックに基づいてタイミング情報を実現することができる。
一実施形態は、クロック分配システムを含む。システムは、正弦波クロック信号を伝搬する少なくとも１つの共振器スパインと、少なくとも１つの共振器スパインに導電的に結合され、かつ定在波共振器として構成された少なくとも１つの共振器リブとを含む。システムはさらに、少なくとも１つの結合コンデンサを含む。少なくとも１つの結合コンデンサの各々は、少なくとも１つの共振器リブの少なくとも１つと個々の回路とを相互接続して、正弦波クロック信号に対応するクロック電流を、個々の回路に機能を提供するために個々の回路に容量的に提供することができる。
別の実施形態は、クロック分配システムを含む。システムは、正弦波クロック信号を伝搬する少なくとも１つの共振器スパインと、少なくとも１つの共振器スパインに導電的に結合され、かつ定在波共振器として構成された少なくとも１つの共振器リブとを含む。また、システムは、少なくとも１つの共振器スパインと低電圧レールとを相互接続する少なくとも１つのインピーダンス線を含む。少なくとも１つのインピーダンス線は、個々の少なくとも１つの共振器リブに対応することができる。システムはさらに、少なくとも１つの結合コンデンサを含む。少なくとも１つの結合コンデンサの各々は、少なくとも１つの共振器リブの少なくとも１つと個々の回路とを相互接続して、正弦波クロック信号に対応するクロック電流を、個々の回路に機能を提供するために個々の回路に容量的に提供することができる。
別の実施形態は、クロック分配システムを含む。システムは、個々の複数の正弦波クロック信号の１つをそれぞれが伝搬する複数の共振器スパインを含む。複数の正弦波クロック信号の各々は、複数の別個の位相の個々の１つを有することができる。また、システムは、複数の共振器スパインの各々に導電的に結合された少なくとも１つの共振器リブを含む。少なくとも１つの共振器リブの各々は、定在波共振器として構成することができる。システムは、複数のスパインの各々の少なくとも１つの共振器リブの各々に結合された結合コンデンサをさらに含む。複数のスパインの第１の１つに関連付けられた第１の結合コンデンサと、複数のスパインの第２の１つに関連付けられた第２の結合コンデンサは、回路に結合されて、個々の複数の別個の位相のうちの２つと等しくなく、それらの間に存在する位相を有するクロック電流を、回路に機能を提供するために容量的に提供することができる。
クロック分配システムの例示的な略図である。 クロック分配システムの例を示す図である。 クロック分配システムの別の例を示す図である。 クロック分配システムのさらに別の例を示す図である。 クロック分配システムのさらに別の例を示す図である。 クロック分配システムの別の例示的な略図である。
本発明は、概して、コンピュータシステムに関し、詳しくは、容量性クロック分配システムに関する。本明細書で説明されるように、クロック分配システムは、共振器「スパイン」および「リブ」構成として配置されている。本明細書で説明されるように、共振器に関する「スパイン」という用語は、正弦波クロック信号（例えば、同相または直交位相クロック信号）を伝搬するように構成された導体を表す。共振器に関する「リブ」という用語は、スパインに導電的に結合され、正弦波クロック信号を伝搬する定在波共振器として構成される導体を表す。クロック分配システムは、複数の共振器リブを含むことができ、複数の共振器リブは、各々が同じ共振器スパインに導電的に結合され、したがって、各々が共振器スパインからの正弦波クロック信号を別々に伝搬することができる。
また、クロック分配システムは、正弦波クロック信号を回路に分配する少なくとも１つの結合コンデンサを含む。一例として、結合コンデンサ（単数または複数）は、それぞれ、少なくとも１つの共振器リブと個々の回路とを相互接続して、正弦波クロック信号に対応するクロック電流を、個々の回路に機能を提供するために個々の回路に容量的に提供する。これらの機能は、例えば、タイミング機能、データキャプチャ、１つまたは複数のジョセフソン接合のバイアス、または様々なその他の回路機能に対応することができる。一例として、クロック分配システムは、正弦波クロック信号に関して共振を提供するために、共振器リブ（単数または複数）の各々に対応するような少なくとも１つのインピーダンス線をさらに含み得る。
図１は、クロック分配システム１０の例を示す。クロック分配システム１０は、レシプロカル量子論理（ＲＱＬ）回路設計などの様々な用途において実装され得る。例えば、クロック分配システム１０は、集積回路（ＩＣ）チップ内に、またはその一部として実装され得る。
クロック分配システム１０は、少なくとも１つの共振器システム１２を含む。共振器システム（単数または複数）１２は、本明細書で説明されるように、クロック分配システム１０が実装されるＩＣチップにわたって分配され得る、個々の１つまたは複数の回路１４の各々にクロック信号ＣＬＫを提供するように構成され得る。図１の例では、共振器システム（単数または複数）１２の各々は、少なくとも１つの共振器スパイン１６および少なくとも１つの共振器リブ１８を含む。共振器リブ（単数または複数）１８はそれぞれ、共振器スパイン（単数または複数）１６の所与の１つに導電的に結合されている。従って、（例えば、局部発振器から）共振器スパイン（単数または複数）１６に提供されるクロック信号ＣＬＫは、個々の共振器リブ（単数または複数）１８の各々を伝搬するように提供され得る。
図１の例では、共振器システム１２は、少なくとも１つの結合コンデンサ２０を含む。結合コンデンサ（単数または複数）２０の各々は、共振器リブ（単数または複数）１８のうちの１つまたは複数に導電的に結合されて、回路（単数または複数）１４のうちの関連する１つにクロック電流ＩＣＬＫを容量的に提供することができる。特に、結合コンデンサ（単数または複数）２０は、個々の共振器リブ（単数または複数）１８からのクロック信号ＣＬＫを提供するためのハイパスフィルタとして機能し、関連する回路１４に機能（例えば、タイミング機能および／または電力分配機能）を提供するために、クロック信号ＣＬＫに対応するクロック電流ＩＣＬＫを生成することができる。本明細書で説明するように、共振器リブ（単数または複数）１８およびスパイン（単数または複数）１６の多数の異なる構成が存在し得、従って、回路（単数または複数）１４の共振器リブ（単数または複数）１８への容量結合を提供するための多数の異なる方法が存在し得る。
図２は、共振器システム５０の例を示す。共振器システム５０は、図１の例における共振器システム（単数または複数）１２のうちの１つに対応することができる。従って、図２の例の以下の説明では、図１の例が参照される。
共振器システム５０は、クロック信号ＣＬＫを提供するように構成された信号源５２を含む。信号源５２は、クロック信号ＣＬＫを伝搬するための導体として配置された共振器スパイン５４に接続されている。一例として、クロック信号ＣＬＫは、同相クロック信号、直交位相クロック信号、逆同相クロック信号（例えば、同相クロック信号に対して１８０°位相がずれている）、または逆直交位相クロック信号（例えば、直交位相クロック信号に対して１８０°位相がずれている）に対応することができる。図２の例では、共振器システム５０は、同様にクロック信号ＣＬＫを伝搬するために共振器スパイン５４に導電的に結合された共振器リブ５６を含む。図２の例では、共振器リブ５６は、共振器スパイン５４とは反対側の端部で開放端として示されており、従って、終端されていない。また、共振器システム５０は、共振器スパイン５４に接続され、かつ図２の例において接地として示されている低電圧レールで終端されるインピーダンス線５８を含む。インピーダンス線５８は、所定のインピーダンスを有する伝送線として示されており、かつ共振器リブ５６に対応することができる。
一例として、共振器リブ５６およびインピーダンス線５８は、定在波共振器として集合的に構成することができ、それにより、共振器リブ５６およびインピーダンス線５８は、クロック信号ＣＬＫの波長に関連する所定の長さにほぼ等しい合計の物理的長さを有することができる。例えば、共振器リブ５６およびインピーダンス線５８は、クロック信号ＣＬＫの波長λの４分の１（即ち、λ／４）にほぼ等しい全合計の長さを有することができる。従って、共振器リブ５６およびインピーダンス線５８の定在波共振器構成に基づいて、クロック信号ＣＬＫは、開放端で最大の大きさを有することができる。
図２の例では、複数のＮ個の回路６０はそれぞれ、ＣＲ１～ＣＲＮとして示される複数の結合コンデンサの個々の１つを介して共振器リブ５６に結合されるものとして示されている。従って、結合コンデンサＣＲ１～ＣＲＮは、ハイパスフィルタとして動作して、個々の回路６０に提供される個々のクロック電流ＩＣＬＫ１～ＩＣＬＫＮとしてクロック信号ＣＬＫを提供する。一例として、共振器リブ５４の長さは、クロック電流ＩＣＬＫ１～ＩＣＬＫＮの各々の振幅が回路６０に対してほぼ均一になる（例えば、等しくなる）ようにするために、（例えば、インピーダンス線５８に対して）短くなるように設計することができる。
一例として、共振器システム５０は、個々の複数のインピーダンス線５８を備えた複数の共振器リブ５４を含み得る。従って、複数組の回路６０にクロック信号ＣＬＫに対応するクロック電流ＩＣＬＫを提供することができ、各組を、所与の１つの共振器リブ５４／インピーダンス線５８のペアに対応させて、クロック電流ＩＣＬＫの振幅がほぼ均一になるようにすることができる。別の例として、共振器システム５０は、異なるクロック信号ＣＬＫにそれぞれが対応することができる複数の共振器システムのうちの１つであり得る。例えば、異なるクロック信号ＣＬＫは、レシプロカル量子論理（ＲＱＬ）回路システムの場合、同相クロック信号、直交位相クロック信号、逆同相クロック信号（例えば、同相クロック信号に対して１８０°位相がずれている）、または逆直交位相クロック信号（例えば、直交位相クロック信号に対して１８０°位相がずれている）に対応することができる。本明細書でより詳細に説明するように、共振器システムは、所与の位相クロック信号ＣＬＫおよび逆位相クロック信号ＣＬＫを含むことができる。
図３は、共振器システム１００の例を示す。共振器システム１００は、図１の例における共振器システム（単数または複数）１２の１つに対応し得る。従って、図３の例の以下の説明では、図１の例が参照される。
共振器システム１００は、クロック信号ＣＬＫを提供するように構成された信号源１０２を含む。信号源１０２は、クロック信号ＣＬＫを伝搬するための導体として配置された共振器スパイン１０４に接続されている。一例として、クロック信号ＣＬＫは、同相クロック信号、直交位相クロック信号、逆同相クロック信号（例えば、同相クロック信号に対して１８０°位相がずれている）、または逆直交位相クロック信号（例えば、直交位相クロック信号に対して１８０°位相がずれている）に対応することができる。図３の例では、共振器システム１００は、同様にクロック信号ＣＬＫを伝搬するために共振器スパイン１０４に導電的に結合された共振器リブ１０６を含む。図３の例では、共振器リブ１０６は、共振器スパイン１０４とは反対側の端部で開放端として示されており、従って、終端されていない。
また、共振器システム１００は、共振器スパイン１０４に接続され、かつ図３の例において接地として示されている低電圧レールで終端されるインピーダンス線１０８を含む。インピーダンス線１０８は、図３の例において、所定のインピーダンスを有するインダクタＬ１として示されており、かつ共振器リブ１０６に対応することができる。例えば、共振器リブ１０６およびインピーダンス線１０８は、クロック信号ＣＬＫの周波数にほぼ等しい共振周波数を有する定在波ＬＣ共振器として集合的に構成することができる。従って、共振器リブ１０６およびインピーダンス線１０８の定在波共振器構成に基づいて、クロック信号ＣＬＫは、開放端で最大の大きさを有することができる。
図３の例では、複数のＮ個の回路６０はそれぞれ、ＣＲ１～ＣＲＮとして示される複数の結合コンデンサの個々の１つを介して共振器リブ１０６に結合されるものとして示されている。従って、結合コンデンサＣＲ１～ＣＲＮは、ハイパスフィルタとして動作して、個々の回路６０に提供される個々のクロック電流ＩＣＬＫ１～ＩＣＬＫＮとしてクロック信号ＣＬＫを提供する。一例として、共振器リブ１０４の長さは、クロック電流ＩＣＬＫ１～ＩＣＬＫＮの各々の振幅が回路６０に対してほぼ均一になる（例えば、等しくなる）ようにするために、（例えば、インピーダンス線１０８に対して）短くなるように設計することができる。
従って、共振器システム１００は、図２の例における共振器システム５０の代替構成を示している。一例として、共振器システム１００は、個々の複数のインピーダンス線１０８を備えた複数の共振器リブ１０４を含み得る。従って、複数組の回路６０にクロック信号ＣＬＫに対応するクロック電流ＩＣＬＫを提供することができ、各組を、所与の１つの共振器リブ１０４／インピーダンス線１０８のペアに対応させて、クロック電流ＩＣＬＫの振幅がほぼ均一になるようにすることができる。別の例として、共振器システム１００は、異なるクロック信号ＣＬＫにそれぞれが対応することができる複数の共振器システムのうちの１つであり得る。例えば、異なるクロック信号ＣＬＫは、レシプロカル量子論理（ＲＱＬ）回路システムの場合、同相クロック信号、直交位相クロック信号、逆同相クロック信号（例えば、同相クロック信号に対して１８０°位相がずれている）、または逆直交位相クロック信号（例えば、直交位相クロック信号に対して１８０°位相がずれている）に対応することができる。
図４は、共振器システム１５０の例を示す。共振器システム１５０は、図１の例における共振器システム（単数または複数）１２の１つに対応し得る。従って、図４の例の以下の説明では、図１の例が参照される。
共振器システム１５０は、クロック信号ＣＬＫを提供するように構成された信号源１５２を含む。信号源１５２は、全体的に１５４で示される差動変圧器の一次巻線に対応する第１のインダクタＰ１および第２のインダクタＰ２に接続され、低電圧レール（例えば、接地）にも結合されている。また、差動変圧器１５４は、低電圧レール（例えば、接地）によって分離された二次巻線に対応するインダクタＳ１およびインダクタＳ２を含む。一例として、インダクタＳ１とＳ２との間の低電圧レールは、仮想接地に対応し得るため、共振器システム１５０から省略することができる。また、二次巻線Ｓ１およびＳ２は、第１の共振器スパイン１５６および第２の共振器スパイン１５８にそれぞれ結合されている。従って、差動変圧器１５４および共振器スパイン１５６および１５８の構成に基づいて、第１の共振器スパイン１５６は、クロック信号ＣＬＫを伝搬する導体として構成され、第２の共振器スパイン１５８は、クロック信号ＣＬＫに対して１８０°の位相を有する逆位相クロック信号ＣＬＫ’を伝搬する導体として構成される。
図４の例では、共振器システム１５０は、同様にクロック信号ＣＬＫを伝搬するために第１の共振器スパイン１５６に導電的に結合された第１の共振器リブ１６０を含み、かつ同様にクロック信号ＣＬＫ’を伝搬するために第２の共振器スパイン１５６に導電的に結合された第２の共振器リブ１６２を含む。図４の例では、共振器リブ１６０および１６２は、個々の共振器スパイン１５４および１５６とは反対側の端部で開放端として示されており、従って、終端されていない。また、共振器システム１５０は、第１の共振器スパイン１５６に接続され、かつ低電圧レールで終端される第１のインピーダンス線１６４と、第２の共振器スパイン１５８に接続され、かつ低電圧レールで終端される第２のインピーダンス線１６６とを含む。インピーダンス線１６４および１６６は、所定のインピーダンス（例えば、互いにほぼ等しい）をそれぞれが有する伝送線として示されており、かつ個々の共振器リブ１６０および１６２に対応することができる。
前述したのと同様に、共振器リブ１６０および１６２ならびに個々のインピーダンス線１６４および１６６は、集合的に定在波共振器として構成され得る。例えば、共振器リブとインピーダンス線との複数のペアの各々は、クロック信号ＣＬＫの波長に関連付けられた全合計の長さを有することができる。一例として、第１の共振器リブ１６０および第１のインピーダンス線１６４、ならびに第２の共振器リブ１６２および第２のインピーダンス線１６６は、クロック信号ＣＬＫの波長λの４分の１（即ち、λ／４）にほぼ等しい全合計の長さを有することができる。従って、第１の共振器リブ１６０および第１のインピーダンス線１６４の定在波共振器構成に基づいて、クロック信号ＣＬＫは、開放端で最大の大きさを有することができる。同様に、第２の共振器リブ１６２および第２のインピーダンス線１６６の定在波共振器構成に基づいて、クロック信号ＣＬＫ’は、開放端で最大の大きさを有することができる。図４の例は、図２の例で説明したものと同様の伝送線セグメントの使用を示しているが、インピーダンス線１６４および１６６の一方または両方は、代わりに、図３の例で説明されたものと同様のインダクタとして実装することができることを理解されたい。
図４の例では、複数のＮ個の回路１７０はそれぞれ、ＣＲＩ＿１～ＣＲＩ＿Ｎとして示される複数の結合コンデンサの個々の１つを介して共振器リブ１６０に結合されるものとして示されている。同様に、複数のＸ個の回路１７２はそれぞれ、ＣＲＩＯ＿１～ＣＲＩＯ＿Ｘとして示される複数の結合コンデンサの個々の１つを介して共振器リブ１６２に結合されるものとして示されている。従って、結合コンデンサＣＲＩ＿１～ＣＲＩ＿Ｎは、ハイパスフィルタとして動作して、個々の回路１７０に提供される個々のクロック電流ＩＣＬＫＬＩ＿１～ＩＣＬＫＬＩ＿Ｎとしてクロック信号ＣＬＫを提供する。同様に、結合コンデンサＣＲＩＯ＿１～ＣＲＩＯ＿Ｘは、ハイパスフィルタとして動作して、個々の回路１７２に提供される個々のクロック電流ＩＣＬＫＩＯ＿１～ＩＣＬＫＩＯ＿Ｘとしてクロック信号ＣＬＫを提供する。従って、共振器システム１５０は、図２および図３の個々の例における共振器システム５０および１００と同様の方法で、回路１７０および１７２の組をそれぞれ分離するために、逆位相クロック信号ＣＬＫおよびＣＬＫ’を提供するように構成されているものとして示されている。
図５は、共振器システム２００の例を示す。共振器システム２００は、図１の例における共振器システム（単数または複数）１２の１つに対応し得る。従って、図５の例の以下の説明では、図１の例が参照される。
共振器システム２００は、クロック信号ＣＬＫを提供するように構成された第１の信号源２０２と、逆位相クロック信号ＣＬＫ’を提供するように構成された第２の信号源２０４とを含む。第１の信号源２０２は、第１の共振器スパイン２０６に接続され、第２の信号源２０４は、第２の共振器スパイン２０８に接続される。図５の例では、共振器システム２００は、同様にクロック信号ＣＬＫを伝搬するために第１の共振器スパイン２０６に導電的に結合された第１の共振器リブ２１０を含み、かつ同様にクロック信号ＣＬＫ’を伝搬するために第２の共振器スパイン２０６に導電的に結合された第２の共振器リブ２１２を含む。図５の例では、共振器リブ２１０および２１２は、個々の共振器スパイン２０４および２０６とは反対側の端部で開放端として示されており、従って、終端されていない。また、共振器システム２００は第１の共振器スパイン２０６に接続された第１のインピーダンス線２１４と、第２の共振器スパイン２０８に接続された第２のインピーダンス線２１６とを含む。また、インピーダンス線２１４および２１６はそれぞれ、個々の共振器スパイン２０６および２０８とは反対側の端部で、インピーダンス線２１４および２１６と低電圧レールとを相互接続するインダクタＬ２に結合されている。インピーダンス線２１４および２１６は、所定のインピーダンス（例えば、互いにほぼ等しい）をそれぞれが有する伝送線として示されており、かつ個々の共振器リブ２１０および２１２に対応することができる。さらに、インダクタＬ２を介したクロック信号ＣＬＫおよびＣＬＫ’の共通の低電圧レールによって、共振器システム２００の差動動作が提供される。
前述したのと同様に、共振器リブ２１０および２１２、ならびに個々のインピーダンス線２１４および２１６は、集合的に定在波共振器として構成され得る。例えば、共振器リブとインピーダンス線との複数のペアの各々は、クロック信号ＣＬＫの波長に関連付けられた全合計の長さを有することができる。一例として、第１の共振器リブ２１０および第１のインピーダンス線２１４、ならびに第２の共振器リブ２１２および第２のインピーダンス線２１６は、クロック信号ＣＬＫの波長λの４分の１（即ち、λ／４）にほぼ等しい全合計の長さを有することができる。従って、第１の共振器リブ２１０および第１のインピーダンス線２１４の定在波共振器構成に基づいて、クロック信号ＣＬＫは、開放端で最大の大きさを有することができる。同様に、第２の共振器リブ２１２および第２のインピーダンス線２１６の定在波共振器構成に基づいて、クロック信号ＣＬＫ’は、開放端で最大の大きさを有することができる。図５の例は、図２の例で説明したものと同様の伝送線セグメントの使用を示しているが、インピーダンス線２１４および２１６の一方または両方は、代わりに、図３の例で説明されたものと同様のインダクタであって、インダクタＬ２に結合されたインダクタとして実装することができることを理解されたい。
図５の例では、複数のＮ個の回路２２０はそれぞれ、ＣＲＩ＿１～ＣＲＩ＿Ｎとして示されている複数の結合コンデンサの個々の１つを介して共振器リブ２１０に結合されるものとして示されている。同様に、複数のＸ個の回路２２２はそれぞれ、ＣＲＩＯ＿１～ＣＲＩＯ＿Ｘとして示されている複数の結合コンデンサの個々の１つを介して共振器リブ２１２に結合されるものとして示されている。従って、結合コンデンサＣＲＩ＿１～ＣＲＩ＿Ｎは、ハイパスフィルタとして動作して、個々の回路２２０に提供される個々のクロック電流ＩＣＬＫＬＩ＿１～ＩＣＬＫＬＩ＿Ｎとしてクロック信号ＣＬＫを提供する。同様に、結合コンデンサＣＲＩＯ＿１～ＣＲＩＯ＿Ｘは、ハイパスフィルタとして動作して、個々の回路２２２に提供される個々のクロック電流ＩＣＬＫＩＯ＿１～ＩＣＬＫＩＯ＿Ｘとしてクロック信号ＣＬＫを提供する。従って、共振器システム２００は、図２および図３の個々の例における共振器システム５０および１００と同様の方法で、回路２２０および２２２の組をそれぞれ分離するために、逆位相クロック信号ＣＬＫおよびＣＬＫ’を提供するように構成されているものとして示されている。
図６は、クロック分配システムの別の例示的な略図２５０を示している。略図２５０は、第１の共振器リブ２５２、第２の共振器リブ２５４、第３の共振器リブ２５６、および第４の共振器リブ２５８を示している。共振器リブ２５２、２５４、２５６、および２５８の各々は、クロック信号ＣＬＫの異なる位相に対応し得る。図６の例では、第１の共振器リブ２５２は、０°として示される第１の位相に関連付けられており、第２の共振器リブ２５４は、１８０°として示される第２の位相に関連付けられており、第３の共振器リブ２５６は、９０°として示される第３の位相に関連付けられており、第４の共振器リブ２５８は、２７０°として示される第４の位相に関連付けられている。図６の例では、第１および第２の共振器リブ２５２および２５４は、同相クロック信号に対応する個々の逆位相クロック信号ＣＬＫＩおよびＣＬＫＩ’に対応することができ、第３および第４の共振器リブ２５６および２５８は、直交位相クロック信号に対応する個々の逆位相クロック信号ＣＬＫＱおよびＣＬＫＱ’に対応することができる。
例えば、第１および第２の共振器リブ２５２および２５４は、図２および図３の個々の例における共振器システム５０および１００などの一対の共振器システムから、互いに関して逆位相である異なる信号発生器に基づいて作成され得る。代替的に、第１および第２の共振器リブ２５２および２５４は、図４および図５の個々の例における共振器システム１５０および２００のうちの１つなどの逆位相共振器システムから作成され得る。同様に、第３および第４の共振器リブ２５６および２５８は、図２および図３の個々の例における共振器システム５０および１００などの一対の共振器システムから、互いに関して逆位相である異なる信号発生器に基づいて作成され得る。代替的に、第３および第４の共振器リブ２５６および２５８は、図４および図５の個々の例における共振器システム１５０および２００のうちの１つなどの逆位相共振器システムから作成され得る。
図６の例では、導体を介して回路（図示せず）に結合されたコンデンサ（例えば、コンデンサＣＲ１～ＣＲＮ）を形成するために、多数の導体が、共振器リブ２５２、２５４、２５６、および２５８に近接して配置される。図６の例に示されているように、複数のコンデンサを複数の異なる共振器リブに結合して、個々の共振器リブ２５２、２５４、２５６、および２５８によってそれぞれ提供されるクロック信号ＣＬＫＩ、ＣＬＫＩ’、ＣＬＫＱ、およびＣＬＫＱ’の位相に対して位相が異なるクロック電流を提供することができる。
第１の例として、第１の導体２６０は、第１の共振器リブ２５２に近接して配置されており、第２の導体２６２は、第４の共振器リブ２５８に近接して配置されている。従って、第１の導体２６０および第１の共振器リブ２５２は第１のコンデンサを形成し、第２の導体２６２および第４の共振器リブ２５８は第２のコンデンサを形成する。第１および第２のコンデンサは、導体２６４を介して導電的に接続され、導体２６６は、関連する回路（図示せず）に接続される。図６の例では、第１および第２の導体２６０および２６２は、サイズがほぼ等しく、従って、個々の共振器リブ２５２および２５８に近接する表面積に関して等しい。従って、第１および第２のコンデンサは、ほぼ等しい静電容量値を有して、個々のクロック信号ＣＬＫＩおよびＣＬＫＱ’のほぼ等しい寄与を提供することができる。その結果、第１および第２のコンデンサは、０°と２７０°の位相のほぼ等しい寄与であるクロック電流を関連する回路に提供することができ、従って、３１５°クロック信号に対応することができる。
第２の例として、第３の導体２６８は、第２の共振器リブ２５４に近接して配置される。従って、第３の導体２６８および第２の共振器リブ２５４は、導体２７０によって関連する回路（図示せず）に導電的に接続された第３のコンデンサを形成する。図６の例では、第３の導体２６８は、第１および第２の導体２６０および２６２よりもほぼ大きいサイズである（例えば、２の乗算係数の主平方根だけ）。従って、第３のコンデンサは、第１および第２のコンデンサを合計した静電容量値とほぼ等しい静電容量値を有することができる。その結果、第３のコンデンサは、１８０°の位相ＣＬＫＩのほぼ等しい寄与であるクロック電流を関連する回路に提供することができる。
第３の例として、第４の導体２７２は、第１の共振器リブ２５２に近接して配置されており、第５の導体２７４は、第３の共振器リブ２５６に近接して配置されている。従って、第４の導体２７２および第１の共振器リブ２５２は第４のコンデンサを形成し、第５の導体２７４および第３の共振器リブ２５６は第５のコンデンサを形成する。第４および第５のコンデンサは、導体２７６を介して導電的に接続され、導体２７８は、関連する回路（図示せず）に接続される。図６の例では、第４および第５の導体２６８および２７０は、サイズがほぼ等しく、従って、個々の共振器リブ２５２および２５６に近接する表面積に関して等しく、さらに、第１および第２の導体２６０および２６２とほぼ等しい。従って、第４および第５のコンデンサは、ほぼ等しい静電容量値を有して、個々のクロック信号ＣＬＫＩとＣＬＫＱのほぼ等しい寄与を提供することができる。その結果、第１および第２のコンデンサは、０°と９０°の位相のほぼ等しい寄与であるクロック電流を関連する回路に提供することができ、従って、４５°クロック信号に対応することができる。
従って、略図２５０は、クロック信号ＣＬＫＩ、ＣＬＫＩ’、ＣＬＫＱ、およびＣＬＫＱ’の位相に対して位相がずれているクロック位相を提供する例を示している。図６の例で提供されている例は網羅的なものではなく、導体と個々の共振器リブ２５２、２５４、２５６、および２５８の異なる組み合わせのみならず、異なる容量値を提供するための異なるサイズの導体に基づいて、異なる位相の追加の例を提供することができる。従って、コンデンサは、関連する回路にクロック電流を供給するために、様々な異なる方法で提供することができる。
上記に記載されているのは、本発明の例である。もちろん、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲を含む、本出願の範囲内に含まれるそのようなすべての変更、修正、および変形を包含することが意図されている。さらに、本開示または特許請求の範囲が「ある」、「第１の」、または「別の」構成要素、またはそれらと同等の構成要素を記載している場合、それは、そのような構成要素を１つまたは複数含むと解釈されるべきであり、２つ以上の要素を必要とするわけでも、除外するわけでもない。本明細書で使用される場合、「含む」という用語は、含むがこれに限定されないことを意味し、「含んでいる」という用語は、含んでいるがこれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
上記に記載されているのは、本発明の例である。もちろん、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲を含む、本出願の範囲内に含まれるそのようなすべての変更、修正、および変形を包含することが意図されている。さらに、本開示または特許請求の範囲が「ある」、「第１の」、または「別の」構成要素、またはそれらと同等の構成要素を記載している場合、それは、そのような構成要素を１つまたは複数含むと解釈されるべきであり、２つ以上の要素を必要とするわけでも、除外するわけでもない。本明細書で使用される場合、「含む」という用語は、含むがこれに限定されないことを意味し、「含んでいる」という用語は、含んでいるがこれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
［付記１］
クロック分配システムであって、
個々の複数の正弦波クロック信号の１つをそれぞれが伝搬する複数の共振器スパインと、前記複数の正弦波クロック信号の各々は、複数の別個の位相の個々の１つを有しており、
前記複数の共振器スパインの各々に導電的に結合された少なくとも１つの共振器リブと、前記少なくとも１つの共振器リブの各々は、定在波共振器として構成されており、
複数のスパインの各々の前記少なくとも１つの共振器リブの各々に結合された結合コンデンサと、を備え、複数のスパインの第１の１つに関連付けられた第１の結合コンデンサ、および複数のスパインの第２の１つに関連付けられた第２の結合コンデンサは、回路に結合されて、複数の別個の位相のうちの２つと等しくなく、それらの間に存在する位相を有するクロック電流を、個々の回路に機能を提供するために容量的に提供する、システム。
［付記２］
前記複数の共振器スパインの各々と低電圧レールとを相互接続する少なくとも１つのインピーダンス線をさらに備え、前記少なくとも１つのインピーダンス線の各々は、前記複数の共振器スパインの各々に関連する個々の少なくとも１つの共振器リブに対応している、付記１に記載のシステム。
［付記３］
前記少なくとも１つのインピーダンス線の各々が、少なくとも１つの共振器スパインと前記低電圧レールとの間に所定のインピーダンスを有する伝送線を含む、付記２に記載のシステム。
［付記４］
前記少なくとも１つのインピーダンス線が、正弦波クロック信号の周波数にほぼ等しい共振周波数を有するＬＣ共振器として動作するように構成されたインダクタを含む、付記２に記載のシステム。
［付記５］
前記複数の共振器スパインが、
同相クロック信号に対応する第１の正弦波クロック信号を伝搬するように構成された第１の共振器スパインと、
直交位相クロック信号に対応する第２の正弦波クロック信号を伝搬するように構成された第２の共振器スパインと、
逆同相クロック信号に対応する第３の正弦波クロック信号を伝搬するように構成された第３の共振器スパインと、
逆直交位相クロック信号に対応する第４の正弦波クロック信号を伝搬するように構成された第４の共振器スパインと、を含む、付記１に記載のシステム。

Claims (20)

  1. クロック分配システムであって、
    正弦波クロック信号を伝搬する少なくとも１つの共振器スパインと、
    少なくとも１つの共振器スパインに導電的に結合され、かつ定在波共振器として構成された少なくとも１つの共振器リブと、
    少なくとも１つの結合コンデンサと、を備え、前記少なくとも１つの結合コンデンサの各々は、前記少なくとも１つの共振器リブの少なくとも１つと個々の回路とを相互接続して、前記正弦波クロック信号に対応するクロック電流を、前記個々の回路に対して機能を提供するために前記個々の回路に容量的に提供する、システム。
  2. 前記少なくとも１つの共振器スパインと低電圧レールとを相互接続する少なくとも１つのインピーダンス線をさらに備え、前記少なくとも１つのインピーダンス線は、個々の少なくとも１つの共振器リブに対応する、請求項１に記載のシステム。
  3. 前記少なくとも１つのインピーダンス線が、前記少なくとも１つの共振器スパインと前記低電圧レールとの間に所定のインピーダンスを有する伝送線を含む、請求項２に記載のシステム。
  4. 前記少なくとも１つのインピーダンス線が、前記正弦波クロック信号の周波数にほぼ等しい共振周波数を有するＬＣ共振器として動作するように構成されたインダクタを含む、請求項２に記載のシステム。
  5. 前記少なくとも１つの共振器スパインが、
    第１の位相を有する第１の正弦波クロック信号を伝搬するように構成された第１の共振器スパインと
    前記第１の位相に対して１８０°である第２の位相を有する第２の正弦波クロック信号を伝搬するように構成された第２の共振器スパインと、を含む、請求項１に記載のシステム。
  6. 前記第１の正弦波クロック信号を生成するように構成されたクロック発生器と、
    前記クロック発生器に基づいて、前記第１の正弦波クロック信号を前記第１の共振器スパインに誘導的に提供し、前記第２の正弦波クロック信号を前記第２の共振器スパインに誘導的に提供するように構成された差動変圧器と、をさらに備える、請求項５に記載のシステム。
  7. 前記第１の正弦波クロック信号を生成するように構成された第１のクロック発生器と、
    前記第２の正弦波クロック信号を生成するように構成された第２のクロック発生器と、
    前記第１の共振器スパインに接続された少なくとも１つの第１のインピーダンス線と、
    前記第２の共振器スパインに接続された少なくとも１つの第２のインピーダンス線と、前記少なくとも１つの第２のインピーダンス線の各々は、差動ノードにて前記少なくとも１つの第１のインピーダンス線の個々の１つにも結合されており、
    前記差動ノードと低電圧レールとを相互接続するインダクタと、をさらに備える、請求項５に記載のシステム。
  8. 前記少なくとも１つの共振器スパインが、
    同相クロック信号に対応する第１の正弦波クロック信号を伝搬するように構成された第１の共振器スパインと、
    直交位相クロック信号に対応する第２の正弦波クロック信号を伝搬するように構成された第２の共振器スパインと、を含む、請求項１に記載のシステム。
  9. 前記少なくとも１つの共振器スパインが、
    逆同相クロック信号に対応する第３の正弦波クロック信号を伝搬するように構成された第３の共振器スパインと、
    逆直交位相クロック信号に対応する第４の正弦波クロック信号を伝搬するように構成された第４の共振器スパインと、を含む、請求項８に記載のシステム。
  10. 前記少なくとも１つの結合コンデンサは、前記回路を、前記第１、第２、第３、および第４の共振器スパインの個々の複数の組み合わせに関連する複数の共振器リブに容量的に相互接続して、同相クロック信号、逆同相クロック信号、直交位相クロック信号、および逆直交位相クロック信号の２つと等しくなく、それらの間に存在する位相を有するクロック電流を、個々の回路に機能を提供するために前記個々の回路に提供するように構成された複数の結合コンデンサを含む、請求項９に記載のシステム。
  11. クロック分配システムであって、
    正弦波クロック信号を伝搬する少なくとも１つの共振器スパインと、
    前記少なくとも１つの共振器スパインに導電的に結合され、かつ定在波共振器として構成された少なくとも１つの共振器リブと、
    前記少なくとも１つの共振器スパインと低電圧レールを相互接続する少なくとも１つのインピーダンス線と、前記少なくとも１つのインピーダンス線は、個々の少なくとも１つの共振器リブに対応しており、
    少なくとも１つの結合コンデンサと、を備え、前記少なくとも１つの結合コンデンサの各々は、前記少なくとも１つの共振器リブの少なくとも１つと個々の回路とを相互接続して、前記正弦波クロック信号に対応するクロック電流を、前記個々の回路に対して機能を提供するために前記個々の回路に容量的に提供する、システム。
  12. 前記少なくとも１つのインピーダンス線が、前記少なくとも１つの共振器スパインと前記低電圧レールとの間に所定のインピーダンスを有する伝送線を含む、請求項１１に記載のシステム。
  13. 前記少なくとも１つのインピーダンス線が、前記正弦波クロック信号の周波数にほぼ等しい共振周波数を有するＬＣ共振器として動作するように構成されたインダクタを含む、請求項１１に記載のシステム。
  14. 前記少なくとも１つの共振器スパインが、
    同相クロック信号に対応する第１の正弦波クロック信号を伝搬するように構成された第１の共振器スパインと、
    直交位相クロック信号に対応する第２の正弦波クロック信号を伝搬するように構成された第２の共振器スパインと、
    逆同相クロック信号に対応する第３の正弦波クロック信号を伝搬するように構成された第３の共振器スパインと、
    逆直交位相クロック信号に対応する第４の正弦波クロック信号を伝搬するように構成された第４の共振器スパインと、を含む、請求項１１に記載のシステム。
  15. 前記少なくとも１つの結合コンデンサは、前記回路を、前記第１、第２、第３、および第４の共振器スパインの個々の複数の組み合わせに関連する複数の共振器リブに容量的に相互接続して、同相クロック信号、逆同相クロック信号、直交位相クロック信号、および逆直交位相クロック信号の２つと等しくなく、それらの間に存在する位相を有するクロック電流を、個々の回路に機能を提供するために前記個々の回路に提供するように構成された複数の結合コンデンサを含む、請求項１４に記載のシステム。
  16. クロック分配システムであって、
    個々の複数の正弦波クロック信号の１つをそれぞれが伝搬する複数の共振器スパインと、前記複数の正弦波クロック信号の各々は、複数の別個の位相の個々の１つを有しており、
    前記複数の共振器スパインの各々に導電的に結合された少なくとも１つの共振器リブと、前記少なくとも１つの共振器リブの各々は、定在波共振器として構成されており、
    複数のスパインの各々の前記少なくとも１つの共振器リブの各々に結合された結合コンデンサと、を備え、複数のスパインの第１の１つに関連付けられた第１の結合コンデンサ、および複数のスパインの第２の１つに関連付けられた第２の結合コンデンサは、回路に結合されて、複数の別個の位相のうちの２つと等しくなく、それらの間に存在する位相を有するクロック電流を、個々の回路に機能を提供するために容量的に提供する、システム。
  17. 前記複数の共振器スパインの各々と低電圧レールとを相互接続する少なくとも１つのインピーダンス線をさらに備え、前記少なくとも１つのインピーダンス線の各々は、前記複数の共振器スパインの各々に関連する個々の少なくとも１つの共振器リブに対応している、請求項１６に記載のシステム。
  18. 前記少なくとも１つのインピーダンス線の各々が、少なくとも１つの共振器スパインと前記低電圧レールとの間に所定のインピーダンスを有する伝送線を含む、請求項１７に記載のシステム。
  19. 前記少なくとも１つのインピーダンス線が、正弦波クロック信号の周波数にほぼ等しい共振周波数を有するＬＣ共振器として動作するように構成されたインダクタを含む、請求項１７に記載のシステム。
  20. 前記複数の共振器スパインが、
    同相クロック信号に対応する第１の正弦波クロック信号を伝搬するように構成された第１の共振器スパインと、
    直交位相クロック信号に対応する第２の正弦波クロック信号を伝搬するように構成された第２の共振器スパインと、
    逆同相クロック信号に対応する第３の正弦波クロック信号を伝搬するように構成された第３の共振器スパインと、
    逆直交位相クロック信号に対応する第４の正弦波クロック信号を伝搬するように構成された第４の共振器スパインと、を含む、請求項１６に記載のシステム。
JP2022517966A 2019-11-13 2020-09-29 容量性クロック分配システム Active JP7422220B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/682,860 2019-11-13
US16/682,860 US10754371B1 (en) 2019-11-13 2019-11-13 Capacitive clock distribution system
PCT/US2020/053319 WO2021096599A1 (en) 2019-11-13 2020-09-29 Capacitive clock distribution system

Publications (2)

Publication Number Publication Date
JP2022549242A true JP2022549242A (ja) 2022-11-24
JP7422220B2 JP7422220B2 (ja) 2024-01-25

Family

ID=72141097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022517966A Active JP7422220B2 (ja) 2019-11-13 2020-09-29 容量性クロック分配システム

Country Status (4)

Country Link
US (1) US10754371B1 (ja)
EP (1) EP4058867A1 (ja)
JP (1) JP7422220B2 (ja)
WO (1) WO2021096599A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10884450B2 (en) 2018-03-06 2021-01-05 Northrop Grumman Systems Corporation Clock distribution system
US11283445B1 (en) * 2021-03-08 2022-03-22 Microsoft Technology Licensing, Llc Trap circuits for use with capacitively-coupled resonant clock networks
US11231742B1 (en) 2021-03-08 2022-01-25 Northrop Grumman Systems Corporation Clock distribution resonator system
US11429135B1 (en) 2021-03-11 2022-08-30 Northrop Grumman Systems Corporation Clock distribution system
US11809224B2 (en) * 2021-03-30 2023-11-07 Microsoft Technology Licensing, Llc Topologies for interconnecting capacitive and inductive elements in a capacitively-coupled rib
US11770113B2 (en) 2021-12-23 2023-09-26 IMEC USA NANOELECTRONICS DESIGN CENTER, Inc. Resonant LC power network for superconducting digital circuits

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1548848A (ja) 1967-01-13 1968-12-06
US6184736B1 (en) 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
JPH05324121A (ja) * 1992-05-19 1993-12-07 Fujitsu Ltd クロック分配回路
US5365205A (en) 1993-05-20 1994-11-15 Northern Telecom Limited Backplane databus utilizing directional couplers
US5432486A (en) 1993-05-20 1995-07-11 Northern Telecom Limited Capacitive and inductive coupling connector
JP3399630B2 (ja) 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
JPH0854957A (ja) 1994-08-12 1996-02-27 Hitachi Ltd クロック分配システム
US6229861B1 (en) * 1995-06-07 2001-05-08 Intel Corporation Clock distribution network utilizing local deskewing clock generator circuitry
US5990721A (en) 1997-08-18 1999-11-23 Ncr Corporation High-speed synchronous clock generated by standing wave
US6098176A (en) 1998-01-30 2000-08-01 International Business Machines Corporation Sinusoidal clock signal distribution using resonant transmission lines
JP3880286B2 (ja) 1999-05-12 2007-02-14 エルピーダメモリ株式会社 方向性結合式メモリシステム
US6563358B1 (en) 2000-09-20 2003-05-13 Nortel Networks Limited Technique for distributing common phase clock signals
US6563357B1 (en) 2001-12-20 2003-05-13 Intel Corporation Level converting latch
AU2003205119A1 (en) * 2002-01-11 2003-07-30 The Trustees Of Columbia University In The City Of New York Resonant clock distribution for very large scale integrated circuits
US7015765B2 (en) 2003-01-13 2006-03-21 The Trustees Of Columbia In The City Of New York Resonant clock distribution for very large scale integrated circuits
JP2005267289A (ja) 2004-03-19 2005-09-29 Yamanashi Tlo:Kk クロック信号分配装置
US7880551B2 (en) 2005-12-29 2011-02-01 The Trustees Of Columbia University In The City Of New York Systems and methods for distributing a clock signal
JP4769741B2 (ja) 2006-05-08 2011-09-07 エルピーダメモリ株式会社 信号供給構造及び半導体装置
US20090146748A1 (en) 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US8525569B2 (en) * 2011-08-25 2013-09-03 International Business Machines Corporation Synchronizing global clocks in 3D stacks of integrated circuits by shorting the clock network
US9000805B2 (en) 2013-01-29 2015-04-07 Broadcom Corporation Resonant inductor coupling clock distribution
US9501748B2 (en) * 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
US10520974B2 (en) * 2015-06-22 2019-12-31 Northrop Grumman Systems Corporation Clock distribution system
US9602082B2 (en) 2015-07-30 2017-03-21 Xilinx, Inc. Offset insensitive quadrature clock error correction and duty cycle calibration for high-speed clocking
US9634654B2 (en) 2015-08-07 2017-04-25 International Business Machines Corporation Sequenced pulse-width adjustment in a resonant clocking circuit
US9509490B1 (en) * 2015-09-21 2016-11-29 Apple Inc. Reference clock sharing
EP3217543B1 (en) 2016-03-11 2018-05-09 Socionext Inc. Clock generation circuitry
US9722589B1 (en) * 2016-04-15 2017-08-01 Microsoft Technology Licensing, Llc Clock distribution network for a superconducting integrated circuit
US9939841B1 (en) * 2017-01-10 2018-04-10 Inphi Corporation Clock distribution network for integrated circuit
US10133299B1 (en) * 2017-11-17 2018-11-20 Northrop Grumman Systems Corporation Clock distribution system
US10884450B2 (en) 2018-03-06 2021-01-05 Northrop Grumman Systems Corporation Clock distribution system
US10331163B1 (en) * 2018-03-26 2019-06-25 Microsoft Technology Licensing, Llc Superconducting integrated circuits with clock signals distributed via inductive coupling
US10431867B1 (en) * 2018-06-19 2019-10-01 Northrop Grumman Systems Corporation Clock distribution system
US10591952B1 (en) 2019-03-13 2020-03-17 Northrop Grumman Systems Corporation Clock distribution resonator system

Also Published As

Publication number Publication date
WO2021096599A1 (en) 2021-05-20
EP4058867A1 (en) 2022-09-21
JP7422220B2 (ja) 2024-01-25
US10754371B1 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
JP7422220B2 (ja) 容量性クロック分配システム
JP6492173B2 (ja) キュービットと共振器との間の混合結合
JP7184926B2 (ja) クロック分配システム
EP1425844B1 (en) Oscillator
EP1281238B1 (en) Electronic pulse generator and oscillator
JP7208232B2 (ja) クロック分配システム
JP4625138B2 (ja) 差動電流信号を単一終結信号に変換する回路
KR20200119278A (ko) 클록 분배 시스템
KR20040014594A (ko) 발진기
GB2358563A (en) Bidirectional data transfer between ICs each possessing a self-oscillating clock distribution system
WO2001067603A1 (en) Electronic pulse generator and oscillator
US11429135B1 (en) Clock distribution system
US20230091086A1 (en) Transmission-line-based resonant quadrature clock distribution with harmonic filtering
JP2006108836A (ja) 反射形アナログ移相器および電圧制御型発振器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R150 Certificate of patent or registration of utility model

Ref document number: 7422220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150