JP7208232B2 - クロック分配システム - Google Patents
クロック分配システム Download PDFInfo
- Publication number
- JP7208232B2 JP7208232B2 JP2020522842A JP2020522842A JP7208232B2 JP 7208232 B2 JP7208232 B2 JP 7208232B2 JP 2020522842 A JP2020522842 A JP 2020522842A JP 2020522842 A JP2020522842 A JP 2020522842A JP 7208232 B2 JP7208232 B2 JP 7208232B2
- Authority
- JP
- Japan
- Prior art keywords
- resonator
- transformer
- rib
- ribs
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
以下に、本開示に含まれる技術思想を付記として記載する。
[付記1]
クロック分配システムであって、
正弦波クロック信号を伝搬する少なくとも1つの共振器スパインと、
前記少なくとも1つの共振器スパインに導電的に結合され、定在波共振器として構成された少なくとも1つの共振器リブと、
少なくとも1つのトランス結合線と
を備え、前記少なくとも1つのトランス結合線の各々は、関連する回路に導電的に結合され、前記少なくとも1つの共振器リブへの複数の誘導結合を有し、加算的な態様で、前記複数の誘導結合の各々を介して前記正弦波クロック信号に対応するクロック電流を誘導的に生成して前記関連する回路に機能を提供する、システム。
[付記2]
前記少なくとも1つの共振器リブの各々は、複数の屈曲部を含み、前記少なくとも1つの共振器リブの各々の複数の平行部分を提供し、前記少なくとも1つのトランス結合線の複数の誘導結合部分の各々において少なくとも前記複数の平行部分のサブセットへの前記複数の誘導結合を容易にする、付記1に記載のシステム。
[付記3]
前記複数の屈曲部は、2つの平行部分よりも多い前記複数の平行部分を提供するように構成されている、付記2に記載のシステム。
[付記4]
前記少なくとも1つのトランス結合線は、それぞれの一対の端部の各々に結合されている、それぞれの少なくとも1つのトランス結合線の前記複数の誘導結合部分のうちの一対が、それぞれの少なくとも1つの共振器リブの複数の平行部分のうちの同じ1つに誘導的に結合されるように、実質的に囲まれたループとして構成されている、付記2に記載のシステム。
[付記5]
前記少なくとも1つのトランス結合線は、それぞれの少なくとも1つのトランス結合線の複数の誘導結合部分のうちの少なくとも2つが、少なくとも1つの共振器リブにおいて前記複数の平行部分のうちの1つに並列に誘導的に結合されるように、螺旋として構成されている、付記2に記載のシステム。
[付記6]
前記少なくとも1つの共振器リブは、複数の共振器リブを含み、前記少なくとも1つのトランス結合線の各々は、前記複数の共振器リブの各々に誘導的に結合されている、付記1に記載のシステム。
[付記7]
前記少なくとも1つの共振器スパインは、複数の共振器スパインを含み、前記複数の共振器リブの各々は、前記複数の共振器スパインのそれぞれ1つに導電的に結合されている、付記6に記載のシステム。
[付記8]
前記複数の共振器リブの各々は、前記複数の共振器スパインのそれぞれ1つと低電圧レールとの間の線状延長部として構成され、それにより、前記複数の共振器リブの各々は、少なくとも1つの逆平行対の共振器リブとして配置され、前記少なくとも1つのトランス結合線の各々は、前記少なくとも1つの逆平行対の共振器リブに誘導的に結合されている、付記7に記載のシステム。
[付記9]
前記複数の共振器リブの各々は、互いに対して交互配置された逆平行構成で配置された複数の屈曲部を含み、前記少なくとも1つのトランス結合線の各々は、前記複数の共振器リブの各々について前記複数の誘導結合を含む、付記7に記載のシステム。
[付記10]
前記少なくとも1つのトランス結合線は、複数の誘導結合部分を含み、前記誘導結合部分の各々は、前記交互配置された逆平行構成における前記複数の共振器リブの各々の部分に誘導的に結合されている、付記9に記載のシステム。
[付記11]
前記少なくとも1つの共振器リブの各々は、それぞれの前記少なくとも1つの共振器リブの前記少なくとも1つの共振器スパインへの結合の近位にある誘導性負荷を含む、付記1に記載のシステム。
[付記12]
前記少なくとも1つの共振器スパインは、同相クロック信号を伝搬する同相共振器スパインと、直交位相クロック信号を伝搬する直交位相共振器スパインとを含み、前記同相共振器スパインは、少なくとも1つの同相共振器リブを含み、前記直交位相共振器スパインは、少なくとも1つの直交位相共振器リブを含む、付記1に記載のシステム。
[付記13]
前記少なくとも1つのトランス結合線は、前記少なくとも1つの同相共振器リブのサブセットおよび前記少なくとも1つの直交位相共振器リブのサブセットに誘導的に結合され、前記同相クロック信号の位相および前記直交位相クロック信号の位相に対する位相シフトで前記クロック電流を誘導的に生成する、付記12に記載のシステム。
[付記14]
付記1に記載のクロック分配システムを備える集積回路(IC)チップであって、前記少なくとも1つの共振器リブは、平行部分において前記ICチップのクロック分配層に配置されており、前記ICチップは、前記ICチップのクロック分配層の上方に配置された第1のトランス層、および前記ICチップのクロック分配層の下方に配置された第2のトランス層のうちの少なくとも1つを備え、前記少なくとも1つのトランス結合線は、
前記少なくとも1つの共振器リブの第1の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第1のトランス層に関連する第1の部分と、
前記第1の面の反対側の前記少なくとも1つの共振器リブの第2の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第2のトランス層に関連する第2の部分と
を含み、それぞれの前記少なくとも1つのトランス結合線の前記第1の部分および前記第2の部分は、少なくとも1つの導電性ビアによって導電的に結合されている、ICチップ。
[付記15]
クロック分配システムであって、
正弦波クロック信号を伝搬する少なくとも1つの共振器スパインと、
前記少なくとも1つの共振器スパインに導電的に結合され、定在波共振器として構成された少なくとも1つの共振器リブと、
少なくとも1つのトランス結合線と
を備え、前記少なくとも1つのトランス結合線の各々は、関連する回路に導電的に結合され、複数の誘導結合部分を形成するための複数の屈曲部を含み、前記複数の誘導結合部分の各々は、前記少なくとも1つの共振器リブに誘導的に結合され、前記正弦波クロック信号に対応するクロック電流を誘導的に生成して前記関連する回路に機能を提供する、システム。
[付記16]
前記少なくとも1つの共振器リブの各々は、複数の屈曲部を含み、前記少なくとも1つのトランス結合線の複数の誘導結合部分の各々においてそれぞれの前記少なくとも1つの共振器リブへの複数の誘導結合を容易にする、付記15に記載のシステム。
[付記17]
前記少なくとも1つの共振器リブは、複数の共振器リブを含み、前記少なくとも1つのトランス結合線の各々は、前記複数の共振器リブの各々に誘導的に結合されている、付記15に記載のシステム。
[付記18]
前記少なくとも1つの共振器スパインは、複数の共振器スパインを含み、前記複数の共振器リブの各々は、前記複数の共振器スパインのそれぞれ1つに導電的に結合されている、付記17に記載のシステム。
[付記19]
前記複数の共振器リブの各々は、前記複数の共振器スパインのそれぞれ1つと低電圧レールとの間の線状延長部として構成され、それにより、前記複数の共振器リブの各々は、少なくとも1つの逆平行対の共振器リブとして配置され、前記少なくとも1つのトランス結合線の各々は、前記少なくとも1つの逆平行対の共振器リブに誘導的に結合されている、付記18に記載のシステム。
[付記20]
前記複数の共振器リブの各々は、互いに対して交互配置された逆平行構成で配置された複数の屈曲部を含み、前記少なくとも1つのトランス結合線の各々は、前記複数の共振器リブの各々について前記複数の誘導結合を含む、付記18に記載のシステム。
[付記21]
前記少なくとも1つの共振器スパインは、同相クロック信号を伝搬する同相共振器スパインと、直交位相クロック信号を伝搬する直交位相共振器スパインとを含み、前記同相共振器スパインは、少なくとも1つの同相共振器リブを含み、前記直交位相共振器スパインは、少なくとも1つの直交位相共振器リブを含む、付記15に記載のシステム。
[付記22]
前記少なくとも1つのトランス結合線は、前記少なくとも1つの同相共振器リブのサブセットおよび前記少なくとも1つの直交位相共振器リブのサブセットに誘導的に結合され、前記同相クロック信号の位相および前記直交位相クロック信号の位相に対する位相シフトで前記クロック電流を誘導的に生成する、付記21に記載のシステム。
[付記23]
付記15に記載のクロック分配システムを備える集積回路(IC)チップであって、前記少なくとも1つの共振器リブは、平行部分において前記ICチップのクロック分配層に配置されており、前記ICチップは、前記ICチップのクロック分配層の上方に配置された第1のトランス層、および前記ICチップのクロック分配層の下方に配置された第2のトランス層のうちの少なくとも1つを備え、前記少なくとも1つのトランス結合線は、
前記少なくとも1つの共振器リブの第1の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第1のトランス層に関連する第1の部分と、
前記第1の面の反対側の前記少なくとも1つの共振器リブの第2の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第2のトランス層に関連する第2の部分と
を含み、それぞれの前記少なくとも1つのトランス結合線の前記第1の部分および前記第2の部分は、少なくとも1つの導電性ビアによって導電的に結合されている、ICチップ。
[付記24]
クロック分配システムであって、
正弦波クロック信号を伝搬する少なくとも1つの共振器スパインと、
前記少なくとも1つの共振器スパインに導電的に結合され、定在波共振器として構成された少なくとも1つの共振器リブであって、前記少なくとも1つの共振器リブの各々は、複数の屈曲部を含み、複数の平行部分を提供する、少なくとも1つの共振器リブと、
少なくとも1つのトランス結合線と
を備え、前記少なくとも1つのトランス結合線の各々は、関連する回路に導電的に結合され、前記少なくとも1つのトランス結合線の各々は、前記少なくとも1つの共振器リブの前記複数の平行部分に誘導的に結合され、前記正弦波クロック信号に対応するクロック電流を誘導的に生成して前記関連する回路に機能を提供する、システム。
[付記25]
前記複数の屈曲部は、互いに対して交互配置された逆平行構成で配置されている、付記24に記載のシステム。
[付記26]
前記少なくとも1つの共振器スパインは、同相クロック信号を伝搬する同相共振器スパインと、直交位相クロック信号を伝搬する直交位相共振器スパインとを含み、前記同相共振器スパインは、複数の同相平行部分を含み、前記直交位相共振器スパインは、複数の直交位相平行部分を含む、付記24に記載のシステム。
[付記27]
前記少なくとも1つのトランス結合線は、前記複数の同相平行部分のサブセットおよび前記複数の直交位相平行部分のサブセットに誘導的に結合され、前記同相クロック信号の位相および前記直交位相クロック信号の位相に対する位相シフトで前記クロック電流を誘導的に生成する、付記26に記載のシステム。
[付記28]
付記24に記載のクロック分配システムを備える集積回路(IC)チップであって、前記少なくとも1つの共振器リブは、平行部分において前記ICチップのクロック分配層に配置されており、前記ICチップは、前記ICチップのクロック分配層の上方に配置された第1のトランス層、および前記ICチップのクロック分配層の下方に配置された第2のトランス層のうちの少なくとも1つを備え、前記少なくとも1つのトランス結合線は、
前記少なくとも1つの共振器リブの第1の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第1のトランス層に関連する第1の部分と、
前記第1の面の反対側の前記少なくとも1つの共振器リブの第2の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第2のトランス層に関連する第2の部分と
を含み、それぞれの前記少なくとも1つのトランス結合線の前記第1の部分および前記第2の部分は、少なくとも1つの導電性ビアによって導電的に結合されている、ICチップ。
Claims (13)
- クロック分配システムであって、
正弦波クロック信号を伝搬する少なくとも1つの共振器スパインと、
前記少なくとも1つの共振器スパインに導電的に結合され、定在波共振器として構成された少なくとも1つの共振器リブと、
複数のトランス結合線と
を備え、前記複数のトランス結合線の各々は、関連する回路に導電的に結合され、前記少なくとも1つの共振器リブへの複数の誘導結合を有し、加算的な態様で、前記複数の誘導結合の各々を介して前記正弦波クロック信号に対応するクロック電流を誘導的に生成して前記関連する回路に機能を提供し、
前記少なくとも1つの共振器リブの各々は、前記少なくとも1つの共振器リブの各々の複数の平行部分を提供するための複数の屈曲部を含んでおり、前記複数の平行部分の個々のサブセットにおける前記複数のトランス結合線の個々の複数の誘導結合を介して複数の回路に対してほぼ均一な複数のクロック電流が、加算的な態様で誘導的に生成されるようになっている、システム。 - 前記複数の屈曲部は、2つの平行部分よりも多い前記複数の平行部分を提供するように構成されている、請求項1に記載のシステム。
- 前記複数のトランス結合線の各々は、それぞれの一対の端部の各々に結合されている、前記複数のトランス結合線の各々の前記複数の誘導結合部分のうちの一対が、それぞれの少なくとも1つの共振器リブの複数の平行部分のうちの同じ1つに誘導的に結合されるように、実質的に囲まれたループとして構成されている、請求項1に記載のシステム。
- 前記複数のトランス結合線の各々は、前記複数のトランス結合線の各々の複数の誘導結合部分のうちの少なくとも2つが、少なくとも1つの共振器リブにおいて前記複数の平行部分のうちの1つに並列に誘導的に結合されるように、螺旋として構成されている、請求項1に記載のシステム。
- 前記少なくとも1つの共振器リブは、複数の共振器リブを含み、前記複数のトランス結合線の各々は、前記複数の共振器リブの各々に誘導的に結合されている、請求項1に記載のシステム。
- 前記少なくとも1つの共振器スパインは、複数の共振器スパインを含み、前記複数の共振器リブの各々は、前記複数の共振器スパインのそれぞれ1つに導電的に結合されている、請求項5に記載のシステム。
- 前記複数の共振器リブの各々は、前記複数の共振器スパインのそれぞれ1つと低電圧レールとの間の線状延長部として構成され、それにより、前記複数の共振器リブの各々は、少なくとも1つの逆平行対の共振器リブとして配置され、前記複数のトランス結合線の各々は、前記少なくとも1つの逆平行対の共振器リブに誘導的に結合されている、請求項6に記載のシステム。
- 前記複数の共振器リブの各々は、互いに対して交互配置された逆平行構成で配置された複数の屈曲部を含み、前記複数のトランス結合線の各々は、前記複数の共振器リブの各々について前記複数の誘導結合を含む、請求項6に記載のシステム。
- 前記複数のトランス結合線の各々は、複数の誘導結合部分を含み、前記誘導結合部分の各々は、前記交互配置された逆平行構成における前記複数の共振器リブの各々の部分に誘導的に結合されている、請求項8に記載のシステム。
- 前記少なくとも1つの共振器リブの各々は、それぞれの前記少なくとも1つの共振器リブの前記少なくとも1つの共振器スパインへの結合の近位にある容量性負荷を含む、請求項1に記載のシステム。
- 前記少なくとも1つの共振器スパインは、同相クロック信号を伝搬する同相共振器スパインと、直交位相クロック信号を伝搬する直交位相共振器スパインとを含み、前記同相共振器スパインは、少なくとも1つの同相共振器リブを含み、前記直交位相共振器スパインは、少なくとも1つの直交位相共振器リブを含む、請求項1に記載のシステム。
- 前記複数のトランス結合線の各々は、前記少なくとも1つの同相共振器リブのサブセットおよび前記少なくとも1つの直交位相共振器リブのサブセットに誘導的に結合され、前記同相クロック信号の位相および前記直交位相クロック信号の位相に対する位相シフトで前記クロック電流を誘導的に生成する、請求項11に記載のシステム。
- 請求項1に記載のクロック分配システムを備える集積回路(IC)チップであって、前記少なくとも1つの共振器リブは、平行部分において前記ICチップのクロック分配層に配置されており、前記ICチップは、前記ICチップのクロック分配層の上方に配置された第1のトランス層、および前記ICチップのクロック分配層の下方に配置された第2のトランス層を備え、前記複数のトランス結合線の各々は、
前記少なくとも1つの共振器リブの第1の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第1のトランス層に関連する第1の部分と、
前記第1の面の反対側の前記少なくとも1つの共振器リブの第2の面を介して前記少なくとも1つの共振器リブに誘導的に結合された前記第2のトランス層に関連する第2の部分と
を含み、それぞれの前記複数のトランス結合線の各々の前記第1の部分および前記第2の部分は、少なくとも1つの導電性ビアによって導電的に結合されている、ICチップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/816,518 US10133299B1 (en) | 2017-11-17 | 2017-11-17 | Clock distribution system |
US15/816,518 | 2017-11-17 | ||
PCT/US2018/058243 WO2019099187A1 (en) | 2017-11-17 | 2018-10-30 | Clock distribution system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021503641A JP2021503641A (ja) | 2021-02-12 |
JP7208232B2 true JP7208232B2 (ja) | 2023-01-18 |
Family
ID=64176552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020522842A Active JP7208232B2 (ja) | 2017-11-17 | 2018-10-30 | クロック分配システム |
Country Status (7)
Country | Link |
---|---|
US (2) | US10133299B1 (ja) |
EP (1) | EP3710909B1 (ja) |
JP (1) | JP7208232B2 (ja) |
KR (2) | KR102561927B1 (ja) |
AU (2) | AU2018367387B2 (ja) |
CA (1) | CA3077198C (ja) |
WO (1) | WO2019099187A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11108380B2 (en) | 2018-01-11 | 2021-08-31 | Northrop Grumman Systems Corporation | Capacitively-driven tunable coupling |
US10884450B2 (en) | 2018-03-06 | 2021-01-05 | Northrop Grumman Systems Corporation | Clock distribution system |
US10852366B2 (en) | 2018-06-26 | 2020-12-01 | Northrop Grumman Systems Corporation | Magnetic flux source system |
US10886049B2 (en) * | 2018-11-30 | 2021-01-05 | Northrop Grumman Systems Corporation | Coiled coupled-line hybrid coupler |
US10754371B1 (en) * | 2019-11-13 | 2020-08-25 | Northrop Grumman Systems Corporation | Capacitive clock distribution system |
US11231742B1 (en) | 2021-03-08 | 2022-01-25 | Northrop Grumman Systems Corporation | Clock distribution resonator system |
US11429135B1 (en) | 2021-03-11 | 2022-08-30 | Northrop Grumman Systems Corporation | Clock distribution system |
US11809224B2 (en) | 2021-03-30 | 2023-11-07 | Microsoft Technology Licensing, Llc | Topologies for interconnecting capacitive and inductive elements in a capacitively-coupled rib |
US11770113B2 (en) | 2021-12-23 | 2023-09-26 | IMEC USA NANOELECTRONICS DESIGN CENTER, Inc. | Resonant LC power network for superconducting digital circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004355647A (ja) | 1996-10-09 | 2004-12-16 | Fujitsu Ltd | 信号伝送システム |
US9722589B1 (en) | 2016-04-15 | 2017-08-01 | Microsoft Technology Licensing, Llc | Clock distribution network for a superconducting integrated circuit |
JP2018524681A (ja) | 2015-06-22 | 2018-08-30 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | クロック分配システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1548848A (ja) * | 1967-01-13 | 1968-12-06 | ||
US5365205A (en) * | 1993-05-20 | 1994-11-15 | Northern Telecom Limited | Backplane databus utilizing directional couplers |
US5432486A (en) * | 1993-05-20 | 1995-07-11 | Northern Telecom Limited | Capacitive and inductive coupling connector |
JP3399630B2 (ja) * | 1993-09-27 | 2003-04-21 | 株式会社日立製作所 | バスシステム |
US5990721A (en) | 1997-08-18 | 1999-11-23 | Ncr Corporation | High-speed synchronous clock generated by standing wave |
JP3880286B2 (ja) * | 1999-05-12 | 2007-02-14 | エルピーダメモリ株式会社 | 方向性結合式メモリシステム |
US6563358B1 (en) | 2000-09-20 | 2003-05-13 | Nortel Networks Limited | Technique for distributing common phase clock signals |
WO2003061109A1 (en) * | 2002-01-11 | 2003-07-24 | The Trustees Of Columbia University In The City Of New York | Resonant clock distribution for very large scale integrated circuits |
US7880551B2 (en) * | 2005-12-29 | 2011-02-01 | The Trustees Of Columbia University In The City Of New York | Systems and methods for distributing a clock signal |
JP4769741B2 (ja) | 2006-05-08 | 2011-09-07 | エルピーダメモリ株式会社 | 信号供給構造及び半導体装置 |
US9634654B2 (en) * | 2015-08-07 | 2017-04-25 | International Business Machines Corporation | Sequenced pulse-width adjustment in a resonant clocking circuit |
-
2017
- 2017-11-17 US US15/816,518 patent/US10133299B1/en active Active
-
2018
- 2018-10-15 US US16/160,419 patent/US10474183B2/en active Active
- 2018-10-30 EP EP18804789.8A patent/EP3710909B1/en active Active
- 2018-10-30 KR KR1020227028196A patent/KR102561927B1/ko active IP Right Grant
- 2018-10-30 AU AU2018367387A patent/AU2018367387B2/en active Active
- 2018-10-30 CA CA3077198A patent/CA3077198C/en active Active
- 2018-10-30 JP JP2020522842A patent/JP7208232B2/ja active Active
- 2018-10-30 WO PCT/US2018/058243 patent/WO2019099187A1/en unknown
- 2018-10-30 KR KR1020207014083A patent/KR102434491B1/ko active IP Right Grant
-
2021
- 2021-03-17 AU AU2021201692A patent/AU2021201692B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004355647A (ja) | 1996-10-09 | 2004-12-16 | Fujitsu Ltd | 信号伝送システム |
JP2018524681A (ja) | 2015-06-22 | 2018-08-30 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | クロック分配システム |
US9722589B1 (en) | 2016-04-15 | 2017-08-01 | Microsoft Technology Licensing, Llc | Clock distribution network for a superconducting integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
AU2021201692B2 (en) | 2022-05-26 |
EP3710909A1 (en) | 2020-09-23 |
KR102434491B1 (ko) | 2022-08-22 |
US20190155326A1 (en) | 2019-05-23 |
US10474183B2 (en) | 2019-11-12 |
KR20200070339A (ko) | 2020-06-17 |
CA3077198A1 (en) | 2019-05-23 |
CA3077198C (en) | 2023-05-23 |
AU2018367387A1 (en) | 2020-04-16 |
KR20220117352A (ko) | 2022-08-23 |
KR102561927B1 (ko) | 2023-08-01 |
US10133299B1 (en) | 2018-11-20 |
AU2021201692A1 (en) | 2021-04-08 |
WO2019099187A1 (en) | 2019-05-23 |
JP2021503641A (ja) | 2021-02-12 |
EP3710909B1 (en) | 2024-01-10 |
AU2018367387B2 (en) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7208232B2 (ja) | クロック分配システム | |
JP7184926B2 (ja) | クロック分配システム | |
JP6492173B2 (ja) | キュービットと共振器との間の混合結合 | |
JP7092882B2 (ja) | クロック分配システム | |
JP6549255B2 (ja) | クロック分配システム | |
JP4414102B2 (ja) | 電子回路 | |
TW201812647A (zh) | 共平面波導管通量量子位元 | |
JP7422220B2 (ja) | 容量性クロック分配システム | |
EP1281238A1 (en) | Electronic pulse generator and oscillator | |
WO2001067603A1 (en) | Electronic pulse generator and oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220506 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220506 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20220517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220513 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220603 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220607 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220826 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220830 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220830 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20221101 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20221108 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20221206 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7208232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |