JP7184926B2 - クロック分配システム - Google Patents

クロック分配システム Download PDF

Info

Publication number
JP7184926B2
JP7184926B2 JP2020563993A JP2020563993A JP7184926B2 JP 7184926 B2 JP7184926 B2 JP 7184926B2 JP 2020563993 A JP2020563993 A JP 2020563993A JP 2020563993 A JP2020563993 A JP 2020563993A JP 7184926 B2 JP7184926 B2 JP 7184926B2
Authority
JP
Japan
Prior art keywords
resonator
spines
rib
clock signal
spine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020563993A
Other languages
English (en)
Other versions
JP2021523477A (ja
Inventor
エー． ストロング，ジョシュア
イー． ニールセン，マックス
ジョン アンドリューズ，ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2021523477A publication Critical patent/JP2021523477A/ja
Application granted granted Critical
Publication of JP7184926B2 publication Critical patent/JP7184926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G06F1/105—Distribution of clock signals, e.g. skew in which the distribution is at least partially optical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

関連出願
本出願は、２０１８年６月１９日に出願された米国特許出願第１６／０１２５１７号の優先権を主張し、その全体が本明細書に組み込まれる。
政府の権益
本発明は、政府契約番号Ｗ９１１ＮＦ－１４－Ｃ－０１１６の下で行われた。したがって、米国政府は、その契約に明記されているように本発明に対する権利を有する。
本発明は、一般にコンピュータシステム、特にクロック分配システムに関する。
論理関数を実行する一般的な回路は、データを同期しかつ／または論理関数の時間ベースのフローを提供するためにクロックに基づいて動作することができる。相補型金属酸化膜半導体（ＣＭＯＳ）技術に基づく回路は、クロックを実行することができ、これにより、データを処理するためにまたはデータを他の論理関数へ転送するために、いつ所定の論理回路またはゲートが１つ以上の入力においてデータをキャプチャすべきかを示す。したがって、所定のクロックは、回路内の様々なデバイスにクロック信号を提供することができ、これにより、必要なタイミング情報を提供し、ひいてはデータ転送およびタイミング機能を実質的に同期させる。レシプロカル量子論理（ＲＱＬ）回路などの他のタイプの回路は、クロック信号を実行することができる。ＲＱＬ回路は、例えば、実質的に安定した周波数を有する信号として提供されるクロックに基づいて、タイミング情報を実行することができる。
一実施形態は、クロック分配システムを含む。このシステムは、第１のクロック信号を伝搬する第１の共振器スパインと、第１のクロック信号に対して位相がずれている第２のクロック信号を伝搬する第２の共振器スパインとを含む。システムはまた、少なくとも１つの共振器リブを含み、各共振器リブは、第１および第２の共振器スパインの少なくとも１つに導電的に結合されており、それぞれの変圧器結合線を介して第１および第２のクロック信号のうちのそれぞれの少なくとも１つを関連する回路に誘導的に提供するために、第１および第２のクロック信号のうちのそれぞれの少なくとも１つに関する定在波共振器として配置されている。システムはさらに、第１および第２のクロック信号の間の誘導結合および容量結合の少なくとも１つを軽減するように構成された絶縁素子を含む。
別の例は、クロック分配システムを含む。このシステムは、同相クロック信号を伝搬する第１の共振器スパインと、直交クロック信号を伝搬する第２の共振器スパインとを含む。このシステムもまた、第１の共振器リブを含み、第１の共振器リブは、第１の共振器スパインに導電的に結合されており、第１の変圧器結合線を介して同相クロック信号を関連する回路に誘導的に提供するために同相クロック信号に関する定在波共振器として配置されている。第１の共振器リブは、第１の共振器スパインに導電的に結合された部分を含む。このシステムはさらに、第２の共振器リブを含み、第２の共振器リブは、第２の共振器スパインに導電的に結合されており、第２の変圧器結合線を介して直交位相クロック信号を関連する回路に誘導的に提供するために直交位相クロック信号に関する定在波共振器として配置されている。第２の共振器リブは、第２の共振器スパインに導電的に結合された部分を含む。第１の共振器リブの部分は、第２の共振器リブの近くに第２の共振器リブに対して平行に配置されており、これにより、同相クロック信号と直交位相クロック信号との間の誘導結合および容量結合のうちの少なくとも１つを軽減する。
別の例は、クロック分配システムを含む。このシステムは、同相クロック信号を伝搬する第１の共振器スパインと、直交クロック信号を伝搬する第２の共振器スパインとを含む。システムはさらに、少なくとも１つの共振器リブを含み、各共振器リブは、第１および第２の共振器スパインの少なくとも１つに導電的に結合されており、それぞれの変圧器結合線を介して第１および第２のクロック信号のうちのそれぞれの少なくとも１つを関連する回路に誘導的に提供するために、第１および第２のクロック信号のうちのそれぞれの少なくとも１つに関する定在波共振器として配置されている。第１および第２の共振器スパインは、互いに近くにかつ互いに平行に配置することができる。第１および第２の共振器スパインの１つに導電的に結合された少なくとも１つの共振器リブは、第１および第２の共振器スパインの一方からほぼ直交して延びて、第１および第２の共振器スパインの他方の上または下を横切っている。
クロック分配システムの一例を示す。 共振器システムの一例を示す。 共振器システムの別の例を示す。 共振器システムの別の例を示す。 共振器システムの別の例を示す。 共振器システムの別の例を示す。 集積回路（ＩＣ）チップの一例を示す。 共振器システムの別の例を示す。 共振器システムの別の例を示す。 共振器システムの別の例を示す。 共振器システムの別の例を示す。
本発明は、一般にコンピュータシステム、特にクロック分配システムに関する。本明細書において説明されるクロック分配システムは、共振器「スパイン」および「リブ」構成として配置された共振器システムを含む。本明細書で説明する場合、共振器に関する「スパイン」という用語は、クロック信号（例えば、正弦波クロック信号）を伝搬するように構成された導体を表す。共振器に関する「リブ」という用語は、スパインに導電的に結合され、クロック信号を伝搬する定在波共振器として配置された導体を表す。クロック分配システムは、少なくとも２つの共振器スパインを含むことができ、各共振器スパインは、互いに対して可変位相を有するなど、別々のＡＣクロック信号を伝搬するように構成されている。例えば、クロック分配システムは、第１のクロック信号（例えば、同相クロック信号）を提供することができる第１の共振器スパインと、第２のクロック信号（例えば、直交位相クロック信号）を提供することができる第２の共振器スパインとを含むことができる。クロック分配システムは、各々が同じ共振器スパインに導電的に結合され、したがって、各々が共振器スパインから別々にクロック信号を伝搬することができる複数の共振器リブを含むことができる。本明細書でより詳細に説明するように、共振器リブおよびスパインは、可変であり得る所定の厚さを有することができる。本明細書で説明するように、共振器リブおよび共振器スパインに関する「厚さ」という用語は、それぞれの共振器リブまたはスパインの断面の少なくとも１つの寸法（例えば、幅）を表す。
さらに、クロック分配システムは、関連する回路に導電的に結合された少なくとも１つの変圧器結合線を含む。変圧器結合線は、複数の誘導結合部を介して共振器リブに誘導結合されており、関連する回路のための機能を提供するためにクロック信号に対応するクロック電流を誘導的に発生する。本明細書で説明するように、共振器リブおよびスパインの多数の異なる構成があり、したがって、共振器リブへの変圧器結合線の誘導結合を提供するための多数の異なる方法がある。
クロック分配システムはまた、第１および第２のクロック信号間の誘導結合および／または容量結合を軽減するように構成された１つまたは複数の絶縁素子を含むことができる。例えば、絶縁素子は、それぞれのクロック信号間の結合を軽減するために特定の形式で配置された共振器リブの部分として構成することができる。別の例として、絶縁素子は、互いに対する共振器リブの位置関係、および共振器スパインと共振器リブとを相互接続する導電性クロスバーに対する共振器リブの位置関係として、構成することができる。さらに別の例として、絶縁素子は、接地されたクロスバーまたはＤＣクロスバー、関連する集積回路（ＩＣ）チップにおける接地面、および／または接地されたビア壁構造などの、共振器リブおよび／またはスパインの近くに配置された追加の導体を含むことができる。さらに別の例として、絶縁素子は、共振器スパインとリブとの間および／または共振器リブの互いの間のクロスオーバーのそれぞれの配置を含むことができる。したがって、本明細書で説明するように、絶縁素子は、専用の物理的デバイスに限定されず、それぞれの共振器システムのデバイスの配置を含むことができるか、またはその代わりにそれぞれの共振器システムのデバイスの配置であることができることを理解されたい。
図１は、クロック分配システム１０の例を示す。クロック分配システム１０は、レシプロカル量子論理（ＲＱＬ）回路設計など、様々なアプリケーションにおいて実装することができる。例えば、クロック分配システム１０は、集積回路（ＩＣ）チップ内に、またはその一部として実装することができる。
クロック分配システム１０は、少なくとも１つの共振器システム１２を含む。共振器システム１２は、本明細書に記載されるように、クロック分配システム１０が実装されるＩＣチップ全体に分配され得るそれぞれの１つまたは複数の回路１４の各々にクロック信号を提供するように構成することができる。一例として、クロック信号は、２つの位相のずれたクロック信号として提供することができる。例えば、図１の例では、クロック信号は、互いに対して９０°位相がずれている同相クロック信号Ｉ＿ＣＬＫおよび直交位相クロック信号Ｑ＿ＣＬＫを含む直交信号（例えば、正弦波）として示されている。図１の例では、各共振器システム１２は、少なくとも１つの第１の共振器スパイン１６、少なくとも１つの第２の共振器スパイン１８および少なくとも１つの共振器リブ２０を含む。共振器リブ２０は各々、それぞれの共振器スパイン１６および１８の少なくとも１つに導電的に結合されている。したがって、（例えば、ローカル発振器から）それぞれの共振器スパイン１６および１８に提供されるクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫは、それぞれの共振器リブ２０の各々を伝搬するように提供することができる。一例として、クロック分配システム１０は、２０１７年１１月１７日に出願された特許出願第１５／８１６，５１８号、代理人整理番号ＮＧ（ＥＳ）０２７０２２ＵＳＰＲＩに記載されているように、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫを回路１４に分配するために様々な異なる形式で構成することができ、この出願はその全体が参照により本明細書に組み込まれる。したがって、クロック分配システム１０は、前述の特許出願に記載されている様々な異なるクロック分配アーキテクチャのいずれかに対応することができる。
図１の例では、共振器システム１２はまた、少なくとも１つの変圧器結合線２２を含む。回路１４のうちの関連する１つに、対応するクロック電流ＩＣＬＫ＿ＩおよびＩＣＬＫ＿Ｑを誘導的に提供するために、各変圧器結合線２２を共振器リブ２０の１つまたは複数に誘導結合することができる。特に、関連する回路１４のための機能（例えば、タイミング機能および／または電力分配機能）を提供するために、それぞれのクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫに対応するクロック電流ＩＣＬＫ＿ＩおよびＩＣＬＫ＿Ｑを誘導的に発生させるために、変圧器結合線２２は、複数の誘導結合部を介してそれぞれの共振器リブ２０に誘導結合されている。本明細書に記載されるように、共振器リブ２０およびスパイン１６の多数の異なる構成があり得るため、共振器リブ２０への変圧器結合線２２の誘導結合を提供するための多数の異なる形式があり得る。
さらに、図１の例では、各共振器システム１２は、１つまたは複数の絶縁素子２４を含む。絶縁素子２４は、それぞれの共振器システム１２におけるクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫ間の誘導結合および／または容量結合を軽減するように構成されている。例えば、絶縁素子２４は、それぞれのクロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の結合を軽減するために特定の形式で配置された共振器リブ２０の部分として構成することができる。別の例として、絶縁素子２４は、互いに対する、および共振器スパイン１６および１８と共振器リブ２０とを相互接続する誘電性クロスバーに対する、共振器リブ２０間の位置関係として構成することができる。さらに別の例として、絶縁素子２４は、共振器リブ２０および／またはスパイン１６および１８の近くに配置された追加の導体、例えば、接地されたクロスバーまたはＤＣクロスバー、関連する集積回路（ＩＣ）チップにおける接地面、および／または接地されたビア壁構造を含むことができる。さらに別の例として、絶縁素子２４は、共振器リブ２０および／またはスパイン１６および１８の間のクロスオーバーおよび／または互いの共振器リブのクロスオーバーのそれぞれの配置を含むことができる。したがって、本明細書で説明するように、絶縁素子２４は、専用の物理的デバイスに限定されるのではなく、それぞれの共振器システム１２のデバイスの配置を含むことができるまたはその代わりにそれぞれの共振器システム１２のデバイスの配置であることができ、共振器システム１２ごとに異なることができることを理解されたい。
図２は、共振器システム５０の一例を示している。共振器システム５０は、図１の例の共振器システム１２のうちの１つに対応することができる。したがって、以下の図２の例の説明では、図１の例を参照する必要がある。
図２の例では、共振器システム５０は、第１の共振器スパイン５２および第２の共振器スパイン５４を含む。図２の例では、第１の共振器スパイン５２は、図２の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２の共振器スパイン５４は、図２の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。共振器システム５０はまた、第１の共振器スパイン５２に導電的に結合された第１の共振器リブ５６と、第２の共振器スパイン５４に導電的に結合された第２の共振器リブ５８とを含む。図２の例では、第１および第２の共振器リブ５６および５８の各々は、それぞれの第１および第２の共振器リブ５６および５８の複数の平行部分を提供するように複数の屈曲部を含む。第１の共振器スパイン５２は、第１の共振器リブ５６の部分６０のほぼ中点に導電的に結合されており、第２の共振器スパイン５４は、第２の共振器リブ５８の部分６２のほぼ中点に導電的に結合されている。部分６０および６２は、互いに近くにかつ互いに平行に配置されている。
部分６０および６２の配置は、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫの相互誘導結合が実質的に軽減されるようにすることができる。例えば、特許出願第１５／８１６，５１８号に記載されているように、それぞれのクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫから提供されるそれぞれの共振器リブ５６および５８における電流は、それぞれの共振器スパイン５２および５４への結合部において最小の振幅を有し、振幅は、それぞれの共振器リブ５６および５８のそれぞれの接地された端部に向かって増大している。したがって、それぞれの部分６０および６２におけるクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫに関連した実質的に最小の電流振幅に基づいて、互いに近くなるように共振器リブ５６および５８を配置する潜在的な必要性にもかかわらず、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫ間の相互インダクタンスを実質的に軽減することができる。
一例として、空間的考慮のためおよび／または誘導電流ＩＣＬＫ＿ＩおよびＩＣＬＫ＿Ｑの異なる位相関係を提供するため、共振器リブ５６および５８は、互いにある程度の近接性を有することが必要とされることがある。しかしながら、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫに関連したそれぞれの電流の振幅が増大した残りの平行部分に基づいて、残りの平行部分は、互いに対してより遠くなるように配置され、一方、それぞれの共振器スパイン５２および５４が結合されたより近い部分６０および６２は、最小の電流振幅を有する。したがって、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の相互誘導結合は、共振器システム５０に設けられた共振器リブ５６および５８の配置に基づいて軽減することができる。結果として、図２の例では、部分６０および６２は、図１の例における絶縁素子２４に対応することができる。
図３は、共振器システム１００の一例を示している。共振器システム１００は、図１の例における共振器システム１２のうちの１つに対応することができる。したがって、以下の図３の例の説明では、図１の例を参照する必要がある。
図３の例では、共振器システム１００は、第１の共振器スパイン１０２および第２の共振器スパイン１０４を含む。図３の例では、第１の共振器スパイン１０２は、図３の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２の共振器スパイン１０４は、図３の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。共振器システム１００はまた、第１の共振器スパイン１０２に導電的に結合された第１の共振器リブ１０６と、第２の共振器スパイン１０４に導電的に結合された第２の共振器リブ１０８とを含む。図３の例では、第１および第２の共振器リブ１０６および１０８の各々は、それぞれの第１および第２の共振器リブ１０６および１０８の複数の平行部分を提供するように複数の屈曲部を含む。第１の共振器スパイン１０２は、第１の共振器リブ１０６の部分１１０のほぼ中点に導電的に結合されており、第２の共振器スパイン１０４は、第２の共振器リブ１０８の部分１１２のほぼ中点に導電的に結合されている。部分１１０および１１２は、互いに近くにかつ互いに平行に配置されている。
さらに、共振器システム１００は、それぞれの第１および第２の共振器リブ１０６および１０８の部分１１０および１１２のそれぞれの間にかつ部分１１０および１１２のぞれぞれに対して平行に延びた、接地されたクロスバー導体１１４を含む。接地されたクロスバー導体１１４は、部分１１０および１１２の長さに沿って延びた導体に対応することができ、他の共振器システム１００に沿って延び、その一部となることができる。例えば、接地されたクロスバー導体１１４は、図３の例に示されるように、部分１１０および１１２の長さにほぼ等しい長さを有することができるか、またはより長く延びた、１つまたは複数の追加の共振器システムのそれぞれの第１および第２の共振器リブの部分の間に、これらの部分に対して平行に延びた長さを有することができる。接地されたクロスバー導体１１４は、両端において接地されているものとして図３の例に示されているが、接地されたクロスバー導体１１４の接地は、それぞれの導体の接地を提供しかつ（例えば、誘電結合を介して）電流伝達能力を高める様々な方法のいずれかによって提供することができると理解されたい。一例として、接地されたクロスバー導体１１４の実質的に全体を、接地された接続部に実質的に隣接して結合することなどによって、接地された接続部（例えば、接地面または接地壁ビア）に結合することができる。
部分１１０および１１２と接地されたクロスバー導体１１４との配置は、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫの相互誘導結合が実質的に軽減されるようにすることができる。図２の例において説明したのと同様に、それぞれのクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫから提供されるそれぞれの共振器リブ１０６および１０８における電流は、それぞれの共振器スパイン１０２および１０４への結合部において最小の振幅を有し、この振幅は、それぞれの共振器リブ１０６および１０８のそれぞれの接地された端部に向かって増大している。しかしながら、接地されたクロスバー導体１１４は、部分１１０と１１２との間に追加の誘導シールドを提供することができる。例えば、接地されたクロスバー導体１１４の近接は、接地されたクロスバー導体１１４とそれぞれの各部分１１０および１１２との間の誘導結合を容易にすることができる。結果として、それぞれの部分１１０および１１２におけるクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫ間の誘導結合は、図２の例における共振器システム５０と比較してさらに軽減される。したがって、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の相互誘導結合は、共振器システム１００に設けられた接地されたクロスバー導体１１４の両側における共振器リブ１０６および１０８の配置に基づいて軽減することができる。その結果、図３の例では、部分１１０および１１２ならびに接地されたクロスバー導体１１４は、図１の例における絶縁素子２４に対応することができる。
図４は、共振器システム１５０の一例を示している。共振器システム１５０は、図１の例における共振器システム１２のうちの１つに対応することができる。したがって、以下の図４の例の説明では、図１の例を参照する必要がある。
図４の例では、共振器システム１５０は、第１の共振器スパイン１５２、第２の共振器スパイン１５４、第３の共振器スパイン１５６および第４の共振器スパイン１５８を含む。図４の例では、第１および第２の共振器スパイン１５２および１５４は各々、図４の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第３および第４の共振器スパイン１５６および１５８は各々、図４の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。一例として、第１および第２の共振器スパイン１５２および１５４を各々導電的に結合することができ、第３および第４の共振器スパイン１５６および１５８を各々導電的に結合することができる。別の例として、第１および第２の共振器スパイン１５２および１５４は、（例えば、別々のクロックソースから）別々の位相ロックされた第１のクロック信号を提供することができ、第３および第４の共振器スパイン１５６および１５８は、（例えば、別々のクロックソースから）別々の位相ロックされた第２のクロック信号を提供することができる。
共振器システム１５０はまた、第１および第２の共振器スパイン１５２および１５４に導電的に結合された第１の共振器リブ１６０と、第３および第４の共振器スパイン１５６および１５８に導電的に結合された第２の共振器リブ１６２とを含む。図４の例では、第１および第２の共振器リブ１６０および１６２の各々は、それぞれの第１および第２の共振器リブ１６０および１６２の複数の平行部分を提供するように複数の屈曲部を含む。図４の例では、第１および第２の共振器リブ１６０および１６２の各々は、図２の例における２つの隣接する共振器リブ５６および５８と同様にそれぞれ配置されている。特に、図４の例では、共振器リブ１６０は、第１のセクション１６４および第２のセクション１６６を含み、第１のセクション１６４および第２のセクション１６６は、ほぼ等しく、かつ第１および第２のセクション１６４および１６６の間の接地接続部に関して対称的であり、共振器リブ１６２は、第１のセクション１６８および第２のセクション１７０を含み、第１のセクション１６８および第２のセクション１７０は、ほぼ等しく、かつ第１および第２のセクション１６８および１７０の間の接地接続部に関して対称的である。図４の例は、共振器リブ１６０および１６２の各々における２つのセクションを示しているが、共振器リブ１６０および１６２は、より多くのセクションを含むことができ、同じ数のセクションを有することに限定されないことを理解されたい。
さらに、図２の例において説明したのと同様に、第１の共振器スパイン１５２は、第１の共振器リブ１６０の第１の部分１７２のほぼ中点に導電的に結合されており、第２の共振器スパイン１５４は、第１の共振器リブ１６０の第２の部分１７４のほぼ中点に導電的に結合されている。同様に、第３の共振器スパイン１５６は、第２の共振器リブ１６２の第１の部分１７６のほぼ中点に導電的に結合されており、第４の共振器スパイン１５８は、第２の共振器リブ１６２の第２の部分１７８のほぼ中点に導電的に結合されている。第１の共振器リブ１６０の部分１７２および１７４は、第２の共振器リブ１６２の部分１７６および１７８の近くに、かつこれらの部分１７６および１７８に対して平行に配置されている。
しかしながら、図２の例とは対照的に、共振器リブ１６０および１６２は、共振器スパイン１５２および１５４への第１の共振器リブ１６０の結合部に関しておよび共振器スパイン１５６および１５８への共振器リブ１６２の結合部に関して、共振器リブ１６０および１６２の部分１７２および１７４ならびに部分１７６および１７８それぞれの長さに沿って非対称に配置されている。特に、共振器リブ１６０および１６２は、点線１８０によって示されたそれらの間の間隔に関して、互いに対して非対称であり、したがって、図２の例に示したように対称的に配置されるのとは対照的に、互いに対してずらされて示されている。図４の例では、第１および第２の共振器リブ１６０および１６２は、部分１７２、１７４、１７６および１７８のうちの所定の１つの部分の長さの約４分の１だけずらされている。しかしながら、他のずらした配置が可能である（例えば、部分１７２、１７４、１７６および１７８のうちの所定の１つの部分の半分の長さ）。
部分１７２、１７４、１７６および１７８の配置は、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫの相互誘導結合が実質的に軽減されるようにすることができる。例えば、特許出願第１５／８１，６５１８号に記載されているように、それぞれのクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫから提供されるそれぞれの共振器リブ１６０および１６２における電流は、それぞれの共振器スパイン１５２、１５４、１５６および１５８への結合部において最小の振幅を有し、振幅は、それぞれの共振器リブ１６０および１６２のそれぞれの接地された部分に向かって増大している。したがって、部分１７２、１７４、１７６および１７８のうちの所定の１つの部分における電流振幅は、屈曲部に最も近いところで最大である。共振器リブ１６０および１６２をずらすことにより、部分１７２および１７４の最大電流振幅は、部分１７６および１７８の最大電流振幅に対して近くならない。したがって、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の相互インダクタンスは、共振器システム１５０に設けられた共振器リブ１６０および１６２の配置に基づいて実質的に軽減することができる。その結果、図４の例では、部分１６０および１６２は、図１の例における絶縁素子２４に対応することができる。図４の例における共振器システム１５０は、同様に、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫの相互誘導結合をさらに軽減するために、図３の例で説明したのと同様の接地されたクロスバー導体を含むことができることも理解されたい。
図５は、共振器システム２００の一例を示している。共振器システム２００は、図１の例における共振器システム１２のうちの１つに対応することができる。したがって、以下の図５の例の説明では、図１の例を参照する必要がある。
図５の例では、共振器システム２００は、第１の共振器スパイン２０２、第２の共振器スパイン２０４および第３の共振器スパイン２０６を含む。図５の例では、第１の共振器スパイン２０２は、図５の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２および第３の共振器スパイン２０４および２０６は各々、図５の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。一例として、第２および第３の共振器スパイン２０４および２０６は各々、導電的に結合させられることができるか、または（例えば、別々のクロックソースからの）別々の位相ロックされた第１のクロック信号を提供することができる。
共振器システム２００はまた、共振器スパイン２０２、２０４および２０６の各々に導電的に結合された共振器リブ２０８を含む。共振器リブ２０８は、複数の平行部分を提供するように複数の屈曲部を含む。第１の共振器スパイン２０２は、共振器リブ２０８の長さに沿ったほぼ中央または中点に結合されたものとして図５の例に示されており、第２および第３の共振器スパイン２０４および２０６の各々は、共振器リブ２０８のそれぞれの反対側の端部に結合されている。さらに、接地接続部は、第１の共振器スパイン２０２の導電的結合部と、それぞれの第２および第３の共振器スパイン２０４および２０６との間のほぼ等距離の位置において、共振器リブ２０８に結合されている。したがって、共振器リブ２０８への結合部に関する共振器スパイン２０２、２０４および２０６の配置に基づいて、クロック信号Ｉ＿ＣＬＫは、共振器スパイン２０２から共振器リブ２０８に沿って各接地接続部へ伝搬し、クロック信号Ｑ＿ＣＬＫは、共振器スパイン２０４および２０６から共振器リブ２０８に沿ってそれぞれの接地接続部へ伝搬する。
さらに、共振器システム２００は、共振器リブ２０８のそれぞれの部分２１２および２１４の近くに、これらの部分２１２および２１４に対して平行に配置されたＤＣクロスバー導体２１０を含む。ＤＣクロスバー導体２１０は、ＤＣクロスバー導体２１０の長さに沿ってＤＣ電流ＩＤＣを伝搬するように構成することができる。結果として、共振器リブ２０８への結合部に関する共振器スパイン２０２、２０４および２０６の配置に基づいて、また部分２１２および２１０におけるクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫに関連した電流の誘導結合に基づいて、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫの間の相互インダクタンスを実質的に軽減することができる。その結果、図５の例では、部分２１２および２１４ならびにＤＣクロスバー導体２１０は、図１の例における絶縁素子２４に対応することができる。図５の例における共振器システム２００は、同様に、共振器スパインが反転させられている（例えば、クロック信号Ｉ＿ＣＬＫが追加の共振器リブの端部に提供され、クロック信号Ｑ＿ＣＬＫが追加の共振器リブのほぼ中点に提供される）ことなどによって、共振器リブ２０８と実質的に同様に構成された、ＤＣクロスバー導体２１０の反対側に配置された別の共振器リブを含むことができることも理解されたい。
クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫの間の結合を軽減することの説明はこれまで、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫの間の相互誘導結合を軽減することに関して記述されてきた。しかしながら、容量結合などの他のタイプの結合も、ここで説明されている技術を使用して同様に軽減することができる。一例として、容量結合は、それぞれのクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫを伝送する導体のクロスオーバーから発生する可能性がある。本明細書において説明するように、「クロスオーバー」は、１つの導体（例えば、共振器リブまたは共振器スパイン）が、ほぼ直交するなど、別の導体（例えば、共振器リブまたは共振器スパイン）の上または下を横切っており、２つの導体が、それぞれ第１および第２のクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫを伝搬する場合を表す。
図６は、共振器システム２５０の一例を示している。共振器システム２５０は、図１の例における共振器システム１２の１つに対応することができる。したがって、以下の図６の例の説明では、図１の例を参照する必要がある。
図６の例では、共振器システム２５０は、第１の共振器スパイン２５２および第２の共振器スパイン２５４を含む。図６の例では、第１の共振器スパイン２５２は、図６の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２の共振器スパイン２５４は、図６の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。図６の例では、共振器スパイン２５２および２５４は、互いに近くにかつ互いに平行に配置されている。共振器システム２５０はまた、各々が第１の共振器スパイン２５２に導電的に結合された第１の共振器リブ２５６および第２の共振器リブ２５８と、各々が第２の共振器スパイン２５４に導電的に結合された第３の共振器リブ２６０および第４の共振器リブ２６２とを含む。
第１および第２のクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫをそれぞれＩＣチップなどにおける回路の様々な部分に分配するために、共振器リブ２５６、２５８、２６０および２６２は、それぞれの共振器スパイン２５２および２５４から直交して両方向に延びていることができる。結果として、図６の例では、第１および第２の共振器リブ２５６および２５８は、クロスオーバー２６４で示されたように、第２の共振器スパイン２５４の下を通過するものとして示されており、第３および第４の共振器リブ２６０および２６２は、クロスオーバー２６６で示されたように、第１の共振器スパイン２５２の下を通過するものとして示されている。図６の例は、共振器リブ２５６、２５８、２６０および２６２がそれぞれの共振器スパイン２５２および２５４の下（例えば、背後）を通過していることを示しているが、共振器リブ２５６、２５８、２６０および２６２のうちの１つまたは複数が、それぞれの共振器スパイン２５２および２５４の上を（例えば、その前方を）通過することができることが理解されるべきである。
クロスオーバー２６４および２６６のそれぞれにおいて、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫは、互いに対して容量結合する可能性がある。このような容量結合により、それぞれのクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫにエラーが発生する可能性がある。したがって、以下の例は、本明細書においてより詳細に説明されているように、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の容量結合を軽減するために実行することができる。
図７は、集積回路（ＩＣ）チップ３００の一例を示している。ＩＣチップ３００は、従来のまたは量子計算コンポーネントを有するように製造された様々なＩＣチップのいずれかに対応することができる。本明細書に記載の例のいずれも、図７の例に記載のＩＣチップ３００などのＩＣチップ上で実行することができる。したがって、図１の例における共振器システム１０は、ＩＣチップ３００として、またはＩＣチップ３００の一部として製造することができる。ＩＣチップ３００は、ＩＣチップ３００の複数の層を示す縦断面図として概略的に示されている。ＩＣチップ３００の層は、必ずしも一定の縮尺ではないものとして示されており、層は、説明を容易にするために誇張された形式で空間的にずらされて示されている。
ＩＣチップ３００は、基板３０２を含み、基板３０２上には追加の層が製造されており、また、複数のＮ個の論理層３０４を含み、ここで、Ｎは正の整数である。論理層３０４は、相互接続する信号伝達導体およびデジタルまたは量子ゲートを含む様々な層のいずれかを含むことができる。ＩＣチップ３０２はまた、接地面３０６、クロック層３０８および変圧器層３１０を含む。一例として、接地面３０６は、論理層３０４とクロック層３０８との間に挿入された接地された導体に対応することができ、接地接続部を提供するために、クロック層３０８および／または論理層３０４へ上または下へ延びることができるビアおよび／またはビア壁を有することができる。クロック層３０８は、共振器リブおよびスパインを含む、本明細書に記載の共振器システムを含むことができる。変圧器層３１０は、特許出願第１５／８１６，５１８号に記載されているものと同様に、共振器リブに誘導結合された導体を含むことができ、これらの導体には、クロック電流を受け取る関連する回路が結合されている。
図７の例では、ＩＣチップ３００はクロスオーバー接続部３１２を含み、このクロスオーバー接続部３１２は、クロック層３０８から接地面３０６を通って延び、接地面３０６の、クロック層３０８とは反対側に沿って横方向に延び、そして再び接地面３０６を通ってクロック層３０８へ戻る。したがって、クロスオーバー接続部３１２は、別の共振器リブまたは共振器スパインの上（または下）を横切る共振器スパインまたは共振器リブの部分に対応することができる。したがって、クロスオーバー接続部３１２は、図６の例におけるクロスオーバー２６４および／または２６６に対応することができる。クロスオーバー接続部３１２はクロック層３０８に対して接地面３０６の下に延びているので、接地面３０６は、クロスオーバー接続部３１２上を伝搬する第１および第２のクロック信号の一方を、それぞれのクロスオーバー接続部３１２によってバイパスされた（クロスオーバーされた）、クロック層３０８における導体上を伝搬する第１および第２のクロック信号のうちの他方に対して、隔離することができる。したがって、接地面３０６によって提供される絶縁に基づいて、クロスオーバー接続部３１２および接地面３０６の配置は、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の容量結合を軽減することができる。その結果、図７の例では、クロスオーバー接続部３１２および接地面３０６は、図１の例における絶縁素子２４に対応することができる。
図８は、共振器システム３５０の一例を示している。共振器システム３５０は、図１の例における共振器システム１２の１つに対応することができる。したがって、以下の図８の例の説明では、図１の例を参照する必要がある。
図８の例では、共振器システム３５０は、第１の共振器スパイン３５２および第２の共振器スパイン３５４を含む。図８の例では、第１の共振器スパイン３５２は、図８の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２の共振器スパイン３５４は、図８の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。図８の例では、共振器スパイン３５２および３５４は、互いに近くにかつ互いに平行に配置されている。共振器システム３５０はまた、第１の共振器スパイン３５２に導電的に結合された第１の共振器リブ３５６、および第２の共振器スパイン３５４に導電的に結合された第２の共振器リブ３５８を含む。図８の例では、共振器スパイン３５２および３５４ならびに共振器リブ３５６および３５８は、図２～図６の他の例と比べて誇張された厚さを有するものとして示されている。
図８の例では、第１および第２の共振器スパイン３５２および３５４の厚さは、それぞれの第１および第２の共振器リブ３５６および３５８とのクロスオーバーの領域において減少している。図８の例では、第１の共振器スパイン３５２と第２の共振器リブ３５８とのクロスオーバーが３６０で示されており、第２の共振器スパイン３５４と第１の共振器リブ３５６とのクロスオーバーが３６２で示されている。クロスオーバー３６０および３６２を超えると、それぞれの共振器スパイン３５２および３５４は、それぞれのクロスオーバー３６０および３６２の前のそれぞれの部分の厚さに戻るなど、厚さが増大している。同様に、第１および第２の共振器リブ３５６および３５８の厚さは、それぞれのクロスオーバー３６２および３６０において減少している。クロスオーバー３６２および３６０を超えると、それぞれの共振器リブ３５６および３５８は、それぞれのクロスオーバー３６２および３６０の前のそれぞれの部分の厚さに戻るなど、厚さが増大している。図８の例では、クロスオーバー３６０は、第１の共振器スパイン３５２の下を横切る第２の共振器リブ３５８として示され、クロスオーバー３６２は、第２の共振器スパイン３５４の上を横切る第１の共振器リブ３５６として示されている。しかしながら、クロスオーバーの形式は任意であり、例として図８の例に提供されていることを理解されたい。
したがって、クロスオーバー３６０および３６２における共振器スパイン３５２および３５４ならびに共振器リブ３５６および３５８の厚さの減少は、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の容量結合を軽減することができる。例えば、共振器スパイン３５２および３５４ならびに共振器リブ３５６および３５８の厚さが減少することにより、それぞれの共振器スパイン３５２および３５４ならびに共振器リブ３５６および３５８の互いにクロスオーバーする面積が減少し、したがって、共振器リブ３５６および３５８と比較して、共振器スパイン３５２および３５４の間の容量結合に関連した静電容量を低減する。その結果、静電容量が減少すると、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫの間の容量結合を軽減することができる。したがって、それぞれのクロスオーバー３６０および３６２における共振器スパイン３５２および３５４ならびに共振器リブ３５６および３５８の減少した厚さの部分は、図１の例における絶縁素子２４に対応することができる。
さらに、共振器システム３５０は、第１のビア壁延長部３６４および第２のビア壁延長部３６６をさらに含む。一例として、第１および第２のビア壁延長部３６４および３６６は、接地面層（例えば、接地面３０６）から延びていることができる。図８の例では、第１のビア壁長部３６４は、クロスオーバー３６２を含む共振器リブ３５６の一部分に沿って横方向に延びており、第２のビア壁延長部３６６は、クロスオーバー３６０を含む共振器リブ３５８の一部分に沿って横方向に延びている。ビア壁延長部３６４および３６６は、（例えば、接地面３０６からの延長に基づいて）接地することができ、したがって、それぞれのクロスオーバー３６０および３６２の追加の隔離を提供することができる。結果として、ビア壁延長部３６４および３６６によって提供される絶縁は、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫの間の容量結合の軽減をもたらすことができる。ビア壁延長部３６４および３６６は、クロスオーバー３６０および３６２の背後に示されているが、ビア壁延長部３６４および３６６は、代わりに、クロスオーバー３６０および３６２の手前に配置することができ、またはそれぞれのクロスオーバー３６０および３６２において共振器スパイン３５２および３５４と共振器リブ３５６および３５８との間に延びていることができる。したがって、ビア壁延長部３６４および３６６も、図１の例における絶縁素子２４に対応することができる。
図９は、共振器システム４００の一例を示している。共振器システム４００は、図１の例における共振器システム１２のうちの１つに対応することができる。したがって、以下の図９の例の説明では、図１の例を参照する必要がある。
図９の例では、共振器システム４００は、第１の共振器スパイン４０２、第２の共振器スパイン４０４、第３の共振器スパイン４０６および第４の共振器スパイン４０８を含む。図９の例では、第１の共振器スパイン４０２は、図９の例において第１の同相クロック信号Ｉ＋＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２の共振器スパイン４０４は、図９の例において第２の同相クロック信号Ｉ－＿ＣＬＫとして示された第２のクロック信号を伝搬する。第１および第２の同相クロック信号Ｉ＋＿ＣＬＫおよびＩ－＿ＣＬＫは、同じクロック信号（例えば、同相クロック信号Ｉ＿ＣＬＫ）の反対の極性に対応することができる。同様に、第３の共振器スパイン４０６は、図９の例において第１の直交位相クロック信号Ｑ＋＿ＣＬＫとして示された第３のクロック信号を伝搬し、第４の共振器スパイン４０８は、図９の例において第２の直交位相クロック信号Ｑ－＿ＣＬＫとして示された第４のクロック信号を伝搬する。第１および第２の直交位相クロック信号Ｑ＋＿ＣＬＫおよびＱ－＿ＣＬＫは、同じクロック信号（例えば、直交位相クロック信号Ｑ＿ＣＬＫ）の反対の極性に対応することができる。例として、それぞれのクロック信号の反対の極性、すなわち、第１および第２の同相クロック信号Ｉ＋＿ＣＬＫおよびＩ＿ＣＬＫならびにそれぞれの第１および第２の直交位相クロック信号Ｑ＋＿ＣＬＫおよびＱ＿ＣＬＫは、互いに対する１８０°の位相シフトに基づくことができる。別の例として、第１および第２の同相クロック信号Ｉ＋＿ＣＬＫおよびＩ－＿ＣＬＫならびに第１および第２の直交位相クロック信号Ｑ＋＿ＣＬＫおよびＱ－＿ＣＬＫのタイミング動作は、互いに対する誘導結合線の交替する誘導結合極性に基づくなど、実質的に同じであり得る。図９の例では、共振器スパイン４０２および４０４の対は、互いに近くにかつ互いに平行に配置されており、共振器スパイン４０６および４０８の対は、互いに近くにかつ互いに平行に配置されている。共振器システム４００はまた、第１の共振器スパイン４０２に導電的に結合された第１の共振器リブ４１０、第３の共振器スパイン４０６に導電的に結合された第２の共振器リブ４１２、第２の共振器スパイン４０４に導電的に結合された第３の共振器リブ４１４、および第４の共振器スパイン４０８に導電的に結合された第４の共振器リブ４１６を含む。
第１および第２のクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫをそれぞれ、ＩＣチップ内などの回路の様々な部分に分配するために、共振器リブ４１０、４１２、４１４および４１６は、それぞれの共振器スパイン４０２、４０４、４０６および４０８から直交して両方向に延びていることができる。結果として、図９の例では、第１の共振器リブ４１０は、クロスオーバー４１８に示されているように、第３および第４の共振器スパイン４０６および４０８の下を通過するものとして示されており、第２の共振器リブ４１２は、クロスオーバー４２０に示されているように、第１および第２の共振器スパイン４０２および４０４の下を通過するものとして示されている。同様に、第３の共振器リブ４１４は、クロスオーバー４２２に示されているように、第３および第４の共振器スパイン４０６および４０８の下を通過するものとして示されており、第４の共振器リブ４１６は、クロスオーバー４２４に示されているように、第１および第２の共振器スパイン４０２および４０４の下を通過するものとして示されている。図９の例は、共振器リブ４１０、４１２、４１４および４１６が、それぞれの共振器スパイン４０２、４０４、４０６および４０８の下（例えば、背後）を通過することを示しているが、共振器リブ４１０、４１２、４１４および４１６のうちの１つまたは複数は、それぞれの共振器スパイン４０２、４０４、４０６および４０８の上（例えば、手前）を通過することができることを理解されたい。
図６の例において前述したように、各クロスオーバー４１８、４２０、４２２および４２４において、クロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫは、互いに対して容量結合される可能性がある。しかしながら、共振器リブ４１０および４１４のうちの所定の一方が両方の共振器スパイン４０６および４０８上を横切っているので、第３の共振器スパイン４０６からの第１の直交位相クロック信号Ｑ＋＿ＣＬＫによって提供される容量結合の寄与は同様に、第４の共振器スパイン４０８からの第２の直交位相クロック信号Ｑ－＿ＣＬＫによって、ほぼ等しくかつ反対に提供される。同様に、共振器リブ４１２および４１６のうちの所定の一方が共振器スパイン４０２および４０４の両方の上を横切っているので、第１の共振器スパイン４０２からの第１の同相クロック信号Ｉ＋＿ＣＬＫによって提供される容量結合の寄与は同様に、第２の共振器スパイン４０４からの第２の同相クロック信号Ｉ－＿ＣＬＫによって、ほぼ等しくかつ反対に提供される。したがって、クロスオーバー４１８、４２０、４２２および４２４のうちの所定の１つにおいて共振器スパイン４０２、４０４、４０６および４０８のうちの所定の１つによって提供される容量結合は、相補的なクロック信号に関連したクロスオーバー４１８、４２０、４２２および４２４のうちの他のクロスオーバーにおいて、相補的なクロック信号によって提供される反対の容量結合によって実質的にネゲートされる（例えば、打ち消される）。その結果、それぞれのクロスオーバーにおける相補的な容量結合により、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫの間の容量結合を軽減することができる。したがって、共振器スパイン４０２、４０４、４０６および４０８に対する相補的なクロック信号の配置は、図１の例における絶縁素子２４に対応することができる。
さらに、共振器システム４００は、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫとの間の誘導結合を実質的に軽減するように構成することができる。図９の例では、共振器リブ４１０および４１４において提供される電流は、ほぼゼロである共振器リブ４１２への正味誘導結合を提供するために、ほぼ等しくかつ反対の形式で共振器リブ４１２に（例えば、相互インダクタンスを介して）誘導結合する。同様に、共振器リブ４１２および４１６は、ほぼ等しくかつ反対の形式で共振器リブ４１４に結合する。したがって、この構造は、ＩシステムとＱシステムとの間の誘導結合および容量結合の両方を打ち消す。）
図１０は、共振器システム４５０の一例を示している。共振器システム４５０は、図１の例における共振器システム１２の１つに対応することができる。したがって、以下の図１０の例の説明では、図１の例を参照する必要がある。
図１０の例では、共振器システム４５０は、第１の共振器スパイン４５２、第２の共振器スパイン４５４、第３の共振器スパイン４５６および第４の共振器スパイン４５８を含む。図１０の例では、第１の共振器スパイン４５２は、図１０の例において第１の同相クロック信号Ｉ＋＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２の共振器スパイン４５４は、図１０の例において第２の同相クロック信号Ｉ－＿ＣＬＫとして示された第２のクロック信号を伝搬する。同様に、第３の共振器スパイン４５６は、図１０の例において第１の直交位相クロック信号Ｑ＋＿ＣＬＫとして示された第３のクロック信号を伝搬し、第４の共振器スパイン４５８は、図１０の例において第２の直交位相クロック信号Ｑ－＿ＣＬＫとして示された第４のクロック信号を伝搬する。前述のように、第１および第２の同相クロック信号Ｉ＋＿ＣＬＫおよびＩ＿ＣＬＫは、同じクロック信号（たとえば、同相クロック信号Ｉ＿ＣＬＫ）の反対の極性に対応することができ、第１および第２の直交位相クロック信号Ｑ＋＿ＣＬＫおよびＱ－＿ＣＬＫは、同じクロック信号（例えば、直交位相クロック信号Ｑ＿ＣＬＫ）の反対の極性に対応することができる。
さらに、共振器システム４５０は、第５の共振器スパイン４６０、第６の共振器スパイン４６２、第７の共振器スパイン４６４および第８の共振器スパイン４６６を含む。図１０の例では、第５の共振器スパイン４６０は、第１の同相クロック信号Ｉ＋＿ＣＬＫを伝搬し、第６の共振器スパイン４６２は、第２の同相クロック信号Ｉ－＿ＣＬＫを伝搬する。同様に、第７の共振器スパイン４６４は、第１の直交位相クロック信号Ｑ＋＿ＣＬＫを伝搬し、第８の共振器スパイン４６６は、第２の直交位相クロック信号Ｑ－＿ＣＬＫを伝搬する。図１０の例では、共振器スパイン４６０、４６２、４６４および４６６は、共振器スパイン４５２、４５４、４５６および４５８に対して直交して配置されている。
図１０の例では、共振器スパイン４５２と４５４、４５６と４５８、４６０と４６２、および４６４と４６６のそれぞれの対が、互いに近くにかつ互いに平行に配置されている。共振器システム４５０はまた、第１の共振器スパイン４５２に導電的に結合された第１の共振器リブ４６８、第３の共振器スパイン４５６に導電的に結合された第２の共振器リブ４７０、第２の共振器スパイン４５４に導電的に結合された第３の共振器リブ４７２、および第４の共振器スパイン４５８に導電的に結合された第４の共振器リブ４７４を含む。同様に、共振器システム４５０はまた、第５の共振器スパイン４６０に導電的に結合された第５の共振器リブ４７６、第６の共振器スパイン４６２に導電的に結合された第６の共振器リブ４７８、第７の共振器スパイン４６４に導電的に結合された第７の共振器リブ４８０、および第８の共振器スパイン４８４に導電的に結合された第４の共振器リブ４８２を含む。
前述のように、第１および第２のクロック信号Ｉ＿ＣＬＫおよびＱ＿ＣＬＫをそれぞれ、ＩＣチップ内などの回路の様々な部分に分配するために、共振器リブは、それぞれの共振器スパインから直交して両方向に延びていることができる。図１０の例では、共振器リブ４６８、４７０、４７２および４７４は、図９の前述の例における共振器スパインに対する共振器リブのクロスオーバーと同様に、共振器リブ４７６、４７８、４８２および４８４上を直交して横切るものとして示されている。結果として、共振器リブ４６８、４７０、４７２および４７４ならびに共振器リブ４７６、４７８、４８２および４８４に関して第１の同相クロック信号Ｉ＋＿ＣＬＫによって提供される容量結合の寄与は同様に、第２の同相クロック信号Ｉ－＿ＣＬＫによってほぼ等しくかつ反対に提供される。同様に、共振器リブ４６８、４７０、４７２および４７４および共振器リブ４７６、４７８、４８２および４８４に関して第１の直交位相クロック信号Ｑ＋＿ＣＬＫによって提供される容量結合の寄与は同様に、第２の同相クロック信号Ｑ－＿ＣＬＫによってほぼ等しくかつ反対に提供される。したがって、所定のクロスオーバーにおいて共振器リブ４６８、４７０、４７２および４７４のうちの所定の１つまたは共振器リブ４７６、４７８、４８２および４８４のうちの所定の１つによって提供される容量結合は、相補的なクロック信号に関連した他のそれぞれのクロスオーバーにおける相補的なクロック信号によって提供される反対の容量結合によって実質的にネゲートされる（例えば、打ち消される）。その結果、それぞれのクロスオーバーにおける相補的な容量結合により、クロック信号Ｉ＿ＣＬＫとＱ＿ＣＬＫの間の容量結合を軽減することができる。したがって、共振器リブ４６８、４７０、４７２および４７４ならびに共振器リブ４７６、４７８、４８２および４８４に関する相補的クロック信号の配置は、図１の例における絶縁素子２４に対応することができる。
図１１は、共振器システム５００の一例を示している。共振器システム５００は、図１の例の共振器システム１２の１つに対応することができる。したがって、以下の図１１の例の説明では、図１の例を参照する必要がある。
図１１の例では、共振器システム５００は、第１の共振器スパイン５０１、第２の共振器スパイン５０２、第３の共振器スパイン５０３および第４の共振器スパイン５０４を含む。図１１の例では、第１および第３の共振器スパイン５０１および５０３の各々は、図１１の例において同相クロック信号Ｉ＿ＣＬＫとして示された第１のクロック信号を伝搬し、第２および第４の共振器スパイン５０２および５０４の各々は、図１１の例において直交位相クロック信号Ｑ＿ＣＬＫとして示された第２のクロック信号を伝搬する。共振器システム５００はまた、複数のクロスバーを含む。図１１の例では、共振器システム５００は、第１および第３の共振器スパイン５０１および５０３に導電的に結合された第１のクロスバー５０６と、第２および第４の共振器スパイン５０２および５０４に導電的に結合された第２のクロスバー５０８と、やはり第１および第３の共振器スパイン５０１および５０３に導電的に結合された第３のクロスバー５１０とを含む。共振器システム５００は、第１と第３の共振器スパイン５０１と５０３の間、および第２と第４の共振器スパイン５０２と５０４の間の導電性結合を交互に行う追加のクロスバーを含むことができることを理解されたい。
共振器システム５００は、クロスバー５０６、５０８および５１０に導電的に結合された共振器リブを含み、クロスバーは、共振器リブと、共振器スパイン５０１、５０２、５０３および５０４とを相互接続している。図１１の例では、共振器システム５００は、第１のクロスバー５０６の第１の側に導電的に結合され、したがって同相クロック信号Ｉ＿ＣＬＫを伝搬する共振器リブ５１２および５１４の第１の対を含む。共振器リブ５１２および５１４の第１の対もそれぞれ、時計回りにらせん状に曲がった屈曲部を有するものとして示されている。共振器システム５００はまた、第１のクロスバー５０６の第２の側に導電的に結合され、したがって同様に同相クロック信号Ｉ＿ＣＬＫを伝搬する共振器リブ５１６および５１８の第２の対を含む。共振器リブ５１６および５１８の第２の対もまた、時計回りにらせん状に曲がった屈曲部を有するものとしてそれぞれ示されている。
図１１の例では、共振器システム５００はまた、第２のクロスバー５０８の第１の側に導電的に結合され、したがって直交位相クロック信号Ｑ＿ＣＬＫを伝搬する共振器リブ５２０および５２２の第３の対を含む。共振器リブ５２０および５２２の第３の対はそれぞれ、時計回りにらせん状に曲がった屈曲部を有するものとして示されている。共振器システム５００はまた、第２のクロスバー５０８の第２の側に導電的に結合され、したがって同様に直交位相クロック信号Ｑ＿ＣＬＫを伝搬する共振器リブ５２４および５２６の第４の対を含む。共振器リブ５２４および５２６の第４の対はそれぞれ、反時計回りにらせん状に曲がった屈曲部を有するものとして示されている。
共振器システム５００は、第３のクロスバー５１０の第１の側に導電的に結合され、したがって同相クロック信号Ｉ＿ＣＬＫを伝搬する共振器リブ５２８および５３０の第５の対をさらに含む。共振器リブ５２８および５３０の第５の対はそれぞれ、時計回りにらせん状に曲がった屈曲部を有するものとして示されている。共振器システム５００はまた、第３のクロスバー５１０の第２の側に導電的に結合され、したがって同様に同相クロック信号Ｉ＿ＣＬＫを伝搬する共振器リブ５３２および５３４の第６の対を含む。共振器リブ５３２および５３４の第６の対もまた、時計回りにらせん状に曲がった屈曲部を有するものとしてそれぞれ示されている。
したがって、図１１の例に示されるように、共振器システム５００は、それぞれのクロスバー５０６、５０８および５１０の間の共振器リブの対によって形成された列として配置されている。図１１の例は、第１および第２のクロスバー５０６および５０８の間の第１の列５３６と、第２および第３のクロスバー５０８および５１０の間の第２の列５３８とを示している。図１１の例によって示されるように、各列における共振器リブの向きは、それぞれのクロスバーに結合された共振器リブの対に関して、同じ向きと交互の向きとの間で交互になっている。
例えば、第１の列５３６は、共振器リブ５１６および５１８の第２の対および共振器リブ５２０および５２２の第３の対が互いに同じ向きを有し、したがって、同位相クロック信号Ｉ＿ＣＬＫと直交位相クロック信号Ｑ＿ＣＬＫとの間の正味で負の相互誘導結合を提供する。しかしながら、第２の列５３８は、共振器リブ５２４および５２６の第４の対および共振器リブ５２８および５３０の第５の対が互いに反対の向きを有し、したがって、同位相クロック信号Ｉ＿ＣＬＫと直交位相クロック信号Ｑ＿ＣＬＫとの間の正味で正の相互誘導結合を提供する。結果として、第１の列５３６と第２の列５３８との間の相互誘導結合への寄与は、ほぼ等しくかつ反対であることができ、したがって、ほぼゼロである第１および第２の行５３６および５３８の間の正味の相互誘導結合を提供する。したがって、クロスバーの間のそれぞれの連続する列の同じ向きと反対の向きとを交互にすることにより、同相クロック信号Ｉ＿ＣＬＫと直交位相クロック信号Ｑ＿ＣＬＫとの間の相互インダクタンスを実質的にネゲートすることができる。共振器システム５００は、図１１の例に示されているのと同様に、複数の追加のクロスバーの間に複数の追加の列を含むことができることを理解されたい。
さらに、クロスバー５０６、５０８および５１０を、共振器リブと共振器スパイン５０１、５０２、５０３および５０４との間のクロスオーバーの数を実質的に低減させるように実施することができる。例えば、共振器システム５００におけるクロスオーバーの数を共振器リブが共振器スパイン５０１、５０２、５０３および５０４に直接結合された共振器システムと比較して３分の１に低減させる。その結果、同相クロック信号Ｉ＿ＣＬＫと直交位相クロック信号Ｑ＿ＣＬＫとの間の容量結合も実質的に軽減することができる。さらに、図１１の例では、共振器システム５００は、第１および第２の共振器スパイン５０１および５０２と、第３および第４の共振器スパイン５０３および５０４とのそれぞれの対を相互接続するインダクタＬ１およびＬ２を含む。したがって、共振器スパイン５０１および５０３および共振器スパイン５０２および５０４にそれぞれ提供されているように、同相クロック信号Ｉ＿ＣＬＫおよび直交位相クロック信号Ｑ＿ＣＬＫ各々の間にインダクタンスを実行することによって、同相クロック信号Ｉ＿ＣＬＫおよび直交位相クロック信号Ｑ＿ＣＬＫの９０°の相対位相に基づいて、同相クロック信号Ｉ＿ＣＬＫと直交位相クロック信号Ｑ＿ＣＬＫとの間の容量結合は、クロックシステムの動作周波数におけるＩとＱと間の容量結合を打ち消すインダクタンス値を選択することによってさらに軽減することができる。インダクタは、適切な長さおよびインピーダンスの伝送線セグメントとして実施することができる。したがって、図１１の例では、共振器リブの列５３６および５３８の交互の向き、クロスバー５０６、５０８および５１０、ならびにインダクタＬ１およびＬ２の配置は、図１の例における絶縁素子２４に対応することができる。
上述したのは、本発明の実施例である。もちろん、本発明を説明する目的で構成要素または方法論の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む、本出願の範囲内に入るそのようなすべての変更、修正、および変形を包含することが意図されている。さらに、開示または特許請求の範囲で、「ａ」、「ａｎ」、「第１」、または「別の」要素、またはそれらと同等のものが挙げられる場合、それは、１つ以上のそのような要素を含むと解釈されるべきであり、２つ以上のそのような要素を必要とするものでも、排除するものでもない。本明細書で使用する場合、「含む（ｉｎｃｌｕｄｅｓ）」という用語は、限定することなく含むことを意味し、「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、限定することなく含むことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。

Claims (13)

  1. クロック分配システムであって、
    第１のクロック信号を伝搬する第１の共振器スパインと、
    前記第１のクロック信号に対して位相がずれた第２のクロック信号を伝搬する第２の共振器スパインと、
    前記第１の共振器スパインに導電的に結合されており、それぞれの第１の変圧器結合線を介してそれぞれの第１のクロック信号を関連する第１の回路に誘導的に提供するために、前記第１のクロック信号に関する定在波共振器として配置されている、第１の共振器リブと、
    前記第２の共振器スパインに導電的に結合されており、それぞれの第２の変圧器結合線を介してそれぞれの第２のクロック信号を関連する第２の回路に誘導的に提供するために、前記第２のクロック信号に関する定在波共振器として配置されている、第２の共振器リブと、
    前記第１の共振器スパインが結合される前記第１の共振器リブの部分、および前記第２の共振器スパインが結合される前記第２の共振器リブの部分を含む絶縁素子であって、それぞれの第１および第２の共振器リブの部分は、互いに近くにかつ互いに平行に配置されており、前記絶縁素子は、それぞれの第１および第２の共振器リブの部分の各々の間にかつそれぞれに対して平行に延びる接地されたクロスバー導体をさらに含み、第１および第２のクロック信号の間の誘導結合および容量結合のうちの少なくとも一方を軽減する、絶縁素子と、
    を含む、クロック分配システム。
  2. 前記第１のクロック信号は同相クロック信号であり、前記第２のクロック信号は直交位相クロック信号である、請求項１に記載のシステム。
  3. クロック分配システムであって、
    第１のクロック信号を伝搬する第１の共振器スパインと、
    前記第１のクロック信号に対して位相がずれた第２のクロック信号を伝搬する第２の共振器スパインと、
    前記第１の共振器スパインに導電的に結合されており、それぞれの第１の変圧器結合線を介してそれぞれの第１のクロック信号を関連する第１の回路に誘導的に提供するために、前記第１のクロック信号に関する定在波共振器として配置されている、第１の共振器リブと、
    前記第２の共振器スパインに導電的に結合されており、それぞれの第２の変圧器結合線を介してそれぞれの第２のクロック信号を関連する第２の回路に誘導的に提供するために、前記第２のクロック信号に関する定在波共振器として配置されている、第２の共振器リブと、
    前記第１の共振器スパインが結合される前記第１の共振器リブの部分、および前記第２の共振器スパインが結合される前記第２の共振器リブの部分を含む絶縁素子であって、それぞれの第１および第２の共振器リブの部分は、互いに近くにかつ互いに平行に配置されており、前記第１および第２の共振器リブの部分は、第１および第２のクロック信号の間の誘導結合および容量結合のうちの少なくとも一方を軽減するために、前記第１の共振器リブの前記第１の共振器スパインへの結合部に関して、および前記第２の共振器リブの前記第２の共振器スパインへの結合部に関して、前記第１および第２の共振器リブのそれぞれの部分の長さに沿って非対称である、絶縁素子と、
    を含む、システム。
  4. クロック分配システムであって、
    第１のクロック信号を各々伝搬する複数の第１の共振器スパインと、
    前記第１のクロック信号に対して位相がずれた第２のクロック信号を各々伝搬する複数の第２の共振器スパインと、
    前記複数の第１の共振器スパインの各々に導電的に結合されている単一の第１の共振器リブであって、前記単一の第１の共振器リブは、それぞれの第１の変圧器結合線を介してそれぞれの第１のクロック信号を関連する第１の回路に誘導的に提供するために、前記第１のクロック信号に関する定在波共振器として配置されている、単一の第１の共振器リブと、
    前記第２の共振器スパインに導電的に結合されており、それぞれの第２の変圧器結合線を介してそれぞれの第２のクロック信号を関連する第２の回路に誘導的に提供するために、前記第２のクロック信号に関する定在波共振器として配置されている、単一の第２の共振器リブと、
    前記第１の共振器スパインが結合される前記第１の共振器リブの部分、および前記第２の共振器スパインが結合される前記第２の共振器リブの部分を含む絶縁素子であって、それぞれの第１および第２の共振器リブの部分は、互いに近くにかつ互いに平行に配置されており、前記単一の第１の共振器リブは、前記複数の第１の共振器スパインの各々から前記第１の共振器リブに沿って等距離に配置された複数の接地接続部を含み、前記単一の第２の共振器リブは、前記複数の第２の共振器スパインの各々から前記第２の共振器リブに沿って等距離に配置された複数の接地接続部を含み、第１および第２のクロック信号の間の誘導結合および容量結合のうちの少なくとも一方を軽減する、絶縁素子と、
    を含む、システム。
  5. クロック分配システムであって、
    第１のクロック信号を伝搬する第１の共振器スパインと、
    前記第１のクロック信号に対して位相がずれた第２のクロック信号を伝搬する第２の共振器スパインと、
    前記第１の共振器スパインに導電的に結合されており、それぞれの第１の変圧器結合線を介してそれぞれの第１のクロック信号を関連する第１の回路に誘導的に提供するために、前記第１のクロック信号に関する定在波共振器として配置されている、複数の第１の共振器リブと、
    前記第２の共振器スパインに導電的に結合されており、それぞれの第２の変圧器結合線を介してそれぞれの第２のクロック信号を関連する第２の回路に誘導的に提供するために、前記第２のクロック信号に関する定在波共振器として配置されている、複数の第２の共振器リブと、
    前記第１の共振器スパインが結合される前記第１の共振器リブの部分、および前記第２の共振器スパインが結合される前記第２の共振器リブの部分を含む絶縁素子であって、それぞれの第１および第２の共振器リブの部分は、互いに近くにかつ互いに平行に配置されている、絶縁素子と、
    第１および第２の共振器スパインの間に延びており、かつ前記第１の共振器スパインと前記第１の共振器リブとを導電的に相互接続する複数の第１のクロスバーと、
    第１および第２の共振器スパインの間に延びており、かつ前記第２の共振器スパインと前記第２の共振器リブとを導電的に相互接続する複数の第２のクロスバーであって、前記複数の第１の共振器リブのうちの１つおよび前記複数の第２の共振器リブのうちの１つは、複数の第１および第２のクロスバーの各それぞれの対の間にかつ前記第１および第２の共振器スパインの間に複数の列のうちの１つとして配置されており、複数の第１および第２の共振器リブの各々は、前記複数の第１および第２の共振器リブの各々が前記第１および第２の共振器スパインの間において時計回りおよび反時計回りの向きのうちの一方においてそれぞれの複数の第１および第２のクロスバーに対して平行および逆平行方向の両方に延びるように、複数の曲げ部を含み、前記複数の列は、前記複数の第１および第２の共振器リブのそれぞれ１つに対して同じおよび異なる向きに関して交互になっている、第２のクロスバーと、
    を含む、システム。
  6. クロック分配システムであって、
    第１のクロック信号を伝搬する第１の共振器スパインと、
    前記第１のクロック信号に対して位相がずれた第２のクロック信号を伝搬する第２の共振器スパインと、
    少なくとも１つの共振器リブであって、第１および第２の共振器スパインの各々は、前記少なくとも１つの共振器リブのそれぞれ１つに結合されており、前記少なくとも１つの共振器リブは、前記第１および第２の共振器スパインの少なくとも一方に各々導電的に結合されており、それぞれの第１の変圧器結合線を介して第１および第２のクロック信号のうちのそれぞれの少なくとも一方を関連する第１の回路に誘導的に提供するために、前記第１および第２のクロック信号のうちのそれぞれの少なくとも一方に関する定在波共振器として配置されている、少なくとも１つの共振器リブと、
    前記第１および第２のクロック信号の間の誘導結合および容量結合のうちの少なくとも一方を軽減するために、前記少なくとも１つの共振器リブのそれぞれ１つへの前記第１および第２の共振器スパインの導電的結合部の間に等距離において前記少なくとも１つの共振器リブのそれぞれ１つに結合された接地接続部と、
    前記少なくとも１つの共振器リブのそれぞれの部分の近くにかつそれに対して平行に配置されたＤＣクロスバー導体を含む絶縁素子であって、前記ＤＣクロスバー導体は、ＤＣ電流を伝搬するように構成されている、絶縁素子と、
    を含む、システム。
  7. クロック分配システムであって、
    同相クロック信号を伝搬する第１の共振器スパインと、
    直交クロック信号を伝搬する第２の共振器スパインと、
    第１および第２の共振器スパインの少なくとも一方に各々導電的に結合されており、それぞれの変圧器結合線を介して同相および直交クロック信号のうちのそれぞれの少なくとも一方を関連する回路に誘導的に提供するために、前記同相および直交クロック信号のうちのそれぞれの少なくとも一方に関する定在波共振器として配置されている、少なくとも１つの共振器リブであって、前記第１および第２の共振器スパインは、互いに近くにかつ互いに平行に配置されており、前記第１および第２の共振器スパインの１つに導電的に結合された少なくとも１つの共振器リブは、前記第１および第２の共振器スパインの一方から直交して延び、前記第１および第２の共振器スパインの他方の上または下を横切っている、少なくとも１つの共振器リブと、
    前記第１および第２の共振器スパインの他方の上または下を横切る前記少なくとも１つの共振器リブの部分を含む絶縁素子と、
    を含む、システム。
  8. 請求項７に記載のクロック分配システムを含む集積回路（ＩＣ）チップであって、前記ＩＣチップは、前記第１および第２の共振器スパインが配置されているクロック層を含み、さらに、前記クロック層に隣接する接地面層を含み、前記第１および第２の共振器スパインの１つに導電的に結合された少なくとも１つの共振器リブは、前記第１および第２の共振器スパインの他方の一方の側において前記クロック層から、前記接地面層を通り、再び前記接地面層を通って、前記第１および第２の共振器スパインの他方の反対側におけるクロック層へ戻るように伸びている、ＩＣチップ。
  9. 前記システムは、接地面層から前記少なくとも１つの共振器リブの少なくとも一部分に沿って延びる少なくとも１つのビア壁をさらに含み、前記少なくとも１つの共振器リブの少なくとも一部分は、前記第１および第２の共振器スパインの他方の上または下を横切る前記少なくとも１つの共振器リブの領域を含む、請求項７に記載のシステム。
  10. 前記少なくとも１つの共振器リブの少なくとも１つと、前記第１および第２の共振器スパインの他方とは、前記少なくとも１つの共振器リブが前記第１および第２の共振器スパインの他方の上または下を横切る部分において厚さが減少している、請求項７に記載のシステム。
  11. 前記第１および第２の共振器スパインの各々は、反対の極性を有する、共振器スパインの相補的な対を含み、前記第１および第２の共振器スパインのうちの一方の相補的な対のうちの一方に導電的に結合された少なくとも１つの共振器リブは、前記第１および第２の共振器スパインのうちの一方の相補的な対のうちの一方からほぼ直交して延びており、前記第１および第２の共振器スパインのうちの他方の相補的な対の上または下を横切っている、請求項７に記載のシステム。
  12. 前記少なくとも１つの共振器リブは、複数の共振器リブを含み、前記共振器スパインの相補的な対は、
    前記第１の共振器スパインに関連する第１の相補的な対および前記第１の共振器スパインの第２の相補的な対であって、前記第１の共振器スパインに関連する第１および第２の相補的な対は、互いにほぼ直交して配置されており、前記複数の共振器リブのうちの第１の共振器リブは、前記第１の相補的な対のうちの少なくとも一方から延びており、前記複数の共振器リブのうちの第２の共振器リブは、前記第２の相補的な対のうちの少なくとも一方から延びている、前記第１の共振器スパインに関連する第１および第２の相補的な対と、
    前記第２の共振器スパインに関連する第１の相補的な対および前記第２の共振器スパインの第２の相補的な対であって、前記第２の共振器スパインに関連する第１および第２の相補的な対は、互いにほぼ直交して配置されており、前記複数の共振器リブのうちの第３の共振器リブは、前記第１の相補的な対のうちの少なくとも一方から延びており、前記複数の共振器リブのうちの第４の共振器リブは、前記第２の相補的な対のうちの少なくとも一方から延びている、前記第２の共振器スパインに関連する第１および第２の相補的な対と、
    を含み、
    前記複数の共振器リブのうちの第１および第３の共振器リブは、前記複数の共振器リブのうちの第２および第４の共振器リブの各々の上または下を横切っている、請求項１１に記載のシステム。
  13. クロック分配システムであって、
    第１のクロック信号を伝搬する第１の共振器スパインと、
    前記第１のクロック信号に対して位相がずれた第２のクロック信号を伝搬する第２の共振器スパインであって、第１および第２の共振器スパインは、互いに近くにかつ互いに平行に配置されている、第２の共振器スパインと、
    前記第１および第２の共振器スパインの少なくとも一方に各々導電的に結合されており、それぞれの第１の変圧器結合線を介して第１および第２のクロック信号のうちのそれぞれの少なくとも一方を関連する第１の回路に誘導的に提供するために、前記第１および第２のクロック信号のうちのそれぞれの少なくとも一方に関する定在波共振器として配置されている、少なくとも１つの共振器リブと、
    前記第１のクロック信号と前記第２のクロック信号との間の容量結合を軽減するために前記第１および第２の共振器スパインを相互接続するインダクタを含む絶縁素子と、
    を含む、システム。
JP2020563993A 2018-06-19 2019-06-07 クロック分配システム Active JP7184926B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/012,517 US10431867B1 (en) 2018-06-19 2018-06-19 Clock distribution system
US16/012,517 2018-06-19
PCT/US2019/036069 WO2019245758A1 (en) 2018-06-19 2019-06-07 Clock distribution system

Publications (2)

Publication Number Publication Date
JP2021523477A JP2021523477A (ja) 2021-09-02
JP7184926B2 true JP7184926B2 (ja) 2022-12-06

Family

ID=67003754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020563993A Active JP7184926B2 (ja) 2018-06-19 2019-06-07 クロック分配システム

Country Status (7)

Country Link
US (1) US10431867B1 (ja)
EP (1) EP3811178A1 (ja)
JP (1) JP7184926B2 (ja)
KR (1) KR102363589B1 (ja)
AU (1) AU2019290413B2 (ja)
CA (1) CA3100220C (ja)
WO (1) WO2019245758A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10884450B2 (en) 2018-03-06 2021-01-05 Northrop Grumman Systems Corporation Clock distribution system
US10754371B1 (en) * 2019-11-13 2020-08-25 Northrop Grumman Systems Corporation Capacitive clock distribution system
US11742326B2 (en) * 2020-12-28 2023-08-29 Microsoft Technology Licensing, Llc Stacked superconducting integrated circuits with three dimensional resonant clock networks
US11231742B1 (en) 2021-03-08 2022-01-25 Northrop Grumman Systems Corporation Clock distribution resonator system
US11429135B1 (en) 2021-03-11 2022-08-30 Northrop Grumman Systems Corporation Clock distribution system
US11809224B2 (en) * 2021-03-30 2023-11-07 Microsoft Technology Licensing, Llc Topologies for interconnecting capacitive and inductive elements in a capacitively-coupled rib
US11770113B2 (en) 2021-12-23 2023-09-26 IMEC USA NANOELECTRONICS DESIGN CENTER, Inc. Resonant LC power network for superconducting digital circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160125309A1 (en) 2014-11-04 2016-05-05 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
WO2016209387A1 (en) 2015-06-22 2016-12-29 Northrop Grumman Systems Corporation Clock distribution system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1548848A (ja) * 1967-01-13 1968-12-06
US5432486A (en) * 1993-05-20 1995-07-11 Northern Telecom Limited Capacitive and inductive coupling connector
US5365205A (en) * 1993-05-20 1994-11-15 Northern Telecom Limited Backplane databus utilizing directional couplers
JP3399630B2 (ja) * 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
US5990721A (en) 1997-08-18 1999-11-23 Ncr Corporation High-speed synchronous clock generated by standing wave
JP3880286B2 (ja) * 1999-05-12 2007-02-14 エルピーダメモリ株式会社 方向性結合式メモリシステム
US6563358B1 (en) 2000-09-20 2003-05-13 Nortel Networks Limited Technique for distributing common phase clock signals
TWI402658B (zh) * 2005-05-13 2013-07-21 Avago Technologies General Ip 低頻時鐘產生技術
US9722589B1 (en) 2016-04-15 2017-08-01 Microsoft Technology Licensing, Llc Clock distribution network for a superconducting integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160125309A1 (en) 2014-11-04 2016-05-05 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
WO2016209387A1 (en) 2015-06-22 2016-12-29 Northrop Grumman Systems Corporation Clock distribution system

Also Published As

Publication number Publication date
KR102363589B1 (ko) 2022-02-16
KR20200141484A (ko) 2020-12-18
US10431867B1 (en) 2019-10-01
WO2019245758A1 (en) 2019-12-26
CA3100220C (en) 2023-08-08
CA3100220A1 (en) 2019-12-26
JP2021523477A (ja) 2021-09-02
EP3811178A1 (en) 2021-04-28
AU2019290413A1 (en) 2020-10-29
AU2019290413B2 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
JP7184926B2 (ja) クロック分配システム
KR102434491B1 (ko) 클록 분배 시스템
US10754371B1 (en) Capacitive clock distribution system
JP6549255B2 (ja) クロック分配システム
US20150373837A1 (en) Transmission of signals on multi-layer substrates with minimum interference
US11132017B2 (en) Clock distribution system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221124

R150 Certificate of patent or registration of utility model

Ref document number: 7184926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150