JP2022511012A - ＦｉｎＦＥＴ構造体及びＨＫＭＧメモリ及び論理ゲートを有する分割ゲート不揮発性メモリセル、並びにその製造方法 - Google Patents
ＦｉｎＦＥＴ構造体及びＨＫＭＧメモリ及び論理ゲートを有する分割ゲート不揮発性メモリセル、並びにその製造方法 Download PDFInfo
- Publication number
- JP2022511012A JP2022511012A JP2021531650A JP2021531650A JP2022511012A JP 2022511012 A JP2022511012 A JP 2022511012A JP 2021531650 A JP2021531650 A JP 2021531650A JP 2021531650 A JP2021531650 A JP 2021531650A JP 2022511012 A JP2022511012 A JP 2022511012A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- gate
- forming
- sides
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 38
- 239000007769 metal material Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 6
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 150000004767 nitrides Chemical class 0.000 description 29
- 238000005530 etching Methods 0.000 description 26
- 230000000873 masking effect Effects 0.000 description 16
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Abstract
複数の上向きに延在する半導体基板フィンと、第１のフィンに形成されたメモリセルと、第２のフィンに形成された論理デバイスと、を有する、メモリデバイス。メモリセルは、第１のフィンのソース領域及びドレイン領域であって、それらの間にチャネル領域を有する、ソース領域及びドレイン領域と、第１のフィンの側面及び頂面を含むチャネル領域の第１の部分に沿って延在するポリシリコン浮遊ゲートと、第１のフィンの側面及び頂面を含むチャネル領域の第２の部分に沿って延在する金属選択ゲートと、浮遊ゲートに沿って延在するポリシリコン制御ゲートと、ソース領域に沿って延在するポリシリコン消去ゲートと、を含む。論理デバイスは、第２のフィンのソース領域及びドレイン領域であって、それらの間に第２のチャネル領域を有する、ソース領域及びドレイン領域と、第２のフィンの側面及び頂面を含む第２のチャネル領域に沿って延在する金属論理ゲートと、を含む。【選択図】図３２Ａ
Description
（優先権の主張）
本出願は、２０１８年１２月３日に出願された「Ｓｐｌｉｔ Ｇａｔｅ Ｎｏｎ－ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｃｅｌｌｓ Ｗｉｔｈ ＦＩＮＦＥＴ Ｓｔｒｕｃｔｕｒｅ Ａｎｄ ＨＫＭＧ Ｍｅｍｏｒｙ Ａｎｄ Ｌｏｇｉｃ Ｇａｔｅｓ，Ａｎｄ Ｍｅｔｈｏｄ Ｏｆ Ｍａｋｉｎｇ Ｓａｍｅ」と題する米国特許出願第１６／２０８，１５０号の優先権を主張する。
本出願は、２０１８年１２月３日に出願された「Ｓｐｌｉｔ Ｇａｔｅ Ｎｏｎ－ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｃｅｌｌｓ Ｗｉｔｈ ＦＩＮＦＥＴ Ｓｔｒｕｃｔｕｒｅ Ａｎｄ ＨＫＭＧ Ｍｅｍｏｒｙ Ａｎｄ Ｌｏｇｉｃ Ｇａｔｅｓ，Ａｎｄ Ｍｅｔｈｏｄ Ｏｆ Ｍａｋｉｎｇ Ｓａｍｅ」と題する米国特許出願第１６／２０８，１５０号の優先権を主張する。
（発明の分野）
本発明は、不揮発性フラッシュメモリセルアレイに関する。
分割ゲート不揮発性メモリデバイスは、当技術分野において周知である。例えば、米国特許第７，９２７，９９４号は、分割ゲート不揮発性メモリセルを開示している。図１は、半導体基板１２に形成されたかかる分割ゲートメモリセルの一例を例証する。ソース領域及びドレイン領域１６及び１４は、基板１２の拡散領域として形成され、それらの間にチャネル領域１８を画定する。メモリセルは、４つの導電性ゲート、すなわち、前記チャネル領域１８の第１の部分及びソース領域１６の一部分の上方に配設され、かつ該チャネル領域１８の第１の部分及びソース領域１６の一部分から絶縁された浮遊ゲート２２、該浮遊ゲート２２の上方に配設され、かつ浮遊ゲート２２から絶縁された制御ゲート２６、前記ソース領域１６の上方に配設され、かつ該ソース領域１６から絶縁された消去ゲート２４、及び前記チャネル領域１８の第２の部分の上方に配設され、かつチャネル領域１８の第２の部分から絶縁された選択ゲート２０を含む。導電性接点１０が形成されて、前記ドレイン領域１４に電気的に接続することができる。チャネル領域は半導体基板の平面に沿って形成されるため、デバイスの幾何形状が小さくなるにつれて、チャネル領域の総面積（例えば、幅）も小さくなる。これにより、ソース領域とドレイン領域との間の電流の流れが低減し、特に、メモリセルの状態を検出するためのより高感度のセンス増幅器が必要になる。
リソグラフィサイズが縮小し、それによってチャネル幅が狭くなるという問題は、全ての半導体デバイスに影響を与えるので、Ｆｉｎ－ＦＥＴ型の構造体が提案された。Ｆｉｎ－ＦＥＴ型の構造体において、半導体材料のフィン形部材が、ソース領域をドレイン領域に接続する。このフィン形部材は、頂面で終端する２つの側面を有する。次いで、ソース領域からドレイン領域への電流が、その２つの側面及び頂面に沿って流れ得る。したがって、チャネル領域の幅が増大し、これにより電流の流れが増大する。しかしながら、チャネル領域の幅は、チャネル領域を２つの側面及び頂面に「折り畳み」、それにより、チャネル領域の「占有面積」を減少させることによって、より多くの半導体の実スペースを犠牲にすることなく、増大する。かかるＦｉｎ－ＦＥＴを使用する不揮発性メモリセルが開示されており、浮遊ゲートは、フィン形部材の側面のうちの１つに隣接して配設される。先行技術のＦｉｎ－ＦＥＴ型不揮発性メモリ構造体のいくつかの例（ただし、ゲートの数及び構成は、上記の図１の平面例から変化するが）としては、米国特許第７，４２３，３１０号、同第７，４１０，９１３号、及び同第８，４６１，６４０号、並びに米国特許公開第２０１７／０３４５８４０号が挙げられる。フィン形部材に論理デバイスを形成することも提案されている。例えば、米国特許公開第２０１７／０１２５４２９号及び係属中の米国特許出願第１５／９３３，１２４号を参照されたい。
しかしながら、これらの先行技術のＦｉｎ－ＦＥＴ構造体は、電荷を格納するために、浮遊ゲートをスタックドゲート構成に使用すること、又はトラップ材料を使用すること、又はＳＲＯ（シリコンリッチ酸化物を使用すること、又はナノ結晶シリコンを使用すること、又はデバイスの製造コストを増加させ得る他のより複雑なメモリセル構成を開示している。
前述の問題及び必要性は、複数の上向きに延在するフィンを有する上面を有する半導体基板を含むメモリデバイスによって対処され、フィンの各々は、互いに対向し、かつ頂面で終端する第１及び第２の側面と、複数のフィンのうちの第１のフィンに形成されたメモリセルと、複数のフィンのうちの第２のフィンに形成された論理デバイスと、を含む。メモリセルは、第１のフィンに間隔をあけて配置された第１のソース領域及び第１のドレイン領域であって、第１のフィンの第１のチャネル領域は、第１のソース領域と第１のドレイン領域との間の第１のフィンの頂面及び対向する側面に沿って延在している、第１のソース領域及び第１のドレイン領域と、第１のチャネル領域の第１の部分に沿って延在するポリシリコン材料の浮遊ゲートであって、浮遊ゲートは、第１のフィンの第１及び第２の側面並びに頂面に沿って延在し、かつ第１のフィンの第１及び第２の側面並びに頂面から絶縁される、浮遊ゲートと、第１のチャネル領域の第２の部分に沿って延在する金属材料の選択ゲートであって、選択ゲートは、第１のフィンの第１及び第２の側面並びに頂面に沿って延在し、かつ第１のフィンの第１及び第２の側面並びに頂面から絶縁される、選択ゲートと、浮遊ゲートに沿って延在し、かつ浮遊ゲートから絶縁されるポリシリコン材料の制御ゲートと、第１のソース領域に沿って延在し、かつ第１のソース領域から絶縁されるポリシリコン材料の消去ゲートと、を含む。論理デバイスは、第２のフィンに間隔をあけて配置された第２のソース領域及び第２のドレイン領域であって、第２のフィンの第２のチャネル領域は、第２のソース領域と第２のドレイン領域との間の第２のフィンの頂面及び対向する側面に沿って延在している、第２のソース領域及び第２のドレイン領域と、第２のチャネル領域に沿って延在する金属材料の第１の論理ゲートであって、第１の論理ゲートは、第２のフィンの第１及び第２の側面並びに頂面に沿って延在し、かつ第２のフィンの第１及び第２の側面並びに頂面から絶縁される、第１の論理ゲートと、を含む。
メモリデバイスを形成する方法は、半導体基板の上面に複数の上向きに延在するフィンを形成するステップであって、フィンの各々は、互いに対向し、かつ頂面で終端する第１及び第２の側面を含む、形成するステップと、複数のフィンのうちの第１のフィンにメモリセルを形成するステップと、複数のフィンのうちの第２のフィンに論理デバイスを形成するステップと、を含む。メモリセルは、第１のフィンに間隔をあけて配置された第１のソース領域及び第１のドレイン領域を形成するステップであって、第１のフィンの第１のチャネル領域は、第１のソース領域と第１のドレイン領域との間の第１のフィンの頂面及び対向する側面に沿って延在している、ステップと、第１のチャネル領域の第１の部分に沿って延在するポリシリコン材料の浮遊ゲートを形成するステップであって、浮遊ゲートは、第１のフィンの第１及び第２の側面並びに頂面に沿って延在し、かつ第１のフィンの第１及び第２の側面並びに頂面から絶縁される、ステップと、第１のチャネル領域の第２の部分に沿って延在する金属材料の選択ゲートを形成するステップであって、選択ゲートは、第１のフィンの第１及び第２の側面並びに頂面に沿って延在し、かつ第１のフィンの第１及び第２の側面並びに頂面から絶縁される、ステップと、浮遊ゲートに沿って延在し、かつ浮遊ゲートにから絶縁されるポリシリコン材料の制御ゲートを形成するステップと、第１のソース領域に沿って延在し、かつ第１のソース領域から絶縁されるポリシリコンの消去ゲートを形成するステップと、によって形成される。論理デバイスは、第２のフィンに間隔をあけて配置された第２のソース領域及び第２のドレイン領域を形成するステップであって、第２のフィンの第２のチャネル領域は、第２のソース領域と第２のドレイン領域との間の第２のフィンの頂面及び対向する側面に沿って延在している、ステップと、第２のチャネル領域に沿って延在する金属材料の第１の論理ゲートを形成するステップであって、第１の論理ゲートは、第２のフィンの第１及び第２の側面並びに頂面に沿って延在し、かつ第２のフィンの第１及び第２の側面並びに頂面から絶縁さる、ステップと、によって形成される。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付図面を精読することによって明らかになるであろう。
本実施形態は、各々が４つのゲート、すなわち、浮遊ゲート２８、制御ゲート３０、選択ゲート３２、及び消去ゲート３４を有するＦｉｎ－ＦＥＴ分割ゲート型メモリセルを有するメモリデバイスを可能にする。Ｆｉｎ－ＦＥＴ論理デバイスは、メモリセルと同じ基板に形成される。図２は、基板のメモリエリアのメモリセルのミラーペアの構成を示す上面図である。メモリセルのミラーペアは、共通ソース領域３６（すなわち、基板の第１の導電型とは異なる第２の導電型を有する基板の領域）を共有し、（第２の導電型の）ドレイン領域３８は、隣接するメモリセルのペア（図示せず）間で共有される。この基板は、半導体基板４２の上面の交差フィン形状部分４０及び４１を含む。これらのメモリセルは、フィン形状部分４０に形成される。図２は、順次説明される図の断面図方向ａ、ｂ、ｃ、ｄ、及びｅを更に示す。
製造プロセスは、半導体基板４２の異なるエリアを選択的に注入することによって開始される。基板４２の様々なエリアが図３Ａ及び図３Ｂに示されており（すなわち、図３Ａ及び図３Ｂは、同一の基板４２の異なるエリアを示している）、基板は、メモリセル及び論理デバイスに関連する４つのエリア、すなわち、（メモリセルが形成される）メモリエリア４２ａと、（高電圧論理デバイスが形成される）ＨＶエリア４２ｂと、（コア論理デバイスが形成される）論理コアエリア４２ｃと、（入力／出力論理デバイスが形成される）論理ＩＯエリア４２ｄと、を有する。エリア４２ｂ、４２ｃ、及び４２ｄは、本明細書では、論理エリアと総称される。好ましくは、選択的な注入は、１つ以上の注入ステップ（例えば、このエリアに形成された高電圧論理デバイスのソースからドレインへの漏出を防止するアンチパンチスルー注入）に晒されるＨＶエリア４２ｂを除いて、マスキング材料で基板を覆うことによって開始される。これをメモリエリア４２ａに対して繰り返すことができる（例えば、マスキング材料で他のエリアを覆い、このエリアに形成されたメモリセルのソースからドレインへの漏出を防止するアンチパンチスルー注入を実行する）。
次いで、図４Ａ及び図４Ｂに示すように、基板４２のメモリエリア４２ａの上面は、基板の論理エリアと比べて、陥凹している（下がっている）。これは、好ましくは、基板４２に材料層（例えば、窒化ケイ素）を形成し、続いて、マスキングステップ（すなわち、フォトレジスト堆積、選択的フォトリソグラフィ露光、及び選択的フォトレジスト除去）を行い、論理エリアの窒化ケイ素にフォトレジストを残すが、メモリエリア４２ａに窒化ケイ素を露出させたままにすることによって行われる。窒化ケイ素エッチングを使用して、基板面を露出させたまま、メモリエリア４２ａから窒化ケイ素を除去する。フォトレジスト除去後、基板４２の露出部分（メモリエリア４２ａ）を酸化させ、続いて、基板の酸化部分を除去するための湿式酸化物エッチングが続き、基板の頂部を効果的に除去する（その上面を効果的に下げる／陥凹させる）。これらのステップは、所望のレベルの表面凹部Ｒが達成されるまで（例えば、３００～５００ｎｍ）、繰り返すことができる。次いで、窒化物エッチングを使用して、論理エリアから窒化物を除去する。
次いで、フィンが、基板上面に形成される。具体的には、交差するフィンが、メモリエリア４２ａに形成され、一方では、並列フィンが、論理エリアに形成される。二酸化ケイ素（酸化物）層４６は、基板４２の４つのエリア（メモリエリア４２ａ、ＨＶエリア４２ｂ、論理コアエリア４２ｃ、及び論理ＩＯエリア４２ｄ）全ての上面に形成される。酸化物層４６に窒化ケイ素（窒化物）層４８が形成される。ハードマスク材料（例えば、アモルファスカーボン）５０が、窒化物層４８に形成される。図５Ａ及び図５Ｂに示すように、フォトレジスト５２が、ハードマスク材料５０に形成され、マスキングステップを使用してパターン形成されて、ハードマスク材料５０の交差するストリップのグリッドを露出させる。図６Ａ及び図６Ｂ（フォトレジスト除去後）に示すように、エッチングを実行して、ハードマスク材料の露出部分を除去し、ハードマスク材料５０のストリップを残す。
酸化物層５４が、構造体の上方に形成される。図７Ａ及び図７Ｂに示すように、この層は、論理エリアでのハードマスク材料のストリップ間の間隔がメモリエリア４２ａでの間隔よりも大きいため、論理エリアにおいて共形である（メモリエリアではこの層によりハードマスク材料ストリップ間の空間が埋められる）。続いて、異方性酸化物エッチングを行い、これにより、十分に間隔をあけて配置されたハードマスクストリップの垂直な側壁に酸化物のスペーサを残す。図８Ａ及び図８Ｂに示すように、カーボン湿式ストリップエッチングを使用して、カーボンのハードマスク材料を除去する。メモリエリア４２ａでの図６Ａのハードマスク材料５０の２つの隣接するパターンの間の間隔は、図８Ａに示すように合併されたスペーサを形成するために、酸化物層５４の２倍以下の厚さであることが好ましい。フォトレジストが、構造体の上方に形成及びパターン形成されて、メモリエリア４２ａの交互の酸化物スペーサ／ブロック及び、場合によっては、論理エリアのいくつかの酸化物スペーサを覆うフォトレジストのストリップを残す。次いで、酸化物エッチングを使用して、フォトレジストによって露出されたままの酸化物スペーサを除去する。フォトレジストを除去した後、次いで、１つ以上のエッチングを実行して、残りの酸化物スペーサの直下には存在しない、基板４２の窒化物４８、酸化物４６、及び上部の部分を除去し、その結果として、図９Ａ～図９Ｂ（酸化物スペーサの除去後）に示すように、基板に延在するトレンチ５６の形成が得られ、隣接するトレンチ５６の間に、基板４２の薄いフィン構造体５８が残る。フィン５８は、メモリエリア４２ａの垂直（縦列）方向及び水平（横列）方向の両方に延在する（すなわち、それらは、上述したフィン４０及び４１と同じである）。図９Ｃは、メモリエリア４２ａの上面図を示し、そこでは、フィン５８が、グリッドパターン状に横列方向及び縦列方向に延在する（すなわち、縦列方向に延在する長さを有する、垂直に延在するフィンが、横列方向に延在する長さを有する、水平に延在するフィンと、グリッドのような様式で交差する）。メモリエリア４２ａでは、各フィン５８の最終幅は、ほぼ１０～５０ｎｍであり得る。
図９Ｂは、ＨＶエリア４２ｂ、論理コアエリア４２ｃ、及び論理ＩＯエリア４２ｄの各々に１つのフィン５８のみを示し、図９Ａは、メモリエリア４２ａに２つのフィン５８のみを示しているが、多くの複数のフィンが、各エリアに形成されている。図示されていないが、フィン間の間隔は、エリアに基づいて変化する。例えば、論理コアエリア４２ｃの隣接するフィンの間の距離は、好ましくは、メモリエリア４２ａの隣接するフィンを分離する距離よりも小さい。絶縁材６０（例えば、酸化物）が、構造体の上方に形成され（酸化物６０でトレンチ５６を充填することを含む）、続いて、酸化物平坦化（例えば、ＣＭＰ）が行われ、窒化物４８の頂部の上方の酸化物６０の任意の部分を除去する。ハードマスク層（例えば、窒化物）６２が、論理エリアの上方に形成されるが、メモリエリア４２ａの上方には形成されない。次いで、酸化物エッチングを使用して、メモリエリア４２ａの酸化物６０を陥凹させる（すなわち、同酸化物の上部を除去する）。その結果得られた構造体を、図１０Ａ及び図１０Ｂに示す。
メモリエリア４２ａのフィン５８の頂部にある窒化物４８及び酸化物４６が、窒化物及び酸化物エッチングで除去される（論理エリアの窒化物層６２を保護するためのフォトレジストを使用して）。フォトレジスト除去後、次いで、酸化物層６４が、メモリエリア４２ａの各フィン５８の２つの側面及び頂面に形成される（例えば、酸化によって）。次いで、図１１Ａ～図１１Ｄに示すように、ポリシリコン（ポリ）６６が、構造体（酸化物６４を含む）に形成される。次いで、ポリ層６６のｉｎ－ｓｉｔｕドーピングが実行される。図１２Ａ～図１２Ｅに示すように、マスキングステップ及びポリエッチングが実行されて、メモリエリア４２ａ（各フィン５８の間）のトレンチ５６の底部にあるポリ層６６の選択された部分を除去する。絶縁層６７（例えば、酸化物－窒化物－酸化物の副層を有するＯＮＯ（oxide-nitride-oxide sublayers））が、構造体に形成される。次いで、ポリシリコン６８の厚い層が、ＯＮＯ層６７（ｉｎ－ｓｉｔｕドーピングの対象となり得る）に形成される。次いで、ハードマスク層６９（例えば、アモルファスカーボン又は窒化物）が、ポリ層６８に形成される。その結果得られた構造体が、図１３Ａ～図１３Ｅに示されている。
図１４Ａ～図１４Ｅに示すように、マスキングステップ及び１つ以上のエッチングが実行されて、メモリエリア４２ａのフィン５８の頂部に沿って、ハードマスク層６９、ポリ層６８、及びＯＮＯ層６７のうちの選択された部分を除去し、メモリエリア４２ａの各フィン５８の頂面には、ゲートスタック構造体のペア（スタックＳ１及びＳ２）が残る（これは、ポリブロック６８ａ及び絶縁ブロック６９ａを含む）。
マスキングステップを使用して、スタックＳ１／Ｓ２のペア間のメモリエリア４２ａの部分をフォトレジストで覆い、続いて、メモリエリア４２ａのスタックＳ１／Ｓ２の外側に隣接するポリ層６６の露出部分を除去するポリエッチングを行う。別個のマスキング及びエッチングプロセスを使用して、論理エリアからハードマスク層６９、ポリ層６８及び６６、並びにＯＮＯ層６７を除去する。図１５Ａ～図１５Ｅは、このようにして得られた構造体を示す（フォトレジスト除去後）。
高温酸化物（ＨＴＯ）堆積及びアニールが実行されて、ゲートスタックＳ１及びＳ２の側面に沿って、酸化物層７０を形成する。窒化物堆積及びエッチングが実行されて、酸化物層７０に沿って、窒化物層７１を形成する。犠牲酸化物スペーサ７２が、酸化物の堆積及びエッチングにより、窒化物層７１に沿って形成される。その結果得られた構造体を、図１６Ａ～図１６Ｅに示す。図１７Ａ～図１７Ｅに示すように、ポリエッチングを使用して、浮遊ゲートポリ層６６の露出部分を除去する（メモリエリア４２ａのスタックＳ１とスタックＳ２との間から）。フォトレジスト７４は、マスキングステップを使用してゲートスタックペアＳ１及びＳ２の各々の間に形成される。次いで、図１８Ａ～図１８Ｅに示すように、ワード線Ｖｔ（ＷＬＶＴ）注入が実行され、続いて、スタックペアＳ１及びＳ２の外側の酸化物スペーサ７２を除去する酸化物エッチングが行われる（酸化物６０の露出部分をわずかに陥凹させる）。
フォトレジスト除去後、マスキングステップを使用して、メモリエリア４２ａをフォトレジストで覆い、窒化物エッチングを使用して、論理エリアを覆う窒化物層６２を除去する。フォトレジスト除去後、マスキングステップを使用して、ＨＶエリア４２ｂ以外の構造体をフォトレジストで覆い、そのＨＶエリアは、酸化物及び窒化物エッチングの対象となって、フィン５８の窒化物４８及び酸化物４６を除去し、そしてフィン５８の両側の酸化物６０を陥凹させる。次いで、図１９Ａ～図１９Ｅに示すように、酸化物層８０が、ＨＶエリア４２ｂで（例えば、急速熱酸化ＲＴＯ＋ＨＴＯ及びアニール）、及びメモリエリア４２ａで、露出したフィン５８に形成される。
マスキングステップを使用して、メモリエリア４２ａのゲートスタックペアＳ１及びＳ２の各々の間のエリア以外の構造体をフォトレジストで覆う。ゲートスタックペアＳ１及びＳ２の各々の間の基板で、注入が実行される（すなわち、ソース線ＳＬ、すなわち、ｂ断面で示されるようなソース領域３６、並びにａ断面及びｃ断面に示されるような水平／横列方向に延在するフィン５８のソース線を形成するためのソース線注入）。次いで、図２０Ａ～図２０Ｅに示すように（フォトレジスト除去後）、酸化物エッチングを使用して、その同じ領域の酸化物８０及び７２を除去し、続いて、ポリ層６６の露出した面、並びにゲートスタックＳ１及びＳ２の内側の側壁にトンネル酸化物層８４を形成する（例えば、湿式又は部分的湿式の堆積によって、基板の酸化物を厚くし、続いて、ＨＴＯの堆積によって、ポリ層６６に所望の厚さを達成し、アニールする）。
図２１（フォトレジスト除去後）に示すように、メモリエリア４２ａ及びＨＶエリア４２ｂは、フォトレジストによって覆われ、論理コアエリア４２ｃ及び論理ＩＯエリア４２ｄは、フィンの頂部の窒化物４８を除去するために窒化物エッチングに供され、フィンの頂部の酸化物４６を除去するために、かつ酸化物６０を陥凹させるために酸化物エッチングに供される。フォトレジスト除去前に、１つ以上の注入が実行される（この注入は、これらのエリアに形成された論理デバイスのソースからドレインへの漏出を防止することになるアンチパンチスルー注入を含むことが好ましい）。マスキングステップを使用して、メモリエリア４２ａ及び論理エリアのゲートスタックＳ１及びＳ２の各々の間のエリアをフォトレジストで覆う。次いで、図２２Ａ～図２２Ｄに示すように、酸化物エッチングを使用して、スタックＳ１／Ｓ２のペアの垂直外側表面に沿った露出酸化物、並びにスタックのペアの外側のフィン５８の頂部及び側面の露出酸化物を除去する。
次いで、フォトレジストをメモリエリア４２ａ及びＨＶエリア４２ｂに形成し、続いて、論理コアエリア４２ｃ及び論理ＩＯエリア４２ｄの露出したフィン５８（及び基板４２の他の露出部分）に酸化物８６を形成する。論理コアエリア４２ｃ及び論理ＩＯエリア４２ｄのフィン５８の酸化物８６は、好ましくはＣＶＤによって形成され、ＨＶエリア４２ｂのフィン５８の酸化物８０よりも薄い。フォトレジスト除去後、図２３Ａ～図２３Ｂ（メモリエリア構造体の場合）に示すように、ポリ層８８が構造体の上方に形成される。図２４Ａ～図２４Ｂ（メモリエリア構造体の場合）に示すように、化学機械研磨（ＣＭＰ）を使用して、構造体の上部を除去し、平坦化する。マスキングステップ及びポリエッチングを使用して、隣接するゲートスタックペアの間のポリ層８８の一部を除去し、ゲートスタックＳ１及びＳ２の各々の間のポリブロック８８ａ、並びにゲートスタックＳ１及びＳ２の各ペアの外側部分のポリブロック８８ｂ及び８８ｃを残す。ポリエッチングはまた、論理エリアのポリ層８８の部分も除去し、フィン５８の上方にポリブロック８８ｄを残す。窒化物９０は、ポリブロック８８ａ～８８ｄの上方に形成される。結果として得られた構造体を図２５Ａ～図２５Ｃに示す（図２５Ｃは、例えば、メモリエリア４２ａでメモリセルが形成されるフィンと同じ方向に延在するフィンの頂部に沿った、論理コアエリア４２ｃの直交図を示す）。
１つ以上の注入が実行されて、基板４２にメモリセル及び論理デバイスのためのソース領域及びドレイン領域を形成する。具体的には、メモリセルドレイン領域３８が、ポリブロック８８ｂ及び８８ｃに隣接するメモリエリア４２ａに形成され、論理ソース領域及び論理ドレイン領域９２／９４が、残りのポリブロック８８ｄに隣接するＨＶエリア４２ｂ、論理コアエリア４２ｃ、及び論理ＩＯエリア４２ｄに形成される。好ましくは、注入前に、これらの領域は、マスキングステップ及び酸化物エッチングを実行して、メモリドレイン領域及び論理ソース／ドレイン領域が形成される場所よりも上方に基板表面を露出させることによって強化される。エピタキシャル成長ステップを実行して、基板面にシリコン（Ｓｉ）又はシリコン炭素（ＳｉＣ）を成長させ、隆起したシリコン領域９６を基板面に残す。後続の注入は、図２６Ａ～図２６Ｂに示すように、メモリドレイン領域３８及び論理ソース／ドレイン領域９２／９４をこれらの隆起したシリコン領域９６に少なくとも部分的に形成する。
窒化物の層９８を構造体の上方に形成する。絶縁材（ＩＬＤ酸化物）の厚い層１００を窒化物９８の上方に形成する。次いで、化学機械研磨を実行して、酸化物１００をポリブロック８８ａ／８８ｂ／８８ｃ／８８ｄの上方の窒化物９８の頂部レベルまで除去する（すなわち、窒化物９８をエッチングストップとして使用する）。酸化物エッチングバックを使用して、図２７Ａ～図２７Ｂに示すように、酸化物１００の上面を、露出した窒化物の上面より下に陥凹させる。フォトレジスト１０２を構造体の上方に形成し、続いて、ポリブロック８８ｂ／８８ｃ／８８ｄの上方のフォトレジスト１０２の部分を除去するマスキングステップを行う。次に、図２８Ａ～図２８Ｂに示すように、窒化物エッチングを実行して、ポリブロック８８ｂ／８８ｃ／８８ｄを露出させる。次いで、図２９Ａ～図２９Ｂに示すように、ポリエッチングを使用して、露出したポリブロック８８ｂ／８８ｃ／８８ｄを除去し、トレンチ１０４が後に残る。論理エリアのポリブロック８８ｄの除去によって露出した基板フィンの酸化物層（トレンチ１０４の底部）は、任意選択的に、この時点で除去及び／又は置換することができる（メモリエリア４２ａの対応する酸化物を保護するためにフォトレジストを使用する）。薄い酸化物層１０６（界面層（ＩＬ））をトレンチ１０４の底部に形成する。高Ｋ誘電材料の層１０８（すなわち、ＨｆＯ2、ＺｒＯ2、ＴｉＯ2、Ｔａ2Ｏ5などの酸化物又は他の適切な材料の比誘電率Ｋよりも大きい比誘電率Ｋを有する）をトレンチ１０４の酸化物層１０６に形成する。次いで、金属材料のブロック１１０をトレンチ１０４に形成する（例えば、金属堆積及びＣＭＰによって）。次いで、構造体に窒化物層１１２を形成する。結果として得られた構造体を図３０Ａ～図３０Ｂに示す。
絶縁体（例えば、ＩＬＤ酸化物）の層１１４を構造体の上方に形成し、（例えば、ＣＭＰによって）平坦化する。ドレイン領域３８、金属ブロック１１０、並びにポリブロック８８ａ及び６８ａまで延在し、かつこれらを露出させるコンタクトホールを絶縁材１１４に形成する。次いで、図３１Ａ～図３１Ｂに示すように、コンタクトホールに金属を充填して、ドレイン領域３８、金属ブロック１１０、並びにポリブロック８８ａ及び６８ａに電気的に接続された金属接点１１６を形成する。
メモリエリア４２ａのフィン５８の最終的な構造体を図３２Ａに示す。メモリセルのペアが、各フィン５８に沿って、端から端まで形成される。各メモリセルは、ソース領域３６とドレイン領域３８との間に延在する、基板のチャネル領域１１８（すなわち、ソース領域３６とドレイン領域３８との間のフィン５８の２つの側面、及び頂面に沿った、基板のそれらの部分）を含む。ポリブロック６６ａは浮遊ゲート２８であり、チャネル領域１１８の第１の部分の上方に配設され、かつチャネル領域１１８の第１の部分から絶縁される。ポリブロック６８ａは制御ゲート３０であり、浮遊ゲート２８の上方に延在し、かつ浮遊ゲート２８から絶縁される。制御ゲート３０の隣の金属ブロック１１０は各々、選択ゲート３２であり、それらの各々は、チャネル領域１１８の第２の部分の上方に配設され、かつチャネル領域１１８の第２の部分から絶縁される。ポリブロック８８ａは消去ゲート３４であり、浮遊ゲート２８のペアに隣接し、かつ浮遊ゲート２８のペアから絶縁され、ソース領域３６の上方に存在し、かつソース領域３６から絶縁される。消去ゲート３４は、浮遊ゲートのうちの１つの角部に各々面する切り欠きのペアを含む。フィン５８は、２つの対向する側面、及び頂面を有する。浮遊ゲート２８は、フィン５８の周りを取り囲み、その結果、フィン５８の対向する両方の側面、及びその頂面に隣接し、かつフィン５８の対向する両方の側面、及びその頂面から絶縁される。選択ゲート３２はまた、フィン５８の周りも取り囲み、その結果、フィン５８の対向する両方の側面、及びその頂面に隣接し、かつフィン５８の対向する両方の側面、及びその頂面から絶縁される。したがって、本構成の１つの利点は、チャネル領域１１８の表面積が、平坦なチャネル領域にわたって、等しいサイズのメモリセルに対してサイズが大きい（すなわち、浮遊ゲートと、選択ゲートと、基板との間の表面重なり量が、これらの要素によって占有される基板の水平面積よりも大きい）ことである。
ＨＶエリア４２ｂ、論理コアエリア４２ｃ、及び論理ＩＯエリア４２ｄのフィン５８の上部及び周りの最終的な構造体は、各ゲートが各々のフィン５８の周りを取り囲み、その結果、そのゲートが、フィン５８の対向する両方の側面、及び頂面に隣接し、かつフィン５８の対向する両方の側面、及び頂面から絶縁されるという点で、同様である。したがって、本構成の別の利点は、論理デバイスの各々のチャネル領域の表面積が、平坦なチャネル領域にわたって、等しいサイズの論理デバイスに対してサイズが大きい（すなわち、論理ゲートと基板との間の表面重なり量が、この要素によって占有される基板の水平面積よりも大きい）ことである。例えば、論理コアエリア４２ｃの最終構造体を図３２Ｂに示す。各論理デバイスは、ソース領域９２とドレイン領域９４との間に延在する、基板のチャネル領域１２０（すなわち、ソース領域９２とドレイン領域９４との間のフィン５８の２つの側面、及び頂面に沿った、基板のそれらの部分）を含む。金属ブロック１１０は、チャネル領域１２０の上方に配設され、かつチャネル領域１２０から絶縁される（かつその導電性を制御する）論理ゲート１２２である。
メモリエリア４２ａのメモリセルに関する例示的な動作電圧の２つの別個の非限定的なセットを以下の表１及び表２に提供する。
表１
表２
表１
代替実施形態では、図３３Ａ及び図３３Ｂに示すように、図４Ａ及び図４Ｂに関して上述したような基板の上面を陥凹させることは省略することができ、その結果、メモリエリア及び論理エリアに最初に形成されたフィン５８は、互いに同じ高さである。次いで、メモリエリア４２ａの酸化物６０を陥凹させることの前、その間、又はその後のいずれかに、図３４Ａ及び図３４Ｂに示すように、メモリエリア４２ａのフィン５８の頂部をシリコンエッチングによって除去し、メモリエリア４２ａのフィン５８の高さを論理エリアのフィン５８の高さに対して量Ｒだけ効果的に低減する。メモリエリア４２ａの低減された高さのフィン５８にメモリセルを形成することは、同様に、論理デバイスゲートの上面と同じ高さで上面を有する、より高いメモリセルゲートをもたらす。
本発明の異なる特徴からの多くの利点がある。選択ゲート３２及び論理ゲート１２２のために高Ｋ誘電体及び金属を使用することは、セル及び論理デバイスのサイズを増大させることなく、導電性及び性能を増大させ（実際には、メモリセルのサイズの縮小を助ける）、その一方で、消去ゲート３４及び浮遊ゲート２８のためにポリシリコンを使用することは、これら２つのゲート間の重要なトンネリング性能の制御を維持する。フィン５８の頂面及び両側面の周りを取り囲む共形ゲートが、メモリエリア４２ａ（すなわち、浮遊ゲート、消去ゲート、及び選択ゲート）及び論理エリア（すなわち、論理ゲート）の両方に形成され、結合表面積を損なうことなくサイズを更に縮小させることができる。更に、メモリエリア４２ａのフィンを陥凹させることによって、完成したメモリセル及び論理デバイスの頂部は、メモリセルのゲートスタックが論理デバイスの論理ゲートよりも高い場合であっても、互いにほぼ等しく（すなわち、メモリセルの選択ゲート及び消去ゲートの頂部は、論理領域の論理ゲートの頂部と同じ高さである）、これは、製造性を向上させる。加えて、メモリセル及び最大３つの異なる型の論理デバイスは全て、同じ半導体基板のフィン形基板構造体に形成され、各メモリセルは、単一のフィンに形成され、各論理デバイスは、単一のフィンに形成され、フィン間の間隔の低減を可能にする。ソース線ＳＬの各々は、水平に延在するフィン５８のうちの１つに沿って、かつメモリセルの横列を通って延在し、隣接するセル間の分離領域を横切って（横列方向に）延在する連続的なソース線を提供する。これにより、セルをより小さなサイズに縮小することが可能になり、その理由は、この構成により、メモリセルの各ペアのソース線接点を形成する必要性を回避するからである。逆に、フィンに沿って延在する連続的なソース線は、周期的なストラップ接点（例えば、３２個又は６４個の縦列毎に）を通してストラップに電気的に接続することができる。縦列毎に１つではなく、３２個又は６４個の縦列毎の接点を有することによって、そのサイズは、メモリサイズであり、したがって、メモリセルのメモリアレイを劇的に低減することができる。制御ゲート３０の上方の窒化物６９ａは、位置合わせの問題を低減し、後続の処理中にスタックゲート構造体（制御ゲート３０及び浮遊ゲート２８を含む）を保護するのに役立つ。最後に、消去ゲート３４及びスタックＳ１／Ｓ２の上方の窒化物９０は、ダミーポリブロック８８ｂ／８８ｃ／８８ｄが除去され、高Ｋ誘電体及び金属（ＨＫＭＧ）と置換される間、これらの構造体を保護する。
本発明は、上記に説明され、かつ本明細書に例証された実施形態（複数可）に限定されるものではなく、それらの実施形態によって維持される任意の特許請求の範囲に属する任意又は全ての変形例も包含することが理解され得る。例えば、本明細書で本発明に言及することは、任意の特許請求項又は特許請求項の用語の範囲を限定することを意図しておらず、その代わり、単に、１つ以上の特許請求項によって網羅され得る１つ以上の特徴に言及するものである。上述の材料、プロセス、及び数値例は単に代表的なものであり、いずれの請求項も限定するものと見なされるべきではない。更に、全ての方法ステップを、例証した厳密な順序で実行する必要はない。フィンは、メモリエリアと論理エリアとの間に連続的に延在することができる。例えば、メモリエリア４２ａ（メモリセルが形成される）の１つ以上のフィンは、メモリエリア４２ａから論理エリア（論理デバイスが形成される）へと連続的に延在することができ、この場合、メモリデバイス及び論理デバイスを同じ連続的に形成されたフィンに形成することができる。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される、用語「の上方に（over）」及び「に（on）」は共に、「上に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「に間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に接続していない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に接続している）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに直接基板にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板にその要素を形成することも含み得る。
Claims (22)
- メモリデバイスであって、該メモリデバイスは、
複数の上向きに延在するフィンを有する上面を有する半導体基板であって、前記フィンの各々は、互いに対向し、かつ頂面で終端する第１及び第２の側面を含む、半導体基板と、
前記複数のフィンのうちの第１のフィンに形成されたメモリセルであって、
前記第１のフィンに間隔をあけて配置された第１のソース領域及び第１のドレイン領域であって、前記第１のフィンの第１のチャネル領域は、前記第１のソース領域と前記第１のドレイン領域との間の前記第１のフィンの前記頂面及び前記対向する側面に沿って延在している、第１のソース領域及び第１のドレイン領域と、
前記第１のチャネル領域の第１の部分に沿って延在するポリシリコン材料の浮遊ゲートであって、前記浮遊ゲートは、前記第１のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第１のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、浮遊ゲートと、
前記第１のチャネル領域の第２の部分に沿って延在する金属材料の選択ゲートであって、前記選択ゲートは、前記第１のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第１のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、選択ゲートと、
前記浮遊ゲートに沿って延在し、かつ前記浮遊ゲートから絶縁されるポリシリコン材料の制御ゲートと、
前記第１のソース領域に沿って延在し、かつ前記第１のソース領域から絶縁されるポリシリコン材料の消去ゲートと、を含む、メモリセルと、
前記複数のフィンのうちの第２のフィンに形成された論理デバイスであって、
前記第２のフィンに間隔をあけて配置された第２のソース領域及び第２のドレイン領域であって、前記第２のフィンの第２のチャネル領域は、前記第２のソース領域と前記第２のドレイン領域との間の前記第２のフィンの前記頂面及び前記対向する側面に沿って延在している、第２のソース領域及び第２のドレイン領域と、
前記第２のチャネル領域に沿って延在する金属材料の第１の論理ゲートであって、前記第１の論理ゲートは、前記第２のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第２のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、第１の論理ゲートと、を含む、論理デバイスと、を備える、メモリデバイス。 - 高Ｋ誘電材料は、前記選択ゲートと前記第１のチャネル領域の前記第２の部分との間に配設され、高Ｋ誘電材料は、前記第１の論理ゲートと前記第２のチャネル領域との間に配設される、請求項１に記載のメモリデバイス。
- 前記第１のフィンの前記頂面は、前記第２のフィンの前記頂面に対して陥凹している、請求項１に記載のメモリデバイス。
- 前記第１のフィンの前記頂面は、前記基板の第１の隆起部分を含み、前記第１のドレイン領域は、前記第１の隆起部分に少なくとも部分的に形成される、請求項１に記載のメモリデバイス。
- 前記第２のフィンの前記頂面は、前記基板の第２及び第３の隆起部分を含み、前記第２のソース領域は、前記第２の隆起部分に少なくとも部分的に形成され、前記第２のドレイン領域は、前記第３の隆起部分に少なくとも部分的に形成される、請求項４に記載のメモリデバイス。
- 第１の方向に延在する長さを有する、前記複数のフィンのうちの第３のフィンであって、前記第１のフィンは、前記第１の方向に対して垂直である第２の方向に延在する長さを有し、前記第１のソース領域は、前記第１のフィンと前記第３のフィンとの交点において前記第１のフィンに形成される、第３のフィンを更に備える、請求項１に記載のメモリデバイス。
- 前記消去ゲートは、前記第１のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第１のフィンの前記第１及び第２の側面並びに前記頂面から絶縁され、前記第３のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第３のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、請求項６に記載のメモリデバイス。
- 前記消去ゲートは、前記浮遊ゲートの上縁に沿って延在し、かつ前記浮遊ゲートの上縁から絶縁され、前記消去ゲートは、前記浮遊ゲートの前記上縁に面する切り欠きを含む、請求項１に記載のメモリデバイス。
- 前記複数のフィンのうちの第３のフィンに形成された第２の論理デバイスであって、
前記第３のフィンに間隔をあけて配置された第３のソース領域及び第３のドレイン領域であって、前記第３のフィンの第３のチャネル領域は、前記第３のソース領域と前記第３のドレイン領域との間を前記第３のフィンの前記頂面及び前記対向する側面に沿って延在する、第３のソース領域及び第３のドレイン領域と、
前記第３のチャネル領域に沿って延在する第２の論理ゲートであって、前記第２の論理ゲートは、前記第３のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第３のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、第２の論理ゲートと、を含む、第２の論理デバイスを更に備える、請求項１に記載のメモリデバイス。 - 前記第１の論理ゲートは、第１の絶縁材によって前記第２のフィンから絶縁され、
前記第２の論理ゲートは、第２の絶縁材によって前記第３のフィンから絶縁され、
前記第２の絶縁材は、前記第１の絶縁材の厚さよりも大きい厚さを有する、請求項９に記載のメモリデバイス。 - メモリデバイスを形成する方法であって、該方法は、
半導体基板の上面に複数の上向きに延在するフィンを形成するステップであって、前記フィンの各々は、互いに対向し、かつ頂面で終端する第１及び第２の側面を含む、ステップと、
前記複数のフィンのうちの第１のフィンにメモリセルを形成するステップであって、
前記第１のフィンに間隔をあけて配置された第１のソース領域及び第１のドレイン領域を形成するステップであって、前記第１のフィンの第１のチャネル領域は、前記第１のソース領域と前記第１のドレイン領域との間の前記第１のフィンの前記頂面及び前記対向する側面に沿って延在している、形成するステップと、
前記第１のチャネル領域の第１の部分に沿って延在するポリシリコン材料の浮遊ゲートを形成するステップであって、前記浮遊ゲートは、前記第１のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第１のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、形成するステップと、
前記第１のチャネル領域の第２の部分に沿って延在する金属材料の選択ゲートを形成するステップであって、前記選択ゲートは、前記第１のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第１のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、形成するステップと、
前記浮遊ゲートに沿って延在し、かつ前記浮遊ゲートから絶縁されるポリシリコン材料の制御ゲートを形成するステップ、並びに
前記第１のソース領域に沿って延在し、かつ前記第１のソース領域から絶縁されるポリシリコンの消去ゲートを形成するステップ、によるステップと、
前記複数のフィンのうちの第２のフィンに論理デバイスを形成するステップであって、
前記第２のフィンに間隔をあけて配置された第２のソース領域及び第２のドレイン領域を形成するステップであって、前記第２のフィンの第２のチャネル領域は、前記第２のソース領域と前記第２のドレイン領域との間の前記第２のフィンの前記頂面及び前記対向する側面に沿って延在している、形成するステップ、並びに
前記第２のチャネル領域に沿って延在する金属材料の第１の論理ゲートを形成するステップであって、前記第１の論理ゲートは、前記第２のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第２のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、形成するステップ、によるステップと、を含む、方法。 - 前記選択ゲート、前記消去ゲート、及び前記第１の論理ゲートの前記形成するステップは、
前記基板の上方にポリシリコン層を形成するステップと、
前記ポリシリコン層の第１のブロックが前記第１のソース領域に沿って延在し、かつ前記第１のソース領域から絶縁され、前記ポリシリコン層の第２のブロックが前記第１のチャネル領域の前記第２の部分に沿って延在し、かつ前記第１のチャネル領域の前記第２の部分から絶縁され、前記ポリシリコン層の第３のブロックが前記第２のチャネル領域に沿って延在し、かつ前記第２のチャネル領域から絶縁されるように、前記ポリシリコン層の部分を除去するステップと、
前記ポリシリコン層の前記第２のブロックを除去して、金属材料の第１のブロックと置換するステップと、
前記ポリシリコン層の前記第３のブロックを除去して、金属材料の第２のブロックと置換するステップと、を含み、
前記ポリシリコン層の前記第１のブロックは前記消去ゲートであり、金属材料の前記第１のブロックは前記選択ゲートであり、金属材料の前記第２のブロックは前記第１の論理ゲートである、請求項１１に記載の方法。 - 前記ポリシリコン層の前記第２及び第３のブロックを除去するステップの前に、前記消去ゲート及び前記制御ゲートの上方に絶縁層を形成するステップを更に含む、請求項１２に記載の方法。
- 前記選択ゲートの前記形成するステップは、前記選択ゲートと前記第１のチャネル領域の前記第２の部分との間に配設された高Ｋ誘電材料を形成するステップを含み、前記第１の論理ゲートの前記形成するステップは、前記第１の論理ゲートと前記第２のチャネル領域との間に配設された高Ｋ誘電材料を形成するステップを含む、請求項１１に記載の方法。
- 前記第１のフィンの前記頂面は、前記第２のフィンの前記頂面に対して陥凹している、請求項１１に記載の方法。
- 前記第１のフィンの前記頂面に第１の隆起部分を形成するステップであって、前記第１のドレイン領域は、前記第１の隆起部分に少なくとも部分的に形成される、ステップを更に含む、請求項１１に記載の方法。
- 前記第２のフィンの前記頂面に第２の隆起部分を形成するステップであって、前記第２のソース領域は、前記第２の隆起部分に少なくとも部分的に形成される、ステップと、
前記第２のフィンの前記頂面に第３の隆起部分を形成するステップであって、前記第２のドレイン領域は、前記第３の隆起部分に少なくとも部分的に形成される、ステップと、を更に含む、請求項１６に記載の方法。 - 第１の方向に延在する長さを有する、前記複数のフィンのうちの第３のフィンを形成するステップであって、前記第１のフィンは、前記第１の方向に対して垂直である第２の方向に延在する長さを有し、前記第１のソース領域は、前記第１のフィンと前記第３のフィンとの交点において前記第１のフィンに形成される、ステップを更に含む、請求項１１に記載の方法。
- 前記消去ゲートは、前記第１のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第１のフィンの前記第１及び第２の側面並びに前記頂面から絶縁され、前記第３のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第３のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、請求項１８に記載の方法。
- 前記消去ゲートは、前記浮遊ゲートの上縁に沿って延在し、かつ前記浮遊ゲートの前記上縁から絶縁され、前記消去ゲートは、前記浮遊ゲートの前記上縁に面する切り欠きを含む、請求項１１に記載の方法。
- 前記複数のフィンのうちの第３のフィンに第２の論理デバイスを形成するステップであって、
前記第３のフィンに間隔をあけて配置された第３のソース領域及び第３のドレイン領域を形成するステップであって、前記第３のフィンの第３のチャネル領域は、前記第３のソース領域と前記第３のドレイン領域との間を前記第３のフィンの前記頂面及び前記対向する側面に沿って延在する、形成するステップ、並びに
前記第３のチャネル領域に沿って延在する第２の論理ゲートを形成するステップであって、前記第２の論理ゲートは、前記第３のフィンの前記第１及び第２の側面並びに前記頂面に沿って延在し、かつ前記第３のフィンの前記第１及び第２の側面並びに前記頂面から絶縁される、形成するステップ、によるステップを更に含む、請求項１１に記載の方法。 - 前記第１の論理ゲートは、第１の絶縁材によって前記第２のフィンから絶縁され、
前記第２の論理ゲートは、第２の絶縁材によって前記第３のフィンから絶縁され、
前記第２の絶縁材は、前記第１の絶縁材の厚さよりも大きい厚さを有する、請求項２１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/208,150 | 2018-12-03 | ||
| US16/208,150 US10937794B2 (en) | 2018-12-03 | 2018-12-03 | Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same |
| PCT/US2019/046300 WO2020117329A1 (en) | 2018-12-03 | 2019-08-13 | Split gate non-volatile memory cells with finfet structure and hkmg memory and logic gates, and method of making same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022511012A true JP2022511012A (ja) | 2022-01-28 |
Family
ID=67770588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021531650A Pending JP2022511012A (ja) | 2018-12-03 | 2019-08-13 | ＦｉｎＦＥＴ構造体及びＨＫＭＧメモリ及び論理ゲートを有する分割ゲート不揮発性メモリセル、並びにその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10937794B2 (ja) |
| EP (1) | EP3891804B1 (ja) |
| JP (1) | JP2022511012A (ja) |
| KR (1) | KR102582829B1 (ja) |
| CN (1) | CN113169175A (ja) |
| TW (1) | TWI718764B (ja) |
| WO (1) | WO2020117329A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380769B2 (en) * | 2019-10-01 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Select gate spacer formation to facilitate embedding of split gate flash memory |
| US11233156B2 (en) * | 2020-01-15 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and manufacturing method thereof |
| US11362100B2 (en) * | 2020-03-24 | 2022-06-14 | Silicon Storage Technology, Inc. | FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling |
| JP7425927B2 (ja) | 2020-08-17 | 2024-01-31 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 導電性ブロックにシリサイドを備える基板にメモリセル、高電圧デバイス、及び論理デバイスを作製する方法 |
| CN114256251A (zh) | 2020-09-21 | 2022-03-29 | 硅存储技术股份有限公司 | 形成具有存储器单元、高压器件和逻辑器件的设备的方法 |
| JP7425929B2 (ja) * | 2020-09-21 | 2024-01-31 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 平面状のスプリットゲート不揮発性メモリセル、高電圧デバイス、及びｆｉｎｆｅｔ論理デバイスを有するデバイスを形成する方法 |
| CN114446972A (zh) * | 2020-10-30 | 2022-05-06 | 硅存储技术股份有限公司 | 具有鳍式场效应晶体管结构的分裂栅非易失性存储器单元、hv和逻辑器件及其制造方法 |
| CN115084155A (zh) * | 2021-03-11 | 2022-09-20 | 联华电子股份有限公司 | 用于鳍状场效晶体管的硅氧氮氧硅存储器单元及形成方法 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050227435A1 (en) * | 2004-04-12 | 2005-10-13 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and method for forming the same |
| US20090207662A1 (en) * | 2008-02-20 | 2009-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-Transistor Non-Volatile Memory Element |
| JP2013504221A (ja) * | 2009-09-08 | 2013-02-04 | シリコン ストーリッジ テクノロージー インコーポレイテッド | Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル及びアレイ並びにその製造方法 |
| JP2014522122A (ja) * | 2011-08-05 | 2014-08-28 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル |
| US20150132966A1 (en) * | 2013-11-14 | 2015-05-14 | United Microelectronics Corp. | Method for forming a finfet structure |
| US20160020219A1 (en) * | 2014-07-16 | 2016-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recess technique to embed flash memory in soi technology |
| US20160064398A1 (en) * | 2014-09-02 | 2016-03-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with finfet nonvolatile memory |
| US20160181428A1 (en) * | 2014-12-22 | 2016-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin Field Effect Transistors Having Conformal Oxide Layers and Methods of Forming Same |
| JP2016531434A (ja) * | 2013-08-02 | 2016-10-06 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
| US20160379987A1 (en) * | 2015-06-25 | 2016-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure with emedded efs3 and finfet device |
| US9634017B1 (en) * | 2015-12-04 | 2017-04-25 | Globalfoundries Inc. | Semiconductor structure including a nonvolatile memory cell and method for the formation thereof |
| JP2017152541A (ja) * | 2016-02-24 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20180012898A1 (en) * | 2016-07-08 | 2018-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nvm memory hkmg integration technology |
| JP2018503263A (ja) * | 2015-01-23 | 2018-02-01 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法 |
| JP2018533228A (ja) * | 2015-11-03 | 2018-11-08 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
| US20180342607A1 (en) * | 2017-05-24 | 2018-11-29 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
| JP2018535543A (ja) * | 2015-10-07 | 2018-11-29 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | シリコンオンインシュレータ基板を備えた埋め込みメモリデバイスを製造する方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| US20050012137A1 (en) | 2003-07-18 | 2005-01-20 | Amitay Levi | Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing |
| US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
| JP4927321B2 (ja) | 2004-06-22 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US7423310B2 (en) | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| KR100652384B1 (ko) | 2004-11-08 | 2006-12-06 | 삼성전자주식회사 | 2비트 형태의 불휘발성 메모리소자 및 그 제조방법 |
| TWI259585B (en) | 2005-03-21 | 2006-08-01 | Powerchip Semiconductor Corp | Split gate flash memory and manufacturing method thereof |
| KR101100428B1 (ko) | 2005-09-23 | 2011-12-30 | 삼성전자주식회사 | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 |
| KR100663366B1 (ko) | 2005-10-26 | 2007-01-02 | 삼성전자주식회사 | 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자 |
| US7754560B2 (en) | 2006-01-10 | 2010-07-13 | Freescale Semiconductor, Inc. | Integrated circuit using FinFETs and having a static random access memory (SRAM) |
| US7838922B2 (en) | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| US8068370B2 (en) | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8148768B2 (en) | 2008-11-26 | 2012-04-03 | Silicon Storage Technology, Inc. | Non-volatile memory cell with self aligned floating and erase gates, and method of making same |
| JP2011003742A (ja) | 2009-06-18 | 2011-01-06 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| US8941153B2 (en) | 2009-11-20 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with different fin heights |
| US8420476B2 (en) | 2010-05-27 | 2013-04-16 | International Business Machines Corporation | Integrated circuit with finFETs and MIM fin capacitor |
| JP2012234885A (ja) | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8785273B2 (en) | 2012-04-11 | 2014-07-22 | International Business Machines Corporation | FinFET non-volatile memory and method of fabrication |
| US9406689B2 (en) | 2013-07-31 | 2016-08-02 | Qualcomm Incorporated | Logic finFET high-K/conductive gate embedded multiple time programmable flash memory |
| US9614048B2 (en) | 2014-06-17 | 2017-04-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split gate flash memory structure and method of making the split gate flash memory structure |
| US9276005B1 (en) | 2014-12-04 | 2016-03-01 | Silicon Storage Technology, Inc. | Non-volatile memory array with concurrently formed low and high voltage logic devices |
| US9276006B1 (en) | 2015-01-05 | 2016-03-01 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same |
| US9793280B2 (en) * | 2015-03-04 | 2017-10-17 | Silicon Storage Technology, Inc. | Integration of split gate flash memory array and logic devices |
| US9634018B2 (en) | 2015-03-17 | 2017-04-25 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell with 3D finFET structure, and method of making same |
| US10141321B2 (en) | 2015-10-21 | 2018-11-27 | Silicon Storage Technology, Inc. | Method of forming flash memory with separate wordline and erase gates |
| US9666589B1 (en) | 2016-03-21 | 2017-05-30 | Globalfoundries Inc. | FinFET based flash memory cell |
| CN107293546B (zh) | 2016-04-08 | 2020-09-04 | 硅存储技术公司 | 减小型分裂栅非易失性闪存单元及其制造方法 |
| US9837425B2 (en) | 2016-04-19 | 2017-12-05 | United Microelectronics Corp. | Semiconductor device with split gate flash memory cell structure and method of manufacturing the same |
| US9985042B2 (en) | 2016-05-24 | 2018-05-29 | Silicon Storage Technology, Inc. | Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells |
-
2018
- 2018-12-03 US US16/208,150 patent/US10937794B2/en active Active
-
2019
- 2019-08-13 EP EP19759478.1A patent/EP3891804B1/en active Active
- 2019-08-13 CN CN201980079190.1A patent/CN113169175A/zh active Pending
- 2019-08-13 JP JP2021531650A patent/JP2022511012A/ja active Pending
- 2019-08-13 KR KR1020217013110A patent/KR102582829B1/ko active IP Right Grant
- 2019-08-13 WO PCT/US2019/046300 patent/WO2020117329A1/en unknown
- 2019-11-18 TW TW108141750A patent/TWI718764B/zh active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050227435A1 (en) * | 2004-04-12 | 2005-10-13 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and method for forming the same |
| US20090207662A1 (en) * | 2008-02-20 | 2009-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-Transistor Non-Volatile Memory Element |
| JP2013504221A (ja) * | 2009-09-08 | 2013-02-04 | シリコン ストーリッジ テクノロージー インコーポレイテッド | Ｆｉｎ−ＦＥＴ型不揮発性メモリ・セル及びアレイ並びにその製造方法 |
| JP2014522122A (ja) * | 2011-08-05 | 2014-08-28 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル |
| JP2016531434A (ja) * | 2013-08-02 | 2016-10-06 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
| US20150132966A1 (en) * | 2013-11-14 | 2015-05-14 | United Microelectronics Corp. | Method for forming a finfet structure |
| US20160020219A1 (en) * | 2014-07-16 | 2016-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recess technique to embed flash memory in soi technology |
| US20160064398A1 (en) * | 2014-09-02 | 2016-03-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with finfet nonvolatile memory |
| US20160181428A1 (en) * | 2014-12-22 | 2016-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin Field Effect Transistors Having Conformal Oxide Layers and Methods of Forming Same |
| JP2018503263A (ja) * | 2015-01-23 | 2018-02-01 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法 |
| US20160379987A1 (en) * | 2015-06-25 | 2016-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure with emedded efs3 and finfet device |
| JP2018535543A (ja) * | 2015-10-07 | 2018-11-29 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | シリコンオンインシュレータ基板を備えた埋め込みメモリデバイスを製造する方法 |
| JP2018533228A (ja) * | 2015-11-03 | 2018-11-08 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
| US9634017B1 (en) * | 2015-12-04 | 2017-04-25 | Globalfoundries Inc. | Semiconductor structure including a nonvolatile memory cell and method for the formation thereof |
| JP2017152541A (ja) * | 2016-02-24 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20180012898A1 (en) * | 2016-07-08 | 2018-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nvm memory hkmg integration technology |
| US20180342607A1 (en) * | 2017-05-24 | 2018-11-29 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US10937794B2 (en) | 2021-03-02 |
| KR102582829B1 (ko) | 2023-09-25 |
| TW202029474A (zh) | 2020-08-01 |
| EP3891804B1 (en) | 2023-09-27 |
| KR20210062076A (ko) | 2021-05-28 |
| TWI718764B (zh) | 2021-02-11 |
| CN113169175A (zh) | 2021-07-23 |
| WO2020117329A1 (en) | 2020-06-11 |
| EP3891804A1 (en) | 2021-10-13 |
| US20200176459A1 (en) | 2020-06-04 |
| WO2020117329A8 (en) | 2020-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2022511012A (ja) | ＦｉｎＦＥＴ構造体及びＨＫＭＧメモリ及び論理ゲートを有する分割ゲート不揮発性メモリセル、並びにその製造方法 | |
| US7602010B2 (en) | Multi-bit multi-level non-volatile memory device and methods of operating and fabricating the same | |
| TWI714011B (zh) | 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法 | |
| JP7372932B2 (ja) | ２トランジスタｆｉｎｆｅｔベースのスプリットゲート不揮発性浮遊ゲートフラッシュメモリ及び製造方法 | |
| CN107591449B (zh) | 半导体器件及其制造方法 | |
| JP6656412B2 (ja) | スプリットゲート、ツインビット不揮発性メモリセル | |
| TWI709247B (zh) | 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法 | |
| JP7418432B2 (ja) | 拡張ソース線ＦｉｎＦＥＴを備えたＦｉｎＦＥＴベースのスプリットゲート不揮発性フラッシュメモリ、及び製造方法 | |
| WO2021002892A1 (en) | Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates | |
| TWI809514B (zh) | 具有鰭式場效電晶體（finfet）結構的分離閘非揮發性記憶體單元，高壓（hv）與邏輯裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231226 |