JP2022501645A - 発光素子の整列方法とそれを用いた表示装置の製造方法 - Google Patents

発光素子の整列方法とそれを用いた表示装置の製造方法 Download PDF

Info

Publication number
JP2022501645A
JP2022501645A JP2021515628A JP2021515628A JP2022501645A JP 2022501645 A JP2022501645 A JP 2022501645A JP 2021515628 A JP2021515628 A JP 2021515628A JP 2021515628 A JP2021515628 A JP 2021515628A JP 2022501645 A JP2022501645 A JP 2022501645A
Authority
JP
Japan
Prior art keywords
electrode
voltage
light emitting
pixel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021515628A
Other languages
English (en)
Other versions
JP7314255B2 (ja
Inventor
ジョンヒョク カン
ウォンホ イ
ヒョンドク イム
ジンオ カン
ヒョンミン チョ
ウォンキュ キム
グンキュ ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022501645A publication Critical patent/JP2022501645A/ja
Application granted granted Critical
Publication of JP7314255B2 publication Critical patent/JP7314255B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Device Packages (AREA)

Abstract

発光素子の整列方法とそれを用いた表示装置の製造方法が提供される。発光素子の整列方法は、第１電極にグラウンド電圧を印加し、第１電極と離隔する第２電極に第１交流電圧を印加する段階、および第１電極にグラウンド電圧を印加し、第２電極に第２交流電圧を印加する段階を含み、第１交流電圧は非対称波形を有する。【選択図】図５

Description

本発明は発光素子の整列方法とそれを用いた表示装置の製造方法に関する。
表示装置はマルチメディアの発達と共にその重要性が増大している。それに応じて有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ，ＯＬＥＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）等のような様々な種類の表示装置が使われている。
表示装置の画像を表示する装置として発光表示パネルや液晶表示パネルのような表示パネルを含む。その中で、発光表示パネルは発光素子を用いて発光することによって画像を表示することができる。この時、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＬＥＤ）を発光素子として用いる場合、有機物を蛍光物質として用いる有機発光ダイオード（ＯＬＥＤ）、無機物を蛍光物質として用いる無機発光ダイオードなどが発光素子として用いられる。
有機発光ダイオード（ＯＬＥＤ）の場合、蛍光物質の有機物を用いて発光するものであり、製造工程が簡単な長所がある。しかし、蛍光物質の有機物は高温の駆動環境に脆弱であり、青色光の効率が他の光に比べて相対的に低い場合もある。
反面、無機発光ダイオードの場合、無機物半導体を蛍光物質として用いるので、高温の環境でも耐久性を有し、有機発光ダイオードに比べて青光の効率が高い長所がある。したがって、有機発光ダイオードに比べて耐久性および効率に優れた無機発光ダイオードに対する研究が持続している。
本発明が解決しようとする課題は、発光素子の整列正確度を高めることができる発光素子の整列方法を提供することにある。
本発明が解決しようとする他の課題は、発光素子の整列正確度を高めることができる表示装置の製造方法を提供することにある。
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるであろう。
前記課題を解決するための一実施形態による発光素子の整列方法は、第１電極にグラウンド電圧を印加し、前記第１電極と離隔する第２電極に第１交流電圧を印加する段階、および前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する段階を含み、前記第１交流電圧は非対称波形を有する。
前記第１交流電圧の正極性領域の電圧波形と負極性領域の電圧波形は、左右非対称である。
前記第１交流電圧は、のこぎり形状の波形を有する。
前記第２交流電圧は、対称波形を有する。
前記第２交流電圧の正極性領域の電圧波形と負極性領域の電圧波形は、左右対称である。
前記第２交流電圧は、正弦波形、矩形波形、または三角波形を有する。
前記第１交流電圧の駆動周波数は、前記第２交流電圧の駆動周波数より低い。
前記第１交流電圧の駆動周波数は、１ｈｚ〜１ｋｈｚである。
前記第２交流電圧の駆動周波数は、１ｋｈｚ〜１００ｋｈｚである。
前記第１電極にグラウンド電圧を印加し、前記第１電極と離隔する第２電極に第１交流電圧を印加する場合、前記第１電極と前記第２電極によって形成された電場は正極性または負極性のうちいずれか一つの極性が優勢な非対称電場である。
前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する場合、前記第１電極と前記第２電極によって形成された電場は対称電場である。
前記他の課題を解決するための一実施形態による表示装置の製造方法は、基板上に隔壁、第１電極、および第２電極を形成する段階、発光素子を含む塗布性溶液をサブ画素に塗布する段階、前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階、前記塗布性溶液を揮発させて除去する段階、前記第１電極と前記発光素子の一端を連結する第１連結電極を形成する段階、および前記第２電極と前記発光素子の他端を連結する第２連結電極を形成する段階を含む。
前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階は、前記第１電極にグラウンド電圧を印加し、前記第２電極に第１交流電圧を印加する段階、および前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する段階を含む。
前記第１電極にグラウンド電圧を印加し、前記第２電極に第１交流電圧を印加する場合、前記発光素子が前記第１電極に偏向する。
前記発光素子それぞれは、前記発光素子それぞれの他端に配置された第１導電型半導体、および前記発光素子それぞれの一端に配置された第２導電型半導体を含み、前記第１導電型半導体が前記第２電極に近く配置され、第２導電型半導体が前記第１電極に近く配置される。
前記第１導電型半導体はｎ型半導体層であり、前記第２導電型半導体はｐ型半導体層である。
前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する場合、前記発光素子が前記第１電極と前記第２電極の間の中央に整列する。
前記第１交流電圧は、非対称波形を有する。
前記第２交流電圧は、対称波形を有する。
前記第２連結電極を形成した後に前記第１電極を断線してサブ画素ごとに第１電極を形成する段階をさらに含む。
その他実施形態の具体的な内容は、詳細な説明および図面に含まれている。
一実施形態による発光素子の整列方法とそれを用いた表示装置の製造方法によれば、非対称波形の第１交流電圧を第２電極に印加することによって非対称磁場を形成することができ、これによって発光素子の第１導電型半導体が第１電極側に配置されるように発光素子を第１電極に偏向させることができる。それから、対称波形の第２交流電圧を第２電極に印加することによって対称磁場を形成することができ、これによって第１電極に偏向した発光素子を第１電極と第２電極の間の中央に整列することができる。したがって、発光素子の整列正確度を高めることができる。
実施形態による効果は、以上で例示した内容によって制限されず、さらに多様な効果が本明細書内に含まれている。
一実施形態による表示装置を示す斜視図である。 一実施形態による表示装置を概略的に示すブロック図である。 図１および図２の画素の一例を示す回路図である。 図１の表示パネルを詳細に示す平面図である。 図４の表示領域の画素を詳細に示す平面図である。 図５のＩ−Ｉ’、ＩＩ−ＩＩ’、およびＩＩＩ−ＩＩＩ’の一例を示す断面図である。 図６の発光素子を詳細に示す斜視図である。 一実施形態による表示装置の製造方法を示す流れ図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 高周波数のサイン波形を有する交流電圧を第２電極に印加した場合、整列した発光素子、第１電極枝部、および第２電極枝部を含む画素を示す平面図である。 図１１の等価回路図である。 一実施形態による発光素子の整列方法を示す流れ図である。 非対称波形の第１交流電圧を第２電極に印加した場合、発光素子の整列を示す平面図である。 双極子モーメントを説明するための発光素子の一例示図である。 図１０ｃのように第１電極と第２電極の間に電場が形成された場合、第１電極、第２電極、および塗布性溶液の等価回路図である。 第１交流電圧の波形図とそれによって形成される電場を示すグラフである。 第１交流電圧の波形図とそれによって形成される電場を示すグラフである。 対称波形の第２交流電圧を第２電極に印加した場合、発光素子の整列を示す平面図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 対称波形の第２交流電圧の例を示す波形図である。 対称波形の第２交流電圧の例を示す波形図である。 対称波形の第２交流電圧の例を示す波形図である。
本発明の利点および特徴、並びにこれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現することができ、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」と称する場合、他の素子真上にまたは中間に他の層または他の素子を介在する場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を指称する。実施形態を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため本発明が示す事項に限定されるものではない。
第１、第２等が多様な構成要素を叙述するために使われるが、これら構成要素はこれら用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使う。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であり得ることはもちろんである。
本発明の様々な実施形態のそれぞれ特徴は、部分的にまたは全体的に互いに結合または組み合わせが可能であり、技術的に多様な連動および駆動が可能であり、各実施形態が互いに対して独立して実施することも可能であり、関連関係で共に実施することもできる。
以下、添付する図面を参照して具体的な実施形態について説明する。以下では、一実施形態による表示装置１が発光素子として無機物半導体を含む無機発光ダイオードを用いる無機発光表示装置であることを中心に説明する。
図１は一実施形態による表示装置を示す斜視図である。図２は一実施形態による表示装置を概略的に示すブロック図である。図３は図２の画素の一例を示す回路図である。
図１ないし図３を参照すると、一実施形態による表示装置１は、表示パネル１０、統合駆動回路２０、スキャン駆動部３０、回路ボード４０、および電源供給回路５０を含む。統合駆動回路２０はデータ駆動部２１とタイミング制御部２２を含み得る。
本明細書において、「上部」、「トップ」、「上面」はＺ軸方向を指し、「下部」、「ボトム」、「下面」はＺ軸方向の逆方向を指す。また、「左」、「右」、「上」、「下」は表示パネル１０を平面から見たときの方向を指す。例えば、「左」はＸ軸方向の逆方向、「右」はＸ軸方向、「上」はＹ軸方向、「下」はＹ軸方向の逆方向を指す。
表示パネル１０は平面上長方形形状からなる。例えば、表示パネル１０は図１のように第１方向（Ｘ軸方向）の短辺と第２方向（Ｙ軸方向）の長辺を有する長方形の平面形状を有し得る。第１方向（Ｘ軸方向）の短辺と第２方向（Ｙ軸方向）の長辺が接する縁は直角に形成されたり所定の曲率を有するように丸く形成され得る。表示パネル１０の平面形状は長方形に限定されず、他の多角形、円形または楕円形に形成され得る。また、図１では表示パネル１０が平坦に形成された場合を例示したが、本発明はこれに限定されない。表示パネル１０の少なくとも一側は所定の曲率に曲がるように形成され得る。
表示パネル１０は表示領域ＤＡと表示領域ＤＡの周辺に配置された非表示領域ＮＤＡに区分される。表示領域ＤＡは、画素ＰＸが形成されて画像を表示する領域である。表示パネル１０は、データ線（Ｄ１〜Ｄｍ，ｍは２以上の整数）、データ線Ｄ１〜Ｄｍと交差するスキャン線（Ｓ１〜Ｓｎ，ｎは２以上の整数）、高電位電圧が供給される高電位電圧線ＶＤＤＬ、低電位電圧が供給される低電位電圧線ＶＳＳＬ、およびデータ線Ｄ１〜Ｄｍとスキャン線Ｓ１〜Ｓｎに接続された画素ＰＸを含み得る。
画素ＰＸそれぞれは、第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。第１サブ画素ＰＸ１は第１色の光を発光し、第２サブ画素ＰＸ２は第２色の光を発光し、第３サブ画素ＰＸ３は第３色の光を発光する。第１色は赤、第２色は緑、第３色は青であり得るが、これに限定されない。また、図２では画素ＰＸそれぞれが３個のサブ画素を含む場合を例示したが、これに限定されない。すなわち、画素ＰＸそれぞれは４個以上のサブ画素を含み得る。
第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、データ線Ｄ１〜Ｄｍのうち少なくとも一つ、スキャン線Ｓ１〜Ｓｎのうち少なくとも一つ、および高電位電圧線ＶＤＤＬに接続され得る。第１サブ画素ＰＸ１は図３のように発光素子ＬＤと発光素子ＬＤに電流を供給するための複数のトランジスタと少なくとも一つのキャパシタを含み得る。
発光素子ＬＤそれぞれは、第１電極、無機半導体、および第２電極を含む無機発光ダイオードであり得る。ここで、第１電極はアノード電極、第２電極はカソード電極であり得る。
複数のトランジスタは、図３のように発光素子ＬＤに電流を供給する駆動トランジスタＤＴ、駆動トランジスタＤＴのゲート電極にデータ電圧を供給するスキャントランジスタＳＴを含み得る。駆動トランジスタＤＴは、スキャントランジスタＳＴのソース電極に接続されるゲート電極、高電位電圧が印加される高電位電圧線ＶＤＤＬに接続されるソース電極、および発光素子ＬＤの第１電極に接続されるドレイン電極を含み得る。スキャントランジスタＳＴは、スキャン線（Ｓｋ，ｋは１≦ｋ≦ｎを満たす整数）に接続されるゲート電極、駆動トランジスタＤＴのゲート電極に接続されるソース電極、およびデータ線（Ｄｊ，ｊは１≦ｊ≦ｍを満たす整数）に接続されるドレイン電極を含み得る。
キャパシタＣｓｔは駆動トランジスタＤＴのゲート電極とソース電極の間に形成される。ストレージキャパシタＣｓｔは駆動トランジスタＤＴのゲート電圧とソース電圧の差電圧を保存する。
駆動トランジスタＤＴとスイッチングトランジスタＳＴは、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）で形成され得る。また、図３では駆動トランジスタＤＴとスイッチングトランジスタＳＴがＰ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で形成された場合を中心に説明したが、本発明はこれに限定されない。駆動トランジスタＤＴとスイッチングトランジスタＳＴはＮ型ＭＯＳＦＥＴで形成されることもできる。この場合、駆動トランジスタＤＴとスイッチングトランジスタＳＴそれぞれのソース電極とドレイン電極の位置は変更され得る。
また、図３では第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが一つの駆動トランジスタＤＴ、一つのスキャントランジスタＳＴ、および一つのキャパシタＣｓｔを有する２Ｔ１Ｃ（２ Ｔｒａｎｓｉｓｔｏｒ−１ ｃａｐａｃｉｔｏｒ）を含む場合を例示したが、本発明はこれに限定されない。第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、複数のスキャントランジスタＳＴと複数のキャパシタＣｓｔを含み得る。
第２サブ画素ＰＸ２と第３サブ画素ＰＸ３は、第１サブ画素ＰＸ１と実質的に同じ回路図で表し得るので、これらに対する詳しい説明は省略する。
統合駆動回路２０は、表示パネル１０を駆動するための信号と電圧を出力する。このために、統合駆動回路２０はデータ駆動部２１とタイミング制御部２２を含み得る。
データ駆動部２１は、タイミング制御部２２からデジタルビデオデータＤＡＴＡとソース制御信号ＤＣＳの入力を受ける。データ駆動部２１は、ソース制御信号ＤＣＳによってデジタルビデオデータＤＡＴＡをアナログデータ電圧に変換して表示パネル１０のデータ線Ｄ１〜Ｄｍに供給する。
タイミング制御部２２は、ホストシステムからデジタルビデオデータＤＡＴＡとタイミング信号の入力を受ける。タイミング信号は、垂直同期信号（ｖｅｒｔｉｃａｌ ｓｙｎｃ ｓｉｇｎａｌ）、水平同期信号（ｈｏｒｉｚｏｎｔａｌ ｓｙｎｃ ｓｉｇｎａｌ）、データイネーブル信号（ｄａｔａ ｅｎａｂｌｅ ｓｉｇｎａｌ）、およびドットクロック（ｄｏｔ ｃｌｏｃｋ）を含み得る。ホストシステムはスマートフォンまたはタブレットＰＣのアプリケーションプロセッサ、モニターまたはＴＶのシステムオンチップなどであり得る。
タイミング制御部２２は、データ駆動部２１とスキャン駆動部３０の動作タイミングを制御するための制御信号を生成する。制御信号は、データ駆動部２１の動作タイミングを制御するためのソース制御信号ＤＣＳとスキャン駆動部３０の動作タイミングを制御するためのスキャン制御信号ＳＣＳを含み得る。
統合駆動回路２０は、表示パネル１０の一側に設けられる非表示領域ＮＤＡに配置される。統合駆動回路２０は、集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，ＩＣ）で形成され、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式、ＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式、または超音波接合方式で表示パネル１０上に取り付けられるが、本発明はこれに限定されない。例えば、統合駆動回路２０は表示パネル１０でない回路ボード４０上に取り付けられ得る。
また、図１では統合駆動回路２０がデータ駆動部２１とタイミング制御部２２を含む場合を例示したが、本発明はこれに限定されない。データ駆動部２１とタイミング制御部２２は一つの集積回路に統合されず、それぞれ別個の集積回路で形成され得る。この場合、データ駆動部２１はＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式、ＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式、または超音波接合方式で表示パネル１０上に取り付けられ、タイミング制御部２２は回路ボード４０上に取り付けられ得る。
スキャン駆動部３０はタイミング制御部２２からスキャン制御信号ＳＣＳの入力を受ける。スキャン駆動部３０はスキャン制御信号ＳＣＳによりスキャン信号を生成して表示パネル１０のスキャン線Ｓ１〜Ｓｎに供給する。スキャン駆動部３０は多数のトランジスタを含んで表示パネル１０の非表示領域ＮＤＡに形成され得る。または、スキャン駆動部３０は集積回路で形成され得、この場合、表示パネル１０の他の一側に付着するゲート軟性フィルム上に取り付けられ得る。
回路ボード４０は、異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を用いて表示パネル１０の一側縁に設けられるパッド上に付着され得る。これによって、回路ボード４０のリード線はパッドに電気的に接続され得る。回路ボード４０は、フレキシブルプリント回路ボード（ｆｌｅｘｉｂｌｅ ｐｒｉｎｉｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、プリント回路ボード（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはチップオンフィルム（ｃｈｉｐ ｏｎ ｆｉｌｍ）のようなフレキシブルフィルム（ｆｌｅｘｉｂｌｅ ｆｉｌｍ）であり得る。回路ボード４０は、表示パネル１０の下部にベンディング（ｂｅｎｄｉｎｇ）され得る。これによって、回路ボード４０の一側は、表示パネル１０の一側縁に付着され、他側は表示パネル１０の下部に配置されてホストシステムが取り付けられるシステムボードに連結され得る。
電源供給回路５０は、システムボードから印加されるメイン電源から表示パネル１０の駆動に必要な電圧を生成して表示パネル１０に供給し得る。例えば、電源供給回路５０は、メイン電源から表示パネル１０の発光素子ＬＤを駆動するための高電位電圧ＶＤＤと低電位電圧ＶＳＳを生成して表示パネル１０の高電位電圧線ＶＤＤＬと低電位電圧線ＶＳＳＬに供給し得る。また、電源供給回路５０はメイン電源から統合駆動回路２０とスキャン駆動部３０を駆動するための駆動電圧を生成して供給し得る。
図１では電源供給回路５０が集積回路で形成され、回路ボード４０上に取り付けられた場合を例示したが、本発明の実施形態はこれに限定されない。例えば、電源供給回路５０は統合駆動回路２０に統合形成され得る。
図４は図１の表示パネルを詳細に示す平面図である。図４では説明の便宜上、データパッド（ＤＰ１〜ＤＰｐ，ｐは２以上の整数）、フローティングパッドＦＤ１，ＦＤ２、電源パッドＰＰ１，ＰＰ２、フローティング線ＦＬ１，ＦＬ２、低電位電圧線ＶＳＳＬ、データ線Ｄ１〜Ｄｍ、第１電極２１０、および第２電極２２０のみを示した。
図４を参照すると、表示パネル１０の表示領域ＤＡにはデータ線Ｄ１〜Ｄｍ、第１電極２１０、第２電極２２０、および画素ＰＸが配置され得る。
データ線Ｄ１〜Ｄｍは、第２方向（Ｙ軸方向）に長く延び得る。データ線Ｄ１〜Ｄｍの一側は統合駆動回路２０に連結され得る。これによって、データ線Ｄ１〜Ｄｍには統合駆動回路２０のデータ電圧が印加され得る。
第１電極２１０は、第１方向（Ｘ軸方向）に所定の間隔で離隔して配置され得る。これによって、第１電極２１０はデータ線Ｄ１〜Ｄｍと重ならない。第１電極２１０のうち表示領域ＤＡの右側縁に配置された第１電極２１０は非表示領域ＮＤＡで第１フローティング線ＦＬ１に接続され得る。第１電極２１０のうち表示領域ＤＡの左側縁に配置された第１電極２１０は非表示領域ＮＤＡで第２フローティング線ＦＬ２に接続され得る。
第２電極２２０それぞれは第１方向（Ｘ軸方向）に長く延び得る。これによって、第２電極２２０はデータ線Ｄ１〜Ｄｍと重なる。また、第２電極２２０は非表示領域ＮＤＡで低電位電圧線ＶＳＳＬに連結され得る。これによって、第２電極２２０には低電位電圧線ＶＳＳＬの低電位電圧が印加され得る。
画素ＰＸそれぞれは第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は、第１電極２１０、第２電極、およびデータ線Ｄ１〜Ｄｍによりマトリックス形状に定義される領域に配置され得る。図４では画素ＰＸが３個のサブ画素を含む場合を例示したが、これに限定されず、画素ＰＸそれぞれは４個以上のサブ画素を含み得る。
画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は第１方向（Ｘ軸方向）に配置されるが、これに限定されない。すなわち、画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は第２方向（Ｙ軸方向）に配置されたり、ジグザグ形状に配置され得、その他の多様な形態に配置され得る。
第１サブ画素ＰＸ１は第１色の光を発光し、第２サブ画素ＰＸ２は第２色の光を発光し、第３サブ画素ＰＸ３は第３色の光を発光し得る。第１色は赤、第２色は緑、第３色は青であり得るが、これに限定されない。
表示パネル１０の非表示領域ＮＤＡには、データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２を含むパッド部ＰＡ、統合駆動回路２０、第１フローティング線ＦＬ１、第２フローティング線ＦＬ２、および低電位電圧線ＶＳＳＬが配置され得る。
データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２を含むパッド部ＰＡは、表示パネル１０の一側縁、例えば下側縁に配置され得る。データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２はパッド部ＰＡで第１方向（Ｘ軸方向）に並ぶように配置され得る。
データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２上には回路ボード４０が異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を用いて付着され得る。これによって、回路ボード４０とデータパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２は電気的に接続され得る。
統合駆動回路２０はリンク線ＬＬを介してデータパッドＤＰ１〜ＤＰｐに連結され得る。統合駆動回路２０はデータパッドＤＰ１〜ＤＰｐを介してデジタルビデオデータＤＡＴＡとタイミング信号の入力を受ける。統合駆動回路２０はデジタルビデオデータＤＡＴＡをアナログデータ電圧に変換して表示パネル１０のデータ線Ｄ１〜Ｄｍに供給し得る。
低電位電圧線ＶＳＳＬはパッド部ＰＡの第１電源パッドＰＰ１と第２電源パッドＰＰ２に連結され得る。低電位電圧線ＶＳＳＬは表示領域ＤＡの左側外側と右側外側の非表示領域ＮＤＡで第２方向（Ｙ軸方向）に長く延び得る。低電位電圧線ＶＳＳＬは第２電極２２０に連結され得る。これによって、電源供給回路５０の低電位電圧は回路ボード４０、第１電源パッドＰＰ１、第２電源パッドＰＰ２、および低電位電圧線ＶＳＳＬを介して第２電極２２０に印加され得る。
第１フローティング線ＦＬ１は、パッド部ＰＡの第１フローティングパッドＦＤ１に連結され得る。第１フローティング線ＦＬ１は表示領域ＤＡの左側外側と右側外側の非表示領域ＮＤＡで第２方向（Ｙ軸方向）に長く延び得る。第１フローティングパッドＦＤ１と第１フローティング線ＦＬ１はいかなる電圧も印加されないダミーパッドとダミー線であり得る。
第２フローティング線ＦＬ２はパッド部ＰＡの第２フローティングパッドＦＤ２に連結され得る。第１フローティング線ＦＬ１は表示領域ＤＡの左側外側と右側外側の非表示領域ＮＤＡで第２方向（Ｙ軸方向）に長く延び得る。第２フローティングパッドＦＤ２と第２フローティング線ＦＬ２はいかなる電圧も印加されないダミーパッドとダミー線であり得る。
一方、工程中に発光素子３００を整列するために画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３に電場を形成することができる。具体的には、工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００に誘電泳動力（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｆｏｒｃｅ）を加えることによって発光素子３００を整列させることができる。工程中に誘電泳動方式を用いて発光素子３００を整列するためには、第１電極２１０にグラウンド電圧を印加し、第２電極２２０に交流電圧を印加する。
しかし、工程中には薄膜トランジスタを駆動して第１電極２１０にグラウンド電圧を印加することが難しい。したがって、完成された表示装置１では第１電極２１０が第１方向（Ｘ軸方向）に所定の間隔で離隔して配置されるが、工程中の第１電極２１０は第１方向（Ｘ軸方向）に断線されず、長く延びて配置され得る。これによって、工程中には第１電極２１０が第１フローティング線ＦＬ１および第２フローティング線ＦＬ２と連結され得る。したがって、第１電極２１０は第１フローティング線ＦＬ１および第２フローティング線ＦＬ２を介してグラウンド電圧の印加を受け得る。したがって、工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００を整列させた後に、第１電極２１０を断線することによって、第１電極２１０が第１方向（Ｘ軸方向）に所定の間隔で離隔して配置され得る。これに対する詳しい説明は図８を参照して後述する。
一方、第１フローティング線ＦＬ１と第２フローティング線ＦＬ２は、工程中にグラウンド電圧を印加するためのラインであり、完成された表示装置ではいかなる電圧も印加されなくてもよい。または、完成された表示装置で静電気防止のために第１フローティング線ＦＬ１と第２フローティング線ＦＬ２にはグラウンド電圧が印加されてもよい。
図５は図４の表示領域の画素を詳細に示す平面図である。
図５を参照すると、画素ＰＸは第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は、スキャン線Ｓｋとデータ線Ｄｊ，Ｄｊ＋１，Ｄｊ＋２，Ｄｊ＋３の交差構造によって定義される領域にマトリックス形状に配置され得る。スキャン線Ｓｋは第１方向（Ｘ軸方向）に長く延びて配置され、データ線Ｄｊ，Ｄｊ＋１，Ｄｊ＋２，Ｄｊ＋３は第１方向（Ｘ軸方向）と交差する第２方向（Ｙ軸方向）に長く延びて配置され得る。
第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、第１電極２１０、第２電極２２０、および複数の発光素子３００を含み得る。第１電極２１０と第２電極２２０は発光素子３００と電気的に接続され、発光素子３００が発光するようにそれぞれ電圧の印加を受け得る。
いずれか一つのサブ画素の第１電極２１０はそれに隣接するサブ画素の第１電極２１０と離隔して配置され得る。例えば、第１サブ画素ＰＸ１の第１電極２１０はそれに隣接する第２サブ画素ＰＸ２の第１電極２１０と離隔して配置され得る。また、第２サブ画素ＰＸ２の第１電極２１０はそれに隣接する第３サブ画素ＰＸ３の第１電極２１０と離隔して配置され得る。また、第３サブ画素ＰＸ３の第１電極２１０はそれに隣接する第１サブ画素ＰＸ１の第１電極２１０と離隔して配置され得る。
これに比べて、いずれか一つのサブ画素の第２電極２２０はそれに隣接するサブ画素の第２電極２２０と連結され得る。例えば、第１サブ画素ＰＸ１の第２電極２２０はそれに隣接する第２サブ画素ＰＸ２の第２電極２２０と連結され得る。また、第２サブ画素ＰＸ２の第２電極２２０はそれに隣接する第３サブ画素ＰＸ３の第２電極２２０と連結され得る。また、第３サブ画素ＰＸ３の第２電極２２０はそれに隣接する第１サブ画素ＰＸ１の第２電極２２０と連結され得る。
また、工程中に第１電極２１０と第２電極２２０は発光素子３００を整列するために、第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれで電場を形成するために活用され得る。具体的には、工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００に誘電泳動力を加えることによって発光素子３００を整列させ得る。工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００を整列するためには、第１電極２１０にグラウンド電圧を印加し、第２電極２２０に交流電圧を印加する。この場合、電場によってキャパシタンスが形成されることによって発光素子３００に誘電泳動力を加え得る。
第１電極２１０は発光素子３００の第２導電型半導体に接続されるアノード電極であり、第２電極２２０は発光素子３００の第１導電型半導体に接続されるカソード電極であり得る。発光素子３００の第１導電型半導体はｎ型半導体層であり、第２導電型半導体はｐ型半導体層であり得る。しかし、本発明はこれに限定されず、第１電極２１０がカソード電極であり、第２電極２２０がアノード電極であり得る。
第１電極２１０は第１方向（Ｘ軸方向）に長く延びて配置される第１電極幹部２１０Ｓと第１電極幹部２１０Ｓで第２方向（Ｙ軸方向）に分枝される少なくとも一つの第１電極枝部２１０Ｂを含み得る。第２電極２２０は第１方向（Ｘ軸方向）に長く延びて配置される第２電極幹部２２０Ｓと第２電極幹部２２０Ｓで第２方向（Ｙ軸方向）に分枝される少なくとも一つの第２電極枝部２２０Ｂを含み得る。
第１電極幹部２１０Ｓは第１電極コンタクトホールＣＮＴＤを介して薄膜トランジスタ１２０に電気的に接続され得る。これによって、第１電極幹部２１０Ｓは薄膜トランジスタ１２０により所定の駆動電圧の印加を受け得る。第１電極幹部２１０Ｓが連結される薄膜トランジスタ１２０は図３に示す駆動トランジスタＤＴであり得る。
第２電極幹部２２０Ｓは第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に電気的に接続され得る。これによって、第２電極幹部２２０Ｓは低電位補助配線１６１の低電位電圧の印加を受け得る。図５では画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれで第２電極幹部２２０Ｓが第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に連結された場合を例示したが、本発明はこれに限定されない。例えば、第２電極幹部２２０Ｓは、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３のうちいずれか一つのサブ画素で第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に連結され得る。または、図４のように第２電極幹部２２０Ｓは非表示領域ＮＤＡの低電位電圧線ＶＳＳＬに連結されるので、第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に連結されなくてもよい。すなわち、第２電極コンタクトホールＣＮＴＳは省略することもできる。
いずれか一つのサブ画素の第１電極幹部２１０Ｓは、第１方向（Ｘ軸方向）に隣り合うサブ画素の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され得る。例えば、第１サブ画素ＰＸ１の第１電極幹部２１０Ｓは第２サブ画素ＰＸ２の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され、第２サブ画素ＰＸ２の第１電極幹部２１０Ｓは第３サブ画素ＰＸ３の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され、第３サブ画素ＰＸ３の第１電極幹部２１０Ｓは第１サブ画素ＰＸ１の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され得る。これは工程中に第１電極幹部２１０Ｓが一つに連結され、発光素子３００を整列させた後に、レーザ工程によって断線したからである。
第２電極枝部２２０Ｂは第１電極枝部２１０Ｂの間に配置され得る。第１電極枝部２１０Ｂは第２電極枝部２２０Ｂを基準に対称に配置され得る。図５では画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが２個の第１電極枝部２１０Ｂを含む場合を例示したが、本発明はこれに限定されない。例えば、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは３個以上の第１電極枝部２１０Ｂを含み得る。
また、図５では画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが一つの第２電極枝部２２０Ｂを含む場合を例示したが、本発明はこれに限定されない。例えば、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが複数の第２電極枝部２２０Ｂを含む場合、第１電極枝部２１０Ｂは第２電極枝部２２０Ｂの間に配置され得る。すなわち、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれで第１電極枝部２１０Ｂ、第２電極枝部２２０Ｂ、第１電極枝部２１０Ｂ、および第２電極枝部２２０Ｂの順に第１方向（Ｘ軸方向）に配置され得る。
複数の発光素子３００は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂとの間に配置され得る。複数の発光素子３００のうち少なくともいずれか一つの発光素子３００の一端が第１電極枝部２１０Ｂと重なるように配置され、他端が第２電極枝部２２０Ｂと重なるように配置され得る。複数の発光素子３００の一端にはｐ型半導体層である第２導電型半導体が配置され、他端にはｎ型半導体層である第１導電型半導体が配置されるが、本発明はこれに限定されない。例えば、複数の発光素子３００の一端にはｎ型半導体層である第１導電型半導体が配置され、他端にはｐ型半導体層である第２導電型半導体が配置され得る。
複数の発光素子３００は第１方向（Ｘ軸方向）に実質的に並ぶように配置され得る。複数の発光素子３００は第２方向（Ｙ軸方向）に離隔するように配置され得る。この場合、複数の発光素子３００の間の離隔間隔は互いに異なってもよい。例えば、複数の発光素子３００の一部の発光素子が隣接するように配置されて一つのグループをなし、残りの発光素子３００が隣接するように配置されて他のグループをなすことができる。または、複数の発光素子３００すべてが不均一な密集度を有し得る。
第１電極枝部２１０Ｂと第２電極枝部２２０Ｂ上にはそれぞれ連結電極２６０が配置され得る。連結電極２６０は第２方向（Ｙ軸方向）に長く延びて配置され、第１方向（Ｘ軸方向）に互いに離隔して配置され得る。連結電極２６０は発光素子３００のうち少なくともいずれか一つの発光素子３００の一端部と連結され得る。連結電極２６０は第１電極２１０または第２電極２２０と連結され得る。
連結電極２６０は第１電極枝部２１０Ｂ上に配置され、発光素子３００の少なくともいずれか一つの発光素子３００の一端部と連結される第１連結電極２６１と、第２電極枝部２２０Ｂ上に配置され、発光素子３００の少なくともいずれか一つの発光素子３００の一端部と連結される第２連結電極２６２を含み得る。これによって、第１連結電極２６１は複数の発光素子３００を第１電極２１０と電気的に接続させる役割をし、第２連結電極２６２は複数の発光素子３００を第２電極２２０と電気的に接続させる役割をする。
第１連結電極２６１の第１方向（Ｘ軸方向）の幅は、第１電極枝部２１０Ｂの第１方向（Ｘ軸方向）の幅より広くてもよい。また、第２連結電極２６２の第１方向（Ｘ軸方向）の幅は第２電極枝部２２０Ｂの第１方向（Ｘ軸方向）の幅より広くてもよい。
図６は図５のＩ−Ｉ’、ＩＩ−ＩＩ’、およびＩＩＩ−ＩＩＩ’の一例を示す断面図である。
表示パネル１０は基板１１０、基板１１０上に配置された少なくとも一つの薄膜トランジスタ、薄膜トランジスタの上部に配置された電極２１０，２２０と発光素子３００を含み得る。少なくとも一つの薄膜トランジスタは第１薄膜トランジスタ１２０と第２薄膜トランジスタ１４０を含み得る。第１薄膜トランジスタ１２０は図３に示す駆動トランジスタＤＴであり、第２薄膜トランジスタ１４０は図３に示すスキャントランジスタＳＴであり得る。
第１薄膜トランジスタ１２０と第２薄膜トランジスタ１４０それぞれは活性層、ゲート電極、ソース電極およびドレイン電極を含み得る。第１電極２１０は第１薄膜トランジスタ１２０のドレイン電極と電気的に接続され得る。図面では第１電極２１０が第１薄膜トランジスタ１２０と直接連結された場合を示しているが、これに制限されない。第１電極２１０と第１薄膜トランジスタ１２０は任意の導電層を介して互いに電気的に接続され得る。
より具体的に説明すると、基板１１０は絶縁基板であり得る。基板１１０は、ガラス、石英、または高分子樹脂などの絶縁物質からなる。前記高分子物質の例としてはポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ：ＰＥＳ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ：ＰＡ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ：ＰＡＲ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ：ＰＥＩ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ：ＰＥＮ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｔｈａｌａｔｅ：ＰＥＴ）、ポリフェニレンサルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ：ＰＰＳ）、ポリアリレート（ｐｏｌｙａｌｌｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅ ｔｒｉａｃｅｔａｔｅ：ＣＡＴ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ：ＣＡＰ）またはこれらの組み合わせが挙げられる。基板１１０は、リジッド基板であり得るが、ベンディング（ｂｅｎｄｉｎｇ）、フォールディング（ｆｏｌｄｉｎｇ）、ローリング（ｒｏｌｌｉｎｇ）等が可能なフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。
基板１１０上にはバッファ層１１５が配置され得る。バッファ層１１５は不純物イオンが広がることを防止し、水分や外気の浸透を防止し、表面平坦化機能を遂行する。バッファ層１１５はシリコン窒化物、シリコン酸化物、またはシリコン酸窒化物などを含み得る。
バッファ層１１５上には半導体層が配置される。半導体層は第１薄膜トランジスタ１２０の第１活性層１２６、第２薄膜トランジスタ１４０の第２活性層１４６および補助層１６３を含み得る。半導体層は多結晶シリコン、単結晶シリコン、酸化物半導体などを含み得る。
半導体層上には第１ゲート絶縁層１７０が配置される。第１ゲート絶縁層１７０は半導体層を覆う。第１ゲート絶縁層１７０は薄膜トランジスタのゲート絶縁膜として機能し得る。第１ゲート絶縁層１７０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物などを含み得る。これらは単独または互いに組合わせて使用することができる。
第１ゲート絶縁層１７０上には第１導電層が配置される。第１導電層は第１ゲート絶縁層１７０を間に置いて第１薄膜トランジスタ１２０の第１活性層１２６上に配置された第１ゲート電極１２１、第２薄膜トランジスタ１４０の第２活性層１４６上に配置された第２ゲート電極１４１および補助層１６３上に配置された低電位補助配線１６１を含み得る。第１導電層は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。第１導電層は単一膜または多層膜であり得る。
第１導電層上には第２ゲート絶縁層１８０が配置される。第２ゲート絶縁層１８０は層間絶縁膜であり得る。第２ゲート絶縁層１８０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、ハフニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、亜鉛酸化物などの無機絶縁物質からなる。
第２ゲート絶縁層１８０上には第２導電層が配置される。第２導電層は第２ゲート絶縁層を間に置いて第１ゲート電極１２１上に配置されたキャパシタ電極１２８を含む。キャパシタ電極１２８は第１ゲート電極１２１と維持キャパシタをなし得る。
第２導電層は上述した第１導電層と同様にモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。
第２導電層上には層間絶縁層１９０が配置される。層間絶縁層１９０は層間絶縁膜であり得る。さらに、層間絶縁層１９０は表面平坦化機能を遂行し得る。層間絶縁層１９０は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅ ｅｔｈｅｒ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）等の有機絶縁物質を含み得る。
層間絶縁層１９０上には第３導電層が配置される。第３導電層は第１薄膜トランジスタ１２０の第１ドレイン電極１２３と第１ソース電極１２４、第２薄膜トランジスタ１４０の第２ドレイン電極１４３と第２ソース電極１４４、および低電位補助配線１６１の上部に配置された電源電極１６２を含む。
第１ソース電極１２４および第１ドレイン電極１２３は、それぞれ層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第１コンタクトホール１２９を介して第１活性層１２６と電気的に接続され得る。第２ソース電極１４４および第２ドレイン電極１４３はそれぞれ層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第２コンタクトホール１４９を介して第２活性層１４６と電気的に接続され得る。電源電極１６２は層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第３コンタクトホール１６９を介して低電位補助配線１６１と電気的に接続され得る。
第３導電層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。第３導電層は単一膜または多層膜であり得る。例えば、第３導電層はＴｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造で形成され得る。
第３導電層上には絶縁基板層２００が配置される。絶縁基板層２００はアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）等の有機物質からなる。絶縁基板層２００の表面は平坦であり得る。
絶縁基板層２００上には複数の隔壁４１０，４２０が配置され得る。複数の隔壁４１０，４２０は各画素ＰＸ内で互いに離隔して対向するように配置され、互いに離隔する隔壁４１０，４２０、例えば第１隔壁４１０および第２隔壁４２０上にはそれぞれ第１電極２１０と第２電極２２０が配置され得る。図６では一つのサブ画素内に２個の第１隔壁４１０と一つの第２隔壁４２０が配置され、それぞれこれらを覆うように第１電極２１０と第２電極２２０が配置される場合を示している。図２ではこれらのうち一つの第１隔壁４１０と一つの第２隔壁４２０の断面図のみを示しており、これらの配置構造は図６に示していない他の第１隔壁４１０の場合にも同様に適用することができる。
ただし、隔壁４１０，４２０の数はこれに制限されない。例えば、一つの画素ＰＸ内により多くの数の隔壁４１０，４２０が配置され、より多くの数の第１電極２１０と第２電極２２０が配置されることもできる。隔壁４１０，４２０はその上に第１電極２１０が配置される少なくとも一つの第１隔壁４１０と、その上に第２電極２２０が配置される少なくとも一つの第２隔壁４２０を含むこともできる。この場合、第１隔壁４１０と第２隔壁４２０は互いに離隔して対向するように配置され、複数の隔壁が一方向に互いに交互に配置され得る。いくつかの実施形態で、二つの第１隔壁４１０が離隔して配置され、前記離隔する第１隔壁４１０の間に一つの第２隔壁４２０が配置されることもできる。
また、図６では示していないが、前述したように第１電極２１０と第２電極２２０はそれぞれ電極幹部２１０Ｓ，２２０Ｓと電極枝部２１０Ｂ，２２０Ｂを含み得る。すなわち、図６の第１隔壁４１０と第２隔壁４２０上にはそれぞれ第１電極枝部２１０Ｂと第２電極枝部２２０Ｂが配置されたものと理解することができる。
複数の隔壁４１０，４２０は実質的に同じ物質からなり一つの工程で形成され得る。この場合、隔壁４１０，４２０は一つの格子型パターンをなすこともできる。隔壁４１０，４２０はポリイミド（ＰＩ）を含み得る。
一方、図面では示していないが、複数の隔壁４１０，４２０のうち少なくとも一部は各画素ＰＸの境界に配置されてこれらを互いに区分することもできる。この場合、画素ＰＸの境界に配置される隔壁４１０，４２０上には電極２１０，２２０が配置されなくてもよい。このような隔壁も上述した第１隔壁４１０および第２隔壁４２０と共に実質的に格子型パターンに配置され得る。各画素ＰＸの境界に配置される隔壁４１０，４２０のうち少なくとも一部は表示パネル１０の電極ラインをカバーするように形成されることもできる。ただし、これに制限されず、各電極２１０，２２０が配置される第１隔壁４１０および第２隔壁４２０以外の隔壁は電極２１０，２２０を形成した後追加的な工程を行って配置されることもできる。
複数の隔壁４１０，４２０は絶縁基板層２００を基準に少なくとも一部が突出した構造を有し得る。隔壁４１０，４２０は発光素子３００が配置された平面を基準に上部に突出し得、前記突出した部分は少なくとも一部が傾斜を有し得る。傾斜を有して突出した構造の隔壁４１０，４２０はその上に配置される反射層２１１，２２１が入射される光を反射させ得る。発光素子３００で反射層２１１，２２１に向かう光は反射して表示パネル１０の外部方向、例えば、隔壁４１０，４２０の上部に伝達され得る。突出した構造の隔壁４１０，４２０はその形状が特に制限されない。図６では側面が傾斜し、上面が平坦で縁が角ばった形状である場合を示しているが、これに制限されず曲線型の突出した構造であり得る。
複数の隔壁４１０，４２０上には反射層２１１，２２１が配置され得る。
第１反射層２１１は第１隔壁４１０を覆い、一部は絶縁基板層２００を貫く第４コンタクトホール３１９＿１を介して第１薄膜トランジスタ１２０の第１ドレイン電極１２３と電気的に接続される。第２反射層２２１は第２隔壁４２０を覆い、一部は絶縁基板層２００を貫く第５コンタクトホール３１９＿２を介して電源電極１６２と電気的に接続される。
第１反射層２１１は画素ＰＸ内で第４コンタクトホール３１９＿１を介して第１薄膜トランジスタ１２０の第１ドレイン電極１２３と電気的に接続され得る。したがって、第１薄膜トランジスタ１２０は画素ＰＸと重なる領域に配置され得る。図５では第１電極幹部２１０Ｓ上に配置された第１電極コンタクトホールＣＮＴＤを介して第１薄膜トランジスタ１２０と電気的に接続される場合を示している。すなわち、第１電極コンタクトホールＣＮＴＤは第４コンタクトホール３１９＿１であり得る。
第２反射層２２１も画素ＰＸ内で第５コンタクトホール３１９＿２を介して電源電極１６２と電気的に接続され得る。図６では一画素ＰＸ内で第２反射層２２１が第５コンタクトホール３１９＿２を介して連結される場合を示している。図５では第２電極幹部２２０Ｓ上の複数の第２電極コンタクトホールＣＮＴＳを介して各画素ＰＸの第２電極２２０が低電位補助配線１６１と電気的に接続される場合を示している。すなわち、第２電極コンタクトホールＣＮＴＳは第５コンタクトホール３１９＿２であり得る。
前述したように、図５では第１電極コンタクトホールＣＮＴＤと第２電極コンタクトホールＣＮＴＳはそれぞれ第１電極幹部２１０Ｓと第２電極幹部２２０Ｓ上に配置される。そのため、図６は表示パネル１０の断面図上、第１電極２１０および第２電極２２０は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂが配置される隔壁４１０，４２０と離隔する領域でそれぞれ第４コンタクトホール３１９＿１および第５コンタクトホール３１９＿２を介して第１薄膜トランジスタ１２０または低電位補助配線１６１と電気的に接続される場合を示している。
ただし、これに制限されるものではない。例えば、図５で第２電極コンタクトホールＣＮＴＳは第２電極幹部２２０Ｓ上でも多様な位置に配置され得、場合によっては第２電極枝部２２０Ｂ上に位置することもできる。また、いくつかの実施形態では、第２反射層２２１は一画素ＰＸ以外の領域で一つの第２電極コンタクトホールＣＮＴＳまたは第５コンタクトホール３１９＿２と連結され得る。前述したように、各画素ＰＸの第２電極２２０は互いに第２電極幹部２２０Ｓを介して電気的に接続され、同じ電気信号の印加を受け得る。
いくつかの実施形態で、第２電極２２０は表示パネル１０の外側部に位置した前記非表示領域ＮＤＡで第２電極幹部２２０Ｓが一つの第２電極コンタクトホールＣＮＴＳを介して電源電極１６２と電気的に接続され得る。図５の表示パネル１０とは異なり、第２電極幹部２２０Ｓが一つのコンタクトホールを介して電源電極１６２と連結されても、第２電極幹部２２０Ｓは隣接する画素ＰＸに延びて配置され、電気的に接続されているので、各画素ＰＸの第２電極枝部２２０Ｂに同じ電気信号を印加することもできる。表示パネル１０の第２電極２２０の場合、電源電極１６２から電気信号の印加を受けるためのコンタクトホールの位置は表示パネル１０の構造によって多様である。
一方、再び図５と図６を参照すると、反射層２１１，２２１は発光素子３００から放出される光を反射させるために、反射率が高い物質を含み得る。一例として、反射層２１１，２２１は、銀（Ａｇ）、銅（Ｃｕ）等のような物質を含み得るが、これに制限されるものではない。
第１反射層２１１および第２反射層２２１上にはそれぞれ第１電極層２１２および第２電極層２２２が配置され得る。
第１電極層２１２は第１反射層２１１の真上に配置される。第１電極層２１２は第１反射層２１１と実質的に同じパターンを有し得る。第２電極層２２２は第２反射層２２１の真上に配置され、第１電極層２１２と離隔するように配置される。第２電極層２２２は第２反射層２２１と実質的に同じパターンを有し得る。
一実施形態で、電極層２１２，２２２はそれぞれ下部の反射層２１１，２２１を覆い得る。すなわち、電極層２１２，２２２は反射層２１１，２２１より大きく形成され、電極層２１２，２２２の端部の側面を覆い得る。しかし、これに制限されるものではない。
第１電極層２１２と第２電極層２２２は、それぞれ第１薄膜トランジスタ１２０または電源電極１６２と連結された第１反射層２１１と第２反射層２２１に伝達される電気信号を後述する連結電極２６１，２６２に伝達し得る。電極層２１２，２２２は透明性伝導性物質を含み得る。一例として、電極層２１２，２２２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ−Ｚｉｎｃ Ｏｘｉｄｅ）等のような物質を含み得るが、これに制限されるものではない。いくつかの実施形態で、反射層２１１，２２１と電極層２１２，２２２はＩＴＯ、ＩＺＯ、ＩＴＺＯなどのような透明導電層と銀、銅のような金属層がそれぞれ一層以上積層された構造をなし得る。一例として、反射層２１１，２２１と電極層２１２，２２２は、ＩＴＯ／銀（Ａｇ）／ＩＴＯの積層構造を形成することもできる。
第１隔壁４１０上に配置される第１反射層２１１と第１電極層２１２は第１電極２１０をなす。第１電極２１０は第１隔壁４１０の両終端から延びた領域まで突出し得、そのため第１電極２１０は前記突出した領域で絶縁基板層２００と接触し得る。第２隔壁４２０上に配置される第２反射層２２１と第２電極層２２２は第２電極２２０をなす。第２電極２２０は第２隔壁４２０の両終端から延びた領域まで突出し得、そのため第２電極２２０は前記突出した領域で絶縁基板層２００と接触し得る。
第１電極２１０と第２電極２２０はそれぞれ第１隔壁４１０と第２隔壁４２０の全領域をカバーするように配置され得る。ただし、前述したように、第１電極２１０と第２電極２２０は互いに離隔して対向するように配置される。各電極が離隔する間には後述するように第１絶縁層５１０が配置され、第１絶縁層５１０上に発光素子３００が配置され得る。
また、第１反射層２１１は第１薄膜トランジスタ１２０から駆動電圧の伝達を受け得、第２反射層２２１は低電位補助配線１６１から電源電圧の伝達を受け得るので、第１電極２１０と第２電極２２０はそれぞれ駆動電圧と電源電圧の伝達を受ける。
具体的には、第１電極２１０は第１薄膜トランジスタ１２０と電気的に接続され、第２電極２２０は低電位補助配線１６１と電気的に接続され得る。そのため、第１電極２１０と第２電極２２０上に配置される第１連結電極２６１および第２連結電極２６２は前記駆動電圧と電源電圧の印加を受け得る。前記駆動電圧と電源電圧は発光素子３００に伝達され、発光素子３００に所定の電流が流れて光を放出し得る。
第１電極２１０および第２電極２２０上にはこれらを部分的に覆う第１絶縁層５１０が配置される。第１絶縁層５１０は第１電極２１０と第２電極２２０の上面を大部分覆うように配置され、第１電極２１０と第２電極２２０の一部を露出させ得る。また、第１絶縁層５１０は第１電極２１０および第２電極２２０が離隔する空間にも配置され得る。図５を基準に説明すると、第１絶縁層５１０は平面上第１電極枝部２１０Ｂおよび第２電極枝部２２０Ｂの間の空間に沿って島状または線状形状を有するように配置され得る。
図６では一つの第１電極（２１０，例えば第１電極枝部２１０Ｂ）と一つの第２電極（２２０，例えば第２電極枝部２２０Ｂ）との間の離隔する空間に第１絶縁層５１０が配置された場合を示している。ただし、前述したように第１電極２１０と第２電極２２０は複数であり得るので、第１絶縁層５１０は一つの第１電極２１０と他の第２電極２２０または一つの第２電極２２０と他の第１電極２１０との間にも配置され得る。
第１絶縁層５１０は各電極２１０，２２０上の一部領域、例えば、第１電極２１０と第２電極２２０が対向する方向に突出した領域のうち一部と重なってもよい。隔壁４１０，４２０の傾斜した側面および平坦な上面と各電極２１０，２２０が重なる領域にも第１絶縁層５１０が配置され得る。また、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに対向する各側部の反対側でもこれらを部分的に覆うように配置され得る。すなわち、第１絶縁層５１０は第１電極２１０と第２電極２２０の中心部のみを露出させるように配置され得る。
第１絶縁層５１０は発光素子３００と絶縁基板層２００との間に配置され得る。第１絶縁層５１０の下面は絶縁基板層２００に接触し、第１絶縁層５１０の上面に発光素子３００が配置され得る。そして、第１絶縁層５１０は両側面で各電極２１０，２２０と接触し、これらを電気的に相互絶縁させ得る。
一例として、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに対向する方向に突出した各端部を覆う。第１絶縁層５１０は絶縁基板層２００と下面の一部が接触し得、各電極２１０，２２０と下面の一部および側面が接触し得る。そのため、第１絶縁層５１０は各電極２１０，２２０と重なる領域を保護するとともに、これらを電気的に相互絶縁させ得る。また、発光素子３００の第１導電型半導体３１０および第２導電型半導体３２０が他の基材と直接接触することを防止して発光素子３００の損傷を防止することができる。
ただし、これに制限されず、いくつかの実施形態では第１絶縁層５１０が第１電極２１０と第２電極２２０上の領域のうち隔壁４１０，４２０の傾斜した側面と重なる領域にのみ配置されることもできる。この場合、第１絶縁層５１０の下面は隔壁４１０，４２０の傾斜した側面で終止し、隔壁４１０，４２０の傾斜した側面のうち一部上に配置される各電極２１０，２２０は露出して連結電極２６０とコンタクトされ得る。
また、第１絶縁層５１０は発光素子３００の両端部は露出するように配置され得る。そのため、連結電極２６０は前記各電極２１０，２２０の露出した上部面と発光素子３００の両端部と接触し得、連結電極２６０は第１電極２１０と第２電極２２０に印加される電気信号を発光素子３００に伝達することができる。
第１絶縁層５１０の下面は各電極２１０，２２０と接触し、これらを保護すると同時に互いに直接接触しないように絶縁させ得る。また、第１絶縁層５１０の上面は部分的に発光素子３００と接触し、発光素子３００が各電極２１０，２２０と直接接触することを防止することもできる。
図７は図６の発光素子を詳細に示す斜視図である。
図７を参照すると、発光素子３００は、複数の導電型半導体３１０，３２０、素子活性層３３０、電極物質層３７０および絶縁性物質膜３８０を含み得る。第１電極２１０および第２電極２２０から印加される電気信号は、複数の導電型半導体３１０，３２０を介して素子活性層３３０に伝達されて光を放出し得る。
具体的には、発光素子３００は、第１導電型半導体３１０、第２導電型半導体３２０、第１導電型半導体３１０と第２導電型半導体３２０との間に配置される素子活性層３３０、第２導電型半導体３２０上に配置される電極物質層３７０を含むロッド形状の半導体コアと、半導体コアの外周面を囲むように配置される絶縁性物質膜３８０を含み得る。図７の発光素子３００は半導体コアの第１導電型半導体３１０、素子活性層３３０、第２導電型半導体３２０および電極物質層３７０が長手方向に順次積層された構造を示しているが、これに制限されない。電極物質層３７０は省略され得、いくつかの実施形態では第１導電型半導体３１０および第２導電型半導体３２０の両側面のうち少なくともいずれか一つに配置されることもできる。以下では、図７の発光素子３００を例示して説明し、後述する発光素子３００に関する説明は発光素子３００が他の構造をさらに含んでも同様に適用できることは自明である。
第１導電型半導体３１０はｎ型半導体層であり得る。一例として、発光素子３００が青波長帯の光を放出する場合、第１導電型半導体３１０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料であり得る。例えば、ｎ型にドーピングされたＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第１導電型半導体３１０は、第１導電性ドーパントがドーピングされ得、一例として第１導電性ドーパントはＳｉ、Ｇｅ、Ｓｎなどであり得る。第１導電型半導体３１０の長さは１．５μｍ〜５μｍの範囲を有し得るが、これに制限されるものではない。
第２導電型半導体３２０はｐ型半導体層であり得る。一例として、発光素子３００が青波長帯の光を放出する場合、第２導電型半導体３２０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料であり得る。例えば、ｐ型にドーピングされたＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第２導電型半導体３２０は第２導電性ドーパントがドーピングされ得、一例として第２導電性ドーパントはＭｇ、Ｚｎ、Ｃａ、Ｓｅ、Ｂａなどであり得る。第２導電型半導体３２０の長さは０．０８μｍ〜０．２５μｍの範囲を有し得るが、これに制限されるものではない。
素子活性層３３０は第１導電型半導体３１０および第２導電型半導体３２０の間に配置され、単一または多重量子井戸構造の物質を含み得る。素子活性層３３０が多重量子井戸構造の物質を含む場合、量子層（Ｑｕａｎｔｕｍ ｌａｙｅｒ）と井戸層（Ｗｅｌｌ ｌａｙｅｒ）が互いに交互に複数積層された構造であり得る。素子活性層３３０は第１導電型半導体３１０および第２導電型半導体３２０を介して印加される電気信号に応じて電子−正孔対の結合によって光を発光し得る。一例として、素子活性層３３０が青波長帯の光を放出する場合、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質を含み得、特に、素子活性層３３０が多重量子井戸構造で、量子層と井戸層が交互に積層された構造である場合、量子層はＡｌＧａＮまたはＡｌＩｎＧａＮ、井戸層はＧａＮまたはＡｌＧａＮなどのような物質を含み得る。ただし、これに制限されるものではなく、素子活性層３３０はバンドギャップ（Ｂａｎｄ ｇａｐ）エネルギが大きい種類の半導体物質とバンドギャップエネルギが小さい半導体物質が互いに交互に積層された構造であり得、発光する光の波長帯によって他の３族〜５族半導体物質を含み得る。そのため、素子活性層３３０が放出する光は、青波長帯の光に制限されず、場合によっては赤、緑波長帯の光を放出することもできる。素子活性層３３０の長さは０．０５μｍ〜０．２５μｍの範囲を有し得るが、これに制限されるものではない。
素子活性層３３０から放出される光は発光素子３００の長さ方向の外部面だけではなく、両側面に放出されることができる。すなわち、素子活性層３３０から放出される光は一方向に方向性が制限されない。
電極物質層３７０はオーミック（ｏｈｍｉｃ）連結電極であり得る。ただし、これに制限されず、ショットキー（Ｓｃｈｏｔｔｋｙ）連結電極であり得る。電極物質層３７０は伝導性がある金属を含み得る。例えば、電極物質層３７０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、金（Ａｕ）および銀（Ａｇ）のうち少なくともいずれか一つを含み得る。電極物質層３７０は同じ物質を含み得、互いに異なる物質を含むこともできる。ただし、これに制限されるものではない。
絶縁性物質膜３８０は半導体コアの外周面を囲むように配置される。具体的には、絶縁性物質膜３８０は第１導電型半導体３１０、第２導電型半導体３２０、素子活性層３３０および電極物質層３７０の外部に形成され、これらを保護する機能を遂行し得る。一例として、絶縁性物質膜３８０は前記部材の側面部を囲むように形成され、発光素子３００の長さ方向の両端部、例えば第１導電型半導体３１０および電極物質層３７０が配置された両端部には形成されない。ただし、これに制限されない。
図面では絶縁性物質膜３８０は長さ方向に延びて第１導電型半導体３１０から電極物質層３７０までカバーできるように形成された場合を示しているが、これに制限されない。絶縁性物質膜３８０は第１導電型半導体３１０、素子活性層３３０および第２導電型半導体３２０のみカバーしたり、電極物質層３７０の外面の一部のみをカバーして電極物質層３７０の一部外面が露出することもできる。
絶縁性物質膜３８０の厚さは０．５μｍ〜１．５μｍの範囲を有し得るが、これに制限されるものではない。
絶縁性物質膜３８０は第１導電型半導体３１０、第２導電型半導体３２０、素子活性層３３０および電極物質層３７０を保護する機能を遂行し得る。絶縁性物質膜３８０は、絶縁被膜３８１は絶縁特性を有する物質、例えば、シリコン酸化物（Ｓｉｌｉｃｏｎ ｏｘｉｄｅ，ＳｉＯｘ）、シリコン窒化物（Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ，ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）、窒化アルミニウム（Ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）、酸化アルミニウム（Ａｌｕｍｉｎｕｍ ｏｘｉｄｅ，Ａｌ２Ｏ３）等を含み得る。そのため素子活性層３３０が第１電極２１０または第２電極２２０と直接接触する場合に発生し得る電気的短絡を防止することができる。また、絶縁性物質膜３８０は素子活性層３３０を含んで発光素子３００の外周面を保護するので、発光効率の低下を防止することができる。
図８は一実施形態による表示装置の製造方法を示す流れ図である。図９ａないし図９ｇは一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。図１０ａないし図１０ｇは一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。
以下では図８、図９ａないし図９ｇ、および図１０ａないし図１０ｇを参照して一実施形態による表示装置の製造方法を詳細に説明する。図１０ａないし図１０ｇでは説明の便宜上絶縁基板層２００の上部のみを示した。すなわち、図１０ａないし図１０ｇでは薄膜トランジスタ１２０，１４０、低電位補助配線１６１、および補助層１６３の図示を省略した。
第一に、図９ａと図１０ａを参照すると、絶縁基板層２００上に第１隔壁４１０と第２隔壁４２０を形成し、第１隔壁４１０と第２隔壁４２０上に第１電極２１０と第２電極２２０を形成し、第１電極２１０と第２電極２２０上に第１絶縁物層５１０’を形成する（図８のＳ１０１）。
具体的には、絶縁基板層２００上に第１隔壁４１０と第２隔壁４２０を形成する。第１隔壁４１０と第２隔壁４２０は互いに離隔する。第１隔壁４１０と第２隔壁４２０はポリイミド（ＰＩ）のような有機物で形成され得る。第１隔壁４１０と第２隔壁４２０はマスク工程で有機物をパターニングすることによって形成され得る。
それから、第１隔壁４１０上に第１電極２１０を形成し、第２隔壁４２０上に第２電極２２０を形成する。第１電極２１０それぞれは第１反射層２１１と第１電極層２１２を含み得、第２電極２２０それぞれは第２反射層２２１と第２電極層２２２を含み得る。第１反射層２１１と第２反射層２２１は、銀（Ａｇ）、銅（Ｃｕ）等のような物質を含み得る。第１電極層２１２と第２電極層２２２はＩＴＯ、ＩＺＯ、ＩＴＺＯなどのような透明導電層からなる。第１反射層２１１、第２反射層２２１、第１電極層２１２、および第２電極層２２２はマスク工程で金属層をパターニングすることによって形成され得る。
この時、第１電極２１０は断線されず、第１方向（Ｘ軸方向）に長く延び得る。したがって、第１サブ画素ＰＸ１の第１電極２１０はそれに隣接する第２サブ画素ＰＸ２の第１電極２１０に連結され、第２サブ画素ＰＸ２の第１電極２１０はそれに隣接する第３サブ画素ＰＸ３の第１電極２１０に連結され、第３サブ画素ＰＸ３の第１電極２１０はそれに隣接する第１サブ画素ＰＸ１の第１電極２１０に連結され得る。これによって、第１電極２１０は図４のように非表示領域ＮＤＡの第１フローティング線ＦＬ１と第２フローティング線ＦＬ２に連結され得る。したがって、後述する発光素子３００の整列工程で第１電極２１０は非表示領域ＮＤＡの第１フローティング線ＦＬ１と第２フローティング線ＦＬ２を介してグラウンド電圧の印加を受け得る。
それから、第１電極２１０と第２電極２２０を覆う第１絶縁物層５１０’を形成する。第１絶縁物層５１０’は無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。第１絶縁物層５１０’は後述する段階で発光素子３００を整列した後パターニングされることによって第１絶縁層５１０に形成され得る。
第二に、図９ｂと図１０ｂを参照すると、第１絶縁物層５１０’上に発光素子３００を含む塗布性溶液Ｓを画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれに塗布する。（図８のＳ１０２）
発光素子３００は図９ｂおよび図１０ｂのように塗布性溶液Ｓ内には無秩序にランダムに配置され得る。
塗布性溶液Ｓを塗布する方法は、インクジェットプリンティング法（Ｉｎｋｊｅｔ ｐｒｉｎｔｉｎｇ）、インクジェット注入法（Ｉｎｋｊｅｔ ｉｎｊｅｃｔｉｏｎ）、スロット−ダイコート法（Ｓｌｏｔ ｄｙｅ ｃｏａｔｉｎｇ）、スロット−ダイプリンティング法（Ｓｌｏｔ ｄｙｅ ｐｒｉｎｔｉｎｇ）等多様な工程を用いて行われ得、本発明はこれに限定されない。
第三に、図９ｃと図１０ｃを参照すると、互いに隣接する第１電極２１０と第２電極２２０の間に電場Ｅを形成して発光素子３００を整列する（図８のＳ１０３）。
具体的には、第１電極２１０は断線されず、第１フローティング線ＦＬ１と第２フローティング線ＦＬ２と連結されるので、第１電極２１０は第１フローティング線ＦＬ１と第２フローティング線ＦＬ２を介してグラウンド電圧の印加を受け得る。第２電極２２０は図４のように低電位電圧線ＶＳＳＬに連結されるので、低電位電圧線ＶＳＳＬを介して交流電圧の印加を受け得る。第１電極２１０にグラウンド電圧が印加され、第２電極２２０に交流電圧が印加される場合、第１電極２１０と第２電極２２０の間に電場Ｅが形成される。この場合、発光素子３００は電場Ｅによって誘電泳動力（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｆｏｒｃｅ）を受けることによって図１０ｃのように第１電極２１０と第２電極２２０の間で第１方向（Ｘ軸方向）に並ぶように整列され得る。発光素子３００の整列方法に関する詳しい説明は図１３を参照して後述する。
一方、互いに隣接する第１電極２１０と第２電極２２０の間に電場Ｅを形成して発光素子３００を整列した後、発光素子３００を含む塗布性溶液Ｓを乾燥し得る。塗布性溶液Ｓが乾燥されるとき、塗布性溶液Ｓの溶液分子が全領域で均一に揮発されず任意の領域で先に揮発される場合、塗布性溶液Ｓ内で動流体力（Ｈｙｄｒｏｄｙｎａｍｉｃ Ｆｏｒｃｅ）が発生し得る。この場合、動流体力によって発光素子３００の位置を移動させ得る。したがって、塗布性溶液Ｓの乾燥工程は発光素子３００の整列が維持される状態行われることが好ましい。
第四に、図９ｄと図１０ｄを参照すると、発光素子３００を第１電極２１０と第２電極２２０の間に整列した後、塗布性溶液Ｓを揮発させて除去する（図８のＳ１０４）。
それから、発光素子３００上に第２絶縁層５３０を形成し得る。第２絶縁層５３０は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。
第五に、図９ｅと図１０ｅを参照すると、第１電極２１０と発光素子３００の第１導電型半導体を連結する第１連結電極２６１を形成する（図８のＳ１０５）。
具体的には、第１絶縁物層５１０’を部分的にエッチングして第１絶縁層５１０を形成する。第１絶縁層５１０は第１電極２１０の第１電極層２１２と第２電極２２０の第２電極層２２２を露出させるように形成され得る。
それから、第１隔壁４１０と重なる第１絶縁層５１０上に第１連結電極２６１を形成する。第１連結電極２６１それぞれは第１絶縁層５１０により覆われず露出した第１電極２１０の第１電極層２１２と接続され得る。また、第１連結電極２６１それぞれは発光素子３００の一端に接続され得る。これによって、第１連結電極２６１それぞれは発光素子３００の一端の第１導電型半導体に接続され得る。
それから、第１連結電極２６１と第２絶縁層５３０を覆う第３絶縁層５４０を形成し得る。第３絶縁層５４０は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。
第六に、図９ｆと図１０ｆを参照すると、第２電極２２０と発光素子３００の第２導電型半導体を連結する第２連結電極２６２を形成する（図８のＳ１０６）。
具体的には、第２隔壁４２０と重なる第１絶縁層５１０上に第２連結電極２６２を形成する。第２連結電極２６２それぞれは第１絶縁層５１０により覆われず露出した第２電極２２０の第２電極層２２２と接続され得る。また、第２連結電極２６２それぞれは発光素子３００の他端に接続され得る。これによって、第２連結電極２６２それぞれは発光素子３００の他端の第２導電型半導体に接続され得る。
それから、第２連結電極２６２と第３絶縁層５４０を覆う第４絶縁層５５０を形成し得る。第４絶縁層５５０は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。
第七に、図９ｇと図１０ｇを参照すると、互いに連結された第１電極２１０を断線する（図８のＳ１０７）。
具体的には、図９ａないし図９ｆと図１０ａないし図１０ｆの工程中には誘電泳動方式を用いて第１電極２１０と第２電極２２０の間に形成された電場によって発光素子３００を整列する。このために、第１電極２１０は非表示領域ＮＤＡに形成された第１フローティング線ＦＬ１と第２フローティング線ＦＬ２に連結されてグラウンド電圧の供給を受けなければならない。したがって、第１電極２１０は断線されず第１方向（Ｘ軸方向）に長く延び得る。
しかし、画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれの第１電極２１０は、第１電極コンタクトホールＣＮＴＤを介して薄膜トランジスタ１２０に電気的に接続されて薄膜トランジスタ１２０により所定の駆動電圧の印加を受ける。したがって、画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３の駆動のためには第１電極２１０は互いに連結されてはならない。これによって、図９ａないし図９ｆと図１０ａないし図１０ｆの製造工程を完了した後、第１電極２１０が第１方向（Ｘ軸方向）に所定の間隔で離隔して配置されるように断線され得る。
画素ＰＸそれぞれの第１サブ画素ＰＸ１の第１電極２１０は、それに隣接する第２サブ画素ＰＸ２の第１電極２１０と断線され、第２サブ画素ＰＸ２の第１電極２１０はそれに隣接する第３サブ画素ＰＸ３の第１電極２１０と断線され、第３サブ画素ＰＸ３の第１電極２１０はそれに隣接する第１サブ画素ＰＸ１の第１電極２１０と断線され得る。また、第１電極２１０は、データ線Ｄｍ，Ｄｍ＋１，Ｄｍ＋２，Ｄｍ＋３と重ならないように断線され得る。第１電極２１０はレーザ工程によって断線され得る。
図８に示す実施形態によれば、表示パネル１０の製造工程で第１電極２１０と第２電極２２０の間に磁場を形成することによって、発光素子３００を第１電極２１０と第２電極２２０との間で第１方向（Ｘ軸方向）に整列され得る。
一方、第１電極２１０がアノード電極であり、第２電極２２０がカソード電極である場合、発光素子３００の第１導電型半導体ｐが第１電極２１０に電気的に接続され、第２導電型半導体ｎが第２電極２２０に電気的に接続された場合のみ発光素子３００に電流が流れ得る。すなわち、発光素子３００は第１導電型半導体ｐが第１電極２１０に隣接するように配置され、第２導電型半導体ｎが第２電極２２０に隣接するように配置される正方向整列の場合に発光することができる。発光素子３００は第１導電型半導体ｐが第２電極２２０に隣接するように配置され、第２導電型半導体ｎが第１電極２１０に隣接するように配置される逆方向整列の場合には発光できない。
しかし、図１１のように第２電極２２０に高周波数の正弦波を有する交流電圧を印加する場合、一部の発光素子３００、例えば、第１、第３、第５、第６、および第８発光素子ＬＤ１，ＬＤ３，ＬＤ５，ＬＤ６，ＬＤ８が正方向整列し、残りの発光素子３００、例えば、第２、第４、第７、第９、および第１０発光素子ＬＤ２，ＬＤ４，ＬＤ７，ＬＤ９，ＬＤ１０が逆方向整列する。この場合、図１２のように第１、第３、第５、第６、および第８発光素子ＬＤ１，ＬＤ３，ＬＤ５，ＬＤ６，ＬＤ８のみが発光し、第２、第４、第７、第９、および第１０発光素子ＬＤ２，ＬＤ４，ＬＤ７，ＬＤ９，ＬＤ１０は発光できない。したがって、サブ画素の輝度が低くなる。したがって、発光素子３００の整列正確度を高めることができる方法が求められる。
以下では、図１３を参照して整列正確度を高める発光素子３００の整列方法を詳細に説明する。
図１３は一実施形態による発光素子の整列方法を示す流れ図である。図１３には図８のＳ１０３段階で発光素子３００の整列正確度を高める方法が示されている。
図１３を参照すると、第一に、非対称波形を有する第１交流電圧を第２電極２２０に印加し、グラウンド電圧を第１電極２１０に印加する（図１３のＳ２０１）。
図１７ａ、および図１９ａないし図１９ｎのように非対称波形を有する第１交流電圧を第２電極２２０に印加し、グラウンド電圧を第１電極２１０に印加する場合、発光素子３００は図１４のように第１電極２１０に偏向するように配置され得る。非対称波形を有する第１交流電圧に対する詳しい説明は図１７ａおよび図１９ａないし図１９ｎを参照して後述する。
発光素子３００は図１４のように第１電極２１０に偏向する場合、発光素子３００の第１導電型半導体ｐは第１電極枝部２１０Ｂと重なるが、第２導電型半導体ｎは第２電極枝部２２０Ｂと重ならない。また、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置され得る。以下では、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置されることについて詳細に説明する。
具体的には、発光素子３００が図１５のようにｐ型にドーピングされたＧａＮからなる第１導電型半導体ｐとｎ型にドーピングされたＧａＮからなる第２導電型半導体ｎを含む場合、正孔が豊富なｐ型にドーピングされたＧａＮの正孔はｎ型にドーピングされたＧａＮに移動し、電子が豊富なｎ型にドーピングされたＧａＮの電子はｐ型にドーピングされたＧａＮに移動する。これによって、ｐ型にドーピングされたＧａＮでｎ型にドーピングされたＧａＮ方向に永久的な双極子モーメント（ｐｅｍａｎｅｎｔ ｄｉｐｏｌｅ ｍｏｍｅｎｔ）が生成され得る。すなわち、発光素子３００は長手方向に極性を有する粒子と定義することができる。
一方、図１０ｃのように第１電極と第２電極の間に電場が形成された場合、第１電極２１０、第２電極２２０、および塗布性溶液Ｓの等価回路図は図１６のように示すことができる。この場合、第２電極２２０に印加される交流電圧Ｖ（ｔ）は数式１のように定義することができる。
Figure 2022501645
数式１において、Ｖ（ｔ）は第２電極２２０に印加される交流電圧、Ｒは塗布性溶液Ｓの抵抗、ｉ（ｔ）は塗布性溶液Ｓを介して流れる電流、ｑ（ｔ）は第１絶縁物層５１０’に誘導された電荷を示す。数式１のＣ１は数式２のように定義することができる。
Figure 2022501645
数式２において、εｄは第１絶縁物層５１０’の相対誘電率（ｒｅｌａｔｉｖｅ ｐｅｒｍｉｔｔｉｖｉｔｙ）、εｏは真空での誘電率、ｄ１は第１絶縁物層５１０’の厚さを示す。
数式１において、ｉ（ｔ）＝ｄｑ（ｔ）／ｄｔを置き換えた後整理すると数式３が導き出される。
Figure 2022501645
数式３から電場を計算すると数式４が導き出される。
Figure 2022501645
図１７ａに示す非対称波形、すなわちのこぎり形状の波形を数式４に代入して導き出された電場は、図１７ｂのようにのこぎり形状の波形と相異する波形を有する。この場合、電場は図１７ｂのように正極性の面積と負極性の面積の合計が０にならない非対称電場が形成され得る。すなわち、第１交流電圧によって生成される電場は図１７ｂのように負極性が優勢な非対称電場であり得る。図１７ｂでは第１交流電圧によって生成される電場が負極性が優勢な非対称電場である場合を例示したが、本発明はこれに限定されない。すなわち、第１交流電圧によって生成される電場は正極性に優勢な非対称電場であり得る。
非対称電場は図１５を参照して説明した発光素子３００の永久的な双極子モーメントに影響を与える。したがって、非対称電場によって、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置され得る。
一方、第１交流電圧の周波数は、１ｈｚ〜１ｋｈｚであり得、好ましくは１０ｈｚ〜５００ｈｚであり得る。第１交流電圧の周波数が１ｋｈｚを超える場合、第１交流電圧の周期が短くなるので、図１７ａのように非対称波形の第１交流電圧を印加しても、図１７ｂのように非対称電場が形成され難い。
第二に、対称波形を有する第２交流電圧を第２電極２２０に印加し、グラウンド電圧を第１電極２１０に印加する。（図１３のＳ２０２）
非対称波形の第１交流電圧を第２電極２２０に印加する場合、図１４のように発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置されるが、発光素子３００が第１電極２１０に偏向し得る。しかし、この場合、発光素子３００の第２導電型半導体ｎは第２電極枝部２２０Ｂと離隔し、これによって後述する第２連結電極２６２を形成する工程で第２連結電極２６２と連結されない。したがって、発光素子３００の第２導電型半導体ｎを第２電極枝部２２０Ｂに安定的に連結するために、発光素子３００を第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に整列させる必要がある。
対称波形を有する第２交流電圧を第２電極２２０に印加する場合、第１電極２１０と第２電極２２０の間に形成された電場は正極性の面積と負極性の面積の合計が０になる対称電場であり得る。この場合、発光素子３００は、これ以上第１電極２１０に偏向せず、第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に整列される。これによって、発光素子３００の第２導電型半導体ｎが第２電極枝部２２０Ｂに電気的に接続され得る。
一方、第２交流電圧の周波数は第１交流電圧の周波数より高いことが好ましい。例えば、第２交流電圧の周波数は１ｋｈｚ〜１００ｋｈｚであり得、好ましくは１０ｋｈｚ〜１００ｋｈｚであり得る。第２交流電圧の周波数が高まるほど第１電極２１０と第２電極２２０の間に形成された電場も大きくなり、これによって発光素子３００は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に安定的に整列される。
図１３に示す実施形態によれば、非対称波形の第１交流電圧を第２電極２２０に印加することによって非対称磁場を形成できるので、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置されるように発光素子３００を第１電極２１０に偏向させることができる。それから、対称波形の第２交流電圧を第２電極２２０に印加することによって対称磁場を形成できるので、第１電極２１０に偏向した発光素子３００を第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に整列し得る。したがって、発光素子の整列正確度を高めることができる。
一方、図１３に示す実施形態で、対称波形の第２交流電圧を第２電極２２０に印加する段階（Ｓ２０２）は省略することができる。この場合、図１４のように発光素子３００が第１電極２１０に偏向され得るが、第１電極２１０が偏向するだけ第２連結電極２６２を第１電極枝部２１０Ｂ側に移動して形成する場合、発光素子３００の第２導電型半導体ｎが第２連結電極２６２と連結され得る。
図１９ａないし図１９ｎは非対称波形の第１交流電圧の例を示す波形図である。
図１９ａないし図１９ｎにおいて、ｘ軸は時間を示し、ｙ軸は電圧レベルを示す。図１９ａないし図１９ｎでは第１交流電圧がハイレバル電圧ＨＶを有し、ローレベル電圧ＬＶを有する場合を例示した。この時、ハイレバル電圧ＨＶは２０Ｖであり、ローレベル電圧ＬＶは−２０Ｖであり得るが、本発明はこれに限定されない。
図１９ａないし図１９ｎのように、非対称波形の第１交流電圧は第１交流電圧の正極性領域の電圧波形と負極性領域の電圧波形が左右非対称である波形を示す。図１９ａないし図１９ｎにおいて、第１交流電圧の正極性領域は第１交流電圧が０Ｖ以上である領域を示し、第１交流電圧の負極性領域は第１交流電圧が０Ｖより低い領域を示す。
図１９ａのように第１交流電圧は１周期Ｔ１１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第１直線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。図１９ａに示す第１交流電圧の波形はのこぎり波形と呼ばれる。
図１９ｂのように第１交流電圧は１周期Ｔ１２でローレベル電圧ＬＶからハイレバル電圧ＨＶに第２直線傾きを有して上昇してからハイレバル電圧ＨＶからローレベル電圧ＬＶにすぐに下降する波形を有し得る。図１９ｂに示す第１交流電圧の波形はランプ波形と呼ばれる。
図１９ｃのように第１交流電圧は１周期Ｔ１３の第１期間Ｔ１３１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第３直線傾きを有してローレベル電圧ＬＶに下降し、第２期間Ｔ１３２でローレベル電圧ＬＶを維持する波形を有し得る。
図１９ｄのように、第１交流電圧は１周期Ｔ１４の第１期間Ｔ１４１でローレベル電圧ＬＶから ハイレバル電圧ＨＶにすぐに上昇してから第４直線傾きを有してローレベル電圧ＬＶに下降し、第２期間Ｔ１４２でローレベル電圧ＬＶから ハイレバル電圧ＨＶにすぐに上昇してから第４直線傾きの絶対大きさより小さい絶対大きさの第５直線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。この場合、第１期間Ｔ１４１は第２期間Ｔ１４２より短い。
図１９ｅのように、第１交流電圧は１周期Ｔ１５でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第１曲線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。第１曲線傾きの絶対大きさはハイレバル電圧ＨＶからローレベル電圧ＬＶに行くほど減少し得る。
図１９ｆのように、第１交流電圧は１周期Ｔ１６でローレベル電圧ＬＶからハイレバル電圧ＨＶに第２曲線傾きを有して上昇してからハイレバル電圧ＨＶからローレベル電圧ＬＶにすぐに下降する波形を有し得る。第２曲線傾きの絶対大きさはローレベル電圧ＬＶからハイレバル電圧ＨＶに行くほど増加し得る。
図１９ｇのように、第１交流電圧は１周期Ｔ１７の第１期間Ｔ１７１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第３曲線傾きを有してローレベル電圧ＬＶに下降し、第２期間Ｔ１７２でローレベル電圧ＬＶを維持する波形を有し得る。第３曲線傾きの絶対大きさはハイレバル電圧ＨＶからローレベル電圧ＬＶに行くほど減少し得る。
図１９ｈのように、第１交流電圧は１周期Ｔ１８でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第４曲線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。第４曲線傾きの絶対大きさはハイレバル電圧ＨＶからローレベル電圧ＬＶに行くほど大きくなる。
図１９ｉのように、第１交流電圧は１周期Ｔ１９でローレベル電圧ＬＶからハイレバル電圧ＨＶに第５曲線傾きを有して上昇してからハイレバル電圧ＨＶからローレベル電圧ＬＶにすぐに下降する波形を有し得る。第５曲線傾きの絶対大きさはローレベル電圧ＬＶからハイレバル電圧ＨＶに行くほど減少し得る。
図１９ｊのように、第１交流電圧は１周期Ｔ３１の第１期間Ｔ３１１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第６曲線傾きを有してローレベル電圧ＬＶに下降し、第２期間Ｔ３２２でローレベル電圧ＬＶを維持する波形を有し得る。第６曲線傾きの絶対大きさはハイレバル電圧ＨＶからローレベル電圧ＬＶに行くほど大きくなる。
図１９ｋのように、第１交流電圧は１周期Ｔ３２の第１期間Ｔ３２１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇してから第６直線傾きを有してローレベル電圧ＬＶに下降し、第２期間Ｔ３２２でローレベル電圧ＬＶから０Ｖにすぐに上昇してから第６直線傾きの絶対大きさより小さい絶対大きさの第７直線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。この場合、第１期間Ｔ３２１は第２期間Ｔ３２２より短い。
図１９ｌのように、第１交流電圧は１周期Ｔ３３の第１期間Ｔ３３１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇した後ハイレバル電圧ＨＶを維持し、第２期間Ｔ３３２で第８直線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。
図１９ｍのように第１交流電圧は１周期Ｔ３４の第１期間Ｔ３４１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇した後ハイレバル電圧ＨＶを維持し、第２期間Ｔ３４２で第７曲線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。第７曲線傾きの絶対大きさはハイレバル電圧ＨＶからローレベル電圧ＬＶに行くほど大きくなる。
図１９ｎのように、第１交流電圧は１周期Ｔ３５の第１期間Ｔ３５１でローレベル電圧ＬＶからハイレバル電圧ＨＶにすぐに上昇した後ハイレバル電圧ＨＶを維持し、第２期間Ｔ３５２で第８曲線傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。第８曲線傾きの絶対大きさはハイレバル電圧ＨＶからローレベル電圧ＬＶに行くほど小さくなる。
以上で調べたように、非対称波形の第１交流電圧は、ローレベル電圧ＬＶから最大ハイ電圧レベルＨＶに上昇した後直線または曲線の傾きを有してローレベル電圧ＬＶに下降する波形を有し得る。また、非対称波形の第１交流電圧は第１交流ローレベル電圧ＬＶから最大ハイ電圧レベルＨＶに直線または曲線の傾きを有して上昇した後ローレベル電圧ＬＶに下降する波形を有し得る。この時、ローレベル電圧ＬＶから最大ハイ電圧レベルＨＶに上昇した後維持する期間またはローレベル電圧ＬＶに下降した後維持する期間を含み得る。
一実施形態による非対称波形の第１交流電圧は図１９ａないし図１９ｎに示す例に限定されない。
図２０ａないし図２０ｃは高周波数の第２交流電圧の例を示す波形図である。
図２０ａないし図２０ｃにおいて、ｘ軸は時間を示し、ｙ軸は電圧レベルを示す。図２０ａないし図２０ｃでは第１交流電圧がハイレバル電圧ＨＶを有し、ローレベル電圧ＬＶを有する場合を例示した。この時、ハイレバル電圧ＨＶは２０Ｖであり、ローレベル電圧ＬＶは−２０Ｖであり得るが、本発明はこれに限定されない。
図２０ａないし図２０ｃのように対称波形の第２交流電圧は、第２交流電圧の正極性領域の電圧波形と負極性領域の電圧波形が左右対称である波形を示す。図２０ａないし図２０ｃにおいて、第２交流電圧の正極性領域は第２交流電圧が０Ｖ以上である領域を示し、第２交流電圧の負極性領域は第２交流電圧が０Ｖより低い領域を示す。
第２交流電圧は図２０ａのように正弦波形（またはサイン波形）、図２０ｂのように三角波形、図２０ｃのように矩形波形を有し得る。
一実施形態による対称波形の第２交流電圧は図２０ａないし図２０ｃに示す例に限定されない。
以上、添付する図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
本発明は発光素子の整列方法とそれを用いた表示装置の製造方法に関する。
表示装置はマルチメディアの発達と共にその重要性が増大している。それに応じて有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ，ＯＬＥＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）等のような様々な種類の表示装置が使われている。
表示装置の画像を表示する装置として発光表示パネルや液晶表示パネルのような表示パネルを含む。その中で、発光表示パネルは発光素子を用いて発光することによって画像を表示することができる。この時、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＬＥＤ）を発光素子として用いる場合、有機物を蛍光物質として用いる有機発光ダイオード（ＯＬＥＤ）、無機物を蛍光物質として用いる無機発光ダイオードなどが発光素子として用いられる。
有機発光ダイオード（ＯＬＥＤ）の場合、蛍光物質の有機物を用いて発光するものであり、製造工程が簡単な長所がある。しかし、蛍光物質の有機物は高温の駆動環境に脆弱であり、青色光の効率が他の光に比べて相対的に低い場合もある。
反面、無機発光ダイオードの場合、無機物半導体を蛍光物質として用いるので、高温の環境でも耐久性を有し、有機発光ダイオードに比べて青光の効率が高い長所がある。したがって、有機発光ダイオードに比べて耐久性および効率に優れた無機発光ダイオードに対する研究が持続している。
本発明が解決しようとする課題は、発光素子の整列正確度を高めることができる発光素子の整列方法を提供することにある。
本発明が解決しようとする他の課題は、発光素子の整列正確度を高めることができる表示装置の製造方法を提供することにある。
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるであろう。
前記課題を解決するための一実施形態による発光素子の整列方法は、第１電極にグランド電圧を印加し、前記第１電極と離隔する第２電極に第１交流電圧を印加する段階、および前記第１電極にグランド電圧を印加し、前記第２電極に第２交流電圧を印加する段階を含み、前記第１交流電圧は非対称波形を有する。
前記第１交流電圧の正極性領域の電圧波形と負極性領域の電圧波形は、左右非対称である。
前記第１交流電圧は、のこぎり形状の波形を有する。
前記第２交流電圧は、対称波形を有する。
前記第２交流電圧の正極性領域の電圧波形と負極性領域の電圧波形は、左右対称である。
前記第２交流電圧は、正弦波形、矩形波形、または三角波形を有する。
前記第１交流電圧の駆動周波数は、前記第２交流電圧の駆動周波数より低い。
前記第１交流電圧の駆動周波数は、１ｈｚ〜１ｋｈｚである。
前記第２交流電圧の駆動周波数は、１ｋｈｚ〜１００ｋｈｚである。
前記第１電極にグランド電圧を印加し、前記第１電極と離隔する第２電極に第１交流電圧を印加する場合、前記第１電極と前記第２電極によって形成された電場は正極性または負極性のうちいずれか一つの極性が優勢な非対称電場である。
前記第１電極にグランド電圧を印加し、前記第２電極に第２交流電圧を印加する場合、前記第１電極と前記第２電極によって形成された電場は対称電場である。
前記他の課題を解決するための一実施形態による表示装置の製造方法は、基板上に隔壁、第１電極、および第２電極を形成する段階、発光素子を含む塗布性溶液をサブ画素に塗布する段階、前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階、前記塗布性溶液を揮発させて除去する段階、前記第１電極と前記発光素子の一端を連結する第１連結電極を形成する段階、および前記第２電極と前記発光素子の他端を連結する第２連結電極を形成する段階を含む。
前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階は、前記第１電極にグランド電圧を印加し、前記第２電極に第１交流電圧を印加する段階、および前記第１電極にグランド電圧を印加し、前記第２電極に第２交流電圧を印加する段階を含む。
前記第１電極にグランド電圧を印加し、前記第２電極に第１交流電圧を印加する場合、前記発光素子が前記第１電極に偏向する。
前記発光素子それぞれは、前記発光素子それぞれの他端に配置された第１導電型半導体、および前記発光素子それぞれの一端に配置された第２導電型半導体を含み、前記第１導電型半導体が前記第２電極に近く配置され、第２導電型半導体が前記第１電極に近く配置される。
前記第１導電型半導体はｎ型半導体層であり、前記第２導電型半導体はｐ型半導体層である。
前記第１電極にグランド電圧を印加し、前記第２電極に第２交流電圧を印加する場合、前記発光素子が前記第１電極と前記第２電極の間の中央に整列する。
前記第１交流電圧は、非対称波形を有する。
前記第２交流電圧は、対称波形を有する。
前記第２連結電極を形成した後に前記第１電極を断線してサブ画素ごとに第１電極を形成する段階をさらに含む。
その他実施形態の具体的な内容は、詳細な説明および図面に含まれている。
一実施形態による発光素子の整列方法とそれを用いた表示装置の製造方法によれば、非対称波形の第１交流電圧を第２電極に印加することによって非対称磁場を形成することができ、これによって発光素子の第１導電型半導体が第１電極側に配置されるように発光素子を第１電極に偏向させることができる。それから、対称波形の第２交流電圧を第２電極に印加することによって対称磁場を形成することができ、これによって第１電極に偏向した発光素子を第１電極と第２電極の間の中央に整列することができる。したがって、発光素子の整列正確度を高めることができる。
実施形態による効果は、以上で例示した内容によって制限されず、さらに多様な効果が本明細書内に含まれている。
一実施形態による表示装置を示す斜視図である。 一実施形態による表示装置を概略的に示すブロック図である。 図１および図２の画素の一例を示す回路図である。 図１の表示パネルを詳細に示す平面図である。 図４の表示領域の画素を詳細に示す平面図である。 図５のＩ−Ｉ’、ＩＩ−ＩＩ’、およびＩＩＩ−ＩＩＩ’の一例を示す断面図である。 図６の発光素子を詳細に示す斜視図である。 一実施形態による表示装置の製造方法を示す流れ図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。 高周波数のサイン波形を有する交流電圧を第２電極に印加した場合、整列した発光素子、第１電極枝部、および第２電極枝部を含む画素を示す平面図である。 図１１の等価回路図である。 一実施形態による発光素子の整列方法を示す流れ図である。 非対称波形の第１交流電圧を第２電極に印加した場合、発光素子の整列を示す平面図である。 双極子モーメントを説明するための発光素子の一例示図である。 図１０ｃのように第１電極と第２電極の間に電場が形成された場合、第１電極、第２電極、および塗布性溶液の等価回路図である。 第１交流電圧の波形図とそれによって形成される電場を示すグラフである。 第１交流電圧の波形図とそれによって形成される電場を示すグラフである。 対称波形の第２交流電圧を第２電極に印加した場合、発光素子の整列を示す平面図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 非対称波形の第１交流電圧の例を示す波形図である。 対称波形の第２交流電圧の例を示す波形図である。 対称波形の第２交流電圧の例を示す波形図である。 対称波形の第２交流電圧の例を示す波形図である。
本発明の利点および特徴、並びにこれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態で実現することができ、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」と称する場合、他の素子真上にまたは中間に他の層または他の素子を介在する場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を指称する。実施形態を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため本発明が示す事項に限定されるものではない。
第１、第２等が多様な構成要素を叙述するために使われるが、これら構成要素はこれら用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使う。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であり得ることはもちろんである。
本発明の様々な実施形態のそれぞれ特徴は、部分的にまたは全体的に互いに結合または組み合わせが可能であり、技術的に多様な連動および駆動が可能であり、各実施形態が互いに対して独立して実施することも可能であり、関連関係で共に実施することもできる。
以下、添付する図面を参照して具体的な実施形態について説明する。以下では、一実施形態による表示装置１が発光素子として無機物半導体を含む無機発光ダイオードを用いる無機発光表示装置であることを中心に説明する。
図１は一実施形態による表示装置を示す斜視図である。図２は一実施形態による表示装置を概略的に示すブロック図である。図３は図２の画素の一例を示す回路図である。
図１ないし図３を参照すると、一実施形態による表示装置１は、表示パネル１０、統合駆動回路２０、スキャン駆動部３０、回路ボード４０、および電源供給回路５０を含む。統合駆動回路２０はデータ駆動部２１とタイミング制御部２２を含み得る。
本明細書において、「上部」、「トップ」、「上面」はＺ軸方向を指し、「下部」、「ボトム」、「下面」はＺ軸方向の逆方向を指す。また、「左」、「右」、「上」、「下」は表示パネル１０を平面から見たときの方向を指す。例えば、「左」はＸ軸方向の逆方向、「右」はＸ軸方向、「上」はＹ軸方向、「下」はＹ軸方向の逆方向を指す。
表示パネル１０は平面上長方形形状からなる。例えば、表示パネル１０は図１のように第１方向（Ｘ軸方向）の短辺と第２方向（Ｙ軸方向）の長辺を有する長方形の平面形状を有し得る。第１方向（Ｘ軸方向）の短辺と第２方向（Ｙ軸方向）の長辺が接する縁は直角に形成されたり所定の曲率を有するように丸く形成され得る。表示パネル１０の平面形状は長方形に限定されず、他の多角形、円形または楕円形に形成され得る。また、図１では表示パネル１０が平坦に形成された場合を例示したが、本発明はこれに限定されない。表示パネル１０の少なくとも一側は所定の曲率に曲がるように形成され得る。
表示パネル１０は表示領域ＤＡと表示領域ＤＡの周辺に配置された非表示領域ＮＤＡに区分される。表示領域ＤＡは、画素ＰＸが形成されて画像を表示する領域である。表示パネル１０は、データ線（Ｄ１〜Ｄｍ，ｍは２以上の整数）、データ線Ｄ１〜Ｄｍと交差するスキャン線（Ｓ１〜Ｓｎ，ｎは２以上の整数）、高電位電圧が供給される高電位電圧線ＶＤＤＬ、低電位電圧が供給される低電位電圧線ＶＳＳＬ、およびデータ線Ｄ１〜Ｄｍとスキャン線Ｓ１〜Ｓｎに接続された画素ＰＸを含み得る。
画素ＰＸそれぞれは、第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。第１サブ画素ＰＸ１は第１色の光を発光し、第２サブ画素ＰＸ２は第２色の光を発光し、第３サブ画素ＰＸ３は第３色の光を発光する。第１色は赤、第２色は緑、第３色は青であり得るが、これに限定されない。また、図２では画素ＰＸそれぞれが３個のサブ画素を含む場合を例示したが、これに限定されない。すなわち、画素ＰＸそれぞれは４個以上のサブ画素を含み得る。
第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、データ線Ｄ１〜Ｄｍのうち少なくとも一つ、スキャン線Ｓ１〜Ｓｎのうち少なくとも一つ、および高電位電圧線ＶＤＤＬに接続され得る。第１サブ画素ＰＸ１は図３のように発光素子ＬＤと発光素子ＬＤに電流を供給するための複数のトランジスタと少なくとも一つのキャパシタを含み得る。
発光素子ＬＤそれぞれは、第１電極、無機半導体、および第２電極を含む無機発光ダイオードであり得る。ここで、第１電極はアノード電極、第２電極はカソード電極であり得る。
複数のトランジスタは、図３のように発光素子ＬＤに電流を供給する駆動トランジスタＤＴ、駆動トランジスタＤＴのゲート電極にデータ電圧を供給するスキャントランジスタＳＴを含み得る。駆動トランジスタＤＴは、スキャントランジスタＳＴのソース電極に接続されるゲート電極、高電位電圧が印加される高電位電圧線ＶＤＤＬに接続されるソース電極、および発光素子ＬＤの第１電極に接続されるドレイン電極を含み得る。スキャントランジスタＳＴは、スキャン線（Ｓｋ，ｋは１≦ｋ≦ｎを満たす整数）に接続されるゲート電極、駆動トランジスタＤＴのゲート電極に接続されるソース電極、およびデータ線（Ｄｊ，ｊは１≦ｊ≦ｍを満たす整数）に接続されるドレイン電極を含み得る。
キャパシタＣｓｔは駆動トランジスタＤＴのゲート電極とソース電極の間に形成される。ストレージキャパシタＣｓｔは駆動トランジスタＤＴのゲート電圧とソース電圧の差電圧を保存する。
駆動トランジスタＤＴとスイッチングトランジスタＳＴは、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）で形成され得る。また、図３では駆動トランジスタＤＴとスイッチングトランジスタＳＴがＰ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で形成された場合を中心に説明したが、本発明はこれに限定されない。駆動トランジスタＤＴとスイッチングトランジスタＳＴはＮ型ＭＯＳＦＥＴで形成されることもできる。この場合、駆動トランジスタＤＴとスイッチングトランジスタＳＴそれぞれのソース電極とドレイン電極の位置は変更され得る。
また、図３では第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが一つの駆動トランジスタＤＴ、一つのスキャントランジスタＳＴ、および一つのキャパシタＣｓｔを有する２Ｔ１Ｃ（２ Ｔｒａｎｓｉｓｔｏｒ−１ ｃａｐａｃｉｔｏｒ）を含む場合を例示したが、本発明はこれに限定されない。第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、複数のスキャントランジスタＳＴと複数のキャパシタＣｓｔを含み得る。
第２サブ画素ＰＸ２と第３サブ画素ＰＸ３は、第１サブ画素ＰＸ１と実質的に同じ回路図で表し得るので、これらに対する詳しい説明は省略する。
統合駆動回路２０は、表示パネル１０を駆動するための信号と電圧を出力する。このために、統合駆動回路２０はデータ駆動部２１とタイミング制御部２２を含み得る。
データ駆動部２１は、タイミング制御部２２からデジタルビデオデータＤＡＴＡとソース制御信号ＤＣＳの入力を受ける。データ駆動部２１は、ソース制御信号ＤＣＳによってデジタルビデオデータＤＡＴＡをアナログデータ電圧に変換して表示パネル１０のデータ線Ｄ１〜Ｄｍに供給する。
タイミング制御部２２は、ホストシステムからデジタルビデオデータＤＡＴＡとタイミング信号の入力を受ける。タイミング信号は、垂直同期信号（ｖｅｒｔｉｃａｌ ｓｙｎｃ ｓｉｇｎａｌ）、水平同期信号（ｈｏｒｉｚｏｎｔａｌ ｓｙｎｃ ｓｉｇｎａｌ）、データイネーブル信号（ｄａｔａ ｅｎａｂｌｅ ｓｉｇｎａｌ）、およびドットクロック（ｄｏｔ ｃｌｏｃｋ）を含み得る。ホストシステムはスマートフォンまたはタブレットＰＣのアプリケーションプロセッサ、モニターまたはＴＶのシステムオンチップなどであり得る。
タイミング制御部２２は、データ駆動部２１とスキャン駆動部３０の動作タイミングを制御するための制御信号を生成する。制御信号は、データ駆動部２１の動作タイミングを制御するためのソース制御信号ＤＣＳとスキャン駆動部３０の動作タイミングを制御するためのスキャン制御信号ＳＣＳを含み得る。
統合駆動回路２０は、表示パネル１０の一側に設けられる非表示領域ＮＤＡに配置される。統合駆動回路２０は、集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，ＩＣ）で形成され、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式、ＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式、または超音波接合方式で表示パネル１０上に取り付けられるが、本発明はこれに限定されない。例えば、統合駆動回路２０は表示パネル１０でない回路ボード４０上に取り付けられ得る。
また、図１では統合駆動回路２０がデータ駆動部２１とタイミング制御部２２を含む場合を例示したが、本発明はこれに限定されない。データ駆動部２１とタイミング制御部２２は一つの集積回路に統合されず、それぞれ別個の集積回路で形成され得る。この場合、データ駆動部２１はＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式、ＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式、または超音波接合方式で表示パネル１０上に取り付けられ、タイミング制御部２２は回路ボード４０上に取り付けられ得る。
スキャン駆動部３０はタイミング制御部２２からスキャン制御信号ＳＣＳの入力を受ける。スキャン駆動部３０はスキャン制御信号ＳＣＳによりスキャン信号を生成して表示パネル１０のスキャン線Ｓ１〜Ｓｎに供給する。スキャン駆動部３０は多数のトランジスタを含んで表示パネル１０の非表示領域ＮＤＡに形成され得る。または、スキャン駆動部３０は集積回路で形成され得、この場合、表示パネル１０の他の一側に付着するゲート軟性フィルム上に取り付けられ得る。
回路ボード４０は、異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を用いて表示パネル１０の一側縁に設けられるパッド上に付着され得る。これによって、回路ボード４０のリード線はパッドに電気的に接続され得る。回路ボード４０は、フレキシブルプリント回路ボード（ｆｌｅｘｉｂｌｅ ｐｒｉｎｉｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、プリント回路ボード（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはチップオンフィルム（ｃｈｉｐ ｏｎ ｆｉｌｍ）のようなフレキシブルフィルム（ｆｌｅｘｉｂｌｅ ｆｉｌｍ）であり得る。回路ボード４０は、表示パネル１０の下部にベンディング（ｂｅｎｄｉｎｇ）され得る。これによって、回路ボード４０の一側は、表示パネル１０の一側縁に付着され、他側は表示パネル１０の下部に配置されてホストシステムが取り付けられるシステムボードに連結され得る。
電源供給回路５０は、システムボードから印加されるメイン電源から表示パネル１０の駆動に必要な電圧を生成して表示パネル１０に供給し得る。例えば、電源供給回路５０は、メイン電源から表示パネル１０の発光素子ＬＤを駆動するための高電位電圧ＶＤＤと低電位電圧ＶＳＳを生成して表示パネル１０の高電位電圧線ＶＤＤＬと低電位電圧線ＶＳＳＬに供給し得る。また、電源供給回路５０はメイン電源から統合駆動回路２０とスキャン駆動部３０を駆動するための駆動電圧を生成して供給し得る。
図１では電源供給回路５０が集積回路で形成され、回路ボード４０上に取り付けられた場合を例示したが、本発明の実施形態はこれに限定されない。例えば、電源供給回路５０は統合駆動回路２０に統合形成され得る。
図４は図１の表示パネルを詳細に示す平面図である。図４では説明の便宜上、データパッド（ＤＰ１〜ＤＰｐ，ｐは２以上の整数）、フローティングパッドＦＤ１，ＦＤ２、電源パッドＰＰ１，ＰＰ２、フローティング線ＦＬ１，ＦＬ２、低電位電圧線ＶＳＳＬ、データ線Ｄ１〜Ｄｍ、第１電極２１０、および第２電極２２０のみを示した。
図４を参照すると、表示パネル１０の表示領域ＤＡにはデータ線Ｄ１〜Ｄｍ、第１電極２１０、第２電極２２０、および画素ＰＸが配置され得る。
データ線Ｄ１〜Ｄｍは、第２方向（Ｙ軸方向）に長く延び得る。データ線Ｄ１〜Ｄｍの一側は統合駆動回路２０に連結され得る。これによって、データ線Ｄ１〜Ｄｍには統合駆動回路２０のデータ電圧が印加され得る。
第１電極２１０は、第１方向（Ｘ軸方向）に所定の間隔で離隔して配置され得る。これによって、第１電極２１０はデータ線Ｄ１〜Ｄｍと重ならない。第１電極２１０のうち表示領域ＤＡの右側縁に配置された第１電極２１０は非表示領域ＮＤＡで第１フローティング線ＦＬ１に接続され得る。第１電極２１０のうち表示領域ＤＡの左側縁に配置された第１電極２１０は非表示領域ＮＤＡで第２フローティング線ＦＬ２に接続され得る。
第２電極２２０それぞれは第１方向（Ｘ軸方向）に長く延び得る。これによって、第２電極２２０はデータ線Ｄ１〜Ｄｍと重なる。また、第２電極２２０は非表示領域ＮＤＡで低電位電圧線ＶＳＳＬに連結され得る。これによって、第２電極２２０には低電位電圧線ＶＳＳＬの低電位電圧が印加され得る。
画素ＰＸそれぞれは第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は、第１電極２１０、第２電極、およびデータ線Ｄ１〜Ｄｍによりマトリックス形状に定義される領域に配置され得る。図４では画素ＰＸが３個のサブ画素を含む場合を例示したが、これに限定されず、画素ＰＸそれぞれは４個以上のサブ画素を含み得る。
画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は第１方向（Ｘ軸方向）に配置されるが、これに限定されない。すなわち、画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は第２方向（Ｙ軸方向）に配置されたり、ジグザグ形状に配置され得、その他の多様な形態に配置され得る。
第１サブ画素ＰＸ１は第１色の光を発光し、第２サブ画素ＰＸ２は第２色の光を発光し、第３サブ画素ＰＸ３は第３色の光を発光し得る。第１色は赤、第２色は緑、第３色は青であり得るが、これに限定されない。
表示パネル１０の非表示領域ＮＤＡには、データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２を含むパッド部ＰＡ、統合駆動回路２０、第１フローティング線ＦＬ１、第２フローティング線ＦＬ２、および低電位電圧線ＶＳＳＬが配置され得る。
データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２を含むパッド部ＰＡは、表示パネル１０の一側縁、例えば下側縁に配置され得る。データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２はパッド部ＰＡで第１方向（Ｘ軸方向）に並ぶように配置され得る。
データパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２上には回路ボード４０が異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を用いて付着され得る。これによって、回路ボード４０とデータパッドＤＰ１〜ＤＰｐ、フローティングパッドＦＤ１，ＦＤ２、および電源パッドＰＰ１，ＰＰ２は電気的に接続され得る。
統合駆動回路２０はリンク線ＬＬを介してデータパッドＤＰ１〜ＤＰｐに連結され得る。統合駆動回路２０はデータパッドＤＰ１〜ＤＰｐを介してデジタルビデオデータＤＡＴＡとタイミング信号の入力を受ける。統合駆動回路２０はデジタルビデオデータＤＡＴＡをアナログデータ電圧に変換して表示パネル１０のデータ線Ｄ１〜Ｄｍに供給し得る。
低電位電圧線ＶＳＳＬはパッド部ＰＡの第１電源パッドＰＰ１と第２電源パッドＰＰ２に連結され得る。低電位電圧線ＶＳＳＬは表示領域ＤＡの左側外側と右側外側の非表示領域ＮＤＡで第２方向（Ｙ軸方向）に長く延び得る。低電位電圧線ＶＳＳＬは第２電極２２０に連結され得る。これによって、電源供給回路５０の低電位電圧は回路ボード４０、第１電源パッドＰＰ１、第２電源パッドＰＰ２、および低電位電圧線ＶＳＳＬを介して第２電極２２０に印加され得る。
第１フローティング線ＦＬ１は、パッド部ＰＡの第１フローティングパッドＦＤ１に連結され得る。第１フローティング線ＦＬ１は表示領域ＤＡの左側外側と右側外側の非表示領域ＮＤＡで第２方向（Ｙ軸方向）に長く延び得る。第１フローティングパッドＦＤ１と第１フローティング線ＦＬ１はいかなる電圧も印加されないダミーパッドとダミー線であり得る。
第２フローティング線ＦＬ２はパッド部ＰＡの第２フローティングパッドＦＤ２に連結され得る。第１フローティング線ＦＬ１は表示領域ＤＡの左側外側と右側外側の非表示領域ＮＤＡで第２方向（Ｙ軸方向）に長く延び得る。第２フローティングパッドＦＤ２と第２フローティング線ＦＬ２はいかなる電圧も印加されないダミーパッドとダミー線であり得る。
一方、製造工程中に発光素子３００を整列するために画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３に電場を形成することができる。具体的には、製造工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００に誘電泳動力（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｆｏｒｃｅ）を加えることによって発光素子３００を整列させることができる。製造工程中に誘電泳動方式を用いて発光素子３００を整列するためには、第１電極２１０にグランド電圧を印加し、第２電極２２０に交流電圧を印加する。
しかし、製造工程中には薄膜トランジスタを駆動して第１電極２１０にグランド電圧を印加することが難しい。したがって、完成された表示装置１では第１電極２１０が第１方向（Ｘ軸方向）に所定の間隔で離隔して配置されるが、製造工程中の第１電極２１０は第１方向（Ｘ軸方向）に断線されず、長く延びて配置され得る。これによって、製造工程中には第１電極２１０が第１フローティング線ＦＬ１および第２フローティング線ＦＬ２と連結され得る。したがって、第１電極２１０は第１フローティング線ＦＬ１および第２フローティング線ＦＬ２を介してグランド電圧の印加を受け得る。したがって、製造工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００を整列させた後に、第１電極２１０を断線することによって、第１電極２１０が第１方向（Ｘ軸方向）に所定の間隔で離隔して配置され得る。これに対する詳しい説明は図８を参照して後述する。
一方、第１フローティング線ＦＬ１と第２フローティング線ＦＬ２は、製造工程中にグランド電圧を印加するためのラインであり、完成された表示装置ではいかなる電圧も印加されなくてもよい。または、完成された表示装置で静電気防止のために第１フローティング線ＦＬ１と第２フローティング線ＦＬ２にはグランド電圧が印加されてもよい。
図５は図４の表示領域の画素を詳細に示す平面図である。
図５を参照すると、画素ＰＸは第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３は、スキャン線Ｓｋとデータ線Ｄｊ，Ｄｊ＋１，Ｄｊ＋２，Ｄｊ＋３の交差構造によって定義される領域にマトリックス形状に配置され得る。スキャン線Ｓｋは第１方向（Ｘ軸方向）に長く延びて配置され、データ線Ｄｊ，Ｄｊ＋１，Ｄｊ＋２，Ｄｊ＋３は第１方向（Ｘ軸方向）と交差する第２方向（Ｙ軸方向）に長く延びて配置され得る。
第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、第１電極２１０、第２電極２２０、および複数の発光素子３００を含み得る。第１電極２１０と第２電極２２０は発光素子３００と電気的に接続され、発光素子３００が発光するようにそれぞれ電圧の印加を受け得る。
いずれか一つのサブ画素の第１電極２１０はそれに隣接するサブ画素の第１電極２１０と離隔して配置され得る。例えば、第１サブ画素ＰＸ１の第１電極２１０はそれに隣接する第２サブ画素ＰＸ２の第１電極２１０と離隔して配置され得る。また、第２サブ画素ＰＸ２の第１電極２１０はそれに隣接する第３サブ画素ＰＸ３の第１電極２１０と離隔して配置され得る。また、第３サブ画素ＰＸ３の第１電極２１０はそれに隣接する第１サブ画素ＰＸ１の第１電極２１０と離隔して配置され得る。
これに比べて、いずれか一つのサブ画素の第２電極２２０はそれに隣接するサブ画素の第２電極２２０と連結され得る。例えば、第１サブ画素ＰＸ１の第２電極２２０はそれに隣接する第２サブ画素ＰＸ２の第２電極２２０と連結され得る。また、第２サブ画素ＰＸ２の第２電極２２０はそれに隣接する第３サブ画素ＰＸ３の第２電極２２０と連結され得る。また、第３サブ画素ＰＸ３の第２電極２２０はそれに隣接する第１サブ画素ＰＸ１の第２電極２２０と連結され得る。
また、製造工程中に第１電極２１０と第２電極２２０は発光素子３００を整列するために、第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれで電場を形成するために活用され得る。具体的には、製造工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００に誘電泳動力を加えることによって発光素子３００を整列させ得る。製造工程中に誘電泳動（ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）方式を用いて発光素子３００を整列するためには、第１電極２１０にグランド電圧を印加し、第２電極２２０に交流電圧を印加する。この場合、電場によってキャパシタンスが形成されることによって発光素子３００に誘電泳動力を加え得る。
第１電極２１０は発光素子３００の第２導電型半導体に接続されるアノード電極であり、第２電極２２０は発光素子３００の第１導電型半導体に接続されるカソード電極であり得る。発光素子３００の第１導電型半導体はｎ型半導体層であり、第２導電型半導体はｐ型半導体層であり得る。しかし、本発明はこれに限定されず、第１電極２１０がカソード電極であり、第２電極２２０がアノード電極であり得る。
第１電極２１０は第１方向（Ｘ軸方向）に長く延びて配置される第１電極幹部２１０Ｓと第１電極幹部２１０Ｓで第２方向（Ｙ軸方向）に分枝される少なくとも一つの第１電極枝部２１０Ｂを含み得る。第２電極２２０は第１方向（Ｘ軸方向）に長く延びて配置される第２電極幹部２２０Ｓと第２電極幹部２２０Ｓで第２方向（Ｙ軸方向）に分枝される少なくとも一つの第２電極枝部２２０Ｂを含み得る。
第１電極幹部２１０Ｓは第１電極コンタクトホールＣＮＴＤを介して薄膜トランジスタ１２０に電気的に接続され得る。これによって、第１電極幹部２１０Ｓは薄膜トランジスタ１２０により所定の駆動電圧の印加を受け得る。第１電極幹部２１０Ｓが連結される薄膜トランジスタ１２０は図３に示す駆動トランジスタＤＴであり得る。
第２電極幹部２２０Ｓは第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に電気的に接続され得る。これによって、第２電極幹部２２０Ｓは低電位補助配線１６１の低電位電圧の印加を受け得る。図５では画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれで第２電極幹部２２０Ｓが第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に連結された場合を例示したが、本発明はこれに限定されない。例えば、第２電極幹部２２０Ｓは、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３のうちいずれか一つのサブ画素で第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に連結され得る。または、図４のように第２電極幹部２２０Ｓは非表示領域ＮＤＡの低電位電圧線ＶＳＳＬに連結されるので、第２電極コンタクトホールＣＮＴＳを介して低電位補助配線１６１に連結されなくてもよい。すなわち、第２電極コンタクトホールＣＮＴＳは省略することもできる。
いずれか一つのサブ画素の第１電極幹部２１０Ｓは、第１方向（Ｘ軸方向）に隣り合うサブ画素の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され得る。例えば、第１サブ画素ＰＸ１の第１電極幹部２１０Ｓは第２サブ画素ＰＸ２の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され、第２サブ画素ＰＸ２の第１電極幹部２１０Ｓは第３サブ画素ＰＸ３の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され、第３サブ画素ＰＸ３の第１電極幹部２１０Ｓは第１サブ画素ＰＸ１の第１電極幹部２１０Ｓと第１方向（Ｘ軸方向）に並ぶように配置され得る。これは製造工程中に第１電極幹部２１０Ｓが一つに連結され、発光素子３００を整列させた後に、レーザ工程によって断線したからである。
第２電極枝部２２０Ｂは第１電極枝部２１０Ｂの間に配置され得る。第１電極枝部２１０Ｂは第２電極枝部２２０Ｂを基準に対称に配置され得る。図５では画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが２個の第１電極枝部２１０Ｂを含む場合を例示したが、本発明はこれに限定されない。例えば、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは３個以上の第１電極枝部２１０Ｂを含み得る。
また、図５では画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが一つの第２電極枝部２２０Ｂを含む場合を例示したが、本発明はこれに限定されない。例えば、画素ＰＸの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが複数の第２電極枝部２２０Ｂを含む場合、第１電極枝部２１０Ｂは第２電極枝部２２０Ｂの間に配置され得る。すなわち、画素ＰＸの第１サブ画
素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれで第１電極枝部２１０Ｂ、第２電極枝部２２０Ｂ、第１電極枝部２１０Ｂ、および第２電極枝部２２０Ｂの順に第１方向（Ｘ軸方向）に配置され得る。
複数の発光素子３００は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂとの間に配置され得る。複数の発光素子３００のうち少なくともいずれか一つの発光素子３００の一端が第１電極枝部２１０Ｂと重なるように配置され、他端が第２電極枝部２２０Ｂと重なるように配置され得る。複数の発光素子３００の一端にはｐ型半導体層である第２導電型半導体が配置され、他端にはｎ型半導体層である第１導電型半導体が配置されるが、本発明はこれに限定されない。例えば、複数の発光素子３００の一端にはｎ型半導体層である第１導電型半導体が配置され、他端にはｐ型半導体層である第２導電型半導体が配置され得る。
複数の発光素子３００は第１方向（Ｘ軸方向）に実質的に並ぶように配置され得る。複数の発光素子３００は第２方向（Ｙ軸方向）に離隔するように配置され得る。この場合、複数の発光素子３００の間の離隔間隔は互いに異なってもよい。例えば、複数の発光素子３００の一部の発光素子が隣接するように配置されて一つのグループをなし、残りの発光素子３００が隣接するように配置されて他のグループをなすことができる。または、複数の発光素子３００すべてが不均一な密集度を有し得る。
第１電極枝部２１０Ｂと第２電極枝部２２０Ｂ上にはそれぞれ連結電極２６０が配置され得る。連結電極２６０は第２方向（Ｙ軸方向）に長く延びて配置され、第１方向（Ｘ軸方向）に互いに離隔して配置され得る。連結電極２６０は発光素子３００のうち少なくともいずれか一つの発光素子３００の一端部と連結され得る。連結電極２６０は第１電極２１０または第２電極２２０と連結され得る。
連結電極２６０は第１電極枝部２１０Ｂ上に配置され、発光素子３００の少なくともいずれか一つの発光素子３００の一端部と連結される第１連結電極２６１と、第２電極枝部２２０Ｂ上に配置され、発光素子３００の少なくともいずれか一つの発光素子３００の一端部と連結される第２連結電極２６２を含み得る。これによって、第１連結電極２６１は複数の発光素子３００を第１電極２１０と電気的に接続させる役割をし、第２連結電極２６２は複数の発光素子３００を第２電極２２０と電気的に接続させる役割をする。
第１連結電極２６１の第１方向（Ｘ軸方向）の幅は、第１電極枝部２１０Ｂの第１方向（Ｘ軸方向）の幅より広くてもよい。また、第２連結電極２６２の第１方向（Ｘ軸方向）の幅は第２電極枝部２２０Ｂの第１方向（Ｘ軸方向）の幅より広くてもよい。
図６は図５のＩ−Ｉ’、ＩＩ−ＩＩ’、およびＩＩＩ−ＩＩＩ’の一例を示す断面図である。
表示パネル１０は基板１１０、基板１１０上に配置された少なくとも一つの薄膜トランジスタ、薄膜トランジスタの上部に配置された電極２１０，２２０と発光素子３００を含み得る。少なくとも一つの薄膜トランジスタは第１薄膜トランジスタ１２０と第２薄膜トランジスタ１４０を含み得る。第１薄膜トランジスタ１２０は図３に示す駆動トランジスタＤＴであり、第２薄膜トランジスタ１４０は図３に示すスキャントランジスタＳＴであり得る。
第１薄膜トランジスタ１２０と第２薄膜トランジスタ１４０それぞれは活性層、ゲート電極、ソース電極およびドレイン電極を含み得る。第１電極２１０は第１薄膜トランジスタ１２０のドレイン電極と電気的に接続され得る。図面では第１電極２１０が第１薄膜トランジスタ１２０と直接連結された場合を示しているが、これに制限されない。第１電極２１０と第１薄膜トランジスタ１２０は任意の導電層を介して互いに電気的に接続され得る。
より具体的に説明すると、基板１１０は絶縁基板であり得る。基板１１０は、ガラス、石英、または高分子樹脂などの絶縁物質からなる。前記高分子物質の例としてはポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ：ＰＥＳ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ：ＰＡ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ：ＰＡＲ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ：ＰＥＩ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ：ＰＥＮ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｔｈａｌａｔｅ：ＰＥＴ）、ポリフェニレンサルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ：ＰＰＳ）、ポリアリレート（ｐｏｌｙａｌｌｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅ ｔｒｉａｃｅｔａｔｅ：ＣＡＴ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ：ＣＡＰ）またはこれらの組み合わせが挙げられる。基板１１０は、リジッド基板であり得るが、ベンディング（ｂｅｎｄｉｎｇ）、フォールディング（ｆｏｌｄｉｎｇ）、ローリング（ｒｏｌｌｉｎｇ）等が可能なフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。
基板１１０上にはバッファ層１１５が配置され得る。バッファ層１１５は不純物イオンが広がることを防止し、水分や外気の浸透を防止し、表面平坦化機能を遂行する。バッファ層１１５はシリコン窒化物、シリコン酸化物、またはシリコン酸窒化物などを含み得る。
バッファ層１１５上には半導体層が配置される。半導体層は第１薄膜トランジスタ１２０の第１活性層１２６、第２薄膜トランジスタ１４０の第２活性層１４６および補助層１６３を含み得る。半導体層は多結晶シリコン、単結晶シリコン、酸化物半導体などを含み得る。
半導体層上には第１ゲート絶縁層１７０が配置される。第１ゲート絶縁層１７０は半導体層を覆う。第１ゲート絶縁層１７０は薄膜トランジスタのゲート絶縁膜として機能し得る。第１ゲート絶縁層１７０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物などを含み得る。これらは単独または互いに組合わせて使用することができる。
第１ゲート絶縁層１７０上には第１導電層が配置される。第１導電層は第１ゲート絶縁層１７０を間に置いて第１薄膜トランジスタ１２０の第１活性層１２６上に配置された第１ゲート電極１２１、第２薄膜トランジスタ１４０の第２活性層１４６上に配置された第２ゲート電極１４１および補助層１６３上に配置された低電位補助配線１６１を含み得る。第１導電層は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。第１導電層は単一膜または多層膜であり得る。
第１導電層上には第２ゲート絶縁層１８０が配置される。第２ゲート絶縁層１８０は層間絶縁膜であり得る。第２ゲート絶縁層１８０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、ハフニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、亜鉛酸化物などの無機絶縁物質からなる。
第２ゲート絶縁層１８０上には第２導電層が配置される。第２導電層は第２ゲート絶縁層を間に置いて第１ゲート電極１２１上に配置されたキャパシタ電極１２８を含む。キャパシタ電極１２８は第１ゲート電極１２１と維持キャパシタをなし得る。
第２導電層は上述した第１導電層と同様にモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。
第２導電層上には層間絶縁層１９０が配置される。層間絶縁層１９０は層間絶縁膜であり得る。さらに、層間絶縁層１９０は表面平坦化機能を遂行し得る。層間絶縁層１９０は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅ ｅｔｈｅｒ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）等の有機絶縁物質を含み得る。
層間絶縁層１９０上には第３導電層が配置される。第３導電層は第１薄膜トランジスタ１２０の第１ドレイン電極１２３と第１ソース電極１２４、第２薄膜トランジスタ１４０の第２ドレイン電極１４３と第２ソース電極１４４、および低電位補助配線１６１の上部に配置された電源電極１６２を含む。
第１ソース電極１２４および第１ドレイン電極１２３は、それぞれ層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第１コンタクトホール１２９を介して第１活性層１２６と電気的に接続され得る。第２ソース電極１４４および第２ドレイン電極１４３はそれぞれ層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第２コンタクトホール１４９を介して第２活性層１４６と電気的に接続され得る。電源電極１６２は層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第３コンタクトホール１６９を介して低電位補助配線１６１と電気的に接続され得る。
第３導電層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。第３導電層は単一膜または多層膜であり得る。例えば、第３導電層はＴｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕなどの積層構造で形成され得る。
第３導電層上には絶縁基板層２００が配置される。絶縁基板層２００はアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）等の有機物質からなる。絶縁基板層２００の表面は平坦であり得る。
絶縁基板層２００上には複数の隔壁４１０，４２０が配置され得る。複数の隔壁４１０，４２０は各画素ＰＸ内で互いに離隔して対向するように配置され、互いに離隔する隔壁４１０，４２０、例えば第１隔壁４１０および第２隔壁４２０上にはそれぞれ第１電極２１０と第２電極２２０が配置され得る。図６では一つのサブ画素内に２個の第１隔壁４１０と一つの第２隔壁４２０が配置され、それぞれこれらを覆うように第１電極２１０と第２電極２２０が配置される場合を示している。図２ではこれらのうち一つの第１隔壁４１０と一つの第２隔壁４２０の断面図のみを示しており、これらの配置構造は図６に示していない他の第１隔壁４１０の場合にも同様に適用することができる。
ただし、隔壁４１０，４２０の数はこれに制限されない。例えば、一つの画素ＰＸ内により多くの数の隔壁４１０，４２０が配置され、より多くの数の第１電極２１０と第２電極２２０が配置されることもできる。隔壁４１０，４２０はその上に第１電極２１０が配置される少なくとも一つの第１隔壁４１０と、その上に第２電極２２０が配置される少なくとも一つの第２隔壁４２０を含むこともできる。この場合、第１隔壁４１０と第２隔壁４２０は互いに離隔して対向するように配置され、複数の隔壁が一方向に互いに交互に配置され得る。いくつかの実施形態で、二つの第１隔壁４１０が離隔して配置され、前記離隔する第１隔壁４１０の間に一つの第２隔壁４２０が配置されることもできる。
また、図６では示していないが、前述したように第１電極２１０と第２電極２２０はそれぞれ電極幹部２１０Ｓ，２２０Ｓと電極枝部２１０Ｂ，２２０Ｂを含み得る。すなわち、図６の第１隔壁４１０と第２隔壁４２０上にはそれぞれ第１電極枝部２１０Ｂと第２電極枝部２２０Ｂが配置されたものと理解することができる。
複数の隔壁４１０，４２０は実質的に同じ物質からなり一つの工程で形成され得る。この場合、隔壁４１０，４２０は一つの格子型パターンをなすこともできる。隔壁４１０，４２０はポリイミド（ＰＩ）を含み得る。
一方、図面では示していないが、複数の隔壁４１０，４２０のうち少なくとも一部は各画素ＰＸの境界に配置されてこれらを互いに区分することもできる。この場合、画素ＰＸの境界に配置される隔壁４１０，４２０上には電極２１０，２２０が配置されなくてもよい。このような隔壁も上述した第１隔壁４１０および第２隔壁４２０と共に実質的に格子型パターンに配置され得る。各画素ＰＸの境界に配置される隔壁４１０，４２０のうち少なくとも一部は表示パネル１０の電極ラインをカバーするように形成されることもできる。ただし、これに制限されず、各電極２１０，２２０が配置される第１隔壁４１０および第２隔壁４２０以外の隔壁は電極２１０，２２０を形成した後追加的な工程を行って配置されることもできる。
複数の隔壁４１０，４２０は絶縁基板層２００を基準に少なくとも一部が突出した構造を有し得る。隔壁４１０，４２０は発光素子３００が配置された平面を基準に上部に突出し得、前記突出した部分は少なくとも一部が傾斜を有し得る。傾斜を有して突出した構造の隔壁４１０，４２０はその上に配置される反射層２１１，２２１が入射される光を反射させ得る。発光素子３００で反射層２１１，２２１に向かう光は反射して表示パネル１０の外部方向、例えば、隔壁４１０，４２０の上部に伝達され得る。突出した構造の隔壁４１０，４２０はその形状が特に制限されない。図６では側面が傾斜し、上面が平坦で縁が角ばった形状である場合を示しているが、これに制限されず曲線型の突出した構造であり得る。
複数の隔壁４１０，４２０上には反射層２１１，２２１が配置され得る。
第１反射層２１１は第１隔壁４１０を覆い、一部は絶縁基板層２００を貫く第４コンタクトホール３１９＿１を介して第１薄膜トランジスタ１２０の第１ドレイン電極１２３と電気的に接続される。第２反射層２２１は第２隔壁４２０を覆い、一部は絶縁基板層２００を貫く第５コンタクトホール３１９＿２を介して電源電極１６２と電気的に接続される。
第１反射層２１１は画素ＰＸ内で第４コンタクトホール３１９＿１を介して第１薄膜トランジスタ１２０の第１ドレイン電極１２３と電気的に接続され得る。したがって、第１薄膜トランジスタ１２０は画素ＰＸと重なる領域に配置され得る。図５では第１電極幹部２１０Ｓ上に配置された第１電極コンタクトホールＣＮＴＤを介して第１薄膜トランジスタ１２０と電気的に接続される場合を示している。すなわち、第１電極コンタクトホールＣＮＴＤは第４コンタクトホール３１９＿１であり得る。
第２反射層２２１も画素ＰＸ内で第５コンタクトホール３１９＿２を介して電源電極１６２と電気的に接続され得る。図６では一画素ＰＸ内で第２反射層２２１が第５コンタクトホール３１９＿２を介して連結される場合を示している。図５では第２電極幹部２２０Ｓ上の複数の第２電極コンタクトホールＣＮＴＳを介して各画素ＰＸの第２電極２２０が低電位補助配線１６１と電気的に接続される場合を示している。すなわち、第２電極コンタクトホールＣＮＴＳは第５コンタクトホール３１９＿２であり得る。
前述したように、図５では第１電極コンタクトホールＣＮＴＤと第２電極コンタクトホールＣＮＴＳはそれぞれ第１電極幹部２１０Ｓと第２電極幹部２２０Ｓ上に配置される。そのため、図６は表示パネル１０の断面図上、第１電極２１０および第２電極２２０は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂが配置される隔壁４１０，４２０と離隔する領域でそれぞれ第４コンタクトホール３１９＿１および第５コンタクトホール３１９＿２を介して第１薄膜トランジスタ１２０または低電位補助配線１６１と電気的に接続される場合を示している。
ただし、これに制限されるものではない。例えば、図５で第２電極コンタクトホールＣＮＴＳは第２電極幹部２２０Ｓ上でも多様な位置に配置され得、場合によっては第２電極枝部２２０Ｂ上に位置することもできる。また、いくつかの実施形態では、第２反射層２２１は一画素ＰＸ以外の領域で一つの第２電極コンタクトホールＣＮＴＳまたは第５コンタクトホール３１９＿２と連結され得る。前述したように、各画素ＰＸの第２電極２２０は互いに第２電極幹部２２０Ｓを介して電気的に接続され、同じ電気信号の印加を受け得る。
いくつかの実施形態で、第２電極２２０は表示パネル１０の外側部に位置した前記非表示領域ＮＤＡで第２電極幹部２２０Ｓが一つの第２電極コンタクトホールＣＮＴＳを介して電源電極１６２と電気的に接続され得る。図５の表示パネル１０とは異なり、第２電極幹部２２０Ｓが一つのコンタクトホールを介して電源電極１６２と連結されても、第２電極幹部２２０Ｓは隣接する画素ＰＸに延びて配置され、電気的に接続されているので、各画素ＰＸの第２電極枝部２２０Ｂに同じ電気信号を印加することもできる。表示パネル１０の第２電極２２０の場合、電源電極１６２から電気信号の印加を受けるためのコンタクトホールの位置は表示パネル１０の構造によって多様である。
一方、再び図５と図６を参照すると、反射層２１１，２２１は発光素子３００から放出される光を反射させるために、反射率が高い物質を含み得る。一例として、反射層２１１，２２１は、銀（Ａｇ）、銅（Ｃｕ）等のような物質を含み得るが、これに制限されるものではない。
第１反射層２１１および第２反射層２２１上にはそれぞれ第１電極層２１２および第２電極層２２２が配置され得る。
第１電極層２１２は第１反射層２１１の真上に配置される。第１電極層２１２は第１反射層２１１と実質的に同じパターンを有し得る。第２電極層２２２は第２反射層２２１の真上に配置され、第１電極層２１２と離隔するように配置される。第２電極層２２２は第２反射層２２１と実質的に同じパターンを有し得る。
一実施形態で、電極層２１２，２２２はそれぞれ下部の反射層２１１，２２１を覆い得る。すなわち、電極層２１２，２２２は反射層２１１，２２１より大きく形成され、電極層２１２，２２２の端部の側面を覆い得る。しかし、これに制限されるものではない。
第１電極層２１２と第２電極層２２２は、それぞれ第１薄膜トランジスタ１２０または電源電極１６２と連結された第１反射層２１１と第２反射層２２１に伝達される電気信号を後述する連結電極２６１，２６２に伝達し得る。電極層２１２，２２２は透明性導電性物質を含み得る。一例として、電極層２１２，２２２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ−Ｚｉｎｃ Ｏｘｉｄｅ）等のような物質を含み得るが、これに制限されるものではない。いくつかの実施形態で、反射層２１１，２２１と電極層２１２，２２２はＩＴＯ、ＩＺＯ、ＩＴＺＯなどのような透明導電層と銀、銅のような金属層がそれぞれ一層以上積層された構造をなし得る。一例として、反射層２１１，２２１と電極層２１２，２２２は、ＩＴＯ／銀（Ａｇ）／ＩＴＯの積層構造を形成することもできる。
第１隔壁４１０上に配置される第１反射層２１１と第１電極層２１２は第１電極２１０をなす。第１電極２１０は第１隔壁４１０の両終端から延びた領域まで突出し得、そのため第１電極２１０は前記突出した領域で絶縁基板層２００と接触し得る。第２隔壁４２０上に配置される第２反射層２２１と第２電極層２２２は第２電極２２０をなす。第２電極２２０は第２隔壁４２０の両終端から延びた領域まで突出し得、そのため第２電極２２０は前記突出した領域で絶縁基板層２００と接触し得る。
第１電極２１０と第２電極２２０はそれぞれ第１隔壁４１０と第２隔壁４２０の全領域をカバーするように配置され得る。ただし、前述したように、第１電極２１０と第２電極２２０は互いに離隔して対向するように配置される。各電極が離隔する間には後述するように第１絶縁層５１０が配置され、第１絶縁層５１０上に発光素子３００が配置され得る。
また、第１反射層２１１は第１薄膜トランジスタ１２０から駆動電圧の伝達を受け得、第２反射層２２１は低電位補助配線１６１から電源電圧の伝達を受け得るので、第１電極２１０と第２電極２２０はそれぞれ駆動電圧と電源電圧の伝達を受ける。
具体的には、第１電極２１０は第１薄膜トランジスタ１２０と電気的に接続され、第２電極２２０は低電位補助配線１６１と電気的に接続され得る。そのため、第１電極２１０と第２電極２２０上に配置される第１連結電極２６１および第２連結電極２６２は前記駆動電圧と電源電圧の印加を受け得る。前記駆動電圧と電源電圧は発光素子３００に伝達され、発光素子３００に所定の電流が流れて光を放出し得る。
第１電極２１０および第２電極２２０上にはこれらを部分的に覆う第１絶縁層５１０が配置される。第１絶縁層５１０は第１電極２１０と第２電極２２０の上面を大部分覆うように配置され、第１電極２１０と第２電極２２０の一部を露出させ得る。また、第１絶縁層５１０は第１電極２１０および第２電極２２０が離隔する空間にも配置され得る。図５を基準に説明すると、第１絶縁層５１０は平面上第１電極枝部２１０Ｂおよび第２電極枝部２２０Ｂの間の空間に沿って島状または線状形状を有するように配置され得る。
図６では一つの第１電極（２１０，例えば第１電極枝部２１０Ｂ）と一つの第２電極（２２０，例えば第２電極枝部２２０Ｂ）との間の離隔する空間に第１絶縁層５１０が配置された場合を示している。ただし、前述したように第１電極２１０と第２電極２２０は複数であり得るので、第１絶縁層５１０は一つの第１電極２１０と他の第２電極２２０または一つの第２電極２２０と他の第１電極２１０との間にも配置され得る。
第１絶縁層５１０は各電極２１０，２２０上の一部領域、例えば、第１電極２１０と第２電極２２０が対向する方向に突出した領域のうち一部と重なってもよい。隔壁４１０，４２０の傾斜した側面および平坦な上面と各電極２１０，２２０が重なる領域にも第１絶縁層５１０が配置され得る。また、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに対向する各側部の反対側でもこれらを部分的に覆うように配置され得る。すなわち、第１絶縁層５１０は第１電極２１０と第２電極２２０の中心部のみを露出させるように配置され得る。
第１絶縁層５１０は発光素子３００と絶縁基板層２００との間に配置され得る。第１絶縁層５１０の下面は絶縁基板層２００に接触し、第１絶縁層５１０の上面に発光素子３００が配置され得る。そして、第１絶縁層５１０は両側面で各電極２１０，２２０と接触し、これらを電気的に相互絶縁させ得る。
一例として、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに対向する方向に突出した各端部を覆う。第１絶縁層５１０は絶縁基板層２００と下面の一部が接触し得、各電極２１０，２２０と下面の一部および側面が接触し得る。そのため、第１絶縁層５１０は各電極２１０，２２０と重なる領域を保護するとともに、これらを電気的に相互絶縁させ得る。また、発光素子３００の第１導電型半導体３１０および第２導電型半導体３２０が他の基材と直接接触することを防止して発光素子３００の損傷を防止することができる。
ただし、これに制限されず、いくつかの実施形態では第１絶縁層５１０が第１電極２１０と第２電極２２０上の領域のうち隔壁４１０，４２０の傾斜した側面と重なる領域にのみ配置されることもできる。この場合、第１絶縁層５１０の下面は隔壁４１０，４２０の傾斜した側面で終止し、隔壁４１０，４２０の傾斜した側面のうち一部上に配置される各電極２１０，２２０は露出して連結電極２６０とコンタクトされ得る。
また、第１絶縁層５１０は発光素子３００の両端部は露出するように配置され得る。そのため、連結電極２６０は前記各電極２１０，２２０の露出した上部面と発光素子３００の両端部と接触し得、連結電極２６０は第１電極２１０と第２電極２２０に印加される電気信号を発光素子３００に伝達することができる。
第１絶縁層５１０の下面は各電極２１０，２２０と接触し、これらを保護すると同時に互いに直接接触しないように絶縁させ得る。また、第１絶縁層５１０の上面は部分的に発光素子３００と接触し、発光素子３００が各電極２１０，２２０と直接接触することを防止することもできる。
図７は図６の発光素子を詳細に示す斜視図である。
図７を参照すると、発光素子３００は、複数の導電型半導体３１０，３２０、素子活性層３３０、電極物質層３７０および絶縁性物質膜３８０を含み得る。第１電極２１０および第２電極２２０から印加される電気信号は、複数の導電型半導体３１０，３２０を介して素子活性層３３０に伝達されて光を放出し得る。
具体的には、発光素子３００は、第１導電型半導体３１０、第２導電型半導体３２０、第１導電型半導体３１０と第２導電型半導体３２０との間に配置される素子活性層３３０、第２導電型半導体３２０上に配置される電極物質層３７０を含むロッド形状の半導体コアと、半導体コアの外周面を囲むように配置される絶縁性物質膜３８０を含み得る。図７の発光素子３００は半導体コアの第１導電型半導体３１０、素子活性層３３０、第２導電型半導体３２０および電極物質層３７０が長手方向に順次積層された構造を示しているが、これに制限されない。電極物質層３７０は省略され得、いくつかの実施形態では第１導電型半導体３１０および第２導電型半導体３２０の両側面のうち少なくともいずれか一つに配置されることもできる。以下では、図７の発光素子３００を例示して説明し、後述する発光素子３００に関する説明は発光素子３００が他の構造をさらに含んでも同様に適用できることは自明である。
第１導電型半導体３１０はｎ型半導体層であり得る。一例として、発光素子３００が青波長帯の光を放出する場合、第１導電型半導体３１０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料であり得る。例えば、ｎ型にドーピングされたＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第１導電型半導体３１０は、第１導電性ドーパントがドーピングされ得、一例として第１導電性ドーパントはＳｉ、Ｇｅ、Ｓｎなどであり得る。第１導電型半導体３１０の長さは１．５μｍ〜５μｍの範囲を有し得るが、これに制限されるものではない。
第２導電型半導体３２０はｐ型半導体層であり得る。一例として、発光素子３００が青波長帯の光を放出する場合、第２導電型半導体３２０は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料であり得る。例えば、ｐ型にドーピングされたＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第２導電型半導体３２０は第２導電性ドーパントがドーピングされ得、一例として第２導電性ドーパントはＭｇ、Ｚｎ、Ｃａ、Ｓｅ、Ｂａなどであり得る。第２導電型半導体３２０の長さは０．０８μｍ〜０．２５μｍの範囲を有し得るが、これに制限されるものではない。
素子活性層３３０は第１導電型半導体３１０および第２導電型半導体３２０の間に配置され、単一または多重量子井戸構造の物質を含み得る。素子活性層３３０が多重量子井戸構造の物質を含む場合、量子層（Ｑｕａｎｔｕｍ ｌａｙｅｒ）と井戸層（Ｗｅｌｌ ｌａｙｅｒ）が互いに交互に複数積層された構造であり得る。素子活性層３３０は第１導電型半導体３１０および第２導電型半導体３２０を介して印加される電気信号に応じて電子−正孔対の結合によって光を発光し得る。一例として、素子活性層３３０が青波長帯の光を放出する場合、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの物質を含み得、特に、素子活性層３３０が多重量子井戸構造で、量子層と井戸層が交互に積層された構造である場合、量子層はＡｌＧａＮまたはＡｌＩｎＧａＮ、井戸層はＧａＮまたはＡｌＧａＮなどのような物質を含み得る。ただし、これに制限されるものではなく、素子活性層３３０はバンドギャップ（Ｂａｎｄ ｇａｐ）エネルギが大きい種類の半導体物質とバンドギャップエネルギが小さい半導体物質が互いに交互に積層された構造であり得、発光する光の波長帯によって他の３族〜５族半導体物質を含み得る。そのため、素子活性層３３０が放出する光は、青波長帯の光に制限されず、場合によっては赤、緑波長帯の光を放出することもできる。素子活性層３３０の長さは０．０５μｍ〜０．２５μｍの範囲を有し得るが、これに制限さ
れるものではない。
素子活性層３３０から放出される光は発光素子３００の長さ方向の外部面だけではなく、両側面に放出されることができる。すなわち、素子活性層３３０から放出される光は一方向に方向性が制限されない。
電極物質層３７０はオーミック（ｏｈｍｉｃ）連結電極であり得る。ただし、これに制限されず、ショットキー（Ｓｃｈｏｔｔｋｙ）連結電極であり得る。電極物質層３７０は導電性がある金属を含み得る。例えば、電極物質層３７０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、金（Ａｕ）および銀（Ａｇ）のうち少なくともいずれか一つを含み得る。電極物質層３７０は同じ物質を含み得、互いに異なる物質を含むこともできる。ただし、これに制限されるものではない。
絶縁性物質膜３８０は半導体コアの外周面を囲むように配置される。具体的には、絶縁性物質膜３８０は第１導電型半導体３１０、第２導電型半導体３２０、素子活性層３３０および電極物質層３７０の外部に形成され、これらを保護する機能を遂行し得る。一例として、絶縁性物質膜３８０は前記部材の側面部を囲むように形成され、発光素子３００の長さ方向の両端部、例えば第１導電型半導体３１０および電極物質層３７０が配置された両端部には形成されない。ただし、これに制限されない。
図面では絶縁性物質膜３８０は長さ方向に延びて第１導電型半導体３１０から電極物質層３７０までカバーできるように形成された場合を示しているが、これに制限されない。絶縁性物質膜３８０は第１導電型半導体３１０、素子活性層３３０および第２導電型半導体３２０のみカバーしたり、電極物質層３７０の外面の一部のみをカバーして電極物質層３７０の一部外面が露出することもできる。
絶縁性物質膜３８０の厚さは０．５μｍ〜１．５μｍの範囲を有し得るが、これに制限されるものではない。
絶縁性物質膜３８０は第１導電型半導体３１０、第２導電型半導体３２０、素子活性層３３０および電極物質層３７０を保護する機能を遂行し得る。絶縁性物質膜３８０は、絶縁被膜３８１は絶縁特性を有する物質、例えば、シリコン酸化物（Ｓｉｌｉｃｏｎ ｏｘｉｄｅ，ＳｉＯｘ）、シリコン窒化物（Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ，ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）、窒化アルミニウム（Ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）、酸化アルミニウム（Ａｌｕｍｉｎｕｍ ｏｘｉｄｅ，Ａｌ２Ｏ３）等を含み得る。そのため素子活性層３３０が第１電極２１０または第２電極２２０と直接接触する場合に発生し得る電気的短絡を防止することができる。また、絶縁性物質膜３８０は素子活性層３３０を含んで発光素子３００の外周面を保護するので、発光効率の低下を防止することができる。
図８は一実施形態による表示装置の製造方法を示す流れ図である。図９ａないし図９ｇは一実施形態による表示装置の製造方法を説明するための表示領域の画素の平面図である。図１０ａないし図１０ｇは一実施形態による表示装置の製造方法を説明するためのＩＩ−ＩＩ’の断面図である。
以下では図８、図９ａないし図９ｇ、および図１０ａないし図１０ｇを参照して一実施形態による表示装置の製造方法を詳細に説明する。図１０ａないし図１０ｇでは説明の便宜上絶縁基板層２００の上部のみを示した。すなわち、図１０ａないし図１０ｇでは薄膜トランジスタ１２０，１４０、低電位補助配線１６１、および補助層１６３の図示を省略した。
第一に、図９ａと図１０ａを参照すると、絶縁基板層２００上に第１隔壁４１０と第２隔壁４２０を形成し、第１隔壁４１０と第２隔壁４２０上に第１電極２１０と第２電極２２０を形成し、第１電極２１０と第２電極２２０上に第１絶縁物層５１０’を形成する（図８のＳ１０１）。
具体的には、絶縁基板層２００上に第１隔壁４１０と第２隔壁４２０を形成する。第１隔壁４１０と第２隔壁４２０は互いに離隔する。第１隔壁４１０と第２隔壁４２０はポリイミド（ＰＩ）のような有機物で形成され得る。第１隔壁４１０と第２隔壁４２０はマスク工程で有機物をパターニングすることによって形成され得る。
それから、第１隔壁４１０上に第１電極２１０を形成し、第２隔壁４２０上に第２電極２２０を形成する。第１電極２１０それぞれは第１反射層２１１と第１電極層２１２を含み得、第２電極２２０それぞれは第２反射層２２１と第２電極層２２２を含み得る。第１反射層２１１と第２反射層２２１は、銀（Ａｇ）、銅（Ｃｕ）等のような物質を含み得る。第１電極層２１２と第２電極層２２２はＩＴＯ、ＩＺＯ、ＩＴＺＯなどのような透明導電層からなる。第１反射層２１１、第２反射層２２１、第１電極層２１２、および第２電極層２２２はマスク工程で金属層をパターニングすることによって形成され得る。
この時、第１電極２１０は断線されず、第１方向（Ｘ軸方向）に長く延び得る。したがって、第１サブ画素ＰＸ１の第１電極２１０はそれに隣接する第２サブ画素ＰＸ２の第１電極２１０に連結され、第２サブ画素ＰＸ２の第１電極２１０はそれに隣接する第３サブ画素ＰＸ３の第１電極２１０に連結され、第３サブ画素ＰＸ３の第１電極２１０はそれに隣接する第１サブ画素ＰＸ１の第１電極２１０に連結され得る。これによって、第１電極２１０は図４のように非表示領域ＮＤＡの第１フローティング線ＦＬ１と第２フローティング線ＦＬ２に連結され得る。したがって、後述する発光素子３００の整列工程で第１電極２１０は非表示領域ＮＤＡの第１フローティング線ＦＬ１と第２フローティング線ＦＬ２を介してグランド電圧の印加を受け得る。
それから、第１電極２１０と第２電極２２０を覆う第１絶縁物層５１０’を形成する。第１絶縁物層５１０’は無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。第１絶縁物層５１０’は後述する段階で発光素子３００を整列した後パターニングされることによって第１絶縁層５１０に形成され得る。
第二に、図９ｂと図１０ｂを参照すると、第１絶縁物層５１０’上に発光素子３００を含む塗布性溶液Ｓを画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれに塗布する。（図８のＳ１０２）
発光素子３００は図９ｂおよび図１０ｂのように塗布性溶液Ｓ内には無秩序にランダムに配置され得る。
塗布性溶液Ｓを塗布する方法は、インクジェットプリンティング法（Ｉｎｋｊｅｔ ｐｒｉｎｔｉｎｇ）、インクジェット注入法（Ｉｎｋｊｅｔ ｉｎｊｅｃｔｉｏｎ）、スロット−ダイコート法（Ｓｌｏｔ ｄｙｅ ｃｏａｔｉｎｇ）、スロット−ダイプリンティング法（Ｓｌｏｔ ｄｙｅ ｐｒｉｎｔｉｎｇ）等多様な工程を用いて行われ得、本発明はこれに限定されない。
第三に、図９ｃと図１０ｃを参照すると、互いに隣接する第１電極２１０と第２電極２２０の間に電場Ｅを形成して発光素子３００を整列する（図８のＳ１０３）。
具体的には、第１電極２１０は断線されず、第１フローティング線ＦＬ１と第２フローティング線ＦＬ２と連結されるので、第１電極２１０は第１フローティング線ＦＬ１と第２フローティング線ＦＬ２を介してグランド電圧の印加を受け得る。第２電極２２０は図４のように低電位電圧線ＶＳＳＬに連結されるので、低電位電圧線ＶＳＳＬを介して交流電圧の印加を受け得る。第１電極２１０にグランド電圧が印加され、第２電極２２０に交流電圧が印加される場合、第１電極２１０と第２電極２２０の間に電場Ｅが形成される。この場合、発光素子３００は電場Ｅによって誘電泳動力（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ Ｆｏｒｃｅ）を受けることによって図１０ｃのように第１電極２１０と第２電極２２０の間で第１方向（Ｘ軸方向）に並ぶように整列され得る。発光素子３００の整列方法に関する詳しい説明は図１３を参照して後述する。
一方、互いに隣接する第１電極２１０と第２電極２２０の間に電場Ｅを形成して発光素子３００を整列した後、発光素子３００を含む塗布性溶液Ｓを乾燥し得る。塗布性溶液Ｓが乾燥されるとき、塗布性溶液Ｓの溶液分子が全領域で均一に揮発されず任意の領域で先に揮発される場合、塗布性溶液Ｓ内で流体力（Ｈｙｄｒｏｄｙｎａｍｉｃ Ｆｏｒｃｅ）が発生し得る。この場合、流体力によって発光素子３００の位置を移動させ得る。したがって、塗布性溶液Ｓの乾燥工程は発光素子３００の整列が維持される状態行われることが好ましい。
第四に、図９ｄと図１０ｄを参照すると、発光素子３００を第１電極２１０と第２電極２２０の間に整列した後、塗布性溶液Ｓを揮発させて除去する（図８のＳ１０４）。
それから、発光素子３００上に第２絶縁層５３０を形成し得る。第２絶縁層５３０は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。
第五に、図９ｅと図１０ｅを参照すると、第１電極２１０と発光素子３００の第１導電型半導体を連結する第１連結電極２６１を形成する（図８のＳ１０５）。
具体的には、第１絶縁物層５１０’を部分的にエッチングして第１絶縁層５１０を形成する。第１絶縁層５１０は第１電極２１０の第１電極層２１２と第２電極２２０の第２電極層２２２を露出させるように形成され得る。
それから、第１隔壁４１０と重なる第１絶縁層５１０上に第１連結電極２６１を形成する。第１連結電極２６１それぞれは第１絶縁層５１０により覆われず露出した第１電極２１０の第１電極層２１２と接続され得る。また、第１連結電極２６１それぞれは発光素子３００の一端に接続され得る。これによって、第１連結電極２６１それぞれは発光素子３００の一端の第１導電型半導体に接続され得る。
それから、第１連結電極２６１と第２絶縁層５３０を覆う第３絶縁層５４０を形成し得る。第３絶縁層５４０は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。
第六に、図９ｆと図１０ｆを参照すると、第２電極２２０と発光素子３００の第２導電型半導体を連結する第２連結電極２６２を形成する（図８のＳ１０６）。
具体的には、第２隔壁４２０と重なる第１絶縁層５１０上に第２連結電極２６２を形成する。第２連結電極２６２それぞれは第１絶縁層５１０により覆われず露出した第２電極２２０の第２電極層２２２と接続され得る。また、第２連結電極２６２それぞれは発光素子３００の他端に接続され得る。これによって、第２連結電極２６２それぞれは発光素子３００の他端の第２導電型半導体に接続され得る。
それから、第２連結電極２６２と第３絶縁層５４０を覆う第４絶縁層５５０を形成し得る。第４絶縁層５５０は、無機膜、例えばシリコンナイトライド層、シリコンオキシナイトライド層、シリコンオキシド層、チタンオキシド層、またはアルミニウムオキシド層で形成され得る。
第七に、図９ｇと図１０ｇを参照すると、互いに連結された第１電極２１０を断線する（図８のＳ１０７）。
具体的には、図９ａないし図９ｆと図１０ａないし図１０ｆの製造工程中には誘電泳動方式を用いて第１電極２１０と第２電極２２０の間に形成された電場によって発光素子３００を整列する。このために、第１電極２１０は非表示領域ＮＤＡに形成された第１フローティング線ＦＬ１と第２フローティング線ＦＬ２に連結されてグランド電圧の供給を受けなければならない。したがって、第１電極２１０は断線されず第１方向（Ｘ軸方向）に長く延び得る。
しかし、画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれの第１電極２１０は、第１電極コンタクトホールＣＮＴＤを介して薄膜トランジスタ１２０に電気的に接続されて薄膜トランジスタ１２０により所定の駆動電圧の印加を受ける。したがって、画素ＰＸそれぞれの第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３の駆動のためには第１電極２１０は互いに連結されてはならない。これによって、図９ａないし図９ｆと図１０ａないし図１０ｆの製造工程を完了した後、第１電極２１０が第１方向（Ｘ軸方向）に所定の間隔で離隔して配置されるように断線され得る。
画素ＰＸそれぞれの第１サブ画素ＰＸ１の第１電極２１０は、それに隣接する第２サブ画素ＰＸ２の第１電極２１０と断線され、第２サブ画素ＰＸ２の第１電極２１０はそれに隣接する第３サブ画素ＰＸ３の第１電極２１０と断線され、第３サブ画素ＰＸ３の第１電極２１０はそれに隣接する第１サブ画素ＰＸ１の第１電極２１０と断線され得る。また、第１電極２１０は、データ線Ｄｍ，Ｄｍ＋１，Ｄｍ＋２，Ｄｍ＋３と重ならないように断線され得る。第１電極２１０はレーザ工程によって断線され得る。
図８に示す実施形態によれば、表示パネル１０の製造工程で第１電極２１０と第２電極２２０の間に磁場を形成することによって、発光素子３００を第１電極２１０と第２電極２２０との間で第１方向（Ｘ軸方向）に整列され得る。
一方、第１電極２１０がアノード電極であり、第２電極２２０がカソード電極である場合、発光素子３００の第１導電型半導体ｐが第１電極２１０に電気的に接続され、第２導電型半導体ｎが第２電極２２０に電気的に接続された場合のみ発光素子３００に電流が流れ得る。すなわち、発光素子３００は第１導電型半導体ｐが第１電極２１０に隣接するように配置され、第２導電型半導体ｎが第２電極２２０に隣接するように配置される正方向整列の場合に発光することができる。発光素子３００は第１導電型半導体ｐが第２電極２２０に隣接するように配置され、第２導電型半導体ｎが第１電極２１０に隣接するように配置される逆方向整列の場合には発光できない。
しかし、図１１のように第２電極２２０に高周波数の正弦波を有する交流電圧を印加する場合、一部の発光素子３００、例えば、第１、第３、第５、第６、および第８発光素子ＬＤ１，ＬＤ３，ＬＤ５，ＬＤ６，ＬＤ８が正方向整列し、残りの発光素子３００、例えば、第２、第４、第７、第９、および第１０発光素子ＬＤ２，ＬＤ４，ＬＤ７，ＬＤ９，ＬＤ１０が逆方向整列する。この場合、図１２のように第１、第３、第５、第６、および第８発光素子ＬＤ１，ＬＤ３，ＬＤ５，ＬＤ６，ＬＤ８のみが発光し、第２、第４、第７、第９、および第１０発光素子ＬＤ２，ＬＤ４，ＬＤ７，ＬＤ９，ＬＤ１０は発光できない。したがって、サブ画素の輝度が低くなる。したがって、発光素子３００の整列正確度を高めることができる方法が求められる。
以下では、図１３を参照して整列正確度を高める発光素子３００の整列方法を詳細に説明する。
図１３は一実施形態による発光素子の整列方法を示す流れ図である。図１３には図８のＳ１０３段階で発光素子３００の整列正確度を高める方法が示されている。
図１３を参照すると、第一に、非対称波形を有する第１交流電圧を第２電極２２０に印加し、グランド電圧を第１電極２１０に印加する（図１３のＳ２０１）。
図１７ａ、および図１９ａないし図１９ｎのように非対称波形を有する第１交流電圧を第２電極２２０に印加し、グランド電圧を第１電極２１０に印加する場合、発光素子３００は図１４のように第１電極２１０に偏向するように配置され得る。非対称波形を有する第１交流電圧に対する詳しい説明は図１７ａおよび図１９ａないし図１９ｎを参照して後述する。
発光素子３００は図１４のように第１電極２１０に偏向する場合、発光素子３００の第１導電型半導体ｐは第１電極枝部２１０Ｂと重なるが、第２導電型半導体ｎは第２電極枝部２２０Ｂと重ならない。また、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置され得る。以下では、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置されることについて詳細に説明する。
具体的には、発光素子３００が図１５のようにｐ型にドーピングされたＧａＮからなる第１導電型半導体ｐとｎ型にドーピングされたＧａＮからなる第２導電型半導体ｎを含む場合、正孔が豊富なｐ型にドーピングされたＧａＮの正孔はｎ型にドーピングされたＧａＮに移動し、電子が豊富なｎ型にドーピングされたＧａＮの電子はｐ型にドーピングされたＧａＮに移動する。これによって、ｐ型にドーピングされたＧａＮでｎ型にドーピングされたＧａＮ方向に永久的な双極子モーメント（ｐｅｍａｎｅｎｔ ｄｉｐｏｌｅ ｍｏｍｅｎｔ）が生成され得る。すなわち、発光素子３００は長手方向に極性を有する粒子と定義することができる。
一方、図１０ｃのように第１電極と第２電極の間に電場が形成された場合、第１電極２１０、第２電極２２０、および塗布性溶液Ｓの等価回路図は図１６のように示すことができる。この場合、第２電極２２０に印加される交流電圧Ｖ（ｔ）は数式１のように定義することができる。
Figure 2022501645
数式１において、Ｖ（ｔ）は第２電極２２０に印加される交流電圧、Ｒは塗布性溶液Ｓの抵抗、ｉ（ｔ）は塗布性溶液Ｓを介して流れる電流、ｑ（ｔ）は第１絶縁物層５１０’に誘導された電荷を示す。数式１のＣ１は数式２のように定義することができる。
Figure 2022501645
数式２において、εｄは第１絶縁物層５１０’の相対誘電率（ｒｅｌａｔｉｖｅ ｐｅｒｍｉｔｔｉｖｉｔｙ）、εｏは真空での誘電率、ｄ１は第１絶縁物層５１０’の厚さを示す。
数式１において、ｉ（ｔ）＝ｄｑ（ｔ）／ｄｔを置き換えた後整理すると数式３が導き出される。
Figure 2022501645
数式３から電場を計算すると数式４が導き出される。
Figure 2022501645
図１７ａに示す非対称波形、すなわちのこぎり形状の波形を数式４に代入して導き出された電場は、図１７ｂのようにのこぎり形状の波形と相異する波形を有する。この場合、電場は図１７ｂのように正極性の面積と負極性の面積の合計が０にならない非対称電場が形成され得る。すなわち、第１交流電圧によって生成される電場は図１７ｂのように負極性が優勢な非対称電場であり得る。図１７ｂでは第１交流電圧によって生成される電場が負極性が優勢な非対称電場である場合を例示したが、本発明はこれに限定されない。すなわち、第１交流電圧によって生成される電場は正極性に優勢な非対称電場であり得る。
非対称電場は図１５を参照して説明した発光素子３００の永久的な双極子モーメントに影響を与える。したがって、非対称電場によって、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置され得る。
一方、第１交流電圧の周波数は、１ｈｚ〜１ｋｈｚであり得、好ましくは１０ｈｚ〜５００ｈｚであり得る。第１交流電圧の周波数が１ｋｈｚを超える場合、第１交流電圧の周期が短くなるので、図１７ａのように非対称波形の第１交流電圧を印加しても、図１７ｂのように非対称電場が形成され難い。
第二に、対称波形を有する第２交流電圧を第２電極２２０に印加し、グランド電圧を第１電極２１０に印加する。（図１３のＳ２０２）
非対称波形の第１交流電圧を第２電極２２０に印加する場合、図１４のように発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置されるが、発光素子３００が第１電極２１０に偏向し得る。しかし、この場合、発光素子３００の第２導電型半導体ｎは第２電極枝部２２０Ｂと離隔し、これによって後述する第２連結電極２６２を形成する工程で第２連結電極２６２と連結されない。したがって、発光素子３００の第２導電型半導体ｎを第２電極枝部２２０Ｂに安定的に連結するために、発光素子３００を第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に整列させる必要がある。
対称波形を有する第２交流電圧を第２電極２２０に印加する場合、第１電極２１０と第２電極２２０の間に形成された電場は正極性の面積と負極性の面積の合計が０になる対称電場であり得る。この場合、発光素子３００は、これ以上第１電極２１０に偏向せず、第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に整列される。これによって、発光素子３００の第２導電型半導体ｎが第２電極枝部２２０Ｂに電気的に接続され得る。
一方、第２交流電圧の周波数は第１交流電圧の周波数より高いことが好ましい。例えば、第２交流電圧の周波数は１ｋｈｚ〜１００ｋｈｚであり得、好ましくは１０ｋｈｚ〜１００ｋｈｚであり得る。第２交流電圧の周波数が高まるほど第１電極２１０と第２電極２２０の間に形成された電場も大きくなり、これによって発光素子３００は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に安定的に整列される。
図１３に示す実施形態によれば、非対称波形の第１交流電圧を第２電極２２０に印加することによって非対称磁場を形成できるので、発光素子３００の第１導電型半導体ｐが第１電極２１０側に配置されるように発光素子３００を第１電極２１０に偏向させることができる。それから、対称波形の第２交流電圧を第２電極２２０に印加することによって対称磁場を形成できるので、第１電極２１０に偏向した発光素子３００を第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の中央に整列し得る。したがって、発光素子の整列正確度を高めることができる。
一方、図１３に示す実施形態で、対称波形の第２交流電圧を第２電極２２０に印加する段階（Ｓ２０２）は省略することができる。この場合、図１４のように発光素子３００が第１電極２１０に偏向され得るが、第１電極２１０が偏向するだけ第２連結電極２６２を第１電極枝部２１０Ｂ側に移動して形成する場合、発光素子３００の第２導電型半導体ｎが第２連結電極２６２と連結され得る。
図１９ａないし図１９ｎは非対称波形の第１交流電圧の例を示す波形図である。
図１９ａないし図１９ｎにおいて、ｘ軸は時間を示し、ｙ軸は電圧レベルを示す。図１９ａないし図１９ｎでは第１交流電圧が最大レベル電圧ＨＶを有し、最小レベル電圧ＬＶを有する場合を例示した。この時、最大レベル電圧ＨＶは２０Ｖであり、最小レベル電圧ＬＶは−２０Ｖであり得るが、本発明はこれに限定されない。
図１９ａないし図１９ｎのように、非対称波形の第１交流電圧は第１交流電圧の正極性領域の電圧波形と負極性領域の電圧波形が左右非対称である波形を示す。図１９ａないし図１９ｎにおいて、第１交流電圧の正極性領域は第１交流電圧が０Ｖ以上である領域を示し、第１交流電圧の負極性領域は第１交流電圧が０Ｖより低い領域を示す。
図１９ａのように第１交流電圧は１周期Ｔ１１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第１直線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。図１９ａに示す第１交流電圧の波形はのこぎり波形と呼ばれる。
図１９ｂのように第１交流電圧は１周期Ｔ１２で最小レベル電圧ＬＶから最大レベル電圧ＨＶに第２直線傾きを有して上昇してから最大レベル電圧ＨＶから最小レベル電圧ＬＶにすぐに下降する波形を有し得る。図１９ｂに示す第１交流電圧の波形はランプ波形と呼ばれる。
図１９ｃのように第１交流電圧は１周期Ｔ１３の第１期間Ｔ１３１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第３直線傾きを有して最小レベル電圧ＬＶに下降し、第２期間Ｔ１３２で最小レベル電圧ＬＶを維持する波形を有し得る。
図１９ｄのように、第１交流電圧は１周期Ｔ１４の第１期間Ｔ１４１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第４直線傾きを有して最小レベル電圧ＬＶに下降し、第２期間Ｔ１４２で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第４直線傾きの絶対値より小さい絶対値の第５直線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。この場合、第１期間Ｔ１４１は第２期間Ｔ１４２より短い。
図１９ｅのように、第１交流電圧は１周期Ｔ１５で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第１曲線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。第１曲線傾きの絶対値は最大レベル電圧ＨＶから最小レベル電圧ＬＶに行くほど減少し得る。
図１９ｆのように、第１交流電圧は１周期Ｔ１６で最小レベル電圧ＬＶから最大レベル電圧ＨＶに第２曲線傾きを有して上昇してから最大レベル電圧ＨＶから最小レベル電圧ＬＶにすぐに下降する波形を有し得る。第２曲線傾きの絶対値は最小レベル電圧ＬＶから最大レベル電圧ＨＶに行くほど増加し得る。
図１９ｇのように、第１交流電圧は１周期Ｔ１７の第１期間Ｔ１７１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第３曲線傾きを有して最小レベル電圧ＬＶに下降し、第２期間Ｔ１７２で最小レベル電圧ＬＶを維持する波形を有し得る。第３曲線傾きの絶対値は最大レベル電圧ＨＶから最小レベル電圧ＬＶに行くほど減少し得る。
図１９ｈのように、第１交流電圧は１周期Ｔ１８で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第４曲線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。第４曲線傾きの絶対値は最大レベル電圧ＨＶから最小レベル電圧ＬＶに行くほど大きくなる。
図１９ｉのように、第１交流電圧は１周期Ｔ１９で最小レベル電圧ＬＶから最大レベル電圧ＨＶに第５曲線傾きを有して上昇してから最大レベル電圧ＨＶから最小レベル電圧ＬＶにすぐに下降する波形を有し得る。第５曲線傾きの絶対値は最小レベル電圧ＬＶから最大レベル電圧ＨＶに行くほど減少し得る。
図１９ｊのように、第１交流電圧は１周期Ｔ３１の第１期間Ｔ３１１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第６曲線傾きを有して最小レベル電圧ＬＶに下降し、第２期間Ｔ３２２で最小レベル電圧ＬＶを維持する波形を有し得る。第６曲線傾きの絶対値は最大レベル電圧ＨＶから最小レベル電圧ＬＶに行くほど大きくなる。
図１９ｋのように、第１交流電圧は１周期Ｔ３２の第１期間Ｔ３２１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇してから第６直線傾きを有して最小レベル電圧ＬＶに下降し、第２期間Ｔ３２２で最小レベル電圧ＬＶから０Ｖにすぐに上昇してから第６直線傾きの絶対値より小さい絶対値の第７直線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。この場合、第１期間Ｔ３２１は第２期間Ｔ３２２より短い。
図１９ｌのように、第１交流電圧は１周期Ｔ３３の第１期間Ｔ３３１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇した後最大レベル電圧ＨＶを維持し、第２期間Ｔ３３２で第８直線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。
図１９ｍのように第１交流電圧は１周期Ｔ３４の第１期間Ｔ３４１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇した後最大レベル電圧ＨＶを維持し、第２期間Ｔ３４２で第７曲線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。第７曲線傾きの絶対値は最大レベル電圧ＨＶから最小レベル電圧ＬＶに行くほど小さくなる。
図１９ｎのように、第１交流電圧は１周期Ｔ３５の第１期間Ｔ３５１で最小レベル電圧ＬＶから最大レベル電圧ＨＶにすぐに上昇した後最大レベル電圧ＨＶを維持し、第２期間Ｔ３５２で第８曲線傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。第８曲線傾きの絶対値は最大レベル電圧ＨＶから最小レベル電圧ＬＶに行くほど大きくなる。
以上で調べたように、非対称波形の第１交流電圧は、最小レベル電圧ＬＶから最大レベル電圧ＨＶに上昇した後直線または曲線の傾きを有して最小レベル電圧ＬＶに下降する波形を有し得る。また、非対称波形の第１交流電圧は第１交流最小レベル電圧ＬＶから最大レベル電圧ＨＶに直線または曲線の傾きを有して上昇した後最小レベル電圧ＬＶに下降する波形を有し得る。この時、最小レベル電圧ＬＶから最大レベル電圧ＨＶに上昇した後維持する期間または最小レベル電圧ＬＶに下降した後維持する期間を含み得る。
一実施形態による非対称波形の第１交流電圧は図１９ａないし図１９ｎに示す例に限定されない。
図２０ａないし図２０ｃは高周波数の第２交流電圧の例を示す波形図である。
図２０ａないし図２０ｃにおいて、ｘ軸は時間を示し、ｙ軸は電圧レベルを示す。図２０ａないし図２０ｃでは第１交流電圧が最大レベル電圧ＨＶを有し、最小レベル電圧ＬＶを有する場合を例示した。この時、最大レベル電圧ＨＶは２０Ｖであり、最小レベル電圧ＬＶは−２０Ｖであり得るが、本発明はこれに限定されない。
図２０ａないし図２０ｃのように対称波形の第２交流電圧は、第２交流電圧の正極性領域の電圧波形と負極性領域の電圧波形が左右対称である波形を示す。図２０ａないし図２０ｃにおいて、第２交流電圧の正極性領域は第２交流電圧が０Ｖ以上である領域を示し、第２交流電圧の負極性領域は第２交流電圧が０Ｖより低い領域を示す。
第２交流電圧は図２０ａのように正弦波形（またはサイン波形）、図２０ｂのように三角波形、図２０ｃのように矩形波形を有し得る。
一実施形態による対称波形の第２交流電圧は図２０ａないし図２０ｃに示す例に限定されない。
以上、添付する図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。

Claims (20)

  1. 第１電極にグラウンド電圧を印加し、前記第１電極と離隔する第２電極に第１交流電圧を印加する段階と、
    前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する段階とを含み、
    前記第１交流電圧は、非対称波形を有する、発光素子の整列方法。
  2. 前記第１交流電圧の正極性領域の電圧波形と負極性領域の電圧波形は、左右非対称である、請求項１に記載の発光素子の整列方法。
  3. 前記第１交流電圧は、のこぎり波形またはランプ波形を有する、請求項１に記載の発光素子の整列方法。
  4. 前記第２交流電圧は、対称波形を有する、請求項１に記載の発光素子の整列方法。
  5. 前記第２交流電圧の正極性領域の電圧波形と負極性領域の電圧波形は、左右対称である、請求項４に記載の発光素子の整列方法。
  6. 前記第２交流電圧は、正弦波形、矩形波形、または三角波形を有する、請求項４に記載の発光素子の整列方法。
  7. 前記第１交流電圧の駆動周波数は、前記第２交流電圧の駆動周波数より低い、請求項４に記載の発光素子の整列方法。
  8. 前記第１交流電圧の駆動周波数は、１ｈｚ〜１ｋｈｚである、請求項７に記載の発光素子の整列方法。
  9. 前記第２交流電圧の駆動周波数は、１ｋｈｚ〜１００ｋｈｚである、請求項７に記載の発光素子の整列方法。
  10. 前記第１電極にグラウンド電圧を印加し、前記第１電極と離隔する第２電極に第１交流電圧を印加する場合、前記第１電極と前記第２電極によって形成された電場は正極性または負極性のうちいずれか一つの極性が優勢な非対称電場である、請求項１に記載の発光素子の整列方法。
  11. 前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する場合、前記第１電極と前記第２電極によって形成された電場は対称電場である、請求項１に記載の発光素子の整列方法。
  12. 基板上に隔壁、第１電極、および第２電極を形成する段階と、
    発光素子を含む塗布性溶液をサブ画素に塗布する段階と、
    前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階と、
    前記塗布性溶液を揮発させて除去する段階と、
    前記第１電極と前記発光素子の一端を連結する第１連結電極を形成する段階と、
    前記第２電極と前記発光素子の他端を連結する第２連結電極を形成する段階とを含み、
    前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階は、
    前記第１電極にグラウンド電圧を印加し、前記第２電極に非対称波形を有する第１交流電圧を印加する段階を含む、表示装置の製造方法。
  13. 前記第１電極にグラウンド電圧を印加し、前記第２電極に第１交流電圧を印加する場合、前記発光素子が前記第１電極に偏向する、請求項１２に記載の表示装置の製造方法。
  14. 前記発光素子それぞれは、
    前記発光素子それぞれの他端に配置された第１導電型半導体と、
    前記発光素子それぞれの一端に配置された第２導電型半導体とを含み、
    前記第１導電型半導体が前記第２電極に近く配置され、第２導電型半導体が前記第１電極に近く配置される、請求項１２に記載の表示装置の製造方法。
  15. 前記第１導電型半導体はｎ型半導体層であり、前記第２導電型半導体はｐ型半導体層である、請求項１４に記載の表示装置の製造方法。
  16. 前記第１電極と前記第２電極の間に電場を形成して前記発光素子を整列する段階は、
    前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する段階をさらに含む、請求項１２に記載の表示装置の製造方法。
  17. 前記第１電極にグラウンド電圧を印加し、前記第２電極に第２交流電圧を印加する場合、前記発光素子が前記第１電極と前記第２電極の間の中央に整列する、請求項１６に記載の表示装置の製造方法。
  18. 前記第２交流電圧は、対称波形を有する、請求項１６に記載の表示装置の製造方法。
  19. 前記第１交流電圧の駆動周波数は、前記第２交流電圧の駆動周波数より低い、請求項１６に記載の表示装置の製造方法。
  20. 前記第２連結電極を形成した後に前記第１電極を断線してサブ画素ごとに第１電極を形成する段階をさらに含む、請求項１２に記載の表示装置の製造方法。
JP2021515628A 2018-09-21 2019-06-10 発光素子の整列方法とそれを用いた表示装置の製造方法 Active JP7314255B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0114341 2018-09-21
KR1020180114341A KR102559818B1 (ko) 2018-09-21 2018-09-21 발광 소자의 정렬 방법과 이를 이용한 표시 장치의 제조 방법
PCT/KR2019/006948 WO2020060006A1 (ko) 2018-09-21 2019-06-10 발광 소자의 정렬 방법과 이를 이용한 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
JP2022501645A true JP2022501645A (ja) 2022-01-06
JP7314255B2 JP7314255B2 (ja) 2023-07-25

Family

ID=69887341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021515628A Active JP7314255B2 (ja) 2018-09-21 2019-06-10 発光素子の整列方法とそれを用いた表示装置の製造方法

Country Status (6)

Country Link
US (1) US20210273131A1 (ja)
EP (1) EP3855418B1 (ja)
JP (1) JP7314255B2 (ja)
KR (1) KR102559818B1 (ja)
CN (1) CN112740314A (ja)
WO (1) WO2020060006A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210054117A (ko) * 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210130889A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 발광 소자 잉크 및 표시 장치의 제조 방법
KR20210132786A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
US20230223383A1 (en) * 2020-06-01 2023-07-13 Lg Electronics Inc. Display device manufacturing substrate, and method for manufacturing display device by using same
KR20220005666A (ko) * 2020-07-06 2022-01-14 삼성디스플레이 주식회사 소자 정렬 챔버 및 이를 이용한 표시 장치의 제조 방법
KR20220017024A (ko) * 2020-08-03 2022-02-11 삼성디스플레이 주식회사 발광 소자 잉크 및 표시 장치의 제조 방법
KR20220145969A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 타일형 표시 장치
KR20230128188A (ko) * 2022-02-25 2023-09-04 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192722A (ja) * 2010-03-12 2011-09-29 Sharp Corp 発光装置の製造方法
JP2011205060A (ja) * 2010-03-05 2011-10-13 Sharp Corp 発光装置の製造方法
JP2012004535A (ja) * 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
KR101782889B1 (ko) * 2016-07-21 2017-09-28 피에스아이 주식회사 휘도가 향상된 풀-컬러 led 디스플레이 및 그 제조방법
US20170358563A1 (en) * 2016-06-14 2017-12-14 Samsung Display Co., Ltd. Pixel structure, display device including the pixel structure, and method of manufacturing the pixel structure
US20180012876A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110058126A1 (en) * 2008-02-14 2011-03-10 Yasunobu Okada Semiconductor element, method of manufacturing fine structure arranging substrate, and display element
US8830411B2 (en) * 2009-01-16 2014-09-09 Samsung Display Co., Ltd. Array substrate and method of manufacturing the same
WO2011111516A1 (ja) * 2010-03-12 2011-09-15 シャープ株式会社 発光装置の製造方法、発光装置、照明装置、バックライト、液晶パネル、表示装置、表示装置の製造方法、表示装置の駆動方法および液晶表示装置
US10141285B2 (en) * 2013-09-19 2018-11-27 Palo Alto Research Center Incorporated Externally induced charge patterning using rectifying devices
WO2016084671A1 (ja) 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR101730927B1 (ko) * 2016-07-21 2017-04-27 피에스아이 주식회사 휘도가 향상된 초소형 led 전극어셈블리 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205060A (ja) * 2010-03-05 2011-10-13 Sharp Corp 発光装置の製造方法
JP2011192722A (ja) * 2010-03-12 2011-09-29 Sharp Corp 発光装置の製造方法
JP2012004535A (ja) * 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
US20170358563A1 (en) * 2016-06-14 2017-12-14 Samsung Display Co., Ltd. Pixel structure, display device including the pixel structure, and method of manufacturing the pixel structure
US20180012876A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure
KR101782889B1 (ko) * 2016-07-21 2017-09-28 피에스아이 주식회사 휘도가 향상된 풀-컬러 led 디스플레이 및 그 제조방법

Also Published As

Publication number Publication date
JP7314255B2 (ja) 2023-07-25
KR102559818B1 (ko) 2023-07-26
US20210273131A1 (en) 2021-09-02
KR20200034898A (ko) 2020-04-01
EP3855418A1 (en) 2021-07-28
WO2020060006A1 (ko) 2020-03-26
EP3855418A4 (en) 2022-09-21
EP3855418B1 (en) 2024-03-27
CN112740314A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
JP7314255B2 (ja) 発光素子の整列方法とそれを用いた表示装置の製造方法
US9825067B2 (en) Display device using semiconductor light emitting device
US9799634B2 (en) Display device using semiconductor light emitting device
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US10446529B2 (en) Display device using semiconductor light emitting device
US9082947B2 (en) Display device using semiconductor light emitting device
JP7391949B2 (ja) 表示装置およびその製造方法
CN105789244B (zh) 有机发光显示面板及其制造方法
KR102385091B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102316326B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
CN107210292A (zh) 使用半导体发光器件的显示装置及其制造方法
KR20210124564A (ko) 표시 장치
EP3993050A1 (en) Display apparatus using semiconductor light emitting device
KR20210077086A (ko) 표시 장치
US20230155059A1 (en) Display device
US20210167177A1 (en) Display device using semiconductor light emitting diode and method for manufacturing the same
KR20210043771A (ko) 표시 장치와 그의 제조 방법
EP4047660A1 (en) Display device
US20230026527A1 (en) Light-emitting element, display apparatus, and manufacturing method therefor
KR20220007756A (ko) 표시 장치와 그의 제조 방법
KR20210157928A (ko) 표시 장치
CN219811518U (zh) 显示装置
US20230275200A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
KR20230085101A (ko) 화소용 반도체 발광소자와 이의 제조방법 및 이를 포함하는 디스플레이 장치
KR20230085100A (ko) 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R150 Certificate of patent or registration of utility model

Ref document number: 7314255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150