JP7391949B2 - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP7391949B2
JP7391949B2 JP2021515222A JP2021515222A JP7391949B2 JP 7391949 B2 JP7391949 B2 JP 7391949B2 JP 2021515222 A JP2021515222 A JP 2021515222A JP 2021515222 A JP2021515222 A JP 2021515222A JP 7391949 B2 JP7391949 B2 JP 7391949B2
Authority
JP
Japan
Prior art keywords
wiring
alignment
electrode
trunk
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021515222A
Other languages
English (en)
Other versions
JP2022501640A (ja
Inventor
ウォンホ イ
ヨハン イ
ジョンヒョク カン
ジンオ カク
ヒョンドク イム
ヒョン ミン チョ
ウォンキュ キム
クンキュ ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022501640A publication Critical patent/JP2022501640A/ja
Application granted granted Critical
Publication of JP7391949B2 publication Critical patent/JP7391949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Description

本発明は表示装置およびその製造方法に関する。
表示装置は、マルチメディアの発達と共にその重要性が増大している。それに応じて有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ，ＯＬＥＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）等のような様々な種類の表示装置が使われている。
表示装置の画像を表示する装置として有機発光表示パネルや液晶表示パネルのような表示パネルを含む。そのうち発光表示パネルとして発光素子を含み得るが、例えば発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＬＥＤ）の場合、有機物を蛍光物質として用いる有機発光ダイオード（ＯＬＥＤ）、無機物を蛍光物質として用いる無機発光ダイオード等がある。
有機発光ダイオード（ＯＬＥＤ）の場合、発光素子の蛍光物質として有機物を用いるものであり、製造工程が簡単で表示素子がフレキシブルな特性を有する長所がある。しかし、有機物は高温の駆動環境に脆弱であること、青色光の効率が相対的に低いことが知られている。
反面、無機発光ダイオードの場合、蛍光物質として無機物半導体を用いて、高温の環境でも耐久性を有し、有機発光ダイオードに比べて青色光の効率が高い長所がある。また、従来の無機発光ダイオード素子の限界として指摘された製造工程においても、誘電泳動（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ，ＤＥＰ）法を用いた転写方法が開発された。そこで有機発光ダイオードに比べて耐久性および効率に優れた無機発光ダイオードに対する研究が続けられている。
本発明は、発光素子が整列される整列領域によって異なる整列信号を印加する整列配線を含む表示装置を提供することにある。
本発明は、表示装置の製造時、発光素子を整列するために印加される整列信号の電圧降下を最小化する表示装置の製造方法を提供することにある。
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるであろう。
前記課題を解決するための一実施形態による表示装置は、第１方向に延びる第１領域と、前記第１方向に延びて前記第１領域から前記第１方向と交差する第２方向に配列された第２領域を含み、前記第１領域上に配置される少なくとも一つの第１発光素子および前記第２領域上に配置される少なくとも一つの第２発光素子、前記第１領域上で前記第１発光素子の一端と連結されて前記第１方向に延びる少なくとも一つの第１配線および前記第２領域上で前記第２発光素子の一端と連結されて前記第１方向に延びる少なくとも一つの第２配線を含み、前記第１配線と前記第２配線は電気的に分離し得る。
少なくとも一部が前記第２方向に延び、前記第１領域の一側から前記第２領域の他側まで延びる第３配線をさらに含み、前記第３配線は、少なくとも一部が前記第１領域および前記第２領域上で前記第１方向に延び、互いに離隔して配置された少なくとも一つの第３配線枝部および前記第２方向に延びる第３配線幹部を含み得る。
前記第３配線枝部は前記第１領域上で前記第１発光素子の他端と連結されて前記第２領域上で前記第２発光素子の他端と連結され得る。
前記第１配線は前記第１領域上で前記第１方向に延びる第１配線枝部および前記第２方向に延び、前記第１領域の一側で前記第１領域の他側まで延びて終止する第１配線幹部を含み、前記第２配線は前記第２領域上で前記第１方向に延びる第２配線枝部および前記第２方向に延び、前記第１領域の一側で前記第２領域の他側まで延びて終止する第２配線幹部を含み得る。
前記第２方向に延びる表示領域および前記第２方向に延び、前記表示領域の前記第１方向の両側に位置する非表示領域を含み、前記第１配線幹部、前記第２配線幹部および前記第３配線幹部は前記非表示領域上に配置され得る。
前記表示領域の一側に位置した第１非表示領域および前記表示領域の他側に位置した第２非表示領域を含み得る。
前記第１配線は、前記第１非表示領域に配置される前記第１配線幹部および前記第２非表示領域に配置される第１サブ配線幹部を含み、前記第２配線は前記第１非表示領域に配置される前記第２配線幹部および前記第２非表示領域に配置される第２サブ配線幹部を含み、前記第３配線は前記第１非表示領域に配置される前記第３配線幹部および前記第２非表示領域に配置される第３サブ配線幹部を含み得る。
前記第３配線枝部は一端が前記第３配線幹部と離隔して終止し、他端が前記第３サブ配線幹部と離隔して終止し、前記第１配線枝部は両端がそれぞれ前記第１配線幹部および前記第１サブ配線幹部と連結され、前記第２配線枝部は両端がそれぞれ前記第２配線幹部および前記第２サブ配線幹部と連結され得る。
前記第１配線、前記第２配線および前記第３配線を含む第１配線層および前記第１配線層上に位置し、前記第１配線幹部と前記第１配線枝部を連結する第１ブリッジ配線および前記第２配線幹部と前記第２配線枝部を連結する第２ブリッジ配線を含む第２配線層をさらに含み得る。
前記第１方向に延びて前記第２領域の他側に位置する第３領域をさらに含み、前記第１領域の前記一側から前記第１方向に延びて前記第３領域の他側まで延びる第４配線幹部および前記第４配線幹部から分枝され、前記第３領域に配置される第４配線枝部を含む第４配線を含み、前記第４配線は前記第１配線および前記第２配線と電気的に分離し得る。
前記第３配線幹部は前記第１領域の一側から前記第１方向に延びて前記第３領域の他側まで延び、前記第３配線枝部は前記第３配線幹部から分枝されて前記第３領域上にも配置され得る。
前記第３領域で一端が前記第３配線枝部と連結され、他端が前記第４配線枝部と連結される第３発光素子をさらに含み得る。
前記課題を解決するための他の実施形態による表示装置の製造方法は、少なくとも一つの接地配線および前記接地配線と離隔して対向する整列配線を含む下部基板を準備する段階および前記下部基板上の少なくとも一部に発光素子を含む塗布性溶液を塗布し、前記整列配線に交流電源を印加して前記接地配線と前記整列配線の間に前記発光素子を整列する段階を含み、前記下部基板は第１方向に延びる第１領域と、前記第１方向に延び、前記第１領域から前記第１方向と交差する第２方向に配列された第２領域を含み、前記整列配線は前記第１領域に配置される第１整列配線および前記第２領域に配置される第２整列配線を含み得る。
前記塗布性溶液は前記第１領域の一側で前記第２領域の他側まで順次塗布され得る。
前記接地配線は、前記第１領域で前記第１整列配線と対向して離隔する第１接地配線および前記第２領域で前記第２整列配線と対向して離隔する第２接地配線を含み得る。
前記発光素子は、前記第１整列配線および前記第１接地配線の間に整列される第１発光素子および前記第２整列配線および前記接地配線の間に整列される第２発光素子を含み得る。
前記発光素子を整列する段階は、第１時点で前記塗布性溶液を前記第１領域の少なくとも一部に塗布し、前記交流電源を前記第１整列配線に印加して前記第１整列配線と前記第１接地配線の間に前記発光素子を整列する段階および前記第１時点と異なる第２時点で前記塗布性溶液を前記第２領域の少なくとも一部に塗布し、前記交流電源を前記第２整列配線に印加して前記第２整列配線と前記第２接地配線の間に前記発光素子を整列する段階を含み得る。
前記第１時点で、前記第１整列配線に印加される前記交流電源は前記第１整列配線および前記第１接地配線の間に第１電場を形成し、前記第１発光素子は一端が第１整列配線に連結され、他端が前記第１接地配線に連結され得る。
前記第２時点で、前記第１電場が除去され、前記第２整列配線に印加される前記交流電源は前記第２整列配線および前記第２接地配線の間に前記第１電場と実質的に同じ強度の第２電場を形成し、前記第２発光素子は一端が前記第２整列配線に連結され、他端が前記第２接地配線に連結され得る。
前記第１時点および前記第２時点と異なる第３時点で、前記第２電場は除去され、前記第１接地配線および前記第２接地配線は部分的にパターニングされて少なくとも一つの断片を形成し得る。
その他実施形態の具体的な内容は、詳細な説明および図面に含まれている。
一実施形態による表示装置は互いに異なる整列配線を含んで各整列配線が互いに異なる整列領域に配置され得る。そのため、該当整列領域に配置された整列配線にのみ整列信号を印加することによって、発光素子の整列時発生する電圧降下を最小化することができる。また、発光素子を含むインクを塗布する時、該当領域にのみ選択的に電場を形成して発光素子の整列度を改善することができる。
実施形態による効果は、以上で例示した内容によって制限されず、さらに多様な効果が本明細書内に含まれている。
一実施形態による表示装置を示す斜視図である。 一実施形態による表示装置を概略的に示すブロック図である。 図２の一画素を示す回路図である。 一実施形態による表示パネルを示す平面図である。 一実施形態による表示パネルを概略的に示す平面図である。 図４のＡ部分を拡大した概略図である。 図６のＩ－Ｉ’線、ＩＩ－ＩＩ’線およびＩＩＩ－ＩＩＩ’線に沿って切断した断面図である。 一実施形態による発光素子の概略図である。 一実施形態による表示パネルの製造方法を示す概略図である。 一実施形態による表示パネルの製造方法を示す概略図である。 一実施形態による表示パネルの製造方法を示す概略図である。 一実施形態による表示パネルの製造方法を示す概略図である。 一実施形態による表示パネルの製造方法を示す概略図である。 一実施形態による表示パネルの製造時整列領域上に形成されるキャパシタンスを概略的に示す回路図である。 他の実施形態による表示パネルを示す平面図である。
本発明の利点および特徴、並びにこれらを達成する方法は、添付する図面と共に詳細に後述されている実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、互いに異なる多様な形態に実現され、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」と称する場合、他の素子真上にまたは中間に他の層または他の素子を介在する場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を称する。
第１、第２等が多様な構成要素を叙述するために使用するが、これら構成要素はこれら用語によって制限されないことはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使う。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であり得ることはもちろんである。
以下、添付する図面を参照して実施形態について説明する。
図１は一実施形態による表示装置を示す斜視図である。図２は一実施形態による表示装置を概略的に示すブロック図である。図３は図２の一画素を示す回路図である。
図１ないし図３を参照すると、一実施形態による表示装置１は表示パネル１０、統合駆動回路２０、スキャン駆動部３０、回路ボード４０、および電源供給回路５０を含む。統合駆動回路２０はデータ駆動部２１とタイミング制御部２２を含み得る。
本明細書において、「上部」、「トップ」、「上面」はＺ軸方向を示し、「下部」、「ボトム」、「下面」はＺ軸方向の逆方向を示す。また、「左」、「右」、「上」、「下」は表示パネル１０を平面から見たときの方向を示す。例えば、「左」はＸ軸方向の逆方向、「右」はＸ軸方向、「上」はＹ軸方向、「下」はＹ軸方向の逆方向を示す。
表示パネル１０は平面上長方形形状からなる。例えば、表示パネル１０は図１のように第１方向（Ｘ軸方向）の短辺と第２方向（Ｙ軸方向）の長辺を有する長方形の平面形態を有し得る。第１方向（Ｘ軸方向）に延びる短辺と第２方向（Ｙ軸方向）に延びる長辺が接する縁は直角に形成されたり所定の曲率を有するように丸く形成され得る。表示パネル１０の平面形態は長方形に限定されず、他の多角形、円形または楕円形に形成され得る。また、図１では表示パネル１０が平坦に形成された場合を例示したが、本発明はこれに限定されない。表示パネル１０の少なくとも一側は所定の曲率に曲がるように形成され得る。
表示パネル１０は、表示領域ＤＡと表示領域ＤＡの周辺に配置された非表示領域ＮＤＡに区分することができる。表示領域ＤＡは複数の画素ＰＸが形成されて画像を表示する領域である。表示パネル１０はデータ線（Ｄ１～Ｄｍ，ｍは２以上の整数）、データ線Ｄ１～Ｄｍと交差するスキャン線（Ｓ１～Ｓｎ，ｎは２以上の整数）、第１電圧が供給される第１電圧線ＶＤＤＬ、第２電圧が供給される第２電圧線ＶＳＳＬおよびデータ線Ｄ１～Ｄｍとスキャン線Ｓ１～Ｓｎに接続された画素ＰＸを含み得る。
複数の画素ＰＸは特定波長帯の光を放出する発光素子３００を一つ以上含んで色を表示し得る。発光素子３００から放出される光は表示パネル１０の表示領域ＤＡを介して外部で表示され得る。
複数の画素ＰＸそれぞれは第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３を含み得る。第１サブ画素ＰＸ１は第１色の光を発光し、第２サブ画素ＰＸ２は第２色の光を発光し、第３サブ画素ＰＸ３は第３色の光を発光し得る。第１色は赤、第２色は緑、第３色は青であり得るが、これに限定されない。また、図２では画素ＰＸそれぞれが３個のサブ画素を含む場合を例示したが、これに限定されない。すなわち、画素ＰＸそれぞれは４個以上のサブ画素を含み得る。
一実施形態で、互いに異なる色を表示するサブ画素ＰＸごとに互いに異なる色を発光する発光素子３００を含み得る。例えば、赤色を表示する第１サブ画素ＰＸ１は赤色の光を発光する発光素子３００を含み、緑色を表示する第２サブ画素ＰＸ２は緑色の光を発光する発光素子３００を含み、青色を表示する第３サブ画素ＰＸ３は青色の光を放出する発光素子３００を含み得る。ただし、これに制限されるものではなく、場合によっては互いに異なる色を示す画素が同じ色（例えば青）を発光する発光素子３００を含み、発光経路上に波長変換層やカラーフィルタを配置して各画素の色を実現することもできる。ただし、これに制限されるものではなく、場合によっては隣接する画素ＰＸが同じ色の光を放出することもできる。
第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれはデータ線ＤＬ１～ＤＬｍのうち少なくとも一つ、スキャン線ＳＬ１～ＳＬｎのうち少なくとも一つ、および第１電圧線ＶＤＤＬに接続され得る。第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、図３のように発光素子３００と発光素子３００に電流を供給するための複数のトランジスタと少なくとも一つのキャパシタを含み得る。
複数のトランジスタは図３のように発光素子３００に電流を供給する駆動トランジスタＤＴ、駆動トランジスタＤＴのゲート電極にデータ電圧を供給するスイッチングトランジスタＳＴを含み得る。駆動トランジスタＤＴはスキャントランジスタＳＴのソース電極に接続されるゲート電極、第１電圧が印加される第１電圧線ＶＤＤＬに接続されるソース電極、および発光素子３００の第１電極に接続されるドレイン電極を含み得る。スキャントランジスタＳＴは、スキャン線（ＳＬｋ，ｋは１≦ｋ≦ｎを満たす整数）に接続されるゲート電極、駆動トランジスタＤＴのゲート電極に接続されるソース電極、およびデータ線（ＤＬｊ，ｊは１≦ｊ≦ｍを満たす整数）に接続されるドレイン電極を含み得る。
キャパシタＣｓｔは駆動トランジスタＤＴのゲート電極とソース電極の間に形成される。ストレージキャパシタＣｓｔは駆動トランジスタＤＴのゲート電圧とソース電圧の差電圧を保存する。
駆動トランジスタＤＴとスイッチングトランジスタＳＴは薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）で形成され得る。また、図３では駆動トランジスタＤＴとスイッチングトランジスタＳＴがＰ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に形成された場合を説明したが、これに制限されない。駆動トランジスタＤＴとスイッチングトランジスタＳＴはＮ型ＭＯＳＦＥＴに形成されることもできる。この場合、駆動トランジスタＤＴとスイッチングトランジスタＳＴそれぞれのソース電極とドレイン電極の位置は変更することができる。
また、図３では第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれが一つの駆動トランジスタＤＴ、一つのスイッチングトランジスタＳＴ、および一つのキャパシタＣｓｔを有する２Ｔ１Ｃ（２ Ｔｒａｎｓｉｓｔｏｒ － １ ｃａｐａｃｉｔｏｒ）構造である場合を示しているが、これに制限されるものではない。第１サブ画素ＰＸ１、第２サブ画素ＰＸ２、および第３サブ画素ＰＸ３それぞれは、複数のスキャントランジスタＳＴと複数のキャパシタＣｓｔを含み得る。
統合駆動回路２０は表示パネル１０を駆動するための信号と電圧を出力する。このために、統合駆動回路２０はデータ駆動部２１とタイミング制御部２２を含み得る。
データ駆動部２１はタイミング制御部２２からデジタルビデオデータＤＡＴＡとソース制御信号ＤＣＳの入力を受ける。データ駆動部２１はソース制御信号ＤＣＳによってデジタルビデオデータＤＡＴＡをアナログデータ電圧に変換して表示パネル１０のデータ線ＤＬ１～ＤＬｍに供給する。
タイミング制御部２２は、ホストシステムからデジタルビデオデータＤＡＴＡとタイミング信号の入力を受ける。タイミング信号は、垂直同期信号（ｖｅｒｔｉｃａｌ ｓｙｎｃ ｓｉｇｎａｌ）、水平同期信号（ｈｏｒｉｚｏｎｔａｌ ｓｙｎｃ ｓｉｇｎａｌ）、データイネーブル信号（ｄａｔａ ｅｎａｂｌｅ ｓｉｇｎａｌ）、およびドットクロック（ｄｏｔ ｃｌｏｃｋ）を含み得る。ホストシステムはスマートフォンまたはタブレットＰＣのアプリケーションプロセッサ、モニタまたはＴＶのシステムオンチップ等であり得る。
タイミング制御部２２はデータ駆動部２１とスキャン駆動部３０の動作タイミングを制御するための制御信号を生成する。制御信号はデータ駆動部２１の動作タイミングを制御するためのソース制御信号ＤＣＳとスキャン駆動部３０の動作タイミングを制御するためのスキャン制御信号ＳＣＳを含み得る。
統合駆動回路２０は表示パネル１０の一側に設けられた非表示領域ＮＤＡに配置され得る。統合駆動回路２０は集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，ＩＣ）で形成され、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式、ＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式、または超音波接合方式で表示パネル１０上に取り付けられる。ただし、これに制限されるものではなく、一例として統合駆動回路２０は表示パネル１０でない回路ボード４０上に取り付けられることもできる。
また、図１では統合駆動回路２０がデータ駆動部２１とタイミング制御部２２を含む場合を例示したが、本発明はこれに限定されない。データ駆動部２１とタイミング制御部２２は一つの集積回路で形成されず、それぞれ別個の集積回路で形成され得る。この場合、データ駆動部２１はＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式、ＣＯＰ（ｃｈｉｐ ｏｎ ｐｌａｓｔｉｃ）方式、または超音波接合方式で表示パネル１０上に取り付けられ、タイミング制御部２２は回路ボード４０上に取り付けられ得る。
スキャン駆動部３０はタイミング制御部２２からスキャン制御信号ＳＣＳの入力を受ける。スキャン駆動部３０はスキャン制御信号ＳＣＳによってスキャン信号を生成して表示パネル１０のスキャン線Ｓ１～Ｓｎに供給する。スキャン駆動部３０は多数のトランジスタを含んで表示パネル１０の非表示領域ＮＤＡに形成され得る。または、スキャン駆動部３０は集積回路で形成され、この場合表示パネル１０の他の一側に付着されるゲート軟性フィルム上に取り付けられ得る。
回路ボード４０は異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）を用いて表示パネル１０の一側縁に設けられたパッド上に付着され得る。そのため、回路ボード４０のリード線はパッドに電気的に連結され得る。回路ボード４０はフレキシブルプリント回路ボード（ｆｌｅｘｉｂｌｅ ｐｒｉｎｉｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、プリント回路ボード（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはチップオンフィルム（ｃｈｉｐ ｏｎ ｆｉｌｍ）のようなフレキシブルフィルム（ｆｌｅｘｉｂｌｅ ｆｉｌｍ）であり得る。回路ボード４０は表示パネル１０の下部にベンディング（ｂｅｎｄｉｎｇ）され得る。この場合、回路ボード４０の一側は表示パネル１０の一側縁に付着され、他側は表示パネル１０の下部に配置されてホストシステムが取り付けられるシステムボードに連結され得る。
電源供給回路５０はシステムボードから印加されるメイン電源から表示パネル１０の駆動に必要な電圧を生成して表示パネル１０に供給し得る。例えば、電源供給回路５０はメイン電源から表示パネル１０の発光素子３００を駆動するための第１電圧ＶＤＤと第２電圧ＶＳＳを生成して表示パネル１０の第１電圧線ＶＤＤＬと第２電圧線ＶＳＳＬに供給し得る。また、電源供給回路５０はメイン電源から統合駆動回路２０とスキャン駆動部３０を駆動するための駆動電圧を生成して供給し得る。
図１では電源供給回路５０が集積回路で形成されて回路ボード４０上に取り付けられた場合を例示したが、本発明の実施形態はこれに限定されない。例えば、電源供給回路５０は統合駆動回路２０に統合形成され得る。
図４は一実施形態による表示パネルを示す平面図である。図４は図１の表示装置の表示パネルをより拡大した平面を示す。
図４を参照すると、表示パネル１０は表示領域ＤＡと非表示領域ＮＤＡを含む。表示領域ＤＡは複数の画素ＰＸが配置され、各画素ＰＸには複数の電極２１０，２２０とこれらの間に発光素子３００が整列され得る。複数の画素ＰＸは図面上横方向である第１方向Ｄ１と、縦方向である第２方向Ｄ２に配列され得る。図４のＡ部分には３個のサブ画素ＰＸ１，ＰＸ２，ＰＸ３を例示的に示したが、表示パネル１０がより多くの数の画素ＰＸまたはサブ画素ＰＸ１，ＰＸ２，ＰＸ３を含み得ることは自明である。
また、図４の画素ＰＸが複数に分割してそれぞれが一つの画素ＰＸを構成することもできる。必ずしも図４のように画素が平行するように第１方向Ｄ１と第２方向Ｄ２にのみ配置されず、ジグザグ形状に配置される等多様な構造が可能である。各画素ＰＸまたはサブ画素ＰＸ１，ＰＸ２，ＰＸ３のより詳しい説明は図６を参照して後述する。
非表示領域ＮＤＡは画素ＰＸが配置されず、表示パネル１０で表示領域ＤＡ以外の領域と定義することができる。非表示領域ＮＤＡは表示パネル１０の外部で視認されないように特定部材によってカバーされ得る。非表示領域ＮＤＡには表示領域ＤＡに配置される発光素子３００を駆動するための多様な部材が配置され得る。図４に示すように、表示パネル１０は表示領域ＤＡの一側、例えば平面上上部に位置した非表示領域ＮＤＡに複数のパッドＤＰ，ＡＰ，ＰＰが配置され得る。
複数のパッドはデータ伝達パッドＤＰ、電源パッドＰＰ、信号印加パッドＡＰを含み得る。データ伝達パッドＤＰは表示領域ＤＡの各画素ＰＸに延びる複数のデータ線ＤＬが連結され得る。データ伝達パッドＤＰは各画素ＰＸを駆動するためのデータ信号をデータ線ＤＬを介して各画素ＰＸに伝達し得る。一つのデータ伝達パッドＤＰは一つのデータ線ＤＬが連結され、表示パネル１０は表示領域ＤＡの第１方向Ｄ１に沿って配列されるサブ画素ＰＸｎの個数だけのデータ伝達パッドＤＰを含み得る。
電源パッドＰＰは後述する接地配線６００と連結され、表示パネル１０の駆動時には接地配線６００を介して電源電圧を伝達し、表示パネル１０の製造時には接地（ｇｒｏｕｎｄ）状態になる。信号印加パッドＡＰは後述する整列配線７００が連結され、表示パネル１０の製造時整列信号が印加され得る。接地配線６００と整列配線７００はそれぞれ電源パッドＰＰと信号印加パッドＡＰから印加される整列信号によって表示領域ＤＡ上に電場によるキャパシタンスを形成し得る。これによって表示領域ＤＡ上に塗布される発光素子３００は接地配線６００と整列配線７００の間に整列されることができる。
また、図面には示していないが、表示パネル１０は各画素ＰＸまたはサブ画素ＰＸｎに第１電圧ＶＤＤと第２電圧ＶＳＳを印加するための第１電圧線ＶＤＤＬおよび第２電圧線ＶＳＳＬがさらに配置され得る。第１電圧線ＶＤＤＬと第２電圧線ＶＳＳＬは一側に他のパッド（図示せず）と連結され、各画素ＰＸまたはサブ画素ＰＸｎに所定の電圧を印加することができる。ただし、以下の図面では説明の便宜上これらを省略して示す。
一方、非表示領域ＮＤＡの前記複数のパッドＤＰ，ＡＰ，ＰＰが配置された領域以外の領域の一部、例えば非表示領域ＮＤＡの表示領域ＤＡの平面上左側と右側に位置する非表示領域ＮＤＡ１，ＮＤＡ２には複数の配線が配置され得る。
複数の配線は少なくとも一つの接地配線６００と少なくとも一つの整列配線７００を含む。表示パネル１０の非表示領域ＮＤＡには少なくとも一つの接地配線６００と接地配線６００と離隔して配置される少なくとも一つの整列配線７００が配置される。これらは表示パネル１０の表示領域ＤＡ上に配置される複数の発光素子３００を整列するための所定の整列信号を印加し得る。
接地配線６００は第２方向Ｄ２に延びる少なくとも一つの接地配線幹部６００Ｓと接地配線幹部６００Ｓから分枝され、第１方向Ｄ１に延びる少なくとも一つの接地配線枝部６００Ｂを含み得る。
接地配線幹部６００Ｓは図面上表示領域ＤＡの外側、例えば表示領域ＤＡを基準に第１方向Ｄ１の両側に位置した非表示領域ＮＤＡ上に配置され得る。図４では接地配線幹部６００Ｓは表示領域ＤＡの両側に位置した非表示領域ＮＤＡ上にそれぞれ一つずつ配置されて合計２個の配線が一つの対をなす場合を示している。一つの対をなす接地配線幹部６００Ｓは表示領域ＤＡを基準に対称的構造を有し得る。ただし、これに制限されるものではない。
接地配線幹部６００Ｓは少なくとも一つの接地配線枝部６００Ｂが分枝される。接地配線枝部６００Ｂは非表示領域ＮＤＡに配置された接地配線幹部６００Ｓで表示領域ＤＡに向かって分枝されて第１方向Ｄ１に延び得る。すなわち、接地配線枝部６００Ｂは表示領域ＤＡ上に配置され得る。すなわち、接地配線６００は２個の接地配線幹部６００Ｓが一対をなし、接地配線幹部６００Ｓの間には一つ以上の接地配線枝部６００Ｂが配置され得る。ただし、これに制限されるものではなく、表示パネル１０はより多くの数の接地配線幹部６００Ｓが配置され得、場合によっては接地配線幹部６００Ｓは表示領域ＤＡ内にも配置されることもできる。
また、図面に示すように、接地配線枝部６００Ｂは第１方向Ｄ１に延び、一つ以上の断片が所定の間隔を置いて離隔してパターンを形成することができる。このような接地配線枝部６００Ｂの構造は表示パネル１０の製造時、接地配線枝部６００Ｂが一つ以上の断片に分離するようにパターニングされて形成されたものであり得る。
すなわち、接地配線枝部６００Ｂは接地配線幹部６００Ｓから分枝されたものであり、接地配線枝部６００Ｂの両端は第１方向Ｄ１に延びて実質的に接地配線幹部６００Ｓと連結されるように配置されたものであり得る。以後接地配線枝部６００Ｂは追加的な工程によってパターニングされて複数の断片が一つの行に沿って配列されたものであり得る。より詳しい説明は後述する。
整列配線７００は第２方向Ｄ２に延びる整列配線幹部７００Ｓと、整列配線幹部７００Ｓから分枝されて第１方向Ｄ１に延びる整列配線枝部７００Ｂを含む。
整列配線幹部７００Ｓは図面上表示領域ＤＡの外側、例えば表示領域ＤＡを基準に第１方向Ｄ１の両側に位置した非表示領域ＮＤＡ上に配置され得る。整列配線幹部７００Ｓは第２方向Ｄ２に延びるが、接地配線幹部６００Ｓと離隔して配置され得る。すなわち、整列配線幹部７００Ｓは接地配線幹部６００Ｓと実質的に平行するように配置され得る。また、整列配線幹部７００Ｓも表示領域ＤＡを基準に第１方向Ｄ１の両側にそれぞれ配置され得る。図４では整列配線幹部７００Ｓが両側に位置した非表示領域ＮＤＡ上にそれぞれ３個ずつ合計６個が配置された場合を示している。すなわち、図４の表示パネル１０は三対の整列配線幹部７００Ｓが配置された場合を示している。接地配線６００のように、整列配線７００は２個の整列配線幹部７００Ｓが一対をなし、表示パネル１０は複数の整列配線幹部７００Ｓが一つ以上の対をなして配置され得る。一つ以上の対をなす複数の整列配線幹部７００Ｓは表示領域ＤＡを基準に対称的に配置され得る。
ただし、これに制限されるものではなく、表示パネル１０に配置される整列配線幹部７００Ｓの個数は多様であり得る。一実施形態によれば、表示パネル１０は２個以上の整列配線幹部７００Ｓを含み、複数の整列配線幹部７００Ｓは少なくとも２対の整列配線７００をなす。
複数の整列配線幹部７００Ｓと接地配線幹部６００Ｓは互いに離隔して配置される。これらの間に離隔する間隔は必ずしも一定である必要はなく、場合によっては互いに異なる間隔で離隔することもできる。一例として、表示領域ＤＡを基準に非表示領域ＮＤＡのさらに外側に配置される配線は隣接する他の配線とさらに多く離隔することもできる。また、図４では非表示領域ＮＤＡで表示領域ＤＡに隣接する一側に接地配線幹部６００Ｓに配置され、整列配線幹部７００Ｓは他側に隣接するように配置された場合を示している。ただし、これに制限されず、整列配線幹部７００Ｓが表示領域ＤＡに隣接する一側に配置されてもよい。
整列配線幹部７００Ｓは少なくとも一つの整列配線枝部７００Ｂが分枝される。整列配線枝部７００Ｂは非表示領域ＮＤＡに配置された整列配線幹部７００Ｓで表示領域ＤＡに向かって分枝されて第１方向Ｄ１に延び得る。すなわち、整列配線枝部７００Ｂは表示領域ＤＡ上に配置され得る。
ただし、整列配線枝部７００Ｂは接地配線枝部６００Ｂとは異なり表示領域ＤＡ上で第１方向Ｄ１に延びて一つの配線をなす。すなわち、表示パネル１０の製造時、整列配線枝部７００Ｂは一つ以上の断片にパターニングされなくてもよい。そのため、整列配線枝部７００Ｂの両端は第１方向Ｄ１に延びて各整列配線幹部７００Ｓと電気的に連結され得る。ただし、これに制限されるものではなく、整列配線枝部７００Ｂも接地配線枝部６００Ｂのように一つ以上の断片にパターニングされてもよい。
整列配線枝部７００Ｂは表示領域ＤＡ上で接地配線枝部６００Ｂと離隔して対向するように配置される。接地配線枝部６００Ｂと整列配線枝部７００Ｂは第２方向Ｄ２に互いに向かって分枝される複数の分枝部を含み得る。これら分枝部の間には少なくとも一つの発光素子３００が整列され、発光素子３００の両端は前記分枝部にそれぞれ連結され得る。後述するように、接地配線枝部６００Ｂと整列配線枝部７００Ｂの前記分枝部は発光素子３００の第１電極２１０および第２電極２２０をなす。
一方、接地配線幹部６００Ｓと整列配線幹部７００Ｓの一側には所定の電気信号が印加されるパッドＰＰ，ＡＰが連結され得る。接地配線幹部６００Ｓは電源パッドＰＰと連結されて電源信号が印加されたり接地（ｇｒｏｕｎｄ）され得る。整列配線幹部７００Ｓは信号印加パッドＡＰと連結されて整列信号の印加を受け得る。後述するように、表示パネル１０の表示領域ＤＡに整列される発光素子３００は接地配線６００と整列配線７００から整列信号の印加を受けて誘電泳動法（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ）によって整列することができる。ここで、接地配線６００と整列配線７００のいずれか一つは接地され、他の一つには整列信号用交流電源が印加され得る。印加される交流電源は接地配線６００と整列配線７００の間に電場によるキャパシタンスを形成し、発光素子３００は前記キャパシタンスによって伝達される誘電泳動力（Ｄｉｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｆｏｒｃｅ）で整列され得る。
ただし、交流電源が印加される整列配線７００は信号印加パッドＡＰが連結された一側から他側に行くほど印加される交流電源の電圧が降下する現象が発生し得る。接地配線６００と整列配線７００の間の電位差が小さくなる場合、発光素子３００を整列するのに十分な誘電泳動力が伝達されない。また、大面積の表示パネル１０を製造するにあたって表示パネル１０内に任意の領域によって交流電源が印加される時間が遅れ、発光素子３００を整列するために必要な電流量も増加し得る。
反面、一実施形態による表示パネル１０は、信号印加パッドＡＰと連結された一側から互いに異なる長さだけ他側に延びた複数の整列配線７１０，７２０，７３０を含み得る。表示パネル１０は、表示パネル１０上に複数の整列領域（ＡＡ、図５に図示）が定義され、表示パネル１０上の一側から各整列領域ＡＡにまで延びる複数の整列配線７１０，７２０，７３０を含み得る。そのため、表示パネル１０の製造時、発光素子３００を各整列領域ＡＡに整列する時互いに異なる整列領域ＡＡまで延びる複数の整列配線７１０，７２０，７３０を介して整列信号を印加することができる。複数の整列配線７１０，７２０，７３０は不要な抵抗を除去し、任意の整列領域ＡＡに印加される整列信号の電圧降下を最小化することができる。
一実施形態によれば、整列配線７００は表示パネル１０の一側から他側まで延び、互いに異なる長さを有する第１整列配線７１０、第２整列配線７２０および第３整列配線７３０を含み得る。第１、第２および第３整列配線７１０，７２０，７３０は、それぞれ第１、第２および第３整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓと第１、第２および第３整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂを含み得る。これらの配置は上述したとおりである。
第１整列配線幹部７１０Ｓ、第２整列配線幹部７２０Ｓおよび第３整列配線幹部７３０Ｓの一側は表示パネル１０の一側に配置された複数の信号印加パッドＡＰ、例えば第１信号印加パッドＡＰ１、第２信号印加パッドＡＰ２および第３信号印加パッドＡＰ３に連結され得る。それぞれの整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは、互いに異なる信号印加パッドＡＰ１，ＡＰ２，ＡＰ３によってそれぞれ他の整列信号の印加を受け得る。
整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは、非表示領域ＮＤＡ上で互いに異なる長さを有して第２方向Ｄ２に延びる配線を少なくとも一つ以上含み得る。すなわち、それぞれの整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓの他側は、第２方向Ｄ２に延びるが、互いに異なる長さを有し得る。互いに異なる整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓはそれぞれ表示領域ＤＡに向かって分枝されて第１方向Ｄ１に延びる整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂを含み得る。
各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは、表示領域ＤＡを基準に両側に一つずつ配置され、一つの対をなす。また、これらそれぞれは第１方向Ｄ１に分枝される各整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂによって電気的に連結され得る。複数の整列配線７１０，７２０，７３０の構造に対する詳しい説明は図５が参照される。
図５は一実施形態による表示パネルを概略的に示す平面図である。図５は図４の表示パネル１０で表示領域ＤＡと非表示領域ＮＤＡを部分的に示し、接地配線６００と整列配線７００の配置構造を概略的に示す。また、図５は図４の表示パネル１０を９０°回転した状態を示している。そのため、図５の第１方向Ｄ１は平面上上下方向であり、第２方向Ｄ２は平面上左右方向と理解することができる。
特に、図５では接地配線６００と整列配線７００および発光素子３００のみを示すことによって、表示パネル１０に配置される部材の一部の構造のみを具体的に示している。以下では接地配線６００と整列配線７００の配置について詳しく説明する。
図５を参照すると、表示パネル１０は第２方向（Ｄ２，平面上横方向）に延びる表示領域ＤＡと、平面上表示領域ＤＡの上部に位置する第１非表示領域ＮＤＡ１および下部に位置する第２非表示領域ＮＤＡ２を含み得る。第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２はそれぞれ図４を基準に左側と右側に位置する非表示領域ＮＤＡであると理解することができる。
また、表示パネル１０は第１方向Ｄ１に延び、第２方向Ｄ２に配列される複数の整列領域ＡＡを含み得る。図５では平面上表示パネル１０の左側、例えば複数のパッドＰＰ，ＡＰが配置される第２方向Ｄ２の一側から他側に行くことによって第１整列領域ＡＡ１、第２整列領域ＡＡ２および第３整列領域ＡＡ３が定義され得る。
以下では各整列領域ＡＡの中心を基準に、複数のパッドＰＰ，ＡＰが配置された方向を各整列領域ＡＡの「一側」と定義し、その反対側方向を「他側」と定義して叙述する。例えば、図５では第１整列領域ＡＡ１の一側には複数のパッドＰＰ，ＡＰが配置され得、他側には第２整列領域ＡＡ２配置され得る。また、第２整列領域ＡＡ２の一側には第１整列領域ＡＡ１が、他側には第３整列領域ＡＡ３が配置され得る。
複数の整列領域ＡＡはこれらの境界に所定の部材が配置されて区分される領域ではなく、互いに異なる長さを有する整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓによって区分できる領域である。各整列領域ＡＡは表示パネル１０の表示領域ＤＡと非表示領域ＮＤＡに重なり得る。図５に示すように、表示パネル１０の平面上各整列領域ＡＡは表示領域ＤＡと重なり、第１方向Ｄ１に延びて非表示領域ＮＤＡと重なり得る。
図５では表示パネル１０の例示的な実施形態で、３個の互いに異なる整列配線７１０，７２０，７３０を含んで整列領域ＡＡが３個の整列領域ＡＡ１，ＡＡ２，ＡＡ３に区分される場合を示している。ただし、これに制限されるものではなく、より多くの数の整列領域ＡＡが定義されることは自明である。すなわち、整列配線７１０，７２０，７３０が互いに異なる長さを有するより多くの数の配線を含む場合、整列領域ＡＡはより多くの数に区分することができる。
また、図５では各整列領域ＡＡが第１方向Ｄ１に延びて線状を形状を有して互いに配列された場合を示している。他の例として、各整列領域ＡＡは第１方向Ｄ１にも区分され、複数の整列領域ＡＡが第１方向Ｄ１にも配列され得る。すなわち、複数の整列領域ＡＡは実質的に格子型に定義することもできる。これに対する詳しい説明は他の実施形態が参照される。
接地配線幹部６００Ｓは第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２にそれぞれ一つずつ配置され、一つの対をなす。接地配線幹部６００Ｓは一側が電源パッドＰＰに連結され、他側は第２方向Ｄ２に延びる。接地配線幹部６００Ｓは前記他側は第３整列領域ＡＡ３まで延び得る。すなわち、接地配線幹部６００Ｓは表示パネル１０の全整列領域ＡＡ１，ＡＡ２，ＡＡ３にかけて配置され得る。第１非表示領域ＮＤＡ１上に配置された接地配線幹部６００Ｓは第１サブ接地配線幹部であり、第２非表示領域ＮＤＡ２上に配置された接地配線幹部６００Ｓは第２サブ接地配線幹部であると理解することができる。
接地配線枝部６００Ｂは接地配線幹部６００Ｓで表示領域ＤＡに向かって分枝されて第１方向Ｄ１に延びる。複数の接地配線枝部６００Ｂは各整列領域ＡＡ１，ＡＡ２，ＡＡ３に区分なしに配置されるように分枝され得る。すなわち、接地配線枝部６００Ｂは第１整列領域ＡＡ１、第２整列領域ＡＡ２および第３整列領域ＡＡ３上で所定の間隔を置いて離隔して配置され得る。
第１整列配線幹部７１０Ｓ、第２整列配線幹部７２０Ｓおよび第３整列配線幹部７３０Ｓは、第１非表示領域ＮＤＡ１および第２非表示領域ＮＤＡ２にそれぞれ一つずつ配置され、一つの対をなす。すなわち、図５の表示パネル１０は３個の対をなす整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓが配置される。各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは互いに離隔して配置され、接地配線幹部６００Ｓとも離隔して配置される。第１非表示領域ＮＤＡ１に配置された第１整列配線幹部７１０Ｓ、第２整列配線幹部７２０Ｓおよび第３整列配線幹部７３０Ｓは、それぞれ第１サブ整列配線幹部、第３サブ整列配線幹部および第５サブ整列配線幹部であり、第２非表示領域ＮＤＡ２に配置された第１整列配線幹部７１０Ｓ、第２整列配線幹部７２０Ｓおよび第３整列配線幹部７３０Ｓはそれぞれ第２サブ整列配線幹部、第４サブ整列配線幹部および第６サブ整列配線幹部であると理解することができる。以下では接地配線幹部６００Ｓと整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓをそれぞれサブ配線幹部に区分せず指称して説明する。
図面では、第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２上でそれぞれ表示領域ＤＡと隣接する側に接地配線幹部６００Ｓが配置され、反対側に行くほど第１整列配線幹部７１０Ｓ、第２整列配線幹部７２０Ｓおよび第３整列配線幹部７３０Ｓが配置される。前述したように、これに制限されるものではなくこれらの間の配置構造や離隔する間隔は変わり得る。
各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは、表示パネル１０上で一側に延びて互いに異なる信号印加パッドＡＰ１，ＡＰ２，ＡＰ３に連結され得る。第１整列配線幹部７１０Ｓは第１信号印加パッドＡＰ１に、第２整列配線幹部７２０Ｓは第２信号印加パッドＡＰ２に、第３整列配線幹部７３０Ｓは第３信号印加パッドＡＰ３に連結される。各信号印加パッドＡＰ１，ＡＰ２，ＡＰ３は、それぞれ別に駆動されて各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓに互いに異なる信号を印加することができる。
また、各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは、第１整列領域ＡＡ１の一側から第２方向Ｄ２の第３整列領域ＡＡ３の他側に向かって延び、互いに異なる長さを有するように配置され得る。
第３整列配線幹部７３０Ｓは一側が第３信号印加パッドＡＰ３に連結され、他側が第１整列領域ＡＡ１から第２方向Ｄ２に向かって延びる。第３整列配線幹部７３０Ｓの他側は第２整列領域ＡＡ２と第３整列領域ＡＡ３まで延びるように配置され得る。すなわち、第３整列配線幹部７３０Ｓは第１整列領域ＡＡ１、第２整列領域ＡＡ２および第３整列領域ＡＡ３にかけて配置され得る。
第１整列配線幹部７１０Ｓと第２整列配線幹部７２０Ｓは一側がそれぞれ第１信号印加パッドＡＰ１および第２信号印加パッドＡＰ２に連結され、各他側が第１整列領域ＡＡ１から第２方向Ｄ２に向かって延びる。反面、第１整列配線幹部７１０Ｓの他側は第１整列領域ＡＡ１まで延びて終止し、第２整列配線幹部７２０Ｓの他側は第２整列領域ＡＡ２まで延びて終止する。すなわち、第１整列配線幹部７１０Ｓは第１整列領域ＡＡ１に、第２整列配線幹部７２０Ｓは第１整列領域ＡＡ１と第２整列領域ＡＡ２にかけて配置され得る。
第３整列配線枝部７３０Ｂは第３整列領域ＡＡ３と重なる第３整列配線幹部７３０Ｓで表示領域ＤＡに向かって分枝される。すなわち、第３整列配線枝部７３０Ｂは第１整列領域ＡＡ１と第２整列領域ＡＡ２には配置されず、第３整列領域ＡＡ３でのみ配置され、第３整列領域ＡＡ３に配置された接地配線枝部６００Ｂと離隔して対向するように配置される。
第１整列配線枝部７１０Ｂは第１整列領域ＡＡ１と重なる第１整列配線幹部７１０Ｓで表示領域ＤＡに向かって分枝される。第２整列配線枝部７２０Ｂは第２整列領域ＡＡ２と重なる第２整列配線幹部７２０Ｓで表示領域ＤＡに向かって分枝される。すなわち、第１整列配線枝部７１０Ｂは第２整列領域ＡＡ２と第３整列領域ＡＡ３には配置されず、第１整列領域ＡＡ１でのみ配置され、第１整列領域ＡＡ１に配置された接地配線枝部６００Ｂと離隔して対向するように配置される。また、第２整列配線枝部７２０Ｂは第１整列領域ＡＡ１と第３整列領域ＡＡ３には配置されず、第２整列領域ＡＡ２でのみ配置され、第２整列領域ＡＡ２に配置された接地配線枝部６００Ｂと離隔して対向するように配置される。
一方、第１整列配線枝部７１０Ｂ、第２整列配線枝部７２０Ｂおよび第３整列配線枝部７３０Ｂは、各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓから分枝されて延びる経路が異なる整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓまたは接地配線幹部６００Ｓによって遮断され得る。この場合、整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂの経路を確保するために、同じ層から配線の経路を多様に形成できるが、配線の配置が複雑になり混線が発生し得る。
そのため、整列配線７１０，７２０，７３０は、非表示領域ＮＤＡ１，ＮＤＡ２に配置された整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓと表示領域ＤＡに配置された整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂを電気的に連結するブリッジ配線ＢＬをさらに含み得る。
一例として、第１整列配線幹部７１０Ｓは第１整列領域ＡＡ１上で第１ブリッジ配線ＢＬ１を介して第１整列配線枝部７１０Ｂと電気的に連結され得る。第１ブリッジ配線ＢＬ１は接地配線幹部６００Ｓと部分的に重なり得る。第２整列配線幹部７２０Ｓは第２整列領域ＡＡ２上で第２ブリッジ配線ＢＬ２を介して第２整列配線枝部７２０Ｂと電気的に連結され得る。第２ブリッジ配線ＢＬ２は接地配線幹部６００Ｓと部分的に重なり得る。第３整列配線幹部７３０Ｓは第３整列領域ＡＡ３上で第３ブリッジ配線ＢＬ３を介して第３整列配線枝部７３０Ｂと電気的に連結され得る。第３ブリッジ配線ＢＬ３は接地配線幹部６００Ｓと部分的に重なり得る。
また、図面には示していないが、各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓおよび整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂとブリッジ配線ＢＬは互いに異なる配線層に配置され得る。各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓおよび整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂは、任意の第１配線層に配置され、ブリッジ配線ＢＬは第１配線層と異なる配線層である第２配線層に配置され得る。ブリッジ配線ＢＬは第２配線層で所定のコンタクトホールを介して各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓおよび整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂと連結され得る。
ただし、これに制限されるものではない。前述したように、接地配線幹部６００Ｓと整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓは、非表示領域ＮＤＡ上での配置構造は多様であり得、そのため他のブリッジ配線ＢＬをさらに含むこともできる。
再び整理すると、接地配線枝部６００Ｂの場合、表示パネル１０の全領域にかけて複数配置され得る。接地配線枝部６００Ｂは整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓによって定義される整列領域ＡＡに区分なしに配置され得る。反面、各整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂの場合、各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓによって定義される整列領域ＡＡのいずれか一つにのみ配置され得る。各整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓが信号印加パッドＡＰと連結された一側から他側に延びるが、任意の領域で終止する場合、整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂは、整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓの他側が終止した整列領域ＡＡ上にのみ配置される。
すなわち、接地配線枝部６００Ｂは第１整列領域ＡＡ１上で第１整列配線枝部７１０Ｂと対向するように配置される。また、接地配線枝部６００Ｂは第２整列領域ＡＡ２上では第２整列配線枝部７２０Ｂと対向し、第３整列領域ＡＡ３上では第３整列配線枝部７３０Ｂと対向して配置され得る。前述したように、接地配線枝部６００Ｂと各整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂは第２方向Ｄ２に分枝される分枝部を含み、複数の発光素子３００は前記分枝部の間に配置され得る。
前述したように、表示パネル１０を製造する時発光素子３００が分散された塗布性溶液（Ｓ、図１０に図示）が接地配線６００および整列配線７１０，７２０，７３０上に塗布される。接地配線６００および整列配線７１０，７２０，７３０には整列信号が印加されて電場によるキャパシタンス（Ｃ、図１０に図示）が形成される。電場によるキャパシタンスＣは塗布性溶液Ｓ上の発光素子３００に誘電泳動力を印加して各配線の間に整列させることができる。
ここで、整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂと接地配線枝部６００Ｂは配線の抵抗として作用し得る。整列配線７１０，７２０，７３０の一側に連結された信号印加パッドＡＰ１，ＡＰ２，ＡＰ３で印加される整列信号は表示パネル１０の他側（例えば、第３整列領域ＡＡ３方向）に行くほど前記抵抗による電圧降下が形成され得る。
ただし、一実施形態による表示パネル１０は整列領域ＡＡによって互いに異なる整列配線７１０，７２０，７３０を介して整列信号を印加し、整列配線７１０，７２０，７３０は不要な整列配線枝部７１０Ｂ，７２０Ｂ，７３０Ｂを除去することによって前記抵抗値を最小化することができる。
例えば、第２整列領域ＡＡ２上に発光素子３００を整列する時、接地配線６００は接地され、第２整列配線７２０を介して整列信号が印加され得る。第２整列配線７２０は表示パネル１０の一側から第２整列領域ＡＡ２まで延びた第２整列配線幹部７２０Ｓと、第２整列領域ＡＡ２にのみ配置された第２整列配線幹部７２０Ｂを含む。第２整列配線幹部７２０Ｓの一側に連結された第２信号印加パッドＡＰ２は発光素子３００を整列するための整列信号を印加し、第２整列配線枝部７２０Ｂを介して第２整列領域ＡＡ２にのみ電場によるキャパシタンスを形成し得る。第２整列配線枝部７２０Ｂは第１整列領域ＡＡ１と第３整列領域ＡＡ３には配置されないので、整列信号が印加されない。すなわち、第２整列領域ＡＡ２に発光素子３００を整列する時第１整列領域ＡＡ１と第３整列領域ＡＡ３には不要なキャパシタンスＣが形成されず、第２信号印加パッドＡＰ２から伝達される整列信号の電圧降下が最小化されることができる。すなわち、信号印加パッドＡＰから遠い距離に位置した領域にも十分な強度の電圧が印加されることができる。
発光素子３００は第１整列領域ＡＡ１上で一端が接地配線枝部６００Ｂと連結され、他端が第１整列配線枝部７１０Ｂと連結される。反面、第２整列領域ＡＡ２上では一端が接地配線枝部６００Ｂと連結され、他端が第２整列配線枝部７２０Ｂと連結され、第３整列領域ＡＡ３上では一端が接地配線枝部６００Ｂと、他端が第３整列配線枝部７３０Ｂと連結され得る。
そのため、一実施形態による表示パネル１０の製造時、信号印加パッドＡＰを介して伝達される整列信号の電圧降下が最小化され、表示パネル１０の全領域上で発光素子３００を整列するために十分な強度の電圧を印加し得る。また、大面積の表示パネル１０を製造しても、発光素子３００を整列するために必要な最大電流値を削減させることができる。
一方、図６は図４のＡ部分を拡大した概略図である。
図６を参照すると、表示パネル１０は複数の電極２１０，２２０と複数の発光素子３００を含み得る。各電極２１０，２２０の少なくとも一部は各画素ＰＸ内に配置され、発光素子３００と電気的に連結され、発光素子３００が特定色を発光するように電気信号を印加し得る。
また、各電極２１０，２２０の少なくとも一部は発光素子３００を整列するために、画素ＰＸ内に電場を形成するのに活用されることができる。具体的に説明すると、複数の画素ＰＸに互いに異なる色を発光する発光素子３００を整列させる時、各画素ＰＸ別に互いに異なる発光素子３００を正確に整列させることが必要である。誘電泳動法を用いて発光素子３００を整列させる時には、発光素子３００が含まれた溶液を表示パネル１０に塗布し、これに交流電源を印加して電場によるキャパシタンスを形成することによって発光素子３００に誘電泳動力を加えて整列させることができる。
複数の電極２１０，２２０は第１電極２１０および第２電極２２０を含み得る。例示的な実施形態で、第１電極２１０は各画素ＰＸごとに分離した画素電極であり、第２電極２２０は複数の画素ＰＸに沿って共通して連結された共通電極であり得る。第１電極２１０と第２電極２２０のいずれか一つは発光素子３００のアノード電極であり、他の一つは発光素子３００のカソード電極であり得る。ただし、これに制限されずその反対の場合でもあり得る。
第１電極２１０と第２電極２２０はそれぞれ第１方向Ｄ１に延びて配置される電極幹部２１０Ｓ，２２０Ｓと電極幹部２１０Ｓ，２２０Ｓで第１方向Ｄ１と交差する方向である第２方向Ｄ２に延びて分枝される少なくとも一つの電極枝部２１０Ｂ，２２０Ｂを含み得る。
具体的には、第１電極２１０は第１方向Ｄ１に延びて配置される第１電極幹部２１０Ｓと第１電極幹部２１０Ｓから分枝され、第２方向Ｄ２に延びる少なくとも一つの第１電極枝部２１０Ｂを含み得る。第１電極幹部２１０Ｓは図面には示していないが、一端部は信号印加パッド（ＰＡＤ、図４に図示）に連結され、他端部は第１方向Ｄ１に延びるが、各画素ＰＸの間で電気的に連結が分離され得る。前記信号印加パッドは表示パネル１０または外部の電力源と連結されて第１電極幹部２１０Ｓに電気信号を印加したり、発光素子３００の整列時交流電源を印加することができる。
各電極２１０，２２０の電極幹部２１０Ｓ，２２０Ｓのいずれか一つは、図４および図５の整列配線幹部７００Ｓに向かって延びてこれと連結され、他の一つは接地配線幹部６００Ｓに向かって延びるが、接地配線幹部６００Ｓで離隔する状態で終止することができる。図６には示していないが、電極幹部２１０Ｓ，２２０Ｓが延びる第１方向Ｄ１には接地配線幹部６００Ｓと整列配線幹部７００Ｓが第２方向Ｄ２に延びるように配置され得る。すなわち、図６に示す電極幹部２１０Ｓ，２２０Ｓは図５に示す接地配線枝部６００Ｂと各整列配線枝部７００Ｂのいずれか一つであり得る。
一例として、第１電極幹部２１０Ｓは、接地配線幹部６００Ｓに向かって延びるが、これと離隔する状態で終止し、第２電極幹部２２０Ｓは各整列配線幹部７００Ｓに向かって延びて連結され得る。この場合、第１電極幹部２１０Ｓは接地配線枝部６００Ｂの一部であり、第２電極幹部２２０Ｓは各整列配線枝部７００Ｂのいずれか一つであり得る。ただし、これに制限されるものではない。
任意の一画素の第１電極幹部２１０Ｓは同一行に属する（例えば、第１方向Ｄ１に隣接する）隣り合う画素の第１電極幹部２１０Ｓと実質的に同一直線上に置かれ得る。すなわち、一画素の第１電極幹部２１０Ｓは両端が各画素ＰＸの間で離隔して終止するが、隣画素の第１電極幹部２１０Ｓは前記一画素の第１電極幹部２１０Ｓの延長線に整列し得る。このような第１電極幹部２１０Ｓの配置は製造過程で一つの連結された幹電極で形成され、発光素子３００の整列工程を行った後にレーザ等により断線して形成されたものであり得る。そのため、各画素ＰＸに配置される第１電極幹部２１０Ｓは各第１電極枝部２１０Ｂに互いに異なる電気信号を印加し得、第１電極枝部２１０Ｂはそれぞれ別個に駆動され得る。
第１電極枝部２１０Ｂは第１電極幹部２１０Ｓの少なくとも一部から分枝され、第２方向Ｄ２に延びて配置され、第１電極幹部２１０Ｓに対向して配置される第２電極幹部２２０Ｓと離隔する状態で終止し得る。すなわち、第１電極枝部２１０Ｂは一端部が第１電極幹部２１０Ｓと連結され、他端部は第２電極幹部２２０Ｓと離隔する状態で画素ＰＸ内に配置され得る。第１電極枝部２１０Ｂは各画素ＰＸごとに電気的に分離する第１電極幹部２１０Ｓに連結されているので、各画素ＰＸ別に互いに異なる電気信号の印加を受け得る。
また、第１電極枝部２１０Ｂは各画素ＰＸに一つ以上配置され得る。図６では２個の第１電極枝部２１０Ｂが配置され、その間に第２電極枝部２２０Ｂが配置された場合を示しているが、これに制限されず、より多くの数の第１電極枝部２１０Ｂが配置され得る。この場合、第１電極枝部２１０Ｂは複数の第２電極枝部２２０Ｂと交互に離隔する状態に配置され、その間に複数の発光素子３００が配置され得る。いくつかの実施形態で、第１電極枝部２１０Ｂの間に第２電極枝部２２０Ｂが配置され、各画素ＰＸは第２電極枝部２２０Ｂを基準に対称構造を有し得る。ただし、これに制限されない。
第２電極２２０は第１方向Ｄ１に延びて第１電極幹部２１０Ｓと離隔して対向するように配置される第２電極幹部２２０Ｓと第２電極幹部２２０Ｓから分枝され、第２方向Ｄ２に延びて第１電極枝部２１０Ｂと離隔して対向するように配置される少なくとも一つの第２電極枝部２２０Ｂを含み得る。第２電極幹部２２０Ｓも第１電極幹部２１０Ｓのように一端部はパッド（図示せず）に連結され得る。ただし、第２電極幹部２２０Ｓは他端部が第１方向Ｄ１に隣接する複数の画素ＰＸに延び得る。すなわち、第２電極幹部２２０Ｓは各画素ＰＸの間で電気的に連結され得る。そのため、任意の一画素の第２電極幹部２２０Ｓは両端が各画素ＰＸの間で隣画素の第２電極幹部２２０Ｓの一端に連結されて各画素ＰＸに同じ電気信号を印加し得る。
第２電極枝部２２０Ｂは第２電極幹部２２０Ｓの少なくとも一部から分枝され、第２方向Ｄ２に延びて配置され、第１電極幹部２１０Ｓと離隔する状態で終止し得る。すなわち、第２電極枝部２２０Ｂは一端部が第２電極幹部２２０Ｓと連結され、他端部は第１電極幹部２１０Ｓと離隔する状態で画素ＰＸ内に配置され得る。第２電極枝部２２０Ｂは各画素ＰＸごとに電気的に連結される第２電極幹部２２０Ｓに連結されているので、各画素ＰＸごとに同じ電気信号の印加を受け得る。
また、第２電極枝部２２０Ｂは第１電極枝部２１０Ｂと離隔して対向するように配置され得る。ここで、第１電極幹部２１０Ｓと第２電極幹部２２０Ｓは各画素ＰＸの中央を基準に互いに反対方向で離隔して対向するので、第１電極枝部２１０Ｂと第２電極枝部２２０Ｂは延びる方向が反対であり得る。すなわち、第１電極枝部２１０Ｂは第２方向Ｄ２の一方向に延びるが、第２電極枝部２２０Ｂは第２方向Ｄ２の他方向に延び、各枝部の一端部は画素ＰＸの中央を基準に互いに反対方向に配置され得る。ただし、これに制限されず、第１電極幹部２１０Ｓと第２電極幹部２２０Ｓは画素ＰＸの中央を基準に同じ方向で互いに離隔して配置されることもできる。この場合、各電極幹部２１０Ｓ，２２０Ｓから分枝される第１電極枝部２１０Ｂと第２電極枝部２２０Ｂは同じ方向に延びることもできる。
図６では各画素ＰＸ内に一つの第２電極枝部２２０Ｂが配置された場合を示しているが、これに制限されず、より多くの数の第２電極枝部２２０Ｂが配置され得る。
第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間には複数の発光素子３００が整列され得る。具体的には、複数の発光素子３００のうち少なくとも一部は一端部が第１電極枝部２１０Ｂと電気的に連結され、他端部が第２電極枝部２２０Ｂと電気的に連結され得る。
複数の発光素子３００は第２方向Ｄ２に離隔し、実質的に互いに平行するように整列され得る。発光素子３００が離隔する間隔は特に制限されない。場合によっては複数の発光素子３００が隣接するように配置されて群れをなし、他の複数の発光素子３００は一定間隔離隔する状態で群れをなすこともでき、不均一な密集度を有するが一方向に配向されて整列することもできる。
第１電極枝部２１０Ｂと第２電極枝部２２０Ｂ上にはそれぞれ接触電極２６０が配置され得る。
複数の接触電極２６０は第２方向Ｄ２に延びて配置され、第１方向Ｄ１に互いに離隔して配置され得る。接触電極２６０は発光素子３００の少なくとも一端部とコンタクトされ、接触電極２６０は第１電極２１０または第２電極２２０とコンタクトされて電気信号の印加を受け得る。そのため、接触電極２６０は第１電極２１０と第２電極２２０から伝達される電気信号を発光素子３００に伝達し得る。
接触電極２６０は各電極枝部２１０Ｂ，２２０Ｂ上でこれらを部分的に覆うように配置され、発光素子３００の一端部または他端部と接触する第１接触電極２６１と第２接触電極２６２を含み得る。
第１接触電極２６１は第１電極枝部２１０Ｂ上に配置され、発光素子３００の第１電極２１０と電気的に連結される一端部とコンタクトされ得る。第２接触電極２６２は第２電極枝部２２０Ｂ上に配置され、発光素子３００の第２電極２２０と電気的に連結される他端部とコンタクトされ得る。
いくつかの実施形態で、第１電極枝部２１０Ｂまたは第２電極枝部２２０Ｂと電気的に連結される発光素子３００の両端部はｎ型またはｐ型にドーピングされた導電型半導体層であり得る。第１電極枝部２１０Ｂと電気的に連結される発光素子３００の一端部がｐ型にドーピングされた導電型半導体層である場合、第２電極枝部２２０Ｂと電気的に連結される発光素子３００の他端部はｎ型にドーピングされた導電型半導体層であり得る。ただし、これに制限されるものではなく、その反対の場合でもあり得る。
第１接触電極２６１と第２接触電極２６２はそれぞれ第１電極枝部２１０Ｂと第２電極枝部２２０Ｂ上でこれらを部分的に覆うように配置され得る。図１のように、第１接触電極２６１と第２接触電極２６２は第２方向Ｄ２に延び、互いに離隔して対向するように配置され得る。ただし、第１接触電極２６１と第２接触電極２６２の一端部は各電極枝部２１０Ｂ，２２０Ｂの一端部が一部露出するように終止し得る。また、第１接触電極２６１と第２接触電極２６２の他端部は各電極幹部２１０Ｓ，２２０Ｓと重ならないように離隔する状態で終止し得る。ただし、これに制限されるものではなく、各電極枝部２１０Ｂ，２２０Ｂを覆うこともできる。
一方、図６に示すように、第１電極幹部２１０Ｓと第２電極幹部２２０Ｓはそれぞれコンタクトホール、例えば第１電極コンタクトホールＣＮＴＤおよび第２電極コンタクトホールＣＮＴＳを介して後述する薄膜トランジスタ１２０または電源配線１６１と電気的に連結され得る。図６では第１電極幹部２１０Ｓと第２電極幹部２２０Ｓ上のコンタクトホールは各サブ画素ＰＸ別に配置された場合を示しているが、これに制限されるものではない。前述したように、第２電極幹部２２０Ｓの場合、隣接するサブ画素ＰＸに延びて電気的に連結されるために、いくつかの実施形態で第２電極幹部２２０Ｓは一つのコンタクトホールを介して薄膜トランジスタと電気的に連結され得る。
以下では図７を参照して表示パネル１０上に配置される複数の部材のより具体的な構造について説明する。
図７は図６のＩ－Ｉ’線、ＩＩ－ＩＩ’線およびＩＩＩ－ＩＩＩ’線に沿って切断した断面図である。図７は一つのサブ画素ＰＸのみを示しているが、他の画素の場合にも同一に適用することができる。図７は任意の発光素子３００の一端部と他端部を横切る断面を示す。
図６および図７を参照すると、表示パネル１０は、基板１１０、基板１１０上に配置された薄膜トランジスタ１２０，１４０、薄膜トランジスタ１２０，１４０の上部に配置された電極２１０，２２０と発光素子３００を含み得る。薄膜トランジスタは第１薄膜トランジスタ１２０と第２薄膜トランジスタ１４０を含み得、これらはそれぞれ駆動トランジスタとスイッチングトランジスタであり得る。各薄膜トランジスタ１２０，１４０は活性層、ゲート電極、ソース電極およびドレイン電極を含み得る。第１電極２１０は第１薄膜トランジスタ１２０のドレイン電極と電気的に連結され得る。
より具体的に説明すると、基板１１０は絶縁基板であり得る。基板１１０はガラス、石英、または高分子樹脂等の絶縁物質からなる。前記高分子物質の例としては、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｐｈｏｎｅ：ＰＥＳ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ：ＰＡ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ：ＰＡＲ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ：ＰＥＩ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ：ＰＥＮ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｔｈａｌａｔｅ：ＰＥＴ）、ポリフェニレンサルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ：ＰＰＳ）、ポリアリレート（ｐｏｌｙａｌｌｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅ ｔｒｉａｃｅｔａｔｅ：ＣＡＴ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ：ＣＡＰ）またはこれらの組み合わせが挙げられる。基板１１０はリジッド基板であり得るが、ベンディング（ｂｅｎｄｉｎｇ）、フォールディング（ｆｏｌｄｉｎｇ）、ローリング（ｒｏｌｌｉｎｇ）等が可能なフレキシブル（ｆｌｅｘｉｂｌｅ）基板でもある。
基板１１０上にはバッファ層１１５が配置され得る。バッファ層１１５は不純物イオンが拡散することを防止し、水分や外気の浸透を防止し、表面平坦化機能を行い得る。バッファ層１１５はシリコン窒化物、シリコン酸化物、またはシリコン酸窒化物等を含み得る。
バッファ層１１５上には半導体層が配置される。半導体層は第１薄膜トランジスタ１２０の第１活性層１２６、第２薄膜トランジスタ１４０の第２活性層１４６および補助層１６３を含み得る。半導体層は多結晶シリコン、単結晶シリコン、酸化物半導体等を含み得る。
半導体層上には第１ゲート絶縁層１７０が配置される。第１ゲート絶縁層１７０は半導体層を覆う。第１ゲート絶縁層１７０は薄膜トランジスタのゲート絶縁膜として機能し得る。第１ゲート絶縁層１７０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物等を含み得る。これらは単独でまたは互いに組合わせて使用することができる。
第１ゲート絶縁層１７０上には第１導電層が配置される。第１導電層は第１ゲート絶縁層１７０を間に置いて第１薄膜トランジスタ１２０の第１活性層１２６上に配置された第１ゲート電極１２１、第２薄膜トランジスタ１４０の第２活性層１４６上に配置された第２ゲート電極１４１および補助層１６３上に配置された電源配線１６１を含み得る。第１導電層はモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。第１導電層は単一膜または多層膜であり得る。
第１導電層上には第２ゲート絶縁層１８０が配置される。第２ゲート絶縁層１８０は層間絶縁膜であり得る。第２ゲート絶縁層１８０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、ハフニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、亜鉛酸化物等の無機絶縁物質からなる。
第２ゲート絶縁層１８０上には第２導電層が配置される。第２導電層は第２絶縁層を間に置いて第１ゲート電極１２１上に配置されたキャパシタ電極１２８を含む。キャパシタ電極１２８は第１ゲート電極１２１と維持キャパシタをなす。
第２導電層は上述した第１導電層と同一にモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。
第２導電層上には層間絶縁層１９０が配置される。層間絶縁層１９０は層間絶縁膜であり得る。さらに、層間絶縁層１９０は表面平坦化機能を行い得る。層間絶縁層１９０は、アクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）等の有機絶縁物質を含み得る。
層間絶縁層１９０上には第３導電層が配置される。第３導電層は第１薄膜トランジスタ１２０の第１ドレイン電極１２３と第１ソース電極１２４、第２薄膜トランジスタ１４０の第２ドレイン電極１４３と第２ソース電極１４４、および電源配線１６１上部に配置された電源電極１６２を含む。
第１ソース電極１２４および第１ドレイン電極１２３は、それぞれ層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第１コンタクトホール１２９を介して第１活性層１２６と電気的に連結され得る。第２ソース電極１４４および第２ドレイン電極１４３はそれぞれ層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第２コンタクトホール１４９を介して第２活性層１４６と電気的に連結され得る。電源電極１６２は層間絶縁層１９０と第２ゲート絶縁層１８０を貫く第３コンタクトホール１６９を介して電源配線１６１と電気的に連結され得る。
第３導電層は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）の中から選択された一つ以上の金属を含み得る。第３導電層は単一膜または多層膜であり得る。例えば、第３導電層は、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＧｅ／Ｍｏ、Ｔｉ／Ｃｕ等の積層構造で形成され得る。
第３導電層上には絶縁基板層２００が配置される。絶縁基板層２００はアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）等の有機物質からなる。絶縁基板層２００の表面は平坦であり得る。
絶縁基板層２００上には複数の隔壁４１０，４２０が配置され得る。複数の隔壁４１０，４２０は各画素ＰＸ内で互いに離隔して対向するように配置され、互いに離隔する隔壁４１０，４２０、例えば第１隔壁４１０および第２隔壁４２０上にはそれぞれ第１電極２１０と第２電極２２０が配置され得る。図６では一つの画素ＰＸ内に３個の隔壁４１０，４２０、具体的には２個の第１隔壁４１０と一つの第２隔壁４２０が配置され、それぞれこれらを覆うように第１電極２１０と第２電極２２０が配置される場合を示している。図７ではこれらのうち一つの第１隔壁４１０と一つの第２隔壁４２０の断面図のみを示しており、これらの配置構造は図７に示していない他の第１隔壁４１０の場合にも同様に適用することができる。
ただし、隔壁４１０，４２０の数はこれに制限されない。例えば、一つの画素ＰＸ内により多くの数の隔壁４１０，４２０が配置されてより多くの数の第１電極２１０と第２電極２２０が配置されることもできる。隔壁４１０，４２０はその上に第１電極２１０が配置される少なくとも一つの第１隔壁４１０と、その上に第２電極２２０が配置される少なくとも一つの第２隔壁４２０を含むこともできる。この場合、第１隔壁４１０と第２隔壁４２０は互いに離隔して対向するように配置され、複数の隔壁が一方向に互いに交互に配置され得る。いくつかの実施形態で、２個の第１隔壁４１０が離隔して配置され、前記離隔する第１隔壁４１０の間に一つの第２隔壁４２０が配置されることもできる。
また、図７には示していないが、前述したように第１電極２１０と第２電極２２０はそれぞれ電極幹部２１０Ｓ，２２０Ｓと電極枝部２１０Ｂ，２２０Ｂを含み得る。図７の第１隔壁４１０と第２隔壁４２０上にはそれぞれ第１電極枝部２１０Ｂと第２電極枝部２２０Ｂが配置されたものと理解することができる。
複数の隔壁４１０，４２０は実質的に同じ物質からなり一つの工程で形成され得る。この場合、隔壁４１０，４２０は一つの格子型パターンをなすこともできる。隔壁４１０，４２０はポリイミド（ＰＩ）を含み得る。
一方、図面には示していないが、複数の隔壁４１０，４２０のうち少なくとも一部は各画素ＰＸの境界に配置されてこれらを互いに区分することもできる。この場合、画素ＰＸの境界に配置される隔壁４１０，４２０上には電極２１０，２２０が配置されなくてもよい。このような隔壁も上述した第１隔壁４１０および第２隔壁４２０と共に実質的に格子型パターンに配置され得る。各サブ画素ＰＸの境界に配置される隔壁４１０，４２０のうち少なくとも一部は表示パネル１０の他の電極ラインをカバーするように形成されることもできる。
複数の隔壁４１０，４２０は絶縁基板層２００を基準に少なくとも一部が突出した構造を有し得る。隔壁４１０，４２０は発光素子３００が配置された平面を基準に上部に突出し得、前記突出した部分は少なくとも一部が傾斜を有し得る。傾斜を有して突出した構造の隔壁４１０，４２０はその上に配置される反射層２１１，２２１が入射される光を反射させ得る。発光素子３００で反射層２１１，２２１に向かう光は反射して表示パネル１０の外部方向、例えば、隔壁４１０，４２０の上部に伝達され得る。突出した構造の隔壁４１０，４２０の形状は特に制限されない。図７では側面が傾斜し、上面が平坦で縁が角ばった形態である場合を示しているが、これに制限されず曲線型に突出した構造であってもよい。
複数の隔壁４１０，４２０上には反射層２１１，２２１が配置され得る。
第１反射層２１１は第１隔壁４１０を覆い、一部は絶縁基板層２００を貫く第４コンタクトホール３１９＿１を介して第１薄膜トランジスタ１２０の第１ドレイン電極１２３と電気的に連結される。第２反射層２２１は第２隔壁４２０を覆い、一部は絶縁基板層２００を貫く第５コンタクトホール３１９＿２を介して電源電極１６２と電気的に連結される。
第１反射層２１１は画素ＰＸ内で第４コンタクトホール３１９＿１を介して第１薄膜トランジスタ１２０の第１ドレイン電極１２３と電気的に連結され得る。したがって、第１薄膜トランジスタ１２０は画素ＰＸと重なる領域に配置され得る。図６では第１電極幹部２１０Ｓ上に配置された第１電極コンタクトホールＣＮＴＤを介して第１薄膜トランジスタ１２０と電気的に連結される場合を示している。すなわち、第１電極コンタクトホールＣＮＴＤは第４コンタクトホール３１９＿１であり得る。
第２反射層２２１も画素ＰＸ内で第５コンタクトホール３１９＿２を介して電源電極１６２と電気的に連結され得る。図７では一画素ＰＸ内で第２反射層２２１が第５コンタクトホール３１９＿２を介して連結される場合を示している。図６では第２電極幹部２２０Ｓ上の複数の第２電極コンタクトホールＣＮＴＳを介して各画素ＰＸの第２電極２２０が電源配線１６１と電気的に連結される場合を示している。すなわち、第２電極コンタクトホールＣＮＴＳは第５コンタクトホール３１９＿２であり得る。
前述したように、図６では第１電極コンタクトホールＣＮＴＤと第２電極コンタクトホールＣＮＴＳはそれぞれ第１電極幹部２１０Ｓと第２電極幹部２２０Ｓ上に配置される。そのため、図７は表示パネル１０の断面図上、第１電極２１０および第２電極２２０は第１電極枝部２１０Ｂと第２電極枝部２２０Ｂが配置される隔壁４１０，４２０と離隔する領域でそれぞれ第４コンタクトホール３１９＿１および第５コンタクトホール３１９＿２を介して第１薄膜トランジスタ１２０または電源配線１６１と電気的に連結される場合を示している。
ただし、これに制限されるものではない。例えば、図６で第２電極コンタクトホールＣＮＴＳは第２電極幹部２２０Ｓ上でも多様な位置に配置され得、場合によっては第２電極枝部２２０Ｂ上に位置することもできる。また、いくつかの実施形態では、第２反射層２２１は一画素ＰＸ以外の領域で一つの第２電極コンタクトホールＣＮＴＳまたは第５コンタクトホール３１９＿２と連結され得る。
表示パネル１０は画素ＰＸが配置された表示領域ＤＡ以外の領域、例えば、非表示領域ＮＤＡが存在し得る。各画素ＰＸの第２電極２２０は互いに第２電極幹部２２０Ｓを介して電気的に連結され、同じ電気信号の印加を受け得る。
いくつかの実施形態で第２電極２２０の場合、表示パネル１０の外側部に位置した非表示領域ＮＤＡで第２電極幹部２２０Ｓが一つの第２電極コンタクトホールＣＮＴＳを介して電源電極１６２と電気的に連結され得る。図６の表示パネル１０とは異なり、第２電極幹部２２０Ｓが一つのコンタクトホールを介して電源電極１６２と連結されても、第２電極幹部２２０Ｓは隣接する画素ＰＸに延びて配置されて電気的に連結されているので、各画素ＰＸの第２電極枝部２２０Ｂに同じ電気信号を印加することもできる。表示パネル１０の第２電極２２０の場合、電源電極１６２から電気信号の印加を受けるためのコンタクトホールの位置は表示パネル１０の構造によって多様であり得る。
一方、再び図６と図７を参照すると、反射層２１１，２２１は発光素子３００から放出される光を反射させるために、反射率が高い物質を含み得る。一例として、反射層２１１，２２１は、銀（Ａｇ）、銅（Ｃｕ）等とのような物質を含み得るが、これに制限されるものではない。
第１反射層２１１および第２反射層２２１上にはそれぞれ第１電極層２１２および第２電極層２２２が配置され得る。
第１電極層２１２は第１反射層２１１の真上に配置される。第１電極層２１２は第１反射層２１１と実質的に同じパターンを有し得る。第２電極層２２２は第２反射層２２１の真上に配置され、第１電極層２１２と離隔するように配置される。第２電極層２２２は第２反射層２２１と実質的に同じパターンを有し得る。
一実施形態で、電極層２１２，２２２はそれぞれ下部の反射層２１１，２２１を覆い得る。すなわち、電極層２１２，２２２は反射層２１１，２２１より大きく形成されて反射層２１１，２２１の端部の側面を覆い得る。しかし、これに制限されるものではない。
第１電極層２１２と第２電極層２２２はそれぞれ第１薄膜トランジスタ１２０または電源電極１６２と連結された第１反射層２１１と第２反射層２２１に伝達される電気信号を後述する接触電極２６１，２６２に伝達し得る。電極層２１２，２２２は透明性伝導性物質を含み得る。一例として、電極層２１２，２２２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ－Ｚｉｎｃ Ｏｘｉｄｅ）等のような物質を含み得るが、これに制限されるものではない。いくつかの実施形態で、反射層２１１，２２１と電極層２１２，２２２はＩＴＯ、ＩＺＯ、ＩＴＺＯ等のような透明導電層と銀、銅のような金属層がそれぞれ一層以上積層された構造をなし得る。一例として、反射層２１１，２２１と電極層２１２，２２２は、ＩＴＯ／銀（Ａｇ）／ＩＴＯの積層構造を形成することもできる。
第１隔壁４１０上に配置される第１反射層２１１と第１電極層２１２は第１電極２１０をなす。第１電極２１０は第１隔壁４１０の両終端に延びた領域まで突出し得、そのため第１電極２１０は前記突出した領域で絶縁基板層２００と接触し得る。第２隔壁４２０上に配置される第２反射層２２１と第２電極層２２２は第２電極２２０をなす。第２電極２２０は第２隔壁４２０の両終端に延びた領域まで突出し得、そのため第２電極２２０は前記突出した領域で絶縁基板層２００と接触し得る。
第１電極２１０と第２電極２２０はそれぞれ第１隔壁４１０と第２隔壁４２０の全領域をカバーするように配置され得る。ただし、前述したように、第１電極２１０と第２電極２２０は互いに離隔して対向するように配置される。各電極が離隔する間には後述するように第１絶縁層５１０が配置され、その上部に発光素子３００が配置され得る。
また、第１反射層２１１は第１薄膜トランジスタ１２０から駆動電圧の伝達を受け、第２反射層２２１は電源配線１６１から電源電圧の伝達を受け得るので、第１電極２１０と第２電極２２０はそれぞれ駆動電圧と電源電圧の伝達を受け得る。第１電極２１０は第１薄膜トランジスタ１２０と電気的に連結され、第２電極２２０は電源配線１６１と電気的に連結され得る。そのため、第１電極２１０と第２電極２２０上に配置される第１接触電極２６１および第２接触電極２６２は前記駆動電圧と電源電圧の印加を受け得る。前記駆動電圧と電源電圧は発光素子３００に伝達され、発光素子３００に所定の電流が流れることにより光を放出し得る。
第１電極２１０および第２電極２２０上にはこれらを部分的に覆う第１絶縁層５１０が配置される。第１絶縁層５１０は第１電極２１０と第２電極２２０の上面を大部分覆うように配置され、第１電極２１０と第２電極２２０の一部を露出させ得る。また、第１絶縁層５１０は第１電極２１０および第２電極２２０の間の空間内にも配置され得る。第１絶縁層５１０は平面上第１電極枝部２１０Ｂおよび第２電極枝部２２０Ｂの間の空間に沿って形成された島状または線状形状を有し得る。
図７では一つの第１電極（２１０，例えば第１電極枝部２１０Ｂ）と一つの第２電極（２２０，例えば第２電極枝部２２０Ｂ）の間の離隔する空間に第１絶縁層５１０が配置された場合を示している。ただし、前述したように第１電極２１０と第２電極２２０は複数であり得るので、第１絶縁層５１０は一つの第１電極２１０と他の第２電極２２０または一つの第２電極２２０と他の第１電極２１０の間にも配置され得る。また、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに対向する各側部の反対側部上でもこれらを部分的に覆うように配置され得る。すなわち、第１絶縁層５１０は第１電極２１０と第２電極２２０の中心部を露出させるように配置され得る。
第１絶縁層５１０上には発光素子３００が配置される。第１絶縁層５１０は発光素子３００と絶縁基板層２００の間に配置され得る。第１絶縁層５１０の下面は絶縁基板層２００に接触し、第１絶縁層５１０の上面に発光素子３００が配置され得る。そして第１絶縁層５１０は両側面で各電極２１０，２２０と接触し、これらを電気的に相互絶縁させ得る。
第１絶縁層５１０は各電極２１０，２２０上の一部領域、例えば、第１電極２１０と第２電極２２０が対向する方向に突出した領域のうち一部と重なり得る。また、隔壁４１０，４２０の傾斜した側面および平坦な上面と各電極２１０，２２０が重なる領域にも第１絶縁層５１０が配置され得る。
一例として、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに対向する方向に突出した各端部を覆い得る。第１絶縁層５１０は絶縁基板層２００と下面の一部が接触し得、各電極２１０，２２０と下面の一部および側面が接触し得る。そのため、第１絶縁層５１０は各電極２１０，２２０と重なる領域を保護すると同時に、これらを電気的に相互絶縁させ得る。また、発光素子３００の第１導電型半導体３１０および第２導電型半導体３２０が他の基材と直接接触することを防止して発光素子３００の損傷を防止することができる。
ただし、これに制限されず、いくつかの実施形態では第１絶縁層５１０が第１電極２１０と第２電極２２０上の領域のうち隔壁４１０，４２０の傾斜した側面と重なる領域にのみ配置されることもできる。この場合、第１絶縁層５１０の下面は隔壁４１０，４２０の傾斜した側面で終止し、隔壁４１０，４２０の傾斜した側面のうち一部上に配置される各電極２１０，２２０は露出して接触電極２６０とコンタクトされ得る。
また、第１絶縁層５１０は、発光素子３００の両端部は露出するように配置され得る。そのため、接触電極２６０は前記各電極２１０，２２０の露出した上部面と発光素子３００の両端部と接触し得、接触電極２６０は第１電極２１０と第２電極２２０に印加される電気信号を発光素子３００に伝達し得る。
発光素子３００は第１電極２１０と第２電極２２０の間に少なくとも一つ配置され得る。図７では断面上第１電極２１０と第２電極２２０の間に一つの発光素子３００が配置された場合を示しているが、図６のように平面上他の方向（例えば、第２方向Ｄ２）に複数の発光素子３００が配置され得ることは自明である。
具体的には、発光素子３００は一端部が第１電極２１０と電気的に連結され、他端部は第２電極２２０と電気的に連結され得る。発光素子３００の両端部はそれぞれ第１接触電極２６１および第２接触電極２６２とコンタクトされ得る。
一方、図６では各画素ＰＸ内に同じ色の光を放出する発光素子３００のみが配置された場合を例示している。ただし、これに制限されず前述したように互いに異なる色の光を放出する発光素子３００が一つの画素ＰＸ内に共に配置されることもできる。
発光素子３００は発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）であり得る。発光素子３００はその大きさが概してナノ単位であるナノ構造物であり得る。発光素子３００は無機物からなる無機発光ダイオードであり得る。発光素子３００が無機発光ダイオードである場合、互いに対向する２個の電極の間に無機結晶構造を有する発光物質を配置し、発光物質に特定方向に電界を形成すると、無機発光ダイオードが特定極性が形成される前記２個の電極の間に整列され得る。
いくつかの実施形態で発光素子３００は、第１導電型半導体３１０、素子活性層３３０、第２導電型半導体３２０および電極物質層３７０が順次形成され、これらの外周面を囲む絶縁性物質層３８０を含み得る。発光素子３００の前記形成された順序は絶縁基板層２００に水平な方向に第１導電型半導体３１０、素子活性層３３０、第２導電型半導体３２０および電極物質層３７０が配置され得る。すなわち、前記複数の層が形成された発光素子３００は絶縁基板層２００と水平な横方向に配置され得る。ただし、これに制限されず、発光素子３００は第１電極２１０と第２電極２２０の間で上述した積層方向が反対になるように整列することもできる。
また、図７では一つの発光素子３００のみ配置された場合を示しているが、前述したように第１電極２１０と第２電極２２０の間には互いに異なる直径を有する複数の発光素子３００が配置され得る。発光素子３００に対する詳しい説明は後述する。
第２絶縁層５２０は発光素子３００上の少なくとも一部領域と重なるように配置され得る。第２絶縁層５２０は発光素子３００を保護すると同時に第１電極２１０と第２電極２２０の間で発光素子３００を固定させる機能を行うこともできる。
図７では第２絶縁層５２０が断面図上発光素子３００の上部面にのみ配置された場合を示しているが、第２絶縁層５２０は発光素子３００の外面を囲むように配置され得る。すなわち、第１絶縁層５１０のように第２絶縁層５２０は平面上第１電極枝部２１０Ｂと第２電極枝部２２０Ｂの間の空間に沿って第２方向Ｄ２に延びて島状または線状の形状を有するように配置され得る。
また、第２絶縁層５２０の材料の一部は発光素子３００の下面と第１絶縁層５１０が接する領域にも配置され得る。これは表示パネル１０の製造時、第１絶縁層５１０上に発光素子３００が整列され、その上に第２絶縁層５２０が配置される時形成されたものであり得る。発光素子３００の下面と接する第１絶縁層５１０に一部の孔隙が形成されると、第２絶縁層５２０が形成される時前記孔隙に第２絶縁層５２０の材料の一部が浸透して形成されたものであり得る。
第２絶縁層５２０は発光素子３００の両側面が露出するように配置される。すなわち、断面上発光素子３００の上部面に配置された第２絶縁層５２０は一軸方向に測定された長さが発光素子３００より短いため、第２絶縁層５２０は発光素子３００の前記両側面より内側に陥没し得る。そのため、第１絶縁層５１０、発光素子３００および第２絶縁層５２０は側面が階段式に積層され得る。この場合、後述する接触電極２６１，２６２は発光素子３００の両端部の側面と円滑に接触が行われ得る。ただし、これに制限されず、第２絶縁層５２０の長さと発光素子３００の長さが一致して両側部が整列され得る。
一方、第２絶縁層５２０は第１絶縁層５１０を覆うように配置された後一部領域、例えば、発光素子３００が接触電極２６０とコンタクトされるように露出する領域でパターニングされて形成されたものであり得る。第２絶縁層５２０をパターニングする段階は通常の乾式エッチングまたは湿式エッチングにより行い得る。ここで、第１絶縁層５１０がパターニングされないようにするために、第１絶縁層５１０と第２絶縁層５２０は互いに異なるエッチング選択比を有する材料を含み得る。すなわち、第２絶縁層５２０をパターニングする時、第１絶縁層５１０はエッチングストッパー（ｅｔｃｈｉｎｇ ｓｔｏｐｐｅｒ）の機能を行うこともできる。
そのため、第２絶縁層５２０が発光素子３００の外面を覆い、発光素子３００の両端部は露出するようにパターニングしても、第１絶縁層５１０は材料が損傷しない。特に、発光素子３００と接触電極２６０がコンタクトされる発光素子３００の両端部で第１絶縁層５１０と発光素子３００はなめらかな接触面を形成することができる。
第２絶縁層５２０上には第１電極２１０上に配置され、第２絶縁層５２０の少なくとも一部と重なる第１接触電極２６１、第２電極２２０上に配置され、第２絶縁層５２０の少なくとも一部と重なる第２接触電極２６２が配置され得る。
第１接触電極２６１と第２接触電極２６２はそれぞれ第１電極２１０と第２電極２２０の上部面に配置され得る。具体的には、第１接触電極２６１と第２接触電極２６２は第１絶縁層５１０がパターニングされて第１電極２１０と第２電極２２０の一部が露出する領域でそれぞれ第１電極層２１２および第２電極層２２２と接触し得る。第１接触電極２６１と第２接触電極２６２は発光素子３００の一端部の側面、例えば第１導電型半導体３１０、第２導電型半導体３２０または電極物質層３７０にそれぞれ接触し得る。そのため、第１接触電極２６１および第２接触電極２６２は第１電極層２１２および第２電極層２２２に印加された電気信号を発光素子３００に伝達し得る。
第１接触電極２６１は第１電極２１０上でこれを部分的にカバーするように配置され、下面が部分的に発光素子３００、第１絶縁層５１０および第２絶縁層５２０と接触し得る。第１接触電極２６１の第２接触電極２６２が配置された方向の一端部は第２絶縁層５２０上に配置される。第２接触電極２６２は第２電極２２０上でこれを部分的にカバーするように配置され、下面が部分的に発光素子３００、第１絶縁層５１０および第３絶縁層５３０と接触し得る。第２接触電極２６２の第１接触電極２６１が配置された方向の一端部は第３絶縁層５３０上に配置される。
第１絶縁層５１０および第２絶縁層５２０は第１隔壁４１０と第２隔壁４２０の上部面で第１電極２１０と第２電極２２０を覆うように配置された領域がパターニングされ得る。そのため、第１電極２１０と第２電極２２０はそれぞれ第１電極層２１２および第２電極層２２２が露出し、前記露出した領域で各接触電極２６１，２６２と電気的に連結され得る。
第１接触電極２６１および第２接触電極２６２は第２絶縁層５２０または第３絶縁層５３０上で互いに離隔して配置され得る。すなわち、第１接触電極２６１および第２接触電極２６２は発光素子３００と第２絶縁層５２０または第３絶縁層５３０に共に接触するが、第２絶縁層５２０上では積層された方向に離隔して配置されることによって電気的に絶縁され得る。これによって第１接触電極２６１と第２接触電極２６２はそれぞれ第１薄膜トランジスタ１２０と電源配線１６１で互いに異なる電源の印加を受け得る。一例として、第１接触電極２６１は第１薄膜トランジスタ１２０から第１電極２１０に印加される駆動電圧を、第２接触電極２６２は電源配線１６１から第２電極２２０に印加される共通電源電圧の印加を受け得る。ただし、これに制限されるものではない。
接触電極２６１，２６２は伝導性物質を含み得る。例えば、ＩＴＯ、ＩＺＯ、ＩＴＺＯ、アルミニウム（Ａｌ）等を含み得る。ただし、これに制限されるものではない。
また、接触電極２６１，２６２は電極層２１２，２２２と同じ物質を含み得る。接触電極２６１，２６２は電極層２１２，２２２にコンタクトされるように、電極層２１２，２２２上で実質的に同じパターンに配置され得る。一例として、第１電極層２１２と第２電極層２２２にコンタクトされる第１接触電極２６１と第２接触電極２６２は第１電極層２１２および第２電極層２２２に印加される電気信号の伝達を受けて発光素子３００に伝達し得る。
第３絶縁層５３０は第１接触電極２６１の上部に配置され、第１接触電極２６１と第２接触電極２６２を電気的に相互絶縁させ得る。第３絶縁層５３０は第１接触電極２６１を覆うように配置され、発光素子３００が第２接触電極２６２とコンタクトされるように発光素子３００の一部領域には重ならないように配置され得る。第３絶縁層５３０は第２絶縁層５２０の上部面で第１接触電極２６１、第２接触電極２６２および第２絶縁層５２０と部分的に接触し得る。第３絶縁層５３０は第２絶縁層５２０の上部面で第１接触電極２６１の一端部をカバーするように配置され得る。そのため第３絶縁層５３０は第１接触電極２６１を保護すると同時に、第１接触電極２６１と第２接触電極２６２を電気的に絶縁させ得る。
第３絶縁層５３０の第２電極２２０が配置された方向の一端部は第２絶縁層５２０の一側面と整列され得る。
一方、いくつかの実施形態で、表示パネル１０は第３絶縁層５３０が省略され得る。そのため、第１接触電極２６１と第２接触電極２６２は実質的に同じ平面上に配置され得、後述するパッシベーション層５５０によって第１接触電極２６１と第２接触電極２６２は電気的に相互絶縁され得る。
パッシベーション層５５０は第３絶縁層５３０および第２接触電極２６２の上部に形成され、外部環境に対して絶縁基板層２００上に配置される部材を保護する機能をし得る。第１接触電極２６１および第２接触電極２６２が露出する場合、電極損傷によって接触電極材料の断線問題が発生し得るので、パッシベーション層５５０でこれらをカバーすることができる。すなわち、パッシベーション層５５０は第１電極２１０、第２電極２２０、発光素子３００等をカバーするように配置され得る。また、前述したように、第３絶縁層５３０が省略される場合、パッシベーション層５５０は第１接触電極２６１と第２接触電極２６２の上部に形成され得る。この場合、パッシベーション層５５０は第１接触電極２６１と第２接触電極２６２を電気的に相互絶縁させることもできる。
上述した第１絶縁層５１０、第２絶縁層５２０、第３絶縁層５３０およびパッシベーション層５５０それぞれは無機物絶縁性物質を含み得る。例えば、第１絶縁層５１０、第２絶縁層５２０、第３絶縁層５３０およびパッシベーション層５５０は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）等のような物質を含み得る。第１絶縁層５１０、第２絶縁層５２０、第３絶縁層５３０およびパッシベーション層５５０は同じ物質からなってもよいが、互いに異なる物質からなってもよい。その他、第１絶縁層５１０、第２絶縁層５２０、第３絶縁層５３０およびパッシベーション層５５０に絶縁性を付与する多様な物質が適用可能である。
一方、第１絶縁層５１０と第２絶縁層５２０は前述したように、互いに異なるエッチング選択比を有し得る。一例として、第１絶縁層５１０がシリコン酸化物（ＳｉＯｘ）を含む場合、第２絶縁層５２０はシリコン窒化物（ＳｉＮｘ）を含み得る。他の例として、第１絶縁層５１０がシリコン窒化物（ＳｉＮｘ）を含む場合には、第２絶縁層５２０はシリコン酸化物（ＳｉＯｘ）を含むこともできる。ただし、これに制限されるものではない。
一方、発光素子３００は基板上でエピタキシャル（Ｅｐｉｔａｘｉａｌ）成長法によって製造されることができる。基板上に半導体層を形成するためのシード結晶（Ｓｅｅｄ ｃｒｙｓｔａｌ）層を形成し、所望する半導体材料を蒸着させて成長させ得る。以下、図８を参照して多様な実施形態による発光素子３００の構造について詳細に説明する。
図８は一実施形態による発光素子の概略図である。
図８を参照すると、発光素子３００は複数の導電型半導体３１０，３２０、素子活性層３３０、電極物質層３７０および絶縁性物質層３８０を含み得る。第１電極２１０および第２電極２２０から印加される電気信号は複数の導電型半導体３１０，３２０を介して素子活性層３３０に伝達して光を放出することができる。
具体的には、発光素子３００は第１導電型半導体３１０、第２導電型半導体３２０、第１導電型半導体３１０と第２導電型半導体３２０の間に配置される素子活性層３３０、第２導電型半導体３２０上に配置される電極物質層３７０と、これらの外周面を囲むように配置される絶縁性物質層３８０を含み得る。絶縁性物質層３８０は第１導電型半導体３１０、第２導電型半導体３２０、素子活性層３３０および電極物質層３７０と接触してこれらの外周面を囲むように形成され得る。図８の発光素子３００は第１導電型半導体３１０、素子活性層３３０、第２導電型半導体３２０および電極物質層３７０が長さ方向に順次形成された構造を示しているが、これに制限されない。電極物質層３７０は省略することができ、いくつかの実施形態では第１導電型半導体３１０および第２導電型半導体３２０の両側面のうち少なくともいずれか一つに配置されることもできる。以下では、図８の発光素子３００を例示して説明し、後述する発光素子３００に関する説明は発光素子３００が他の構造をさらに含んでも同様に適用できることは自明である。
第１導電型半導体３１０はｎ型半導体層であり得る。一例として、発光素子３００が青色波長帯の光を放出する場合、第１導電型半導体３１０は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料であり得る。例えば、ｎ型にドーピングされたＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第１導電型半導体３１０は第１導電性ドーパントがドーピングされ得、一例として第１導電性ドーパントはＳｉ、Ｇｅ、Ｓｎ等であり得る。第１導電型半導体３１０の長さは１．５μｍ～５μｍの範囲を有し得るが、これに制限されるものではない。
第２導電型半導体３２０はｐ型半導体層であり得る。一例として、発光素子３００が青色波長帯の光を放出する場合、第２導電型半導体３２０は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料であり得る。例えば、ｐ型にドーピングされたＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第２導電型半導体３２０は第２導電性ドーパントがドーピングされ、一例として第２導電性ドーパントはＭｇ、Ｚｎ、Ｃａ、Ｓｅ、Ｂａ等であり得る。第２導電型半導体３２０の長さは０．０８μｍ～０．２５μｍの範囲を有し得るが、これに制限されるものではない。
素子活性層３３０は第１導電型半導体３１０および第２導電型半導体３２０の間に配置され、単一または多重量子井戸構造の物質を含み得る。素子活性層３３０が多重量子井戸構造の物質を含む場合、量子層（Ｑｕａｎｔｕｍ ｌａｙｅｒ）と井戸層（Ｗｅｌｌ ｌａｙｅｒ）が互いに交互に複数積層された構造であり得る。素子活性層３３０は第１導電型半導体３１０および第２導電型半導体３２０を介して印加される電気信号に応じて電子－正孔対の結合によって光を発光し得る。一例として、素子活性層３３０が青色波長帯の光を放出する場合、ＡｌＧａＮ、ＡｌＩｎＧａＮ等の物質を含み得、特に、素子活性層３３０が多重量子井戸構造で、量子層と井戸層が交互に積層された構造である場合、量子層はＡｌＧａＮまたはＡｌＩｎＧａＮ、井戸層はＧａＮまたはＡｌＧａＮ等のような物質を含み得る。ただし、これに制限されるものではなく、素子活性層３３０はバンドギャップ（Ｂａｎｄ ｇａｐ）エネルギが大きい種類の半導体物質とバンドギャップエネルギが小さい半導体物質が互いに交互に積層された構造であり得、発光する光の波長帯によって異なる３族～５族半導体物質を含むこともできる。そのため、素子活性層３３０が放出する光は青色波長帯の光に制限されず、場合により赤色、緑色波長帯の光を放出することもできる。素子活性層３３０の長さは０．０５μｍ～０．２５μｍの範囲を有し得るが、これに制限されるものではない。
素子活性層３３０から放出される光は発光素子３００の長さ方向の外部面だけでなく、両側面に放出され得る。すなわち、素子活性層３３０から放出される光は一方向に方向性が制限されない。
一方、発光素子３００の素子活性層３３０は組成の差によって発光する光の波長帯が変わる。特に、素子活性層３３０の活性物質の種類によって異なる色の光を放出することもできるが、同じ種類の活性物質を含んでも素子活性層３３０内の組成比率、半導体結晶の格子変形（ｌａｔｔｉｃｅ ｓｔｒａｉｎ）によって発光波長に偏差が生じ得る。すなわち、素子活性層３３０が同じ種類の活性物質を含んで任意のバンドギャップエネルギを有し得るが、発光素子３００の製造時素子活性層３３０に形成される活性物質結晶の格子変形（ｌａｔｔｉｃｅ ｓｔｒａｉｎ）によって前記バンドギャップエネルギが変わり、そのため放出される光の波長帯に偏差が生じ得る。
ここで、複数の発光素子３００が互いに異なる直径を有するように形成される場合、各発光素子３００の素子活性層３３０に含まれた活性物質結晶の格子変形（ｌａｔｔｉｃｅ ｓｔｒａｉｎ）が変わり得る。発光素子３００の間の互いに異なる格子変形（ｌａｔｔｉｃｅ ｓｔｒａｉｎ）によって素子活性層３３０のバンドギャップエネルギが変われ、そのため放出される光の波長が変わり得る。
したがって、任意の波長帯の光を放出する発光素子３００を基準に、発光素子３００の直径を調節して前記波長帯の光と偏差を有する他の発光素子３００の発光波長を制御することができる。
電極物質層３７０はオーミック（ｏｈｍｉｃ）接触電極であり得る。ただし、これに制限されず、ショットキー（Ｓｃｈｏｔｔｋｙ）接触電極であり得る。電極物質層３７０は伝導性のある金属を含み得る。例えば、電極物質層３７０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、金（Ａｕ）、銀（Ａｇ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）およびＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ－Ｚｉｎｃ Ｏｘｉｄｅ）のうち少なくともいずれか一つを含み得る。電極物質層３７０は同じ物質を含み得、互いに異なる物質を含むこともできる。ただし、これに制限されるものではない。
絶縁性物質層３８０は、第１導電型半導体３１０、第２導電型半導体３２０、素子活性層３３０および電極物質層３７０の外部に形成され、これらを保護する機能を行い得る。一例として、絶縁性物質層３８０は前記部材の側面部を囲むように形成され、発光素子３００の長さ方向の両端部、例えば第１導電型半導体３１０および電極物質層３７０が配置された両端部には形成されなくてもよい。ただし、これに制限されない。
絶縁性物質層３８０は、絶縁特性を有する物質、例えば、シリコン酸化物（Ｓｉｌｉｃｏｎ ｏｘｉｄｅ，ＳｉＯｘ）、シリコン窒化物（Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ，ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ）、窒化アルミニウム（Ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ，ＡｌＮ）、酸化アルミニウム（Ａｌｕｍｉｎｕｍ ｏｘｉｄｅ，Ａｌ２Ｏ３）等を含み得る。そのため素子活性層３３０が第１電極２１０または第２電極２２０と直接接触する場合に発生し得る電気的短絡を防止することができる。また、絶縁性物質層３８０は素子活性層３３０を含んで発光素子３００の外周面を保護するので、発光効率の低下を防止することができる。
図面では絶縁性物質層３８０が長さ方向に延びて第１導電型半導体３１０から電極物質層３７０までカバーできるように形成された場合を示しているが、これに制限されない。絶縁性物質層３８０は第１導電型半導体３１０、素子活性層３３０および第２導電型半導体３２０のみカバーしたり、電極物質層３７０外面の一部のみカバーして電極物質層３７０の一部外面が露出することもできる。
絶縁性物質層３８０の厚さは０．５μｍ～１．５μｍの範囲を有し得るが、これに制限されるものではない。
また、いくつかの実施形態で、絶縁性物質層３８０は外周面が表面処理され得る。前述したように、発光素子３００が電極２１０，２２０の間で整列する時、複数の発光素子３００が溶液内で分散した状態で塗布され得る。ここで、発光素子３００が溶液内で隣接する他の発光素子３００と凝集せず分散した状態を維持するために、絶縁性物質層３８０は表面が疎水性または親水性処理されて前記溶液内で相互分散した状態を維持することができる。そのため、発光素子３００の整列時第１電極２１０と第２電極２２０の間に凝集せず整列され得る。
発光素子３００は円筒形であり得る。そのため、発光素子３００の両端部を横切る長さ方向に切った断面図は四角形の形状を有し得る。ただし、発光素子３００の形状がこれに制限されるものではなく、正六面体、直六面体、六角柱型等多様な形態を有し得る。発光素子３００は長さが１μｍ～１０μｍまたは２μｍ～５μｍの範囲を有し得、好ましくは４μｍ内外の長さを有し得る。また、発光素子３００の直径は３００ｎｍ～７００ｎｍの範囲を有し得、前述したように、表示パネル１０に含まれる複数の発光素子３００は素子活性層３３０の組成差によって互いに異なる直径を有し得る。好ましくは発光素子３００の直径は５００ｎｍ内外の範囲を有し得る。
以下では図９ないし図１３を参照して、一実施形態による発光素子３００の製造方法について詳細に説明する。
図９ないし図１３は一実施形態による表示パネルの製造方法を示す概略図である。
先に、図９を参照すると、表示パネル１０の下部基板ＳＵＢ上に接地配線６００、第１整列配線７１０、第２整列配線７２０および第３整列配線７３０を配置する。接地配線６００と各整列配線７１０，７２０，７３０の配置構造は図５を参照して上述したとおりである。図９の表示パネル１０の下部基板ＳＵＢにも表示領域ＤＡと非表示領域ＮＤＡ、第１整列領域ＡＡ１、第２整列領域ＡＡ２および第３整列領域ＡＡ３が定義され得る。
図９に示す接地配線枝部６００Ｂは図５とは異なり互いに連結された状態に配置され得る。図５の接地配線枝部６００Ｂは後述する段階で接地配線枝部６００Ｂと整列配線枝部７００Ｂの間に発光素子３００を整列した後、接地配線枝部６００Ｂを部分的に断線する工程を行うことによって形成され得る。
次に図１０ないし図１２を参照すると、整列領域ＡＡ上に発光素子３００を含む塗布性溶液Ｓを塗布し、各整列配線７００を介して整列信号を印加する。
発光素子３００を含む塗布性溶液Ｓは表示パネル１０の下部基板ＳＵＢ上でノズル（ｎｏｚｚｌｅ）を介して塗布され得る。一例として、発光素子３００を塗布する工程はインクジェットプリンティング法（Ｉｎｋｊｅｔ ｐｒｉｎｔｉｎｇ）、ダイスロットコート法（Ｄｙｅ－ｓｏｌｔ ｃｏａｔｉｎｇ）等によって行われ、例示的な実施形態でインクジェットプリンティング法を用いることができる。
発光素子３００はノズル（ｎｏｚｚｌｅ）を用いて表示パネル１０の下部基板ＳＵＢに定義された表示領域ＤＡに塗布され得る。発光素子３００を塗布する順序は特に制限されないが、一例として、発光素子３００は第１整列領域ＡＡ１の一側から第２方向Ｄ２に向かって第３整列領域ＡＡ３の他側まで順次塗布され得る。
図面ではノズル（ｎｏｚｚｌｅ）が第２方向Ｄ２へのみ移動する場合を示しているが、これに制限されるものではない。場合によって、ノズル（ｎｏｚｚｌｅ）は整列領域ＡＡ上で第１方向Ｄ１またはその以外の方向にも移動し、塗布性溶液Ｓを塗布し得る。例えば、ノズル（ｎｏｚｚｌｅ）から塗布される塗布性溶液Ｓの量が各整列領域ＡＡを十分に覆うことができない場合、ノズル（ｎｏｚｚｌｅ）は他の方向、例えば第１方向Ｄ１に移動したり他の方向に移動した後、再び第２方向Ｄ２に移動する動作を繰り返すこともできる。すなわち、ノズル（ｎｏｚｚｌｅ）の移動方向は表示パネル１０上の第１整列領域ＡＡ１と第２整列領域ＡＡ２および第３整列領域ＡＡ３上に塗布性溶液Ｓを塗布できると、特に制限されない。
先に、発光素子３００を整列することにおいて、初期時点（Ｔ＝ｔ０）には塗布性溶液Ｓが塗布されない。また、各整列配線７１０，７２０，７３０にも整列信号が伝達されない状態であり得る。
発光素子３００を含む塗布性溶液Ｓは、第１時点Ｔ＝ｔ１で第１整列領域ＡＡ１の少なくとも一部に塗布され、第１時点ｔ１と連続する第２時点Ｔ＝ｔ２では第２整列領域ＡＡ２の少なくとも一部に、第２時点ｔ２と連続する第３時点Ｔ＝ｔ３では第３整列領域ＡＡ３の少なくとも一部に塗布され得る。すなわち、塗布性溶液Ｓを塗布するノズル（ｎｏｚｚｌｅ）は第１整列領域ＡＡ１から順次に第２整列領域ＡＡ２および第３整列領域ＡＡ３に移動し得る。
一実施形態によれば、表示パネル１０の製造時、発光素子３００が任意の整列領域ＡＡ上に塗布される任意の時点（ｔ）で、発光素子３００が塗布される整列領域ＡＡ上に配置された整列配線枝部７００Ｂにのみ整列信号が印加され得る。すなわち、発光素子３００が任意の整列領域ＡＡに塗布される時点（ｔ）と、前記任意の整列領域ＡＡ上に配置された整列配線７００に整列信号が印加される時点は同一であり得る。
先に、接地配線６００の場合、塗布性溶液Ｓが塗布される第１時点ｔ１、第２時点ｔ２および第３時点ｔ３の間持続的に接地状態を維持し得る。そのため、各時点（ｔ）で接地配線枝部６００Ｂと対向する整列配線枝部７００Ｂに印加される整列信号によって該当整列領域ＡＡ上に電場によるキャパシタンスを形成し得る。
整列配線７００の場合、塗布性溶液Ｓが任意の整列領域ＡＡ上に塗布される時、前記任意の整列領域ＡＡに整列配線枝部７００Ｂが配置された整列配線７１０，７２０，７３０にのみ選択的に整列信号が印加され得る。
例えば、発光素子３００が第１整列領域ＡＡ１上に塗布される第１時点ｔ１で、第１整列配線７１０には外部電源と連結されたプローブ（ｐｒｏｂｅ）を介して第１信号印加パッドＡＰ１で整列信号が印加される。反面、第１時点ｔ１で第２整列配線７２０および第３整列配線７３０には整列信号が印加されない。そのため、第１時点ｔ１では第１整列領域ＡＡ１上にのみ電場によるキャパシタンスＣ１が形成され、第２整列領域ＡＡ２と第３整列領域ＡＡ３はキャパシタンスＣが形成されない。
次に、発光素子３００が第２整列領域ＡＡ２上に塗布される第２時点ｔ２で、第２整列配線７２０には第２信号印加パッドＡＰ２で整列信号が印加されるが、第１整列配線７１０および第３整列配線７３０には整列信号が印加されない。そのため、第２時点ｔ２では第２整列領域ＡＡ２にのみキャパシタンスＣ２が形成され、第１整列領域ＡＡ１と第３整列領域ＡＡ３はキャパシタンスＣが形成されない。
次に、発光素子３００が第３整列領域ＡＡ３上に塗布される第３時点ｔ３で、第３整列配線７３０には第３信号印加パッドＡＰ３で整列信号が印加されるが、第１整列配線７１０および第２整列配線７２０には整列信号が印加されない。そのため、第３時点ｔ３では第３整列領域ＡＡ３にのみキャパシタンスＣ２が形成され、第１整列領域ＡＡ１と第２整列領域ＡＡ２はキャパシタンスＣが形成されない。
すなわち、任意の時点（ｔ）で任意の整列領域ＡＡに発光素子３００が塗布されると、前記整列領域ＡＡにのみ整列信号を印加して表示パネル１０上で部分的にキャパシタンスＣを形成し得る。任意の整列領域ＡＡに発光素子３００が塗布される時点（ｔ）と該当整列領域ＡＡに整列信号を印加する時点を同期化することができる。そのため、任意の整列領域ＡＡ上に塗布される発光素子３００がこれと隣接する他の整列領域ＡＡ上に誤整列されることを防止することができる。
また、第２整列配線７２０と第３整列配線７３０の場合、それぞれ第１整列領域ＡＡ１および第３整列領域ＡＡ３、第１整列領域ＡＡ１および第２整列領域ＡＡ２には第２および第３整列配線枝部７２０Ｂ、７３０Ｂが配置されない。これは各整列配線７００の不要な抵抗値を最小化することによって、伝達される電圧の降下を最小化することができる。
例えば、第２整列配線７２０を介して第２整列領域ＡＡ２に発光素子３００を整列する場合、第１整列領域ＡＡ１には第２整列配線枝部７２０Ｂが配置されないことによって第１整列領域ＡＡ１にはキャパシタンスが形成されない。これは第２信号印加パッドＡＰ２から伝達される電圧が不要なキャパシタンスを形成することに消耗しないことを意味する。そのため、第２信号印加パッドＡＰ２から比較的遠い距離に位置する第２整列領域ＡＡ２上にも高い水準の電圧を印加することができ、発光素子３００を整列するのに十分な電圧を第２整列配線枝部７２０Ｂに伝達することができる。第１整列配線７１０と第３整列配線７３０の場合にも同様に理解できることは自明なので、これに対する具体的は叙述は省略する。
すなわち、表示パネル１０の整列領域ＡＡによる他の整列配線７００を介して発光素子３００を整列することができる。そのため、表示パネル１０の全領域上に均一な整列度を有するように発光素子３００を整列することができ、発光素子３００の整列に必要な最大印加電流値を減少させることができる。
次に、図１３を参照すると、塗布性溶液Ｓを塗布するノズル（ｎｏｚｚｌｅ）が表示パネル１０を通過した後である第４時点Ｔ＝ｔ４では信号印加パッドＡＰ１，ＡＰ２，ＡＰ３で整列信号が印加されない。発光素子３００は各整列領域ＡＡ１，ＡＡ２，ＡＡ３上で整列され、塗布性溶液Ｓを揮発させて除去する。
各整列領域ＡＡ上に配置された接地配線枝部６００Ｂと整列配線枝部７００Ｂの間に発光素子３００を整列した後、接地配線枝部６００Ｂを切断線ＣＢに沿って部分的に断線する。そのため、断線した各接地配線枝部６００Ｂとこれに対向する整列配線枝部７００Ｂはそれぞれ一つの画素ＰＸまたはサブ画素ＰＸ１，ＰＸ２，ＰＸ３をなす。
一方、図１４は一実施形態による表示パネルの製造時整列領域上に形成されるキャパシタンスを概略的に示す回路図である。
図１４を参照すると、上述した図９ないし図１３はそれぞれ時点（Ｔ）が初期時点ｔ０、第１時点ｔ１、第２時点ｔ２、第３時点ｔ３および第４時点ｔ４であると理解し得る。
先に、初期時点ｔ０では、整列信号が印加されない時点で、表示パネル１０の下部基板ＳＵＢ上に複数の接地配線６００と整列配線７００が配置された時点である。
次に、第１時点ｔ１では第１整列領域ＡＡ１上に塗布性溶液Ｓが塗布され、第１整列配線７１０を介して整列信号が印加される。第１整列配線７１０は第１整列領域ＡＡ１にのみ第１整列配線枝部７１０Ｂが配置される。そのため、第１整列領域ＡＡ１には電場によるキャパシタンスＣ１が形成され、第２整列領域ＡＡ２と第３整列領域ＡＡ３にはキャパシタンスＣが形成されない。
次に、第２時点ｔ２では第２整列領域ＡＡ２上に塗布性溶液Ｓが塗布され、第２整列配線７２０を介して整列信号が印加される。第２整列配線７２０は第２整列領域ＡＡ２にのみ第２整列配線枝部７２０Ｂが配置される。そのため、第２整列領域ＡＡ２には電場によるキャパシタンスＣ２が形成され、第１整列領域ＡＡ１と第３整列領域ＡＡ３にはキャパシタンスＣが形成されない。特に、第２整列領域ＡＡ２に形成されるキャパシタンスＣ２は第１整列領域ＡＡ１を通過して第２整列領域ＡＡ２にのみ形成されるので、整列信号の電圧降下が最小化される。すなわち、第２時点ｔ２で第２整列領域ＡＡ２に形成されるキャパシタンスＣ２は第１時点ｔ１第１整列領域ＡＡ１に形成されるキャパシタンスＣ１と同じ水準の強度で形成され得る。第３時点ｔ３の場合にも同様であり、詳しい説明は省略する。
最後に、第４時点ｔ４では発光素子３００が表示領域ＤＡ上に整列されるので、整列配線７１０，７２０，７３０には整列信号が印加されない。すなわち、電場によるキャパシタンスＣも形成されない。
一方、図面には示していないが、発光素子３００を整列した後、その上に配置される複数の部材、例えば接触電極２６０および絶縁層等は通常のパターニング工程によって形成され得る。これに対する詳しい説明は省略する。
次に、図１５を参照して他の実施形態による表示パネル１０＿１の構造について説明する。
図１５は他の実施形態による表示パネルを示す平面図である。
図１５の表示パネル１０＿１は図５の表示パネル１０とは異なりより多くの数の整列領域ＡＡを含み得る。前述したように、整列領域ＡＡは必ずしも第１方向Ｄ１に延びて線状の形状を有さない。また、接地配線６００と整列配線７００は場合によって表示領域ＤＡ内に配置されることもできる。
図１５を参照すると、図１５の表示パネル１０＿１は、複数の接地配線６００と整列配線７００が第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２に配置され、一部は表示領域ＤＡ内に配置され得る。第１非表示領域ＮＤＡ１と第２非表示領域ＮＤＡ２に配置される接地配線６００および整列配線７００は図５を参照して説明した内容と同一である。以下では表示領域ＤＡ内に配置された接地配線６００＿１と整列配線７００＿１について詳しく説明する。
図１５では表示領域ＤＡ内に２個の接地配線幹部６００Ｓ＿１が第２方向Ｄ２に延びて配置された場合を示している。それぞれの接地配線幹部６００Ｓ＿１は互いに一つの対をなし、同時に第１非表示領域ＮＤＡ１および第２非表示領域ＮＤＡ２に配置された接地配線幹部６００Ｓと一つの対をなし得る。すなわち、図１５の表示パネル１０＿１は合計４個の接地配線幹部６００Ｓ，６００Ｓ＿１によって第１方向Ｄ１に沿って３個の領域に区分することができる。
また、表示領域ＤＡ内には合計６個の整列配線幹部７００Ｓ＿１が第２方向Ｄ２に延びて配置され得る。整列配線幹部７００Ｓ＿１は、それぞれ第１整列配線幹部７１０Ｓ＿１、第２整列配線幹部７２０Ｓ＿１および第３整列配線幹部７３０Ｓ＿１を含む。それぞれの整列配線幹部７１０Ｓ＿１，７２０Ｓ＿２，７３０Ｓ＿３は、互いに一つの対をなし、同時に第１非表示領域ＮＤＡ１および第２非表示領域ＮＤＡ２に配置された第１整列配線幹部７１０Ｓ、第２整列配線幹部７２０Ｓおよび第３整列配線幹部７３０Ｓと対をなし得る。
各整列配線幹部７００Ｓ，７００Ｓ＿１は、表示パネル１０の一側に延びて信号印加パッド（図示せず）と連結され、第２方向Ｄ２のうち他側方向に向かって延び得る。前述したように、各整列配線幹部７００Ｓ，７００Ｓ＿１は、任意の整列領域ＡＡにまで延びて終止することによって、互いに異なる長さを有し得る。図１５でも、第１整列配線幹部７１０Ｓ，７１０Ｓ＿１は第１整列領域ＡＡ１まで延びて終止し、第２整列配線幹部７２０Ｓ，７２０Ｓ＿１は第２整列領域ＡＡ２まで延びて終止し、第３整列配線幹部７３０Ｓ，７３０Ｓ＿１は第３整列領域ＡＡ３まで延びて終止し得る。
そのため、図１５の表示パネル１０＿１は、互いに異なる長さを有する３種類の整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓによって第２方向Ｄ２に沿って３個の領域に区分することができる。
前述したように、各接地配線幹部６００Ｓと整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓが重なる領域は整列領域ＡＡと定義し得る。すなわち、図１５では合計９個の整列領域ＡＡ１，ＡＡ２，ＡＡ３，ＡＡ４，ＡＡ５，ＡＡ６，ＡＡ７，ＡＡ８，ＡＡ９が定義され得る。それぞれの整列領域ＡＡには互いに異なる接地配線枝部（図示せず）と整列配線枝部（図示せず）が配置され得る。
複数の接地配線幹部６００Ｓ，６００Ｓ＿１と整列配線幹部７００Ｓ，７００Ｓ＿１は表示領域ＤＡまたは各整列領域ＡＡを基準に対称構造であるか、同じ構造をなし得る。
例えば、表示領域ＤＡ上に配置された接地配線幹部６００Ｓ＿１および整列配線幹部７１０Ｓ＿１，７２０Ｓ＿１，７３０Ｓ＿１は、第１非表示領域ＮＤＡ１に配置された接地配線幹部６００Ｓおよび整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓと同じ構造を有し得る。反面、第２非表示領域ＮＤＡ２に配置された接地配線幹部６００Ｓおよび整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓとは第７整列領域ＡＡ７が配置された行を基準に対称構造を有し得る。ただし、これに制限されるものではなく、場合によっては表示領域ＤＡに配置された接地配線幹部６００Ｓ＿１および整列配線幹部７１０Ｓ＿１，７２０Ｓ＿１，７３０Ｓ＿１が第１非表示領域ＮＤＡ１に配置された接地配線幹部６００Ｓおよび整列配線幹部７１０Ｓ，７２０Ｓ，７３０Ｓと対称構造を有し得る。
また、図５とは異なり、図１５の表示パネル１０＿１は接地配線６００の場合にも部分的にブリッジ配線ＢＬを含み得る。表示領域ＤＡ内に配置される接地配線幹部６００Ｓ＿１は分枝される接地配線枝部（図示せず）の経路が遮断され得る。そのため、接地配線幹部６００Ｓ＿１は第４ブリッジ配線ＢＬ４を介して接地配線枝部（図示せず）と連結され得る。
図１５の表示パネル１０＿１は、整列領域ＡＡが合計９個であることと、接地配線６００が第４ブリッジ配線ＢＬ４をさらに含むことを除いては図５の表示パネル１０と同一である。重複する叙述は省略する。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。

Claims (12)

  1. 第１方向に延びる第１領域と、前記第１方向に延びて前記第１領域から前記第１方向と交差する第２方向に配列された第２領域を含み、
    前記第１領域上に隣接して配置される複数の第１発光素子および前記第２領域上に隣接して配置される複数の第２発光素子と、
    前記第１領域上で前記第１発光素子の一端と連結されて前記第１方向に延びる少なくとも一つの第１配線と、
    前記第２領域上で前記第２発光素子の一端と連結されて前記第１方向に延びる少なくとも一つの第２配線とを含み、
    少なくとも一部が前記第１領域の一側から前記第２領域の他側まで前記第２方向に延びる第３配線をさらに含み、
    前記第１配線と前記第２配線は電気的に分離され、
    前記第１配線は、前記第１領域の一側から前記第１領域の他側まで前記第２方向に延びる第１配線幹部、および前記第１配線幹部から分岐して前記第１領域上で前記第１方向に延びる第１配線枝部を含み、
    前記第２配線は、前記第２領域の一側から前記第２領域の他側まで前記第２方向に延びる第２配線幹部、および前記第２配線幹部から分岐して前記第２領域上で前記第１方向に延びる第２配線枝部を含み、
    前記第３配線は、前記第２方向に延びる第３配線幹部、および前記第３配線幹部から分枝して設けられ、少なくとも一部が前記第１領域および前記第２領域上で前記第１方向に延び、互いに離隔して配置された複数の第３配線枝部を含み、
    前記複数の第３配線枝部は、前記第１領域と前記第２領域とに互いに配置され、
    前記第３配線枝部の各々は、前記第３配線幹部と前記第１方向において間隔をあけて配置される、表示装置。
  2. 前記第３配線枝部は、前記第１領域上で前記第１発光素子の他端と連結されて前記第２領域上で前記第２発光素子の他端と連結される、請求項１に記載の表示装置。
  3. 前記第２方向に延びる表示領域と、
    前記第２方向に延び、前記表示領域の前記第１方向の両側に位置する非表示領域を含み、
    前記第１配線幹部、前記第２配線幹部および前記第３配線幹部は、前記非表示領域上に配置される、請求項１に記載の表示装置。
  4. 前記非表示領域は、
    前記表示領域の一側に位置した第１非表示領域と、
    前記表示領域の他側に位置した第２非表示領域とを含む、請求項３に記載の表示装置。
  5. 前記第１配線は前記第１非表示領域に配置される前記第１配線幹部および前記第２非表示領域に配置される第１サブ配線幹部を含み、
    前記第２配線は前記第１非表示領域に配置される前記第２配線幹部および前記第２非表示領域に配置される第２サブ配線幹部を含み、
    前記第３配線は前記第１非表示領域に配置される前記第３配線幹部および前記第２非表示領域に配置される第３サブ配線幹部を含む、請求項４に記載の表示装置。
  6. 前記第３配線枝部は一端が前記第３配線幹部と離隔して終止し、他端が前記第３サブ配線幹部と離隔して終止し、
    前記第１配線枝部は両端がそれぞれ前記第１配線幹部および前記第１サブ配線幹部と連結され、
    前記第２配線枝部は両端がそれぞれ前記第２配線幹部および前記第２サブ配線幹部と連結される、請求項５に記載の表示装置。
  7. 前記第１配線、前記第２配線および前記第３配線を含む第１配線層と、
    前記第１配線層上に位置し、前記第１配線幹部と前記第１配線枝部を連結する第１ブリッジ配線および前記第２配線幹部と前記第２配線枝部を連結する第２ブリッジ配線を含む第２配線層をさらに含む、請求項３に記載の表示装置。
  8. 前記第１方向に延びて前記第２領域の他側に位置する第３領域をさらに含み、
    前記第１領域の前記一側から前記第１方向に延びて前記第３領域の他側まで延びる第４配線幹部および前記第４配線幹部から分枝され、前記第３領域に配置される第４配線枝部を含む第４配線を含み、
    前記第４配線は前記第１配線および前記第２配線と電気的に分離された、請求項２に記載の表示装置。
  9. 前記第３配線幹部は前記第１領域の一側から前記第１方向に延びて前記第３領域の他側まで延び、
    前記第３配線枝部は前記第３配線幹部から分枝されて前記第３領域上にも配置される、請求項８に記載の表示装置。
  10. 前記第３領域で一端が前記第３配線枝部と連結され、他端が前記第４配線枝部と連結される第３発光素子をさらに含む、請求項９に記載の表示装置。
  11. 少なくとも一つの接地配線および前記接地配線と離隔して対向する整列配線を含む下部基板を準備する段階と、
    前記下部基板上の少なくとも一部に発光素子を含む塗布性溶液を塗布し、前記整列配線に交流電源を印加して前記接地配線と前記整列配線の間に前記発光素子を整列する段階とを含み、
    前記下部基板は第１方向に延びる第１領域と、前記第１方向に延び、前記第１領域から前記第１方向と交差する第２方向に配列された第２領域を含み、
    前記整列配線は前記第１領域に配置される第１整列配線および前記第２領域に配置される第２整列配線を含み、
    前記接地配線は、
    前記第１領域で前記第１整列配線と対向して離隔する第１接地配線と、
    前記第２領域で前記第２整列配線と対向して離隔する第２接地配線を含み、
    前記発光素子は、
    前記第１整列配線および前記第１接地配線の間に整列される第１発光素子と、
    前記第２整列配線および前記第２接地配線の間に整列される第２発光素子とを含み、
    前記発光素子を整列する段階は、
    第１時点で前記塗布性溶液を前記第１領域の少なくとも一部に塗布し、前記交流電源を前記第１整列配線に印加して前記第１整列配線と前記第１接地配線の間に前記発光素子を整列する段階と、
    前記第１時点と異なる第２時点で前記塗布性溶液を前記第２領域の少なくとも一部に塗布し、前記交流電源を前記第２整列配線に印加して前記第２整列配線と前記第２接地配線の間に前記発光素子を整列する段階とを含み、
    前記第１時点で、
    前記第１整列配線に印加される前記交流電源は前記第１整列配線および前記第１接地配線の間に第１電場を形成し、
    前記第１発光素子は一端が第１整列配線に連結され、他端が前記第１接地配線に連結され、
    前記第２時点で、
    前記第１電場が除去され、
    前記第２整列配線に印加される前記交流電源は前記第２整列配線および前記第２接地配線の間に前記第１電場と実質的に同じ強度の第２電場を形成し、
    前記第２発光素子は一端が前記第２整列配線に連結され、他端が前記第２接地配線に連結され、
    前記第１時点および前記第２時点と異なる第３時点で、
    前記第２電場は除去され、前記第１接地配線および前記第２接地配線は部分的にパターニングされて少なくとも一つの断片を形成する、表示装置の製造方法。
  12. 前記塗布性溶液は前記第１領域の一側から前記第２領域の他側まで順次塗布される、請求項１１に記載の表示装置の製造方法。
JP2021515222A 2018-09-21 2019-05-29 表示装置およびその製造方法 Active JP7391949B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180114428A KR102591777B1 (ko) 2018-09-21 2018-09-21 표시 장치 및 이의 제조 방법
KR10-2018-0114428 2018-09-21
PCT/KR2019/006456 WO2020060002A1 (ko) 2018-09-21 2019-05-29 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2022501640A JP2022501640A (ja) 2022-01-06
JP7391949B2 true JP7391949B2 (ja) 2023-12-05

Family

ID=69887336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021515222A Active JP7391949B2 (ja) 2018-09-21 2019-05-29 表示装置およびその製造方法

Country Status (6)

Country Link
US (1) US20220037299A1 (ja)
EP (1) EP3855500A4 (ja)
JP (1) JP7391949B2 (ja)
KR (1) KR102591777B1 (ja)
CN (1) CN112771673A (ja)
WO (1) WO2020060002A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102649218B1 (ko) * 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20220033537A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20220072002A (ko) 2020-11-23 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023157987A1 (ko) * 2022-02-17 2023-08-24 엘지전자 주식회사 디스플레이 장치의 제조 장치
KR20240036781A (ko) * 2022-09-13 2024-03-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20240120347A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device
KR20240072438A (ko) * 2022-11-16 2024-05-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211047A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
JP2016004281A (ja) 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ センサ付き表示装置
US20170092691A1 (en) 2015-09-30 2017-03-30 Cheng-Chang TransFlex Display Corp. Flexible led display
US20170250168A1 (en) 2016-02-26 2017-08-31 Psi Co., Ltd. Display including nanoscale led module
JP2018033031A (ja) 2016-08-25 2018-03-01 株式会社ジャパンディスプレイ 電子機器及び表示装置
US20180175009A1 (en) 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737922B2 (en) * 2005-10-14 2010-06-15 Lg Display Co., Ltd. Light emitting device
US10262563B2 (en) * 2015-09-30 2019-04-16 Cheng-Chang TransFlex Display Corp. LED display
KR101770632B1 (ko) * 2016-01-07 2017-08-24 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211047A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
JP2016004281A (ja) 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ センサ付き表示装置
US20170092691A1 (en) 2015-09-30 2017-03-30 Cheng-Chang TransFlex Display Corp. Flexible led display
US20170250168A1 (en) 2016-02-26 2017-08-31 Psi Co., Ltd. Display including nanoscale led module
JP2018033031A (ja) 2016-08-25 2018-03-01 株式会社ジャパンディスプレイ 電子機器及び表示装置
US20180175009A1 (en) 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
JP2022501640A (ja) 2022-01-06
WO2020060002A1 (ko) 2020-03-26
US20220037299A1 (en) 2022-02-03
EP3855500A1 (en) 2021-07-28
KR20200034906A (ko) 2020-04-01
CN112771673A (zh) 2021-05-07
EP3855500A4 (en) 2022-06-29
KR102591777B1 (ko) 2023-10-20

Similar Documents

Publication Publication Date Title
JP7391949B2 (ja) 表示装置およびその製造方法
US11817474B2 (en) Display device
CN111613149B (zh) 显示设备及制造其的方法
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102587133B1 (ko) 표시 장치
KR102607727B1 (ko) 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102602527B1 (ko) 표시 장치
KR102588659B1 (ko) 표시 장치
KR20200004482A (ko) 표시 장치 및 이의 제조방법
US12035582B2 (en) Display device having a light emitting element between a branch wiring and a common branch wiring
US20230420615A1 (en) Display device and manufacturing method of the same
TW202329485A (zh) 發光元件以及包含其之顯示裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R150 Certificate of patent or registration of utility model

Ref document number: 7391949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150