KR102591777B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102591777B1
KR102591777B1 KR1020180114428A KR20180114428A KR102591777B1 KR 102591777 B1 KR102591777 B1 KR 102591777B1 KR 1020180114428 A KR1020180114428 A KR 1020180114428A KR 20180114428 A KR20180114428 A KR 20180114428A KR 102591777 B1 KR102591777 B1 KR 102591777B1
Authority
KR
South Korea
Prior art keywords
alignment
wire
wiring
area
electrode
Prior art date
Application number
KR1020180114428A
Other languages
English (en)
Other versions
KR20200034906A (ko
Inventor
이원호
이요한
강종혁
임현덕
김원규
조현민
송근규
곽진오
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180114428A priority Critical patent/KR102591777B1/ko
Priority to CN201980062187.9A priority patent/CN112771673A/zh
Priority to EP19861526.2A priority patent/EP3855500A4/en
Priority to US17/277,270 priority patent/US20220037299A1/en
Priority to PCT/KR2019/006456 priority patent/WO2020060002A1/ko
Priority to JP2021515222A priority patent/JP7391949B2/ja
Publication of KR20200034906A publication Critical patent/KR20200034906A/ko
Application granted granted Critical
Publication of KR102591777B1 publication Critical patent/KR102591777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

표시 장치 및 이의 제조방법에 관한 것이다. 표시 장치는 제1 방향으로 연장되는 제1 정렬영역과, 상기 제1 방향으로 연장되고 상기 제1 정렬영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 배열된 제2 정렬영역을 포함하고, 상기 제1 정렬영역 상에 배치되는 적어도 하나의 제1 발광 소자 및 상기 제2 정렬영역 상에 배치되는 적어도 하나의 제2 발광 소자, 상기 제1 정렬영역 상에서 상기 제1 발광 소자의 일 단과 연결되며 상기 제1 방향으로 연장되는 적어도 하나의 제1 배선 및 상기 제2 정렬영역 상에서 상기 제2 발광 소자의 일 단과 연결되며 상기 제1 방향으로 연장되는 적어도 하나의 제2 배선을 포함하고, 상기 제1 배선과 상기 제2 배선은 전기적으로 분리될 수 있다.

Description

표시 장치 및 이의 제조 방법 {Display device and method of manufacturing the same}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약한 점, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
반면에, 무기 발광 다이오드의 경우, 형광물질로 무기물 반도체를 이용하여, 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명은 발광 소자가 정렬되는 정렬 영역에 따라 다른 정렬 신호를 인가하는 정렬 배선을 포함하는 표시 장치를 제공하는 것이다.
본 발명은 표시 장치의 제조 시, 발광 소자를 정렬하기 위해 인가되는 정렬 신호의 전압 강하를 최소화하는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향으로 연장되는 제1 정렬영역과, 상기 제1 방향으로 연장되고 상기 제1 정렬영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 배열된 제2 정렬영역을 포함하고, 상기 제1 정렬영역 상에 배치되는 적어도 하나의 제1 발광 소자 및 상기 제2 정렬영역 상에 배치되는 적어도 하나의 제2 발광 소자, 상기 제1 정렬영역 상에서 상기 제1 발광 소자의 일 단과 연결되며 상기 제1 방향으로 연장되는 적어도 하나의 제1 배선 및 상기 제2 정렬영역 상에서 상기 제2 발광 소자의 일 단과 연결되며 상기 제1 방향으로 연장되는 적어도 하나의 제2 배선을 포함하고, 상기 제1 배선과 상기 제2 배선은 전기적으로 분리될 수 있다.
적어도 일부가 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측으로부터 상기 제2 정렬영역의 타 측까지 연장되는 제3 배선을 더 포함하고, 상기 제3 배선은, 적어도 일부가 상기 제1 정렬영역 및 상기 제2 정렬영역 상에서 상기 제1 방향으로 연장되되, 서로 이격되어 배치된 적어도 하나의 제3 배선 가지부 및 상기 제2 방향으로 연장되는 제3 배선 줄기부를 포함할 수 있다.
상기 제3 배선 가지부는 상기 제1 정렬영역 상에서 상기 제1 발광 소자의 타단과 연결되고 상기 제2 정렬영역 상에서 상기 제2 발광 소자의 타 단과 연결될 수 있다.
상기 제1 배선은 상기 제1 정렬영역 상에서 상기 제1 방향으로 연장되는 제1배선 가지부 및 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측에서 상기 제1 정렬영역의 타 측까지 연장되어 종지하는 제1 배선 줄기부를 포함하고, 상기 제2 배선은 상기 제2 정렬영역 상에서 상기 제1 방향으로 연장되는 제2배선 가지부 및 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측에서 상기 제2 정렬영역의 타 측까지 연장되어 종지하는 제2 배선 줄기부를 포함할 수 있다.
상기 제2 방향으로 연장되는 표시 영역 및 상기 제2 방향으로 연장되되 상기 표시 영역의 상기 제1 방향 양 측에 위치하는 비표시영역을 포함하고, 상기 제1 배선 줄기부, 상기 제2 배선 줄기부 및 상기 제3 배선 줄기부는 상기 비표시영역 상에 배치될 수 있다.
상기 표시영역의 일 측에 위치한 제1 비표시영역 및 상기 표시영역의 타 측에 위치한 제2 비표시영역을 포함할 수 있다.
상기 제1 배선은 상기 제1 비표시영역에 배치되는 상기 제1 배선 줄기부 및 상기 제2 비표시영역에 배치되는 제1 서브 배선 줄기부를 포함하고, 상기 제2 배선은 상기 제1 비표시영역에 배치되는 상기 제2 배선 줄기부 및 상기 제2 비표시영역에 배치되는 제2 서브 배선 줄기부를 포함하고, 상기 제3 배선은 상기 제1 비표시영역 에 배치되는 상기 제3 배선 줄기부 및 상기 제2 비표시영역에 배치되는 제3 서브 배선 줄기부를 포함할 수 있다.
상기 제3 배선 가지부는 일 단이 상기 제3 배선 줄기부와 이격되어 종지하고 타 단이 상기 제3 서브 배선 줄기부와 이격되어 종지하며, 상기 제1 배선 가지부는 양 단이 각각 상기 제1 배선 줄기부 및 상기 제1 서브 배선 줄기부와 연결되고, 상기 제2 배선 가지부는 양 단이 각각 상기 제2 배선 줄기부 및 상기 제2 서브 배선 줄기부와 연결될 수 있다.
상기 제1 배선, 상기 제2 배선 및 상기 제3 배선을 포함하는 제1 배선층 및 상기 제1 배선층 상에 위치하고, 상기 제1 배선 줄기부와 상기 제1 배선 가지부를 연결하는 제1 브릿지 배선 및 상기 제2 배선 줄기부와 상기 제2 배선 가지부를 연결하는 제2 브릿지 배선을 포함하는 제2 배선층을 더 포함할 수 있다.
상기 제1 방향으로 연장되고 상기 제2 정렬영역의 타 측에 위치하는 제3 정렬영역을 더 포함하고, 상기 제1 정렬영역의 상기 일 측으로부터 상기 제1 방향으로 연장되어 상기 제3 정렬영역의 타 측까지 연장되는 제4 배선 줄기부 및 상기 제4 배선 줄기부에서 분지되되, 상기 제3 정렬영역에 배치되는 제4 배선 가지부를 포함하는 제4 배선을 포함하며, 상기 제4 배선은 상기 제1 배선 및 상기 제2 배선과 전기적으로 분리될 수 있다.
상기 제3 배선 줄기부는 상기 제1 정렬영역의 일 측으로부터 상기 제1 방향으로 연장되어 상기 제3 정렬영역의 타 측까지 연장되며, 상기 제3 배선 가지부는 상기 제3 배선 줄기부에서 분지되어 상기 제3 정렬영역 상에도 배치될 수 있다.
상기 제3 정렬영역에서 일 단이 상기 제3 배선 가지부와 연결되고 타 단이 상기 제4 배선 가지부와 연결되는 제3 발광 소자를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치의 제조 방법은 적어도 하나의 접지 배선 및 상기 접지 배선과 이격되어 대향하는 정렬 배선을 포함하는 하부 기판을 준비하는 단계 및 상기 하부기판 상의 적어도 일부에 발광 소자를 포함하는 도포성 용액을 도포하고, 상기 정렬 배선에 교류전원을 인가하여 상기 접지 배선과 상기 정렬 배선 사이에 상기 발광 소자를 정렬하는 단계를 포함하고, 상기 하부 기판은 제1 방향으로 연장되는 제1 정렬영역과, 상기 제1 방향으로 연장되되 상기 제1 정렬영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 배열된 제2 정렬영역을 포함하고, 상기 정렬 배선은 상기 제1 정렬영역에 배치되는 제1 정렬 배선 및 상기 제2 정렬영역에 배치되는 제2 정렬 배선을 포함할 수 있다.
상기 도포성 용액은 상기 제1 정렬영역의 일 측에서 상기 제2 정렬영역의 타 측까지 순차적으로 도포될 수 있다.
상기 접지 배선은, 상기 제1 정렬영역에서 상기 제1 정렬 배선과 대향하여 이격된 제1 접지 배선 및 상기 제2 정렬영역에서 상기 제2 정렬 배선과 대향하여 이격된 제2 접지 배선을 포함할 수 있다.
상기 발광 소자는, 상기 제1 정렬 배선 및 상기 제1 접지 배선 사이에 정렬되는 제1 발광 소자 및 상기 제2 정렬 배선 및 상기 접지 배선 사이에 정렬되는 제2 발광 소자를 포함할 수 있다.
상기 발광 소자를 정렬하는 단계는, 제1 시점에서 상기 도포성 용액을 상기 제1 정렬영역의 적어도 일부에 도포하고 상기 교류 전원을 상기 제1 정렬 배선에 인가하여 상기 제1 정렬 배선과 상기 제1 접지 배선 사이에 상기 발광 소자를 정렬하는 단계 및 상기 제1 시점과 다른 제2 시점에서 상기 도포성 용액을 상기 제2 정렬영역의 적어도 일부에 도포하고 상기 교류 전원을 상기 제2 정렬 배선에 인가하여 상기 제2 정렬 배선과 상기 제2 접지 배선 사이에 상기 발광 소자를 정렬하는 단계를 포함할 수 있다.
상기 제1 시점에서, 상기 제1 정렬 배선에 인가되는 상기 교류 전원은 상기 제1 정렬 배선 및 상기 제1 접지 배선 사이에 제1 전기장을 형성하고, 상기 제1 발광 소자는 일 단이 제1 정렬 배선에 연결되고, 타 단이 상기 제1 접지 배선에 연결될 수 있다.
상기 제2 시점에서, 상기 제1 전기장이 제거되고, 상기 제2 정렬 배선에 인가되는 상기 교류 전원은 상기 제2 정렬 배선 및 상기 제2 접지 배선 사이에 상기 제1 전기장과 실질적으로 동일한 세기의 제2 전기장을 형성하고, 상기 제2 발광 소자는 일 단이 상기 제2 정렬 배선에 연결되고 타 단이 상기 제2 접지 배선에 연결될 수 있다.
상기 제1 시점 및 상기 제2 시점과 다른 제3 시점에서, 상기 제2 전기장은 제거되고, 상기 제1 접지 배선 및 상기 제2 접지 배선은 부분적으로 패터닝되어 적어도 하나의 단편을 형성할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 서로 다른 정렬 배선을 포함하여 각 정렬 배선이 서로 다른 정렬 영역에 배치될 수 있다. 이에 따라, 해당 정렬 영역에 배치된 정렬 배선에만 정렬 신호를 인가함으로써, 발광 소자의 정렬 시 발생하는 전압 강하를 최소화할 수 있다. 또한, 발광 소자를 포함하는 잉크를 도포할 때, 해당 영역에만 선택적으로 전기장을 형성하여 발광 소자의 정렬도를 개선할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 블록도이다.
도 3은 도 2의 일 화소를 나타내는 회로도이다.
도 4는 일 실시예에 따른 표시 패널을 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시 패널을 개략적으로 도시하는 평면도이다.
도 6은 도 4의 A 부분을 확대한 개략도이다.
도 7은 도 6의 I-I'선, II-II' 선 및 III-III' 선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 9 내지 도 13은 일 실시예에 따른 표시 패널의 제조방법을 도시하는 개략도들이다.
도 14는 일 실시예에 따른 표시 패널의 제조 시 정렬 영역 상에 형성되는 커패시턴스를 개략적으로 도시하는 회로도이다.
도 15는 다른 실시예에 따른 표시 패널을 도시하는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 블록도이다. 도 3은 도 2의 일 화소를 나타내는 회로도이다.
도 1 내지 도 3을 참조하면, 일 실시예에 따른 표시 장치(1)는 표시 패널(10), 통합 구동 회로(20), 스캔 구동부(30), 회로 보드(40), 및 전원 공급 회로(50)를 포함한다. 통합 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
본 명세서에서, “상부”, “탑”, “상면”은 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(10)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
표시 패널(10)은 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 패널(10)은 도 1과 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 모서리는 직각으로 형성되거나 소정의 곡률을 갖도록 둥글게 형성될 수 있다. 표시 패널(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 또한, 도 1에서는 표시 패널(10)이 평탄하게 형성된 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 표시 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
표시 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 복수의 화소(PX)들이 형성되어 화상을 표시하는 영역이다. 표시 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 제1 전압이 공급되는 제1 전압 라인(VDDL), 제2 전압이 공급되는 제2 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
복수의 화소(PX)들은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 색을 표시할 수 있다. 발광 소자(300)에서 방출되는 광은 표시 패널(10)의 표시영역(DA)을 통해 외부에서 표시될 수 있다.
복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
일 실시예에서, 서로 다른 색을 표시하는 서브 화소(PX)마다 서로 다른 색을 발광하는 발광 소자(300)를 포함할 수 있다. 예를 들어, 적색을 표시하는 제1 서브 화소(PX1)는 적색의 광을 발광하는 발광 소자(300)를 포함하고, 녹색을 표시하는 제2 서브 화소(PX2)는 녹색의 광을 발광하는 발광 소자(300)를 포함하고, 청색을 표시하는 제3 서브 화소(PX3)는 청색의 광을 방출하는 발광 소자(300)를 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 서로 다른 색을 나타내는 화소들이 동일한 색(예컨대 청색)을 발광하는 발광 소자(300)를 포함하고, 발광 경로 상에 파장 변환층이나 컬러 필터를 배치하여 각 화소의 색을 구현할 수도 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소(PX)들이 같은 색의 광을 방출할 수도 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3) 각각은 데이터 라인들(DL1~DLm) 중 적어도 하나, 스캔 라인들(SL1~SLn) 중 적어도 하나, 및 제1 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3) 각각은 도 3과 같이 발광 소자(300)들과 발광 소자(300)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터를 포함할 수 있다.
복수의 트랜지스터들은 도 3과 같이 발광 소자(300)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스위칭 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 제1 전압이 인가되는 제1 전압 라인(VDDL)에 접속되는 소스 전극, 및 발광 소자(300)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(SLk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극, 및 데이터 라인(DLj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것으로 설명하였으나, 이에 제한되지 않는다. 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스위칭 트랜지스터(ST), 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor) 구조인 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 제1 서브 화소(PX1), 제2 서브 화소(PX2), 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
통합 구동 회로(20)는 표시 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 통합 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 표시 패널(10)의 데이터 라인들(DL1~DLm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터 또는 TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
통합 구동 회로(20)는 표시 패널(10)의 일 측에 마련된 비표시영역(NDA)에서 배치될 수 있다. 통합 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(10) 상에 장착될 수 있다. 다만, 이에 제한되는 것은 아니며, 일 예로 통합 구동 회로(20)는 표시 패널(10)이 아닌 회로 보드(40) 상에 장착될 수도 있다.
또한, 도 1에서는 통합 구동 회로(20)가 데이터 구동부(21)와 타이밍 제어부(22)를 포함하는 것을 예시하였지만, 본 발명은 이에 한정되지 않는다. 데이터 구동부(21)와 타이밍 제어부(22)는 하나의 집적회로로 형성되지 않고, 각각 별개의 집적회로로 형성될 수 있다. 이 경우, 데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드(40) 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 표시 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 표시 패널(10)의 비표시영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 표시 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드(40)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 표시 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이에 따라, 회로 보드(40)의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드(40)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드(40)는 표시 패널(10)의 하부로 벤딩(bending)될 수 있다. 이 경우, 회로 보드(40)의 일 측은 표시 패널(10)의 일 측 가장자리에 부착되며, 타 측은 표시 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 표시 패널(10)의 구동에 필요한 전압들을 생성하여 표시 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 표시 패널(10)의 발광 소자(300)들을 구동하기 위한 제1 전압(VDD)과 제2 전압(VSS)을 생성하여 표시 패널(10)의 제1 전압 라인(VDDL)과 제2 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 통합 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 1에서는 전원 공급 회로(50)가 집적 회로로 형성되어 회로 보드(40) 상에 장착된 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 예를 들어, 전원 공급 회로(50)는 통합 구동 회로(20)에 통합 형성될 수 있다.
도 4는 일 실시예에 따른 표시 패널을 나타내는 평면도이다. 도 4는 도 1의 표시 장치의 표시 패널을 보다 확대한 평면을 도시한다.
도 4를 참조하면, 표시 패널(10)은 표시영역(DA)과 비표시영역(NDA)을 포함한다. 표시 영역(DA)은 복수의 화소(PX)들이 배치되고, 각 화소(PX)에는 복수의 전극(210, 220)과 이들 사이에 발광 소자(300)가 정렬될 수 있다. 복수의 화소(PX)들은 도면 상 가로방향인 제1 방향(D1)과, 세로 방향인 제2 방향(D2)으로 배열될 수 있다. 도 4의 A 부분에는 3개의 서브 화소(PX1, PX2, PX3)들을 예시적으로 도시하였으나, 표시 패널(10)이 더 많은 수의 화소(PX) 또는 서브 화소(PX1, PX2, PX3)들을 포함할 수 있음은 자명하다.
또한, 도 4의 화소(PX)들이 복수개로 분할되어 각각이 하나의 화소(PX)를 구성할 수도 있다. 반드시 도 4와 같이 화소들이 평행하게 제1 방향(D1)과 제2 방향(D2)으로만 배치되지 않고 지그재그형으로 배치되는 등 다양한 구조가 가능하다. 각 화소(PX) 또는 서브 화소(PX1, PX2, PX3)의 보다 자세한 설명은 도 6을 참조하여 후술하기로 한다.
비표시영역(NDA)은 화소(PX)가 배치되지 않으며, 표시 패널(10)에서 표시 영역(DA) 이외의 영역으로 정의될 수 있다. 비표시영역(NDA)은 표시 패널(10)의 외부에서 시인되지 않도록 특정 부재들에 의해 커버될 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 배치되는 발광 소자(300)를 구동하기 위한 다양한 부재들이 배치될 수 있다. 도 4에 도시된 바와 같이, 표시 패널(10)은 표시 영역(DA)의 일 측, 예컨대 평면상 상부에 위치한 비표시영역(NDA)에 복수의 패드들(DP, AP, PP)이 배치될 수 있다.
복수의 패드들은 데이터 전달 패드(DP), 전원패드(PP), 신호인가패드(AP)를 포함할 수 있다. 데이터 전달 패드(DP)는 표시 영역(DA)의 각 화소(PX)로 연장되는 복수의 데이터 라인(DL)이 연결될 수 있다. 데이터 전달 패드(DP)는 각 화소(PX)를 구동하기 위한 데이터 신호를 데이터 라인(DL)을 통해 각 화소(PX)로 전달할 수 있다. 하나의 데이터 전달 패드(DP)는 하나의 데이터 라인(DL)이 연결되고, 표시 패널(10)은 표시 영역(DA)의 제1 방향(D1)을 따라 배열되는 서브 화소(PXn)의 개수만큼의 데이터 전달 패드(DP)를 포함할 수 있다.
전원패드(PP)는 후술하는 접지 배선(600)과 연결되며, 표시 패널(10)의 구동시에는 접지 배선(600)을 통해 전원 전압을 전달하고, 표시 패널(10)의 제조시에는 접지(ground) 상태가 될 수 있다. 신호인가패드(AP)는 후술하는 정렬 배선(700)이 연결되며, 표시 패널(10)의 제조 시 정렬 신호가 인가될 수 있다. 접지 배선(600)과 정렬 배선(700)은 각각 전원패드(PP)와 신호인가패드(AP)로부터 인가되는 정렬 신호에 의해 표시 영역(DA) 상에 전기장에 의한 커패시턴스를 형성할 수 있다. 이로 인해 표시 영역(DA) 상에 도포되는 발광 소자(300)는 접지 배선(600)과 정렬 배선(700) 사이에 정렬될 수 있다.
또한, 도면에서는 도시하지 않았으나, 표시 패널(10)은 각 화소(PX) 또는 서브 화소(PXn)에 제1 전압(VDD)과 제2 전압(VSS)을 인가하기 위한 제1 전압 라인(VDDL) 및 제2 전압 라인(VSSL)이 더 배치될 수 있다. 제1 전압 라인(VDDL)과 제2 전압 라인(VSSL)은 일 측에 다른 패드(미도시)들과 연결되어 각 화소(PX) 또는 서브 화소(PXn)로 소정의 전압을 인가할 수 있다. 다만, 이하의 도면에서는 설명의 편의를 위해 이들을 생략하여 도시한다.
한편, 비표시영역(NDA) 중 상기 복수의 패드들(DP, AP, PP)이 배치된 영역 이외의 영역 중 일부, 예컨대 비표시영역(NDA) 중 표시영역(DA)의 평면상 좌측과 우측에 위치하는 비표시영역(NDA1, NDA2)에는 복수의 배선들이 배치될 수 있다.
복수의 배선은 적어도 하나의 접지 배선(600)과 적어도 하나의 정렬 배선(700)을 포함한다. 표시 패널(10)의 비표시영역(NDA)에는 적어도 하나의 접지 배선(600)과 접지 배선(600)과 이격되어 배치되는 적어도 하나의 정렬 배선(700)이 배치된다. 이들은 표시 패널(10)의 표시 영역(DA) 상에 배치되는 복수의 발광 소자(300)를 정렬하기 위한 소정의 정렬 신호를 인가할 수 있다.
접지 배선(600)은 제2 방향(D2)으로 연장되는 적어도 하나의 접지 배선 줄기부(600S)와 접지 배선 줄기부(600S)에서 분지되어 제1 방향(D1)으로 연장되는 적어도 하나의 접지 배선 가지부(600B)를 포함할 수 있다.
접지 배선 줄기부(600S)는 도면 상 표시 영역(DA)의 외측, 예컨대 표시 영역(DA)을 기준으로 제1 방향(D1)의 양 측에 위치한 비표시영역(NDA) 상에 배치될 수 있다. 도 4에서는 접지 배선 줄기부(600S)는 표시 영역(DA)의 양 측에 위치한 비표시영역(NDA) 상에 각각 하나씩 배치되어 총 2개의 배선이 하나의 쌍을 이루는 것을 도시하고 있다. 하나의 쌍을 이루는 접지 배선 줄기부(600S)는 표시 영역(DA)을 기준으로 대칭적 구조를 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
접지 배선 줄기부(600S)는 적어도 하나의 접지 배선 가지부(600B)가 분지된다. 접지 배선 가지부(600B)는 비표시영역(NDA)에 배치된 접지 배선 줄기부(600S)에서 표시 영역(DA)을 향해 분지되어 제1 방향(D1)으로 연장될 수 있다. 즉, 접지 배선 가지부(600B)는 표시 영역(DA) 상에 배치될 수 있다. 다시 말해, 접지 배선(600)은 두 개의 접지 정렬 배선(600S)이 한 쌍을 이루고, 이들 사이에는 하나 이상의 접지 배선 가지부(600B)가 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 패널(10)은 더 많은 수의 접지 배선 줄기부(600S)가 배치될 수 있고, 경우에 따라서는 접지 배선 줄기부(600S)는 표시 영역(DA) 내에도 배치될 수도 있다.
또한, 도면에 도시된 바와 같이, 접지 배선 가지부(600B)는 제1 방향(D1)으로 연장되되, 하나 이상의 단편들이 소정의 간격을 두고 이격되어 패턴을 형성할 수 있다. 이러한 접지 배선 가지부(600B)의 구조는 표시 패널(10)의 제조 시, 접지 가지 배선(600B)이 하나 이상의 단편으로 분리되도록 패터닝되어 형성된 것일 수 있다.
다시 말해, 접지 배선 가지부(600B)는 접지 배선 줄기부(600S)로부터 분지된 것이고, 접지 배선 가지부(600B)의 양 단은 제1 방향(D1)으로 연장되어 실질적으로 접지 배선 줄기부(600S)와 연결되도록 배치된 것일 수 있다. 이후 접지 배선 가지부(600B)는 추가적인 공정에 의해 패터닝되어 복수의 단편들이 하나의 행을 따라 배열된 것일 수 있다. 보다 자세한 설명은 후술하기로 한다.
정렬 배선(700)은 제2 방향(D2)으로 연장되는 정렬 배선 줄기부(700S)와, 정렬 배선 줄기부(700S)에서 분지되어 제1 방향(D1)으로 연장되는 정렬 배선 가지부(700B)를 포함한다.
정렬 배선 줄기부(700S)는 도면 상 표시 영역(DA)의 외측, 예컨대 표시 영역(DA)을 기준으로 제1 방향(D1)의 양 측에 위치한 비표시영역(NDA) 상에 배치될 수 있다. 정렬 배선 줄기부(700S)는 제2 방향(D2)으로 연장되되, 접지 배선 줄기부(600S)와 이격되어 배치될 수 있다. 즉, 정렬 배선 줄기부(700S)는 접지 배선 줄기부(600S)와 실질적으로 평행하게 배치될 수 있다. 또한 정렬 배선 줄기부(700S)도 표시 영역(DA)을 기준으로 제1 방향(D1)의 양 측에 각각 배치될 수 있다. 도 4에서는 정렬 배선 줄기부(700S)가 양 측에 위치한 비표시영역(NDA) 상에 각각 3개씩 총 6개가 배치된 것을 도시하고 있다. 즉, 도 4의 표시 패널(10)은 세 쌍의 정렬 배선 줄기부(700S)가 배치된 것을 도시하고 있다. 접지 배선(600)과 같이, 정렬 배선(700)은 두 개의 정렬 배선 줄기부(700S)가 한 쌍을 이루며, 표시 패널(10)은 복수의 정렬 배선 줄기부(700S)가 하나 이상의 쌍을 이루며 배치될 수 있다. 하나 이상의 쌍을 이루는 복수의 정렬 배선 줄기부(700S)는 표시영역(DA)을 기준으로 대칭적으로 배치될 수 있다.
다만, 이에 제한되는 것은 아니며, 표시 패널(10)에 배치되는 정렬 배선 줄기부(700S)의 개수는 다양할 수 있다. 일 실시예에 따르면, 표시 패널(10)은 둘 이상의 정렬 배선 줄기부(700S)를 포함하며, 복수의 정렬 배선 줄기부(700S)는 적어도 두 쌍의 정렬 배선(700)을 이룰 수 있다.
복수의 정렬 배선 줄기부(700S)와 접지 배선 줄기부(600S)는 서로 이격되어 배치된다. 이들 간에 이격된 간격은 반드시 일정할 필요는 없으며, 경우에 따라서는 서로 다른 간격으로 이격될 수 있다. 일 예로, 표시 영역(DA)을 기준으로 비표시영역(NDA)의 더 외측에 배치되는 배선은 인접한 다른 배선과 더 많이 이격될 수도 있다. 또한, 도 4에서는 비표시영역(NDA)에서 표시 영역(DA)에 인접한 일 측에 접지 배선 줄기부(600S)에 배치되고, 정렬 배선 줄기부(700S)는 타 측에 인접하도록 배치된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 정렬 배선 줄기부(700S)가 표시 영역(DA)에 인접한 일 측에 배치될 수 도 있다.
정렬 배선 줄기부(700S)는 적어도 하나의 정렬 배선 가지부(700B)가 분지된다. 정렬 배선 가지부(700B)는 비표시영역(NDA)에 배치된 정렬 배선 줄기부(700S)에서 표시 영역(DA)을 향해 분지되어 제1 방향(D1)으로 연장될 수 있다. 즉, 정렬 배선 가지부(700B)는 표시 영역(DA) 상에 배치될 수 있다.
다만, 정렬 배선 가지부(700B)는 접지 배선 가지부(600B)와 달리 표시 영역(DA) 상에서 제1 방향(D1)으로 연장되어 하나의 배선을 이룰 수 있다. 즉, 표시 패널(10)의 제조 시, 정렬 배선 가지부(700B)는 하나 이상의 단편으로 패터닝되지 않을 수 있다. 이에 따라, 정렬 배선 가지부(700B)의 양 단은 제1 방향(D1)으로 연장되어 각 정렬 배선 줄기부(700S)와 전기적으로 연결될 수 있다. 다만, 이에 제한되는 것은 아니며, 정렬 배선 가지부(700B)도 접지 배선 가지부(600B)와 같이 하나 이상의 단편들로 패터닝될 수도 있다.
정렬 배선 가지부(700B)는 표시 영역(DA) 상에서 접지 배선 가지부(600B)와 이격되어 대향하도록 배치된다. 접지 배선 가지부(600B)와 정렬 배선 가지부(700B)는 제2 방향(D2)으로 서로를 향해 분지되는 복수의 분지부를 포함할 수 있다. 이들 분지부 사이에는 적어도 하나의 발광 소자(300)가 정렬되며, 발광 소자(300)의 양 단은 상기 분지부에 각각 연결될 수 있다. 후술할 바와 같이, 접지 배선 가지부(600B)와 정렬 배선 가지부(700B)의 상기 분지부는 발광 소자(300)의 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
한편, 접지 배선 줄기부(600S)와 정렬 배선 줄기부(700S)의 일 측에는 소정의 전기 신호가 인가되는 패드(PP, AP)가 연결될 수 있다. 접지 배선 줄기부(600S)는 전원패드(PP)와 연결되어 전원 신호가 인가되거나 접지(ground)될 수 있다. 정렬 배선 줄기부(700S)는 신호인가패드(AP)와 연결되어 정렬 신호를 인가받을 수 있다. 후술할 바와 같이, 표시 패널(10)의 표시영역(DA)에 정렬되는 발광 소자(300)들은 접지 배선(600)과 정렬 배선(700)으로부터 정렬 신호를 인가받아 유전영동법(Dielectrophoresis)에 의해 정렬될 수 있다. 여기서, 접지 배선(600)과 정렬 배선(700) 중 어느 하나는 접지되고, 다른 하나에는 정렬 신호용 교류전원이 인가될 수 있다. 인가되는 교류 전원은 접지 배선(600)과 정렬 배선(700) 사이에 전기장에 의한 커패시턴스를 형성하고, 발광 소자(300)는 상기 커패시턴스에 의해 전달되는 유전영동힘(Dielectrophoretic force)으로 정렬될 수 있다.
다만, 교류전원이 인가되는 정렬 배선(700)은 신호인가패드(AP)가 연결된 일 측으로부터 타 측으로 갈수록 인가되는 교류전원의 전압이 강하하는 현상이 발생할 수 있다. 접지 배선(600)과 정렬 배선(700) 사이의 전압차가 작아질 경우, 발광 소자(300)를 정렬하는 데 충분한 유전영동힘이 전달되지 않을 수 있다. 또한, 대면적의 표시 패널(10)을 제조하는데 있어서 표시 패널(10) 내에 임의의 영역에 따라 교류전원이 인가되는 시간이 지연되고, 발광 소자(300)를 정렬하는데 필요한 전류량도 증가할 수 있다.
반면에, 일 실시예에 따른 표시 패널(10)은 신호인가패드(AP)와 연결된 일 측으로부터 서로 다른 길이만큼 타 측으로 연장된 복수의 정렬 배선(710, 720, 730)을 포함할 수 있다. 표시 패널(10)은, 표시 패널(10) 상에 복수의 정렬 영역(AA, 도 5에 도시)이 정의되고, 표시 패널(10) 상의 일 측으로부터 각 정렬 영역(AA)에까지 연장되는 복수의 정렬 배선(710, 720, 730)을 포함할 수 있다. 이에 따라, 표시 패널(10)의 제조 시, 발광 소자(300)를 각 정렬 영역(AA)에 정렬할 때 서로 다른 정렬 영역(AA)까지 연장되는 복수의 정렬 배선(710, 720, 730)을 통해 정렬 신호를 인가할 수 있다. 복수의 정렬 배선(710, 720, 730)은 불필요한 저항을 제거하여, 임의의 정렬 영역(AA)에 인가되는 정렬 신호의 전압강하를 최소화할 수 있다.
일 실시예에 따르면, 정렬 배선(700)은 표시 패널(10)의 일 측으로부터 타 측까지 연장되되, 서로 다른 길이를 갖는 제1 정렬 배선(710), 제2 정렬 배선(720) 및 제3 정렬 배선(730)을 포함할 수 있다. 제1, 제2 및 제3 정렬 배선(710, 720, 730)은 각각 제1, 제2 및 제3 정렬 배선 줄기부(710S, 720S, 730S)와 제1, 제2 및 제3 정렬 배선 가지부(710B, 720B, 730B)를 포함할 수 있다. 이들의 배치는 상술한 바와 같다.
제1 정렬 배선 줄기부(710S), 제2 정렬 배선 줄기부(720S) 및 제3 정렬 배선 줄기부(730S)의 일 측은 표시 패널(10)의 일 측에 배치된 복수의 신호인가패드(AP), 예컨대 제1 신호인가패드(AP1), 제2 신호인가패드(AP2) 및 제3 신호인가패드(AP3)에 연결될 수 있다. 각각의 정렬 배선 줄기부(710S, 720S, 730S)들은 서로 다른 신호인가패드(AP1, AP2, AP3)에 의해 각각 다른 정렬 신호를 인가받을 수 있다.
정렬 배선 줄기부(710S, 720S, 730S)는 비표시영역(NDA) 상에서 서로 다른 길이를 갖고 제2 방향(D2)으로 연장되는 배선을 적어도 하나 이상 포함할 수 있다. 즉, 각각의 정렬 배선 줄기부(710S, 720S, 730S)들의 타 측은 제2 방향(D2)으로 연장되되, 서로 다른 길이를 가질 수 있다. 서로 다른 정렬 배선 줄기부(710S, 720S, 730S)들은 각각 표시 영역(DA)을 향해 분지되고 제1 방향(D1)으로 연장되는 정렬 배선 가지부(710B, 720B, 730B)를 포함할 수 있다.
각 정렬 배선 줄기부(710S, 720S, 730S)는 표시 영역(DA)을 기준으로 양 측에 하나씩 배치되어, 하나의 쌍을 이룰 수 있다. 또한, 이들 각각은 제1 방향(D1)으로 분지되는 각 정렬 배선 가지부(710B, 720B, 730B)에 의해 전기적으로 연결될 수 있다. 복수의 정렬 배선(710, 720, 730)의 구조에 대한 자세한 설명은 도 5가 참조된다.
도 5는 일 실시예에 따른 표시 패널을 개략적으로 도시하는 평면도이다. 도 5는 도 4의 표시 패널(10)에서 표시 영역(DA)과 비표시영역(NDA)을 부분적으로 도시하여, 접지 배선(600)과 정렬 배선(700)의 배치 구조를 개략적으로 도시한다. 또한, 도 5는 도 4의 표시 패널(10)을 90° 회전한 상태로 도시하고 있다. 이에 따라, 도 5의 제1 방향(D1)은 평면상 상하 방향이고, 제2 방향(D2)은 평면상 좌우 방향으로 이해될 수 있다.
특히, 도 5에서는 접지 배선(600)과 정렬 배선(700) 및 발광 소자(300)만을 도시함으로써, 표시 패널(10)에 배치되는 부재들 중 일부의 구조만을 구체적으로 도시하고 있다. 이하에서는 접지 배선(600)과 정렬 배선(700)의 배치에 대하여 자세하게 설명하기로 한다.
도 5를 참조하면, 표시 패널(10)은 제2 방향(D2, 평면상 가로방향)으로 연장되는 표시 영역(DA)과, 평면상 표시 영역(DA)의 상부에 위치하는 제1 비표시영역(NDA1) 및 하부에 위치하는 제2 비표시영역(NDA2)을 포함할 수 있다. 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)은 각각 도 4를 기준으로 좌측과 우측에 위치하는 비표시영역(NDA)인 것으로 이해될 수 있다.
또한, 표시 패널(10)은 제1 방향(D1)으로 연장되고, 제2 방향(D2)으로 배열되는 복수의 정렬 영역(AA)을 포함할 수 있다. 도 5에서는 평면상 표시 패널(10)의 좌측, 예컨대 복수의 패드들(PP, AP)들이 배치되는 제2 방향(D2)의 일 측으로부터 타 측으로 감에 따라 제1 정렬 영역(AA1), 제2 정렬 영역(AA2) 및 제3 정렬 영역(AA3)이 정의될 수 있다.
이하에서는 각 정렬 영역(AA)의 중심을 기준으로, 복수의 패드들(PP, AP)이 배치된 방향을 각 정렬 영역(AA)의 '일 측'이라 정의하고, 그 반대편 방향을 '타 측'이라 정의하여 서술한다. 예를 들어, 도 5에서는 제1 정렬 영역(AA1)의 일 측에는 복수의 패드들(PP, AP)이 배치될 수 있고, 타 측에는 제2 정렬 영역(AA2) 배치될 수 있다. 또한, 제2 정렬 영역(AA2)의 일 측에는 제1 정렬 영역(AA1)이, 타 측에는 제3 정렬 영역(AA3)이 배치될 수 있다.
복수의 정렬 영역(AA)들은 이들의 경계에 소정의 부재들이 배치되어 구분되는 영역은 아니며, 서로 다른 길이를 갖는 정렬 배선 줄기부(710S, 720S, 730S)에 의해 구분될 수 있는 영역이다. 각 정렬 영역(AA)들은 표시 패널(10)의 표시 영역(DA)과 비표시영역(NDA)에 중첩될 수 있다. 도 5에 도시된 바와 같이, 표시 패널(10)의 평면상 각 정렬 영역(AA)은 표시 영역(DA)과 중첩하고, 제1 방향(D1)으로 연장되어 비표시영역(NDA)과 중첩될 수 있다.
도 5에서는 표시 패널(10)의 예시적인 실시예로, 3개의 서로 다른 정렬 배선(710, 720, 730)을 포함하여 정렬 영역(AA)이 3개의 정렬 영역(AA1, AA2, AA3)으로 구분되는 것을 도시하고 있다. 다만, 이에 제한되는 것은 아니며, 더 많은 수의 정렬 영역(AA)이 정의될 수 있음은 자명하다. 즉, 정렬 배선(710, 720, 730)이 서로 다른 길이를 갖는 더 많은 수의 배선들을 포함하는 경우, 정렬 영역(AA)은 더 많은 수로 구분될 수 있다.
또한, 도 5에서는 각 정렬 영역(AA)들이 제1 방향(D1)으로 연장되어 선형을 형상을 갖고 서로 배열된 것을 도시하고 있다. 다른 예로, 각 정렬 영역(AA)은 제1 방향(D1)으로도 구분되어, 복수의 정렬 영역(AA)들이 제1 방향(D1)으로도 배열될 수 있다. 즉, 복수의 정렬 영역(AA)은 실질적으로 격자형으로 정의될 수도 있다. 이에 대한 자세한 설명은 다른 실시예가 참조된다.
접기 배선 줄기부(600S)는 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)에 각각 하나씩 배치되어, 하나의 쌍을 이룬다. 접지 배선 줄기부(600S)는 일 측이 전원패드(PP)에 연결되고, 타 측은 제2 방향(D2)으로 연장된다. 접지 배선 줄기부(600S)는 상기 타 측은 제3 정렬 영역(AA3)까지 연장될 수 있다. 즉, 접지 배선 줄기부(600S)는 표시 패널(10)의 전 정렬 영역(AA1, AA2, AA3)에 걸쳐 배치될 수 있다. 제1 비표시영역(NDA1) 상에 배치된 접지 배선 줄기부(600S)는 제1 서브 접지 배선 줄기부이고, 제2 비표시영역(NDA2) 상에 배치된 접지 배선 줄기부(600S)는 제2 서브 접지 배선 줄기부인 것으로 이해될 수 있다.
접지 배선 가지부(600B)는 접지 배선 줄기부(600S)에서 표시 영역(DA)을 향해 분지되어 제1 방향(D1)으로 연장된다. 복수의 접지 배선 가지부(600B)는 각 정렬 영역(AA1, AA2, AA3)에 구분없이 배치되도록 분지될 수 있다. 즉, 접지 배선 가지부(600B)는 제1 정렬 영역(AA1), 제2 정렬 영역(AA2) 및 제3 정렬 영역(AA3) 상에서 소정의 간격을 두고 이격되어 배치될 수 있다.
제1 정렬 배선 줄기부(710S), 제2 정렬 배선 줄기부(720S) 및 제3 정렬 배선 줄기부(730S)는 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2)에 각각 하나씩 배치되어, 하나의 쌍을 이룬다. 즉, 도 5의 표시 패널(10)은 3개의 쌍을 이루는 정렬 배선 줄기부(710S, 720S, 730S)들이 배치된다. 각 정렬 배선 줄기부(710S, 720S, 730S)들은 서로 이격되어 배치되며, 접지 배선 줄기부(600S)와도 이격되어 배치된다. 제1 비표시영역(NDA1)에 배치된 제1 정렬 배선 줄기부(710S), 제2 정렬 배선 줄기부(720S) 및 제3 정렬 배선 줄기부(730S)는 각각 제1 서브 정렬 배선 줄기부, 제3 서브 정렬 배선 줄기부 및 제5 서브 정렬 배선 줄기부이고, 제2 비표시영역(NDA2)에 배치된 제1 정렬 배선 줄기부(710S), 제2 정렬 배선 줄기부(720S) 및 제3 정렬 배선 줄기부(730S)는 각각 제2 서브 정렬 배선 줄기부, 제4 서브 정렬 배선 줄기부 및 제6 서브 정렬 배선 줄기부인 것으로 이해될 수 있다. 이하에서는 접지 배선 줄기부(600S)와 정렬 배선 줄기부(710S, 720S, 730S)를 각각 서브 배선 줄기부로 구분하지 않고 지칭하여 설명하기로 한다.
도면에서는, 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2) 상에서 각각 표시영역(DA)과 인접한 측에 접지 배선 줄기부(600S)가 배치되고, 반대 측으로 갈수록 제1 정렬 배선 줄기부(710S), 제2 정렬 배선 줄기부(720S) 및 제3 정렬 배선 줄기부(730S)가 배치된다. 상술한 바와 같이, 이에 제한되는 것은 아니며 이들간의 배치 구조나 이격된 간격은 달라질 수 있다.
각 정렬 배선 줄기부(710S, 720S, 730S)들은 표시 패널(10) 상에서 일 측으로 연장되어 서로 다른 신호인가패드(AP1, AP2, AP3)에 연결될 수 있다. 제1 정렬 배선 줄기부(710S)는 제1 신호인가패드(AP1)에, 제2 정렬 배선 줄기부(720S)는 제2 신호인가패드(AP2)에, 제3 정렬 배선 줄기부(730S)는 제3 신호인가패드(AP3)에 연결된다. 각 신호인가패드(AP1, AP2, AP3)들은 각각 별도로 구동되어 각 정렬 배선 줄기부(710S, 720S, 730S)에 서로 다른 신호를 인가할 수 있다.
또한, 각 정렬 배선 줄기부(710S, 720S, 730S)들은 제1 정렬 영역(AA1)의 일 측으로부터 제2 방향(D2)인 제3 정렬 영역(AA3)의 타 측을 향해 연장되되, 서로 다른 길이를 갖도록 배치될 수 있다.
제3 정렬 배선 줄기부(730S)는 일 측이 제3 신호인가패드(AP3)에 연결되고, 타 측이 제1 정렬 영역(AA1)으로부터 제2 방향(D2)을 향해 연장된다. 제3 정렬 배선 줄기부(730S)의 타 측은 제2 정렬 영역(AA2)과 제3 정렬 영역(AA3)까지 연장되도록 배치될 수 있다. 즉, 제3 정렬 배선 줄기부(730S)는 제1 정렬 영역(AA1), 제2 정렬 영역(AA2) 및 제3 정렬 영역(AA3)에 걸쳐 배치될 수 있다.
제1 정렬 배선 줄기부(710S)와 제2 정렬 배선 줄기부(720S)는 일 측이 각각 제1 신호인가패드(AP1) 및 제2 신호인가패드(AP2)에 연결되고, 각 타 측이 제1 정렬 영역(AA1)으로부터 제2 방향(D2)을 향해 연장된다. 반면에, 제1 정렬 배선 줄기부(710S)의 타 측은 제1 정렬 영역(AA1)까지 연장되어 종지하고, 제2 정렬 배선 줄기부(720S)의 타 측은 제2 정렬 영역(AA2)까지 연장되어 종지한다. 즉, 제1 정렬 배선 줄기부(710S)는 제1 정렬 영역(AA1)에, 제2 정렬 배선 줄기부(720S)는 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2)에 걸쳐 배치될 수 있다.
제3 정렬 배선 가지부(730B)는 제3 정렬 영역(AA3)과 중첩되는 제3 정렬 배선 줄기부(730S)에서 표시 영역(DA)을 향해 분지된다. 즉, 제3 정렬 배선 가지부(730B)는 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2)에는 배치되지 않고, 제3 정렬 영역(AA3)에서만 배치되며, 제3 정렬 영역(AA3)에 배치된 접지 배선 가지부(600B)와 이격되어 대향하도록 배치된다.
제1 정렬 배선 가지부(710B)는 제1 정렬 영역(AA1)과 중첩되는 제1 정렬 배선 줄기부(710S)에서 표시 영역(DA)을 향해 분지된다. 제2 정렬 배선 가지부(720B)는 제2 정렬 영역(AA2)과 중첩되는 제2 정렬 배선 줄기부(720S)에서 표시 영역(DA)을 향해 분지된다. 즉, 제1 정렬 배선 가지부(710B)는 제2 정렬 영역(AA2)과 제3 정렬 영역(AA3)에는 배치되지 않고, 제1 정렬 영역(AA1)에서만 배치되며, 제1 정렬 영역(AA1)에 배치된 접지 배선 가지부(600B)와 이격되어 대향하도록 배치된다. 또한, 제2 정렬 배선 가지부(720B)는 제1 정렬 영역(AA1)과 제3 정렬 영역(AA3)에는 배치되지 않고, 제2 정렬 영역(AA2)에서만 배치되며, 제2 정렬 영역(AA2)에 배치된 접지 배선 가지부(600B)와 이격되어 대향하도록 배치된다.
한편, 제1 정렬 배선 가지부(710B), 제2 정렬 배선 가지부(720B) 및 제3 정렬 배선 가지부(730B)는 각 정렬 배선 줄기부(710S, 720S, 730S)에서 분지되어 연장되는 경로가 다른 정렬 배선 줄기부(710S, 720S, 730S) 또는 접지 배선 줄기부(600S)에 의해 차단될 수 있다. 이 경우, 정렬 배선 가지부(710B, 720B, 730B)의 경로를 확보하기 위해, 동일한 층에서 배선들의 경로를 다양하게 형성할 수 있으나, 배선의 배치가 복잡해지고 혼선이 발생할 수도 있다.
이에 따라, 정렬 배선(710, 720, 730)은 비표시영역(NDA1, NDA2)에 배치된 정렬 배선 줄기부(710S, 720S, 730S)와 표시영역(DA)에 배치된 정렬 배선 가지부(710B, 720B, 730B)를 전기적으로 연결하는 브릿지 배선(BL)을 더 포함할 수 있다.
일 예로, 제1 정렬 배선 줄기부(710S)는 제1 정렬 영역(AA1) 상에서 제1 브릿지 배선(BL1)을 통해 제1 정렬 배선 가지부(710B)와 전기적으로 연결될 수 있다. 제1 브릿지 배선(BL1)은 접지 배선 줄기부(600S)와 부분적으로 중첩될 수 있다. 제2 정렬 배선 줄기부(720S)는 제2 정렬 영역(AA2) 상에서 제2 브릿지 배선(BL2)을 통해 제2 정렬 배선 가지부(720B)와 전기적으로 연결될 수 있다. 제2 브릿지 배선(BL2)은 접지 배선 줄기부(600S)와 부분적으로 중첩될 수 있다. 제3 정렬 배선 줄기부(730S)는 제3 정렬 영역(AA3) 상에서 제3 브릿지 배선(BL3)을 통해 제3 정렬 배선 가지부(730B)와 전기적으로 연결될 수 있다. 제3 브릿지 배선(BL3)은 접지 배선 줄기부(600S)와 부분적으로 중첩될 수 있다.
또한, 도면에서는 도시하지 않았으나, 각 정렬 배선 줄기부(710S, 720S, 730S) 및 정렬 배선 가지부(710B, 720B, 730B)와 브릿지 배선(BL)은 서로 다른 배선층에 배치될 수 있다. 각 정렬 배선 줄기부(710S, 720S, 730S) 및 정렬 배선 가지부(710B, 720B, 730B)는 임의의 제1 배선층에 배치되고, 브릿지 배선(BL)들은 제1 배선층과 다른 배선층인 제2 배선층에 배치될 수 있다. 브릿지 배선(BL)은 제2 배선층에서 소정의 컨택홀을 통해 각 정렬 배선 줄기부(710S, 720S, 730S) 및 정렬 배선 가지부(710B, 720B, 730B)와 연결될 수 있다.
다만, 이에 제한되는 것은 아니다. 상술한 바와 같이, 접지 배선 줄기부(600S)와 정렬 배선 줄기부(710S, 720S, 730S)들은 비표시영역(NDA) 상에서의 배치구조는 다양할 수 있으며, 이에 따라 다른 브릿지 배선(BL)을 더 포함할 수도 있다.
다시 정리하자면, 접지 배선 가지부(600B)의 경우, 표시 패널(10)의 전 영역에 걸쳐 복수개 배치될 수 있다. 접지 배선 가지부(600B)는 정렬 배선 줄기부(710S, 720S, 730S)에 의해 정의되는 정렬 영역(AA)에 구분없이 배치될 수 있다. 반면에, 각 정렬 배선 가지부(710B, 720B, 730B)의 경우, 각 정렬 배선 줄기부(710S, 720S, 730S)에 의해 정의되는 정렬 영역(AA) 중 어느 하나에만 배치될 수 있다. 각 정렬 배선 줄기부(710S, 720S, 730S)가 신호인가패드(AP)와 연결된 일 측으로부터 타 측으로 연장되되 임의의 영역에서 종지하는 경우, 정렬 배선 가지부(710B, 720B, 730B)는 정렬 배선 줄기부(710S, 720S, 730S)의 타 측이 종지한 정렬 영역(AA) 상에만 배치된다.
즉, 접지 배선 가지부(600B)는 제1 정렬 영역(AA1) 상에서 제1 정렬 배선 가지부(710B)와 대향하도록 배치된다. 또한, 접지 배선 가지부(600B)는 제2 정렬 영역(AA2) 상에서는 제2 정렬 배선 가지부(720B)와 대향하고, 제3 정렬 영역(AA3) 상에서는 제3 정렬 배선 가지부(730B)와 대향하여 배치될 수 있다. 상술한 바와 같이, 접지 배선 가지부(600B)와 각 정렬 배선 가지부(710B, 720B, 730B)들은 제2 방향(D2)으로 분지되는 분지부를 포함하며, 복수의 발광 소자(300)들은 상기 분지부들 사이에 배치될 수 있다.
상술한 바와 같이, 표시 패널(10)을 제조할 때 발광 소자(300)가 분산된 도포성 용액(S, 도 10에 도시)이 접지 배선(600) 및 정렬 배선(710, 720, 730) 상에 도포된다. 접지 배선(600) 및 정렬 배선(710, 720, 730)에는 정렬 신호가 인가되고 전기장에 의한 커패시턴스(C, 도 10에 도시)가 형성된다. 전기장에 의한 커패시턴스(C)는 도포성 용액(S) 상의 발광 소자(300)에 유전영동힘을 인가하여 각 배선 사이에 정렬시킬 수 있다.
여기서, 정렬 배선 가지부(710B, 720B, 730B)와 접지 배선 가지부(600B)는 배선의 저항으로 작용할 수 있다. 정렬 배선(710, 720, 730)의 일 측에 연결된 신호인가패드(AP1, AP2, AP3)에서 인가되는 정렬 신호는 표시 패널(10)의 타 측(예컨대, 제3 정렬 영역(AA3) 방향)으로 갈수록 상기 저항에 의한 전압강하가 형성될 수 있다.
다만, 일 실시예에 따른 표시 패널(10)은 정렬 영역(AA)에 따라 서로 다른 정렬 배선(710, 720, 730)을 통해 정렬 신호를 인가하고, 정렬 배선(710, 720, 730)은 불필요한 정렬 배선 가지부(710B, 720B, 730B)를 제거함으로써 상기 저항값을 최소화 할 수 있다.
예를 들어, 제2 정렬 영역(AA2) 상에 발광 소자(300)를 정렬할 때, 접지 배선(600)은 접지되고, 제2 정렬 배선(720)을 통해 정렬 신호가 인가될 수 있다. 제2 정렬 배선(720)은 표시 패널(10)의 일 측으로부터 제2 정렬 영역(AA2)까지 연장된 제2 정렬 배선 줄기부(720S)와, 제2 정렬 영역(AA2)에만 배치된 제2 정렬 배산 가지부(720B)를 포함한다. 제2 정렬 배선 줄기부(720S)의 일 측에 연결된 제2 신호인가패드(AP2)는 발광 소자(300)를 정렬하기 위한 정렬 신호를 인가하고, 제2 정렬 배선 가지부(720B)를 통해 제2 정렬 영역(AA2)에만 전기장에 의한 커패시턴스를 형성할 수 있다. 제2 정렬 배선 가지부(720B)는 제1 정렬 영역(AA1)과 제3 정렬 영역(AA3)에는 배치되지 않으므로, 정렬 신호가 인가되지 않는다. 즉, 제2 정렬 영역(AA2)에 발광 소자(300)를 정렬할 때 제1 정렬 영역(AA1)과 제3 정렬 영역(AA3)에는 불필요한 커패시턴스(C)가 형성되지 않고, 제2 신호인가패드(AP2)에서 전달되는 정렬 신호의 전압강하가 최소화될 수 있다. 즉, 신호인가패드(AP)로부터 먼 거리에 위치한 영역에도 충분한 세기의 전압이 인가될 수 있다.
발광 소자(300)는 제1 정렬 영역(AA1) 상에서 일 단이 접지 배선 가지부(600B)와 연결되고 타 단이 제1 정렬 배선 가지부(710B)와 연결된다. 반면에, 제2 정렬 영역(AA2) 상에서는 일 단이 접지 배선 가지부(600B)와 연결되고 타 단이 제2 정렬 배선 가지부(720B)과 연결되며, 제3 정렬 영역(AA3) 상에서는 일 단이 접지 배선 가지부(600B)와, 타 단이 제3 정렬 배선 가지부(730B)와 연결될 수 있다.
이에 따라, 일 실시예에 따른 표시 패널(10)의 제조 시, 신호인가패드(AP)를 통해 전달되는 정렬 신호의 전압강하가 최소화되고, 표시 패널(10)의 전 영역상에서 발광 소자(300)를 정렬하기에 충분한 세기의 전압을 인가할 수 있다. 또한, 대면적의 표시 패널(10)을 제조하여도, 발광 소자(300)를 정렬하는데 필요한 최대 전류 값을 절감시킬 수 있다.
한편, 도 6은 도 4의 A 부분을 확대한 개략도이다.
도 6을 참조하면, 표시 패널(10)은 복수의 전극(210, 220)들과 복수의 발광 소자(300)를 포함할 수 있다. 각 전극(210, 220)들의 적어도 일부는 각 화소(PX) 내에 배치되어, 발광 소자(300)와 전기적으로 연결되고, 발광 소자(300)가 특정 색을 발광하도록 전기신호를 인가할 수 있다.
또한, 각 전극(210, 220)들의 적어도 일부는 발광 소자(300)를 정렬하기 위해, 화소(PX) 내에 전기장을 형성하는 데에 활용될 수 있다. 구체적으로 설명하면, 복수의 화소(PX)들에 서로 다른 색을 발광하는 발광 소자(300)를 정렬시킬 때, 각 화소(PX)별로 서로 다른 발광 소자(300)를 정확하게 정렬시키는 것이 필요하다. 유전영동법을 이용하여 발광 소자(300)를 정렬시킬 때에는, 발광 소자(300)가 포함된 용액을 표시 패널(10)에 도포하고, 이에 교류 전원을 인가하여 전기장에 의한 커패시턴스를 형성함으로써 발광 소자(300)에 유전영동힘을 가해 정렬시킬 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 화소(PX)마다 분리된 화소 전극이고, 제2 전극(220)은 복수의 화소(PX)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드 전극이고, 다른 하나는 발광 소자(300)의 캐소드 전극일 수 있다. 다만, 이에 제한되지 않고 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(D1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(D1)과 교차하는 방향인 제2 방향(D2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
구체적으로, 제1 전극(210)은 제1 방향(D1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되되, 제2 방향(D2)으로 연장되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 제1 전극 줄기부(210S)는 도면에서는 도시하지 않았으나 일 단부는 신호인가패드(PAD, 도 4에 도시)에 연결되고, 타 단부는 제1 방향(D1)으로 연장되되, 각 화소(PX) 사이에서 전기적으로 연결이 분리될 수 있다. 상기 신호인가패드는 표시 패널(10) 또는 외부의 전력원과 연결되어 제1 전극 줄기부(210S)에 전기신호를 인가하거나, 발광 소자(300)의 정렬시 교류 전원을 인가할 수 있다.
각 전극(210, 220)의 전극 줄기부(210S, 220S) 중 어느 하나는 도 4 및 도 5의 정렬 배선 줄기부(700S)를 향해 연장되어 이와 연결되고, 다른 하나는 접지 배선 줄기부(600S)를 향해 연장되되, 접지 배선 줄기부(600S)에서 이격된 상태로 종지할 수 있다. 도 6에서는 도시되지 않았으나, 전극 줄기부(210S, 220S)가 연장되는 제1 방향(D1)에는 접지 배선 줄기부(600S)와 정렬 배선 줄기부(700S)들이 제2 방향(D2)으로 연장되도록 배치될 수 있다. 즉, 도 6에 도시된 전극 줄기부(210S, 220S)는 도 5에 도시된 접지 배선 가지부(600B)와 각 정렬 배선 가지부(700B) 중 어느 하나일 수 있다.
일 예로, 제1 전극 줄기부(210S)는 접지 배선 줄기부(600S)를 향해 연장되되, 이와 이격된 상태로 종지하고, 제2 전극 줄기부(220S)는 각 정렬 배선 줄기부(700S)를 향해 연장되어 연결될 수 있다. 이 경우, 제1 전극 줄기부(210S)는 접지 배선 가지부(600B) 중 일부이고, 제2 전극 줄기부(220S)는 각 정렬 배선 가지부(700B) 중 어느 하나일 수 있다. 다만, 이에 제한되는 것은 아니다.
임의의 일 화소의 제1 전극 줄기부(210S)는 동일 행에 속하는(예컨대, 제1 방향(D1)으로 인접한) 이웃하는 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 다시 말해, 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 화소(PX) 사이에서 이격되어 종지하되, 이웃 화소의 제1 전극 줄기부(210S)는 상기 일 화소의 제1 전극 줄기부(210S)의 연장선에 정렬될 수 있다. 이와 같은 제1 전극 줄기부(210S)의 배치는 제조 과정에서 하나의 연결된 줄기 전극으로 형성되었다가, 발광 소자(300)의 정렬 공정을 수행한 후에 레이저 등을 통해 단선되어 형성된 것일 수 있다. 이에 따라, 각 화소(PX)에 배치되는 제1 전극 줄기부(210S)는 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)에 대향되어 배치되는 제2 전극 줄기부(220S)와 이격된 상태에서 종지될 수 있다. 즉, 제1 전극 가지부(210B)는 일 단부가 제1 전극 줄기부(210S)와 연결되고, 타 단부는 제2 전극 줄기부(220S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제1 전극 가지부(210B)는 각 화소(PX) 마다 전기적으로 분리되는 제1 전극 줄기부(210S)에 연결되어 있기 때문에, 각 화소(PX)별로 서로 다른 전기 신호를 인가받을 수 있다.
또한, 제1 전극 가지부(210B)는 각 화소(PX)에 하나 이상 배치될 수 있다. 도 6에서는 두개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제1 전극 가지부(210B)가 배치될 수 있다. 이 경우, 제1 전극 가지부(210B)들은 복수개의 제2 전극 가지부(220B)와 교대로 이격된 상태로 배치되며, 그 사이에 복수개의 발광 소자(300)가 배치될 수 있다. 몇몇 실시예에서, 제1 전극 가지부(210B)들 사이에 제2 전극 가지부(220B)가 배치되어, 각 화소(PX)는 제2 전극 가지부(220B)를 기준으로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않는다.
제2 전극(220)은 제1 방향(D1)으로 연장되어 제1 전극 줄기부(210S)와 이격되어 대향하도록 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되되, 제2 방향(D2)으로 연장되어 제1 전극 가지부(210B)와 이격되어 대향하도록 배치되는 적어도 하나의 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)도 제1 전극 줄기부(210S)와 같이 일 단부는 패드(미도시)에 연결될 수 있다. 다만, 제2 전극 줄기부(220S)는 타 단부가 제1 방향(D1)으로 인접한 복수의 화소(PX)로 연장될 수 있다. 즉, 제2 전극 줄기부(220S)는 각 화소(PX) 사이에서 전기적으로 연결될 수 있다. 이에 따라, 임의의 일 화소 제2 전극 줄기부(220S)는 양 단이 각 화소(PX) 사이에서 이웃 화소의 제2 전극 줄기부(220S)의 일 단에 연결되어 각 화소(PX)에 동일한 전기 신호를 인가할 수 있다.
제2 전극 가지부(220B)는 제2 전극 줄기부(220S)의 적어도 일부에서 분지되고, 제2 방향(D2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 즉, 제2 전극 가지부(220B)는 일 단부가 제2 전극 줄기부(220S)와 연결되고, 타 단부는 제1 전극 줄기부(210S)와 이격된 상태로 화소(PX) 내에 배치될 수 있다. 제2 전극 가지부(220B)는 각 화소(PX) 마다 전기적으로 연결되는 제2 전극 줄기부(220S)에 연결되어 있기 때문에, 각 화소(PX)마다 동일한 전기 신호를 인가 받을 수 있다.
또한, 제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하도록 배치될 수 있다. 여기서, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각 화소(PX)의 중앙을 기준으로 서로 반대방향에서 이격되어 대향하므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 연장되는 방향이 반대일 수 있다. 다시 말해, 제1 전극 가지부(210B)는 제2 방향(D2)의 일 방향으로 연장되고, 제2 전극 가지부(220B)는 제2 방향(D2)의 타 방향으로 연장되어, 각 가지부의 일 단부는 화소(PX)의 중앙을 기준으로 서로 반대방향에 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 화소(PX)의 중앙을 기준으로 동일한 방향에서 서로 이격되어 배치될 수도 있다. 이 경우, 각 전극 줄기부(210S, 220S)에서 분지되는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 동일한 방향으로 연장될 수도 있다.
도 6에서는 각 화소(PX) 내에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않으며, 더 많은 수의 제2 전극 가지부(220B)가 배치될 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에는 복수의 발광 소자(300)가 정렬될 수 있다. 구체적으로, 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극 가지부(210B)와 전기적으로 연결되고, 타 단부가 제2 전극 가지부(220B)와 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 제2 방향(D2)으로 이격되고, 실질적으로 서로 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서는 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 접촉 전극(260)이 배치될 수 있다.
복수의 접촉 전극(260)은 제2 방향(D2)으로 연장되어 배치되되, 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 컨택될 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 컨택되어 전기 신호를 인가받을 수 있다. 이에 따라, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 각 전극 가지부(210B, 220B) 상에서 이들을 부분적으로 덮도록 배치되며, 발광 소자(300)의 일 단부 또는 타 단부와 접촉되는 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다.
제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 제1 전극(210)과 전기적으로 연결되는 일 단부와 컨택될 수 있다. 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 제2 전극(220)과 전기적으로 연결되는 타 단부와 컨택될 수 있다.
몇몇 실시예에서, 제1 전극 가지부(210B) 또는 제2 전극 가지부(220B)와 전기적으로 연결되는 발광 소자(300)의 양 단부는 n형 또는 p형으로 도핑된 도전형 반도체층일 수 있다. 제1 전극 가지부(210B)와 전기적으로 연결되는 발광 소자(300)의 일 단부가 p형으로 도핑된 도전형 반도체층일 경우, 제2 전극 가지부(220B)와 전기적으로 연결되는 발광 소자(300)의 타 단부는 n형으로 도핑된 도전형 반도체층일 수 있다. 다만, 이에 제한되는 것은 아니며, 그 반대의 경우일 수도 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에서 이들을 부분적으로 덮도록 배치될 수 있다. 도 1과 같이, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 방향(D2)으로 연장되며, 서로 이격되어 대향하도록 배치될 수 있다. 다만, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 일 단부는 각 전극 가지부(210B, 220B)의 일 단부가 일부 노출되도록 종지할 수 있다. 또한, 제1 접촉 전극(261)과 제2 접촉 전극(262)의 타 단부는 각 전극 줄기부(210S, 220S)와 중첩되지 않도록 이격된 상태로 종지할 수 있다. 다만, 이에 제한되는 것은 아니며, 각 전극 가지부(210B, 220B)를 덮을 수도 있다.
한편, 도 6에 도시된 바와 같이, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 후술하는 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결될 수 있다. 도 6에서는 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S) 상의 컨택홀은 각 서브 화소(PX) 별로 배치된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이, 제2 전극 줄기부(220S)의 경우 인접한 서브 화소(PX)로 연장되어 전기적으로 연결될 수 있기 때문에, 몇몇 실시예에서 제2 전극 줄기부(220S)는 하나의 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다.
이하에서는 도 7을 참조하여, 표시 패널(10) 상에 배치되는 복수의 부재들의 보다 구체적인 구조에 대하여 설명한다.
도 7은 도 6의 I-I'선, II-II' 선 및 III-III' 선을 따라 자른 단면도이다. 도 7은 하나의 서브 화소(PX)만을 도시하고 있으나, 다른 화소의 경우에도 동일하게 적용될 수 있다. 도 7은 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 6 및 도 7을 참조하면, 표시 패널(10)은 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(120, 140), 박막 트랜지스터(120, 140) 상부에 배치된 전극(210, 220)들과 발광 소자(300)를 포함할 수 있다. 박막 트랜지스터는 제1 박막 트랜지스터(120)와 제2 박막 트랜지스터(140)를 포함할 수 있으며, 이들은 각각 구동 트랜지스터와 스위칭 트랜지스터일 수 있다. 각 박막 트랜지스터(120, 140)는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 전극(210)은 제1 박막 트랜지스터(120)의 드레인 전극과 전기적으로 연결될 수 있다.
더욱 구체적으로 설명하면, 기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 박막 트랜지스터(120)의 제1 활성층(126), 제2 박막 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 게이트 절연층(170)이 배치된다. 제1 게이트 절연층(170)은 반도체층을 덮는다. 제1 게이트 절연층(170)은 박막 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 절연층(170) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연층(170)을 사이에 두고 제1 박막 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 박막 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 게이트 절연층(180)이 배치된다. 제2 게이트 절연층(180)은 층간 절연막일 수 있다. 제2 게이트 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 게이트 절연층(180) 상에는 제2 도전층이 배치된다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함한다. 커패시터 전극(128)은 제1 게이트 전극(121)과 유지 커패시터를 이룰 수 있다.
제2 도전층은 상술한 제1 도전층과 동일하게 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 층간절연층(190)이 배치된다. 층간절연층(190)은 층간 절연막일 수 있다. 더 나아가, 층간절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 층간절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
층간절연층(190) 상에는 제3 도전층이 배치된다. 제3 도전층은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 박막 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제1 컨택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제2 컨택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 층간절연층(190)과 제2 게이트 절연층(180)을 관통하는 제3 컨택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 절연기판층(200)이 배치된다. 절연기판층(200)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 절연기판층(200)의 표면은 평탄할 수 있다.
절연기판층(200) 상에는 복수의 격벽(410, 420)이 배치될 수 있다. 복수의 격벽(410, 420)은 각 화소(PX) 내에서 서로 이격되어 대향하도록 배치되고, 서로 이격된 격벽(410, 420), 예컨대 제1 격벽(410) 및 제2 격벽(420) 상에는 각각 제1 전극(210)과 제2 전극(220)이 배치될 수 있다. 도 6에서는 하나의 화소(PX) 내에 3개의 격벽(410, 420), 구체적으로 2개의 제1 격벽(410)과 하나의 제2 격벽(420)이 배치되어, 각각 이들을 덮도록 제1 전극(210)과 제2 전극(220)이 배치되는 경우를 도시하고 있다. 도 7에서는 이들 중 하나의 제1 격벽(410)과 하나의 제2 격벽(420)의 단면도만을 도시하고 있으며, 이들의 배치 구조는 도 7에서 도시되지 않은 다른 제1 격벽(410)의 경우에도 동일하게 적용될 수 있다.
다만, 격벽(410, 420)의 수는 이에 제한되지 않는다. 예를 들어, 하나의 화소(PX) 내에 더 많은 수의 격벽(410, 420)이 배치되어 더 많은 수의 제1 전극(210)과 제2 전극(220)이 배치될 수도 있다. 격벽(410, 420)은 그 위에 제1 전극(210)이 배치되는 적어도 하나의 제1 격벽(410)과, 그 위에 제2 전극(220)이 배치되는 적어도 하나의 제2 격벽(420)을 포함할 수도 있다. 이 경우, 제1 격벽(410)과 제2 격벽(420)은 서로 이격되어 대향하도록 배치되되, 복수의 격벽들이 일 방향으로 서로 교대로 배치될 수 있다. 몇몇 실시예에서, 두개의 제1 격벽(410)이 이격되어 배치되고, 상기 이격된 제1 격벽(410) 사이에 하나의 제2 격벽(420)이 배치될 수도 있다.
또한, 도 7에서는 도시하지 않았으나, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 각각 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함할 수 있다. 도 7의 제1 격벽(410)과 제2 격벽(420) 상에는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
복수의 격벽(410, 420)은 실질적으로 동일한 물질로 이루어져 하나의 공정에서 형성될 수 있다. 이 경우, 격벽(410, 420)은 하나의 격자형 패턴을 이룰 수도 있다. 격벽(410, 420)은 폴리이미드(PI)를 포함할 수 있다.
한편, 도면에서는 도시하지 않았으나, 복수의 격벽(410, 420)들 중 적어도 일부는 각 화소(PX)의 경계에 배치되어 이들을 서로 구분할 수도 있다. 이 경우, 화소(PX)의 경계에 배치되는 격벽(410, 420) 상에는 전극(210, 220)이 배치되지 않을 수 있다. 이러한 격벽들도 상술한 제1 격벽(410) 및 제2 격벽(420)과 함께 실질적으로 격자형 패턴으로 배치될 수 있다. 각 서브 화소(PX)의 경계에 배치되는 격벽(410, 420) 중 적어도 일부는 표시 패널(10)의 다른 전극 라인들을 커버하도록 형성될 수도 있다.
복수의 격벽(410, 420)은 절연기판층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 격벽(410, 420)은 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 경사를 가지고 돌출된 구조의 격벽(410, 420)은 그 위에 배치되는 반사층(211, 221)이 입사되는 광을 반사시킬 수 있다. 발광 소자(300)에서 반사층(211, 221)으로 향하는 광은 반사되어 표시 패널(10)의 외부 방향, 예를 들어, 격벽(410, 420)의 상부로 전달될 수 있다. 돌출된 구조의 격벽(410, 420)의 형상은 특별히 제한되지 않는다. 도 7에서는 측면이 경사지고, 상면이 평탄하여 모서리가 각진 형태인 것을 도시하고 있으나, 이에 제한되지 않으며 곡선형으로 돌출된 구조일 수도 있다.
복수의 격벽(410, 420) 상에는 반사층(211, 221)이 배치될 수 있다.
제1 반사층(211)은 제1 격벽(410)을 덮으며, 일부는 절연기판층(200)을 관통하는 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된다. 제2 반사층(221)은 제2 격벽(420)을 덮으며, 일부는 절연기판층(200)을 관통하는 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결된다.
제1 반사층(211)은 화소(PX) 내에서 제4 컨택홀(319_1)을 통해 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 따라서, 제1 박막 트랜지스터(120)는 화소(PX)와 중첩되는 영역에 배치될 수 있다. 도 6에서는 제1 전극 줄기부(210S)상에 배치된 제1 전극 컨택홀(CNTD)을 통해 제1 박막 트랜지스터(120)와 전기적으로 연결되는 것을 도시하고 있다. 즉, 제1 전극 컨택홀(CNTD)은 제4 컨택홀(319_1)일 수 있다.
제2 반사층(221)도 화소(PX) 내에서 제5 컨택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 7에서는 일 화소(PX) 내에서 제2 반사층(221)이 제5 컨택홀(319_2)을 통해 연결되는 것을 도시하고 있다. 도 6에서는 제2 전극 줄기부(220S) 상의 복수의 제2 전극 컨택홀(CNTS)을 통해 각 화소(PX)의 제2 전극(220)이 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다. 즉, 제2 전극 컨택홀(CNTS)은 제5 컨택홀(319_2)일 수 있다.
상술한 바와 같이, 도 6에서는 제1 전극 컨택홀(CNTD)과 제2 전극 컨택홀(CNTS)은 각각 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)상에 배치된다. 이에 따라, 도 7은 표시 패널(10)의 단면도상, 제1 전극(210) 및 제2 전극(220)은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 배치되는 격벽(410, 420)과 이격된 영역에서 각각 제4 컨택홀(319_1) 및 제5 컨택홀(319_2)을 통해 제1 박막 트랜지스터(120) 또는 전원 배선(161)과 전기적으로 연결되는 것을 도시하고 있다.
다만, 이에 제한되는 것은 아니다. 예를 들어, 도 6에서 제2 전극 컨택홀(CNTS)은 제2 전극 줄기부(220S) 상에서도 다양한 위치에 배치될 수 있고, 경우에 따라서는 제2 전극 가지부(220B) 상에 위치할 수도 있다. 또한, 몇몇 실시예에서는, 제2 반사층(221)은 일 화소(PX) 이외의 영역에서 하나의 제2 전극 컨택홀(CNTS) 또는 제5 컨택홀(319_2)과 연결될 수 있다.
표시 패널(10)은 화소(PX)가 배치된 표시영역(DA) 이외의 영역, 예컨대, 비표시영역(NDA)이 존재할 수 있다. 각 화소(PX)의 제2 전극(220)들은 서로 제2 전극 줄기부(220S)를 통해 전기적으로 연결되어, 동일한 전기 신호를 인가받을 수 있다.
몇몇 실시예에서 제2 전극(220)의 경우, 표시 패널(10)의 외측부에 위치한 비표시영역(NDA)에서 제2 전극 줄기부(220S)가 하나의 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다. 도 6의 표시 패널(10)과 달리, 제2 전극 줄기부(220S)가 하나의 컨택홀을 통해 전원 전극(162)과 연결되더라도, 제2 전극 줄기부(220S)는 인접한 화소(PX)에 연장되어 배치되고 전기적으로 연결되어 있기 때문에, 각 화소(PX)의 제2 전극 가지부(220B)에 동일한 전기 신호를 인가할 수도 있다. 표시 패널(10)의 제2 전극(220)의 경우, 전원 전극(162)으로부터 전기신호를 인가 받기 위한 컨택홀의 위치는 표시 패널(10)의 구조에 따라 다양할 수도 있다.
한편, 다시 도 6과 도 7을 참조하면, 반사층(211, 221)은 발광 소자(300)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사층(211, 221)은 은(Ag), 구리(Cu) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 반사층(211) 및 제2 반사층(221) 상에는 각각 제1 전극층(212) 및 제2 전극층(222)이 배치될 수 있다.
제1 전극층(212)은 제1 반사층(211)의 바로 위에 배치된다. 제1 전극층(212)은 제1 반사층(211)과 실질적으로 동일한 패턴을 가질 수 있다. 제2 전극층(222)은 제2 반사층(221)의 바로 위에 배치되되, 제1 전극층(212)과 이격되도록 배치된다. 제2 전극층(222)은 제2 반사층(221)과 실질적으로 동일한 패턴을 가질 수 있다.
일 실시예에서, 전극층(212, 222)은 각각 하부의 반사층(211, 221)을 덮을 수 있다. 즉, 전극층(212, 222)은 반사층(211, 221)보다 크게 형성되어 전극층(212, 222)의 단부 측면을 덮을 수 있다. 그러나, 이에 제한되는 것은 아니다.
제1 전극층(212)과 제2 전극층(222)은 각각 제1 박막 트랜지스터(120) 또는 전원 전극(162)과 연결된 제1 반사층(211)과 제2 반사층(221)으로 전달되는 전기 신호를 후술할 접촉 전극(261, 262)들에 전달할 수 있다. 전극층(212, 222)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 전극층(212, 222)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 반사층(211, 221)과 전극층(212, 222)은 ITO, IZO, ITZO 등과 같은 투명도전층과 은, 구리와 같은 금속층이 각각 한층 이상 적층된 구조를 이룰 수 있다. 일 예로, 반사층(211, 221)과 전극층(212, 222)은 ITO/은(Ag)/ITO의 적층구조를 형성할 수도 있다.
제1 격벽(410) 상에 배치되는 제1 반사층(211)과 제1 전극층(212)은 제1 전극(210)을 이룬다. 제1 전극(210)은 제1 격벽(410)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제1 전극(210)은 상기 돌출된 영역에서 절연기판층(200)과 접촉할 수 있다. 제2 격벽(420) 상에 배치되는 제2 반사층(221)과 제2 전극층(222)은 제2 전극(220)을 이룬다. 제2 전극(220)은 제2 격벽(420)의 양 끝단에서 연장된 영역까지 돌출될 수 있고, 이에 따라 제2 전극(220)은 상기 돌출된 영역에서 절연기판층(200)과 접촉할 수 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 격벽(410)과 제2 격벽(420)의 전 영역을 커버하도록 배치될 수 있다. 다만, 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 서로 이격되어 대향하도록 배치된다. 각 전극들이 이격된 사이에는 후술할 바와 같이 제1 절연층(510)이 배치되고, 그 상부에 발광 소자(300)가 배치될 수 있다.
또한, 제1 반사층(211)은 제1 박막 트랜지스터(120)로부터 구동 전압을 전달받을 수 있고, 제2 반사층(221)은 전원 배선(161)으로부터 전원 전압을 전달받을 수 있으므로, 제1 전극(210)과 제2 전극(220)은 각각 구동 전압과 전원 전압을 전달받는다. 제1 전극(210)은 제1 박막 트랜지스터(120)와 전기적으로 연결되고, 제2 전극(220)은 전원 배선(161)과 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220) 상에 배치되는 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 상기 구동 전압과 전원 전압을 인가 받을 수 있다. 상기 구동 전압과 전원 전압은 발광 소자(300)로 전달되고, 발광 소자(300)에 소정이 전류가 흐르면서 광을 방출할 수 있다.
제1 전극(210) 및 제2 전극(220) 상에는 이들을 부분적으로 덮는 제1 절연층(510)이 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 또한, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 사이의 공간 내에도 배치될 수 있다. 제1 절연층(510)은 평면상 제1 전극 가지부(210B) 및 제2 전극 가지부(220B) 사이의 공간을 따라 형성된 섬형 또는 선형 형상을 가질 수 있다.
도 7에서는 하나의 제1 전극(210, 예컨대 제1 전극 가지부(210B))과 하나의 제2 전극(220, 예컨대 제2 전극 가지부(220B)) 사이의 이격된 공간에 제1 절연층(510)이 배치된 것을 도시하고 있다. 다만, 상술한 바와 같이 제1 전극(210)과 제2 전극(220)은 복수개일 수 있으므로, 제1 절연층(510)은 하나의 제1 전극(210)과 다른 제2 전극(220) 또는 하나의 제2 전극(220)과 다른 제1 전극(210) 사이에도 배치될 수 있다. 또한, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 각 측부의 반대 측부상에서도 이들을 부분적으로 덮도록 배치될 수 있다. 즉, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 중심부를 노출시키도록 배치될 수 있다.
제1 절연층(510) 상에는 발광 소자(300)가 배치된다. 제1 절연층(510)은 발광 소자(300)와 절연기판층(200) 사이에 배치될 수 있다. 제1 절연층(510)의 하면은 절연기판층(200)에 접촉하고, 제1 절연층(510)의 상면에 발광 소자(300)가 배치될 수 있다. 그리고 제1 절연층(510)은 양 측면에서 각 전극(210, 220)과 접촉하여, 이들을 전기적으로 상호 절연시킬 수 있다.
제1 절연층(510)은 각 전극(210, 220) 상의 일부 영역, 예컨대, 제1 전극(210)과 제2 전극(220)이 대향하는 방향으로 돌출된 영역 중 일부와 중첩될 수 있다. 또한, 격벽(410, 420)의 경사진 측면 및 평탄한 상면과 각 전극(210, 220)이 중첩되는 영역에도 제1 절연층(510)이 배치될 수 있다.
일 예로, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 서로 대향하는 방향으로 돌출된 각 단부를 덮을 수 있다. 제1 절연층(510)은 절연기판층(200)과 하면의 일부가 접촉할 수 있고, 각 전극(210, 220)과 하면의 일부 및 측면이 접촉할 수 있다. 이에 따라, 제1 절연층(510)은 각 전극(210, 220)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 발광 소자(300)의 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)가 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(300)의 손상을 방지할 수 있다.
다만, 이에 제한되지 않으며, 몇몇 실시예에서는 제1 절연층(510)이 제1 전극(210)과 제2 전극(220) 상의 영역 중에서 격벽(410, 420)의 경사진 측면과 중첩되는 영역에만 배치될 수도 있다. 이 경우, 제1 절연층(510)의 하면은 격벽(410, 420)의 경사진 측면에서 종지하고, 격벽(410, 420)의 경사진 측면 중 일부 상에 배치되는 각 전극(210, 220)은 노출되어 접촉 전극(260)과 컨택될 수 있다.
또한, 제1 절연층(510)은 발광 소자(300)의 양 단부는 노출되도록 배치될 수 있다. 이에 따라, 접촉 전극(260)은 상기 각 전극(210, 220)의 노출된 상부면과 발광 소자(300)의 양 단부와 접촉될 수 있고, 접촉 전극(260)은 제1 전극(210)과 제2 전극(220)으로 인가되는 전기 신호를 발광 소자(300)로 전달할 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 적어도 하나 배치될 수 있다. 도 7에서는 단면상 제1 전극(210)과 제2 전극(220) 사이에 하나의 발광 소자(300)가 배치된 것을 도시하고 있으나, 도 6과 같이 평면상 다른 방향(예컨대, 제2 방향(D2))으로 복수의 발광 소자(300)들이 배치될 수 있음은 자명하다.
구체적으로, 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 컨택될 수 있다.
한편, 도 6에서는 각 화소(PX) 내에 동일한 색의 광을 방출하는 발광 소자(300)만이 배치된 경우를 예시하고 있다. 다만, 이에 제한되지 않고 상술한 바와 같이 서로 다른 색의 광을 방출하는 발광 소자(300)들이 하나의 화소(PX) 내에 함께 배치될 수도 있다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있다. 발광 소자(300)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(300)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(300)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
몇몇 실시예에서 발광 소자(300)는 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 순차적으로 형성되고, 이들의 외주면을 감싸는 절연성 물질층(380)을 포함할 수 있다. 발광 소자(300)의 상기 형성된 순서는 절연기판층(200)에 수평한 방향으로 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 배치될 수 있다. 다시 말해, 상기 복수의 층들이 형성된 발광 소자(300)는 절연기판층(200)과 수평한 가로방향으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에서 상술한 적층 방향이 반대가 되도록 정렬될 수도 있다.
또한, 도 7에서는 하나의 발광 소자(300) 만이 배치된 것을 도시하고 있으나, 상술한 바와 같이 제1 전극(210)과 제2 전극(220) 사이에는 서로 다른 직경을 갖는 복수의 발광 소자(300)들이 배치될 수 있다. 발광 소자(300)에 대한 자세한 설명은 후술하기로 한다.
제2 절연층(520)은 발광 소자(300) 상의 적어도 일부 영역과 중첩되도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다.
도 7에서는 제2 절연층(520)이 단면도상 발광 소자(300)의 상부면에만 배치된 것을 도시하고 있으나, 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 배치될 수 있다. 즉, 제1 절연층(510)과 같이 제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이의 공간을 따라 제2 방향(D2)으로 연장되어 섬형 또는 선형의 형상을 갖도록 배치될 수 있다.
또한, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510)이 접하는 영역에도 배치될 수 있다. 이는 표시 패널(10)의 제조 시, 제1 절연층(510) 상에 발광 소자(300)가 정렬되고 그 위에 제2 절연층(520)이 배치될 때 형성된 것일 수도 있다. 발광 소자(300)의 하면과 접하는 제1 절연층(510)에 일부 공극이 형성되면, 제2 절연층(520)이 형성될 때 상기 공극으로 제2 절연층(520)의 재료 중 일부가 침투하여 형성된 것일 수 있다.
제2 절연층(520)은 발광 소자(300)의 양 측면이 노출되도록 배치된다. 즉, 단면상 발광 소자(300)의 상부면에 배치된 제2 절연층(520)은 일 축방향으로 측정된 길이가 발광 소자(300)보다 짧아서, 제2 절연층(520)은 발광 소자(300)의 상기 양 측면보다 내측으로 함몰될 수 있다. 이에 따라, 제1 절연층(510), 발광 소자(300) 및 제2 절연층(520)은 측면이 계단식으로 적층될 수 있다. 이 경우 후술하는 접촉 전극(261, 262)은 발광 소자(300)의 양 단부 측면과 원활하게 접촉이 이루어질 수 있다. 다만, 이에 제한되지 않으며, 제2 절연층(520)의 길이와 발광 소자(300)의 길이가 일치하여 양 측부들이 정렬될 수 있다.
한편, 제2 절연층(520)은 제1 절연층(510)을 덮도록 배치된 뒤 일부 영역, 예컨대, 발광 소자(300)가 접촉 전극(260)과 컨택되도록 노출되는 영역에서 패터닝되어 형성된 것일 수 있다. 제2 절연층(520)을 패터닝하는 단계는 통상적인 건식 식각 또는 습식 식각을 통해 수행할 수 있다. 여기서, 제1 절연층(510)이 패터닝되지 않도록 하기 위해, 제1 절연층(510)과 제2 절연층(520)은 서로 다른 식각 선택비를 갖는 재료를 포함할 수 있다. 다시 말해, 제2 절연층(520)을 패터닝할 때, 제1 절연층(510)은 에칭 스토퍼(etching stopper)의 기능을 수행할 수도 있다.
이에 따라 제2 절연층(520)이 발광 소자(300)의 외면을 덮고, 발광 소자(300)의 양 단부는 노출되도록 패터닝 하더라도, 제1 절연층(510)은 재료가 손상되지 않는다. 특히, 발광 소자(300)와 접촉 전극(260)이 컨택되는 발광 소자(300)의 양 단부에서 제1 절연층(510)과 발광 소자(300)는 매끄러운 접촉면을 형성할 수 있다.
제2 절연층(520) 상에는 제1 전극(210) 상에 배치되고, 제2 절연층(520)의 적어도 일부와 중첩되는 제1 접촉 전극(261), 제2 전극(220) 상에 배치되고, 제2 절연층(520)의 적어도 일부와 중첩되는 제2 접촉 전극(262)이 배치될 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220)의 상부면에 배치될 수 있다. 구체적으로, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 절연층(510)이 패터닝되어 제1 전극(210)과 제2 전극(220)의 일부가 노출되는 영역에서 각각 제1 전극층(212) 및 제2 전극층(222)과 접촉할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 발광 소자(300)의 일 단부 측면, 예컨대 제1 도전형 반도체(310), 제2 도전형 반도체(320) 또는 전극 물질층(370)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)에 인가된 전기 신호를 발광 소자(300)에 전달할 수 있다.
제1 접촉 전극(261)은 제1 전극(210) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(300), 제1 절연층(510) 및 제2 절연층(520)과 접촉할 수 있다. 제1 접촉 전극(261)의 제2 접촉 전극(262)이 배치된 방향의 일 단부는 제2 절연층(520) 상에 배치된다. 제2 접촉 전극(262)은 제2 전극(220) 상에서 이를 부분적으로 커버하도록 배치되되, 하면이 부분적으로 발광 소자(300), 제1 절연층(510) 및 제3 절연층(530)과 접촉할 수 있다. 제2 접촉 전극(262)의 제1 접촉 전극(261)이 배치된 방향의 일 단부는 제3 절연층(530) 상에 배치된다.
제1 절연층(510) 및 제2 절연층(520)은 제1 격벽(410)과 제2 격벽(420)의 상부면에서 제1 전극(210)과 제2 전극(220)을 덮도록 배치된 영역이 패터닝될 수 있다. 이에 따라, 제1 전극(210)과 제2 전극(220)은 각각 제1 전극층(212) 및 제2 전극층(222)이 노출되고, 상기 노출된 영역에서 각 접촉 전극(261, 262)과 전기적으로 연결될 수 있다.
제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제2 절연층(520) 또는 제3 절연층(530) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 발광 소자(300)와 제2 절연층(520) 또는 제3 절연층(530)에 함께 접촉되나, 제2 절연층(520) 상에서는 적층된 방향으로 이격되어 배치됨으로써 전기적으로 절연될 수 있다. 이로 인해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 박막 트랜지스터(120)와 전원 배선(161)에서 서로 다른 전원을 인가 받을 수 있다. 일 예로, 제1 접촉 전극(261)은 제1 박막 트랜지스터(120)에서 제1 전극(210)으로 인가되는 구동 전압을, 제2 접촉 전극(262)은 전원 배선(161)에서 제2 전극(220)으로 인가되는 공통 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
접촉 전극(261, 262)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 접촉 전극(261, 262)은 전극층(212, 222)과 동일한 물질을 포함할 수 있다. 접촉 전극(261, 262)은 전극층(212, 222)에 컨택될 수 있도록, 전극층(212, 222) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다. 일 예로, 제1 전극층(212)과 제2 전극층(222)에 컨택되는 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극층(212) 및 제2 전극층(222)으로 인가되는 전기 신호를 전달받아 발광 소자(300)로 전달할 수 있다.
제3 절연층(530)은 제1 접촉 전극(261)의 상부에 배치되어, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 컨택될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상부면에서 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)은 제2 절연층(520)의 상부면에서 제1 접촉 전극(261)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제3 절연층(530)은 제1 접촉 전극(261)을 보호함과 동시에, 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 절연시킬 수 있다.
제3 절연층(530)의 제2 전극(220)이 배치된 방향의 일 단부는 제2 절연층(520)의 일 측면과 정렬될 수 있다.
한편, 몇몇 실시예에서, 표시 패널(10)은 제3 절연층(530)이 생략될 수도 있다. 이에 따라, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(261)과 제2 접촉 전극(262)은 전기적으로 상호 절연될 수 있다.
패시베이션층(550)은 제3 절연층(530) 및 제2 접촉 전극(262)의 상부에 형성되어, 외부 환경에 대하여 절연기판층(200) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(261) 및 제2 접촉 전극(262)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(210), 제2 전극(220), 발광 소자(300) 등을 커버하도록 배치될 수 있다. 또한, 상술한 바와 같이, 제3 절연층(530)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 전기적으로 상호 절연시킬 수도 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용가능하다.
한편, 제1 절연층(510)과 제2 절연층(520)은 상술한 바와 같이, 서로 다른 식각 선택비를 가질 수 있다. 일 예로, 제1 절연층(510)이 실리콘산화물(SiOx)을 포함하는 경우, 제2 절연층(520)은 실리콘질화물(SiNx)을 포함할 수 있다. 다른 예로, 제1 절연층(510)이 실리콘질화물(SiNx)을 포함하는 경우에는, 제2 절연층(520)은 실리콘산화물(SiOx)을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 이하, 도 8을 참조하여 다양한 실시예들에 따른 발광 소자(300)의 구조에 대하여 상세히 설명하기로 한다.
도 8은 일 실시예에 따른 발광 소자의 개략도이다.
도 8을 참조하면, 발광 소자(300)는 복수의 도전형 반도체(310, 320), 소자 활성층(330), 전극 물질층(370) 및 절연성 물질층(380)을 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)으로부터 인가되는 전기 신호는 복수의 도전형 반도체(310, 320)을 통해 소자 활성층(330)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(300)는 제1 도전형 반도체(310), 제2 도전형 반도체(320), 제1 도전형 반도체(310)와 제2 도전형 반도체(320) 사이에 배치되는 소자 활성층(330), 제2 도전형 반도체(320) 상에 배치되는 전극 물질층(370)과, 이들의 외주면을 둘러싸도록 배치되는 절연성 물질층(380)을 포함할 수 있다. 절연성 물질층(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370)과 접촉하며 이들의 외주면을 감싸도록 형성될 수 있다. 도 8의 발광 소자(300)는 제1 도전형 반도체(310), 소자 활성층(330), 제2 도전형 반도체(320) 및 전극 물질층(370)이 길이방향으로 순차적으로 형성된 구조를 도시하고 있으나, 이에 제한되지 않는다. 전극 물질층(370)은 생략될 수 있고, 몇몇 실시예에서는 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)의 양 측면 중 적어도 어느 하나에 배치될 수도 있다. 이하에서는, 도 8의 발광 소자(300)를 예시하여 설명하기로 하며, 후술되는 발광 소자(300)에 관한 설명은 발광 소자(300)가 다른 구조를 더 포함하더라도 동일하게 적용될 수 있음은 자명하다.
제1 도전형 반도체(310)는 n형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 도전형 반도체(310)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 반도체(310)는 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 도전형 반도체(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 도전형 반도체(320)는 p형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 도전형 반도체(320)는 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 도전형 반도체(320)는 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 도전형 반도체(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 소자 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)와 우물층(Well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 소자 활성층(330)은 제1 도전형 반도체(310) 및 제2 도전형 반도체(320)를 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 소자 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 소자 활성층(330)이 다중 양자 우물 구조로, 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 소자 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 소자 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 소자 활성층(330)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
소자 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 소자 활성층(330)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
한편, 발광 소자(300)의 소자 활성층(330)은 조성의 차이에 따라 발광하는 광의 파장대가 달라질 수 있다. 특히, 소자 활성층(330)의 활성물질의 종류에 따라 다른 색의 광을 방출할 수도 있으나, 동일한 종류의 활성물질을 포함하더라도 소자 활성층(330) 내의 조성비율, 반도체 결정의 격자 변형(lattice strain)에 따라 발광 파장에 편차가 생길 수 있다. 다시 말해 소자 활성층(330)이 동일한 종류의 활성물질을 포함하여 임의의 밴드갭 에너지를 가질 수 있으나, 발광 소자(300)의 제조 시 소자 활성층(330)에 형성되는 활성물질 결정의 격자 변형(lattice strain)에 따라 상기 밴드갭 에너지가 달라지고, 이에 따라 방출되는 광의 파장대에 편차가 생길 수 있다.
여기서, 복수의 발광 소자(300)들이 서로 다른 직경을 갖도록 형성되는 경우, 각 발광 소자(300)의 소자 활성층(330)에 포함된 활성물질 결정의 격자 변형(lattice strain)이 달라질 수 있다. 발광 소자(300)들 간의 서로 다른 격자 변형(lattice strain)에 따라 소자 활성층(330)의 밴드갭 에너지가 달라질 수 있으며, 이에 따라 방출되는 광의 파장이 달라질 수 있다.
따라서, 임의의 파장대의 광을 방출하는 발광 소자(300)를 기준으로, 발광 소자(300)의 직경을 조절하여 상기 파장대의 광과 편차를 가진 다른 발광 소자(300)의 발광 파장을 제어할 수 있다.
전극 물질층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극 물질층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극 물질층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 전극 물질층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
절연성 물질층(380)은 제1 도전형 반도체(310), 제2 도전형 반도체(320), 소자 활성층(330) 및 전극 물질층(370)의 외부에 형성되고, 이들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연성 물질층(380)은 상기 부재들의 측면부를 둘러싸도록 형성되어, 발광 소자(300)의 길이방향의 양 단부, 예를 들어 제1 도전형 반도체(310) 및 전극 물질층(370)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다.
절연성 물질층(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 소자 활성층(330)이 제1 전극(210) 또는 제2 전극(220)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(380)은 소자 활성층(330)을 포함하여 발광 소자(300)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도면에서는 절연성 물질층(380)이 길이방향으로 연장되어 제1 도전형 반도체(310)부터 전극 물질층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연성 물질층(380)은 제1 도전형 반도체(310), 소자 활성층(330) 및 제2 도전형 반도체(320)만 커버하거나, 전극 물질층(370) 외면의 일부만 커버하여 전극 물질층(370)의 일부 외면이 노출될 수도 있다.
절연성 물질층(380)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 절연성 물질층(380)은 외주면이 표면처리될 수 있다. 상술한 바와 같이, 발광 소자(300)가 전극(210, 220) 사이에서 정렬될 때, 복수의 발광 소자(300)가 용액내에서 분산된 상태로 도포될 수 있다. 여기서, 발광 소자(300)가 용액 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연성 물질층(380)은 표면이 소수성 또는 친수성 처리되어 상기 용액 내에서 상호 분산된 상태를 유지할 수 있다. 이에 따라, 발광 소자(300)의 정렬 시 제1 전극(210)과 제2 전극(220) 사이에 응집되지 않고 정렬될 수 있다.
발광 소자(300)는 원통형일 수 있다. 이에 따라, 발광 소자(300)의 양 단부를 가로지르는 길이방향으로 자른 단면도는 사각형의 형상을 가질 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(300)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 가질 수 있으며, 상술한 바와 같이, 표시 패널(10)에 포함되는 복수의 발광 소자(300)들은 소자 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하에서는 도 9 내지 도 13을 참조하여, 일 실시예에 따른 발광 소자(300)의 제조방법에 대하여 상세히 설명한다.
도 9 내지 도 13은 일 실시예에 따른 표시 패널의 제조방법을 도시하는 개략도들이다.
먼저, 도 9를 참조하면, 표시 패널(10)의 하부 기판(SUB) 상에 접지 배선(600), 제1 정렬 배선(710), 제2 정렬 배선(720) 및 제3 정렬 배선(730)을 배치한다. 접지 배선(600)과 각 정렬 배선(710, 720, 730)의 배치 구조는 도 5를 참조하여 상술한 바와 동일하다. 도 9의 표시 패널(10)의 하부 기판(SUB)에도 표시 영역(DA)과 비표시영역(NDA), 제1 정렬 영역(AA1), 제2 정렬 영역(AA2) 및 제3 정렬 영역(AA3)이 정의될 수 있다.
도 9에 도시된 접지 배선 가지부(600B)는 도 5와 달리 서로 연결된 상태로 배치될 수 있다. 도 5의 접지 배선 가지부(600B)는 후술하는 단계에서 접지 배선 가지부(600B)와 정렬 배선 가지부(700B) 사이에 발광 소자(300)를 정렬한 후, 접지 배선 가지부(600B)를 부분적으로 단선하는 공정을 수행함으로써 형성될 수 있다.
다음으로 도 10 내지 도 12를 참조하면, 정렬 영역(AA)상에 발광 소자(300)를 포함하는 도포성 용액(S)을 도포하고, 각 정렬 배선(700)을 통해 정렬 신호를 인가한다.
발광 소자(300)를 포함하는 도포성 용액(S)은 표시 패널(10)의 하부 기판(SUB) 상에서 노즐(nozzle)을 통해 도포될 수 있다. 일 예로, 발광 소자(300)를 도포하는 공정은 잉크젯 프린팅법(Inkjet printing), 다이슬롯 코팅법(Dye-solt coating) 등에 의해 수행될 수 있으며, 예시적인 실시예에서 잉크젯 프린팅법을 이용할 수 있다.
발광 소자(300)는 노즐(nozzle)을 이용하여 표시 패널(10)의 하부 기판(SUB)에 정의된 표시 영역(DA)에 도포될 수 있다. 발광 소자(300)를 도포하는 순서는 특별히 제한되지 않으나, 일 예로, 발광 소자(300)는 제1 정렬 영역(AA1)의 일 측으로부터 제2 방향(D2)을 향해 제3 정렬 영역(AA3)의 타 측까지 순차적으로 도포될 수 있다.
도면에서는 노즐(nozzle)이 제2 방향(D2)으로만 이동하는 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서, 노즐(nozzle)은 정렬 영역(AA) 상에서 제1 방향(D1) 또는 그 이외의 방향으로도 이동하며 도포성 용액(S)을 도포할 수도 있다. 예를 들어, 노즐(nozzle)에서 도포되는 도포성 용액(S)의 양이 각 정렬 영역(AA)을 충분히 덮지 못하는 경우, 노즐(nozzle)은 다른 방향, 예컨대 제1 방향(D1)으로 이동하거나 다른 방향으로 이동한 뒤, 다시 제2 방향(D2)으로 이동하는 동작을 반복할 수도 있다. 즉, 노즐(nozzle)의 이동 방향은 표시 패널(10) 상의 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2) 및 제3 정렬 영역(AA3) 상에 도포성 용액(S)을 도포할 수 있으면, 특별히 제한되지 않는다.
먼저, 발광 소자(300)를 정렬함에 있어서, 초기 시점(T=t0)에는 도포성 용액(S)이 도포되지 않는다. 또한, 각 정렬 배선(710, 720, 730)에도 정렬 신호가 전달되지 않는 상태일 수 있다.
발광 소자(300)를 포함하는 도포성 용액(S)은 제1 시점(T=t1)에서 제1 정렬 영역(AA1)의 적어도 일부에 도포되고, 제1 시점(t1)과 연속하는 제2 시점(T=t2)에서는 제2 정렬 영역(AA2)의 적어도 일부에, 제2 시점(t2)과 연속하는 제3 시점(T=t3)에서는 제3 정렬 영역(AA3)의 적어도 일부에 도포될 수 있다. 즉, 도포성 용액(S)을 도포하는 노즐(nozzle)은 제1 정렬 영역(AA1)에서부터 순차적으로 제2 정렬 영역(AA2) 및 제3 정렬 영역(AA3)으로 이동할 수 있다.
일 실시예에 따르면, 표시 패널(10)의 제조시, 발광 소자(300)가 임의의 정렬 영역(AA) 상에 도포되는 임의의 시점(t)에서, 발광 소자(300)가 도포되는 정렬 영역(AA) 상에 배치된 정렬 배선 가지부(700B)에만 정렬 신호가 인가될 수 있다. 다시 말해, 발광 소자(300)가 임의의 정렬 영역(AA)에 도포되는 시점(t)과, 상기 임의의 정렬 영역(AA) 상에 배치된 정렬 배선(700)에 정렬 신호가 인가되는 시점은 동일할 수 있다.
먼저, 접지 배선(600)의 경우, 도포성 용액(S)이 도포되는 제1 시점(t1), 제2 시점(t2) 및 제3 시점(t3)동안 지속적으로 접지상태를 유지할 수 있다. 이에 따라, 각 시점(t)에서 접지 배선 가지부(600B)와 대향하는 정렬 배선 가지부(700B)에 인가되는 정렬 신호에 따라 해당 정렬 영역(AA) 상에 전기장에 의한 커패시턴스를 형성할 수 있다.
정렬 배선(700)의 경우, 도포성 용액(S)이 임의의 정렬 영역(AA) 상에 도포될 때, 상기 임의의 정렬 영역(AA)에 정렬 배선 가지부(700B)가 배치된 정렬 배선(710, 720, 730)에만 선택적으로 정렬 신호가 인가될 수 있다.
예를 들어, 발광 소자(300)가 제1 정렬 영역(AA1) 상에 도포되는 제1 시점(t1)에서, 제1 정렬 배선(710)에는 외부 전원과 연결된 프로브(probe)를 통해 제1 신호인가패드(AP1)에서 정렬 신호가 인가된다. 반면에 제1 시점(t1)에서 제2 정렬 배선(720) 및 제3 정렬 배선(730)에는 정렬 신호가 인가되지 않을 수 있다. 이에 따라, 제1 시점(t1)에서는 제1 정렬 영역(AA1) 상에만 전기장에 의한 커패시턴스(C1)가 형성되고, 제2 정렬 영역(AA2)과 제3 정렬 영역(AA3)은 커패시턴스(C)가 형성되지 않을 수 있다.
다음으로, 발광 소자(300)가 제2 정렬 영역(AA2) 상에 도포되는 제2 시점(t2)에서, 제2 정렬 배선(720)에는 제2 신호인가패드(AP2)에서 정렬 신호가 인가되되, 제1 정렬 배선(710) 및 제3 정렬 배선(730)에는 정렬 신호가 인가되지 않을 수 있다. 이에 따라, 제2 시점(t2)에서는 제2 정렬 영역(AA2)에만 커패시턴스(C2)가 형성되고, 제1 정렬 영역(AA1)과 제3 정렬 영역(AA3)은 커패시턴스(C)가 형성되지 않을 수 있다.
다음으로, 발광 소자(300)가 제3 정렬 영역(AA3) 상에 도포되는 제3 시점(t3)에서, 제3 정렬 배선(730)에는 제3 신호인가패드(AP3)에서 정렬 신호가 인가되되, 제1 정렬 배선(710) 및 제2 정렬 배선(720)에는 정렬 신호가 인가되지 않을 수 있다. 이에 따라, 제3 시점(t3)에서는 제3 정렬 영역(AA3)에만 커패시턴스(C2)가 형성되고, 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2)은 커패시턴스(C)가 형성되지 않을 수 있다.
즉, 임의의 시점(t)에서 임의의 정렬 영역(AA)에 발광 소자(300)가 도포되면, 상기 정렬 영역(AA)에만 정렬 신호를 인가하여 표시 패널(10) 상에서 부분적으로 커패시턴스(C)를 형성할 수 있다. 임의의 정렬 영역(AA)에 발광 소자(300)가 도포되는 시점(t)과 해당 정렬 영역(AA)에 정렬 신호를 인가하는 시점을 동기화할 수 있다. 이에 따라, 임의의 정렬 영역(AA) 상에 도포되는 발광 소자(300)가 이와 인접한 다른 정렬 영역(AA) 상에 오정렬되는 것을 방지할 수 있다.
또한, 제2 정렬 배선(720)과 제3 정렬 배선(730)의 경우, 각각 제1 정렬 영역(AA1) 및 제3 정렬 영역(AA3), 제1 정렬 영역(AA1) 및 제2 정렬 영역(AA2)에는 제2 및 제3 정렬 배선 가지부(720B, 730B)가 배치되지 않는다. 이는 각 정렬 배선(700)의 불필요한 저항 값을 최소화 함으로써, 전달되는 전압의 강하를 최소화할 수 있다.
예컨대, 제2 정렬 배선(720)을 통해 제2 정렬 영역(AA2)에 발광 소자(300)를 정렬하는 경우, 제1 정렬 영역(AA1)에는 제2 정렬 배선 가지부(720B)가 배치되지 않음으로써 제1 정렬 영역(AA1)에는 커패시턴스가 형성되지 않는다. 이는 제2 신호인가패드(AP2)로부터 전달되는 전압이 불필요한 커패시턴스를 형성하는데에 소모되지 않음을 의미한다. 이에 따라, 제2 신호인가패드(AP2)로부터 비교적 먼 거리에 위치하는 제2 정렬 영역(AA2) 상에도 높은 수준의 전압을 인가할 수 있고, 발광 소자(300)를 정렬하는데 충분한 전압을 제2 정렬 배선 가지부(720B)에 전달할 수 있다. 제1 정렬 배선(710)과 제3 정렬 배선(730)의 경우에도 동일하게 이해될 수 있음은 자명하므로, 이에 대한 구체적은 서술은 생략하기로 한다.
다시 말해, 표시 패널(10)의 정렬 영역(AA)에 따른 다른 정렬 배선(700)을 통해 발광 소자(300)를 정렬할 수 있다. 이에 따라, 표시 패널(10)의 전 영역상에 균일한 정렬도를 갖도록 발광 소자(300)를 정렬할 수 있고, 발광 소자(300)의 정렬에 필요한 최대 인가 전류 값을 감소시킬 수 있다.
다음으로, 도 13을 참조하면, 도포성 용액(S)을 도포하는 노즐(nozzle)이 표시 패널(10)을 지나간 후인 제4 시점(T=t4)에서는 신호인가패드(AP1, AP2, AP3)에서 정렬신호가 인가되지 않는다. 발광 소자(300)들은 각 정렬 영역(AA1, AA2, AA3)상에서 정렬되며, 도포성 용액(S)을 휘발시켜 제거한다.
각 정렬 영역(AA) 상에 배치된 접지 배선 가지부(600B)와 정렬 배선 가지부(700B) 사이에 발광 소자(300)를 정렬한 후, 접지 배선 가지부(600B)를 절단선(CB)을 따라 부분적으로 단선한다. 이에 따라, 단선된 각 접지 배선 가지부(600B)와 이에 대향하는 정렬 배선 가지부(700B)들은 각각 하나의 화소(PX) 또는 서브 화소(PX1, PX2, PX3)를 이룰 수 있다.
한편, 도 14는 일 실시예에 따른 표시 패널의 제조 시 정렬 영역 상에 형성되는 커패시턴스를 개략적으로 도시하는 회로도이다.
도 14를 참조하면, 상술한 도 9 내지 도 13은 각각 시점(T)이 초기시점(t0), 제1 시점(t1), 제2 시점(t2), 제3 시점(t3) 및 제4 시점(t4)으로 이해될 수 있다.
먼저, 초기시점(t0)에서는, 정렬 신호가 인가되지 않는 시점으로, 표시 패널(10)의 하부기판(SUB) 상에 복수의 접지 배선(600)과 정렬 배선(700)이 배치된 시점이다.
다음으로, 제1 시점(t1)에서는 제1 정렬 영역(AA1) 상에 도포성 용액(S)이 도포되고, 제1 정렬 배선(710)을 통해 정렬 신호가 인가된다. 제1 정렬 배선(710)은 제1 정렬 영역(AA1)에만 제1 정렬 배선 가지부(710B)가 배치된다. 이에 따라, 제1 정렬 영역(AA1)에는 전기장에 의한 커패시턴스(C1)가 형성되고, 제2 정렬 영역(AA2)과 제3 정렬 영역(AA3)에는 커패시턴스(C)가 형성되지 않는다.
다음으로, 제2 시점(t2)에서는 제2 정렬 영역(AA2) 상에 도포성 용액(S)이 도포되고, 제2 정렬 배선(720)을 통해 정렬 신호가 인가된다. 제2 정렬 배선(720)은 제2 정렬 영역(AA2)에만 제2 정렬 배선 가지부(720B)가 배치된다. 이에 따라, 제2 정렬 영역(AA2)에는 전기장에 의한 커패시턴스(C2)가 형성되고, 제1 정렬 영역(AA1)과 제3 정렬 영역(AA3)에는 커패시턴스(C)가 형성되지 않는다. 특히, 제2 정렬 영역(AA2)에 형성되는 커패시턴스(C2)는 제1 정렬 영역(AA1)을 통과하여 제2 정렬 영역(AA2)에만 형성되므로, 정렬 신호의 전압강하가 최소화된다. 즉, 제2 시점(t2)에서 제2 정렬 영역(AA2)에 형성되는 커패시턴스(C2)는 제1 시점(t1) 제1 정렬 영역(AA1)에 형성되는 커패시턴스(C1)와 동일한 수준의 세기로 형성될 수 있다. 제3 시점(t3)의 경우에도 동일하며, 자세한 설명은 생략한다.
마지막으로, 제4 시점(t4)에서는 발광 소자(300)가 표시 영역(DA) 상에 정렬되므로, 정렬 배선(710, 720, 730)에는 정렬 신호가 인가되지 않는다. 즉, 전기장에 의한 커패시턴스(C)도 형성되지 않는다.
한편, 도면으로 도시하지 않았으나, 발광 소자(300)를 정렬한 후 그 위에 배치되는 복수의 부재들, 예컨대 접촉 전극(260) 및 절연층 등은 통상적인 패터닝 공정을 통해 형성될 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
다음으로, 도 15를 참조하여 다른 실시예에 따른 표시 패널(10_1)의 구조에 대하여 설명한다.
도 15는 다른 실시예에 따른 표시 패널을 도시하는 평면도이다.
도 15의 표시 패널(10_1)은 도 5의 표시 패널(10)과 달리 더 많은 수의 정렬 영역(AA)을 포함할 수 있다. 상술한 바와 같이, 정렬 영역(AA)은 반드시 제1 방향(D1)으로 연장되어 선형의 형상을 가지지 않을 수 있다. 또한, 접지 배선(600)과 정렬 배선(700)은 경우에 따라서 표시 영역(DA) 내에 배치될 수도 있다.
도 15를 참조하면, 도 15의 표시 패널(10_1)은 복수의 접지 배선(600)과 정렬 배선(700)이 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)에 배치되되, 일부는 표시영역(DA) 내에 배치될 수도 있다. 제1 비표시영역(NDA1)과 제2 비표시영역(NDA2)에 배치되는 접지 배선(600) 및 정렬 배선(700)은 도 5를 참조하여 설명한 바와 동일하다. 이하에서는 표시 영역(DA) 내에 배치된 접지 배선(600_1)과 정렬 배선(700_1)에 대하여 자세하게 설명한다.
도 15에서는 표시 영역(DA) 내에 2개의 접지 배선 줄기부(600S_1)가 제2 방향(D2)으로 연장되어 배치된 것을 도시하고 있다. 각각의 접지 배선 줄기부(600S_1)들은 서로 하나의 쌍을 이루며, 동시에 제1 비표시영역(NDA1) 및 제2 비표시영역(NDA2)에 배치된 접지 배선 줄기부(600S)와 하나의 쌍을 이룰 수 있다. 즉, 도 15의 표시 패널(10_1)은 총 4개의 접지 배선 줄기부(600S, 600S_1)에 의해 제1 방향(D1)을 따라 3개의 영역으로 구분될 수 있다.
또한, 표시 영역(DA) 내에는 총 6개의 정렬 배선 줄기부(700S_1)가 제2 방향(D2)으로 연장되어 배치될 수 있다. 정렬 배선 줄기부(700S_1)는 각각 제1 정렬 배선 줄기부(710S_1), 제2 정렬 배선 줄기부(720S_1) 및 제3 정렬 배선 줄기부(730S_1)를 포함한다. 각각의 정렬 배선 줄기부(710S_1, 720S_2, 730S_3)들은 서로 하나의 쌍을 이루며, 동시에 제1 비표시영역(NDA1)및 제2 비표시영역(NDA2)에 배치된 제1 정렬 배선 줄기부(710S), 제2 정렬 배선 줄기부(720S) 및 제3 정렬 배선 줄기부(730S)와 쌍을 이룰 수 있다.
각 정렬 배선 줄기부(700S, 700S_1)들은, 표시 패널(10)의 일 측으로 연장되어 신호인가패드(미도시)와 연결되고, 제2 방향(D2) 중 타 측 방향을 향해 연장될 수 있다. 상술한 바와 같이, 각 정렬 배선 줄기부(700S, 700S_1)들은 임의의 정렬 영역(AA)에 까지 연장되어 종지함으로써, 서로 다른 길이를 가질 수 있다. 도 15에서도, 제1 정렬 배선 줄기부(710S, 710S_1)는 제1 정렬 영역(AA1)까지 연장되어 종지하고, 제2 정렬 배선 줄기부(720S, 720S_1)는 제2 정렬 영역(AA2)까지 연장되어 종지하고, 제3 정렬 배선 줄기부(730S, 730S_1)는 제3 정렬 영역(AA3)까지 연장되어 종지할 수 있다.
이에 따라, 도 15의 표시 패널(10_1)은 서로 다른 길이를 갖는 3 종류의 정렬 배선 줄기부(710S, 720S, 730S)에 의해 제2 방향(D2)을 따라 3개의 영역으로 구분될 수 있다.
상술한 바와 같이, 각 접지 배선 줄기부(600S)와 정렬 배선 줄기부(710S, 720S, 730S)들이 중첩되는 영역은 정렬 영역(AA)으로 정의될 수 있다. 즉, 도 15에서는 총 9개의 정렬 영역(AA1, AA2, AA3, AA4, AA5, AA6, AA7, AA8, AA9)이 정의될 수 있다. 각각의 정렬 영역(AA)에는 서로 다른 접지 배선 가지부(미도시)와 정렬 배선 가지부(미도시)가 배치될 수 있다.
복수의 접지 배선 줄기부(600S, 600S_1)와 정렬 배선 줄기부(700S, 700S_1)들은 표시 영역(DA) 또는 각 정렬 영역(AA)을 기준으로 대칭구조이거나, 동일한 구조를 이룰 수 있다.
예를 들어, 표시 영역(DA) 상에 배치된 접지 배선 줄기부(600S_1) 및 정렬 배선 줄기부(710S_1, 720S_1, 730S_1)들은, 제1 비표시영역(NDA1)에 배치된 접지 배선 줄기부(600S) 및 정렬 배선 줄기부(710S, 720S, 730S)와 동일한 구조를 가질 수 있다. 반면에, 제2 비표시영역(NDA2)에 배치된 접지 배선 줄기부(600S) 및 정렬 배선 줄기부(710S, 720S, 730S)와는 제7 정렬 영역(AA7)이 배치된 행을 기준으로, 대칭구조를 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 표시 영역(DA)에 배치된 접지 배선 줄기부(600S_1) 및 정렬 배선 줄기부(710S_1, 720S_1, 730S_1)가 제1 비표시영역(NDA1)에 배치된 접지 배선 줄기부(600S) 및 정렬 배선 줄기부(710S, 720S, 730S)와 대칭구조를 가질 수도 있다.
또한, 도 5와 달리, 도 15의 표시 패널(10_1)은 접지 배선(600)의 경우에도 부분적으로 브릿지 배선(BL)을 포함할 수 있다. 표시 영역(DA) 내에 배치되는 접지 배선 줄기부(600S_1)는 분지되는 접지 배선 가지부(미도시)의 경로가 차단될 수 있다. 이에 따라, 접지 배선 줄기부(600S_1)는 제4 브릿지 배선(BL4)을 통해 접지 배선 가지부(미도시)와 연결될 수 있다.
도 15의 표시 패널(10_1)은 정렬 영역(AA)이 총 9개인 것과, 접지 배선(600)이 제4 브릿지 배선(BL4)을 더 포함하는 것을 제외하고는 도 5의 표시 패널(10)과 동일하다. 중복되는 서술은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
300: 발광 소자
310: 제1 도전형 반도체 320: 제2 도전형 반도체
330: 소자 활성층 370: 전극 물질층
380: 절연성 물질층
600: 접지 배선
600S: 접지 배선 줄기부 600B: 접지 배선 가지부
700: 정렬 배선
700S: 정렬 배선 줄기부 700B: 정렬 배선 가지부
710: 제1 정렬 배선 720: 제2 정렬 배선 730: 제3 정렬 배선
AA: 정렬 영역
AP: 신호인가패드

Claims (20)

  1. 제1 방향으로 연장되는 제1 정렬영역과, 상기 제1 방향으로 연장되고 상기 제1 정렬영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 배열된 제2 정렬영역을 포함하고,
    상기 제1 정렬영역 상에 배치되는 적어도 하나의 제1 발광 소자 및 상기 제2 정렬영역 상에 배치되는 적어도 하나의 제2 발광 소자;
    상기 제1 정렬영역 상에서 상기 제1 발광 소자의 일 단과 연결되며 상기 제1 방향으로 연장되는 적어도 하나의 제1 배선; 및
    상기 제2 정렬영역 상에서 상기 제2 발광 소자의 일 단과 연결되며 상기 제1 방향으로 연장되는 적어도 하나의 제2 배선을 포함하고,
    상기 제1 배선과 상기 제2 배선은 전기적으로 분리되고,
    상기 제1 배선은 상기 제1 정렬영역 상에서 상기 제1 방향으로 연장되는 제1배선 가지부 및 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측에서 상기 제1 정렬영역의 타 측까지 연장되어 종지하는 제1 배선 줄기부를 포함하고,
    상기 제2 배선은 상기 제2 정렬영역 상에서 상기 제1 방향으로 연장되는 제2배선 가지부 및 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측에서 상기 제2 정렬영역의 타 측까지 연장되어 종지하는 제2 배선 줄기부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    적어도 일부가 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측으로부터 상기 제2 정렬영역의 타 측까지 연장되는 제3 배선을 더 포함하고,
    상기 제3 배선은,
    적어도 일부가 상기 제1 정렬영역 및 상기 제2 정렬영역 상에서 상기 제1 방향으로 연장되되, 서로 이격되어 배치된 적어도 하나의 제3 배선 가지부; 및
    상기 제2 방향으로 연장되는 제3 배선 줄기부를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제3 배선 가지부는 상기 제1 정렬영역 상에서 상기 제1 발광 소자의 타단과 연결되고 상기 제2 정렬영역 상에서 상기 제2 발광 소자의 타 단과 연결되는 표시 장치.
  4. 삭제
  5. 제2 항에 있어서,
    상기 제2 방향으로 연장되는 표시 영역; 및
    상기 제2 방향으로 연장되되 상기 표시 영역의 상기 제1 방향 양 측에 위치하는 비표시영역을 포함하고,
    상기 제1 배선 줄기부, 상기 제2 배선 줄기부 및 상기 제3 배선 줄기부는 상기 비표시영역 상에 배치되는 표시 장치.
  6. 제5 항에 있어서,
    상기 비표시영역은,
    상기 표시영역의 일 측에 위치한 제1 비표시영역; 및
    상기 표시영역의 타 측에 위치한 제2 비표시영역을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 배선은 상기 제1 비표시영역에 배치되는 상기 제1 배선 줄기부 및 상기 제2 비표시영역에 배치되는 제1 서브 배선 줄기부를 포함하고,
    상기 제2 배선은 상기 제1 비표시영역에 배치되는 상기 제2 배선 줄기부 및 상기 제2 비표시영역에 배치되는 제2 서브 배선 줄기부를 포함하고,
    상기 제3 배선은 상기 제1 비표시영역에 배치되는 상기 제3 배선 줄기부 및 상기 제2 비표시영역에 배치되는 제3 서브 배선 줄기부를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제3 배선 가지부는 일 단이 상기 제3 배선 줄기부와 이격되어 종지하고 타 단이 상기 제3 서브 배선 줄기부와 이격되어 종지하며,
    상기 제1 배선 가지부는 양 단이 각각 상기 제1 배선 줄기부 및 상기 제1 서브 배선 줄기부와 연결되고,
    상기 제2 배선 가지부는 양 단이 각각 상기 제2 배선 줄기부 및 상기 제2 서브 배선 줄기부와 연결되는 표시 장치.
  9. 제5 항에 있어서,
    상기 제1 배선, 상기 제2 배선 및 상기 제3 배선을 포함하는 제1 배선층; 및
    상기 제1 배선층 상에 위치하고, 상기 제1 배선 줄기부와 상기 제1 배선 가지부를 연결하는 제1 브릿지 배선 및 상기 제2 배선 줄기부와 상기 제2 배선 가지부를 연결하는 제2 브릿지 배선을 포함하는 제2 배선층을 더 포함하는 표시 장치.
  10. 제3 항에 있어서,
    상기 제1 방향으로 연장되고 상기 제2 정렬영역의 타 측에 위치하는 제3 정렬영역을 더 포함하고,
    상기 제1 정렬영역의 상기 일 측으로부터 상기 제2 방향으로 연장되어 상기 제3 정렬영역의 타 측까지 연장되는 제4 배선 줄기부 및 상기 제4 배선 줄기부에서 분지되되, 상기 제3 정렬영역에 배치되는 제4 배선 가지부를 포함하는 제4 배선을 포함하며,
    상기 제4 배선은 상기 제1 배선 및 상기 제2 배선과 전기적으로 분리된 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 배선 줄기부는 상기 제1 정렬영역의 일 측으로부터 상기 제2 방향으로 연장되어 상기 제3 정렬영역의 타 측까지 연장되며,
    상기 제3 배선 가지부는 상기 제3 배선 줄기부에서 분지되어 상기 제3 정렬영역 상에도 배치되는 표시 장치.
  12. 제11 항에 있어서,
    상기 제3 정렬영역에서 일 단이 상기 제3 배선 가지부와 연결되고 타 단이 상기 제4 배선 가지부와 연결되는 제3 발광 소자를 더 포함하는 표시 장치.
  13. 적어도 하나의 접지 배선 및 상기 접지 배선과 이격되어 대향하는 정렬 배선을 포함하는 하부 기판을 준비하는 단계; 및
    상기 하부기판 상의 적어도 일부에 발광 소자를 포함하는 도포성 용액을 도포하고, 상기 정렬 배선에 교류전원을 인가하여 상기 접지 배선과 상기 정렬 배선 사이에 상기 발광 소자를 정렬하는 단계를 포함하고,
    상기 하부 기판은 제1 방향으로 연장되는 제1 정렬영역과, 상기 제1 방향으로 연장되되 상기 제1 정렬영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 배열된 제2 정렬영역을 포함하고,
    상기 정렬 배선은 상기 제1 정렬영역에 배치되는 제1 정렬 배선 및 상기 제2 정렬영역에 배치되는 제2 정렬 배선을 포함하고,
    상기 제1 정렬배선은 상기 제1 정렬영역 상에서 상기 제1 방향으로 연장되는 제1배선 가지부 및 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측에서 상기 제1 정렬영역의 타 측까지 연장되어 종지하는 제1 배선 줄기부를 포함하고,
    상기 제2 정렬배선은 상기 제2 정렬영역 상에서 상기 제1 방향으로 연장되는 제2배선 가지부 및 상기 제2 방향으로 연장되되, 상기 제1 정렬영역의 일 측에서 상기 제2 정렬영역의 타 측까지 연장되어 종지하는 제2 배선 줄기부를 포함하는 표시 장치의 제조방법.
  14. 제13 항에 있어서,
    상기 도포성 용액은 상기 제1 정렬영역의 일 측에서 상기 제2 정렬영역의 타 측까지 순차적으로 도포되는 표시 장치의 제조방법.
  15. 제14 항에 있어서,
    상기 접지 배선은,
    상기 제1 정렬영역에서 상기 제1 정렬 배선과 대향하여 이격된 제1 접지 배선; 및
    상기 제2 정렬영역에서 상기 제2 정렬 배선과 대향하여 이격된 제2 접지 배선을 포함하는 표시 장치의 제조방법.
  16. 제15 항에 있어서,
    상기 발광 소자는,
    상기 제1 정렬 배선 및 상기 제1 접지 배선 사이에 정렬되는 제1 발광 소자; 및
    상기 제2 정렬 배선 및 상기 제2 접지 배선 사이에 정렬되는 제2 발광 소자를 포함하는 표시 장치의 제조방법.
  17. 제16 항에 있어서,
    상기 발광 소자를 정렬하는 단계는,
    제1 시점에서 상기 도포성 용액을 상기 제1 정렬영역의 적어도 일부에 도포하고 상기 교류 전원을 상기 제1 정렬 배선에 인가하여 상기 제1 정렬 배선과 상기 제1 접지 배선 사이에 상기 발광 소자를 정렬하는 단계; 및
    상기 제1 시점과 다른 제2 시점에서 상기 도포성 용액을 상기 제2 정렬영역의 적어도 일부에 도포하고 상기 교류 전원을 상기 제2 정렬 배선에 인가하여 상기 제2 정렬 배선과 상기 제2 접지 배선 사이에 상기 발광 소자를 정렬하는 단계를 포함하는 표시 장치의 제조방법.
  18. 제17 항에 있어서,
    상기 제1 시점에서,
    상기 제1 정렬 배선에 인가되는 상기 교류 전원은 상기 제1 정렬 배선 및 상기 제1 접지 배선 사이에 제1 전기장을 형성하고,
    상기 제1 발광 소자는 일 단이 제1 정렬 배선에 연결되고, 타 단이 상기 제1 접지 배선에 연결되는 표시 장치의 제조방법.
  19. 제18 항에 있어서,
    상기 제2 시점에서,
    상기 제1 전기장이 제거되고,
    상기 제2 정렬 배선에 인가되는 상기 교류 전원은 상기 제2 정렬 배선 및 상기 제2 접지 배선 사이에 상기 제1 전기장과 동일한 세기의 제2 전기장을 형성하고,
    상기 제2 발광 소자는 일 단이 상기 제2 정렬 배선에 연결되고 타 단이 상기 제2 접지 배선에 연결되는 표시 장치의 제조방법.
  20. 적어도 하나의 접지 배선 및 상기 접지 배선과 이격되어 대향하는 정렬 배선을 포함하는 하부 기판을 준비하는 단계; 및
    상기 하부기판 상의 적어도 일부에 발광 소자를 포함하는 도포성 용액을 도포하고, 상기 정렬 배선에 교류전원을 인가하여 상기 접지 배선과 상기 정렬 배선 사이에 상기 발광 소자를 정렬하는 단계를 포함하고,
    상기 하부 기판은 제1 방향으로 연장되는 제1 정렬영역과, 상기 제1 방향으로 연장되되 상기 제1 정렬영역으로부터 상기 제1 방향과 교차하는 제2 방향으로 배열된 제2 정렬영역을 포함하고,
    상기 정렬 배선은 상기 제1 정렬영역에 배치되는 제1 정렬 배선 및 상기 제2 정렬영역에 배치되는 제2 정렬 배선을 포함하고,
    상기 도포성 용액은 상기 제1 정렬영역의 일 측에서 상기 제2 정렬영역의 타 측까지 순차적으로 도포되고,
    상기 접지 배선은,
    상기 제1 정렬영역에서 상기 제1 정렬 배선과 대향하여 이격된 제1 접지 배선; 및
    상기 제2 정렬영역에서 상기 제2 정렬 배선과 대향하여 이격된 제2 접지 배선을 포함하고,
    상기 발광 소자는,
    상기 제1 정렬 배선 및 상기 제1 접지 배선 사이에 정렬되는 제1 발광 소자; 및
    상기 제2 정렬 배선 및 상기 접지 배선 사이에 정렬되는 제2 발광 소자를 포함하고,
    상기 발광 소자를 정렬하는 단계는,
    제1 시점에서 상기 도포성 용액을 상기 제1 정렬영역의 적어도 일부에 도포하고 상기 교류 전원을 상기 제1 정렬 배선에 인가하여 상기 제1 정렬 배선과 상기 제1 접지 배선 사이에 상기 발광 소자를 정렬하는 단계; 및
    상기 제1 시점과 다른 제2 시점에서 상기 도포성 용액을 상기 제2 정렬영역의 적어도 일부에 도포하고 상기 교류 전원을 상기 제2 정렬 배선에 인가하여 상기 제2 정렬 배선과 상기 제2 접지 배선 사이에 상기 발광 소자를 정렬하는 단계를 포함하고,
    상기 제1 시점에서,
    상기 제1 정렬 배선에 인가되는 상기 교류 전원은 상기 제1 정렬 배선 및 상기 제1 접지 배선 사이에 제1 전기장을 형성하고,
    상기 제1 발광 소자는 일 단이 제1 정렬 배선에 연결되고, 타 단이 상기 제1 접지 배선에 연결되고,
    상기 제2 시점에서,
    상기 제1 전기장이 제거되고,
    상기 제2 정렬 배선에 인가되는 상기 교류 전원은 상기 제2 정렬 배선 및 상기 제2 접지 배선 사이에 상기 제1 전기장과 동일한 세기의 제2 전기장을 형성하고,
    상기 제2 발광 소자는 일 단이 상기 제2 정렬 배선에 연결되고 타 단이 상기 제2 접지 배선에 연결되고,
    상기 제1 시점 및 상기 제2 시점과 다른 제3 시점에서,
    상기 제2 전기장은 제거되고, 상기 제1 접지 배선 및 상기 제2 접지 배선은 부분적으로 패터닝되어 적어도 하나의 단편을 형성하는 표시 장치의 제조방법.
KR1020180114428A 2018-09-21 2018-09-21 표시 장치 및 이의 제조 방법 KR102591777B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180114428A KR102591777B1 (ko) 2018-09-21 2018-09-21 표시 장치 및 이의 제조 방법
CN201980062187.9A CN112771673A (zh) 2018-09-21 2019-05-29 显示装置及其制造方法
EP19861526.2A EP3855500A4 (en) 2018-09-21 2019-05-29 Display device and manufacturing method therefor
US17/277,270 US20220037299A1 (en) 2018-09-21 2019-05-29 Display device and method of manufacturing the same
PCT/KR2019/006456 WO2020060002A1 (ko) 2018-09-21 2019-05-29 표시 장치 및 이의 제조 방법
JP2021515222A JP7391949B2 (ja) 2018-09-21 2019-05-29 表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180114428A KR102591777B1 (ko) 2018-09-21 2018-09-21 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200034906A KR20200034906A (ko) 2020-04-01
KR102591777B1 true KR102591777B1 (ko) 2023-10-20

Family

ID=69887336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180114428A KR102591777B1 (ko) 2018-09-21 2018-09-21 표시 장치 및 이의 제조 방법

Country Status (6)

Country Link
US (1) US20220037299A1 (ko)
EP (1) EP3855500A4 (ko)
JP (1) JP7391949B2 (ko)
KR (1) KR102591777B1 (ko)
CN (1) CN112771673A (ko)
WO (1) WO2020060002A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102649218B1 (ko) * 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20220033537A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20220072002A (ko) 2020-11-23 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2023157987A1 (ko) * 2022-02-17 2023-08-24 엘지전자 주식회사 디스플레이 장치의 제조 장치
KR20240036781A (ko) * 2022-09-13 2024-03-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20240120347A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device
US20240162386A1 (en) * 2022-11-16 2024-05-16 Samsung Display Co., Ltd. Display device and method of manufacturing the display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250168A1 (en) * 2016-02-26 2017-08-31 Psi Co., Ltd. Display including nanoscale led module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737922B2 (en) * 2005-10-14 2010-06-15 Lg Display Co., Ltd. Light emitting device
JP2011211047A (ja) * 2010-03-30 2011-10-20 Sharp Corp 表示装置、表示装置の製造方法および表示装置の駆動方法
JP2016004281A (ja) 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ センサ付き表示装置
US9865646B2 (en) 2015-09-30 2018-01-09 Cheng-Chang TransFlex Display Corp. Flexible LED display
US10262563B2 (en) * 2015-09-30 2019-04-16 Cheng-Chang TransFlex Display Corp. LED display
KR101770632B1 (ko) * 2016-01-07 2017-08-24 피에스아이 주식회사 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
JP2018033031A (ja) 2016-08-25 2018-03-01 株式会社ジャパンディスプレイ 電子機器及び表示装置
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250168A1 (en) * 2016-02-26 2017-08-31 Psi Co., Ltd. Display including nanoscale led module

Also Published As

Publication number Publication date
KR20200034906A (ko) 2020-04-01
US20220037299A1 (en) 2022-02-03
JP7391949B2 (ja) 2023-12-05
JP2022501640A (ja) 2022-01-06
EP3855500A4 (en) 2022-06-29
EP3855500A1 (en) 2021-07-28
WO2020060002A1 (ko) 2020-03-26
CN112771673A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
KR102591777B1 (ko) 표시 장치 및 이의 제조 방법
KR102661100B1 (ko) 표시 장치
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102587133B1 (ko) 표시 장치
US11514846B2 (en) Display device and method of fabricating the same
KR102607727B1 (ko) 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
KR102588659B1 (ko) 표시 장치
KR102602527B1 (ko) 표시 장치
KR20200004482A (ko) 표시 장치 및 이의 제조방법
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
US11811010B2 (en) Display device and method of fabricating the same
US20230253412A1 (en) Display device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant