JP2022181814A5 - - Google Patents

Description

ここに開示された半導体装置は、
半導体基板（４１）と、半導体基板の一面に設けられた高電位側の第１主電極（４０Ｄ）と、板厚方向において一面とは反対の裏面に設けられた低電位側の第２主電極（４０Ｓ）と、を有する半導体素子（４０）と、
第１主電極が電気的に接続された第１配線部材（５０）と、
板厚方向において第１配線部材との間に半導体素子を挟むように配置され、第２主電極が接続された第２配線部材（６０、７０）と、
第２主電極と第２配線部材の間に介在し、第２主電極と第２配線部材とを接合する接合材（１０１Ｃ、１０１）と、を備え、
接合材は、第２主電極よりもヤング率および／または降伏応力が大きい焼結層（１０６）と、板厚方向において焼結層に隣接し、第２主電極よりもヤング率および／または降伏応力が小さい脆弱層（１０７、１０８）と、を備えた多層構造であり、
脆弱層（１０７）は、焼結層と同じ種類の粒子による焼結体であり、焼結層よりも粒子の間隔が広く、
接合材は、板厚方向の両端に焼結層を有し、焼結層の間に脆弱層を有する三層構造である。

Claims (3)

1. 半導体基板（４１）と、前記半導体基板の一面に設けられた高電位側の第１主電極（４０Ｄ）と、板厚方向において前記一面とは反対の裏面に設けられた低電位側の第２主電極（４０Ｓ）と、を有する半導体素子（４０）と、
   前記第１主電極が電気的に接続された第１配線部材（５０）と、
   前記板厚方向において前記第１配線部材との間に前記半導体素子を挟むように配置され、前記第２主電極が接続された第２配線部材（６０、７０）と、
   前記第２主電極と前記第２配線部材の間に介在し、前記第２主電極と前記第２配線部材とを接合する接合材（１０１Ｃ、１０１）と、を備え、
   前記接合材は、前記第２主電極よりもヤング率および／または降伏応力が大きい焼結層（１０６）と、前記板厚方向において前記焼結層に隣接し、前記第２主電極よりもヤング率および／または降伏応力が小さい脆弱層（１０７）と、を備えた多層構造であり、
   前記脆弱層（１０７）は、前記焼結層と同じ種類の粒子による焼結体であり、前記焼結層よりも前記粒子の間隔が広く、
   前記接合材は、前記板厚方向の両端に前記焼結層を有し、前記焼結層の間に前記脆弱層を有する三層構造である、半導体装置。
2. 前記第２主電極は、前記半導体基板の前記裏面上に形成された下地電極（４２）と、前記下地電極上に形成された接続電極（４３）と、を有し、
   前記下地電極は、アルミニウムとシリコンを含む、請求項１に記載の半導体装置。
3. 前記第２配線部材は、配線板（６０）と、前記半導体素子と前記配線板との間に介在する導電スペーサ（７０）と、を有し、
   前記接合材は、前記第２主電極と前記導電スペーサとを接合する、請求項１または請求項２に記載の半導体装置。