JP2022139881A - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP2022139881A
JP2022139881A JP2021040446A JP2021040446A JP2022139881A JP 2022139881 A JP2022139881 A JP 2022139881A JP 2021040446 A JP2021040446 A JP 2021040446A JP 2021040446 A JP2021040446 A JP 2021040446A JP 2022139881 A JP2022139881 A JP 2022139881A
Authority
JP
Japan
Prior art keywords
protrusion
holding surface
semiconductor chip
wiring board
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021040446A
Other languages
English (en)
Other versions
JP7569247B2 (ja
Inventor
勇旗 黒
Yuuki Kuro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021040446A priority Critical patent/JP7569247B2/ja
Priority to TW110126713A priority patent/TWI854141B/zh
Priority to CN202110829107.7A priority patent/CN115083934A/zh
Priority to US17/462,839 priority patent/US11978717B2/en
Publication of JP2022139881A publication Critical patent/JP2022139881A/ja
Application granted granted Critical
Publication of JP7569247B2 publication Critical patent/JP7569247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75735—Magnetic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75984—Shape of other portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75987—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】配線基板に対する半導体チップの高さばらつきおよびアンダーフィル内部の気泡の発生を抑制し、信頼性の高い半導体装置を製造可能な半導体製造装置を提供する。【解決手段】本実施形態により半導体製造装置は、配線基板を保持可能なステージを備える。ツールはステージとの間で配線基板および半導体チップを押圧する。ツールは、半導体チップを保持する保持面を有する本体部を備える。第１突起部は、保持面の外縁に沿って設けられ、該保持面からステージに向かって突出する。第２突起部は、保持面の外縁に沿って第１突起部よりも外側に設けられ、保持面からステージに向かって突出する。溝部は、第１突起部と第２突起部との間に設けられる。【選択図】図１

Description

本実施形態は半導体製造装置に関する。
複数の半導体チップをフリップチップ接続するために、ボンディング装置が用いられている。ボンディング装置は、配線基板上に半導体チップを搭載して、装着（ボンディング）ツールで半導体チップを囲み、半導体チップを加熱しながら配線基板へ加圧する。これにより、半導体チップの電極バンプは、配線基板のパッド（リード電極）に接続される。また、このとき半導体チップと配線基板との間の空間には樹脂（ＮＣＦなどのアンダーフィル材）が満たされており、半導体チップは、配線基板上において樹脂で封止される。
しかし、配線基板に対する装着ツールの高さは、樹脂の体積に依存するため、配線基板に対する半導体チップの高さがばらつくおそれがあった。半導体チップの高さ位置のばらつきは、半導体パッケージの厚みのばらつきにつながる。
また、半導体チップを樹脂で封止する際に、樹脂内で発生した気泡は逃げ場を無くして樹脂内に留まることがある。この気泡は、その後のリフロー工程で水蒸気爆発を引き起こしたり、リークパスの原因となり、信頼性を損ねる原因となる。
特開２００８－０３４５７１号公報 特開２００１－１０２４１４号公報
配線基板に対する半導体チップの高さばらつきおよびアンダーフィル内部の気泡の発生を抑制し、信頼性の高い半導体装置を製造可能な半導体製造装置を提供する。
本実施形態により半導体製造装置は、配線基板を保持可能なステージを備える。ボンディングツールはステージとの間で配線基板および半導体チップを押圧する。ボンディングツールは、半導体チップを保持する保持面を有する本体部を備える。第１突起部は、保持面の外縁に沿って設けられ、該保持面からステージに向かって突出する。第２突起部は、保持面の外縁に沿って第１突起部よりも外側に設けられ、保持面からステージに向かって突出する。溝部は、第１突起部と第２突起部との間に設けられる。
第１実施形態によるボンディング装置の構成例を示す概略断面図。 ボンディングツールの構成例を示す平面図。 ボンディングツールが配線基板へ半導体チップを押圧している様子を示す断面図。 ボンディングツールが配線基板へ半導体チップを押圧している様子を示す平面図。 第２実施形態によるボンディング装置の構成例を示す概略断面図。 第２実施形態によるボンディング装置の構成例を示す概略平面図。 変形例によるボンディング装置の構成例を示す概略平面図。 図３の破線枠Ｂ内の構成例を示す概略平面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態によるボンディング装置１の構成例を示す概略断面図である。半導体製造装置としてのボンディング装置１は、ステージ１０と、ボンディングツール２０と、を備えている。ボンディング装置１は、ステージ１０上に載置された配線基板ＳＵＢ上に半導体チップＣＨＰを搭載し、加圧および加熱することによって半導体チップＣＨＰの電極ＥＬＤをバンプＢＭＰで配線基板ＳＵＢのリード電極ＬＥＬに電気的に接続する。尚、ボンディングツール２０の押圧方向（ステージ１０の搭載面に対して略垂直方向）がＺ方向であるとする。Ｚ方向に対して垂直面の一方向をＸ方向とし、Ｘ方向に直交する方向をＹ方向とする。
ステージ１０は、その表面上に配線基板ＳＵＢを保持可能に構成されている。ステージ１０は、配線基板ＳＵＢを真空チャックまたは電磁チャックによって固定する。ステージ１０には、例えば、ステンレス等の金属が用いられる。配線基板ＳＵＢは、複数の配線層と複数の絶縁層とを積層した多層配線基板である。配線層には、例えば、銅等の導電性金属が用いられる。絶縁層には、例えば、ガラスエポキシ樹脂等の絶縁材料が用いられる。配線基板ＳＵＢの表面には、ソルダレジストＲＥＳおよびリード電極ＬＥＬが設けられている。ソルダレジストＲＥＳは、半導体チップＣＨＰが接続される配線基板ＳＵＢの領域の周囲に設けられており、ボンディングの際に突起部２２の少なくとも一部分に接触する。
ボンディングツール２０は、半導体チップＣＨＰを保持する保持面Ｆ２０を有する本体部２１と、保持面Ｆ２０からステージ１０に向かってＺ方向へ突出する突起部２２とを備える。ボンディングツール２０は、保持面Ｆ２０において保持した半導体チップＣＨＰをステージ１０上の配線基板ＳＵＢに向かってＺ方向へ押圧する。ボンディングツール２０は、ヒータ（図示せず）を有し、金属バンプＢＭＰおよびアンダフィル材ＵＤＦを加熱することができる。尚、半導体チップＣＨＰのボンディング工程において、ボンディングツール２０がステージ１０へ向かって移動してもよく、ステージ１０がボンディングツール２０へ向かって移動してもよい。
ボンディングツール２０の保持面Ｆ２０には、貫通孔３ｃが設けられている。貫通孔３ｃは、保持面Ｆ２０からボンディングツール２０の内部を通過してその外部にある真空装置（図示せず）に繋がっている。また、貫通孔３ｃは、半導体チップＣＨＰと保持面Ｆ２０との間に介在するフィルム２４も貫通しており、半導体チップＣＨＰの表面を真空引きによって吸着することができる。即ち、フィルム２４は、保持面Ｆ２０を被覆しているが、ボンディングツール２０の外部に連通する貫通孔３ｃに対応する位置に開口を有する。これにより、ボンディングツール２０の保持面Ｆ２０を鉛直下方向へ向けても、半導体チップＣＨＰは保持面Ｆ２０に吸着されたまま保持され得る。フィルム２４には、例えば、樹脂等の絶縁材料が用いられる。フィルム２４によって、アンダフィル材ＵＤＦがボンディングツール２０に直接付着することを抑制できる。
このように、ボンディングツール２０は、半導体チップＣＨＰを保持しながら、保持面Ｆ２０をステージ１０へ向けてステージ１０上の配線基板ＳＵＢに半導体チップＣＨＰを加熱および加圧することができる。ボンディングツール２０は、半導体チップＣＨＰを保持しながらステージ１０に対して上下および左右に移動することができる。このとき、金属バンプＢＭＰが加熱され溶融して電極ＥＬＤとリード電極ＬＥＬとの間を接続する。金属バンプＢＭＰには、例えば、スズ（Ｓｎ）を主成分としたはんだ材料が用いられる。また、半導体チップＣＨＰに貼付されたアンダフィル材ＵＤＦが変形し、半導体チップと配線基板ＳＵＢとの間を充填する。アンダフィル材ＵＤＦは、電極ＥＬＤ、リード電極ＬＥＬおよび金属バンプＢＭＰの周囲を封止し、これらの接続部分を保護する。アンダフィル材ＵＤＦには、例えば、液体樹脂（ＮＣＰ（Non-Conductive Paste））あるいはフィルム状の樹脂（ＮＣＦ（Non-Conductive Film））等の絶縁材料が用いられる。
さらに、ボンディングツール２０は、保持面Ｆ２０の周囲に設けられており、保持面Ｆ２０からステージ１０に向かって突出する突起部２２を備えている。突起部２２は、第１突起部２２ａと、第２突起部２２ｂと、溝２２ｃとを含む。第１突起部２２ａは、Ｘ－Ｙ面内において保持面Ｆ２０の外縁に沿って設けられ、保持面Ｆ２０からステージ１０に向かってＺ方向に突出している。第２突起部２２ｂは、Ｘ－Ｙ面内において保持面Ｆ２０の外縁に沿って第１突起部２２ａの外側に設けられており、保持面Ｆ２０からステージ１０に向かってＺ方向に突出している。溝２２ｃは、第１突起部２２ａと第２突起部２２ｂとの間に設けられ、突起部２２を配線基板ＳＵＢに押圧するときに、保持面Ｆ２０側から第１突起部２２ａの外側へあふれ出るアンダフィル材ＵＤＦを収容可能になっている。溝２２ｃは、Ｘ－Ｙ面内において保持面Ｆ２０の外縁に沿って設けられ、第１および第２突起部２２ａ、２２ｂの突出に対応してＺ方向に窪んでいる。溝２２ｃの深さおよび幅は、第１突起部２２ａの外側へあふれ出るアンダフィル材ＵＤＦの量を十分に収容可能なように構成される。例えば、溝２２ｃの深さは、保持面Ｆ２０と同じ高さレベルでよい。溝２２ｃの幅（第１突起部２２ａの先端と第２突起部２２ｂの先端との距離）は、約１００μｍ～３００μｍでよい。第１および第２突起部２２ａ、２２ｂには、ボンディングツール２０の本体部２１よりも弾性率の低い材料が用いられる。例えば、本体部２１にはステンレス等の金属材料が用いられるのに対し、第１および第２突起部２２ａ、２２ｂには、ゴム等の樹脂材料が用いられてよい。これにより、第１および第２突起部２２ａ、２２ｂが配線基板ＳＵＢに接触しても、配線基板ＳＵＢが破損することを抑制することができる。
ボンディングツール２０は、半導体チップＣＨＰのバンプＢＭＰがリード電極ＬＥＬに接触し、かつ、突起部２２の少なくとも一部分が配線基板ＳＵＢに接触するまで半導体チップＣＨＰを配線基板ＳＵＢへ押圧する。突起部２２が配線基板ＳＵＢに接触したときに、本体部２１、突起部２２および配線基板ＳＵＢは、半導体チップＣＨＰを収容する空間を形成する。半導体チップＣＨＰには、アンダフィル材ＵＤＦが予め貼付または塗布されており、ボンディングツール２０および配線基板ＳＵＢで形成される空間内に、アンダフィル材ＵＤＦが充填される。それとともに、アンダフィル材ＵＤＦは、空間から第１突起部２２ａの外側へあふれ出て、溝２２ｃに収容される。
ボンディングツール２０には、貫通孔３ａ、３ｂ、３ｃが設けられている。貫通孔３ａは、保持面Ｆ２０および突起部２２の外側に設けられており、フィルム２４を吸着する。貫通孔３ｂは、第１突起部２２ａと第２突起部２２ｂとの間の溝部２２ｃに連通するように設けられており、フィルム２４を吸着する。貫通孔３ｃは、上述の通り、保持面Ｆ２０に連通するように設けられており、フィルム２４に設けられた孔を介して半導体チップＣＨＰを吸着する。
図２は、ボンディングツール２０の構成例を示す平面図である。図２には、ボンディングツール２０の保持面Ｆ２０に保持された半導体チップＣＨＰも図示されている。図１は、図２のＢ－Ｂ線に沿った断面を示している。
図２に示すように、突起部２２は、保持面Ｆ２０の外縁、即ち、半導体チップＣＨＰの外縁に沿って設けられている。第１突起部２２ａは、保持面Ｆ２０の外縁に沿って設けられ、その一部に第１切欠き部としての切欠き部２３ａを有する。切欠き部２３ａは、保持面Ｆ２０の外縁に沿って第１突起部２２ａに略等間隔で設けられている。切欠き部２３ａは、保持面Ｆ２０を基準として、他の領域の第１突起部２２ａよりも低く形成されている。よって、突起部２２ａが配線基板ＳＵＢに接触したときに、切欠き部２３ａと配線基板ＳＵＢとの間には間隙Ｇａができる。この間隙Ｇａは、ボンディングツール２０と配線基板ＳＵＢとによって形成される半導体チップＣＨＰを収容する空間とその外部とをＸ－Ｙ面内において連通する。
第２突起部２２ｂは、保持面Ｆ２０の外縁に沿って設けられ、その一部に第２切欠き部としての切欠き部２３ｂを有する。切欠き部２３ｂは、保持面Ｆ２０の外縁に沿って第２突起部２２ｂに略等間隔で設けられている。切欠き部２３ｂは、保持面Ｆ２０を基準として、他の領域の第２突起部２２ｂよりも低く形成されている。よって、突起部２２ｂが配線基板ＳＵＢに接触したときに、切欠き部２３ｂと配線基板ＳＵＢとの間には間隙Ｇｂができる。この間隙Ｇｂは、第１突起部２２ａと第２突起部２２ｂとの間の溝２２ｃとその外部とを連通する。
図３は、ボンディングツール２０が配線基板ＳＵＢへ半導体チップＣＨＰを押圧している様子を示す断面図である。図４は、ボンディングツール２０が配線基板ＳＵＢへ半導体チップＣＨＰを押圧している様子を示す平面図である。図３は、図４のＢ－Ｂ線に沿った断面に対応する。図４において、半導体チップＣＨＰの位置は、仮想線で示されている。
図１の状態において、ボンディングツール２０は、約１００℃～２００℃に半導体チップＣＨＰを加熱しつつ、配線基板ＳＵＢへ向かって移動させる。ボンディングツール２０は、バンプＢＭＰとリード電極ＬＥＬとが接触し、かつ、突起部２２が配線基板ＳＵＢのソルダレジストＲＥＳに接触するまで、半導体チップＣＨＰを配線基板ＳＵＢへ加熱および加圧する。
次に、ボンディングツール２０の温度を金属バンプＢＭＰの溶融温度以上へ昇温させる。これにより、バンプＢＭＰが溶融して電極ＥＬＤとリード電極ＬＥＬとを接続するとともに、アンダフィル材ＵＤＦが変形して半導体チップＣＨＰ、電極ＥＬＤ、リード電極ＬＥＬおよびバンプＢＭＰを封止する。アンダフィル材ＵＤＦは、ボンディングツール２０の本体部２１、突起部２２および配線基板ＳＵＢによって囲まれる空間を充填する。さらに、余剰のアンダフィル材ＵＤＦは、第１突起部２２ａの切欠き部２３ａと配線基板ＳＵＢのソルダレジストＲＥＳとの間の間隙Ｇａから空間の外へあふれ出る。これにより、アンダフィル材ＵＤＦは、溝２２ｃに溜まる。間隙Ｇａは、アンダフィル材ＵＤＦが空間内に充填される際に通気口（エアベント）としての機能、および、アンダフィル材ＵＤＦの導出孔としての機能を備える。このとき、第２突起部２２ｂの切欠き部２３ｂと配線基板ＳＵＢのソルダレジストＲＥＳとの間の間隙Ｇｂは、通気口（エアベント）として機能し、アンダフィル材ＵＤＦが溝２２ｃにスムーズにたまるように溝２２ｃから空気を抜く。これにより、アンダフィル材ＵＤＦの内部に発生した気泡は、半導体チップＣＨＰ側の空間と溝２２ｃとの圧力差によって切欠き部２３ａから溝２２ｃへ移動し、更に切欠き部２３ｂを通って半導体チップＣＨＰ側の空間から排除され、リフロー工程での水蒸気爆発およびリークパスの形成を抑制することができる。これは、半導体パッケージの信頼性の向上につながる。
半導体チップＣＨＰに貼付または塗布されるアンダフィル材ＵＤＦの体積は、図３に示す本体部２１、突起部２２および配線基板ＳＵＢとで囲まれる空間から該空間内にあるアンダフィル材ＵＤＦ以外の構成（例えば、半導体チップＣＨＰ、電極ＥＬＤ、バンプＢＭＰ、リード電極ＬＥＬ等）の体積を除いた第１空間の体積よりも大きい。これにより、ボンディングツール２０が半導体チップＣＨＰを配線基板ＳＵＢに押圧したときに、アンダフィル材ＵＤＦが第１空間を充填することができる。尚且つ、アンダフィル材ＵＤＦの体積は、溝２２ｃと配線基板ＳＵＢのソルダレジストＲＥＳとで囲まれる第２空間を第１空間に足し合せた体積よりも小さいことが好ましい。これにより、アンダフィル材ＵＤＦが半導体チップＣＨＰ、電極ＥＬＤ、バンプＢＭＰ、リード電極ＬＥＬを十分に封止しつつ、余分なアンダフィル材ＵＤＦが突起部２２ｂより外側に漏れ出ることを抑制することができる。また、アンダフィル材ＵＤＦの節約にもつながる。
電極ＥＬＤとリード電極ＬＥＬとが金属バンプＢＭＰを介して接続され、アンダフィル材ＵＤＦが取出し可能な硬化度に達した後、ボンディングツール２０の加圧および加熱の動作を解除する。ボンディングツール２０を上昇させて製品を取り出す。
尚、突起部２２ａは、ボンディングツール２０の一部として一体形成されていてもよく、別体としてボンディングツール２０にボルトまたは接着剤等で固定してもよい。
また、溝２２ｃが設けられていることによって、アンダフィル材ＵＤＦの体積のばらつきが吸収される。よって、アンダフィル材ＵＤＦの体積が溝２２ｃとソルダレジストＲＥＳとで形成される空間の容積だけばらついても、アンダフィル材ＵＤＦは、半導体チップＣＨＰ、電極ＥＬＤ、バンプＢＭＰ、リード電極ＬＥＬを安定して封止することができる。
切欠き部２３ａ、２３ｂは、図４に示すように、Ｚ方向から見たときに、保持面Ｆ２０の外縁に沿ってＸ方向またはＹ方向に互い違いに（半ピッチずらして）設けられていてもよい。切欠き部２３ａ、２３ｂは、Ｘ方向またはＹ方向から見たときに、互いにずれて配置されている。この場合、切欠き部２３ａ、２３ｂは、Ｘ方向またはＹ方向から見たときに連通していない。一方、図７を参照して後述するように、切欠き部２３ａ、２３ｂは、保持面Ｆ２０の外縁に沿って同じピッチで配置され、対応する位置に揃っていてもよい。
また、突起部２２がボンディングツール２０に設けられていることによって、突起部２２が配線基板ＳＵＢに接触したときに、ボンディングツール２０が停止し、配線基板ＳＵＢに対する半導体チップＣＨＰの高さが決定される。即ち、突起部２２の高さによって、配線基板ＳＵＢに対する半導体チップＣＨＰの高さが決定される。これにより、半導体チップＣＨＰに貼付または塗布されるアンダフィル材ＵＤＦの体積にばらつきがあっても、配線基板ＳＵＢに対する半導体チップＣＨＰの高さは略一定となる。その結果、パッケージの厚みが安定するとともに、電極ＥＬＤとリード電極ＬＥＬとの接続面積が安定し信頼性が向上する。
また、アンダフィル材ＵＤＦの内部に発生した気泡は、半導体チップＣＨＰ側の空間から切欠き部２３ｂを介して排除され得る。これにより、リフロー工程での水蒸気爆発を抑制し、リークパスを抑制することができる。
（第２実施形態）
図５は、第２実施形態によるボンディング装置１の構成例を示す概略断面図である。図６は、第２実施形態によるボンディング装置１の構成例を示す概略平面図である。図５は、図６のＢ－Ｂ線に沿った断面に対応する。尚、図５および図６は、ボンディングツール２０がすでに半導体チップＣＨＰを配線基板ＳＵＢへ押圧しているときの様子を示している。また、図６において、半導体チップＣＨＰの位置は、仮想線で示されている。
第２実施形態では、第２突起部２２ｂが保持面Ｆ２０からステージ１０へ近づくに従って、保持面Ｆ２０の中心から外縁へ向かって外方へ（放射方向へ）広がるように曲がっている。即ち、図５に示すように、第２突起部２２ｂは、末広がりの形状を有する板状部材となっている。また、第１突起部２２ａには、第１実施形態のそれと同様に、本体部２１よりも弾性率の低い樹脂等の材料が用いられる。第１突起部２２ａは、本体部２１とは別体に設けられ、ボンディングツール２０に、例えば、ボルトまたは接着剤等で固定され得る。
第２突起部２２ｂには、第１突起部２２ａよりも弾性率の高い材料が用いられている。第２突起部２２ｂは、ボンディングツール２０とは別体として構成されている。例えば、第２突起部２２ｂは、ボンディングツール２０と同じ材料（例えば、ステンレス等の金属材料）で構成された板状部材でよい。第２突起部２２ｂは、ボンディングツール２０がアンダフィル材ＵＤＦを押圧する圧力の、例えば、１０％以下の圧力でアンダフィル材ＵＤＦを横方向から押圧する。これにより、ボンディングツール２０の加圧力がアンダフィル材ＵＤＦへ加えることが可能となり、気泡の排出がさらに促進され得る。
ボンディングツール２０は、第２突起部２２ｂが配線基板ＳＵＢに接触すると停止する。第２突起部２２ｂは、わずかに撓み上記圧力でアンダフィル材ＵＤＦを横方向から押圧する。ボンディングツール２０および第２突起部２２ｂの圧力がアンダフィル材ＵＤＦに印加されることによって、気泡が排出される。これにより、リフロー工程での水蒸気爆発が抑制され得る。
第２突起部２２ｂが配線基板ＳＵＢに接触したときに、本体部２１、第２突起部２２ｂおよび配線基板ＳＵＢは、半導体チップＣＨＰを収容する空間を形成する。このとき、第１突起部２２ａは、配線基板ＳＵＢには接触しない高さに設定されている。配線基板ＳＵＢに対する半導体チップＣＨＰの高さは、第２突起部２２ｂの先端部の位置によって決定される。第１突起部２２ａは、半導体パッケージとフィレットとの境界を決定する機能を有する。尚、第２突起部２２ｂの表面は、フィルム２４で被覆されているため、第２突起部２２ｂがソルダレジストＲＥＳに接触しても、ソルダレジストＲＥＳの損傷を抑制することができる。
第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第２実施形態は、さらに第１実施形態と同様の効果を得ることができる。
（変形例）
図７は、変形例によるボンディング装置１の構成例を示す概略平面図である。第１および第２実施形態では、切欠き部２３ａ、２３ｂは、図２、図４および図６に示すように、保持面Ｆ２０の外縁に沿って互い違いに（半ピッチずらして）設けられている。しかし、図７に示すように、切欠き部２３ａ、２３ｂは、Ｚ方向から見たときに、保持面Ｆ２０の外縁の各辺においてＸ方向またはＹ方向にほぼ同一ピッチで配置され、揃っていてもよい。この場合、Ｘ方向またはＹ方向から見たときに、切欠き部２３ａ、２３ｂは、互いに揃っており、外部から半導体チップＣＨＰを収容する空間へ連通している。このような構成であっても、本実施形態の効果は失われない。
図８は、図３の破線枠Ｂ内の構成例を示す概略平面図である。図８は、図３等よりも実際に近い寸法比で各構成を示している。第１突起部２２ａおよび第２突起部２２ｂは、このようにＸ方向（半導体チップＣＨＰを収容する空間とその外部との連通方向）に延伸するように幅広に形成されている。
間隙Ｇａの高さ（Ｚ方向の幅）は、間隙Ｇｂの高さよりも高い。尚、間隙Ｇａの高さは、図８では破線で示されている。これにより、間隙Ｇａは、通気口（エアベント）としての機能、および、アンダフィル材ＵＤＦの導出孔としての機能を兼ねることができる。尚且つ、間隙Ｇｂは、アンダフィル材ＵＤＦが外部へ漏れ出ることを抑制しつつ、通気口（エアベント）として機能することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ ボンディング装置、１０ ステージ、２０ ボンディングツール、Ｆ２０ 保持面、２２ 突起部、２２ａ 第１突起部、２２ｂ 第２突起部、２２ｃ 溝、３ａ、３ｂ、３ｃ 貫通孔、ＣＨＰ 半導体チップ、ＳＵＢ配線基板、ＵＤＦ アンダフィル材

Claims (8)

  1. 配線基板を保持可能なステージと、
    半導体チップを保持し、前記ステージとの間で前記配線基板および前記半導体チップを押圧するツールとを備え、
    前記ツールは、
    前記半導体チップを保持する保持面を有する本体部と、
    前記保持面の外縁に沿って設けられ、該保持面から前記ステージに向かって突出する第１突起部と、
    前記保持面の外縁に沿って前記第１突起部よりも外側に設けられ、該保持面から前記ステージに向かって突出する第２突起部と、
    前記第１突起部と前記第２突起部との間に設けられた溝部と、を備える、半導体製造装置。
  2. 前記ツールは、前記第１または第２突起部の少なくとも一部分が前記配線基板に接触するまで前記半導体チップを前記配線基板へ押圧する、請求項１に記載の半導体製造装置。
  3. 前記第１または第２突起部が前記配線基板に接触したときに、前記本体部、前記第１または第２突起部および前記配線基板が前記半導体チップを囲む空間を形成し、該空間内に樹脂が充填される、請求項１または請求項２に記載の半導体製造装置。
  4. 前記第１または第２突起部を前記配線基板に押圧するときに、前記溝部は、前記空間からあふれた前記樹脂を収容する、請求項３に記載の半導体製造装置。
  5. 前記第１突起部は、前記保持面の外縁の一部において第１切欠き部を有する、請求項１から請求項４のいずれか一項に記載の半導体製造装置。
  6. 前記第２突起部は、前記保持面の外縁の一部において第２切欠き部を有する、請求項１から請求項５のいずれか一項に記載の半導体製造装置。
  7. 前記第１および第２突起部には、前記本体部よりも弾性率の低い材料が用いられている、請求項１から請求項６のいずれか一項に記載の半導体製造装置。
  8. 前記第２突起部は、前記保持面から前記ステージへ近づくに従って、前記保持面の中心から外縁へ向かって曲がっている、請求項１から請求項７のいずれか一項に記載の半導体製造装置。
JP2021040446A 2021-03-12 2021-03-12 半導体製造装置 Active JP7569247B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021040446A JP7569247B2 (ja) 2021-03-12 2021-03-12 半導体製造装置
TW110126713A TWI854141B (zh) 2021-03-12 2021-07-21 半導體製造裝置
CN202110829107.7A CN115083934A (zh) 2021-03-12 2021-07-22 半导体制造装置
US17/462,839 US11978717B2 (en) 2021-03-12 2021-08-31 Semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021040446A JP7569247B2 (ja) 2021-03-12 2021-03-12 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2022139881A true JP2022139881A (ja) 2022-09-26
JP7569247B2 JP7569247B2 (ja) 2024-10-17

Family

ID=83195114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021040446A Active JP7569247B2 (ja) 2021-03-12 2021-03-12 半導体製造装置

Country Status (4)

Country Link
US (1) US11978717B2 (ja)
JP (1) JP7569247B2 (ja)
CN (1) CN115083934A (ja)
TW (1) TWI854141B (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102414A (ja) 1999-09-28 2001-04-13 Seiko Epson Corp 半導体チップのボンディング方法
JP2004349399A (ja) 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP2008034571A (ja) 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体キャリア、装着ツール、半導体装置の製造方法、および半導体装置
KR100899421B1 (ko) 2007-02-28 2009-05-27 삼성테크윈 주식회사 칩 본딩 툴, 그 본딩 툴을 구비하는 플립 칩 본딩 장치 및 방법
JP5122192B2 (ja) 2007-07-04 2013-01-16 パナソニック株式会社 半導体素子実装装置
CN101960578B (zh) 2008-04-18 2013-01-02 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜
JP5451053B2 (ja) * 2008-12-16 2014-03-26 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置
CN102047404B (zh) 2008-12-16 2013-07-10 松下电器产业株式会社 半导体装置和倒装芯片安装方法及倒装芯片安装装置
US9842823B2 (en) * 2014-12-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip-stacking apparatus having a transport device configured to transport a chip onto a substrate
KR102358323B1 (ko) * 2017-07-17 2022-02-04 삼성전자주식회사 반도체 패키지
JP6990102B2 (ja) 2017-12-19 2022-01-12 東レエンジニアリング株式会社 アタッチメントツールおよびこれを備えた実装装置ならびに実装方法

Also Published As

Publication number Publication date
US20220293551A1 (en) 2022-09-15
TWI854141B (zh) 2024-09-01
TW202236466A (zh) 2022-09-16
CN115083934A (zh) 2022-09-20
JP7569247B2 (ja) 2024-10-17
US11978717B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
CN101728340B (zh) 半导体装置及其制造方法
JP5277755B2 (ja) 電子部品
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
CN109196629B (zh) 接合装置
JP2015195263A (ja) 半導体装置及びその製造方法
JPWO2008078746A1 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
KR20200108889A (ko) 반도체 장치, 및 반도체 장치의 제조 방법
KR20100053762A (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
KR102698698B1 (ko) 반도체 패키지 장치
JP2009105209A (ja) 電子装置及びその製造方法
JP2022139881A (ja) 半導体製造装置
KR20160042486A (ko) 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
US7145230B2 (en) Semiconductor device with a solder creep-up prevention zone
KR101804568B1 (ko) 반도체 패키지 및 그 제조방법
JPH0917827A (ja) 半導体装置
JP5834900B2 (ja) 電子機器、コネクタ、及びコネクタの製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
KR101440340B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
US20240153907A1 (en) Bonding material application apparatus and bonding material application method
TWI837585B (zh) 半導體裝置及半導體裝置之製造方法
KR101646501B1 (ko) 리드를 갖는 반도체 패키지
KR20120000717A (ko) 스크린 인쇄용 마스크 및 이의 제조 방법
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241004

R150 Certificate of patent or registration of utility model

Ref document number: 7569247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150