JP2022076532A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2022076532A JP2022076532A JP2020186924A JP2020186924A JP2022076532A JP 2022076532 A JP2022076532 A JP 2022076532A JP 2020186924 A JP2020186924 A JP 2020186924A JP 2020186924 A JP2020186924 A JP 2020186924A JP 2022076532 A JP2022076532 A JP 2022076532A
- Authority
- JP
- Japan
- Prior art keywords
- current value
- switching
- rectification
- power conversion
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】出力電圧の安定化を図ることができる電力変換装置を提供する。【解決手段】電圧変換装置1は、第1スイッチング素子Q1のオンオフ制御及び第2スイッチング素子Q2のボディダイオードDを利用したダイオード整流と、第1スイッチング素子Q1及び第2スイッチング素子Q2のオンオフ制御による同期整流とを切替可能ものであって、電力変換後における出力電流値を検出する出力電流検出部30と、第2スイッチング素子Q2をオンオフすることなくダイオード整流を行った場合に電流が不連続となる不連続モードと電流が連続となる連続モードとの境界となる臨界電流値を求める臨界電流値演算部と、出力電流検出部30により検出された出力電流値が臨界電流値演算部により求められた臨界電流値に基づく切替電流値を超える場合に、ダイオード整流と同期整流とを切り替える制御部50とを備える。【選択図】図1
Description
本発明は、電力変換装置に関する。
従来、電力変換を行う電力変換装置が知られている。この電力変換装置には、ソフトスタート期間においてダイオード整流を行い、ソフトスタート期間の完了後において同期整流を行うものが提案されている(特許文献1,2参照)。さらに、電流検出回路により検出された入力電流の検出信号と、電圧検出回路により検出された入力電圧の検出信号とに基づく合成信号に基づいて、整流回路内のスイッチング素子のオンオフ状態を制御することにより、整流モードの切り換えを行うものも提案されている(特許文献3参照)。
しかし、特許文献1,2に記載の電力変換装置は、ソフトスタート期間の完了前後で整流モードを切り替えているため、例えばソフトスタート期間の完了時点においてダイオード整流の不連続モードであるときには同期整流に切り替えたときにデューティ比が大きく変化してしまい、出力電圧ドロップが発生してしまう。特許文献3においても合成信号に基づいて切替を行うことから、同様に出力電圧ドロップが発生してしまう可能性がある。
なお、この問題はスタート時に限らず、ストップ時においても発生する問題であって、ストップ時に同期整流からダイオード整流に切り替えたときに不連続モードであると、デューティ比が大きく変化してしまい、出力電圧上昇が発生してしまう。
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、出力電圧の安定化を図ることができる電力変換装置を提供することにある。
本発明に係る電力変換装置は、第1スイッチング素子と、ボディダイオードを有した第2スイッチング素子とを備え、前記第1スイッチング素子のオンオフ制御及び前記ボディダイオードを利用したダイオード整流と、前記第1スイッチング素子及び前記第2スイッチング素子のオンオフ制御による同期整流とを切替可能な電力変換装置であって、電力変換後における出力電流値を検出する出力電流検出手段と、前記第2スイッチング素子をオンオフすることなく前記ダイオード整流を行った場合に電流が不連続となる不連続モードと電流が連続となる連続モードとの境界となる臨界電流値を求める臨界電流値演算手段と、前記出力電流検出手段により検出された出力電流値が前記臨界電流値演算手段により求められた臨界電流値に基づく切替電流値を超える場合に、前記ダイオード整流と前記同期整流とを切り替える制御手段とを備える。
本発明によれば、出力電圧の安定化を図ることができる電力変換装置を提供することができる。
以下、本発明を好適な実施形態に沿って説明する。なお、本発明は以下に示す実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。また、以下に示す実施形態においては、一部構成の図示や説明を省略している箇所があるが、省略された技術の詳細については、以下に説明する内容と矛盾が発生しない範囲内において、適宜公知又は周知の技術が適用されていることはいうまでもない。
図1は、本発明の実施形態に係る電力変換装置の構成図である。図1に示すように、電力変換装置1は、例えば第1バッテリB1の電力を利用して第2バッテリB2の充電を行うものであって、入力端子T1と、出力端子T2と、正極側ラインL1と、負極側ラインL2と、平滑コンデンサC1,C2と、スイッチング素子Q1,Q2と、平滑インダクタンスLと、入力電圧検出部10と、駆動部20と、出力電流検出部(出力電流検出手段)30と、出力電圧検出部40と、制御部(制御手段)50とを備えている。
入力端子T1は第1バッテリB1が接続される部位であり、出力端子T2は第2バッテリB2が接続される部位である。正極側ラインL1及び負極側ラインL2は、電力変換装置1内において入力端子T1と出力端子T2とをつなぐ導電ラインである。
第1平滑コンデンサC1は、正極側ラインL1と負極側ラインL2とを接続する第1接続線CL1上に設けられており、第2平滑コンデンサC2は、正極側ラインL1と負極側ラインL2とを接続する第2接続線CL2上に設けられている。第1接続線CL1は、第2接続線CL2よりも入力端子T1側に設けられている。
第1及び第2スイッチング素子Q1,Q2は、Nチャンネル型FET(Field-Effect Transistor)である。第1スイッチング素子Q1は、正極側ラインL1のうち第1接続線CL1と第2接続線CL2との間に該当する部分に設けられており、ゲートが駆動部20に接続され、ドレインが入力端子T1側に接続され、ソースが出力端子T2側に接続されている。第2スイッチング素子Q2は、正極側ラインL1と負極側ラインL2とを接続する第3接続線CL3に設けられており、ゲートが駆動部20に接続され、ドレインが正極側ラインL1側に接続され、ソースが負極側ラインL2側に接続されている。第3接続線CL3は、第1接続線CL1と第2接続線CL2とに挟まれるように配置されており、且つ、第3接続線CL3の一端(正極側ラインL1側)は第1スイッチング素子Q1よりも出力端子T2側に接続されている。
平滑インダクタンスLは、正極側ラインL1のうち第3接続線CL3と第2接続線CL2との間に該当する部分に設けられている。また、第1及び第2スイッチング素子Q1,Q2は、ボディダイオードDを有している(第1スイッチング素子Q1のボディダイオードについては図示を省略する)。
このような回路構成において第1平滑コンデンサC1と、第1及び第2スイッチング素子Q1,Q2と、平滑インダクタンスLとは電力変換部PCを構成している。電力変換部PCにおいては、第2スイッチング素子Q2をオフ状態とし、第1スイッチング素子Q1のみをスイッチングすることで、ダイオード整流を行うことができる。一方、電力変換部PCは、タイミングをずらして第1スイッチング素子Q1及び第2スイッチング素子Q2をオンオフ制御することで、同期整流を行うことができる。
入力電圧検出部10は、第1平滑コンデンサC1よりも入力端子T1側となる箇所の電圧、すなわち電力変換部PCへの入力電圧を検出するものである。駆動部20は、電力変換部PCを構成する第1及び第2スイッチング素子Q1,Q2をオンオフ制御するためのものである。
出力電流検出部30は、平滑インダクタンスLよりも出力端子T2側となる箇所の電流、すなわち電力変換部PCの出力電流(電力変換後の出力電流)を検出するものである。出力電圧検出部40は、平滑インダクタンスLよりも出力端子T2側となる箇所の電圧、すなわち電力変換部PCへの出力電圧を検出するものである。
制御部50は、本実施形態に係る電力変換装置1の全体を制御するものであって、入力電圧検出部10、出力電流検出部30及び出力電圧検出部40からの情報を入力し、入力した情報に基づいて、第1及び第2スイッチング素子Q1,Q2が適切にスイッチングされるように駆動部20に対して指令するものである。
図2は、図1に示した制御部50の詳細を示すブロック図である。図2に示すように、制御部50は、制御量演算部51と、PWM(Pulse Width Modulation)設定部52と、DAコンバータ53とを備えている。
制御量演算部51は、出力電圧検出部40により検出された出力電圧が、上位機器等から送信される電圧指令値に近づくように制御量(デューティ比)を演算するものであり、PWM設定部52は、制御量演算部51により演算された制御量が実現されるPWMの設定を行うものである。DAコンバータ53は、PWM設定部52からのデジタル信号のPWMの設定に基づいて、アナログの指令値を駆動部20に対して送信する。
さらに、本実施形態に係る制御部50は、臨界電流値演算部(臨界電流値演算手段)54と、整流モード判定部55とを備えている。臨界電流値演算部54は、第2スイッチング素子Q2をオンオフすることなくダイオード整流を行った場合に電流が不連続となる不連続モードと電流が連続となる連続モードとの境界となる臨界電流値を求めるものである。この臨界電流値演算部54は、入力電圧検出部10により検出された入力電圧と出力電圧検出部40により検出された出力電圧とに基づいて、臨界電流値を求める。具体的に臨界電流値演算部54は、以下の演算式を記憶しており、この式に入力電圧と出力電圧とを当てはめることで臨界電流値を求める。
ここで、Voは出力電圧であり、Viは入力電圧であり、Lは平滑インダクタンスLのインダクタンス値である。また、Tsはスイッチング周期であり、Toffは第2スイッチング素子Q2がオンしている時間である。
ここで、Voは出力電圧であり、Viは入力電圧であり、Lは平滑インダクタンスLのインダクタンス値である。また、Tsはスイッチング周期であり、Toffは第2スイッチング素子Q2がオンしている時間である。
整流モード判定部55は、ダイオード整流すべきか、同期整流すべきかを判定するものである。この整流モード判定部55は、出力電流検出部30により検出された出力電流の値Ioが臨界電流値演算部54により求められた臨界電流値に基づく切替電流値Ith1を超える場合に、ダイオード整流と同期整流とを切り替える。
ここで、ダイオード整流には、電圧が不連続となる不連続モードが存在する。このような不連続モードに対応する電流領域をDCM(Discontinuous Conduction Mode)領域という。そして、ダイオード整流において不連続モードであるときに同期整流に切り替えてしまうと、また、同期整流からダイオード整流に切り替えたときに不連続モードであると、デューティ比に大きな変化が発生することがあり、電圧変動が大きくなってしまう。
そこで、本実施形態に係る整流モード判定部55は、臨界電流値にマージンを加えた値を切替電流値Ith1とし、出力電流が切替電流値Ith1を超える場合にしか、ダイオード整流と同期整流との切替を行わないようにしている。これにより、DCM領域内での切替に基づく電圧変動を抑えるようにしている。
図3は、本実施形態に係る電力変換装置1の整流モードの切替の様子を示すタイミングチャートであって、ソフトスタート時の様子を示している。図3に示すように、まず時刻t11において制御部50は第1スイッチング素子Q1のみをオンオフ制御して、ダイオード整流を行う。これにより、出力電圧が立上り始める。その後、出力電流値Ioが上昇し始める。
また、制御部50は、出力電流検出部30からの情報に基づいて出力電流値Ioを監視している。ここで、例えば時刻t12のように出力電流値Ioが切替電流値Ith1を上回っておらずDCM領域に収まっているときに、同期整流を開始してしまうと、図3に示す出力電圧のように大きな電圧ドロップが発生してしまう。
これに対して、本実施形態に係る電力変換装置1の制御部50は出力電流値Ioが切替電流値Ith1を上回るか否かを判断している。そして、制御部50は、時刻t13に示すように出力電流値Ioが切替電流値Ith1を上回るときに第2スイッチング素子Q2についてもオンオフ制御を開始して同期整流を行う。すなわち、制御部50は、時刻t13においてダイオード整流から同期整流に切り替える。ここで、同期整流に切り替えた時刻t13では出力電流値IoがDCM領域に入っていない。よって、ダイオード整流の不連続モードから同期整流に切り替えてしまうことを回避でき、デューティ比の変化を抑えて出力電圧の変化についても抑えることができる。
図4は、本実施形態に係る電力変換装置1の整流モードの切替の様子を示すタイミングチャートであって、ソフトストップ時の様子を示している。まず、制御部50は、出力電流検出部30からの情報に基づいて出力電流値Ioを監視している。次いで、制御部50は、出力電流値Ioが切替電流値Ith1を超え、且つ、所定電流値Ith2未満であるかを判断する。
制御部50は、時刻t21に示すように、出力電流値Ioが切替電流値Ith1を超え、且つ、所定電流値Ith2未満であるときに、第2スイッチング素子Q2のオンオフ制御を停止する。すなわち、制御部50は、第1スイッチング素子Q1のみをオンオフ制御して同期整流からダイオード整流に切り替える。このとき、出力電流値IoがDCM領域に入っていないことから、同期整流からダイオード整流に切り替えたときに不連続モードとなってしまうことを回避できる。よって、図4に示すように、デューティ比の変化を抑えて出力電圧の変化についても抑えることができる。その後、時刻t23に示すように制御部50は第1スイッチング素子Q1のオンオフ制御についても停止する。
一方、時刻t22のように出力電流値Ioが切替電流値Ith1と所定電流値Ith2との間に入っておらずDCM領域に収まっているときに、ダイオード整流を開始してしまうと、ダイオード整流が不連続モードで行われてしまう。よって、デューティ比の変化が大きくなることから、図4に示す出力電圧のように大きな電圧上昇が発生してしまう。
なお、出力電流値Ioが所定電流値Ith2を上回るときに同期整流からダイオード整流に切り替えても電圧上昇を抑えることができるが、この場合には効率の低下を招くことから、出力電流値Ioが所定電流値Ith2未満となるときに切り替えることが好ましい。
図5は、本実施形態に係る電力変換装置1による電力変換方法を示す第1のフローチャートである。なお、図5に示す処理は電力変換装置1の電源がオフされるまで、繰り返し実行される。
まず、図5に示すように、制御部50は、各検出部10,30,40を通じて各検出値を検出する(S1)。次に、制御部50の制御量演算部51はステップS1において検出された出力電圧と電圧指令値とに基づいてデューティ比を算出する(S2)。ここで、算出されたデューティ比に基づいてPWM設定部52、及びDAコンバータ53を通じて駆動部20が制御され、駆動部20はスイッチングを行うこととなる。
また、臨界電流値演算部54は、ステップS1において検出された入力電圧及び出力電圧等と、上記した演算式とに基づいて臨界電流値演算を求める(S3)。その後、図5に示す処理を終了する。
図6は、本実施形態に係る電力変換装置1による電力変換方法を示す第2のフローチャートであって、ソフトスタート時の処理を示している。なお、図6に示す処理においては既に電源が投入されてダイオード整流が実行されているものとする。
まず、図6に示すように、整流モード判定部55は、出力電流値Ioを検出すると共に臨界電流値演算部54から臨界電流値の情報を取得する(S11)。次に、整流モード判定部55は、臨界電流値にマージンを加算して切替電流値Ith1を求め、出力電流値Ioが切替電流値Ith1を超えるかを判断する(S12)。
出力電流値Ioが切替電流値Ith1を超える場合(S12:YES)、整流モード判定部55は、同期整流に切り替えると判断する(S13)。これにより、制御部50は、第2スイッチング素子Q2についてもオンオフ制御して同期整流を実行することとなる。その後、図6に示す処理は終了する。
一方、出力電流値Ioが切替電流値Ith1を超えない場合(S12:NO)、整流モード判定部55は、ダイオード整流を維持すると判断する(S14)。すなわち、出力電流値IoがDCM領域に収まっている可能性があることから、ダイオード整流を維持して大きな電圧ドロップを防止することとなる。その後、図6に示す処理は終了する。
図7は、本実施形態に係る電力変換装置1による電力変換方法を示す第3のフローチャートであって、ソフトストップ時の処理を示している。なお、図7に示す処理においては既に同期整流が実行されているものとする。
まず、図7に示すように、整流モード判定部55は、出力電流値Ioを検出すると共に臨界電流値演算部54から臨界電流値の情報を取得する(S21)。次いで、整流モード判定部55は、臨界電流値にマージンを加算して切替電流値Ith1を求めると共に、さらに所定値を加算して所定電流値Ith2を求める。
次に、整流モード判定部55は、出力電流値Ioが切替電流値Ith1を超えると共に所定電流値Ith2未満となるかを判断する(S22)。出力電流値Ioが切替電流値Ith1を超えると共に所定電流値Ith2未満となる場合(S22:YES)、整流モード判定部55は、ダイオード整流に切り替えると判断する(S23)。これにより、制御部50は、第2スイッチング素子Q2のオンオフ制御を停止してダイオード整流を実行することとなる。その後、制御部50は電源を遮断し、図7に示す処理は終了する。
一方、出力電流値Ioが切替電流値Ith1を超えず又は所定電流値Ith2未満とならない場合(S22:NO)、整流モード判定部55は、同期整流を維持すると判断する(S24)。すなわち、出力電流値Ioが高すぎでダイオード整流に切り替えると効率が悪くなる場合や、出力電流値IoがDCM領域に収まっている可能性がある場合に、同期整流を維持して大きな電圧上昇を防止することとなる。その後、図7に示す処理は終了する。
このようにして、本実施形態に係る電力変換装置1によれば、不連続モードと連続モードとの境界となる臨界電流値に基づく切替電流値Ith1を超える場合にダイオード整流と同期整流とを切り替えるため、ダイオード整流で連続モードとなるときや、不連続モードであっても連続モードに近い状態のときに整流モードを切り替えることが可能となり、切替時におけるデューティ比の変化を抑えて出力電圧の安定化を図ることができる。
また、電源投入後にダイオード整流を行い、検出された出力電流値Ioが切替電流値Ith1を超える場合にダイオード整流から同期整流に切り替えるため、ソフトスタートを行いつつも切替時における電圧ドロップを抑えて出力電圧の安定化を図ることができる。
また、同期整流を行い、検出された出力電流値Ioが切替電流値Ith1を超え、且つ、切替電流値Ith1よりも高い所定電流値Ith2未満となる場合に同期整流からダイオード整流に切り替え、その後、電源を遮断するため、ソフトストップを行いつつも切替時における電圧上昇を抑えて出力電圧の安定化を図ることができる。
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよいし、周知及び公知の技術を組み合わせてもよい。
例えば本実施形態においては、降圧チョッパ型の電力変換装置1を例に説明したが、特にこれに限らず、ダイオード整流と同期整流とを切り替える電力変換装置1であれば、図1に示したものに限られるものではない。
さらに、本実施形態に係る電力変換装置1は、臨界電流値に正の値となるマージンを加えて切替電流値Ith1を求めることを想定しているが、これに限らず、例えばマージンの値はゼロであってもよいし、大きな値でなければ負の値であってもよい。
1 :電力変換装置
30 :出力電流検出部(出力電流検出手段)
50 :制御部(制御手段)
54 :臨界電流値演算部(臨界電流値演算手段)
D :ボディダイオード
Io :出力電流値
Ith1 :切替電流値
Ith2 :所定電流値
Q1 :第1スイッチング素子
Q2 :第2スイッチング素子
30 :出力電流検出部(出力電流検出手段)
50 :制御部(制御手段)
54 :臨界電流値演算部(臨界電流値演算手段)
D :ボディダイオード
Io :出力電流値
Ith1 :切替電流値
Ith2 :所定電流値
Q1 :第1スイッチング素子
Q2 :第2スイッチング素子
Claims (3)
- 第1スイッチング素子と、ボディダイオードを有した第2スイッチング素子とを備え、前記第1スイッチング素子のオンオフ制御及び前記ボディダイオードを利用したダイオード整流と、前記第1スイッチング素子及び前記第2スイッチング素子のオンオフ制御による同期整流とを切替可能な電力変換装置であって、
電力変換後における出力電流値を検出する出力電流検出手段と、
前記第2スイッチング素子をオンオフすることなく前記ダイオード整流を行った場合に電流が不連続となる不連続モードと電流が連続となる連続モードとの境界となる臨界電流値を求める臨界電流値演算手段と、
前記出力電流検出手段により検出された出力電流値が前記臨界電流値演算手段により求められた臨界電流値に基づく切替電流値を超える場合に、前記ダイオード整流と前記同期整流とを切り替える制御手段と、
を備えることを特徴とする電力変換装置。 - 前記制御手段は、電源投入後に前記ダイオード整流を行い、前記出力電流検出手段により検出された出力電流値が前記切替電流値を超える場合に、前記ダイオード整流から前記同期整流に切り替える
ことを特徴とする請求項1に記載の電力変換装置。 - 前記制御手段は、前記同期整流を行い、前記出力電流検出手段により検出された出力電流値が前記切替電流値を超え、且つ、前記切替電流値よりも高い所定電流値未満となる場合に、前記同期整流から前記ダイオード整流に切り替え、その後、電源を遮断する
ことを特徴とする請求項1に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020186924A JP2022076532A (ja) | 2020-11-10 | 2020-11-10 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020186924A JP2022076532A (ja) | 2020-11-10 | 2020-11-10 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022076532A true JP2022076532A (ja) | 2022-05-20 |
Family
ID=81618302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020186924A Pending JP2022076532A (ja) | 2020-11-10 | 2020-11-10 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022076532A (ja) |
-
2020
- 2020-11-10 JP JP2020186924A patent/JP2022076532A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1687683B1 (en) | Adaptive delay control circuit for switched mode power supply | |
CN110383662B (zh) | 功率转换装置 | |
JP6395956B2 (ja) | ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置 | |
US10897209B2 (en) | Power supply device with a controller that controls a first switching element and a second switching element | |
JP6021972B2 (ja) | 電力変換装置 | |
EP1883153A2 (en) | Inverter | |
JP7051246B2 (ja) | 電源装置 | |
JP2022076532A (ja) | 電力変換装置 | |
JP2010158116A (ja) | Dc−dcコンバータ | |
JP5167733B2 (ja) | 昇圧型dc/dcコンバータ | |
JP4098494B2 (ja) | スイッチング電源装置 | |
JP2009290812A (ja) | デッドタイム制御回路 | |
US11418126B2 (en) | Inrush current suppression device and motor drive device | |
JP6662151B2 (ja) | Dc/dc変換装置、コンピュータプログラム及びdc/dc変換装置の制御方法 | |
JP5582361B2 (ja) | 電力変換装置および電源システム | |
WO2021085515A1 (ja) | 電力変換装置 | |
JP7272253B2 (ja) | 電力変換装置の制御装置 | |
WO2021085514A1 (ja) | 電力変換装置 | |
US20220181982A1 (en) | Voltage conversion device | |
JP7405885B2 (ja) | 同期整流回路 | |
US11916494B2 (en) | Controller for DC to AC conversion device for reducing distorting of output current | |
WO2023042392A1 (ja) | スイッチング制御装置、スイッチング電源装置および電力供給システム | |
WO2022249913A1 (ja) | 充電装置、及びプログラム | |
WO2023042393A1 (ja) | スイッチング制御装置、スイッチング電源装置および電力供給システム | |
JP2012095449A (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231017 |