JP2022053400A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2022053400A
JP2022053400A JP2020160230A JP2020160230A JP2022053400A JP 2022053400 A JP2022053400 A JP 2022053400A JP 2020160230 A JP2020160230 A JP 2020160230A JP 2020160230 A JP2020160230 A JP 2020160230A JP 2022053400 A JP2022053400 A JP 2022053400A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring layer
semiconductor
semiconductor module
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020160230A
Other languages
English (en)
Other versions
JP7301805B2 (ja
Inventor
駿 竹田
Shun Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020160230A priority Critical patent/JP7301805B2/ja
Priority to US17/191,272 priority patent/US11476225B2/en
Publication of JP2022053400A publication Critical patent/JP2022053400A/ja
Application granted granted Critical
Publication of JP7301805B2 publication Critical patent/JP7301805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 信頼性の高い半導体モジュールを提供する。【解決手段】 実施形態の半導体モジュールは、基板と、基板上に設けられ、基板側の第１面が基板と接続した半導体装置と、半導体装置の第１面とは反対側の第２面が接続し、半導体装置側とは反対側の面に凹部を有する配線層と、配線層の凹部に接合膜を介して設けられ、配線層と電気的に接続した第１金属膜と、第１金属膜上に設けられた絶縁層と、絶縁層上に設けられた伝熱板と、を有する【選択図】 図１

Description

本発明による実施形態は、半導体モジュールに関する。
従来の半導体パワーモジュールにおいては、例えば、表裏面に銅箔が貼り付けられたセラミック基板に半田を介して半導体装置が実装されている。このような半導体パワーモジュールは、セラミック基板から放熱することができる。半導体装置から発せられた熱をより多く放出することで、半導体パワーモジュールの信頼性を向上することができる。
特開平１０－２４２３３１号公報
本発明が解決しようとする課題は、信頼性の高い半導体モジュールを提供することである。
実施形態の半導体モジュールは、実施形態の半導体モジュールは、基板と、基板上に設けられ、基板側の第１面が基板と接続した半導体装置と、半導体装置の第１面とは反対側の第２面が接続し、半導体装置側とは反対側の面に凹部を有する配線層と、配線層の凹部に接合膜を介して設けられ、配線層と電気的に接続した第１金属膜と、第１金属膜上に設けられた絶縁層と、絶縁層上に設けられた伝熱板と、を有する。
図１は、実施形態の半導体モジュールの断面図である。 図２は、実施形態の半導体モジュールの斜視展開図である。 図３は、実施形態の半導体モジュールの断面図である。
以下、図面を参照して本開示の一実施の形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
さらに、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」、「直交」、「同一」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
（第１実施形態）
第１実施形態は、半導体モジュールに関する。半導体装置に関する。第１実施形態は、より具体的には、パワー半導体モジュールに関する。図１に実施形態の半導体モジュール１００の断面図を示す。図２に実施形態の半導体モジュール１００の斜視展開図を示す。図１及び図２には、半導体モジュール１００の要部を表している。なお、Ｘ方向、Ｙ方向及びＺ方向は、互いに交差し、互いに直交することが好ましい。半導体モジュール１００は、例えば、風力発電システム、太陽光発電システム及び車両などにおいて、インバータ等の電力変換装置に用いることができるものである。
半導体モジュール１００は、基板１０と、第１半導体装置２０Ａと、第２半導体装置２０Ｂと、第１配線層３１と、第２配線層３２と、第１配線３３と、絶縁層４１、４５と、第１金属膜４２、４６と、第２金属膜４３、４７と、接合膜４４、４８、伝熱板５１と、外装材６０とを有する。第１半導体装置２０Ａと第２半導体装置２０Ｂは、基板１０及び外装材６０で構成されたケース内に配置されている。
基板１０は、絶縁性の支持体である。基板１０の表面には、導電膜１１、導電膜１２と導電膜１３が設けられている。基板１０は、セラミック層又は／及び絶縁性の熱伝導性樹脂層を含むことが好ましい。絶縁性の熱伝導性樹脂層は、好ましくは、フィラーを含有する。フィラーは、例えば、窒化ホウ素、アルミナ、窒化アルミ、窒化ケイ素および炭化ケイ素などからなる群より選ばれる１種以上である。基板１０は、第１半導体装置２０Ａや第２半導体装置２０Ｂが発した熱を外部に放熱する部材であって、熱伝導性が高いことが好ましい。基板１０は、３Ｗ／ｍＫ以上の熱伝導性を有することが好ましい。基板１０は、１７ｋＶ／ｍｍ以上の絶縁耐圧を有していることが好ましい。基板１０上の導電膜１１と導電膜１２上には、第１半導体装置２０Ａ及び第２半導体装置２０Ｂが設けられている。
導電膜１１、導電膜１２及び導電膜１３は、ＣｕやＡｌを含有する導電層である。導電膜１１、導電膜１２及び導電膜１３は、Ｙ方向にも延びている。基板１０上で導電膜１１、導電膜１２及び導電膜１３は、それぞれ離間している。導電膜１１上に第１半導体装置２０Ａ及び第４配線３４が設けられていて、電気的に接続している。導電膜１２上に第２半導体装置２０Ｂ及び第１配線層３１が設けられ、電気的に接続している。導電膜１３上に第２配線層３２及び第１配線３３が設けられ、電気的に接続している。部材間の接続は、ハンダや導電性ペーストを用いて、部材間を接合することが好ましい。導電膜１１と第１半導体装置２０Ａの接合部分などに用いられる接合部材は図示を省略している。
半導体モジュール１００は、半導体装置を有する。図１において、半導体モジュール１００の左側に第１半導体装置２０Ａ、半導体モジュール１００の右側に第２半導体装置２０Ａが位置している。第１半導体装置２０Ａと第２半導体装置２０Ｂは隣接している。半導体装置は、Ｘ方向及びＹ方向に実装され、１つの半導体モジュールに例えば１０個以上の半導体装置が含まれる。第１半導体装置２０Ａ及び第２半導体装置２０Ｂは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴである。第１半導体装置２０Ａと第２半導体装置２０Ｂは、同じ半導体素子を有することが好ましい。
第１実施形態の第１半導体装置２０Ａは、半導体素子が封止樹脂２１で封止されている。第１半導体装置２０Ａの基板１０側を向く面は、第１面である。第１半導体装置２０Ａの第１面とは反対側の面は第２面である。第１半導体装置２０Ａの第１面は基板１０と対向する。第１半導体装置２０Ａの第１面は導電膜１１と接続している。第１半導体装置２０Ａは、第１電極２２と第２電極２３を有する。第１半導体装置２０Ａの第１面には第１電極２２が設けられていて、第１電極２２は、導電膜１１と電気的に接続している。導電膜１１は、第２配線３４とも電気的に接続している。第１半導体装置２０Ａの第２面は第１配線層３１と接続している。第１半導体装置２０Ａの第２面には第２電極２３が設けられていて、第２電極２３は、第１配線層３１と電気的に接続している。第１半導体装置２０Ａの第１電極２２は、例えばエミッタ電極（ソース電極）で、第２電極２３は例えばコレクタ電極（ドレイン電極）であるか、又はその逆である。第１半導体装置２０Ａからは、制御用の第３電極２４が延びている。第３電極２４は例えばゲート電極である。
第１実施形態の第２半導体装置２０Ｂは、半導体素子が封止樹脂２１で封止されている。第２半導体装置２０Ｂの基板１０側を向く面は、第１面である。第２半導体装置２０Ｂの第１面とは反対側の面は第２面である。第２半導体装置２０Ｂの第１面は基板１０と対向する。第２半導体装置２０Ｂの第１面は導電膜１１と接続している。第２半導体装置２０Ｂは、第１電極２２と第２電極２３を有する。第２半導体装置２０Ｂの第１面には第１電極２２が設けられていて、第１電極２２は、導電膜１２と電気的に接続している。第２半導体装置２０Ｂの第２面は第２配線層３２と接続している。第２半導体装置２０Ｂの第２面には第２電極２３が設けられていて、第２電極２３は、第２配線層３２と電気的に接続している。第２半導体装置２０Ｂの第１電極２２は、例えばエミッタ電極（ソース電極）で、第２電極２３は例えばコレクタ電極（ドレイン電極）であるか、又はその逆である。第２半導体装置２０Ｂからは、制御用の第３電極２４が延びている。第３電極２４は例えばゲート電極である。
第１半導体装置２０Ａと第２半導体装置２０Ｂは、直列に接続している。図２のようにＹ方向に複数の第１半導体装置２０Ａが設けられている場合、第Ｙ方向に並んだ第１半導体装置２０Ａは並列に接続している。図２のようにＹ方向に複数の第２半導体装置２０Ｂが設けられている場合、第Ｙ方向に並んだ第２半導体装置２０Ｂは並列に接続している。
第１半導体装置２０Ａの第２電極２３と第２半導体装置２０Ｂの第１電極２２は、第１配線層３１を介して電気的に接続し、より具体的には、第１配線層３１及び導電膜１２を介して電気的に接続している。
第１配線層３１は、第１半導体装置２０Ａの第２電極２３と第２半導体装置２０の第１電極２２を電気的に接続する導電性部材である。第１配線層３１は、ＣｕやＡｌを主体とする金属で構成された導電性部材である。
第１配線層３１は、第１半導体装置２０Ａの第２電極２３から導電膜１２に向かって延在している。第１配線層３１は、導電膜１２の第１半導体装置２０Ａ側につながっている。導電膜１２は、半導体モジュール１００のいわゆるコレクタ兼エミッタ端子と呼ばれる外部端子と接続していてもよい。第１配線層３１などの配線は、導電膜１２と対向するように面接触する足を設け、導電膜１２と超音波接合していてもよい。超音波接合によってハンダなどによる接合よりもより強固に接合することができる。第２配線層３２等と他の部材との接合にも超音波接合を採用することが好ましい。
第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体は、第１配線層３１の凹部に接合膜４４を介して接続されている。第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体は、第１半導体装置２０Ａの直上に位置していることが好ましい。
第１配線層３１は、第１半導体装置２０Ａ側とは反対側の面に凹部を有する。第１配線層３１の第１半導体装置２０Ａと対向する面は平坦面（算術平均粗さが０．０１ｍｍ以下）であることが好ましい。第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体と第１配線層３１の接合部分は異種材料が多く、つまり、熱膨張係数の異なる材料が集まっていて、また、半導体モジュール１００において主要な熱伝導の経路でもあることから熱応力が大きくなり易い部位である。熱応力が大きくなると、接合膜４４が剥離し易くなる。接合膜４４が剥離すると第１半導体装置２０Ａからの熱を放熱し難くなり半導体モジュール１００の故障の原因になる可能性がある。
そこで、接合膜４４への熱応力を緩和するために、第１配線層３１の第１半導体装置２０Ａ側ではなく、第１半導体装置２０Ａ側とは反対側に凹部を設ける。凹部が設けられた部分は剛性が低下し、接合膜４４への熱応力の集中を緩和することができる。第１配線層３１の第１半導体装置２０Ａ側に凹部を設けると、第１配線層３１が反り易くなり、反りに伴う応力で接合膜４４にストレスがかかって、剥離等の原因になってしまう。
また、半導体モジュール１００内のスペースの制約から第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体の面積は、第１配線層３１と比べて小さい。第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体の第１金属膜４２が少なくとも一部埋まる程度の凹部を設ける面積を少なくすることができる。
第１配線層３１の厚さは、電流容量によって適宜設計され、典型的には０．３ｍｍ以上２ｍｍ以下である。凹部が設けられていない部分の第１配線層３１の厚さは均一であることが好ましい。凹部の第１配線層３１の厚さが薄いと、薄くなった部分の電気抵抗が増加してしまうが、接合膜４４と第１金属膜４２を電流がバイパスできるため、凹部を設けても電気伝導性への影響は小さい。しかし、凹部の第１配線層３１が薄すぎると機械的強度が低下して加工がしにくくなる。剛性と機械的強度を考慮すると、第１配線層３１の凹部の厚さをｄ１、第１配線層３１の凹部以外の厚さをｄ２とする場合、ｄ１／ｄ２は、０．５以上０．９以下であることが好ましい。
電流のバイパスによって、凹部の電気抵抗増加の影響を補う観点から、第１金属膜４２の厚さは薄すぎない方がよい。第１金属膜４２を必要以上に厚くすると半導体モジュール１００のパッケージが厚くなるため好ましくない。そこで、第１配線層３１の凹部の厚さをｄ１、第１配線層３１の凹部以外の厚さをｄ２とする場合第１金属膜４２の厚さは、（ｄ２－ｄ１）の０．５倍以上であり、ｄ２の１．０倍以下であることが好ましい。
第１金属膜４２は、ＣｕやＡｌなどを主体とした導電性の膜である。第１金属膜４１は、接合膜４４を介して第１配線層３１と電気的に接続している。
絶縁層４１は、熱伝導性に優れる。絶縁層４１は３Ｗ／ｍＫ以上の熱伝導性を有することが好ましい。絶縁層４１は、第１半導体装置２０Ａの第２電極２３と熱接続している。絶縁層４１は、第１半導体装置２０Ａから伝熱板５１へ熱を伝える伝熱経路に含まれる。絶縁層４１は、１７ｋＶ／ｍｍ以上の絶縁耐圧を有していることが好ましい。絶縁層１は、セラミック層又は／及び絶縁性の熱伝導性樹脂層を含むことが好ましい。第１絶縁層４１を経る経路で熱を伝えやすくするために、第１絶縁層４１の熱伝導率［Ｗ／ｍＫ］は、第１半導体装置２０Ａの熱伝導率［Ｗ／ｍＫ］よりも高いことが好ましい。
第２金属膜４３は、ＣｕやＡｌなどを主体とした導電性の膜である。第２金属膜４３は、絶縁層４１と伝熱板５１との間に位置している。第２金属膜４３は、絶縁層４１及び伝熱板５１と接続している。絶縁層４１へ伝わった熱は、第２金属膜４３を介して伝熱板５１に伝わる。
接合膜４４は、ハンダや導電性ペーストが焼結した導電性部材である。接合膜４４は、第１配線層３１と第１金属膜４２が電気的に接続するように両部材を接合している。接合膜４４が薄いと第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体を凹部に配置させる際に位置合わせが難しく、また、接合不良になり易い。接合膜４４が厚すぎると、ハンダが溶融した時や導電性ペーストを塗布した時に凹部からあふれてショートの原因になる可能性がある。そこで、接合膜４４の厚さ（最大厚さ）は凹部の深さである（ｄ１－ｄ２）の０．２倍以上１．０倍以下であることが好ましい。
第１金属膜４２と絶縁層４１の間、又は／及び、第２金属膜４３と絶縁層４１の間には、導電性又は絶縁性の中間層が含まれていてもよい。
第２配線層３２は、第２半導体装置２０Ａの第２電極２３と第１配線３３を電気的に接続する導電性部材である。第２配線層３２は、ＣｕやＡｌを主体とする金属で構成された導電性部材である。第２配線層３２は、導電膜１３を介して第１配線３３と接続している。
第２配線層３２と伝熱板５１の間にも第１配線層３１と伝熱板５１の間に設けられている第１金属膜４２、絶縁層４１、第２金属膜４３が積層した構造体の面積と同様の第１金属膜４６、絶縁層４５、第２金属膜４７が積層した構造体の面積が設けられている。第１金属膜４６は、接合膜４８を介して第２配線層３２と接続している。絶縁層４５、第１金属膜４６、第２金属膜４７及び接合膜４８は絶縁層４１、第１金属膜４２、第２金属膜４３及び接合膜４４と共通するため、その説明を省略する。
第１配線３３は、導電膜１３と第２半導体装置２０Ｂの第１電極２２と電気的に接続している。第１配線３３は、ＣｕやＡｌを主体とする金属で構成された導電性部材である。第１配線３３は、導電膜１３と電気的に接続している。第１配線３３は、柱部３３ａ又は壁部３３ａと半導体モジュール１００の外部に露出した第２外部電極端子となる端子部３４ｂを有する。第１配線３３は、半導体モジュール１００の外部に露出した第１外部電極端子となる端子部３３ｃを有するか図示しない電極端子（第１外部電極端子）と接続している。
第２配線３４は、導電膜１１と第１半導体装置２０Ａの第１電極２２と電気的に接続している。第２配線３４は、ＣｕやＡｌを主体とする金属で構成された導電性部材である。第２配線３４は、柱部３４ａ又は壁部３４ａと半導体モジュール１００の外部に露出した第２外部電極端子となる端子部３４ｂを有する。第２配線３４が端子部３４ｂを有しない場合は、第２配線３４は、図示しない第２外部電極端子に接続している。
伝熱板５１は、第２金属膜４３、４７と接続している熱伝導性の高い部材である。伝熱板５１は電気抵抗が低い部材でも電気抵抗が高い部材でもよい。伝熱板５１は、第１配線３３、第２配線３４及び外装材６０からなる群より選ばれる１種以上と熱的に接続し、半導体モジュール１００の外部に熱を放出させることが好ましい。この場合、伝熱板５１に伝熱した熱は、第１配線３３、第２配線３４及び外装材６０の少なくとも１種に伝熱し、半導体モジュール１００の外部に放出される。伝熱板５１には、第３電極２４を通す開口部５１ａを設けることができる。
外装材６０は、第１半導体装置２０Ａの第３電極２４及び第２半導体装置２０Ｂの第３電極２４が通る開口部６０ａを有することが好ましい。外装材６０の開口部６０ａは、例えば絶縁性の樹脂で封止されていることが好ましい。
配線に関わる部材は、金属からなる材料で構成されていてもよいし、電気的に接続する面以外の部分に絶縁性で熱伝導性の高い部材を貼り合わせた材料で構成されていてもよい。
（第２実施形態）
第２実施形態は、半導体モジュールに関する。図３に第２実施形態の半導体モジュール１０１の断面図を示す。第２実施形態の半導体モジュール１０１は、半導体素子が樹脂封止された半導体装置に代えて樹脂封止されていないベアチップ（半導体素子）２０Ｃ、２０Ｄを第１半導体装置２０Ｃ、第２半導体装置２０Ｄとして用いていて、第２半導体装置２０Ｄの極性が逆であり、第１配線層３１と第２配線層３２が連結し、連結した第１配線層３１と第２配線層３２の両端に凹部が設けられていることが第１実施形態の半導体モジュール１００と異なる。第１実施形態の半導体モジュール１００と第２実施形態の半導体モジュール１０１で共通する内容については、その説明を省略する。
ベアチップ２０Ｃ、２０Ｄは、絶縁性の樹脂で封止していない分半導体装置２０Ａ及び半導体装置２０Ｂよりも薄いため、半導体モジュール１０１のパッケージ高さを低くすることができる。実施形態では、パッケージ高さを低くせずに、第２配線３４に板部３４ｃを設け、より放熱性の高いパッケージの例を示している。
ベアチップである半導体素子の表面が第１半導体装置２０Ｃの基板１０側の面が第１面であり、第１半導体装置２０Ｃのベアチップの第１面の反対側が第１半導体装置２０Ｃの第１面の第２面である。第１半導体装置２０Ｃの第１面に第１電極２２、第２面に第２電極２３が設けられている。
第２半導体装置２０Ｄは、ベアチップである半導体素子の基板１０側の面が第２半導体装置２０Ｄの第１面であり、第２半導体装置２０Ｄのベアチップの第１面の反対側が第２半導体装置２０Ｄの第２面である。第２半導体装置２０Ｄは第１半導体装置２０Ｃとは逆の極性になるように基板１０に実装されている。第２半導体装置２０Ｄの第１面に第２電極２３、第２面に第１電極２２が設けられている。
第１配線層３１と第２配線層３２を連結させることで、第１半導体装置２０Ｃの第２電極２３と第２半導体装置２０Ｄの第１電極２２を電気的に接続している。
第１配線層３１及び第２配線層３２の凹部は、図示するようにそれぞれの配線層の先端に設けることができる。
連結した第１配線層３１と第２配線層３２の半導体装置側とは反対側に凹部を設けて熱応力を緩和している。従って、半導体モジュール１０１内の熱応力が緩和される構成となっており、半導体モジュール１０１の信頼性が高まる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００、１０１…半導体モジュール、１０…基板、１１…導電膜、１２…導電膜、１３…導電膜、２０…半導体装置、２１…封止樹脂、２２…第１電極、２３…第２電極、３１…第１配線層、３２…第２配線層、３３…第１配線、３４…第２配線、４１…絶縁層、４２…第１金属膜、４３…第２金属膜、４４…接合膜、４５…絶縁層、４６…第１金属膜、４７…第２金属膜、４８…接合膜、５１０…伝熱板、６０…外装材

Claims (9)

  1. 基板と、
    前記基板上に設けられ、前記基板側の第１面が前記基板と接続した半導体装置と、
    前記半導体装置の前記第１面とは反対側の第２面が接続し、前記半導体装置側とは反対側の面に凹部を有する配線層と、
    前記配線層の前記凹部に接合膜を介して設けられ、前記配線層と電気的に接続した第１金属膜と、
    前記第１金属膜上に設けられた絶縁層と、
    前記絶縁層上に設けられた伝熱板と、
    を有する半導体モジュール。
  2. 前記配線層の凹部の厚さをｄ１、凹部以外の厚さをｄ２とする場合、
    ｄ１／ｄ２は、０．５以上０．９以下である請求項１に記載の半導体モジュール。
  3. 前記絶縁層は、セラミック層又は絶縁性の熱伝導性樹脂層である請求項１又は２に記載の半導体モジュール。
  4. 前記絶縁層と前記伝熱板との間に第２金属膜を有する請求項１ないし３のいずれか１項に記載の半導体モジュール。
  5. 第１半導体装置は、樹脂封止された半導体素子を有する請求項１ないし４のいずれか１項に記載の半導体モジュール。
  6. 前記半導体装置は、ベアチップである半導体素子を有する請求項１ないし５のいずれか１項に記載の半導体モジュール。
  7. 前記配線層の凹部の厚さをｄ１、凹部以外の厚さをｄ２とする場合、
    前記第１金属膜の厚さは、（ｄ２－ｄ１）の０．５倍以上であり、ｄ２の１．０倍以下である請求項１ないし６のいずれか１項に記載の半導体モジュール。
  8. 前記配線層の前記半導体装置と対向する面は、平坦面である請求項１ないし７のいずれか１項に記載の半導体モジュール。
  9. 前記配線層の凹部の先端は前記配線層の先端に位置している請求項１ないし８のいずれか１項に記載の半導体モジュール。
JP2020160230A 2020-09-24 2020-09-24 半導体モジュール Active JP7301805B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020160230A JP7301805B2 (ja) 2020-09-24 2020-09-24 半導体モジュール
US17/191,272 US11476225B2 (en) 2020-09-24 2021-03-03 Recess portion in the surface of an interconnection layer mounted to a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020160230A JP7301805B2 (ja) 2020-09-24 2020-09-24 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2022053400A true JP2022053400A (ja) 2022-04-05
JP7301805B2 JP7301805B2 (ja) 2023-07-03

Family

ID=80740842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020160230A Active JP7301805B2 (ja) 2020-09-24 2020-09-24 半導体モジュール

Country Status (2)

Country Link
US (1) US11476225B2 (ja)
JP (1) JP7301805B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234382A (ja) * 2002-02-06 2003-08-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007311441A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd パワー半導体モジュール
JP2016082048A (ja) * 2014-10-16 2016-05-16 三菱電機株式会社 半導体装置
JP2017108130A (ja) * 2015-11-30 2017-06-15 株式会社東芝 半導体モジュール
JP2019037047A (ja) * 2017-08-11 2019-03-07 株式会社デンソー 電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531133B2 (ja) 1997-02-24 2004-05-24 同和鉱業株式会社 パワーモジュール用基板及びその製造法
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
DE102004018476B4 (de) * 2004-04-16 2009-06-18 Infineon Technologies Ag Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP2016018866A (ja) 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
US10727186B2 (en) 2016-08-05 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234382A (ja) * 2002-02-06 2003-08-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007311441A (ja) * 2006-05-17 2007-11-29 Hitachi Ltd パワー半導体モジュール
JP2016082048A (ja) * 2014-10-16 2016-05-16 三菱電機株式会社 半導体装置
JP2017108130A (ja) * 2015-11-30 2017-06-15 株式会社東芝 半導体モジュール
JP2019037047A (ja) * 2017-08-11 2019-03-07 株式会社デンソー 電力変換装置
US20200176354A1 (en) * 2017-08-11 2020-06-04 Denso Corporation Power conversion apparatus

Also Published As

Publication number Publication date
JP7301805B2 (ja) 2023-07-03
US20220093554A1 (en) 2022-03-24
US11476225B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US5856913A (en) Multilayer semiconductor device having high packing density
US8018047B2 (en) Power semiconductor module including a multilayer substrate
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
CN108735692B (zh) 半导体装置
WO2020241238A1 (ja) 半導体装置
JP2000164800A (ja) 半導体モジュール
JP4645406B2 (ja) 半導体装置
JP7532813B2 (ja) 半導体モジュール
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
WO2020241239A1 (ja) 半導体装置
JP2007123884A (ja) 電力回路パッケージ及びその製作方法
JP2007068302A (ja) 電力用半導体素子及び半導体電力変換装置
JP3603354B2 (ja) 混成集積回路装置
JP7163583B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
JP2022053401A (ja) 半導体モジュール
JP7301805B2 (ja) 半導体モジュール
JP6274019B2 (ja) 半導体装置及びその製造方法
EP3939081B1 (en) Power module device with improved thermal performance
JP7088094B2 (ja) 半導体装置
WO2023120185A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
JP2023168849A (ja) 半導体装置、及び、半導体装置の製造方法
CN118318304A (zh) 半导体装置
JP2024031432A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230621

R150 Certificate of patent or registration of utility model

Ref document number: 7301805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150