JP2022014737A - 液相拡散接合方法 - Google Patents

液相拡散接合方法 Download PDF

Info

Publication number
JP2022014737A
JP2022014737A JP2020117256A JP2020117256A JP2022014737A JP 2022014737 A JP2022014737 A JP 2022014737A JP 2020117256 A JP2020117256 A JP 2020117256A JP 2020117256 A JP2020117256 A JP 2020117256A JP 2022014737 A JP2022014737 A JP 2022014737A
Authority
JP
Japan
Prior art keywords
thin film
wiring
semiconductor chip
layer
liquid phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020117256A
Other languages
English (en)
Inventor
一弘 前野
Kazuhiro Maeno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2020117256A priority Critical patent/JP2022014737A/ja
Publication of JP2022014737A publication Critical patent/JP2022014737A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】Cu配線と半導体チップを接合するための、接合層の充填不良を抑制できる液相拡散接合方法の提供。【解決手段】Cu配線22と半導体チップ30との間に、厚さ5μmのSnからなる第1薄膜50と、厚さ5μmのSn薄膜にCuを添加してなる第2薄膜51とを挟む。半導体チップ30側にSn薄膜50を配置するとともに、Cu配線22側にSn薄膜にCuを添加したSn-Cu薄膜51を配置し、第1薄膜と第2薄膜を加熱することで接合層を形成する液相拡散接合方法。【選択図】図2

Description

本発明は、液相拡散接合方法に関する。
基板のCu配線と半導体チップとの間にSn層を配置して接合することで接合構造を形成する技術がある。このような技術により形成された接合構造は、例えば、特許文献1に記載されている。特許文献1に記載の接合構造では、Cu配線と半導体チップとの間に接合層が形成されている。接合層は、Cu配線側のCu3Snの金属間化合物層と、半導体チップ側のCu6Sn5の金属間化合物層との2層構造をなしている。
このような接合構造の製造方法としては、液相拡散接合方法が用いられる。特許文献1に記載の液相拡散接合方法は、Cu配線と半導体チップとの間に、厚さ3μm~6μmのSn薄膜を挟んだ状態において、360℃~450℃の温度雰囲気下で、Cu配線と半導体チップとを接合する。
特開2019-054039号公報
ところで、Sn層の厚みが10μmのように厚い場合、接合層にSn層が残存する。Snは、融点が232℃であるため、例えば300℃のような温度下では、再溶融してしまう。そこで、Sn層の厚みを例えば3μmのように薄くすると、Sn層は残存しにくい。しかし、Cu配線への接合層の充填不良が生じる虞がある。接合層の充填不良が生じた場合、放熱性や導電性が低下する。
本発明の目的は、接合層の充填不良を抑制することができる液相拡散接合方法を提供することにある。
上記課題を解決する液相拡散接合方法は、Cu配線と半導体チップとを接合するための液相拡散接合方法であって、前記Cu配線と前記半導体チップとの間に、Snからなる第1薄膜と、Sn薄膜にCuを添加してなる第2薄膜と、を挟んだ状態において、前記第1薄膜と前記第2薄膜とを加熱することで、前記Cu配線と前記半導体チップとの間に、接合層を形成する。
これによれば、Cu配線と半導体チップとの間に、Sn薄膜のみを挟んだ状態において接合する場合と比べて、Cu配線のCuだけでなくSn-Cu薄膜のCuも拡散する。その結果、Sn薄膜の残存を抑制することができる。また、より多くのSnを金属化合物化することができるため、接合層の充填不良を抑制することができる。
上記液相拡散接合方法において、前記第1薄膜及び第2薄膜は、メッキ膜であるとよい。
これによれば、メッキによって作成された薄膜は、安価であるため、製造コストの低減が図られる。
接合層の充填不良を抑制することができる。
実施形態における接合構造を示す模式図。 接合前の半導体チップと配線基板との関係を示す模式図。 接合層の断面でのFE-EPMAによるCuの元素マッピング像を示す図。 接合層の断面でのFE-EPMAによるSnの元素マッピング像を示す図。 Cuの含有量とSn-Cuの融点との関係を示すグラフ。
以下、液相拡散接合方法を具体化した一実施形態を図1~図5にしたがって説明する。まずは、接合構造について説明する。
図1及び図2に示すように、接合構造10は、配線基板20と半導体チップ30との間に接合層40が形成された構造である。配線基板20は、絶縁基板21と、絶縁基板21上にパターニングされたCu配線22と、を備える。半導体チップ30は、例えば縦型のパワートランジスタである。半導体チップ30は、配線基板20のCu配線22と電気的に接続されている。半導体チップ30は、電極31を有している。電極31は、Ti層、Ni層、及びAu層を順に積層することにより構成されている。半導体チップ30は、例えば、10mm四方の正方形状である。接合層40は、Cu配線22側のCu3Snの金属間化合物層41と、半導体チップ30側のCu6Sn5の金属間化合物層42との2層構造をなしている。Cu配線22側の金属間化合物層41は、Cuリッチな金属間化合物層である。半導体チップ30側の金属間化合物層42は、Snリッチな金属間化合物層である。
次に、液相拡散接合方法について説明する。
図2に示すように、Cu配線22と半導体チップ30との間に、厚さ5μmの第1薄膜としてのSn薄膜50と厚さ5μmの第2薄膜としてのSn-Cu薄膜51とを挟む。Sn薄膜50とSn-Cu薄膜51とは、層状に重ねて配置されている。Sn-Cu薄膜51は、Sn薄膜にCuを添加することにより形成されている。本実施形態においては、半導体チップ30側にSn薄膜50が配置されるとともに、Cu配線22側にSn-Cu薄膜51が配置される。Sn薄膜50及びSn-Cu薄膜51は、メッキ膜である。Sn-Cu薄膜51におけるCuの含有量は、1.5wt%である。
このように、Cu配線22と半導体チップ30との間にSn薄膜50及びSn-Cu薄膜51を挟んだ状態において、配線基板20、半導体チップ30、Sn薄膜50、及びSn-Cu薄膜51を接合炉に入れる。そして、H2還元雰囲気で、360℃~450℃の温度雰囲気下で、Cu配線22と半導体チップ30とを接合する。
詳しくは、360℃の温度雰囲気下で5~6分間の加熱により接合を行う。この際、Sn薄膜50のSn中にCu配線22のCuとSn-Cu薄膜51のCuとが拡散すると、最初にCu6Sn5の金属間化合物が生成する。さらに、Cuの拡散が進むと、Cu3Snの金属間化合物が生成する。その結果、図1に示すようにCu3Snの金属間化合物層41とCu6Sn5の金属間化合物層42との2層構造をなす接合層40が形成される。なお、Sn薄膜50は、厚さ5μm程度であれば、Cu配線22のCuの拡散によりSn単独層が残存しないことが過去の評価により判明している。
融点の高いCuと、融点がCuよりも低いSnの温度が、接合炉で上昇していくと、Cuよりも融点の低いSnが溶けて液相になり、Cu配線22のCuとSn-Cu薄膜51のCuとが拡散することによってCu6Sn5が形成される。
その後、Cu配線22側のCuが拡散してCu3Snに置き換わって、Cu配線22側にCu3Snの金属間化合物層42が形成される。このようにして、図1に示すようなCu配線22側のCu3Snの金属間化合物層42と、半導体チップ30側のCu6Sn5の金属間化合物層41と、の2層構造をなす接合層40が形成される。
図3には、厚さ5μmのSn薄膜50と厚さ5μmのSn-Cu薄膜51とを用いることで形成された接合層40の断面におけるCuの面分析結果を示す。
図4には、厚さ5μmのSn薄膜50と厚さ5μmのSn-Cu薄膜51とを用いることで形成された接合層40の断面におけるSnの面分析結果を示す。測定は、高分解能のFE-EPMA(電界放出形電子プローブマイクロアナライザ)(日本電子製JXA-8530F)を用いて実施している。図3でのCuの面分析結果において、各々、ドットの密度により存在する元素の濃度を示している。図4でのCu及びSnの面分析結果において、ドットの密度により存在する元素の濃度を示している。
Cu3Snの金属間化合物層41は、図3では、濃度の低いドットが点在しており、図4では、濃度の高いドットが点在している。これらは、Cuが多く、Snが少ない部分を表している。
Cu6Sn5の金属間化合物層42は、図3では、濃度の低いドットが点在しており、図4では、濃度の高いドットが点在している。これらは、Cuが多く、Snが少ない部分を表している。
このように、少なくとも図3及び図4の面分析結果からは、接合層40の層全体に亘ってSn単独層が存在している部分はないことが分かる。
図5に示すように、Cuの含有量が増加するにつれてSn-Cu薄膜の液相線融点が上昇する。Cuの含有量が1.5wt%である場合、Sn-Cu薄膜の液相線融点は約260℃~270℃である。また、接合層40としては、300℃程度の融点が要求されるが、Cu配線22からのCuの拡散により300℃程度の融点が確保できる。なお、Cuの含有量が増加するにつれてSn-Cuの成膜が難しくなるため、Cuの含有量は、1.5wt%が上限である。
次に、本実施形態の作用について説明する。
Sn薄膜50とSn-Cu薄膜51とを半導体チップ30とCu配線22との間に配置することにより、Sn薄膜50のみを半導体チップ30とCu配線22との間に配置する場合に比べて、Cuの拡散量を増加させて、金属化合物化できるSnを増加させている。
上記実施形態によれば、以下の効果を得ることができる。
(1)Cu配線22と半導体チップ30との間に、Sn薄膜50のみを挟んだ状態において接合する場合と比べて、Cu配線22のCuだけでなくSn-Cu薄膜51のCuも拡散することができる。したがって、より多くのSnを金属化合物化することができるため、接合層40の充填不良を抑制することができる。
(2)Sn薄膜50及びSn-Cu薄膜51は、メッキ膜である。メッキによる薄膜は安価であるため、製造コストの低減が図られる。
なお、上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
○ 実施形態において、Sn薄膜50は、スパッタリングによって成膜してもよい。要は、メッキによって成膜したSn薄膜50と同等の膜厚が確保できればよい。
○ 実施形態において、Sn薄膜50は、プリフォーム成形して基板配線上に載置してもよい。
○ 実施形態において、接合炉による加熱を行う際に、Cu配線22側にSn薄膜50が配置されるとともに半導体チップ30側にSn-Cu薄膜51が配置される構成であってもよい。
○ 実施形態において、Sn薄膜50の厚さは3μm~5μmであればよい。
○ 実施形態において、Sn-Cu薄膜51の厚さは3μm~5μmであればよい。
○ Sn薄膜50の厚さ、Sn-Cu薄膜51の厚さは、上記した範囲に限られず、Cu配線22の大きさ、半導体チップ30の大きさ、接合層40に求められる融点など、種々の条件により適宜変更してもよい。
○ 実施形態において、半導体チップ30は、10mm四方のチップを使用したが、半導体チップ30の大きさはこれに限らない。例えば、6mm四方のチップを使用してもよい。なお、6mm四方のチップを使用する場合は、より薄いSn薄膜50及びSn-Cu薄膜51を使用してもよい。
○ 実施形態において、半導体チップ30は正方形状であったが、長方形状であってもよい。
10…接合構造、20…Cu配線、30…半導体チップ、50…第1薄膜としてのSn薄膜、51…第2薄膜としてのSn-Cu薄膜。

Claims (2)

  1. Cu配線と半導体チップとを接合するための液相拡散接合方法であって、
    前記Cu配線と前記半導体チップとの間に、Snからなる第1薄膜と、
    Sn薄膜にCuを添加してなる第2薄膜と、を挟んだ状態において、
    前記第1薄膜と前記第2薄膜とを加熱することで、前記Cu配線と前記半導体チップとの間に、接合層を形成することを特徴とする液相拡散接合方法。
  2. 前記第1薄膜及び前記第2薄膜は、メッキ膜であることを特徴とする請求項1に記載の液相拡散接合方法。
JP2020117256A 2020-07-07 2020-07-07 液相拡散接合方法 Pending JP2022014737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020117256A JP2022014737A (ja) 2020-07-07 2020-07-07 液相拡散接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020117256A JP2022014737A (ja) 2020-07-07 2020-07-07 液相拡散接合方法

Publications (1)

Publication Number Publication Date
JP2022014737A true JP2022014737A (ja) 2022-01-20

Family

ID=80120340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020117256A Pending JP2022014737A (ja) 2020-07-07 2020-07-07 液相拡散接合方法

Country Status (1)

Country Link
JP (1) JP2022014737A (ja)

Similar Documents

Publication Publication Date Title
JP4904767B2 (ja) 半導体装置
JP4479577B2 (ja) 半導体装置
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
JP5938390B2 (ja) パワーモジュール
JP6287759B2 (ja) 半導体装置とその製造方法
TWI632623B (zh) 製造半導體裝置的方法
JP4136845B2 (ja) 半導体モジュールの製造方法
JP5252024B2 (ja) 半導体装置
JP5976379B2 (ja) 電子機器及びその製造方法
JP2005340268A (ja) トランジスタパッケージ
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2010103206A (ja) 半導体装置及びその製造方法
JP4682889B2 (ja) パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP2022014737A (ja) 液相拡散接合方法
JP5723225B2 (ja) 接合構造体
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
US9741639B2 (en) Semiconductor chip, method for producing a semiconductor chip and method for soldering a semiconductor chip to a carrier
JP2008294390A (ja) モジュール構成
JP7310482B2 (ja) 接合構造及び液相拡散接合方法
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP2008028295A (ja) パワー半導体モジュール及びその製造方法
JP2005236019A (ja) 半導体装置の製造方法
US20230387062A1 (en) Semiconductor device
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP2019110280A (ja) 半導体装置の製造方法