JP2021534613A - Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法 - Google Patents

Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法 Download PDF

Info

Publication number
JP2021534613A
JP2021534613A JP2021504205A JP2021504205A JP2021534613A JP 2021534613 A JP2021534613 A JP 2021534613A JP 2021504205 A JP2021504205 A JP 2021504205A JP 2021504205 A JP2021504205 A JP 2021504205A JP 2021534613 A JP2021534613 A JP 2021534613A
Authority
JP
Japan
Prior art keywords
substrate
layer
hole
gap
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021504205A
Other languages
English (en)
Other versions
JP7246775B2 (ja
Inventor
海龍 羅
飛 斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Ningbo Semiconductor International Corp Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp Shanghai Branch filed Critical Ningbo Semiconductor International Corp Shanghai Branch
Publication of JP2021534613A publication Critical patent/JP2021534613A/ja
Priority to JP2023036991A priority Critical patent/JP2023071988A/ja
Application granted granted Critical
Publication of JP7246775B2 publication Critical patent/JP7246775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02157—Dimensional parameters, e.g. ratio between two dimension parameters, length, width or thickness
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Abstract

本発明は、ＢＡＷ共振器のパッケージングモジュールおよびパッケージング方法を提供し、前記パッケージング方法は、第１基板および前記第１基板上に設けられた共振構造を含むＢＡＷ共振素子を、接合層を介して第２基板に接合し、第１基板の片側に共振構造の対応する電気接続部を露出させる貫通孔を形成し、貫通孔の内面および一部の第１基板の表面上に導電性相互接続層を形成することを含み、接合層から貫通孔のエッチングおよび導電性材料の堆積を行うステップを避け、さらに、接合層の材料は良好な接合効果を与える材料を選択することができ、プロセスの難易度を低減し、貫通孔および形成したパッケージングモジュールの安定性を高め、従って、ＢＡＷ共振器のパッケージング構造の性能を向上させることに役立つ。前記パッケージングモジュールは、上記のパッケージング方法により形成することができる。【選択図】図7

Description

本発明は無線周波数製品のパッケージング技術の分野に関し、特にＢＡＷ共振器のパッケージングモジュールおよびパッケージング方法に関する。
無線通信技術の絶えない発展に伴って、様々な無線通信端末の多機能化需要を満たすために、端末装置は異なるキャリアスペクトルを利用してデータを伝送する必要があり、それと同時に、限られた帯域幅内で十分なデータ伝送率をサポートするために、無線周波数システムに対しても厳しい性能要件が求められている。無線周波数フィルタは無線周波数システムの重要な構成部分であり、無線周波数システムと通信プロトコルの信号対ノイズ比に対する要件を満たすために、通信スペクトル外の干渉とノイズをフィルタ除去することができる。携帯電話を例とすると、帯域ごとに対応するフィルタが必要であるため、１台の携帯電話に数十個のフィルタを設置する必要がある場合がある。
表面弾性波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ、ＳＡＷと略称される）フィルタとバルク弾性波（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ、ＢＡＷと略称される）フィルタは無線周波数フィルタの最も主流の２種類の実現方式である。ここでは、ＳＡＷフィルタは構造が簡単であり、従来のキャビティフィルタやセラミックフィルタに比べて、体積が小さく、低挿入損失と良好な抑制性能を統合し、２Ｇおよび３Ｇ受信機のフロントエンド、デュプレクサおよび受信フィルタに広く応用され、ＧＳＭ、ＣＤＭＡ、３Ｇおよび一部の４Ｇ帯域をよく満たすことができるが、ＳＡＷフィルタの動作周波数は電極の線幅に反比例しており、周波数が１ＧＨｚを超えた場合、このようなフィルタの選択度は低下する一方、動作周波数が２．４ＧＨｚ以上の場合、電極の線幅が０．５μｍより小さいことで、高帯域の挿入損失が大きく、品質係数とパワー耐性が低下し、また、ＳＡＷフィルタは温度に対して非常に敏感であり（温度の上昇は高くも４ＭＨｚの周波応答の低下を引き起こす）、応用は非常に制限されている。これに対し、ＢＡＷフィルタ内の音波は垂直伝播であるため、その周波数は薄膜の厚さに反比例しており、すなわち、サイズは周波数の上昇とともに低下し、理論的には２０ＧＨｚ以内の通信要件を満たすことができ、また、ＢＡＷフィルタは挿入損失がより低く、品質係数（Ｑ値が１０００以上）が非常に高く、温度変化に対する敏感性が低く、ＩＣチップに集積できるという利点を有し、４Ｇの普及と５Ｇの絶えない発展に伴って、ＢＡＷフィルタは、多くの干渉問題を解決するための優先的なフィルタとなっている。
ＢＡＷ共振器は、ＢＡＷフィルタを構成する基本構成部品であり、異なるＢＡＷ共振器をカスケードすることにより、異なる性能要件を満たすＢＡＷフィルタを製造することができる。ＢＡＷ共振器は、通常、基板、基板に形成されたキャビティおよびキャビティに位置する共振構造を含み、共振構造は下電極、圧電膜と上電極を含み、共振構造は物理振動によって電気信号を弾性波に変換するためのものである。
ＢＡＷ共振器では、圧電層を含む共振構造は支持基板のキャビティに浮上しており、パッケージング時に、トップカバーに一回りノ乾燥膜を塗布することによって、キャビティ位置に合わせて、トップカバーを共振構造に接合してから、ＴＳＶプロセスを行って、共振構造の上下電極をトップカバー上に電気的に引き出す。しかしながら、このような方法は厚い乾燥膜に貫通孔をエッチングする必要があり、プロセス制御が難しく、また、貫通孔をエッチングした後に、乾燥膜に導電材料を堆積させる必要があり、乾燥膜自体の安定性が悪いため、形成された導電プラグの品質が悪く、電気接触が不安定になる。
従来プロセスにおける問題に基づき、本発明は、トップカバー方向から孔をエッチングせず、トップカバーの設置に影響を与えないとともにプロセスの難易度を増やさないＢＡＷ共振器のパッケージングモジュールおよびパッケージング方法を提供する。
本発明の一態様によれば、第１基板と、第１基板上に設けられる共振構造とを含むＢＡＷ共振素子を提供するステップであって、共振構造と第１基板との間に第１隙間を形成するステップと、接合層を介してＢＡＷ共振素子を共振構造の片側から第２基板に接合するステップであって、共振構造と第２基板との間には、主に接合層によって囲まれて成る第２隙間が形成され、第２隙間と第１隙間とは少なくとも一部が位置合わせされるステップと、第１隙間の周囲に、第１基板を貫通し、かつ共振構造における対応する電気接続部を露出させる貫通孔を形成するステップと、導電性相互接続層を、貫通孔の内面および貫通孔の外周の一部の第１基板の表面上に形成するステップとを含むＢＡＷ共振器のパッケージング方法が提供される。
本発明のさらなる態様によれば、ＢＡＷ共振器のパッケージングモジュールであって、パッケージングモジュールは、第２基板と、一部の第２基板上に形成された接合層と、接合層に接合され、第１基板と、第１基板の第２基板に対向する表面上に設けられた共振構造とを含むＢＡＷ共振素子と、貫通孔の内面および貫通孔の外周の一部の第１基板の表面上に形成された導電性相互接続層とを含み、共振構造と第１基板との間には第１隙間が形成され、接合層は、第２基板と共振構造との間に挟まれ、第２基板と共振構造との間には、主に接合層によって囲まれて成る第２隙間が形成され、第２隙間と第１隙間とは、少なくとも一部が位置合わせされ、ＢＡＷ共振素子には、貫通孔がさらに設けられ、貫通孔は、第１隙間の外周の第１基板を貫通し、共振構造における対応する電気接続部を露出させるＢＡＷ共振器のパッケージングモジュールが提供される。
従来技術に比べて、本発明の技術的解決手段は以下の有益な効果を有する。
一つ目は、本発明の技術的解決手段において、ＢＡＷ共振素子を、接合層を介して第２基板に接合し、続いて前記第１基板の片側にＢＡＷ共振素子における共振構造の電気接続部を露出させる貫通孔を形成し、貫通孔の内面および一部の第１基板の表面上に導電性相互接続層を形成し、これによって、接合層の中から貫通孔をエッチングし、導電性材料を堆積させるステップを避け、さらに、接合層の材料は良好な接合効果を与える材料を選択することができ、プロセスの難易度を低下させ、貫通孔および形成したパッケージングモジュールの安定性を高め、従って、ＢＡＷ共振器のパッケージング構造の性能を向上させることに役立つことである。
二つ目は、本発明の技術的解決手段において、さらに、前記ＢＡＷ共振素子は、前記第１基板に設けられた支持層を含み、前記共振構造は、支持層にラッピングされ、前記共振構造と前記第１基板との間の第１隙間は、主に前記支持層によって囲まれ、前記貫通孔は、前記第１基板と支持層を貫通し、支持層は、より高い硬度の材料を選択することができ、従って、支持層に貫通孔を形成することが、接合層に貫通孔を形成することよりも難易度が低く、しかも、貫通孔は良好な品質と安定性を有することである。
三つ目は、本発明の技術的解決手段において、さらに、接合層の材料は非金属材料であり、例えば光硬化材料、熱硬化材料、シリカ、窒化物、オルトケイ酸テトラエチルおよび誘電率Ｋが４より大きい高Ｋ誘電体のうちの少なくとも１種を含み、これによって、第２基板とＢＡＷ共振素子を組み合わせるプロセスの難易度とコストを低減することができるとともに、ＢＡＷ共振素子のプロセスと高度に両立することができ、金−金結合などの金属結合プロセスによる汚染問題を引き起こさないことである。
四つ目は、本発明の技術的解決手段において、バルク音響波共振構造中の圧電層と同じ材質を採用してパッシベーション層を製造することができ、それによって、第１隙間プロセスと最大限に両立させることができるとともに、他の材料を用いてパッシベーション層を製造する際に起こる温度ドリフトの問題や望ましくない応力の問題を避けることができ、これにより共振器の共振性能を向上させることができ、また、パッシベーション層は貫通孔を充填することで、ＢＡＷ共振素子の機械的強度を増大し、さらに共振器の第１隙間の側壁の支持力を向上させ、第１隙間の変形でＢＡＷ共振器の共振性能と確実性に影響することを防止することである。
五つ目は、本発明の技術的解決手段において、導電性相互接続層を形成する前に、形成した貫通孔の側壁に側壁保護層を形成することを選択して、導電性相互接続層とその他の構造との間に望ましくない電気的接続問題を避け、さらに、形成した導電性相互接続層と共振構造との間の電気的接続の確実性を保証することができることである。
六つ目は、本発明の技術的解決手段において、さらに、接合層は、共振構造における前記第２隙間の外周に位置する開口を充填することができ、これにより、共振構造が第２隙間の外周の領域において一定の段差を有することを許容し、さらに、前記第２基板が接合層に接合した後に、第２基板と第１基板とが互いに背く表面に傾きが生じないようにすることができるだけではなく、前記共振構造の第２隙間の外周に位置する部分の第２基板に対向する側の段差を補足し、接合の確実性と安定性を保証することもでき、また、第１基板の第２基板に背く面が水平となるため、貫通孔と導電性相互接続層の製造プロセスに平坦なプロセスウィンドウを提供して、形成した貫通孔と導電性相互接続層の性能を保証することができることである。
本発明の一実施例に係るＢＡＷ共振器のパッケージング方法の流れの模式図である。 本発明の一実施例に係るＢＡＷ共振素子の断面図である。 本発明の他の実施例に係るＢＡＷ共振素子の断面図である。 本発明の一実施例に係る第２基板の断面図である。 本発明の一実施例に係るＢＡＷ共振器のパッケージング方法を用いて第２基板に接合した後の断面図である。 本発明の一実施例に係るＢＡＷ共振器のパッケージング方法を用いて導電プラグを形成した後の断面図である。 本発明の一実施例に係るＢＡＷ共振器のパッケージング方法を用いて接触パッドを形成した後の断面図である。
以下、図面と具体的な実施例を参照しながら、本発明のＢＡＷ共振器のパッケージングモジュールおよびパッケージング方法ならびにＢＡＷフィルタについてさらに詳細に説明する。以下の説明によって、本発明の利点と特徴はさらに明らかになる。なお、図面はすべて、本発明の実施例を容易かつ明白に説明するために、非常に簡略化された形で非正確な割合を用いているが、本発明の実施例は、図に示される領域の特定形状だけに限定されないと理解されたい。明瞭化のため、本発明の実施例を説明するために用いられるすべての図面において、同じ部材には原則として同一の符号を付し、それについては繰り返して説明しない。
なお、以下の用語「第１」「第２」などは、類似する要素間で区別するためのものであり、必ずしも特定の順序や時系列を記述するための用語ではない。適宜な場合、このように使用される用語は代替可能であり、例えば、本明細書に記載の本発明の実施例を、本明細書に記載された、または、示された他の順序とは異なる順序で動作させることができる。同様に、本明細書に記載の方法に一連の手順が含まれている場合、本明細書で示されるこれらの手順の順は、これらの手順を実行できる唯一の順である必要はなく、また、記載の手順の一部は省略されることができ、または、本明細書に記載されていないその他の手順をこの方法に追加することもできる。
図１は本発明の一実施例に係るＢＡＷ共振器のパッケージング方法の流れ図である。図１を参照すると、本発明の一実施例に係るＢＡＷ共振器のパッケージング方法は、
第１基板と、前記第１基板上に設けられ、前記第１基板との間に第１隙間が形成された共振構造とを含むＢＡＷ共振素子を提供するステップＳ１と、
接合層を介して前記ＢＡＷ共振素子を共振構造の片側から第２基板に接合し、前記共振構造と前記第２基板との間には、主に前記接合層によって囲まれた第２隙間があり、前記第２隙間と前記第１隙間とは少なくとも部分的に位置合わせされるステップＳ２と、
前記第１隙間の周囲には、前記第１基板を貫通しかつ前記共振構造の対応する電気接続部を露出させる貫通孔を形成するステップＳ３と、
導電性相互接続層を、前記貫通孔の内面および前記貫通孔の外周の一部の前記第１基板の表面上に形成するステップＳ４と、
パッシベーション層を形成し、前記パッシベーション層は前記貫通孔を充填しかつ前記貫通孔の外周の共振器カバー表面にある一部の前記導電性相互接続層を露出させ、露出した前記導電性相互接続層がコンタクトパッドを形成するステップＳ５とを含む。
以下、実施過程における断面図と合わせて本発明の実施例に係るＢＡＷ共振器のパッケージング方法についてさらに詳細に説明する。
図２は本発明の一実施例に係るＢＡＷ共振素子の断面図である。図３は本発明の他の実施例に係るＢＡＷ共振素子の断面図である。図２または図３を参照すると、ステップＳ１では、前記ＢＡＷ共振素子１００を提供し、前記ＢＡＷ共振素子１００は、第１基板１１０と、前記第１基板１１０との間に第１隙間が形成された共振構造１２０と、を含む。
具体的には、前記共振構造１２０は、前記第１基板１１０に近接する第１電極１２１と、前記第１電極１２１に位置する圧電層１２２と、前記圧電層１２２に位置する第２電極１２３と、を含む。ここで、第１電極１２１は、無線周波数（ＲＦ）信号などの電気信号を受信または供給する入力電極または出力電極として用いることができる。例えば、第２電極１２３が入力電極として用いられる場合、第１電極１２１が出力電極として用いられ、かつ第２電極１２３が出力電極として用いられる場合、第１電極１２１が入力電極として用いられることができ、圧電層１２２は、第１電極１２１または第２電極１２３上に入力された電気信号をバルク音響波に変換する。例えば、圧電層１２２は、物理振動により電気信号をバルク音響波に変換する。
図２を参照すると、本実施例では、前記ＢＡＷ共振素子１００は、前記第１基板１１０に設置された支持層１３０を含み、第１隙間１０は、主に前記支持層１３０によって限定されまたは囲まれて形成され、前記共振構造１２０（ここで、具体的には共振構造１２０の第１電極１２１が位置する層）は、前記第１隙間１０の周囲の支持層１３０と部分的に接触する。しかしながら、図３を参照すると、本発明の他の実施例において、前記ＢＡＷ共振素子では、前記第１基板１１０には、前記共振構造１２０と前記第１基板１１０との間の第１隙間１０を限定する溝が形成され、前記共振構造１２０（ここで具体的には共振構造１２０の第１電極１２１が位置する層）は前記溝の周囲の前記第１基板１００とラッピングされる。
具体的には、第１基板１００の材料は、当業者によく知られている任意の適切な基材であってもよく、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンカーボン（ＳｉＣ）、シリコンゲルマニウムカーボン（ＳｉＧｅＣ）、ヒ化インジウム（ＩｎＡｓ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、または他のＩＩＩ／Ｖ化合物半導体のうちの少なくとも一種であってもよく、これら半導体で構成される多層構造等をさらに含んでもよく、あるいは絶縁体上シリコン（ＳＯＩ）、絶縁体上積層シリコン（ＳＳＯＩ）、絶縁体上積層ゲルマニウム化シリコン（Ｓ−ＳｉＧｅＯＩ）、絶縁体上ゲルマニウム化シリコン（ＳｉＧｅＯＩ）および絶縁体上ゲルマニウム（ＧｅＯＩ）であってもよく、あるいは両面研磨シリコンシート（Ｄｏｕｂｌｅ Ｓｉｄｅ Ｐｏｌｉｓｈｅｄ Ｗａｆｅｒｓ，ＤＳＰ）であってもよく、アルミナなどのセラミック基板、石英やガラス基板などでもよい。本実施例では、前記第１基板１００は、〈１００〉結晶方向のＰ型高抵抗単結晶シリコンシートである。
一例として、前記ＢＡＷ共振素子の製造には以下のプロセスを含むことができる。まず、用意した基板に圧電積層膜層を製造し、前記圧電積層膜層は、順次重ねて設けられた第１電極層、圧電層および第２電極層を含み、圧電積層膜層を製造する前に、用意した基板上に、約１μｍの厚さの隔離層を形成することができ、隔離層は、後で用意した基板を除去する際のバリア材料として利用することができる。続いて、圧電積層膜層上に支持層１３０を形成し、フォトマスクおよびエッチングプロセスにより支持層１３０内に第１キャビティを形成する。そして、支持層１３０に第１基板１１０を結合して、圧電積層膜層を第１基板１１０に移してから、背面エッチングプロセスにより用意した基板を除去し、その後、フォトマスクおよびエッチングプロセスにより圧電積層膜層を処理して共振構造１２０を形成し、図２に示すように、前記支持層１３０で共振構造１２０と前記第１基板１１０との間の第１隙間１０が囲まれる。
本発明のＢＡＷ共振素子１００の製造は、上記方法に限らず、例えば、他の実施例においては、支持層を用いて第１隙間１０を形成するのではなく、犠牲層（図示せず）を用いて第１基板１１０上に第１隙間１０と共振構造１２０を直接形成してＢＡＷ共振素子１００を取得するようにしてもよい。図３に示すように、具体的に以下のプロセスである。
まず、エッチングにより、第１基板１１０の一部の領域の一部の厚さを除去して、第１隙間を製造するための溝（図示せず）を形成する。ここで、第１基板１１０は、基板（図示せず）および基板（図示せず）に被覆された少なくとも１層の薄膜（図示せず）を含んでもよく、半導体材質のダイであってもよい。
次に、溝に犠牲層を充填し（図示せず）、この犠牲層の上面は第１基板１１０の上面に揃えられ、第１基板１１０の上面より高くてもよいし、第１基板１１０の上面より少し低くてもよい。この犠牲層は単層構造であってもよいし、積層構造であってもよい。
その後、第１基板１１０と犠牲層の上面に圧電積層膜層を被覆し、前記圧電積層膜層は、順次重ねて設けられた第１電極層、圧電層および第２電極層を含み、露光、現像及びエッチングなどのプロセスにより、第１電極層、圧電層及び第２電極層を順次パターン化し、または第２電極層、圧電層及び第１電極層を順次パターン化して、第１電極１２１と、前記第１電極１２１に位置する圧電層１２２と、前記圧電層１２２に位置する第２電極１２３とを定義して共振構造１２０を形成する。
続いて、第１隙間１０領域において、縁部に近接する共振構造１２０に抜き孔（図示せず）を設け、抜き孔にエッチング剤を導入することで犠牲層を除去して、溝を再度空にすることにより、共振構造１２０と第１基板１１０との間の第１隙間１０が得られ、第１隙間１０は、底部全体が前記第１基板１１０に凹んだ溝構造である。これで、ステップＳ１でＢＡＷ共振器１００を提供するプロセスが完了した。
本発明の他の実施例では、犠牲層を利用して第１基板１１０上に第１隙間１０および共振構造１２０を直接形成して、ＢＡＷ共振器１００を得る別の方法を提供することもでき、その具体的なプロセスは以下を含む。
まず、第１基板１１０上には犠牲層（図示せず）を全面的に被覆し（図示せず）、犠牲層は単層構造であってもよいし、積層構造であってもよい。
続いて、露光、現像、エッチングプロセスを実行し、犠牲層をエッチングしてそれをパターン化して、第１隙間１０を製造するためのパターン化されたエッチング層を形成する。
その後、第１基板１１０と犠牲層の上面に圧電積層膜層を順に被覆し、前記圧電積層膜層は、順次重ねて設けられた第１電極層、圧電層および第２電極層を含み、露光、現像及びエッチングなどのプロセスにより、第１電極層、圧電層及び第２電極層を順次パターン化し、または第２電極層、圧電層及び第１電極層を順次パターン化して、第１電極１２１と、前記第１電極１２１に位置する圧電層１２２と、前記圧電層１２２に位置する第２電極１２３とを定義して共振構造１２０を形成する。
続いて、共振構造１２０の縁部領域に抜き孔（図示せず）を設けることができ、抜き孔にエッチング剤を導入することで犠牲層を除去して、それにより共振構造１２０と第１基板１１０との間の第１隙間１０が得られ、第１隙間１０は、第１基板１１０に突出して設置されるこれで、ステップＳ１でＢＡＷ共振器１００を提供するプロセスが完了した。
また、第１基板１１０がウェハである場合には、ＢＡＷ共振器１００を提供しても独立素子でなくてもよく、すなわち、第１基板１１０上の共振構造１２０の数が１つに限られず、第１基板１１０上に複数の共振構造１２０が同時に形成された場合には、それぞれの共振構造１２０と第１基板１１０との間にいずれも１つの第１隙間１０を有し、隣接する第１隙間の間は、対応する支持層または第１基板材によって仕切ることができ、隣接する共振構造１２０の間は互いに分断されているか、または一部の膜層が接続されていてもよい。
また、上記共振構造１２０の断面は、図２および図３に示される構成に限定されるものではなく、具体的な必要に応じて具体的に設計することができる。前記共振構造１２０において共振動作を行う共振部の平面形状は、矩形であってもよいし、五角形、六角形等のような、円形、楕円形または矩形以外の多角形であってもよい。さらに、第１隙間１０の平面形状は、矩形であってもよいし、五角形、六角形等のような、円形、楕円形または矩形以外の多角形であってもよい。
本実施例は、図２に示すＢＡＷ共振素子１００を例として、前記共振構造１２０は、前記第１基板１００に対向する第１電極１２１と、前記第１電極１２１に位置する圧電層１２２と、前記圧電層１２２に位置する第２電極１２３とを含む。ここでは、第１電極１２１、圧電層１２２および第２電極１２３はパターン化プロセスによって形成され、第１電極１２１および第２電極１２３はいずれも第１基板１１０から離れた方向に露出し、かつ段差を有する。
具体的には、前記共振構造１２０は、例えば図２および図３の第１溝１２０ａおよび第２溝１２０ｂのようなデュアルトレンチ（Ａｉｒ Ｔｒｅｎｃｈ）構造として形成されてもよい。前記第１溝１２０ａは、前記第２電極１２３および前記圧電層１２２を貫通して第１電極１２１を露出させ、前記第２溝１２０ｂは、前記第１電極１２１および前記圧電層１２２を貫通して第２電極１２３を露出させ、前記第２溝１２０ｂは前記第１隙間１０に連通する。
上記支持層１３０は酸化ケイ素、窒化ケイ素、窒酸化ケイ素、アルミナ、窒化アルミニウム、酸化チタン、窒化チタン、無定型炭素などの材料を用いて製造することができ、支持層１３０は二種類以上の材料の重ね合わせ層を用いてもよい。例えば、支持層１３０は酸化ケイ素と窒化ケイ素の積層構造を有していてもよく、窒化ケイ素層は共振構造１２０と接触する。第１電極１２１と第２電極１２３は、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム、銅、イリジウム（Ｉｒ）、ルビジウム（Ｒｕ）およびドープトポリシリコンなどの導電性材料の１つまたは複数を用いて製造することができる。圧電層１２２は、石英、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、チタン酸ジルコン酸鉛（ＰＺＴ）、酸化ニオブリチウム（ＬｉＮｂＯ3）、酸化タンタルリチウム（ＬｉＴａＯ3）などの圧電材料のうちの１種または複数種を用いて製造することができ、圧電層１２２にも希土類元素をドーピングしてもよい。本実施例における第１電極１２１および第２電極１２３の材質は、例えば、モリブデンであり、圧電層１２２の材質は、例えば、窒化アルミニウムである。第１電極１２１と第２電極１２３の厚さは約１００ｎｍ〜２００ｎｍの範囲である。圧電層１２２の厚さは１μｍ〜３μｍの範囲である。モリブデンの堆積はＰＶＤ（物理気相蒸着）プロセスあるいはマグネトロンスパッタリングプロセスを利用でき、窒化アルミニウムの堆積はＰＶＤ（物理気相蒸着）プロセスあるいはＭＯＣＶＤ（金属有機化学気相蒸着）プロセスを利用できる。
ＢＡＷ共振素子１００を形成した後に、共振構造１２０の第１基板１１０に背く側からそれをキャッピングし、共振構造１２０の両側とも振動空間を有するようにする必要がある。本実施例では、ステップＳ２において、第２基板をパッケージングトップカバー（ｃａｐ ｗａｆｅｒ）として提供し、第１基板１１０を支持基板（ｃａｒｒｙ ｗａｆｅｒ）として提供する。図４は、本発明の第１実施例の第２基板の断面図である。図４を参照すると、第２基板２００は、第１基板１１０に類似した基板材料を採用することができる。また、ＢＡＷ共振素子１００上によく被覆され、かつ共振構造１２０のために十分な振動空間を提供するために、第２基板２００上には、一定の厚さを有する接合層材料を先に形成し、第２隙間２０を有する接合層２１０が形成されるように、接合層材料をパターン化する。
第２基板２００は、真空結合または真空環境下での接着により第１基板１１０と接合することができ、これによって接合層２１０は、例えば、酸化ケイ素、窒化ケイ素、窒酸化ケイ素、オルトケイ酸テトラエチルなどの通常の結合材料を用いてもよいし、接着膜（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ，ＤＡＦ）や乾燥膜（Ｄｒｙ Ｆｉｌｍ）など、光硬化材料や熱硬化材料などの接着剤を用いてもよい。
第１基板１１０と第２基板２００とが接合される時、第１基板１１０に共振構造１２０が形成されているので、第２基板２００と第１基板１１０とが接触する領域は、支持層１３０の表面だけではなく、共振構造１２０の表面も含み、この二つの表面の間に一定の段差があり、また、図２または図３に示す共振構造１２０にとって、前記共振構造１２０の第２基板に対向する側に開口部があり、前記開口部は、前記第１隙間１０および前記第２隙間２０の外周に位置し、前記共振構造１２０の対応する電気接続部の前記第２基板に対向する一部の表面または全部の表面を露出させ、つまり、第１電極１２１と第２電極１２３は、前記共振構造１２０の電気接続部を露出させた開口部に段差を有するため、第１基板１１０と第２基板２００との間によい密封を形成し、かつ共振構造１２０の前記第１隙間１０の外周における段差を許容するために、接合層２１０に用いられる材料は、パターン化可能であること、一定の条件で硬化可能であること、後に第２基板２００と共振構造１２０とを接合する際に、一定の段差を許容することができるように上下層の材料と安定的に接着することができかつ弾性（一定変形を許容する材料や比較的硬度の小さい材料）を有することという条件を満たすことを必要とする。前記接合層２１０の材料は、例えば、光硬化材料、熱硬化材料、または光硬化材料と熱硬化材料の組み合わせであり、光の照射、加熱後冷却という方式により弾性を失わせることができる。本実施例では、接合層２１０は、例えば、乾燥膜を用いている。乾燥膜の厚さは約１０μｍ〜２０μｍであり、その形成方法は「乾燥膜貼り付け‐露光現像‐エッチング‐型抜き」のプロセスまたは「基板清掃処理‐乾燥膜貼り付け‐露光現像‐エッチング‐型抜き」のプロセスを用いて形成することができ、ここでは、「乾燥膜貼り付け」のプロセス条件は、プロセス温度が８０℃〜１２０℃（例えば、１１０℃）であり、プロセス環境が真空であることを含み、「露光現像」のプロセス条件は、真空条件で紫外線露光を行い、露光後しばらく静置し、前記紫外線露光の放射照射量が例えば、２００Ｊ／ｃｍ2〜３００ｍＪ／ｃｍ2であり、１００℃〜１５０℃（例えば、１３０℃）の温度で、露光後の接合層２１０を１００秒〜３００秒（例えば、２００秒）プレベーキングし、常温では、プレベーキング後の接合層２１０上に、現像液を複数回（例えば３回）スピンコーティングさせて、プレベーキング後の接合層２１９を現像させ、前記現像液はＰＧＭＥＡであり、その成分はプロピレングリコールモノメチルエーテルアセテートであり、プロピレングリコールモノメチルエーテルアセテートの分子式はＣ6Ｈ12Ｏ3である。第２基板２００上に形成された乾燥膜は、例えば、環状構造であり、接合後に第１基板１１０と第２基板２００との間に共振構造１２０を限定するキャビティが形成されるように、乾燥膜で限定される範囲は、ＢＡＷ共振素子１００の支持層の限定範囲に少なくとも部分的に位置合わせされてもよい（即ち、後に形成される第２隙間と第１隙間が少なくとも部分的に位置合わせされてもよい）。
図５は本発明の一実施例に係るＢＡＷ共振器のパッケージング方法を用いて第２基板に接合した後の断面図である。図５を参照すると、続いて本実施例のＢＡＷ共振器のパッケージング方法のステップＳ２における接合操作を実行することができ、具体的には、接合層２１０により、前記ＢＡＷ共振素子１００を共振構造１２０の片側から第２基板２００に接合し、前記共振構造１２０と前記第２基板２００との間には、主に前記接合層２１０によって囲まれた第２隙間２０があり、前記接合層２１０によって囲まれた第２隙間２０と、第１隙間１０とは少なくとも部分的に位置合わせされている。ここで、第１隙間１０と第２隙間２０とが連通しなくてもよく、連通してもよい。第１隙間１０と第２隙間２０とが連通している場合には、前記第１基板１１０と前記第２基板２００との間にキャビティ３０が形成され、前記共振構造１２０の振動のための部分は前記キャビティ３０内に制限される。第２基板２００とＢＡＷ共振素子１００とを接合するプロセス条件は、プロセス圧力が１１Ｐａ〜１０５Ｐａで、真空環境下で接合し、温度が１５０℃〜２００℃（例えば、１５０℃）で、圧力印加時間が２０ｍｉｎ〜３０ｍｉｎであることであり、これにより、接合性能を保証する前提で、製品の共振性能に影響を与えない。接合完了後に光照射、加熱後冷却の方式で接合層２１０を硬化させ、つまり、接合層２１０は、第２基板２００とＢＡＷ共振素子１００とが確実に接続されるように、弾性を失わせる。接合層２１０を硬化させるプロセスは高温硬化プロセスを選択することができ、その硬化温度は１８０℃〜２２０℃（例えば、１９０℃）で、硬化時間は１．５時間〜２時間（例えば、２時間）である。本発明の他の実施例においては、接合層２１０を硬化させるプロセスは、紫外線硬化プロセスを選択してもよく、紫外線硬化の照射量は２００ｍＪ／ｃｍ2〜３００ｍＪ／ｃｍ2にしてもよく、接合層２１０を露光させる時の紫外線露光プロセスに使用される光照と同じであり、そのため、プロセスを簡略化し、コストを削減する。
具体的には、第１基板１１０と第２基板２００とを接合した後、前記接合層２１０は、一定の厚さを有しかつ中抜き構造であるため、前記共振構造１２０と第２基板２００との間には、第２隙間２０が限定され、前記第２隙間２０と前記第１隙間１０とは、それぞれ前記共振構造１２０の上下両側に設けられて連通することにより、第１基板１１０と第２基板２００との間にキャビティ３０が形成され、共振構造１２０はキャビティ３０内に限定される。すなわち、前記第２隙間の形状およびサイズは、いずれも第１隙間１０と同じでもよく、完全に同じなくでもよく、第２隙間２０は接合後に共振構造１２０の第１電極、圧電層および第２電極が、第１隙間１０および第２隙間２０と重なる部分を同時に有すればよく、これにより共振器の有効共振領域が形成される。
本実施例では、キャビティ３００の底面の形状は矩形であるが、他の実施例では、共振素子の共振動作の設計に基づいて、キャビティ３００の底面の形状は、例えば五角形、六角形等のような、円形、楕円形または矩形以外の多角形であってもよい。
本実施例では、乾燥膜を用いてＢＡＷ共振素子１００と第２基板２００とを接合することができ、乾燥膜の硬度が小さく、一定の段差を許容することができ、それにより支持層１３０および共振構造１２０の第１電極１２１および第２電極１２３と良好な接触を形成し、良好な接合効果を得ることができる。
なお、本発明の他の実施例では、接合層２１０が弾性を有していない場合には、まず、共振構造１２０の第１基板１１０の表面から離れた表面に十分に厚い接合材料を被覆し、接合材料の表面を平坦化するようにしてもよく、この時には、共振構造１２０が第１隙間の外周に、対応する電気接続部を露出させる開口部を有する場合、接合層２１０もその開口部を満たすことができる。次に、前記共振構造１２０の前記第１基板１１０から離れた表面を露出させるまで、平坦化後の接合材料をエッチングして、第２隙間２０を有する接合層２１０を形成し、その後、接合層２１０と第２基板２００との間に生じた分子吸着力（または分子結合力）を直接利用して、第２基板２００を接合層２１０に結合して、第２隙間２０を閉じるようにしてもよい。このように、第２隙間２０を有する接合層２１０を形成する方法では、接合層２１０が、共振構造１２０の第１隙間１０の外周領域における開口部（図示せず）を充填して平坦化された表面を有することができるため、一定の段差も許容され、支持層１３０および共振構造１２０の第１電極１２１、第２電極１２３などの構造と良好な接触を形成することができる。これにより、第２基板２００が接合された後の効果を良好にすることもできる。
次に、パッケージング構造外部から制御を行い、パッケージング構造中の関連電気パラメータを外部から取得するために共振構造１２０の第１電極１２１および第２電極１２３を引き出す必要がある。本実施例では、接合層２１０の硬度が小さいため、その中に貫通孔エッチングおよび導電性材料堆積を行われば、プロセスの制御が難しくなる一方で、導電性材料が連続膜を形成しにくく、導電性能および安定性が劣る。このため、以下のプロセスは、第２基板２００の片側から行われるのを避け、第１基板１１０の片側から行われる。
図６は本発明の一実施例に係るＢＡＷ共振器のパッケージング方法を用いて、導電性相互接続層を形成した後の断面図である。図６に示すように、本実施例は、ステップＳ３を実行した後、ＢＡＷ共振素子１００において、第１貫通孔１４０および第２貫通孔１５０を形成することができ、具体的には、以下のプロセスを含む。
まず、前記第２基板２００から離れた側から前記第１基板１１０を薄くする。第１基板１１０を薄くすることは貫通孔に対応するエッチングプロセスに有利である。一般的に、第１基板１１０の厚さを８０μｍ未満に薄くする必要があり、本実施例における薄化後の第１基板１１０の厚さは、約６０μｍである。
次に、第１貫通孔１４０と第２貫通孔１５０とがそれぞれ形成されるように、例えばスルーシリコンビア（ＴＳＶ）技術を採用して前記第１基板１１０の片側においてエッチングプロセスを実行し、前記第１貫通孔１４０は、共振構造１２０の一部の第１電極１２１（即ち、第１電気接続部）を露出させ、前記第２貫通孔１５０は、共振構造１２０の一部の第２電極１２３（即ち、第２電気接続部）を露出させる。具体的には、第１回のフォトマスクプロセスおよびエッチングプロセスによって第１貫通孔１４０を形成することができ、第１貫通孔１４０を形成するエッチングプロセスは、第１電極１２１が露出するまで至り、次に第２回のフォトマスクプロセスによって、他の領域を被覆し、エッチングプロセスを利用して第２貫通孔１５０を形成し、第２回の貫通孔１５０のエッチングプロセスは、第２電極１２３が露出するまで至る。第１貫通孔１４０および第２貫通孔１５０のサイズは、露光する必要のある電極範囲およびエッチング条件に従って決定することができる。本実施例では、第１貫通孔１４０および第２貫通孔１５０の上部開口径は約２０μｍ〜７０μｍであり、第１貫通孔１４０および第２貫通孔１５０の深さは約６０μｍ〜１００μｍであり、具体的には約７０μｍ〜８０μｍである。すなわち、本実施例では、前記共振構造１２０の対応する電気接続部は、第１隙間１０から突出した一部の第１電極１２１を含む第１電気接続部と、第１隙間１０から突出した一部の第２電極１２２を含む第２電気接続部とを含む。
図６をさらに参照すると、ステップＳ４を実行した後、本実施例は、第１貫通孔１４０および第２貫通孔１５０の内面および２つの貫通孔の外周における第１基板１１０の一部の表面に導電性相互接続層を形成することができ、具体的には、以下のプロセスを含むことができる。まず、第１貫通孔１４０、第２貫通孔１５０および第１基板１１０の表面にシード層を形成し、シード層はＰＶＤ法またはスパッタリング法により形成することができ、本実施例において、導電性相互接続層の主材料が銅である場合には、シード層の材料としてＴｉＣｕを用いることができる。続いて、シード層を含むＢＡＷ共振素子１００を電解装置の電解槽、または化学メッキ装置の化学メッキ溶液中に入れて、一定時間経過後に取り出し、前記第１貫通孔１４０、第２貫通孔１５０および第１基板１１０の表面に銅導電層が形成される。続いて、フォトリソグラフィーとエッチングとを組み合わせるプロセスにより、第１基板１１０の表面における不要な銅導電層およびシード層を除去して導電性相互接続層を形成することができ、ここでは、第１貫通孔１４０を被覆する導電性相互接続層は第１導電性相互接続層１４１と定義され、第２貫通孔１５０を被覆する導電性相互接続層は第２導電性相互接続層１５１と定義される。本実施例では、第１基板１１０と共振構造１２０の第１電極１２１との間に支持層１３０が設けられているため、第１貫通孔１４０と第２貫通孔１５０とが、いずれも第１基板１１０および支持層１３０とを貫通しているので、第１導電性相互接続層１４１は共振構造１２０の第１電極１２１と電気的に接触し、第２導電性相互接続層１５１は共振構造１２０の第２電極１２３と電気的に接触する。また、別の実施例（例えば図３）では、共振構造１２０と第１基板１１０との間に第１隙間１０程度の高さの支持層を設ける必要をとせず、従って貫通孔が図６の貫通孔よりも深さを小さくすることができる。また、本発明の他の実施例では、堆積される導電性材料は、銅、ニッケル、亜鉛、錫、銀、金、タングステン、およびマグネシウムなど金属材料のうちの１種または複数種の金属、または、銅、ニッケル、亜鉛、錫、銀、金、タングステン、およびマグネシウムなどの元素の合金を含むことができる。導電性材料は物理気相蒸着などのプロセスで堆積することができる。電気メッキおよび化学メッキプロセスは良好な穴埋め効果を有するため、電気メッキプロセスまたは化学メッキプロセスを用いて導電性材料を堆積することが好ましい。本発明の他の実施例では、前記導電性相互接続層の材料は、第２電極および第１電極の材料と同じであってもよく、堆積プロセス条件は第２電極および第１電極をエッチングするプロセス条件も同じであるため、ステップＳ１のプロセスを最大限に両立させることができ、プロセスを簡略化することができる。
また、図６に示す実施例では、第２貫通孔１５０は、第１電極１２１が位置する材料層、圧電層１２２が位置する材料層をを貫通してからこそはじめて第２電極１２３を露出させることができるので、第１貫通孔１４０と第２貫通孔１５０とで電気メッキを行う際に、第１貫通孔１４０および第２貫通孔１５０における第１電極１２１材料層側壁および圧電層１２２材料層側壁に導電性材料を被覆する時に、第１導電性相互接続層１４１および第２導電性相互接続層１５１の導電性能に悪影響を与えないように、本発明の一実施例では、導電性材料を堆積する前に、第１貫通孔１４０と第２貫通孔１５０の内側壁にそれぞれ側壁保護層１１１を形成してもよい。前記側壁層１１１の形成方法は、以下のプロセスを含むことができる。つまり、第１貫通孔１４０および第２貫通孔１５０を充填する誘電体層を形成し、前記誘電体層を垂直にエッチングし、残りの誘電体層を側壁保護層１１１として前記第１貫通孔１４０および第２貫通孔１５０の側壁面のみを覆うようにする。側壁保護層１１１を形成した後、第１貫通孔１４０と第２貫通孔１５０の底面には、共振構造１２０の対応する電気接続部（すなわち電極）が露出したままであり、従って、上記電気メッキまたは化学メッキプロセスにより共振構造１２０と電気的に接触可能な導電性相互接続層を形成することができる。第１貫通孔１４０と第２貫通孔１５０の側壁面は異なるため、第１貫通孔１４０の側壁は、第１電極１２１の材料層と圧電層１２２の材料層の側壁を露出させていないので、側壁保護層１１１は第２貫通孔１５０の側面のみを被覆してもよい。
また、第１基板１１０表面に導電性相互接続層を形成する方法は、これに限られるものではなく、他の実施例においては、第１貫通孔１４０および第２貫通孔１５０の内面を覆う導電性相互接続層部分を形成した後、第１基板１１０の第２基板２００の表面から離れた表面を覆う導電性相互接続層部分が形成されるように導電性材料を堆積させ、かつ第１基板１１０における導電性相互接続層部分をそれぞれ前記第１貫通孔１４０および前記第２貫通孔１５０内の導電性相互接続層と接続させるようにする。
上記プロセスによって形成された第１導電性相互接続層１４１および第２導電性相互接続層１５１は、第１電極１２１および第２電極１２３の電気的接触を、第１基板１１０の第２基板２００から離れた側の表面にそれぞれ接続している。
図７は本発明の一実施例に係るＢＡＷ共振器のパッケージング方法を用いて、パッシベーション層と接触パッドを形成した後の断面図である。図７を参照して、さらに、本実施例では、ステップＳ５を実行した後に、第１貫通孔１４０および第２貫通孔１５０にパッシベーション層を充填し、第１基板１１０に接触パットを形成することができる。具体的には、接触パッドの形成は以下のプロセスを含むことができる。まず、第１導電性相互接続層１４１が形成された第１貫通孔１４０の表面、第２導電性相互接続層１５１が形成された第２貫通孔１５０の表面と、導電性相互接続層が形成された第１基板１１０の表面には、パッシベーション層材料を堆積して、パッシベーション層材料で第１貫通孔１４０と第２貫通孔１５０を充填し、かつ第１基板１１０の上方に一定の厚さ被覆する。続いて、ＣＭＰプロセスなどの平坦化プロセスを行って、一部の厚さのパッシベーション層材料を除去し、残りのパッシベーション層材料は、パッシベーション層１６０として、前記第１貫通孔１４０および第２貫通孔１５０を充填し、かつ第１基板１１０の上方に平坦な表面を有する。次に、パッシベーション層１６０をエッチングして、前記第１基板１１０の上方の少なくとも一部の前記第１導電性相互接続層１４１と少なくとも一部の前記第２導電性相互接続層１５１をそれぞれ露出させる接触開口部を形成し、露出した前記第１導電性相互接続層１４１を第１接触パット１４２とし、露出した前記第２導電性相互接続層１５１を第２接触パット１５２とする。
パッシベーション層１６０は、接触パッドの位置を限定しながら、形成されたパッケージング構造を保護するために用いられる。パッシベーション層１６０の材料は、酸化マグネシウム（ＭｇＯ）、酸化ジルコニウム（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、チタン酸ジルコン酸鉛（ＰＺＴ）、ヒ化ガリウム（ＧａＡｓ）、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化チタン（ＴｉＯ2）や酸化亜鉛（ＺｎＯ）などの誘電体材料のうちの１種または複数種を含むことができる。ここでは、パッシベーション層１６０の材質は、圧電層１２２の材質と同じであり、かつ圧電層１２２と完全に同じな堆積プロセスを採用することで、ＢＡＷ共振素子１００の製造プロセスを最大限に両立させるとともに、他の材料を用いてパッシベーション層を製造する際に発生する温度ドリフトの問題および望ましくない応力の導入問題を避けることができ、よって、共振器の共振性能を向上させる。また、パッシベーション層１６０は、第１貫通孔１４０と第２貫通孔１５０とを充填し、ＢＡＷ共振装置１００の機械的な支持性能を向上させることができる。
本実施例では、共振構造１２０の第１電極１２１と第２電極１２３とをそれぞれ制御するために、第１接触パッド１４２と、第２接触パッド１５２とをそれぞれ形成した。第１接触パッド１４２は、第１導電性相互接続層１４１を介して第１電極１２１と電気的に接続され、第２接触パッド１５２は、第２導電性相互接続層１５１を介して第２電極１２３と電気的に接続され、それによりパッケージングモジュール外部から共振構造を電気的に制御することができる。
上記ＢＡＷ共振器のパッケージング方法では、ＢＡＷ共振素子１００を接合層２１０を介して第２基板２００に接合し、その後、前記第１基板１１０の片側に、ＢＡＷ共振素子１００における共振構造１２０の電気接続部を露出させる貫通孔を形成し、かつ貫通孔の内面および一部の第１基板の表面に導電性相互接続層を形成することにより、接合層２１０からの貫通孔エッチングステップおよび導電性材料の堆積ステップを避け、接合層２１０の材料は、良好な接合効果を提供する材料を選択することができ、プロセスの難易度を低下させ、導電プラグおよび前記形成したパッケージングモジュールの安定性を向上させ、それによりＢＡＷ共振器の性能向上に役立つ。
本実施例は、ＢＡＷ共振器のパッケージングモジュールをさらに含み、本実施例のＢＡＷ共振器のパッケージング方法を用いて製造することができる。図７に示すように、前記パッケージングモジュールは、ＢＡＷ共振素子１００と、前記ＢＡＷ共振素子１００に接合される第２基板２００と、ＢＡＷ共振素子１００上に形成される第１貫通孔１４０と、第２貫通孔１５０と、ＢＡＷ共振素子１００上に形成される導電性相互接続層と、を含む。
具体的には、前記ＢＡＷ共振素子１００は、第１基板１１０と、第１基板１１０の第２基板２００に対向する側に設けられた共振構造１２０とを含み、共振構造１２０と第１基板１１０との間に、第１隙間１０が形成され、前記ＢＡＷ共振素子１００は、接合層２１０を介して第２基板２００に接合され、共振構造１２０と、第２基板２００との間に、主に接合層２１０によって囲まれた第２隙間２０を有し、前記第２隙間２０と前記第１隙間１０とが少なくとも部分的に位置合わせされて、一部の共振構造１２０を前記第２隙間２０と前記第１隙間１０との間に制限する。ここでは、第１隙間１０と第２隙間２０とが連通してキャビティ３０を形成してもよく、連通しなくてもよく、共振構造１２０の第１隙間１０と、第２隙間２０と共に重なる部分を有効動作領域としてもよい。
本実施例では、前記共振構造１２０は、前記第１基板１００に近接する第１電極１２１と、前記第１電極１２１に位置する圧電層１２２と、前記圧電層１２２に位置する第２電極１２３とを含む。第１貫通孔１４０および第２貫通孔１５０は、いずれも第１隙間１０の外周に位置し、かつそれぞれ前記第１基板１１０を貫通して前記共振構造１２０の対応する電気接続部を露出させる。前記電気接続部は、第１隙間１０から突出した一部の第１電極１２１を含む第１電気接続部と、第１隙間１０から突出した一部の第２電極１２３を含む第２電気接続部と、を含む。前記導電性相互接続層は、第１導電性相互接続層１４１と、第２導電性相互接続層１５１とを含み、第１導電性相互接続層１４１は、第１電気接続部に電気的に接触することによって第１電極１２１と電気的に接続され、第２導電性相互接続層１５１は、第２貫通孔１５０の内面および第２貫通孔１５０の周囲の一部の第１基板１１０上に形成され、第２導電性相互接続層１５１は、第２電気接続部に電気的に接触することによって第２電極１２３と電気的に接続される。
さらに、上記ＢＡＷ共振器のパッケージングモジュールはパッシベーション層１６０をさらに含むことができ、前記パッシベーション層１６０は第１貫通孔１４０および第２貫通孔１５０を充填し、かつ前記第１貫通孔１４０および第２貫通孔１５０の外周の第１基板１１０の表面上の一部または全部の前記第１導電性相互接続層１４１および第２導電性相互接続層１５１をそれぞれ露出させ、露出した前記第１導電性相互接続層１４１は第１接触パッド１４２として、露出した第２導電性相互接続層１５１は、第２接触パッド１５２とする。第１接触パッド１４２と第２接触パッド１５２は、外部コントローラに接続して共振構造１２０の動作を制御することができる。
本実施例のＢＡＷ共振器のパッケージングモジュールは、上記ＢＡＷ共振器のパッケージング方法を用いてパッケージングすることができる。ここでは、接合層２１０は、硬度の低い材料、例えば、光硬化材料（乾燥膜を含む）および／または熱硬化材料を採用してもよく、その良好な段差許容度を利用して、平坦性の低い材料間でも良好な接合を実現することができ、これにより、第２基板２００（パッケージングトップカバーとして）のＢＡＷ共振素子１００に対するパッケージング品質を良好にすることができ、接合層２１０は、例えば、シリカ、窒化物、オルトケイ酸テトラエチル、および誘電率Ｋが４より大きい高Ｋ誘電体のうちの少なくとも１種を含む硬度の大きい材料を採用してもよい。また、ＢＡＷ共振素子１００の電気接続部を電気的に引き出すための電気接続部の貫通孔、導電性相互接続層等の構造は、いずれも第１基板１１０の第２基板２００から離れた側に形成されており、それにより第２隙間２０があるトップカバー構造に悪影響を与えることを避けることができるとともに、貫通孔と導電性相互接続層の品質向上に役立つことができる。
本実施例のパッケージングモジュールでは、ＢＡＷ共振素子は、図２または図３に示す構造を有してもよい。図２に示すＢＡＷ共振素子を例として、前記ＢＡＷ共振素子１００は、第１基板１１０に設けられた支持層１３０を含み、支持層１３０の硬度は、接合層２１０の硬度よりも大きくてもよく、第１隙間１０は、主に支持層１３０によって限定されており、前記共振構造１２０は、支持層１３０とラッピングされる。また、図７に示すように、パッケージングモジュールにおいては、第１貫通孔１４０および第２貫通孔１５０が、いずれも第１基板１１０および支持層１３０を貫通して設けられている。一方、他の実施例（図３参照）では、前記ＢＡＷ共振素子１００の第１基板１１０に溝が形成され、前記共振構造１２０は、前記溝の上方にあり、かつ、前記溝の周りの前記第１基板１１０とラッピングされ、この実施例では、前記ＢＡＷ共振素子１００に設けられた第１貫通孔と、前記第２貫通孔とが、第１基板１１０を貫通して設けらればよい。
図２に示すＢＡＷ共振素子を例として、支持層１３０は、例えば、シリカ、窒化ケイ素、窒酸化ケイ素、窒化アルミニウム、酸化チタン、窒化チタンのうちの少なくとも１種を含む、乾燥膜より硬度の高い材料を選択することができ、高い支持強度を提供することができる一方、孔エッチングプロセスのプロセス制御難易度は比較的小さく、また、孔内に導電性材料を堆積させて導電性相互接続層を形成する時、導電性相互接続層の膜層は連続的であり、品質が高く、導電性相互接続層の安定性もより良く、ＢＡＷ共振器パッケージング構造の性能向上に有利である。
本実施例は、フィルタをさらに含み、前記フィルタは、前記ＢＡＷ共振器のパッケージングモジュールに位置する。前記フィルタは、無線周波数フィルタであってもよい。その中のＢＡＷ共振素子のパッケージング方法を改良することによって、製造難易度を低下させ、共振素子の性能と確実性を高めるだけではなく、フィルタの性能と確実性を高めることにも有利である。
本実施例における方法および構造は、漸進的方式で説明され、後の方法および構造は、前の方法および構造と異なる点を重点として説明し、これに関連する点は参照して理解することができる。
以上の説明は、本発明のより好ましい実施例の説明にすぎず、本発明の特許請求の範囲を限定するものではなく、当業者であれば、本発明の精神および範囲から逸脱することなく、上記開示された方法および技術内容を利用して本発明の技術的解決手段に可能な変更および修正を行うことができるため、本発明の技術的解決手段から逸脱していない内容や、本発明の技術的解決手段によって以上の実施例に対するいかなる簡単な修正や、均等変化および修飾は、いずれも本発明の技術的解決手段の保護範囲に属する。
１００ ＢＡＷ共振素子
１１０ 第１基板
１２０ 共振構造
１２１ 第１電極
１２２ 圧電層
１２３ 第２電極
１２０ａ 第１溝
１２０ｂ 第２溝
１０ 第１隙間
２０ 第２隙間
３０ キャビティ
１３０ 支持層
２００ 第２基板
２１０ 接合層
１４０ 第１貫通孔
１５０ 第２貫通孔
１１１ 側壁保護層
１４１ 第１導電性相互接続層
１５１ 第２導電性相互接続層
１４２ 第１接触パッド
１５２ 第２接触パッド
１６０ パッシベーション層

Claims (20)

  1. ＢＡＷ共振器のパッケージング方法であって、
    第１基板と、前記第１基板上に設けられる共振構造とを含むＢＡＷ共振素子を提供するステップであって、前記共振構造と前記第１基板との間に第１隙間を形成するステップと、
    接合層を介して前記ＢＡＷ共振素子を前記共振構造の片側から第２基板に接合するステップであって、前記共振構造と前記第２基板との間には、主に前記接合層によって囲まれて成る第２隙間が形成され、前記第２隙間と前記第１隙間とは少なくとも一部が位置合わせされるステップと、
    前記第１隙間の周囲に、前記第１基板を貫通し、かつ前記共振構造における対応する電気接続部を露出させる貫通孔を形成するステップと、
    導電性相互接続層を、前記貫通孔の内面および前記貫通孔の外周の一部の前記第１基板の表面上に形成するステップとを含む、ことを特徴とするＢＡＷ共振器のパッケージング方法。
  2. 前記共振構造は、前記第１基板に対向する第１電極と、前記第１電極上に位置する圧電層と、前記圧電層上に位置する第２電極とを含む、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  3. 前記電気接続部は、前記第１隙間から突出した一部の前記第１電極を含む第１電気接続部と、前記第１隙間から突出した一部の前記第２電極を含む第２電気接続部とを含む、ことを特徴とする請求項２に記載のＢＡＷ共振器のパッケージング方法。
  4. 前記共振構造の前記第２基板に対向する側に開口部を備え、前記開口部は、前記第２隙間の外周に位置し且つ前記電気接続部の前記第２基板に対向する一部または全部の表面を露出させ、前記接合層は前記開口部を充填する、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  5. 前記ＢＡＷ共振素子を前記第２基板と接合した後であって、且つ前記貫通孔を形成する前に、まず前記第１基板を薄くする、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  6. 前記貫通孔を形成した後であって、且つ前記貫通孔の内面に前記導電性相互接続層を形成する前に、まず前記貫通孔の側壁に側壁保護層を形成する、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  7. 前記導電性相互接続層を形成した後に、
    パッシベーション層を形成するステップをさらに含み、前記パッシベーション層は前記貫通孔を充填し且つ前記貫通孔の外周の共振器カバー表面における一部の前記導電性相互接続層を露出させ、露出した前記導電性相互接続層が接触パッドを形成する、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  8. 前記パッシベーション層の材質は前記圧電層の材質と同じであるか、または、前記パッシベーション層の材質は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、金属窒化物およびポリマーのうちの少なくとも１つを含む、ことを特徴とする請求項７に記載のＢＡＷ共振器のパッケージング方法。
  9. 前記接合層の材料は、光硬化材料、熱硬化材料、シリカ、窒化物、オルトケイ酸テトラエチルおよび誘電率Ｋが４より大きい高Ｋ誘電体のうちの少なくとも１種を含む、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  10. 前記ＢＡＷ共振素子を提供するステップは、
    用意した基板を提供するとともに、前記共振構造を製造するための圧電積層膜層と支持層を前記用意した基板上に順次形成するステップと、
    前記支持層をエッチングして前記支持層に前記第１隙間を形成するステップと、
    前記第１基板を提供するとともに、前記第１基板を前記支持層上に結合するステップと、
    前記用意した基板を除去して前記ＢＡＷ共振素子を形成するステップとを含む、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  11. 前記圧電積層膜層上に前記支持層を形成する前、または前記用意した基板を除去した後、前記圧電積層膜層をパターン化して前記共振構造を形成する、ことを特徴とする請求項１０に記載のＢＡＷ共振器のパッケージング方法。
  12. 前記ＢＡＷ共振素子を提供するステップは、
    前記第１基板を提供し、犠牲層を一部の前記第１基板上に形成するステップと、
    前記共振構造を前記犠牲層と前記第１基板上に形成するステップと、
    前記犠牲層を除去して前記第１隙間を形成するステップとを含む、ことを特徴とする請求項１に記載のＢＡＷ共振器のパッケージング方法。
  13. 前記犠牲層を一部の前記第１基板上に形成するステップは、前記第１基板をエッチングして前記第１基板に溝を形成するステップと、前記犠牲層を形成して前記溝に充填するステップとを含み、または、
    前記犠牲層を一部の前記第１基板上に形成するステップは、前記犠牲層を前記第１基板上に被覆させるステップと、前記犠牲層をパターン化して一部の前記第１基板上に突設される犠牲層を形成するステップとを含む、ことを特徴とする請求項１２に記載のＢＡＷ共振器のパッケージング方法。
  14. ＢＡＷ共振器のパッケージングモジュールであって、前記パッケージングモジュールは、
    第２基板と、一部の前記第２基板上に形成された接合層と、
    前記接合層に接合され、第１基板と、前記第１基板の前記第２基板に対向する表面上に設けられた共振構造とを含むＢＡＷ共振素子と、
    貫通孔の内面および前記貫通孔の外周の一部の前記第１基板の表面上に形成された導電性相互接続層とを含み、
    前記共振構造と前記第１基板との間には第１隙間が形成され、前記接合層は、前記第２基板と前記共振構造との間に挟まれ、前記第２基板と前記共振構造との間には、主に前記接合層によって囲まれて成る第２隙間が形成され、前記第２隙間と前記第１隙間とは、少なくとも一部が位置合わせされ、前記ＢＡＷ共振素子には、前記貫通孔がさらに設けられ、前記貫通孔は、前記第１隙間の外周の第１基板を貫通し、前記共振構造における対応する電気接続部を露出させる、ことを特徴とするＢＡＷ共振器のパッケージングモジュール。
  15. 前記ＢＡＷ共振素子は、前記第１基板の前記第２基板に対向する表面に設けられた支持層をさらに含み、前記第１隙間は、前記支持層によって囲まれた空間を含み、前記共振構造は、前記支持層の前記第２基板に対向する表面上にラッピングされ、前記貫通孔は前記第１基板と前記支持層を貫通する、ことを特徴とする請求項１４に記載のパッケージングモジュール。
  16. 前記接合層の硬度は前記支持層の硬度より小さい、ことを特徴とする請求項１５に記載のパッケージングモジュール。
  17. 前記パッケージングモジュールは、側壁保護層及び／またはパッシベーション層をさらに含み、前記側壁保護層は、前記貫通孔の側壁上に位置し、前記共振構造と前記導電性相互接続層との間、及び前記第１基板と前記導電性相互接続層との間に挟まれて設けられ、前記パッシベーション層は、前記貫通孔を充填するとともに前記貫通孔の外周の第１基板表面上にある一部の前記導電性相互接続層を露出させ、露出された前記導電性相互接続層が接触パッドを形成する、ことを特徴とする請求項１６に記載のパッケージングモジュール。
  18. 前記パッシベーション層の材質は前記圧電層の材質と同じであるか、または、前記パッシベーション層の材質は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、金属窒化物およびポリマーのうちの少なくとも１つを含む、ことを特徴とする請求項１６に記載のパッケージングモジュール。
  19. 前記共振構造は、前記第２基板に対向する第２電極と、前記第２電極上に位置する圧電層と、前記圧電層上に位置する第１電極とを含み、前記電気接続部は、第１電気接続部と第２電気接続部とを含み、前記第１電気接続部は、第１隙間から突出した一部の前記第１電極を含み、前記第２電気接続部は、前記第１隙間から突出した一部の前記第２電極を含む、ことを特徴とする請求項１４に記載のパッケージングモジュール。
  20. 前記接合層の材料は、光硬化材料、熱硬化材料、シリカ、窒化物、オルトケイ酸テトラエチルおよび誘電率Ｋが４より大きい高Ｋ誘電体のうちの少なくとも１種を含む、ことを特徴とする請求項１４に記載のパッケージングモジュール。
JP2021504205A 2019-07-19 2019-10-04 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法 Active JP7246775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023036991A JP2023071988A (ja) 2019-07-19 2023-03-09 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910656689 2019-07-19
CN201910656689.6 2019-07-19
PCT/CN2019/109826 WO2021012396A1 (zh) 2019-07-19 2019-10-04 Baw谐振器的封装模块及封装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023036991A Division JP2023071988A (ja) 2019-07-19 2023-03-09 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法

Publications (2)

Publication Number Publication Date
JP2021534613A true JP2021534613A (ja) 2021-12-09
JP7246775B2 JP7246775B2 (ja) 2023-03-28

Family

ID=73576222

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021504205A Active JP7246775B2 (ja) 2019-07-19 2019-10-04 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法
JP2023036991A Pending JP2023071988A (ja) 2019-07-19 2023-03-09 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023036991A Pending JP2023071988A (ja) 2019-07-19 2023-03-09 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法

Country Status (4)

Country Link
US (1) US20210184645A1 (ja)
JP (2) JP7246775B2 (ja)
CN (1) CN112039464B (ja)
WO (1) WO2021012396A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113285685B (zh) * 2021-03-05 2022-12-09 广州乐仪投资有限公司 石英薄膜体声波谐振器及其加工方法、电子设备
WO2022210809A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 弾性波装置
CN113328725B (zh) * 2021-05-21 2024-04-05 武汉衍熙微器件有限公司 声波谐振结构、滤波器及声波谐振结构的制造方法
CN114421910B (zh) * 2022-01-20 2023-06-09 武汉敏声新技术有限公司 谐振器及其制备方法、滤波器
CN115425391B (zh) * 2022-09-22 2023-03-17 安徽大学 一种陶瓷压电水下探测和5g手机天线

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521211A (ja) * 2003-03-31 2006-09-21 インテル・コーポレーション マイクロエレクトロメカニカルシステム（ｍｅｍｓ）デバイスならびにそれを生成するシステムおよび方法
WO2008023478A1 (fr) * 2006-08-25 2008-02-28 Murata Manufacturing Co., Ltd. pièce électronique, et procédé de fabrication de la pièce électronique
JP2008098831A (ja) * 2006-10-10 2008-04-24 Toshiba Corp 薄膜圧電共振器
WO2016174789A1 (ja) * 2015-04-27 2016-11-03 株式会社村田製作所 共振子及び共振装置
JP2018137742A (ja) * 2017-02-15 2018-08-30 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 損失が低減された特性の弾性共振器とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939939B2 (ja) * 2001-07-17 2007-07-04 富士通株式会社 圧電薄膜共振素子の製造方法
KR100616508B1 (ko) * 2002-04-11 2006-08-29 삼성전기주식회사 Ｆｂａｒ 소자 및 그 제조방법
KR100698287B1 (ko) * 2005-01-31 2007-03-22 삼성전자주식회사 박막벌크음향공진기 및 그 제조 방법
CN2899285Y (zh) * 2006-06-02 2007-05-09 苏州市捷润电子科技有限公司 声表面波器件的高可靠封装结构
CN104767500B (zh) * 2014-01-03 2018-11-09 佛山市艾佛光通科技有限公司 空腔型薄膜体声波谐振器及其制备方法
CN103873010B (zh) * 2014-03-17 2017-03-22 电子科技大学 一种压电薄膜体声波谐振器及其制备方法
CN109586680B (zh) * 2017-09-29 2021-09-03 安华高科技股份有限公司 用于声谐振器结构的经锚定聚合物封装
CN109672419A (zh) * 2018-11-01 2019-04-23 中国科学院半导体研究所 一种体声波谐振器的结构及其制备方法
CN109639251A (zh) * 2018-12-10 2019-04-16 开元通信技术（厦门）有限公司 体声波谐振器及其制作方法、滤波器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521211A (ja) * 2003-03-31 2006-09-21 インテル・コーポレーション マイクロエレクトロメカニカルシステム（ｍｅｍｓ）デバイスならびにそれを生成するシステムおよび方法
WO2008023478A1 (fr) * 2006-08-25 2008-02-28 Murata Manufacturing Co., Ltd. pièce électronique, et procédé de fabrication de la pièce électronique
JP2008098831A (ja) * 2006-10-10 2008-04-24 Toshiba Corp 薄膜圧電共振器
WO2016174789A1 (ja) * 2015-04-27 2016-11-03 株式会社村田製作所 共振子及び共振装置
JP2018137742A (ja) * 2017-02-15 2018-08-30 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 損失が低減された特性の弾性共振器とその製造方法

Also Published As

Publication number Publication date
JP7246775B2 (ja) 2023-03-28
CN112039464A (zh) 2020-12-04
CN112039464B (zh) 2024-01-23
US20210184645A1 (en) 2021-06-17
WO2021012396A1 (zh) 2021-01-28
JP2023071988A (ja) 2023-05-23

Similar Documents

Publication Publication Date Title
JP2021534613A (ja) Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法
CN112039455B (zh) 体声波谐振器的封装方法及封装结构
WO2021012923A1 (zh) 薄膜体声波谐振器及其制作方法
WO2021253757A1 (zh) 一种薄膜声波滤波器及其制造方法
US20210313946A1 (en) Bulk Acoustic Wave Resonator and Fabrication Method for the Bulk Acoustic Wave Resonator
WO2021179729A1 (zh) 一种薄膜体声波谐振器及其制造方法
JP2007202130A (ja) Ｒｆモジュール、マルチｒｆモジュール、及びｒｆモジュールの製造方法
CN112039458B (zh) 体声波谐振器的封装方法及封装结构
WO2021057501A1 (zh) 一种用于半导体器件的叠加封装工艺及半导体器件
WO2021189965A1 (zh) 一种薄膜体声波谐振器及其制造方法
CN112039470B (zh) 薄膜体声波谐振器的制造方法
CN112039456A (zh) 体声波谐振器的封装方法及封装结构
WO2021232763A1 (zh) 一种薄膜体声波谐振器及其制造方法
JP7134530B2 (ja) バルク音響波共振器のパッケージング方法及びパッケージング構造
CN105811914A (zh) 一种体声波器件、集成结构及制造方法
WO2022179479A1 (zh) 一种mems器件及其制作方法
EP4145545A1 (en) Semiconductor structure having stacked units and manufacturing method therefor, and electronic device
WO2022143968A1 (zh) 一种mems器件及其制作方法
WO2022057766A1 (zh) 薄膜体声波谐振器的制造方法及滤波器
WO2022057769A1 (zh) 一种薄膜体声波谐振器及其制造方法和滤波器
WO2022057767A1 (zh) 一种薄膜体声波谐振器的制造方法
WO2022057466A1 (zh) 薄膜体声波谐振器、其制造方法及滤波器
WO2022057768A1 (zh) 一种薄膜体声波谐振器的制造方法
EP4087127A1 (en) Semiconductor structure having stacking unit and manufacturing method therefore, and electronic device
CN111371429B (zh) 控制电路与声波滤波器的集成方法和集成结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R150 Certificate of patent or registration of utility model

Ref document number: 7246775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150