JP2018137742A - 損失が低減された特性の弾性共振器とその製造方法 - Google Patents

損失が低減された特性の弾性共振器とその製造方法 Download PDF

Info

Publication number
JP2018137742A
JP2018137742A JP2018024628A JP2018024628A JP2018137742A JP 2018137742 A JP2018137742 A JP 2018137742A JP 2018024628 A JP2018024628 A JP 2018024628A JP 2018024628 A JP2018024628 A JP 2018024628A JP 2018137742 A JP2018137742 A JP 2018137742A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
thin film
electronic circuit
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018024628A
Other languages
English (en)
Other versions
JP2018137742A5 (ja
Inventor
義明 安藤
Yoshiaki Ando
義明 安藤
智 丹羽
Satoshi Niwa
智 丹羽
弘幸 中村
Hiroyuki Nakamura
弘幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2018137742A publication Critical patent/JP2018137742A/ja
Publication of JP2018137742A5 publication Critical patent/JP2018137742A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/582—Multiple crystal filters implemented with thin-film techniques
    • H03H9/586—Means for mounting to a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/587—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor
    • H03H9/605—Electric coupling means therefor consisting of a ladder configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】無線周波数（ＲＦ）信号がキャップ基板に結合されるのを抑制する弾性共振器を提供する。【解決手段】電子デバイス１が、圧電薄膜共振器１１を含む電子回路１８が形成される上面１０ａを有する圧電材料の第１基板（デバイス基板）１０と、第１基板１０の上面１０ａに対向するように配置された底面２０ａを有する低抵抗率材料の第２基板（キャップ基板）２０と、第１基板１０の上面１０ａと第２基板２０の底面２０ａとの間に配置された側壁３０とを含む。側壁３０は、第１基板１０の上面１０ａ及び第２基板２０の底面２０ａとともにキャビティ１９を画定し、キャビティ１９は内部に電子回路１８を含む。高抵抗率材料の薄膜が、電子回路１８から発せられるＲＦ信号が第２基板２０に結合するのを抑制するべく第２基板２０の底面２０ａの少なくとも一部分に形成される。【選択図】図４

Description

優先権出願の相互参照
本願は、２０１７年２月１５日に出願された「損失が低減された特性の弾性共振器とその製造方法」との名称の米国仮特許出願第６２／４５９，３５１号に係る米国特許法セクション１１９（ｅ）の優先権の利益を主張する。その開示は、その全体がここに参照として組み入れられる。
従来、携帯電話機等の通信機器においては、送信信号と受信信号等異なる帯域の信号を分離するためのフィルタデバイスが使用されている。このようなフィルタデバイスでは、圧電薄膜共振器（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ（ＦＢＡＲ））、又は音響多層膜共振器（Ｓｏｌｉｄｌｙ Ｍｏｕｎｔｅｄ Ｒｅｓｏｎａｔｏｒ（ＳＭＲ））のようなバルク弾性波（ＢＡＷ）共振器により構成された電子デバイスが使用されている。
図１は、従来の電子デバイスの一例の概略的な構成を示す断面図である。図１に示されるように、従来の電子デバイス１００は、圧電材料から形成された第１基板１１０と、シリコン等の低抵抗率材料から形成された第２基板１２０とを含む。第１基板１１０は、デバイス基板とも称され、上面１１０ａに電子回路１１８が形成される。電子回路１１８では、それぞれがバルク弾性波共振器として構成された複数の圧電薄膜共振器（ＦＢＡＲ）１１１が配線パッド１１２により接続される。第２基板１２０は、キャップ基板とも称され、第２基板１２０の底面１２０ａと第１基板１１０の上面１１０ａとの間に所定の間隙が維持されるように、第１及び第２側壁１３１、１３２が積層されて形成された側壁１３０により支持される。
第１基板１１０の上面１１０ａ、第２基板１２０の底面１２０ａ、及び側壁１３０により、電子回路１１８を内部に含むキャビティ１１９が画定される。第１基板１１０の底面１１０ｂには外部電極１４０が形成される。外部電極１４０は、ビア１４１及び外部電極層１４２を含む。ビア１４１は、第１基板１１０の上面１１０ａと底面１１０ｂとを結ぶスルーホール１０ｃを通るように形成される。外部電極層１４２はビア１４１の底面に形成される。これにより、外部電極１４０は配線パッド１１２に接続される。
図２は、図１に示される従来の電子デバイス１００に係る電子回路１１８の回路図である。電子回路１１８は、ラダー型の帯域通過フィルタを形成する複数の圧電薄膜共振器を含む。フィルタは、入力端子から出力端子への信号経路に沿って直列に接続された圧電薄膜共振器１０１、１０３、１０５、１０７を含む。フィルタはまた、圧電薄膜共振器１０１、１０３、１０５、１０７間を結ぶ各ノードとグランドとの間に並列に接続された圧電薄膜共振器１０２、１０４、１０６も含む。
図３は、図１に示される従来の電子デバイス１００の等価回路を例示する回路図である。等価回路に示される帯域通過フィルタ１５１は図２の電子回路１１８に対応する。従来の電子デバイス１００においては時々、電子回路１１８から発せられる無線周波数（ＲＦ）信号がキャビティ１１９又は側壁１３０を通り、キャップ基板としての第２基板１２０に結合することが生じ得る。このような結合により、帯域通過フィルタ１５１を迂回して電子回路１１８の入力側ラインを出力側ラインに接続する経路が生じ得る。この経路は、電子回路１１８の入力側ラインと第２基板１２０とを結合する第１キャパシタ１５２と、第２基板１２０の抵抗１５３と、第２基板１２０を電子回路１１８の出力側ラインに結合する第２キャパシタ１５４とによって等価的に表現することができる。
電子フィルタの様々な側面は特許文献１に記載されている。
ＦＢＡＲフィルタの開発：ＳＡＷフィルタとの比較，電子情報通信学会技術研究報告．ＥＤ，電子デバイス１０３（７２８），９−１４，２００４−０３−０９
本発明の複数の実施形態は、バルク弾性波（ＢＡＷ）共振器において使用される電子デバイス、及び当該電子デバイスを製造する方法に関する。
図３の等価回路に例示されるように、従来の電子デバイス１００によれば、電子回路１１８により発せられるＲＦ信号が、キャップ基板としての第２基板１２０に結合され得る。これにより、電子デバイス１００の周波数特性が劣化し得る。特に、電子デバイス１００において帯域通過フィルタの通過損失が増加し得る。
上述した実情に鑑み、本開示の様々な側面が提案され、電子デバイス１００において、デバイス基板としての第１基板１１０の上面１１０ａに形成された電子回路１１８により発せられるＲＦ信号が、キャップ基板としての第２基板１２０に結合するのを抑制することにより、電子デバイス１００の周波数特性が改善される。
上述した問題の一以上に対処するべく、本発明の複数の側面に係る電子デバイスは、圧電材料から形成された第１基板であって、バルク弾性波（ＢＡＷ）共振器を含む電子回路を上面に有する第１基板と、底面が第１基板の上面に対向するように配置された第２基板であって、低抵抗率材料から形成された第２基板と、第１基板の上面と第２基板の底面とを所定の間隙で離間されるように支持する側壁であって、第１基板の上面及び第２基板の底面とともにキャビティを画定する側壁とを含み、当該キャビティは内部に当該電子回路を含み、第２基板の底面の少なくとも一部分には、当該電子回路から発せられる無線周波数（ＲＦ）信号が第２基板に結合されるのを抑制するべく高抵抗率材料の薄膜が形成される。第２基板を形成する低抵抗率材料はシリコンを含み、薄膜を形成する高抵抗率材料は、二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含み得る。
さらに、本発明の複数の側面に係る電子デバイスは、圧電材料から形成された第１基板であって、バルク弾性波（ＢＡＷ）共振器を含む電子回路を上面に有する第１基板と、底面が第１基板の上面に対向するように配置された第２基板と、第１基板の上面と第２基板の底面とを所定の間隙により離間されるように支持する側壁であって、第１基板の上面及び第２基板の底面とともにキャビティを画定する側壁とを含み、当該キャビティは内部に当該電子回路を含み、第２基板は、当該電子回路により発せられるＲＦ信号が第２基板に結合されるのを抑制するべく高抵抗率材料から形成される。第２基板を形成する高抵抗率材料は、二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含み得る。
第１基板を形成する圧電材料は、窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）の少なくとも一方を含み得る。バルク弾性波共振器は、圧電薄膜共振器（ＦＢＡＲ）及び音響多層膜共振器（ＳＭＲ）の少なくとも一方を含み得る。
側壁は金属から形成され、薄膜を介して第２基板に接続されてよい。側壁は液相拡散接合により形成されてよい。電子回路のグランドラインは側壁に接続されてよい。
電子デバイスはさらに、第１基板及び第２基板を支持するべく第１基板の上面と第２基板の底面とを結ぶ柱を含み得る。柱は、金属から形成され、薄膜を介して第２基板に接続されてよい。第１基板は、上面と底面とを結ぶスルーホールを含み、当該スルーホールに形成されたビアをさらに含んでよい。ビアは、電子回路を、底面に形成された外部電極に接続することができる。柱はビアの直上に形成することができる。
第１基板を形成する圧電材料は、窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）の少なくとも一方を含み得る。バルク弾性波共振器はＦＢＡＲ及びＳＭＲの少なくとも一方を含み得る。
本発明の複数の側面に係るデュプレクサは、第１周波数の通過を許容するべく構成された受信フィルタと、第２周波数の通過を許容するべく構成された送信フィルタとを含み、受信フィルタ及び送信フィルタの少なくとも一方が電子デバイスを含み得る。本発明の複数の側面に係るダイプレクサは、第１周波数帯域の信号を受信するべく構成された第１受信フィルタと、第１周波数帯域とは異なる第２周波数帯域の信号を受信するべく構成された第２受信フィルタとを含み、第１受信フィルタ及び第２受信フィルタの少なくとも一方が電子デバイスを含み得る。本発明の複数の側面に係る通信機器は、デュプレクサ及びダイプレクサの少なくとも一方を含み得る。通信機器は携帯電話機であってよい。
本発明の一側面に係る電子デバイスを製造する方法は、圧電材料から形成された第１基板の上面に、バルク弾性波（ＢＡＷ）共振器を含む電子回路を形成することと、低抵抗率材料から形成された第２基板の底面の少なくとも一部分に薄膜を形成することと、第１基板の上面と第２基板の底面との間に側壁を、第１基板の上面、第２基板の底面及び当該側壁により内部に電子回路を含むキャビティが画定されるように形成することとを含み、当該薄膜は、当該電子回路の無線周波数（ＲＦ）信号が第２基板に結合するのを抑制するように高抵抗率材料から形成される。第２基板を形成する低抵抗率材料はシリコンを含み、薄膜を形成する高抵抗率材料は、二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含み得る。
なおもさらに、本発明の複数の側面に係る電子デバイスを製造する方法は、圧電材料から形成された第１基板の上面にバルク弾性波（ＢＡＷ）共振器を含む電子回路を形成することと、第２基板を用意することと、第１基板の上面と第２基板の底面との間に側壁を、内部に電子回路を含むキャビティを第１基板の上面、第２基板の底面及び当該側壁により画定するべく、第２基板の底面と第１基板の上面との間に所定の間隙が維持されるように形成することとを含み、第２基板は、電子回路の無線周波数（ＲＦ）信号が第２基板に結合するのを抑制するべく高抵抗率材料から形成される。第２基板を形成する高抵抗率材料は、二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含み得る。
本発明の複数の実施形態によれば、電子デバイスのデバイス基板としての第１基板の上面に形成された電子回路により発せられるＲＦ信号が、キャップ基板としての第２基板に結合するのを抑制することができるので、当該電子デバイスの周波数特性を改善することができる。
典型的な従来の電子デバイスの概略的な構成を示す断面図である。 図１に示される従来の電子デバイスの回路図である。 図１に示される従来の電子デバイスの等価回路を示す。 第１例に係る電子デバイスの概略的な構成を示す断面図である。 図４の電子デバイスの電子回路配置を例示する他の断面図である。 図４の電子デバイスの側面図である。 図４の電子デバイスの等価回路を示す。 図４の電子デバイスの周波数特性を示すグラフである。 第１例に係る電子デバイスの代替電子回路配置を例示する他の断面図である。 第２例に係る電子デバイスの概略的な構成を示す断面図である。 図９の電子デバイスの等価回路を示す。 図９の電子デバイスの周波数特性を示すグラフである。 図９の電子デバイスの抵抗率特性を示すグラフである。 第３例に係る電子デバイスの概略的な構成を示す断面図である。 図１３の電子デバイスの電子回路配置を例示する他の断面図である。 図１３の電子デバイスの等価回路を示す。 第４例に係る電子デバイスの概略的な構成を示す断面図である。 図１６の電子デバイスの等価回路を示す。 電子デバイスが適用され得るアンテナデュプレクサの概略的な構成を示すブロック図である。 電子デバイスが適用され得るアンテナダイプレクサの概略的な構成を示すブロック図である。 電子デバイスを含むモジュールの概略的な構成を示すブロック図である。 デュプレクサを含むモジュールの概略的な構成を示すブロック図である。 ダイプレクサを含むモジュールの概略的な構成を示すブロック図である。 電子デバイスが適用され得る電子機器の概略的な構成を示すブロック図である。 電子デバイスが適用され得る他の電子機器の概略的な構成を示すブロック図である。
本発明の複数の側面に係る電子デバイスと同デバイスを製造する方法とが、図面を参照して以下に詳細に記載される。第１例は、高抵抗率の薄膜がキャップ基板の底面に形成される構成に関する。図４は、第１例に係る電子デバイスの概略的な構成を示す断面図である。図５Ａは、第１例に係る電子デバイスの電子回路配置を例示する平面図である。図５Ｂは、第１例に係る電子デバイスの側面図である。ここで、図４の断面図は、図５ＡのＶ−Ｖ線に沿ったものである。また、図５Ａの平面図は、図４のＩＶ−ＩＶ線に沿ったものであり、図５ＢのＶ’−Ｖ’線に沿ったものでもある。
図４、５Ａ及び５Ｂに示されるように、第１例に係る電子デバイスは、所定の厚さを有する第１基板１０と、所定の厚さを有して所定の間隙で第１基板１０に対向する第２基板２０とを含む。第１基板１０は、デバイス基板とも称され、上面１０ａが第２基板２０に対向する。上面１０ａには、圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第２基板２０は、キャップ基板とも称され、第１基板１０の上面１０ａから所定の間隙を維持するように側壁３０により底面２０ａが支持される。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０により、第１基板１０の上面１０ａに形成された電子回路１８を内部に含むキャビティ１９が画定される。
第１基板１０は、例えば窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）を含む圧電材料から形成されてよい。第１基板１０の上面１０ａには、圧電材料の薄膜により複数の圧電薄膜共振器１１が形成される。圧電薄膜共振器１１は配線パッド１２により互いに接続され、フィルタ又はフィルタデバイスのような電子回路１８を形成する。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むように記載されるが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の底面１０ｂには外部電極４０が形成される。外部電極４０は、ビア４１及び外部電極層４２により形成される。ビア４１は、第１基板１０の上面１０と底面１０ｂとを結ぶスルーホール１０ｃを通るように形成される。外部電極層４２はビア４１の底面に形成される。ビア４１は銅メッキにより形成され、外部電極層４２は半田メッキにより形成される。ビア４１は、第１基板１０の上面１０ａに形成された電子回路１８の配線パッド１２に接続される。
図５Ａに示されるように、圧電薄膜共振器１１１〜１１７は配線パッド１２により適切に接続され、図２の回路図と同様に構成された帯域通過フィルタが、第１基板１０の上面１０ａに形成される。詳しくは、入力電極としてのビア４１１と出力電極としてのビア４１２とを結ぶ信号経路に沿って圧電薄膜共振器１１１、１１３、１１５、１１７が直列に接続される。さらに、グランドとしてのビア４１３、４１４と、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードとの間には、圧電薄膜共振器１１２、１１４、１１６が並列に接続される。すなわち、圧電薄膜共振器１１１、１１３、１１５間を結ぶ各ノードは、圧電薄膜共振器１１２、１１４それぞれを介してグランドとしてのビア４１３に接続される。圧電薄膜共振器１１５、１１７間を結ぶ各ノードは、圧電薄膜共振器１１６を介してグランドとしてのビア４１４に接続される。ここで、図４の圧電薄膜共振器１１は、図５Ａの圧電薄膜共振器１１１〜１１７の典型的な配置として概略的に示される。さらに、図４及び５Ｂの外部電極４０、ビア４１等は、図５Ａのビア４１１〜４１４の典型的な配置を概略的に示したものである。
第２基板２０は、半導体材料のような低抵抗率材料から形成される。第２基板２０は、例えばシリコンから形成してよい。第２基板２０の底面２０ａには、誘電体のような高抵抗率材料からなる薄膜２２が形成される。薄膜２２は、例えば二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）から形成してよい。第２基板２０は、薄膜２２を介して側壁３０により支持される。
第１基板１０及び第２基板２０は、側壁３０により支持され、第１基板１０の上面１０ａと第２基板２０の底面２０ａとの間に所定の間隙で離間される。側壁３０は、第１基板１０の上面１０ａに形成された電子回路１８を取り囲むように、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄに沿って延びる。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０が、内部に電子回路１８を含むキャビティ１９を画定する。側壁３０は、第１側壁３１と第２側壁３２とが、第１基板１０の上面１０ａと第２基板２０の底面２０ａに形成された薄膜２２との間に順に積層され、第１側壁３１が金と錫の（Ａｕ−Ｓｎ）合金から形成されて第２側壁３２が錫と銅の（Ｓｎ−Ｃｕ）合金から形成されるように液相拡散（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ（ＴＬＰ））接合を使用して接合されることにより形成される。
第１例によれば、高抵抗率材料からなる薄膜２２が、低抵抗率材料からなる第２基板２０の底面２０ａに形成される。薄膜２２により、電子回路１８により発せられるＲＦ信号が、側壁３０、又はキャビティ１９の空間を介して第２基板２０に結合することが抑制される。薄膜２２は、所定の厚さを有するように誘電体のような高抵抗率材料から形成され、電子回路１８から発せられるＲＦ信号を阻止することができる。第２基板２０の底面２０ａの薄膜２２は、側壁３０及び電子回路１８の直上部分を含む所定の領域を覆うように形成してよい。さらに、薄膜２２は、第２基板２０の底面２０ａの全体を覆うように形成してよい。
第１例の電子デバイス１は、以下に記載される一連の工程により製造することができる。圧電材料からなり所定の厚さを有する第１基板１０の上面１０ａに圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第１基板１０は窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）から形成してよい。第１基板１０の上面１０ａには、フィルタ及びフィルタデバイスのような電子回路１８を構成するべく、圧電薄膜共振器１１が配線パッド１２により適切に接続される。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の上面１０ａに電子回路１８を形成するのと同時に又は前後して、第１側壁３１が、第１基板１０の周縁１０ｄに沿って電子回路１８を取り囲むように所定の幅及び高さで形成される。第１側壁３１は、例えば錫（Ｓｎ）又はインジウム（Ｉｎ）から形成してよい。さらに、第１基板の上面１０ａと底面１０ｂとを結ぶようにスルーホール１０ｃが形成される。なおもさらに、スルーホール１０ｃを介して電子回路１８の配線パッド１２に接続されるビア４１が銅メッキにより形成され、ビア４１の底面には外部電極層４２が半田メッキにより形成され、ビア４１及び外部電極層４２により外部電極４０を形成することができる。
高抵抗率材料からなる薄膜２２が所定の厚さを有するように、低抵抗率材料からなり所定の厚さを有する第２基板２０の底面２０ａに形成される。第２基板２０は、シリコンのような半導体から形成してよい。薄膜２２は、二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）のような誘電体から形成してよい。第２基板２０の底面２０ａの薄膜２２は、側壁３０及び電子回路１８の直上部分を含む所定の領域を覆うように形成してよい。さらに、薄膜２２は、第２基板２０の底面２０ａの全体を覆うように形成してよい。
薄膜２２が第２基板２０の底面２０ａに形成された後、第２側壁３２が、所定の幅及び高さを有するとともに、第１側壁３１が第１基板１０の上面１０ａに形成される箇所において第２基板２０の周縁２０ｄに沿って電子回路１８を取り囲むように形成される。第２側壁３２は、例えば銅（Ｃｕ）及び金（Ａｕ）を順に積層することにより形成することができる。
第１基板１０の上面１０ａが第２基板２０の底面２０ａに対向するように配置され、第１基板１０の上面１０ａに形成された第１側壁３１の上面が、第２基板２０の底面２０ａに形成された第２側壁３２の底面に位置合わせされる。そして、積層された側壁３１、３２が、所定温度で所定時間にわたり、液相拡散（ＴＬＰ）接合により接合される。液相拡散接合により、第１側壁３１と第２側壁３２とが一体的に形成されて側壁３０となるように、第１側壁３１を例えば金と錫又は金とインジウムの合金とし、第２側壁３２を例えば金と銅の合金とすることができる。側壁３０は、第１基板１０及び第２基板２０を支持し、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙により離間されるように維持し、ひいては第１基板１０の上面１０ａ及び第２基板２０の底面２０ａとともにキャビティ１９を画定する。その結果、電子回路１８が内部においてキャビティ１９に含まれる。
図６は、第１例に係る電子デバイス１の等価回路を示す回路図である。等価回路において、帯域通過フィルタ６１は、第１例の電子回路１８により構成された帯域通過フィルタに対応する。帯域通過フィルタは、図２に示されるラダー型フィルタと同様の構成を有する。また、第１例において、電子回路１８により発せられるＲＦ信号が、側壁３０、又はキャビティ１９の空間を介してキャップ基板としての第２基板２０に結合し、電子回路１８の入力側ラインと出力側ラインとの間に帯域通過フィルタ６１を迂回する経路が生じ得る。図面において、この経路は、電子回路１８の入力側ラインを第２基板２０に結合する第１キャパシタ６２と、薄膜２２によりもたらされる抵抗６３と、第２基板２０を電子回路１８の出力側ラインに結合する第２キャパシタ６４とによって等価的に示される。
第１例によれば、等価回路の抵抗６３は、高抵抗率材料から形成された薄膜２２と同様に高抵抗を有し得る。これは、図３に例示の等価回路における抵抗１５３よりも高抵抗となり得る。さらに、第１キャパシタ６２及び第２キャパシタ６４の静電容量は、図３に例示の等価回路における対応キャパシタ１５２及び１５４よりも低い。高抵抗を有する抵抗６３と、低容量を有する第１キャパシタ及び第２キャパシタ６２、６４とを通過して帯域通過フィルタ６１を迂回する電流は小さいので、帯域通過フィルタ６１に対してこのように迂回する経路の寄与は、図３に例示の等価回路における帯域通過フィルタ１５１に対して迂回する経路の寄与よりも小さくなるように抑制される。したがって、第１例によれば、電子回路１８により発せられるＲＦ信号がキャップ基板としての第２基板２０に結合するのを抑制することができる。その結果、電子デバイス１の周波数特性を改善することができる。特に、例えば、帯域通過フィルタ６１の通過損失が、高抵抗基板２０及び／又は高抵抗薄膜２２を含まない同様の電子デバイスと比べて低減され得る。
図７は、シミュレーションにより評価された第１例の電子デバイスの周波数特性を示すグラフである。グラフにおいて、横軸は周波数を表し、縦軸は減衰レベルを表す。グラフにおいてさらに、曲線ａは薄膜２２が二酸化ケイ素（ＳｉＯ２）から形成された場合を示し、曲線ｂは薄膜２２が酸化アルミニウム（Ａｌ２Ｏ３）から形成された場合を示す。曲線ｃは、比較を目的として薄膜２２なしの場合を示す。曲線ａ’、ｂ’及びｃ’はそれぞれ、曲線ａ、ｂ及びｃの減衰レベルのスケールを１０分の１に縮小して同じグラフに示したものに対応する。図７に見られるように、曲線ａ、ｂ及びｃ、並びに曲線ａ’及びｂ’のグラフは、所定の周波数において互いにほぼ同じとなる。
グラフに示されるように、二酸化ケイ素の薄膜２２に対応する曲線ａ、ａ’、及び酸化アルミニウムの薄膜２２に対応する曲線ｂ、ｂ’は、薄膜２２なしに対応する曲線ｃ、ｃ’よりも減衰レベルが低く（すなわち通過帯域での減衰が小さく）、通過帯域外で生じる減衰が、劣化することなく維持されることを示す。したがって、二酸化ケイ素，酸化アルミニウム等のような誘電体を含む高抵抗率材料の薄膜２２が、第１例に係る第２基板２０の底面２０ａに形成される電子デバイス１において、通過帯域内で生じる損失が低減又は低下されるとともに、通過帯域外で生じる減衰が確保又は維持されることがわかる。
図８は、第１例に係る電子デバイスの代替電子回路配置を例示する他の断面図である。この代替電子回路配置は、グランドとしてのビア４１３、４１４を、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードに圧電薄膜共振器１１２、１１４、１１６を介して接続する配線パッド１２が、グランドとしてのビア４１３、４１４を超えて延びて側壁３０に接続される点で図５Ａと異なる。
詳しくは、入力電極に対応するビア４１１と出力電極に対応するビア４１２とを結ぶ信号経路に沿って圧電薄膜共振器１１１、１１３、１１５、１１７が直列に接続される。さらに、グランドとしてのビア４１３、４１４と、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードとの間には、圧電薄膜共振器１１２、１１４、１１６が並列に接続される。側壁３０は、接続部１２ａにおいて、グランドとしてのビア４１３、４１４を、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードに圧電薄膜共振器１１２、１１４、１１６を介して接続するとともにグランドとしてのビア４１３、４１４を超えて延びる配線パッド１２に接続される。すなわち、圧電薄膜共振器１１１、１１３、１１５を結ぶ各ノードは、圧電薄膜共振器１１２、１１４を介してグランドとしてのビア４１３に接続され、ビア４１３を超えて延びて側壁３０に達する。圧電薄膜共振器１１５、１１７間を結ぶノードは、グランドとしてのビア４１４に圧電薄膜共振器１１６を介して接続され、ビア４１４を超えて延びて接続部１２ｂにおいて側壁３０に達する。
この代替例によれば、側壁３０は、グランドとしてのビア４１３、４１４に接続されるので、グランド電位に維持される。したがって、側壁３０に取り囲まれた電子回路１８により発せられるＲＦ信号は、側壁３０を介して第２基板２０に結合することから阻止され得るので、電子デバイス１の通過帯域内で生じる損失が低減又は低下されるとともに、通過帯域外で生じる減衰が確保され得る。なお、代替例によれば側壁３０は、グランドとしてのビア４１３、４１４それぞれに接続されるように記載されるが、側壁３０は、ビア４１３、４１４のいずれか一方に接続してよい。この場合であっても、側壁３０はグランド電位に維持され得るので、ビア４１３、４１４それぞれが側壁３０に接続される場合と同様の効果を達成することができる。
第２例は、キャップ基板が高抵抗率材料から形成される構成に関する。図９は、第２例に係る電子デバイスの概略的な構成を示す断面図である。第２例は、キャップ基板としての第２基板２０が高抵抗率材料から形成され、第２基板２０の底面２０ａに形成された薄膜２２が存在しない点で第１例と異なる。他の構成は第１例と同様である。図９においては、第１例との対応関係を明らかにするため、第１例と共通の構成要素には同様の符号が付される。第２例に関する以下の記載は依然として、第１例と第２例との共通性ゆえに、第１例に係る電子デバイスの電子回路配置を例示する他の断面図の図５Ａと、第１例の電子デバイスを例示する側面図の図５Ｂとを参照する。
図９、５Ａ及び５Ｂに示されるように、第２例の電子デバイス１は、所定の厚さを有する第１基板１０と、所定の厚さを有して所定の間隙で第１基板１０に対向する第２基板２０とを含む。第１基板１０は、デバイス基板とも称され、上面１０ａが第２基板２０に対向する。上面１０ａには、圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第２基板２０は、キャップ基板とも称され、第１基板１０の上面１０ａから所定の間隙を維持するように側壁３０により底面２０ａが支持される。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０により、第１基板１０の上面１０ａに形成された電子回路１８を内部に含むキャビティ１９が画定される。
第１基板１０は、例えば窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）を含む圧電材料から形成されてよい。第１基板１０の上面１０ａには、圧電材料の薄膜により複数の圧電薄膜共振器１１が形成される。圧電薄膜共振器１１は配線パッド１２により互いに接続され、フィルタ又はフィルタデバイスのような電子回路１８を形成する。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むように記載されるが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の底面１０ｂには外部電極４０が形成される。外部電極４０は、ビア４１及び外部電極層４２により形成される。ビア４１は、第１基板１０の上面１０と底面１０ｂとを結ぶスルーホール１０ｃを通るように形成される。外部電極層４２はビア４１の底面に形成される。ビア４１は銅メッキにより形成され、外部電極層４２は半田メッキにより形成される。ビア４１は、第１基板１０の上面１０ａに形成された電子回路１８の配線パッド１２に接続される。
図５Ａに示されるように、圧電薄膜共振器１１１〜１１７が配線パッド１２により適切に接続され、図２の回路図と同様に構成された帯域通過フィルタが、第１基板１０の上面１０ａに形成される。詳しくは、入力電極としてのビア４１１と出力電極としてのビア４１２とを結ぶ信号経路に沿って圧電薄膜共振器１１１、１１３、１１５、１１７が直列に接続される。さらに、グランドとしてのビア４１３、４１４と、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードとの間には、圧電薄膜共振器１１２、１１４、１１６が並列に接続される。すなわち、圧電薄膜共振器１１１、１１３、１１５間を結ぶ各ノードは、圧電薄膜共振器１１２、１１４を介してグランドとしてのビア４１３に接続され、図８に例示されるようにビア４１３を超えて延びて側壁３０に達し得る。圧電薄膜共振器１１５、１１７間を結ぶ各ノードは、圧電薄膜共振器１１６を介してグランドとしてのビア４１４に接続される。ここで、図９の圧電薄膜共振器１１は、図５Ａの圧電薄膜共振器１１１〜１１７の典型的な配置を概略的に示したものである。さらに、図９及び５Ｂの外部電極４０、ビア４１等は、図５Ａのビア４１１〜４１４の典型的な配置を概略的に示したものである。なお、第２例においても、図８に示す第１例の代替例と同様に、グランドとしてのビア４１３、４１４の少なくとも一方を側壁３０に接続してよい。
第２基板２０は誘電体のような高抵抗率材料から形成される。第２基板２０は、例えば二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）から形成してよい。
第１基板１０及び第２基板２０は、側壁３０により支持され、第１基板１０の上面１０ａと第２基板２０の底面２０ａとの間に所定の間隙で離間される。側壁３０は、第１基板１０の上面１０ａに形成された電子回路１８を取り囲むように、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄに沿って延びる。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０により、第１基板１０の上面１０ａに形成された電子回路１８を内部に含むキャビティ１９が画定される。側壁３０は、第１側壁３１と第２側壁３２とが、第１基板１０の上面１０ａと第２基板２０の底面２０ａとの間に順に積層され、第１側壁３１が金と錫の（Ａｕ−Ｓｎ）合金から形成されて第２側壁３２が錫と銅の（Ｓｎ−Ｃｕ）合金から形成されるように液相拡散（ＴＬＰ）接合を使用して互いに接合されることにより形成される。
第２例によれば、第２基板２０は高抵抗率材料から形成される。第２基板２０を形成する高抵抗率材料により、電子回路１８により発せられるＲＦ信号が、側壁３０、又はキャビティ１９の空間を介して第２基板２０に結合することが抑制されるので、ＲＦ信号が第２基板２０へと流れ込むことが阻止される。第２基板２０は、電子回路１８から発せられるＲＦ信号が第２基板２０を通過する経路が生じ得ないように、誘電体のような高抵抗率材料から形成される。
第２例の電子デバイス１は、以下に記載される一連の工程により製造することができる。圧電材料からなり所定の厚さを有する第１基板１０の上面１０ａに圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第１基板１０は窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）から形成してよい。第１基板１０の上面１０ａには、フィルタ及びフィルタデバイスのような電子回路１８を構成するべく、圧電薄膜共振器１１が配線パッド１２により適切に接続される。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むように記載されるが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の上面１０ａに電子回路１８を形成するのと同時に又は前後して、第１側壁３１が、第１基板１０の周縁１０ｄに沿って電子回路１８を取り囲むように所定の幅及び高さで形成される。第１側壁３１は、例えば錫（Ｓｎ）又はインジウム（Ｉｎ）から形成してよい。さらに、第１基板の上面１０ａと底面１０ｂとを結ぶようにスルーホール１０ｃが形成される。なおもさらに、スルーホール１０ｃを介して電子回路１８の配線パッド１２に接続されるビア４１が銅メッキにより形成され、ビア４１の底面には外部電極層４２が半田メッキにより形成され、ビア４１及び外部電極層４２により外部電極４０を形成することができる。
高抵抗率材料から形成された第２基板２０が、所定の厚さを有するように設けられる。第２基板２０は、例えば二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）から形成してよい。
第２側壁３２は、所定の幅及び高さを有するとともに、第１側壁３１が第１基板１０の上面１０ａに形成される箇所において第２基板２０の周縁２０ｄに沿って電子回路１８を取り囲むように形成される。第２側壁３２は、例えば銅（Ｃｕ）及び金（Ａｕ）を順に積層することにより形成することができる。
第１基板１０の上面１０ａが第２基板２０の底面２０ａに対向するように配置され、第１基板１０の上面１０ａに形成された第１側壁３１の上面が、第２基板２０の底面２０ａに形成された第２側壁３２の底面に位置合わせされる。そして、積層された側壁３１、３２が、所定温度で所定時間にわたり、液相拡散（ＴＬＰ）接合により接合される。液相拡散接合により、第１側壁３１と第２側壁３２とが一体的に形成されて側壁３０となるように、第１側壁３１を例えば金と錫又は金とインジウムの合金とし、第２側壁３２を例えば金と銅の合金とすることができる。側壁３０は、第１基板１０及び第２基板２０を支持し、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙により離間されるように維持し、ひいては第１基板１０の上面１０ａ及び第２基板２０の底面２０ａとともにキャビティ１９を画定する。その結果、電子回路１８が内部においてキャビティ１９に含まれる。
図１０は、第２例に係る電子デバイス１の等価回路を示す回路図である。等価回路において、帯域通過フィルタ６１は、第２例の電子回路１８により構成された帯域通過フィルタに対応する。帯域通過フィルタは、図２に示されるラダー型フィルタと同様の構成を有する。また、第２例において、電子回路１８により発せられるＲＦ信号が、側壁３０、又はキャビティ１９の空間を介してキャップ基板としての第２基板２０に結合し、電子回路１８の入力側ラインと出力側ラインとの間に帯域通過フィルタ６１を迂回する経路が生じ得る。図面において、この経路は、電子回路１８の入力側ラインを第２基板２０に結合する第１キャパシタ６２と、第２基板２０によりもたらされる抵抗６３と、第２基板２０を電子回路１８の出力側ラインに結合する第２キャパシタ６４とによって等価的に示される。
第２例によれば、等価回路の抵抗６３は、例えば図３に例示の等価回路の抵抗１５３よりも高抵抗の、高抵抗率材料から形成された第２基板２０に対応する高抵抗を有するように構成される。さらに、第１キャパシタ６２及び第２キャパシタ６４は、図３に例示の等価回路の対応キャパシタ１５２、１５４よりも低容量である。高抵抗を有する抵抗６３と、低容量を有する第１及び第２キャパシタ６２、６４とを通過して帯域通過フィルタ６１を迂回する電流は小さいので、帯域通過フィルタ６１に対してこのように迂回する経路の寄与は小さくなるように抑制される。したがって、第２例によれば、電子回路１８により発せられるＲＦ信号がキャップ基板としての第２基板２０に結合されることが抑制されるので、低抵抗の第２基板２０を有する同様の電子デバイスと比べ、電子デバイス１の周波数特性が改善される。特に、例えば、帯域通過フィルタ６１の通過損失（すなわち通過帯域における損失）を、図３に例示の等価回路の帯域通過フィルタ１５１の通過損失と比べて低減することができる。
図１１は、シミュレーションにより評価された第２例の電子デバイスの周波数特性を示すグラフである。グラフにおいて、横軸は周波数を表し、縦軸は減衰レベルを表す。グラフにおいてはまた、曲線ａが、抵抗率が５ｋΩの高抵抗率材料から第２基板２０が形成される場合を示す。曲線ｂが、抵抗率が１Ωの低抵抗率材料から第２基板２０が形成される場合を示す。曲線ａ’及びｂ’はそれぞれ、曲線ａ及びｂの減衰レベルのスケールを１０分の１に縮小して同じグラフに示したものに対応する。
グラフに示されるように、高抵抗率材料から形成された第２基板２０に対応する曲線ａ、ａ’は、低抵抗率材料から形成された第２基板２０に対応する曲線ｂ、ｂ’よりも減衰レベルが低く（例えば小さく）、通過帯域外で生じる減衰が、劣化することなく維持されることを示す。したがって、第２例に係る二酸化ケイ素又は酸化アルミニウムのような誘電体を含む高抵抗率材料から第２基板２０が形成される電子デバイス１において、通過帯域内で生じる損失が低減されるとともに、通過帯域外で生じる減衰が確保又は維持されることがわかる。
図１２は、シミュレーションにより評価された第２例の電子デバイスの抵抗率特性を示すグラフである。グラフにおいて、横軸は抵抗率を表し、縦軸は通過損失又は挿入損失を表す。曲線ａは、図１１に示される通過帯域のピークの値を示す。同様に、曲線ｂは通過帯域の高域側エッジの値を示し、曲線ｃは通過帯域の低域側エッジの値を示す。曲線ａ、ｂ及びｃのいずれからもわかるように、抵抗率の増加に伴い損失が一様に減少するが、抵抗率が所定値を超えるとそれぞれ一定の値で横ばい状態となる。したがって、第２基板２０の抵抗率が所定値よりも大きくなるように構成された電子デバイス１が、通過損失を十分に小さくできることがわかる。
第３例は、キャップ基板の底面に高抵抗率の薄膜が形成されるとともに、キャップ基板とデバイス基板との間に柱が形成された構成に関する。図１３は、第３例に係る電子デバイスの概略的な構成を示す断面図である。図１４は、第３例に係る電子デバイスの電子回路配置を例示する他の断面図である。第３例は、柱が形成される点で第１例と異なる。他の構成は第１例と同様である。図１３及び１４においては、第１例との対応関係を明らかにするため、第１例と共通の構成要素には同様の符号が付される。第３例に関する以下の記載は依然として、第１例及び第３例間の共通性ゆえに、第１例の電子デバイスを例示する側面図の図５Ｂを参照する。
図１３、１４及び５Ｂに示されるように、第３例の電子デバイス１は、所定の厚さを有する第１基板１０と、所定の厚さを有して所定の間隙で第１基板１０に対向する第２基板２０とを含む。第１基板１０は、デバイス基板とも称され、上面１０ａが第２基板２０に対向する。上面１０ａには、圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第２基板２０はキャップ基板とも称され、底面２０ａが、第１基板１０の上面１０ａから所定の間隙に維持されるように側壁３０及び柱５０により支持される。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０により、第１基板１０の上面１０ａに形成された電子回路１８を内部に含むキャビティ１９が画定される。
第１基板１０は、例えば窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）を含む圧電材料から形成されてよい。第１基板１０の上面１０ａには、圧電材料の薄膜により複数の圧電薄膜共振器１１が形成される。圧電薄膜共振器１１は配線パッド１２により互いに接続され、フィルタ又はフィルタデバイスのような電子回路１８を形成する。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むように記載されるが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の底面１０ｂには外部電極４０が形成される。外部電極４０は、ビア４１及び外部電極層４２により形成される。ビア４１は、第１基板１０の上面１０と底面１０ｂとを結ぶスルーホール１０ｃを通るように形成される。外部電極層４２はビア４１の底面に形成される。ビア４１は銅メッキにより形成され、外部電極層４２は半田メッキにより形成される。ビア４１は、第１基板１０の上面１０ａに形成された電子回路１８の配線パッド１２に接続される。ビア４１の直上には、配線パッド１２を介して柱５０が形成される。
図１４に示されるように、圧電薄膜共振器１１１〜１１７は配線パッド１２により適切に接続され、図２の回路図と同様に構成された帯域通過フィルタが、第１基板１０の上面１０ａに形成される。詳しくは、入力電極としての柱５０１と出力電極としての柱５０２とを結ぶ信号経路に沿って圧電薄膜共振器１１１、１１３、１１５、１１７が直列に接続される。さらに、グランドとしての柱５０３、５０４と、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードとの間には、圧電薄膜共振器１１２、１１４、１１６が並列に接続される。すなわち、圧電薄膜共振器１１１、１１３、１１５間を結ぶ各ノードは、圧電薄膜共振器１１２、１１４それぞれを介してグランドとしての柱５０３に接続される。圧電薄膜共振器１１５、１１７間を結ぶノードは、圧電薄膜共振器１１６を介してグランドとしての柱５０４に接続される。ここで、図１３の圧電薄膜共振器１１は、図１４の圧電薄膜共振器１１１〜１１７の典型的な配置を概略的に示したものである。さらに、図１３及び５Ｂの外部電極４０、ビア４１、柱５０等は、図１４の柱５０１〜５０４の典型的な配置を概略的に示したものである。なお、第３例においても、図８に示す第１例の代替例と同様に、グランドとしてのビア４１３、４１４の少なくとも一方を側壁３０に接続してよい。
第２基板２０は、半導体のような低抵抗率の材料から形成される。第２基板２０は、例えばシリコンから形成されてよい。誘電体のような高抵抗率材料からなる薄膜２２が、第２基板２０の底面２０ａに形成される。薄膜２２は、例えば二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）から形成されてよい。
第１基板１０及び第２基板２０は、側壁３０及び柱５０により、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙で離間されるように支持される。側壁３０は、第１基板１０の上面１０ａに形成された電子回路１８を取り囲むように、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄに沿って延びる。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０により、第１基板１０の上面１０ａに形成された電子回路１８を内部に含むキャビティ１９が画定される。側壁３０は、第１側壁３１と第２側壁３２とが、第１基板１０の上面１０ａと第２基板２０の底面２０ａとの間に順に積層され、液相拡散（ＴＬＰ）接合を使用して第１側壁３１が金と錫の（Ａｕ−Ｓｎ）合金から形成されて第２側壁３２が錫と銅の（Ｓｎ−Ｃｕ）合金から形成されるように互いに接合されることにより形成される。
柱５０は、第１基板１０のビア４１の直上に配線パッド１２を介して形成され、薄膜２２を介して第２基板２０を支持する。柱５０は、第１柱５１と第２柱５２とが、第１基板１０の上面１０ａに形成された配線パッド１２と第２基板２０の底面２０ａに形成された薄膜２２との間に順に積層され、液相拡散（ＴＬＰ）接合を使用して第１柱５１が金と錫の（Ａｕ−Ｓｎ）合金から形成されて第２柱５２が錫と銅の（Ｓｎ−Ｃｕ）合金から形成されるように、互いに接合されることにより形成される。
第３例によれば、高抵抗率材料からなる薄膜２２が、低抵抗率材料からなる第２基板２０の底面２０ａに形成される。薄膜２２により、電子回路１８により発せられるＲＦ信号が、側壁３０、柱５０、又はキャビティ１９の空間を介して第２基板２０に結合することが抑制される。薄膜２２は、所定の厚さを有するように誘電体のような高抵抗率材料から形成され、電子回路１８から発せられるＲＦ信号を阻止することができる。第２基板２０の底面２０ａの薄膜２２は、側壁３０、柱５０及び電子回路１８の直上部分を含む所定の領域を覆うように形成してよい。さらに、薄膜２２は、第２基板２０の底面２０ａを完全に覆うように形成してよい。
第３例の電子デバイス１は、以下に記載される一連の工程により製造することができる。圧電材料からなり所定の厚さを有する第１基板１０の上面１０ａに圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。Ｔｈ第１基板１０は窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）から形成してよい。第１基板１０の上面１０ａには、フィルタ及びフィルタデバイスのような電子回路１８を構成するべく、圧電薄膜共振器１１が配線パッド１２により適切に接続される。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の上面１０ａに電子回路１８を形成するのと同時に又は前後して、第１側壁３１が、第１基板１０の周縁１０ｄに沿って電子回路１８を取り囲むように所定の幅及び高さで形成される。第１側壁３１、例えば錫（Ｓｎ）又はインジウム（Ｉｎ）から形成してよい。同様に、第１基板１０の上面１０ａには、ビア４１が形成されたスルーホール１０ｃの直上に、配線パッド１２を介して所定の直径及び高さを有する第１柱５１が形成される。第１柱５１、例えば錫（Ｓｎ）又はインジウム（Ｉｎ）から形成してよい。一方、第１基板の上面１０ａと底面１０ｂとの間を貫通するようにスルーホール１０ｃが形成される。そして、スルーホール１０ｃを介して電子回路１８の配線パッド１２に接続されるビア４１が銅メッキにより形成され、ビア４１の底面には外部電極層４２が半田メッキにより形成され、ビア４１及び外部電極層４２により外部電極４０を形成することができる。
高抵抗率材料からなる薄膜２２が所定の厚さを有するように、低抵抗率材料からなり所定の厚さを有する第２基板２０の底面２０ａに形成される。第２基板２０は、シリコンのような半導体から形成してよい。薄膜２２は、二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）のような誘電体から形成してよい。第２基板２０の底面２０ａの薄膜２２は、側壁３０、柱５０及び電子回路１８の直上部分を含む所定の領域を覆うように形成してよい。さらに、薄膜２２は、第２基板２０の底面２０ａの全体を覆うように形成してよい。
薄膜２２が第２基板２０の底面２０ａに形成された後、第２側壁３２が、所定の幅及び高さを有するとともに、第１側壁３１が第１基板１０の上面１０ａに形成される箇所において第２基板２０の周縁２０ｄに沿って電子回路１８を取り囲むように形成される。第２側壁３２は、例えば銅（Ｃｕ）及び金（Ａｕ）を順に積層することにより形成することができる。同様に、第１柱５１が第１基板１０の上面１０ａに形成される箇所において、第２柱５２が所定の直径及び高さを有するように形成される。第２柱５２は、例えば銅（Ｃｕ）及び金（Ａｕ）を順に積層することにより形成することができる。
第１基板１０の上面１０ａが第２基板２０の底面２０ａに対向するように配置され、その後、第１基板１０の上面１０ａに形成された第１側壁３１及び第１柱５１双方の上面が、第２基板２０の底面２０ａに形成された第２側壁３２及び第２柱５２双方の底面に位置合わせされる。そして、積層された側壁３１、３２が、所定温度で所定時間にわたり、液相拡散（ＴＬＰ）接合により接合される。液相拡散接合により、第１側壁３１と第２側壁３２とが一体的に形成されて側壁３０となるように、第１側壁３１を例えば金と錫又は金とインジウムの合金とし、第２側壁３２を例えば金と銅の合金とすることができる。側壁３０は、第１基板１０及び第２基板２０を支持し、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙により離間されるように維持し、ひいては第１基板１０の上面１０ａ及び第２基板２０の底面２０ａとともにキャビティ１９を画定する。その結果、電子回路１８が内部においてキャビティ１９に含まれる。同様に、液相拡散接合により、第１柱５１と第２柱５２とが一体的に形成されて柱５０となるように、第１柱５１を例えば金と錫又は金とインジウムの合金とし、第２柱５２を例えば金と銅の合金とすることができる。柱５０は、第１基板１０及び第２基板２０を支持し、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙により離間されるように維持する。
図１５は、第３例の電子デバイス１の等価回路を示す回路図である。等価回路において、帯域通過フィルタ６１は、第３例の電子回路１８により構成された帯域通過フィルタに対応する。帯域通過フィルタは、図２に示されるラダー型フィルタと同様の構成を有する。また、第３例において、電子回路１８により発せられるＲＦ信号が、側壁３０、柱５０、又はキャビティ１９の空間を介してキャップ基板としての第２基板２０に結合し、電子回路１８の入力側ラインと出力側ラインとの間に帯域通過フィルタ６１を迂回する経路が生じ得る。図面において、この経路は、第２基板２０に対応する抵抗７１と、電子回路１８の入力側ラインを第２基板２０に結合する第１キャパシタ６２と、電子回路１８の入力側ラインから柱５０及び薄膜２２を通って第２基板２０に達する経路沿いの柱５０に対応する抵抗６６及び薄膜２２に対応する抵抗６７と、第２基板２０から柱５０を通って電子回路１８の出力側ラインに達する経路沿いの薄膜２２に対応する抵抗６９及び柱５０に対応する抵抗６８とによって等価的に示される。
第３例によれば、低抵抗率材料から形成された第２基板２０に対応する抵抗７１、及び金属から形成された柱５０に対応する抵抗６６、６８は低抵抗であるが、高抵抗率材料から形成された薄膜２２に対応する抵抗６７、６９は高抵抗である。さらに、第１キャパシタ６２及び第２キャパシタ６４は、図３に例示の等価回路のキャパシタ１５２及び１５４よりも低容量である。第２基板２０に対応する抵抗７１を通過して帯域通過フィルタ６１を迂回する電流は、図３に例示の等価回路の抵抗１５３を通過して帯域通過フィルタ１５１を通過する電流よりも小さい。帯域通過フィルタ６１に対して迂回する経路の寄与は、図３に例示の等価回路の帯域通過フィルタ１５１に対して迂回する経路よりも小さくなるように抑制される。したがって、第３例によれば、電子回路１８により発せられるＲＦ信号がキャップ基板として第２基板２０に結合されることが抑制されるので、図１の電子回路１００と比べ、電子デバイス１の周波数特性が改善される。特に、例えば、帯域通過フィルタ６１の通過損失を、図３に例示の等価回路の帯域通過フィルタ１５１の通過損失と比べて低減することができる。
第３例によれば、第１基板１０及び第２基板２０は、側壁３０だけでなく柱５０によっても支持される。したがって、第３例の電子デバイス１においては、機械的強度及び堅牢性を確保することができる。
第４例は、キャップ基板が高抵抗率材料から形成されるとともに、キャップ基板とデバイス基板との間に柱が形成される構成に関する。図１６は、第４例に係る電子デバイスの概略的な構成を示す断面図である。第４例は、柱が形成される点で第２例と異なる。他の構成は第２例と同様である。図１６において、第２例との対応関係を明らかにするため、第２例と共通の構成要素には同様の符号が付される。第４例に関する以下の記載は依然として、第１例の電子デバイスを例示する側面図の図５Ｂと、第３例の電子回路を例示する他の断面図の図１４とを参照する。
図１６、１４及び５Ｂに示されるように、第４例の電子デバイス１は、所定の厚さを有する第１基板１０と、所定の厚さを有して所定の間隙で第１基板１０に対向する第２基板２０とを含む。第１基板１０は、デバイス基板とも称され、上面１０ａが第２基板２０に対向する。上面１０ａには、圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第２基板２０はキャップ基板とも称され、底面２０ａが、第１基板１０の上面１０ａから所定の間隙に維持されるように側壁３０及び柱５０により支持される。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０により、第１基板１０の上面１０ａに形成された電子回路１８を内部に含むキャビティ１９が画定される。
第１基板１０は、例えば窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）を含む圧電材料から形成されてよい。第１基板１０の上面１０ａには、圧電材料の薄膜により複数の圧電薄膜共振器１１が形成される。圧電薄膜共振器１１は配線パッド１２により互いに接続され、フィルタ又はフィルタデバイスのような電子回路１８を形成する。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むように記載されるが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の底面１０ｂには外部電極４０が形成される。外部電極４０は、ビア４１及び外部電極層４２により形成される。ビア４１は、第１基板１０の上面１０と底面１０ｂとを結ぶスルーホール１０ｃを通るように形成される。外部電極層４２はビア４１の底面に形成される。ビア４１は銅メッキにより形成され、外部電極層４２は半田メッキにより形成される。ビア４１は、第１基板１０の上面１０ａに形成された電子回路１８の配線パッド１２に接続される。ビア４１の直上には、配線パッド１２を介して柱５０が形成される。
図１４に示されるように、圧電薄膜共振器１１１〜１１７は配線パッド１２により適切に接続され、図２の回路図と同様に構成された帯域通過フィルタが、第１基板１０の上面１０ａに形成される。詳しくは、入力電極としての柱５０１と出力電極としての柱５０２とを結ぶ信号経路に沿って圧電薄膜共振器１１１、１１３、１１５、１１７が直列に接続される。さらに、グランドとしての柱５０３、５０４と、圧電薄膜共振器１１１、１１３、１１５、１１７間を結ぶ各ノードとの間には、圧電薄膜共振器１１２、１１４、１１６が並列に接続される。すなわち、圧電薄膜共振器１１１、１１３、１１５間を結ぶ各ノードは、圧電薄膜共振器１１２、１１４それぞれを介してグランドとしての柱５０３に接続される。圧電薄膜共振器１１５、１１７間を結ぶノードは、圧電薄膜共振器１１６を介してグランドとしての柱５０４に接続される。ここで、図１６の圧電薄膜共振器１１は、図１４の圧電薄膜共振器１１１〜１１７の典型的な配置として概略的に示される。さらに、図１６及び５Ｂの外部電極４０、ビア４１、柱５０等は、図１４の柱５０１〜５０４の典型的な配置を概略的に示したものである。なお、第４例においても、グランドとしてのビア４１３、４１４の少なくとも一方は、図８に示される第１例の代替例と同様に側壁３０に接続することができる。
第２基板２０は誘電体のような低抵抗率材料から形成される。第２基板２０は、例えば二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）から形成してよい。
第１基板１０及び第２基板２０は、側壁３０及び柱５０により、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙で離間されるように支持される。側壁３０は、第１基板１０の上面１０ａに形成された電子回路１８を取り囲むように、第１基板１０の周縁１０ｄ及び第２基板２０の周縁２０ｄに沿って延びる。第１基板１０の上面１０ａ、第２基板２０の底面２０ａ、及び側壁３０が、内部に電子回路１８を含むキャビティ１９を画定する。側壁３０は、第１側壁３１と第２側壁３２とが、第１基板１０の上面１０ａと第２基板２０の底面２０ａとの間に順に積層され、第１側壁３１が金と錫の（Ａｕ−Ｓｎ）合金から形成されて第２側壁３２が錫と銅の（Ｓｎ−Ｃｕ）合金から形成されるように液相拡散（ＴＬＰ）接合を使用して互いに接合されることにより形成される。
柱５０は、第２基板２０を支持するべく、第１基板１０のビア４１の直上の配線パッド１２に形成される。柱５０は、第１柱５１と第２柱５２とが、第１基板１０の上面１０ａに形成された配線パッド１２と第２基板２０の底面２０ａとの間に順に積層され、液相拡散（ＴＬＰ）接合を使用して第１柱５１が金と錫の（Ａｕ−Ｓｎ）合金から形成されて第２柱５２が錫と銅の（Ｓｎ−Ｃｕ）合金から形成されるように、互いに接合されることにより形成される。
第４例によれば、第２基板２０は高抵抗率材料から形成される。第２基板２０を形成する高抵抗率材料により、電子回路１８により発せられるＲＦ信号が、側壁３０、柱５０、又はキャビティ１９の空間を介して第２基板２０に結合することが抑制されるので、ＲＦ信号が第２基板２０へと流れ込むことが阻止される。第２基板２０は、電子回路１８から発せられるＲＦ信号が第２基板２０を通過する経路が生じ得ないように、誘電体のような高抵抗率材料から形成される。
第４例の電子デバイス１は、以下に記載される一連の工程により製造することができる。圧電材料からなり所定の厚さを有する第１基板１０の上面１０ａに圧電薄膜共振器（ＦＢＡＲ）１１を含む電子回路１８が形成される。第１基板１０は窒化アルミニウム（ＡｌＮ）又は酸化亜鉛（ＺｎＯ）から形成してよい。第１基板１０の上面１０ａには、フィルタ及びフィルタデバイスのような電子回路１８を構成するべく、圧電薄膜共振器１１が配線パッド１２により適切に接続される。なお、本発明の複数の側面によれば電子回路１８は圧電薄膜共振器１１を含むが、圧電薄膜共振器１１に加え又はその代わりに、弾性表面波（ＳＡＷ）素子、又は音響多層膜共振器（ＳＭＲ）のようなバルク弾性波（ＢＡＷ）素子を使用することもできる。
第１基板１０の上面１０ａに電子回路１８を形成するのと同時に又は前後して、第１側壁３１が、第１基板１０の周縁１０ｄに沿って電子回路１８を取り囲むように所定の幅及び高さで形成される。第１側壁３１、例えば錫（Ｓｎ）又はインジウム（Ｉｎ）から形成してよい。同様に、第１基板１０の上面１０ａには、ビア４１が形成されたスルーホール１０ｃの直上に、配線パッド１２を介して所定の直径及び高さを有する第１柱５１が形成される。第１柱５１は、例えば錫（Ｓｎ）又はインジウム（Ｉｎ）から形成してよい。一方、第１基板の上面１０ａと底面１０ｂとの間を貫通するようにスルーホール１０ｃが形成される。そして、スルーホール１０ｃを介して電子回路１８の配線パッド１２に接続されるビア４１が銅メッキにより形成され、ビア４１の底面には外部電極層４２が半田メッキにより形成され、ビア４１及び外部電極層４２により外部電極４０を形成することができる。
所定の厚さを有するように高抵抗率材料から形成された第２基板２０の底面２０ａにおいて、第２側壁３２は、所定の幅及び高さを有するとともに、第１側壁３１が第１基板１０の上面１０ａに形成される箇所において第２基板２０の周縁２０ｄに沿って電子回路１８を取り囲むように形成される。第２基板２０は、例えば二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）から形成してよい。第２側壁３２は、例えば銅（Ｃｕ）及び金（Ａｕ）を順に積層することにより形成することができる。同様に、第１柱５１が第１基板１０の上面１０ａに形成される箇所において、第２柱５２が所定の直径及び高さを有するように形成される。第２柱５２は、例えば銅（Ｃｕ）及び金（Ａｕ）を順に積層することにより形成することができる。
第１基板１０の上面１０ａが第２基板２０の底面２０ａに対向するように配置され、その後、第１基板１０の上面１０ａに形成された第１側壁３１及び第１柱５１双方の上面が、第２基板２０の底面２０ａに形成された第２側壁３２及び第２柱５２双方の底面に位置合わせされる。そして、積層された側壁３１、３２が、所定温度で所定時間にわたり、液相拡散（ＴＬＰ）接合により接合される。液相拡散接合により、第１側壁３１と第２側壁３２とが一体的に形成されて側壁３０となるように、第１側壁３１を例えば金と錫又は金とインジウムの合金とし、第２側壁３２を例えば金と銅の合金とすることができる。側壁３０は、第１基板１０及び第２基板２０を支持し、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙により離間されるように維持し、ひいては第１基板１０の上面１０ａ及び第２基板２０の底面２０ａとともにキャビティ１９を画定する。その結果、電子回路１８が内部においてキャビティ１９に含まれる。同様に、液相拡散接合により、第１柱５１と第２柱５２とが一体的に形成されて柱５０となるように、第１柱５１を例えば金と錫又は金とインジウムの合金とし、第２柱５２を例えば金と銅の合金とすることができる。柱５０は、第１基板１０及び第２基板２０を支持し、第１基板１０の上面１０ａと第２基板２０の底面２０ａとが所定の間隙により離間されるように維持する。
図１７は、第４例に係る電子デバイス１の等価回路を示す回路図である。等価回路において、帯域通過フィルタ６１は、第４例の電子回路１８により構成された帯域通過フィルタに対応する。帯域通過フィルタは、図２に示されるラダー型フィルタと同様の構成を有する。また、第４例において、電子回路１８により発せられるＲＦ信号が、側壁３０、柱５０、又はキャビティ１９の空間を介してキャップ基板としての第２基板２０に結合し、電子回路１８の入力側ラインと出力側ラインとの間に帯域通過フィルタ６１を迂回する経路が生じ得る。図面において、この経路は、第２基板２０に対応する抵抗７２と、電子回路１８の入力側ラインを第２基板２０に結合する第１キャパシタ６２と、電子回路１８の入力側ラインから柱５０を通って第２基板２０に達する経路に対応する抵抗６６と、第２基板２０から柱５０を通って電子回路１８の出力側ラインに達する経路に対応する抵抗６８と、第２基板２０を電子回路１８の出力側ラインに結合する第２キャパシタ６４とによって等価的に示される。
第４例によれば、金属から形成された柱５０に対応する抵抗６６、６８が低抵抗を有する一方、高抵抗率材料から形成された第２基板２０に対応する抵抗７１は、図３に例示の等価回路における抵抗１５３よりも高抵抗を有する。さらに、第１キャパシタ６２及び第２キャパシタ６４の静電容量は、図３に例示の等価回路におけるキャパシタ１５２及び１５４よりも低い。第２基板２０に対応する抵抗７１を通過して帯域通過フィルタ６１を迂回する電流は、図３に例示の等価回路の抵抗１５３を通過して帯域通過フィルタ１５１を通過する電流よりも小さい。帯域通過フィルタ６１に対して迂回する経路の寄与は、図３に例示の等価回路の帯域通過フィルタ１５１に対して迂回する経路よりも小さくなるように抑制される。したがって、第３例によれば、電子回路１８により発せられるＲＦ信号がキャップ基板としての第２基板２０に結合されることが抑制されるので、図１の電子回路１００と比べ、電子デバイス１の周波数特性が改善される。特に、例えば、帯域通過フィルタ６１の通過損失を、図３に例示の等価回路の帯域通過フィルタ１５１の通過損失と比べて低減することができる。
第４例によれば、第１基板１０及び第２基板２０は、側壁３０だけでなく柱５０によっても支持される。したがって、第４例の電子デバイス１においては、機械的強度及び堅牢性を確保することができる。
図１８Ａは、本発明の複数の側面に係る電子デバイスが適用されるアンテナデュプレクサの概略的な構成を示すブロック図である。デュプレクサ２００は、受信フィルタ２０１及び送信フィルタ２０２を含むように構成することができる。受信フィルタ２０１及び送信フィルタ２０２はそれぞれ、第１周波数及び第２周波数それぞれが受信フィルタ２０１及び送信フィルタ２０２を通過するように本実施の形態の電子デバイス１で構成した帯域通過フィルタを含み得る。デュプレクサ２００は、アンテナ２０８に接続可能なアンテナ端子として使用可能な共通端子２０７と、送信回路２０６に接続可能な送信端子として使用可能な第１端子２０５と、受信回路２０４に接続可能な受信端子として使用可能な第２端子２０３とを含み得る。送信回路２０６及び受信回路２０４は、デュプレクサ２００として同じモジュール内又は同じパッケージ内に配置することができる。または、デュプレクサ２００の外部にあるモジュール又はパッケージに配置することができる。
図１８Ｂは、本発明の複数の側面に係る電子デバイスが適用されるダイプレクサの概略的な構成を示すブロック図である。ダイプレクサ２１０は、それぞれが共通端子２１７に接続された第１受信フィルタ２１１ａ及び第２受信フィルタ２１１ｂを含む。本開示の一側面によれば、電子デバイス１として構成された帯域通過フィルタは、第１受信フィルタ２１１ａ及び／又は第２受信フィルタ２１１ｂにおいて使用することができる。ダイプレクサ２１０は、異なる周波数の信号を受信するべくアンテナ２１８に接続可能な共通端子２１７を含み得る。ダイプレクサ２１０はさらに、第１受信端子として使用可能な第１端子２１３ａと、第２受信端子として使用可能な第２端子２１３ｂとを含み得る。第１端子２１３ａは、第１周波数帯域の信号を受信するべく構成された第１受信回路２１４ａに接続することができる。第２端子２１３ｂは、第２周波数帯域とは異なる第１周波数帯域の信号を受信するべく構成された第２受信回路７２１ｂに接続することができる。
なお、本発明の複数の側面に係る電子デバイス１は、携帯通信機器等に適用することができる。例えば、電子デバイス１として構成される帯域通過フィルタと、電子デバイス１を含むデュプレクサ２００又はダイプレクサ２１０とは、例えば無線通信機器のような電子機器において究極的に使用されるモジュールに組み入れられてパッケージ化され得る。図１９Ａは、電子デバイス１を含むモジュール２２０の一例を概略的に示すブロック図である。モジュール２２０はさらに、信号相互接続を与える接続部２２２と、例えば、当該回路のパッケージングのためのパッケージ基板のようなパッケージング２２４と、例えば、ここでの開示に鑑みて半導体製造の当業者にとって知られている増幅器、前置フィルタ、変調器、復調器、ダウンコンバータ等のような他の回路ダイ２２６とを含んでもよい。図１９Ｂ及び１９Ｃは、デュプレクサ２００又はダイプレクサ２１０それぞれの一実施形態を含むモジュール２３０、２４０の他の例を示すブロック図である。これらはいずれも、図１８Ａ及び１８Ｂを参照して上述された電子デバイス１の一実施形態を組み入れることができる。
ここに開示される複数の例及び複数の実施形態に係る電子デバイス１、デュプレクサ２００、ダイプレクサ２１０、又はいずれかのモジュール２２０、２３０、２４０は、通信又は無線機器（例えば携帯電話、タブレット等）のような様々な電子機器において有用となり得る。
図２０Ａは、電子デバイス１の一実施形態を含み得る電子機器３００の一例を概略的に示すブロック図である。例えば、典型的な電子機器３００は、電子デバイス１、デュプレクサ２００又はダイプレクサ２１０を含み得る。典型的な電子機器３００は、スマートフォンのような携帯電話機であり得る。電子機器３００は、図２０Ａに例示されない要素及び／又は例示の要素のサブコンビネーションも含み得る。図２０Ａに描かれる電子機器３００は、多重帯域／多重モード携帯電話機のような多重帯域及び／又は多重モード装置を表し得る。例えば、電子機器３００は、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）に従って通信する無線機器とすることができる。この例では、電子機器３００は、ＬＴＥ規格によって規定される一以上の周波数帯域において動作するべく構成可能である。電子機器３００は代替的に又は付加的に、Ｗｉ−Ｆｉ（登録商標）規格、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格、３Ｇ規格、４Ｇ規格又はアドバンストＬＴＥ規格の一以上を含むがこれらに限られない一以上の他の通信規格に従って通信するべく構成可能である。
電子機器３００はフィルタモジュール３１０を含み得る。フィルタモジュール３１０は、電子デバイス１の一以上の実施形態を含み、端子２０５及び２０３それぞれを介して回路３２０及び３３０に接続される。電子機器３００はさらに、共通端子２０７を介してフィルタモジュール３１０に接続されたアンテナ３４０を含み得る。フィルタモジュール３１０は、図１９Ａ〜Ｃに関連して記載されたモジュール２２０、２３０又は２４０のいずれかを含み得る。回路３２０及び３３０は、アンテナ３４０を介して送信されるＲＦ信号を生成し又はアンテナ３４０から入来する信号を受信することができる受信回路又は送信回路とすることができる。
図２０Ｂを参照すると、図２０Ａのフィルタモジュール３１０が、デュプレクサ２００を含むモジュール２３０を含む。この例において、電子機器３００は、デュプレクサ２００、入力端子２０５を介してデュプレクサ２００に接続された送信回路２０６、出力端子２０３を介してデュプレクサ２００に接続された受信回路２０４、及びアンテナ端子２０７を介してデュプレクサに接続されたアンテナ３４０を含み得る。送信回路２０６及び受信回路２０４は、アンテナ３４０を介して送信されるＲＦ信号を生成し及びアンテナ３４０から入来するＲＦ信号を受信することができる送受信器の一部である。図２０Ａ及び２０Ｂに示されるように、通信機器３００はさらに、コントローラ３５０、少なくとも一つのコンピュータ可読媒体３６０、少なくとも一つのプロセッサ３７０、及び電池３８０を含む。
理解されることだが、ＲＦ信号の送信及び受信に関連付けられた様々な機能は、図２０Ｂにおいて送信回路２０６及び受信回路２０４として表された一以上の構成要素によって達成することができる。例えば、単一の構成要素に送信機能及び受信機能の双方を与えるように構成することができる。他例において、送信及び受信機能は、別個の構成要素によって与えることができる。同様に理解されることだが、ＲＦ信号の送信及び受信に関連付けられた様々なアンテナ機能は、図２０Ａ及び２０Ｂにおいてアンテナ３４０として集合的に表された一以上の構成要素によって達成することができる。例えば、単一のアンテナに送信機能及び受信機能の双方を与えるように構成することができる。他例において、送信及び受信機能は、別個のアンテナによって与えることができる。通信機器が多重帯域装置となるさらなる他例において、通信機器３００に関連付けられた異なる帯域に対して異なるアンテナを与えることができる。
受信経路と送信経路とのスイッチングを容易にするべく、デュプレクサ２００は、選択された送信経路又は受信経路に対してアンテナ３４０を電気的に接続するべく構成することができる。こうしてデュプレクサ２００は、通信機器３００の動作に関連付けられた一定数のスイッチング機能を与えることができる。加えて、上述のようにデュプレクサ２００は、ＲＦ信号のフィルタリングを与えるべく構成された送信フィルタ２０２及び受信フィルタ２０１（図１８Ａ参照）を含む。
図２０Ａ及び２０Ｂに示されるように、所定の実施形態において、フィルタモジュール３１０（例えばデュプレクサ２００）及び／又は他の動作構成要素（複数可）の動作に関連付けられた様々な機能を制御するべくコントローラ３５０を与えることができる。所定の実施形態において、少なくとも一つのプロセッサ３７０を、通信機器３００の動作のための様々な処理の実装を容易にするように構成することができる。少なくとも一つプロセッサ３７０によって行われる処理は、コンピュータプログラム命令によって実装される。かかるコンピュータプログラム命令は、少なくとも一つのプロセッサ３７０へと与えられる。プロセッサ３７０は、機械をもたらす汎用コンピュータ、専用コンピュータ又は他のプログラム可能データ処理装置とすることができる。その結果、当該命令は、コンピュータ又は他のプログラム可能データ処理装置の少なくとも一つプロセッサを介して実行され、通信機器３００を動作させるメカニズムを作る。所定の実施形態において、こうしたコンピュータプログラム命令はまた、コンピュータ可読媒体３６０に記憶される。電池３８０は、通信機器３００における使用に適切な任意の電池とすることができる。これは、例えばリチウムイオン電池を含む。
上述の実施形態ではいくつかの態様について上述したが、様々な改変、修正及び改善が当業者にとって容易に想到される。かかる改変、修正及び改善は、本開示の一部であることが意図され、かつ、本発明の範囲内にあることが意図される。したがって、上述の記載及び図面は例示に過ぎず、本発明の範囲は、添付の特許請求の範囲及びその均等の適切な構成によって定めるべきである。

Claims (35)

  1. 電子デバイスであって、
    バルク弾性波（ＢＡＷ）共振器を含む電子回路が形成された上面を有する第１基板であって、圧電材料から形成された第１基板と、
    前記第１基板の上面に対向するように配置された底面を有する第２基板であって、低抵抗率材料から形成された第２基板と、
    前記第１基板の上面と前記第２基板の底面との間に配置された側壁と
    を含み、
    前記側壁は、前記第１基板の上面及び前記第２基板の底面とともにキャビティを画定し、
    前記キャビティは内部に前記電子回路を含み、
    前記電子回路から発せられる無線周波数（ＲＦ）信号が前記第２基板に結合するのを抑制するべく前記第２基板の底面の少なくとも一部分に高抵抗率材料の薄膜が形成される電子デバイス。
  2. 前記第２基板を形成する低抵抗率材料はシリコンを含み、
    前記薄膜を形成する高抵抗率材料は二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含む請求項１の電子デバイス。
  3. 前記第１基板を形成する圧電材料は窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）の少なくとも一方を含む請求項１の電子デバイス。
  4. 前記バルク弾性波共振器は圧電薄膜共振器（ＦＢＡＲ）及び音響多層膜共振器（ＳＭＲ）の少なくとも一方を含む請求項１の電子デバイス。
  5. 前記側壁は金属から形成されて前記薄膜を介して前記第２基板に接続される請求項１の電子デバイス。
  6. 前記側壁は液相拡散接合により形成される請求項５の電子デバイス。
  7. 前記電子回路のグランドラインが前記側壁に接続される請求項５の電子デバイス。
  8. 前記第１基板の上面と前記第２基板の底面との間に配置された柱をさらに含む請求項１の電子デバイス。
  9. 前記柱は金属から形成されて前記薄膜を介して前記第２基板に接続される請求項８の電子デバイス。
  10. 前記第１基板は、前記第１基板の上面と前記第１基板の底面と間のスルーホールを貫通して前記第１基板の底面に形成された外部電極に前記電子回路を接続するビアを含み、
    前記柱は前記ビアの直上に配置される請求項８の電子デバイス。
  11. 電子デバイスであって、
    バルク弾性波（ＢＡＷ）共振器を含む電子回路が形成された上面を有する第１基板であって、圧電材料から形成された第１基板と、
    前記第１基板の上面に対向するように配置された底面を有する第２基板と、
    前記第１基板の上面と前記第２基板の底面との間に配置された側壁と
    を含み、
    前記側壁は、前記第１基板の上面及び前記第２基板の底面とともにキャビティを画定し、
    前記キャビティは内部に前記電子回路を含み、
    前記第２基板は、前記電子回路により発せられる無線周波数（ＲＦ）信号が前記第２基板に結合されるのを抑制するべく高抵抗率材料から形成される電子デバイス。
  12. 前記第２基板を形成する高抵抗率材料は二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含む請求項１の電子デバイス。
  13. 前記第１基板を形成する圧電材料は窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）の少なくとも一方を含む請求項１の電子デバイス。
  14. 前記ＢＡＷ共振器は圧電薄膜共振器（ＦＢＡＲ）及び音響多層膜共振器（ＳＭＲ）の少なくとも一方を含む請求項１の電子デバイス。
  15. 前記側壁は金属から形成される請求項１の電子デバイス。
  16. 前記側壁は液相拡散接合により形成される請求項１５の電子デバイス。
  17. 前記電子回路のグランドラインが前記側壁に接続される請求項１５の電子デバイス。
  18. 前記第１基板の上面と前記第２基板の底面との間に配置された柱をさらに含む請求項１１の電子デバイス。
  19. 前記柱は金属から形成される請求項１８の電子デバイス。
  20. 前記第１基板は、前記第１基板の上面と前記第１基板の底面と間のスルーホールを貫通して前記第１基板の底面に形成された外部電極に前記電子回路を接続するビアを含み、
    前記柱は前記ビアの直上に配置される請求項１８の電子デバイス。
  21. デュプレクサであって、
    第１周波数の通過を許容するべく構成された受信フィルタと、
    第２周波数の通過を許容するべく構成された送信フィルタと
    を含み、
    前記受信フィルタ及び前記送信フィルタの少なくとも一方が請求項１１の電子デバイスを含むデュプレクサ。
  22. 請求項２１のデュプレクサを含む通信機器。
  23. 前記通信機器は携帯電話機である請求項２２の通信機器。
  24. ダイプレクサであって、
    第１周波数帯域の信号を受信するべく構成された第１受信フィルタと、
    前記第１周波数帯域とは異なる第２周波数帯域の信号を受信するべく構成された第２受信フィルタと
    を含み、
    前記第１受信フィルタ及び前記第２受信フィルタの少なくとも一方が請求項１１の電子デバイスであるダイプレクサ。
  25. 電子デバイスを製造する方法であって、
    バルク弾性波（ＢＡＷ）共振器を含む電子回路を圧電材料から形成された第１基板の上面に形成することと、
    低抵抗率材料から形成された第２基板の底面の少なくとも一部分に薄膜を形成することと、
    前記第１基板の上面と前記第２基板の底面との間に側壁を形成することと
    を含み、
    前記側壁は、前記第１基板の上面及び前記第２基板の底面を支持し、前記第１基板の上面及び前記第２基板の底面とともに、前記電子回路を内部に含むキャビティを画定し、
    前記薄膜は、前記電子回路により発せられる無線周波数（ＲＦ）信号が前記第２基板に結合するのを抑制するべく高抵抗率材料から形成される方法。
  26. 前記第２基板を形成する低抵抗率材料はシリコンを含み、
    前記薄膜を形成する高抵抗率材料は二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含む請求項２５の方法。
  27. 前記第１基板を形成する圧電材料は窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）の少なくとも一方を含む請求項２５の方法。
  28. 前記バルク弾性波共振器は圧電薄膜共振器（ＦＢＡＲ）及び音響多層膜共振器（ＳＭＲ）の少なくとも一方を含む請求項２５の方法。
  29. 前記側壁は金属から形成されて前記薄膜を介して前記第２基板に接続される請求項２５の方法。
  30. 前記側壁を形成することは、前記第１基板の上面に形成された第１側壁と前記第２基板の底面に形成された第２側壁とを液相拡散接合によって接合することを含む請求項２５の方法。
  31. 電子デバイスを製造する方法であって、
    圧電材料から形成された第１基板の上面に電子回路を形成することであって、前記電子回路はバルク弾性波（ＢＡＷ）共振器を含むことと、
    第２基板を設けることと、
    前記第１基板の上面と第２基板の底面との間に側壁を形成することと
    を含み、
    前記側壁は、前記第１基板の上面及び前記第２基板の底面とともにキャビティを画定し、
    前記キャビティは内部に前記電子回路を含み、
    前記第２基板は、前記電子回路から発せられる無線周波数（ＲＦ）信号が前記第２基板に結合するのを抑制するべく高抵抗率材料から形成される方法。
  32. 前記第２基板を形成する高抵抗率材料は二酸化ケイ素（ＳｉＯ２）及び酸化アルミニウム（Ａｌ２Ｏ３）の少なくとも一方を含む請求項３１の方法。
  33. 前記第１基板を形成する圧電材料は窒化アルミニウム（ＡｌＮ）及び酸化亜鉛（ＺｎＯ）の少なくとも一方を含む請求項３１の方法。
  34. 前記バルク弾性波共振器は圧電薄膜共振器（ＦＢＡＲ）及び音響多層膜共振器（ＳＭＲ）の少なくとも一方を含む請求項３１の方法。
  35. 前記側壁を形成することは、前記第１基板の上面に形成された第１側壁と前記第２基板の底面に形成された第２側壁とを液相拡散接合によって接合することを含む請求項３１の方法。
JP2018024628A 2017-02-15 2018-02-15 損失が低減された特性の弾性共振器とその製造方法 Pending JP2018137742A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762459351P 2017-02-15 2017-02-15
US62/459,351 2017-02-15

Publications (2)

Publication Number Publication Date
JP2018137742A true JP2018137742A (ja) 2018-08-30
JP2018137742A5 JP2018137742A5 (ja) 2021-04-01

Family

ID=63105497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018024628A Pending JP2018137742A (ja) 2017-02-15 2018-02-15 損失が低減された特性の弾性共振器とその製造方法

Country Status (2)

Country Link
US (1) US10873311B2 (ja)
JP (1) JP2018137742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021534613A (ja) * 2019-07-19 2021-12-09 中芯集成電路(寧波)有限公司上海分公司Ningbo Semiconductor International Corporation(Shanghai Branch) Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法
DE112019003747B4 (de) 2018-07-23 2022-12-22 Hitachi Astemo, Ltd. Scheibenbremse

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134237A (ko) * 2017-06-08 2018-12-18 (주)와이솔 웨이퍼레벨패키지 및 제조방법
SG10201902753RA (en) 2018-04-12 2019-11-28 Skyworks Solutions Inc Filter Including Two Types Of Acoustic Wave Resonators
US11251769B2 (en) * 2018-10-18 2022-02-15 Skyworks Solutions, Inc. Bulk acoustic wave components
CN111342793B (zh) * 2018-12-18 2023-09-26 天津大学 带通滤波器及提高其抑制水平的方法、双工器和电子设备
US10998879B2 (en) * 2019-08-26 2021-05-04 Intel Corporation Monolithic die with acoustic wave resonators and active circuitry
US20220321081A1 (en) * 2021-03-31 2022-10-06 Skyworks Solutions, Inc. Method of manufacturing a self-shielded acoustic wave device package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010136317A (ja) * 2008-03-24 2010-06-17 Ngk Insulators Ltd バルク弾性波装置の製造方法
JP2014143640A (ja) * 2013-01-25 2014-08-07 Taiyo Yuden Co Ltd 弾性波デバイス及びその製造方法
JP2015146333A (ja) * 2014-01-31 2015-08-13 太陽誘電株式会社 モジュール
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置
JP2015207699A (ja) * 2014-04-22 2015-11-19 株式会社豊田中央研究所 半導体チップを金属表面部材に接合した装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
US7479685B2 (en) * 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US9048811B2 (en) * 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
US8768267B2 (en) * 2010-02-03 2014-07-01 Hollinworth Fund, L.L.C. Switchless band separation for transceivers
CN106415859B (zh) * 2014-06-03 2018-09-25 世迈克琉明有限公司 半导体发光元件及其制造方法
US10164602B2 (en) * 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010136317A (ja) * 2008-03-24 2010-06-17 Ngk Insulators Ltd バルク弾性波装置の製造方法
JP2014143640A (ja) * 2013-01-25 2014-08-07 Taiyo Yuden Co Ltd 弾性波デバイス及びその製造方法
JP2015156626A (ja) * 2014-01-16 2015-08-27 京セラ株式会社 弾性波素子、分波器および通信装置
JP2015146333A (ja) * 2014-01-31 2015-08-13 太陽誘電株式会社 モジュール
JP2015207699A (ja) * 2014-04-22 2015-11-19 株式会社豊田中央研究所 半導体チップを金属表面部材に接合した装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019003747B4 (de) 2018-07-23 2022-12-22 Hitachi Astemo, Ltd. Scheibenbremse
JP2021534613A (ja) * 2019-07-19 2021-12-09 中芯集成電路(寧波)有限公司上海分公司Ningbo Semiconductor International Corporation(Shanghai Branch) Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法
JP7246775B2 (ja) 2019-07-19 2023-03-28 中芯集成電路（寧波）有限公司上海分公司 Ｂａｗ共振器のパッケージングモジュールおよびパッケージング方法

Also Published As

Publication number Publication date
US10873311B2 (en) 2020-12-22
US20180234076A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP2018137742A (ja) 損失が低減された特性の弾性共振器とその製造方法
US7755453B2 (en) Duplexer
US9178491B2 (en) Circuit module including duplexer
US11757429B2 (en) Hybrid filter device and multiplexer
JP5310873B2 (ja) 弾性波フィルタ装置
JP2007036856A (ja) 共振器、フィルタおよびアンテナ分波器
US11038488B2 (en) Multiplexer
US20180302059A1 (en) Multiplexer
JP2005124139A (ja) 分波器、通信機
JP2006129445A (ja) 分波器
US9941859B2 (en) Ladder-type filter, duplexer, and module
JPWO2012046481A1 (ja) 弾性波フィルタ装置
JP2005268878A (ja) アンテナ共用器
JP6158959B2 (ja) 小型化された多コンポーネント部品および製造方法
JP5553116B2 (ja) デュプレクサモジュール
US9595940B2 (en) Filter, duplexer and module
JP4207836B2 (ja) 弾性表面波分波器
US20200403597A1 (en) Multiplexer, filter, and communication module
US8872602B2 (en) Filter module
US20150222247A1 (en) Antenna branching filter
JP6112654B2 (ja) モジュール
WO2020080017A1 (ja) 高周波モジュール
US20240039515A1 (en) Radio frequency module
KR20050001227A (ko) 세라믹 패키지
JP2003249838A (ja) 弾性表面波フィルタ用パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220421