KR20050001227A - 세라믹 패키지 - Google Patents

세라믹 패키지 Download PDF

Info

Publication number
KR20050001227A
KR20050001227A KR1020030042803A KR20030042803A KR20050001227A KR 20050001227 A KR20050001227 A KR 20050001227A KR 1020030042803 A KR1020030042803 A KR 1020030042803A KR 20030042803 A KR20030042803 A KR 20030042803A KR 20050001227 A KR20050001227 A KR 20050001227A
Authority
KR
South Korea
Prior art keywords
pattern
ceramic package
ground
ground pattern
signal
Prior art date
Application number
KR1020030042803A
Other languages
English (en)
Other versions
KR100986470B1 (ko
Inventor
김월명
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020030042803A priority Critical patent/KR100986470B1/ko
Publication of KR20050001227A publication Critical patent/KR20050001227A/ko
Application granted granted Critical
Publication of KR100986470B1 publication Critical patent/KR100986470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 칩과 그라운드 패턴, 신호 패턴이 형성되어 적층된 복수개의 유전체를 포함하는 세라믹 패키지에 있어서, 제1 그라운드 패턴이 형성된 유전체층과 제2 그라운드 패턴이 형성된 유전체층, 상기 제1 그라운드 패턴과 제2 그라운드 패턴 사이에 형성된 신호 패턴, 상기 세라믹 패키지의 맨위층 그라운드 패턴과 맨아래층에 형성된 복수개의 단자 사이에 형성된 연결수단, 상기 연결수단과 상기 신호 패턴 사이에 적어도 1개 이상의 비어가 형성된 것으로서, 송신 신호와 수신 신호간의 아이솔레이션(Isolation) 특성이 향상되고, 위상 천이기의 트레이스와 송신 신호가 지나는 캐스틸레이션 사이의 이격 거리를 좁힐 수 있어 듀플렉서의 소형화를 이룰수 있다.

Description

세라믹 패키지{Ceramic Package}
본 발명은 쏘 듀플렉서에 적용되는 세라믹 패키지에 관한 것으로, 특히 위상 천이기의 트레이스(trace)와 송신 신호가 지나는 캐스틸레이션사이에 비어를 형성하여 듀플렉서의 소형화를 이루는 세라믹 패키지에 관한 것이다.
최근 이동통신 시스템의 발전에 따라 휴대전화, 휴대형 정보 단말기 등의 이동 통신 기기가 급속히 보급되어, 이들 기기의 소형화 및 고성능화의 요구로부터 이들에 사용되는 부품의 소형화 및 고성능화가 요구되고 있다. 또한, 휴대전화에 있어서는 아날로그 방식과 디지털 방식의 무선 통신 시스템에 이용되고 있고, 무선 통신에 사용되는 주파수도 800MHz-1GHz, 1.5GHz-2.0GHz대로 다방면에 걸쳐 있다.
특히 통신 장치 및 다른 전자 장치에서 대역 통과 필터로서 SAW필터가 널리 사용되고 있다. 쏘 필터로는 압전 기판상에 소정 거리로 배열된 두개의 인터디지털 트랜스듀서(IDT)를 가지는 횡형 쏘 필터와 압전 기판상에 공진자를 구성하는 쏘 공진자 필터가 있다.
최근에는 통신 기기에서 신호를 송수신할 때 신호의 일정 대역 주파수만 필터하여 송신하거나 일정한 주파수 대역의 신호만을 수신할때 사용될수 있도록 듀플렉서를 칩으로 제조하여 사용하고 있다.
이하 도면을 참조하여 쏘 듀플렉서 패키지에 대하여 설명하기로 한다.
도 1은 종래의 SAW 듀플렉서 패키지의 단면도를 나타낸 도면이다.
도 1을 참조하면, SAW 듀플렉서(FBAR 듀플렉서) 패키지는 필터 역할을 하는 칩(100), 세라믹층부(110), 칩(100)과 세라믹층부(110)를 연결하는 와이어(120), 리드(Lid)(130)로 구성된다.
상기 세라믹층부(110)는 하측, 즉 풋패드(111)에 그라운드 단자와 신호 단자 및 하부 그라운드 패턴이 형성되고, 상측에는 신호 패턴을 형성하여 적층하는 제1 유전체(112), 상기 신호 패턴이 형성된 제1 유전체(112)위에 상부 그라운드 패턴을 상층에 형성하여 적층하는 제2 유전체(113), 상기 제2 유전체(113)위에 적층되고, 상기 칩(100)과 와이어(120)를 통해 연결되는 본딩패드(118)을 포함하는 제3 유전체(114), 상기 제3 유전체(114)위에 적층되고 상측에 그라운드 패턴이 형성된 제4 유전체(115), 상기 유전체들의 외측에 형성되고 상기 제4 유전체(115)의 그라운드 패턴과 상기 풋패드(111)의 그라운드 및 신호 단자 사이에 각각 형성된 캐스틸레이션(116)을 포함한다.
여기서, 상기 신호 패턴은 스트립라인으로 구현되고, 위상 천이기는 상기 상부·하부 그라운드 패턴과 상기 신호패턴, 즉, 트레이스(117)를 포함하여 구성된다.
상기 상부·하부 그라운드 패턴은 상기 트레이스(117)범위를 포함할 수 있게 넓게 구성함으로써 신호 손실을 방지한다.
상기 캐스틸레이션(116)은 세라믹층부(110)의 맨위층 그라운드 패턴과 하부 풋패드(111)의 단자 사이에 형성되어 그라운드 패턴내 전극 패턴과 다수의 단자(그라운드/신호)를 필요에 따라 전기적으로 연결하는 역할을 한다.
상기 리드(130)는 세라믹층부(110)의 cavity에 있는 칩을 외부 환경으로부터 보호해 주는 기능을 하는 한편, 와이어(120)간의 기생 결합을 그라운드로 뽑아 제거해주는 기능을 한다.
따라서, 상기 리드(130)는 세라믹층부(110)의 맨 위층 그라운드 패턴에 전기적으로 연결되어 있고, 이 맨 위층 그라운드 패턴과 풋패드(111)의 그라운드 패턴 사이의 연결은 캐스틸레이션(116)을 통해 이루어진다.
즉, 세라믹층부(110)의 맨위층 그라운드 전극과 풋패드(111)의 그라운드 전극을 연결하기 위한 수단으로서 캐스틸레이션(116)이 사용된다.
도 2는 일반적인 듀플렉서의 구성을 개략적으로 나타낸 블럭도, 도 3은 종래의 듀플렉서 패키지의 상면도를 나타낸 도면이다.
도 2를 참조하면, 듀플렉서는 송신부 필터(200), 수신부 필터(210), 위상 천이기(220)로 구성된다.
상기 송신부 필터(200)와 수신부 필터(210)에 대한 상세한 설명은 도 1을 참조한다.
상기 위상 천이기(220)는 세라믹 패키지내에 스트립라인 형태로 구성된다. 즉, 상기 위상 천이기(220)는 세라믹 패키지의 상부·하부 그라운드 패턴과 신호패턴 즉, 트레이스를 포함하여 구성된다.
상기 위상 천이기(220)는 송신부 필터(200)에서 수신부 필터(210)로 송신 신호가 넘어가는 것을 방지하기 위하여 도 3과 같이 송신 신호가 지나는 부위와 어느정도 이격되어 설계된다.
도 3을 참조하면, 위상 천이기는 아이솔레이션(isolation) 특성을 확보하기 위해 송신 신호가 지나가는 캐스틸레이션(116)과 일정 간격 이격되어 있다.
그러나 상기와 같은 종래에는 듀플렉서가 소형화될수록 세라믹 패키지가 작아져 위상 천이기의 트레이스(trace)를 형성할 영역이 작아져 소형화를 이루는데 어려움이 있다.
또한, 위상천이기는 송신 신호가 지나는 캐스틸레이션과 일정 간격을 유지하여 설계되므로, 소형화하는데 더욱 어려운 문제점이 있다.
따라서, 본 발명의 목적은 위상 천이기의 트레이스와 송신 신호가 지나는 캐스틸레이션간에 비어를 형성하여 듀플렉서의 아이솔레이션(isolation) 특성을 개선하고 듀플렉서의 크기를 소형화할 수 있는 세라믹 패키지를 제공하는데 있다.
도 1은 종래의 SAW 듀플렉서 패키지의 단면도를 나타낸 도면.
도 2는 일반적인 듀플렉서의 구성을 개략적으로 나타낸 블럭도.
도 3은 종래의 듀플렉서 패키지의 상면도를 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 쏘 듀플렉서 패키지의 단면도.
도 5는 본 발명의 바람직한 일 실시예에 따른 듀플렉서 패키지의 상면도.
<도면의 주요 부분에 대한 부호의 설명>
100, 400 : 칩 110, 410 : 세라믹층부
120, 420 : 와이어 130, 430 : 리드
111, 411 : 풋패드 112, 412 : 제1유전체
113, 413 : 제2 유전체 114, 414 : 제3 유전체
115, 415 : 제4 유전체 116, 416 : 캐스틸레이션(castillation)
117, 417 : 트래이스(신호패턴) 118, 418 : 본딩패드
200 : 송신부 필터 210 : 수신부 필터
220 : 위상 천이기 440 : 비어
상기 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, 칩과 그라운드 패턴, 신호 패턴이 형성되어 적층된 복수개의 유전체를 포함하는 세라믹 패키지에 있어서, 제1 그라운드 패턴이 형성된 유전체층과 제2 그라운드 패턴이 형성된 유전체층, 상기 제1 그라운드 패턴과 제2 그라운드 패턴 사이에 형성된 신호 패턴, 상기 세라믹 패키지의 맨위층 그라운드 패턴과 맨아래층에 형성된 복수개의 단자 사이에 형성된 연결수단, 상기 연결수단과 상기 신호 패턴 사이에 적어도 1개 이상의 비어가 형성된 것을 특징으로 하는 세라믹 패키지가 제공된다.
상기 비어는 상기 제1 그라운드 패턴과 제2 그라운드 패턴이 전기적으로 연결된다.
상기 연결수단은 세라믹 패키지의 외측에 형성된 캐스틸레이션이고, 상기 비어는 상기 신호 패턴과 소정의 간격만큼 이격된다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4는 본 발명의 바람직한 일 실시예에 따른 쏘 듀플렉서 패키지의 단면도이고, 도 5는 본 발명의 바람직한 일 실시예에 따른 듀플렉서 패키지의 상면도이다.
도 4를 참조하면, SAW 듀플렉서(FBAR 듀플렉서) 패키지는 필터 역할을 하는 칩(400), 세라믹층부(410), 칩(400)과 세라믹층부(410)를 연결하는 와이어(420), 리드(Lid)(430)로 구성된다.
상기 세라믹층부(410)는 하측, 즉 풋패드(411)에 그라운드 단자와 신호 단자 및 하부 그라운드 패턴이 형성되고, 상측에는 신호 패턴을 형성하여 적층하는 제1 유전체(412), 상기 신호 패턴이 형성된 제1 유전체(412)위에 상부 그라운드 패턴을 상층에 형성하여 적층하는 제2 유전체(413), 상기 제2 유전체(413)위에 적층되고, 상기 칩(400)과 와이어(420)를 통해 연결되는 본딩패드(418)을 포함하는 제3 유전체(414), 상기 제3 유전체(414)위에 적층되고 상측에 그라운드 패턴이 형성된 제4 유전체(415), 상기 유전체들의 외측에 형성되고 상기 제4 유전체(415)의 그라운드 패턴과 상기 풋패드(411)의 그라운드 및 신호 단자 사이에 각각 형성된 캐스틸레이션(416), 상기 신호 패턴 즉, 트레이스(417)와 송신 신호가 지나는 캐스틸레이션(416) 사이에 형성된 비어(via)(440)를 포함한다.
여기서, 상기 신호 패턴은 스트립라인으로 구현되고, 위상 천이기는 상기 상부/하부 그라운드 패턴(419a, 419b)과 상기 신호 패턴, 즉 트레이스(417)를 포함하여 구성된다.
상기 위상 천이기는 송신부 필터에서 수신부필터로 신호가 넘어가는 것을 방지하는 위하여 도 5와 같이 위상 천이기의 트레이스(417)와 송신신호가 지나는 캐스틸레이션(416) 사이에 비어(440)를 형성한다.
상기 비어(440)는 위상 천이기의 트레이스(417)와 송신 신호가 지나는 캐스틸레이션(416) 사이에 형성된 것으로서, 그라운드와 연결되고 도체로 채워져 있다.
즉, 상기 비어(440)는 위상 천이기의 상부 그라운드(419a)와 하부 그라운드(419b)를 전기적으로 연결시킨다.
따라서, 상기 비어(418)를 형성할 경우, 송신 신호와 수신 신호간의 아이솔레이션(isolation) 특성이 향상되고, 위상 천이기의 트레이스(417)와 송신 신호가 지나는 캐스틸레이션(416) 사이의 이격 거리를 좁일 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따르면, 송신 신호와 수신 신호간의 아이솔레이션(isolation) 특성이 향상되고, 위상 천이기의 트레이스와 송신 신호가 지나는 캐스틸레이션 사이의 이격 거리를 좁힐 수 있어 듀플렉서의 소형화를 이룰수 있는 세라믹 패키지를 제공할 수 있다.

Claims (3)

  1. 칩과 그라운드 패턴, 신호 패턴이 형성되어 적층된 복수개의 유전체를 포함하는 세라믹 패키지에 있어서,
    제1 그라운드 패턴이 형성된 유전체층과 제2 그라운드 패턴이 형성된 유전체층, 상기 제1 그라운드 패턴과 제2 그라운드 패턴 사이에 형성된 신호 패턴, 상기 세라믹 패키지의 맨위층 그라운드 패턴과 맨아래층에 형성된 복수개의 단자 사이에 형성된 연결수단, 상기 연결수단과 상기 신호 패턴 사이에 적어도 1개 이상의 비어가 형성된 것을 특징으로 하는 세라믹 패키지.
  2. 제1항에 있어서,
    상기 비어는 상기 제1 그라운드 패턴과 제2 그라운드 패턴이 전기적으로 연결되는 것을 특징으로 하는 세라믹 패키지.
  3. 제1항에 있어서,
    상기 연결수단은 세라믹 패키지의 외측에 형성된 캐스틸레이션이고, 상기 비어는 상기 신호 패턴과 소정의 간격만큼 이격된 것을 특징으로 하는 세라믹 패키지.
KR1020030042803A 2003-06-27 2003-06-27 세라믹 패키지 KR100986470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042803A KR100986470B1 (ko) 2003-06-27 2003-06-27 세라믹 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042803A KR100986470B1 (ko) 2003-06-27 2003-06-27 세라믹 패키지

Publications (2)

Publication Number Publication Date
KR20050001227A true KR20050001227A (ko) 2005-01-06
KR100986470B1 KR100986470B1 (ko) 2010-10-08

Family

ID=37217064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042803A KR100986470B1 (ko) 2003-06-27 2003-06-27 세라믹 패키지

Country Status (1)

Country Link
KR (1) KR100986470B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673645B1 (ko) * 2005-06-17 2007-01-24 삼성전기주식회사 칩 패키지 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058307A1 (en) * 1999-06-03 2000-12-06 Alps Electric Co., Ltd. Electronic unit effectively utilizing circuit board surface
CN1246929C (zh) * 2000-03-15 2006-03-22 松下电器产业株式会社 迭层电子器件、迭层共用器及通信设备
JP2002124847A (ja) * 2000-10-12 2002-04-26 Oki Electric Ind Co Ltd 弾性表面波装置
JP2002134639A (ja) 2000-10-25 2002-05-10 Murata Mfg Co Ltd 高周波電子部品用パッケージおよびそれを用いた高周波電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673645B1 (ko) * 2005-06-17 2007-01-24 삼성전기주식회사 칩 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100986470B1 (ko) 2010-10-08

Similar Documents

Publication Publication Date Title
KR100753319B1 (ko) 분파기
JP4000960B2 (ja) 分波器、通信装置
EP1675262B1 (en) Duplexer
JP4255959B2 (ja) バランスフィルタおよび分波器
US7053731B2 (en) Duplexer using surface acoustic wave filters
US6469593B2 (en) Surface acoustic wave device, communication device using the same, and antenna duplexer
US20070046395A1 (en) Duplexer having matching circuit
JP5355958B2 (ja) フィルタ、分波器および通信機器
US20070111674A1 (en) Duplexer
US7602264B2 (en) Filter device, multiband filter, duplexer and communications equipment using the filter device
JP2003332885A (ja) 弾性表面波分波器およびそれを有する通信装置
US7629863B2 (en) Filter and duplexer
JP4518870B2 (ja) 弾性表面波装置および通信装置
JP2005124139A (ja) 分波器、通信機
JP2006014296A (ja) 弾性表面波装置及び通信機器
WO2008029641A1 (fr) Carte de circuit pour dispositif séparateur d&#39;onde, séparateur d&#39;onde et dispositif de communication
JP2005268878A (ja) アンテナ共用器
JPH0832402A (ja) 弾性表面波装置、移動無線機用分波器および移動無線装置
JP5553117B2 (ja) フィルタモジュール
KR100986470B1 (ko) 세라믹 패키지
JP2006101550A (ja) 弾性表面波デバイス及びこれを用いた通信装置、並びにアンテナデュプレクサ
KR100306630B1 (ko) 복합 표면 탄성파 필터
KR100986331B1 (ko) 세라믹 패키지
KR20050081738A (ko) 듀플렉서 및 듀플렉서 패키지
KR20050095492A (ko) Ｌｔｃｃ 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee