JP2021179683A - 半導体装置および電圧制御方法 - Google Patents

Abstract

【課題】生成された電圧を速やかに安定させることができる半導体装置を得る。【解決手段】半導体装置は、出力電圧ＶＨと基準電圧ＶＲＥＦＨとの差に応じた誤差電圧を生成する誤差アンプＡＭＰ１と、誤差電圧が供給されるゲートと、出力電圧を出力するドレインまたはソースとを有する駆動トランジスタＭＰ１１と、オン状態になることにより、駆動トランジスタのゲートの電圧を、駆動トランジスタの状態をオフ状態に向かわせるように調節する第１のスイッチＭＰ１３と、を有する電圧レギュレータ２０Ｈ、出力電圧が供給される負荷回路（メモリアレイ、ビット線選択部およびワード線選択部）及び負荷回路の動作シーケンスを制御するとともに、負荷回路の負荷が変化するタイミングを含む第１の期間において第１のスイッチをオン状態にする制御部を備える。【選択図】図７

Description

本開示は、半導体装置および半導体装置において用いられる電圧制御方法に関する。

半導体装置では、しばしば電圧レギュレータが用いられる。特許文献１には、出力電圧に過大なオーバーシュートが発生することを抑制することができる電圧レギュレータが開示されている。

特開２０１４−６７３９４号公報

半導体装置では、電圧レギュレータにより生成された電圧を速やかに安定させることが望まれており、さらなる速やかな安定化が期待されている。

生成された電圧を速やかに安定させることができる半導体装置および電圧制御方法を提供することが望ましい。

本開示の一実施の形態における半導体装置は、誤差アンプと、駆動トランジスタと、第１のスイッチと、負荷回路と、制御部とを備えている。誤差アンプは、出力電圧と基準電圧との差に応じた誤差電圧を生成するように構成される。駆動トランジスタは、誤差電圧が供給されたゲートと、出力電圧が出力されるドレインまたはソースとを有するものである。第１のスイッチは、オン状態になることにより、駆動トランジスタのゲートの電圧を、駆動トランジスタの状態をオフ状態に向かわせるように調節するように構成される。負荷回路は、出力電圧が供給されるように構成される。制御部は、負荷回路の動作シーケンスを制御するとともに、負荷回路の負荷が変化するタイミングを含む第１の期間において第１のスイッチをオン状態にするように構成される。

本開示の一実施の形態における電圧制御方法は、出力電圧と基準電圧との差に応じた誤差電圧を生成することと、誤差電圧が供給されたゲートを有する駆動トランジスタのドレインまたはソースから出力電圧を出力することと、出力電圧が供給される負荷回路の動作シーケンスを制御することと、負荷回路の負荷が変化するタイミングを含む第１の期間において第１のスイッチをオン状態にすることにより、駆動トランジスタのゲートを、駆動トランジスタの状態をオフ状態に向かわせるように調節することとを含む。

本開示の一実施の形態における半導体装置および電圧制御方法では、出力電圧と基準電圧との差に応じた誤差電圧が生成され、この誤差電圧に基づいて駆動トランジスタにより出力電圧が生成される。この出力電圧は負荷回路に供給される。負荷回路の動作シーケンスは制御され、負荷回路の負荷が変化するタイミングを含む第１の期間において第１のスイッチをオン状態にすることにより、駆動トランジスタのゲートの電圧が、駆動トランジスタの状態をオフ状態に向かわせるように調節される。

本開示の一実施の形態に係る半導体装置の一構成例を表すブロック図である。 図１に示したメモリアレイの一構成例を表す斜視図である。 図２に示したメモリセルの一構成例を表す回路図である。 図３に示した記憶素子の一特性例を表す説明図である。 図１に示したビット線選択部の一構成例を表すブロック図である。 図１に示したワード線選択部の一構成例を表すブロック図である。 図１に示した電圧レギュレータの一構成例を表す回路図である。 図１に示した他の電圧レギュレータの一構成例を表す回路図である。 図１に示した半導体装置の一動作例を表すタイミング波形図である。 図１に示した半導体装置の一動作例を表すシミュレーション波形図である。 変形例に係る電圧レギュレータの一構成例を表す回路図である。 他の変形例に係る電圧レギュレータの一構成例を表す回路図である。 他の変形例に係る電圧レギュレータの一構成例を表す回路図である。 他の変形例に係る電圧レギュレータの一構成例を表す回路図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。

＜実施の形態＞
［構成例］
図１は、一実施の形態に係る半導体装置（半導体装置１）の一構成例を表すものである。半導体装置１は、この例では、いわゆるクロスポイント型の記憶装置である。なお、本開示の実施の形態に係る電圧制御方法は、本実施の形態により具現化されるので、併せて説明する。

半導体装置１は、メモリアレイ１１と、ビット線選択部１２と、ワード線選択部１３と、電圧レギュレータ２０Ｈ，２０Ｌと、電圧選択部３０と、電流制限部１４と、センスアンプ１５と、制御部１６とを備えている。

メモリアレイ１１は、複数のメモリセルＭＣがアレイ状に配置され、情報を記憶するように構成される。

図２は、メモリアレイ１１の一構成例を表すものである。メモリアレイ１１は、複数のビット線ＢＬと、複数のワード線ＷＬと、複数のメモリセルＭＣとを有している。

複数のビット線ＢＬは、半導体基板の基板面Ｓに平行なＸＹ面内において、Ｙ方向に延伸するとともにＸ方向に並んで配置される。複数のワード線ＷＬは、このＸＹ面内において、Ｘ方向に延伸するとともにＹ方向に並んで配置される。複数のビット線ＢＬは、複数のワード線ＷＬが配置された層の上層に配置される。この構成により、複数のビット線ＢＬおよび複数のワード線ＷＬは、ＸＹ面内において互いに交差する。複数のメモリセルＭＣは、ＸＹ面内において複数のビット線ＢＬおよび複数のワード線ＷＬが交差する部分における、複数のビット線ＢＬが配置された層と複数のワード線ＷＬが配置された層との間に配置される。

図３は、メモリセルＭＣの一構成例を表すものである。メモリセルＭＣは、記憶素子ＶＲと、選択素子ＳＥと、端子ＴＵ，ＴＬとを有している。

記憶素子ＶＲは、抵抗変化型の記憶素子であり、両端間に印加される電圧の電圧差の極性に応じて、可逆的に抵抗状態ＲＳが変化するように構成される。言い換えれば、記憶素子ＶＲは、両端間に流れる電流の方向に応じて、可逆的に抵抗状態ＲＳが変化するようになっている。記憶素子ＶＲは、例えば、イオン源層および抵抗変化層が積層されて構成される。記憶素子ＶＲの一端は、メモリセルＭＣの端子ＴＵに接続され、他端は選択素子ＳＥの一端に接続される。

図４は、記憶素子ＶＲの抵抗値の分布を模式的に表すものである。記憶素子ＶＲは、識別可能な２つの抵抗状態ＲＳ（高抵抗状態ＨＲＳおよび低抵抗状態ＬＲＳ）をとり得る。この例では、高抵抗状態ＨＲＳはデータ“０”に対応づけられ、低抵抗状態ＬＲＳはデータ“１”に対応づけられている。すなわち、記憶素子ＶＲは、１ビットのデータを記憶する。例えば、高抵抗状態ＨＲＳから低抵抗状態ＬＲＳへ変化させることを“セット”と呼び、低抵抗状態ＬＲＳから高抵抗状態ＨＲＳへ変化させることを“リセット”と呼ぶ。

選択素子ＳＥ（図３）は、双方向ダイオード特性を有するように構成される。具体的には、選択素子ＳＥは、両端間に印加される電圧の電圧差の絶対値が所定値よりも大きい場合に導通状態（オン状態）になり、電圧差の絶対値がこの所定値よりも小さい場合に非導通状態（オフ状態）になる。選択素子ＳＥの一端は記憶素子ＶＲの他端に接続され、他端はメモリセルＭＣの端子ＴＬに接続される。

端子ＴＵは、そのメモリセルＭＣが形成された記憶層の上のビット線ＢＬに接続される。端子ＴＬは、そのメモリセルＭＣが形成された記憶層の下のワード線ＷＬに接続される。この例では、図２に示したように、メモリセルＭＣの端子ＴＵは複数のビット線ＢＬのいずれか１つに接続され、端子ＴＬは複数のワード線ＷＬのいずれか１つに接続される。

メモリセルＭＣをセットする書込動作を行う場合には、端子ＴＵに例えば電圧ＶＨを印加するとともに端子ＴＬに例えば電圧ＶＬを印加する。電圧ＶＨは電圧ＶＬよりも高い電圧である。これにより、選択素子ＳＥがオン状態になり、図３に示したように、端子ＴＵから端子ＴＬに向かってセット電流Ｉsetが流れ、記憶素子ＶＲの抵抗状態ＲＳが低抵抗状態ＬＲＳになる。このようにして、メモリセルＭＣがセットされる。メモリセルＭＣをリセットする書込動作を行う場合には、端子ＴＬに電圧ＶＨを印加するとともに端子ＴＵに電圧ＶＬを印加する。これにより、選択素子ＳＥがオン状態になり、端子ＴＬから端子ＴＵに向かってリセット電流Ｉrstが流れ、記憶素子ＶＲの抵抗状態ＲＳが高抵抗状態ＨＲＳになる。このようにして、メモリセルＭＣがリセットされる。また、メモリセルＭＣに対して読出動作を行う場合には、端子ＴＵに例えば電圧ＶＨを印加するとともに端子ＴＬに例えば電圧ＶＬを印加する。電圧ＶＨと電圧ＶＬとの差電圧は、記憶素子ＶＲの抵抗状態ＲＳが低抵抗状態ＬＲＳである場合には選択素子ＳＥをオン状態にし、記憶素子ＶＲの抵抗状態ＲＳが高抵抗状態ＨＲＳである場合には選択素子ＳＥをオフ状態にするような電圧に設定される。これにより、メモリセルＭＣでは、端子ＴＵから端子ＴＬに向かって記憶素子ＶＲの抵抗状態ＲＳに応じたセンス電流Ｉsnsが流れ、このセンス電流Ｉsnsに応じた電圧が生じる。センスアンプ１５（後述）は、このようにしてセンス電流Ｉsnsにより生じた電圧に基づいて、記憶素子ＶＲの抵抗状態ＲＳを判別するようになっている。センスアンプ１５（後述）は、このようにしてセンス電流Ｉsnsにより生じた電圧に基づいて、記憶素子ＶＲの抵抗状態ＲＳを判別するようになっている。

ビット線選択部１２（図１）は、選択制御信号ＣＴＬＢに基づいて、メモリアレイ１１における複数のビット線ＢＬのうちの１つを選択するように構成される。

図５は、ビット線選択部１２の一構成例を表すものである。なお、この図５では、電流制限部１４、センスアンプ１５、およびメモリアレイ１１における複数のビット線ＢＬをも描いている。選択制御信号ＣＴＬＢは、複数ビットの制御信号ＣＢ１と、複数ビットの制御信号ＣＢ２と、複数ビットの制御信号ＣＢ３と、複数ビットの制御信号ＣＢ４とを含んでいる。ビット線選択部１２は、選択回路１０１と、複数の選択回路１０２と、複数の選択回路１０３と、複数の選択回路１０４とを有している。

選択回路１０１は、複数のトランジスタＴＲ１を有している。トランジスタＴＲ１は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。複数のトランジスタＴＲ１のソースは電流制限部１４およびセンスアンプ１５に接続される。複数のトランジスタＴＲ１のゲートには、制御信号ＣＢ１における対応するビットの信号がそれぞれ供給され、ドレインは複数の選択回路１０２にそれぞれ接続される。

複数の選択回路１０２のそれぞれは、複数のトランジスタＴＲ２を有している。トランジスタＴＲ２は、Ｎ型のＭＯＳトランジスタである。これらの複数のトランジスタＴＲ２のソースは選択回路１０１に接続される。複数のトランジスタＴＲ２のゲートには、制御信号ＣＢ２における対応するビットの信号がそれぞれ供給され、ドレインは複数の選択回路１０３にそれぞれ接続される。

複数の選択回路１０３のそれぞれは、複数のトランジスタＴＲ３を有している。トランジスタＴＲ３は、Ｎ型のＭＯＳトランジスタである。これらの複数のトランジスタＴＲ３のソースは複数の選択回路１０２のうちの１つに接続される。複数のトランジスタＴＲ３のゲートには、制御信号ＣＢ３における対応するビットの信号がそれぞれ供給され、ドレインは複数の選択回路１０４にそれぞれ接続される。

複数の選択回路１０４のそれぞれは、複数のトランジスタＴＲ４を有している。トランジスタＴＲ４は、Ｎ型のＭＯＳトランジスタである。これらの複数のトランジスタＴＲ４のソースは複数の選択回路１０３のうちの１つに接続される。複数のトランジスタＴＲ４のゲートには、制御信号ＣＢ４における対応するビットの信号がそれぞれ供給され、ドレインは複数のビット線ＢＬにそれぞれ接続される。

この構成により、ビット線選択部１２は、選択制御信号ＣＴＬＢに基づいて、メモリアレイ１１における複数のビット線ＢＬのうちの１つを選択し、選択されたビット線ＢＬを電流制限部１４およびセンスアンプ１５に接続するようになっている。なお、この例では、Ｎ型のＭＯＳトランジスタを用いてビット線選択部１２を構成したが、これに限定されるものではない。これに代えて、例えば、Ｐ型のＭＯＳトランジスタを用いてビット線選択部１２を構成してもよいし、例えば、Ｐ型のＭＯＳトランジスタおよびＮ型のＭＯＳトランジスタの両方を用いてビット線選択部１２を構成してもよい。

ワード線選択部１３（図１）は、選択制御信号ＣＴＬＷに基づいて、メモリアレイ１１における複数のワード線ＷＬのうちの１つを選択するように構成される。

図６は、ワード線選択部１３の一構成例を表すものである。なお、この図６では、電圧選択部３０およびメモリアレイ１１における複数のワード線ＷＬをも描いている。選択制御信号ＣＴＬＷは、複数ビットの制御信号ＣＷ１と、複数ビットの制御信号ＣＷ２と、複数ビットの制御信号ＣＷ３と、複数ビットの制御信号ＣＷ４とを含んでいる。ワード線選択部１３は、選択回路２０１と、複数の選択回路２０２と、複数の選択回路２０３と、複数の選択回路２０４とを有している。選択回路２０１〜２０４の構成は、選択回路１０１〜１０４（図５）の構成と同様である。選択回路２０１における複数のトランジスタＴＲ１のソースは電圧選択部３０に接続される。複数の選択回路２０４のそれぞれにおける複数のトランジスタＴＲ４のドレインは、複数のワード線ＷＬにそれぞれ接続される。

この構成により、ワード線選択部１３は、選択制御信号ＣＴＬＷに基づいて、メモリアレイ１１における複数のワード線ＷＬのうちの１つを選択し、選択されたワード線ＷＬを電圧選択部３０に接続するようになっている。なお、この例では、Ｎ型のＭＯＳトランジスタを用いてワード線選択部１３を構成したが、これに限定されるものではない。これに代えて、例えば、Ｐ型のＭＯＳトランジスタを用いてワード線選択部１３を構成してもよいし、例えば、Ｐ型のＭＯＳトランジスタおよびＮ型のＭＯＳトランジスタの両方を用いてワード線選択部１３を構成してもよい。

電圧レギュレータ２０Ｈ（図１）は、電圧ＶＨを生成するように構成される。電圧レギュレータ２０Ｈには、制御信号ＳＬＣＭ、ＳＳＷ１Ｈ，ＳＳＷ２が供給されるようになっている。

図７は、電圧レギュレータ２０Ｈの一構成例を表すものである。電圧レギュレータ２０Ｈは、誤差アンプＡＭＰ１と、トランジスタＭＰ１１と、定電流源ＣＳ１と、キャパシタＣ１と、トランジスタＭＰ１２〜ＭＰ１４とを有している。トランジスタＭＰ１１〜ＭＰ１４は、Ｐ型のＭＯＳトランジスタである。

誤差アンプＡＭＰ１は、電圧レギュレータ２０Ｈの出力電圧と基準電圧ＶＲＥＦＨとの差に応じた誤差電圧を生成するように構成される。誤差アンプＡＭＰ１の正入力端子は電圧レギュレータ２０Ｈの出力端子ＯＵＴＨに接続され、負入力端子には基準電圧ＶＲＥＦＨが供給され、出力端子はトランジスタＭＰ１１のゲートおよびトランジスタＭＰ１３，ＭＰ１４のドレインに接続される。誤差アンプＡＭＰ１は、制御信号ＳＬＣＭに基づいて消費電力を低減することができるように構成される。具体的には、誤差アンプＡＭＰ１は、制御信号ＳＬＣＭが高レベルである場合に、制御信号ＳＬＣＭが低レベルである場合に比べて定電流源に流れる電流を絞ることにより消費電力を低減することができるようになっている。

トランジスタＭＰ１１のゲートは誤差アンプＡＭＰ１の出力端子およびトランジスタＭＰ１３，ＭＰ１４のドレインに接続され、ソースは電源電圧ＶＤＤが供給された電源ノードＮＶＤＤに接続され、ドレインは電圧レギュレータ２０Ｈの出力端子ＯＵＴＨに接続される。

定電流源ＣＳ１は、所定の電流値の電流を流すように構成され、一端は電圧レギュレータ２０Ｈの出力端子ＯＵＴＨに接続され、他端は接地電圧ＶＳＳが供給された接地ノードＮＶＳＳに接続される。定電流源ＣＳ１は、制御信号ＳＬＣＭが高レベルである場合に、制御信号ＳＬＣＭが低レベルである場合に比べて流す電流を絞ることができるようになっている。

キャパシタＣ１の一端は電圧レギュレータ２０Ｈの出力端子ＯＵＴＨに接続され、他端は接地ノードＮＶＳＳに接続される。

トランジスタＭＰ１２のゲートはトランジスタＭＰ１２のドレインおよびトランジスタＭＰ１３のソースに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ１２のゲートおよびトランジスタＭＰ１３のソースに接続される。このように、トランジスタＭＰ１２は、いわゆるダイオード接続により、ゲートおよびドレインが互いに接続される。トランジスタＭＰ１３のゲートには制御信号ＳＳＷ１Ｈが供給され、ソースはトランジスタＭＰ１２のゲートおよびドレインに接続され、ドレインはトランジスタＭＰ１１のゲート、誤差アンプＡＭＰ１の出力端子、およびトランジスタＭＰ１４のドレインに接続される。この構成により、トランジスタＭＰ１３が制御信号ＳＳＷ１Ｈに基づいてオン状態になることにより、電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが、ダイオード接続されたトランジスタＭＰ１２を介して互いに接続される。これにより、トランジスタＭＰ１３は、トランジスタＭＰ１１のゲートの電圧を、このトランジスタＭＰ１１をオフ状態に向かわせるように調節することができるようになっている。

トランジスタＭＰ１４のゲートには制御信号ＳＳＷ２が供給され、ソースは電源ノードＮＶＤＤが接続され、ドレインはトランジスタＭＰ１１のゲート、誤差アンプＡＭＰ１の出力端子、およびトランジスタＭＰ１３のドレインに接続される。この構成により、トランジスタＭＰ１４が制御信号ＳＳＷ２に基づいてオン状態になることにより、電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが互いに接続される。これにより、トランジスタＭＰ１４は、トランジスタＭＰ１１のゲートの電圧を、このトランジスタＭＰ１１をオフ状態に向かわせるように調節することができるようになっている。

この構成により、電圧レギュレータ２０Ｈは、負帰還動作を行うことにより、基準電圧ＶＲＥＦＨに応じた電圧ＶＨを生成する。電圧レギュレータ２０Ｈは、制御信号ＳＬＣＭが高レベルである場合には、消費電力を低減しつつ、動作点を維持することができる。そして、電圧レギュレータ２０Ｈは、制御信号ＳＬＣＭが低レベルである場合には、生成した電圧ＶＨに基づいてメモリアレイ１１を駆動するようになっている。

電圧レギュレータ２０Ｌ（図１）は、電圧ＶＬを生成するように構成される。電圧レギュレータ２０Ｌには、制御信号ＳＬＣＭ、ＳＳＷ１Ｌ，ＳＳＷ２が供給されるようになっている。

図８は、電圧レギュレータ２０Ｌの一構成例を表すものである。電圧レギュレータ２０Ｌは、誤差アンプＡＭＰ２と、トランジスタＭＮ２１と、定電流源ＣＳ２と、キャパシタＣ２と、インバータＩＶ１，ＩＶ２と、トランジスタＭＮ２１〜ＭＮ２４とを有している。トランジスタＭＮ２１〜ＭＮ２４は、Ｎ型のＭＯＳトランジスタである。

誤差アンプＡＭＰ２は、電圧レギュレータ２０Ｌの出力電圧と基準電圧ＶＲＥＦＬとの差に応じた誤差電圧を生成するように構成される。誤差アンプＡＭＰ２の正入力端子は電圧レギュレータ２０Ｌの出力端子ＯＵＴＬに接続され、負入力端子には基準電圧ＶＲＥＦＬが供給され、出力端子はトランジスタＭＮ２１のゲートおよびトランジスタＭＮ２２，ＭＮ２４のドレインに接続される。誤差アンプＡＭＰ２は、制御信号ＳＬＣＭに基づいて消費電力を低減することができるように構成される。具体的には、誤差アンプＡＭＰ２は、制御信号ＳＬＣＭが高レベルである場合に、制御信号ＳＬＣＭが低レベルである場合に比べて定電流源に流れる電流を絞ることにより消費電力を低減することができるようになっている。

トランジスタＭＮ２１のゲートは誤差アンプＡＭＰ２の出力端子およびトランジスタＭＮ２２，ＭＮ２４のドレインに接続され、ドレインは電圧レギュレータ２０Ｌの出力端子ＯＵＴＬに接続され、ソースは接地電圧ＶＳＳが供給された接地ノードＮＶＳＳに接続される。

定電流源ＣＳ２は、所定の電流値の電流を流すように構成され、一端は電源電圧ＶＤＤが供給された電源ノードＮＶＤＤに接続され、他端は電圧レギュレータ２０Ｌの出力端子ＯＵＴＬに接続される。定電流源ＣＳ２は、制御信号ＳＬＣＭが高レベルである場合に、制御信号ＳＬＣＭが低レベルである場合に比べて流す電流を絞ることができるようになっている。

キャパシタＣ２の一端は電圧レギュレータ２０Ｌの出力端子ＯＵＴＬに接続され、他端は接地ノードＮＶＳＳに接続される。

インバータＩＶ１の入力端子には制御信号ＳＳＷ１Ｌが供給され、出力端子はトランジスタＭＮ２２のゲートに接続される。インバータＩＶ２の入力端子には制御信号ＳＳＷ２が供給され、出力端子はトランジスタＭＮ２４のゲートに接続される。

トランジスタＭＮ２２のゲートはインバータＩＶ１の出力端子に接続され、ドレインはトランジスタＭＮ２１のゲート、誤差アンプＡＭＰ２の出力端子、およびトランジスタＭＮ２４のドレインに接続され、ソースはトランジスタＭＮ２３のゲートおよびドレインに接続される。トランジスタＭＮ２３のゲートはトランジスタＭＮ２３のドレインおよびトランジスタＭＮ２２のソースに接続され、ドレインはトランジスタＭＮ２３のゲートおよびトランジスタＭＮ２２のソースに接続され、ソースは接地ノードＮＶＳＳに接続される。このように、トランジスタＭＮ２３は、いわゆるダイオード接続により、ゲートおよびドレインが互いに接続される。この構成により、トランジスタＭＮ２２が制御信号ＳＳＷ１Ｌに基づいてオン状態になることにより、接地ノードＮＶＳＳおよびトランジスタＭＮ２１のゲートが、ダイオード接続されたトランジスタＭＮ２３を介して互いに接続される。これにより、トランジスタＭＮ２２は、トランジスタＭＮ２１のゲートの電圧を、このトランジスタＭＮ２１をオフ状態に向かわせるように調節することができるようになっている。

トランジスタＭＮ２４のゲートはインバータＩＶ２の出力端子に接続され、ドレインはトランジスタＭＮ２１のゲート、誤差アンプＡＭＰ２の出力端子、およびトランジスタＭＮ２２のドレインに接続され、ソースは接地ノードＮＶＳＳに接続される。この構成により、トランジスタＭＮ２４が制御信号ＳＳＷ２に基づいてオン状態になることにより、接地ノードＮＶＳＳおよびトランジスタＭＮ２１のゲートが接続される。これにより、トランジスタＭＮ２４は、トランジスタＭＮ２１のゲートの電圧を、このトランジスタＭＮ２１をオフ状態に向かわせるように調節することができるようになっている。

この構成により、電圧レギュレータ２０Ｌは、負帰還動作を行うことにより、基準電圧ＶＲＥＦＬに応じた電圧ＶＬを生成する。電圧レギュレータ２０Ｌは、制御信号ＳＬＣＭが高レベルである場合には、消費電力を低減しつつ、動作点を維持することができる。そして、電圧レギュレータ２０Ｌは、制御信号ＳＬＣＭが低レベルである場合には、生成した電圧ＶＬに基づいてメモリアレイ１１を駆動するようになっている。

電圧選択部３０（図１）は、制御信号ＳＳＥＴ，ＳＲＳＴに基づいて、電圧ＶＨ，ＶＬのうち、ビット線ＢＬを駆動する電圧を選択するとともに、ワード線ＷＬを駆動する電圧を選択するように構成される。電圧選択部３０は、スイッチ３１〜３４を有している。

スイッチ３１は、制御信号ＳＲＳＴが高レベルである場合に、電圧レギュレータ２０Ｈから供給された電圧ＶＨをワード線選択部１３に供給するように構成される。スイッチ３２は、制御信号ＳＳＥＴが高レベルである場合に、電圧レギュレータ２０Ｌから供給された電圧ＶＬをワード線選択部１３に供給するように構成される。スイッチ３３は、制御信号ＳＲＳＴが高レベルである場合に、電圧レギュレータ２０Ｌから供給された電圧ＶＬを電流制限部１４に供給するように構成される。スイッチ３４は、制御信号ＳＳＥＴが高レベルである場合に、電圧レギュレータ２０Ｈから供給された電圧ＶＨを電流制限部１４に供給するように構成される。

この構成により、電圧選択部３０は、例えば、制御信号ＳＳＥＴが高レベルであり制御信号ＳＲＳＴが低レベルである場合には、電圧レギュレータ２０Ｈから供給された電圧ＶＨを電流制限部１４に供給するとともに、電圧レギュレータ２０Ｌから供給された電圧ＶＬをワード線選択部１３に供給する。半導体装置１では、メモリセルＭＣをセットする書込動作を行う場合や、読出動作を行う場合において、制御信号ＳＳＥＴが高レベルに設定されるとともに制御信号ＳＲＳＴが低レベルに設定される。

また、電圧選択部３０は、例えば、制御信号ＳＲＳＴが高レベルであり制御信号ＳＳＥＴが低レベルである場合には、電圧レギュレータ２０Ｈから供給された電圧ＶＨをワード線選択部１３に供給するとともに、電圧レギュレータ２０Ｌから供給された電圧ＶＬを電流制限部１４に供給する。半導体装置１では、メモリセルＭＣをリセットする書込動作を行う場合において、制御信号ＳＲＳＴが高レベルに設定されるとともに制御信号ＳＳＥＴが低レベルに設定されるようになっている。

電流制限部１４は、制御信号ＳＣに基づいて電圧選択部３０とビット線選択部１２との間に流れる電流を制限するように構成される。具体的には、電流制限部１４は、書込動作および読出動作を行う場合に、制御信号ＳＣに基づいて、電圧選択部３０とビット線選択部１２との間に流れる電流の電流値が所定の値以下になるように、電流を制限するようになっている。

センスアンプ１５は、入力された電圧を所定のしきい値電圧と比較するように構成される。これにより、センスアンプ１５は、読出動作において、記憶素子ＶＲの抵抗状態ＲＳに応じた信号を出力するようになっている。

制御部１６は、ホスト（図示せず）からのデータの書込要求および読出要求に応じて、半導体装置１の動作を制御するように構成される。具体的には、制御部１６は、制御信号ＳＬＣＭ、ＳＳＷ１Ｈ，ＳＳＷ２を用いて電圧レギュレータ２０Ｈの動作を制御し、制御信号ＳＬＣＭ，ＳＳＷ１Ｌ，ＳＳＷ２を用いて電圧レギュレータ２０Ｌの動作を制御し、制御信号ＳＳＥＴ，ＳＲＳＴを用いて電圧選択部３０の動作を制御し、制御信号ＳＣを用いて電流制限部１４の動作を制御し、選択制御信号ＣＴＬＢを用いてビット線選択部１２の動作を制御し、選択制御信号ＣＴＬＷを用いてワード線選択部１３の動作を制御するようになっている。制御部１６は、基準電圧生成部１７を有している。基準電圧生成部１７は、基準電圧ＶｒｅｆＨ，ＶｒｅｆＬを生成するように構成される。基準電圧ＶｒｅｆＨは、書込動作および読出動作において、例えば互いに異なる電圧に設定され、基準電圧ＶｒｅｆＬは、書込動作および読出動作において、例えば互いに異なる電圧に設定される。

ここで、誤差アンプＡＭＰ１は、本開示における「誤差アンプ」の一具体例に対応する。トランジスタＭＰ１１は、本開示における「駆動トランジスタ」の一具体例に対応する。トランジスタＭＰ１３は、本開示における「第１のスイッチ」の一具体例に対応する。トランジスタＭＰ１３は、本開示における「トランジスタ」の一具体例に対応する。トランジスタＭＰ１４は、本開示における「第２のスイッチ」の一具体例に対応する。電源ノードＮＶＤＤは、本開示における「電圧ノード」の一具体例に対応する。メモリアレイ１１、ビット線選択部１２、およびワード線選択部１３は、本開示における「負荷回路」の一具体例に対応する。メモリセルＭＣは、本開示における「メモリセル」の一具体例に対応する。記憶素子ＶＲは、本開示における「記憶素子」の一具体例に対応する。制御部１６は、本開示における「制御部」の一具体例に対応する。複数のビット線ＢＬおよび複数のワード線ＷＬの一方は、本開示における「複数の第１の配線」の一具体例に対応し、他方は本開示における「複数の第２の配線」の一具体例に対応する。ビット線選択部１２またはワード線選択部１３は、本開示における「選択部」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の半導体装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、半導体装置１の全体動作概要を説明する。電圧レギュレータ２０Ｈは電圧ＶＨを生成し、電圧レギュレータ２０Ｌは電圧ＶＬを生成する。電圧選択部３０は、制御信号ＳＳＥＴ，ＳＲＳＴに基づいて、電圧ＶＨ，ＶＬのうち、ビット線ＢＬを駆動する電圧を選択するとともに、ワード線ＷＬを駆動する電圧を選択する。電流制限部１４は、制御信号ＳＣに基づいて電圧選択部３０とビット線選択部１２との間に流れる電流を制限する。ビット線選択部１２は、選択制御信号ＣＴＬＢに基づいて、メモリアレイ１１における複数のビット線ＢＬのうちの１つを選択する。ワード線選択部１３は、選択制御信号ＣＴＬＷに基づいて、メモリアレイ１１における複数のワード線ＷＬのうちの１つを選択する。センスアンプ１５は、入力された電圧を所定のしきい値電圧と比較する。制御部１６は、ホストからのデータの書込要求および読出要求に応じて、半導体装置１の動作を制御する。

まず、半導体装置１における書込動作および読出動作について説明する。

（書込動作について）
半導体装置１は、ホストから、書込コマンド、書込アドレス、および書込データを受け取ると、書込動作を行う。

書込動作では、まず、制御部１６の基準電圧生成部１７は、書込動作で用いる基準電圧ＶｒｅｆＨ，ＶｒｅｆＬを生成する。そして、制御部１６は、書込データに基づいて、制御信号ＳＳＥＴ，ＳＲＳＴを生成する。具体的には、書き込むべきビットデータが“１”である場合には、制御部１６は、制御信号ＳＳＥＴを高レベルにするとともに制御信号ＳＲＳＴを低レベルにする。これにより、電圧選択部３０は、電圧レギュレータ２０Ｈが生成した電圧ＶＨを電流制限部１４に供給するとともに、電圧レギュレータ２０Ｌが生成した電圧ＶＬをワード線選択部１３に供給する。また、書き込むべきビットデータが“０”である場合には、制御部１６は、制御信号ＳＲＳＴを高レベルにするとともに制御信号ＳＳＥＴを低レベルにする。これにより、電圧選択部３０は、電圧レギュレータ２０Ｈが生成した電圧ＶＨをワード線選択部１３に供給するとともに、電圧レギュレータ２０Ｌが生成した電圧ＶＬを電流制限部１４に供給する。

また、制御部１６は、制御信号ＳＣを生成する。これにより、電流制限部１４は、この制御信号ＳＣに基づいて、電圧選択部３０とビット線選択部１２との間に流れる電流の電流値が所定の値以下になるように、電流を制限する。

また、制御部１６は、書込アドレスに基づいて、選択制御信号ＣＴＬＢ，ＣＴＬＷを生成する。ビット線選択部１２は、選択制御信号ＣＴＬＢに基づいて、メモリアレイ１１における複数のビット線ＢＬのうちの１つを選択する。ワード線選択部１３は、選択制御信号ＣＴＬＷに基づいて、メモリアレイ１１における複数のワード線ＷＬのうちの１つを選択する。

これにより、メモリアレイ１１では、書き込むべきビットデータが“１”である場合には、メモリアレイ１１における複数のビット線ＢＬのうちの、ビット線選択部１２により選択されたビット線ＢＬに、電圧レギュレータ２０Ｈにより生成された電圧ＶＨが印加される。また、メモリアレイ１１における複数のワード線ＷＬのうちの、ワード線選択部１３により選択されたワード線ＷＬに、電圧レギュレータ２０Ｌにより生成された電圧ＶＬが印加される。これにより、選択されたビット線ＢＬおよび選択されたワード線ＷＬに係るメモリセルＭＣでは、選択素子ＳＥがオン状態になり、図３に示したように、端子ＴＵから端子ＴＬに向かってセット電流Ｉsetが流れ、記憶素子ＶＲの抵抗状態ＲＳが低抵抗状態ＬＲＳになる。このようにして、メモリセルＭＣがセットされる。

また、書き込むべきビットデータが“０”である場合には、メモリアレイ１１における複数のワード線ＷＬのうちの、ワード線選択部１３により選択されたワード線ＷＬに、電圧レギュレータ２０Ｈにより生成された電圧ＶＨが印加される。また、メモリアレイ１１における複数のビット線ＢＬのうちの、ビット線選択部１２により選択されたビット線ＢＬに、電圧レギュレータ２０Ｌにより生成された電圧ＶＬが印加される。これにより、選択されたビット線ＢＬおよび選択されたワード線ＷＬに係るメモリセルＭＣでは、選択素子ＳＥがオン状態になり、図３に示したように、端子ＴＬから端子ＴＵに向かってリセット電流Ｉrstが流れ、記憶素子ＶＲの抵抗状態ＲＳが高抵抗状態ＨＲＳになる。このようにして、メモリセルＭＣがリセットされる。

（読出動作について）
半導体装置１は、ホストから、読出コマンドおよび読出アドレスを受け取ると、読出動作を行う。

読出動作では、まず、制御部１６の基準電圧生成部１７は、読出動作で用いる基準電圧ＶｒｅｆＨ，ＶｒｅｆＬを生成する。そして、制御部１６は、制御信号ＳＳＥＴを高レベルにするとともに制御信号ＳＲＳＴを低レベルにする。これにより、電圧選択部３０は、電圧レギュレータ２０Ｈが生成した電圧ＶＨを電流制限部１４に供給するとともに、電圧レギュレータ２０Ｌが生成した電圧ＶＬをワード線選択部１３に供給する。

また、制御部１６は、制御信号ＳＣを生成する。これにより、電流制限部１４は、この制御信号ＳＣに基づいて、電圧選択部３０とビット線選択部１２との間に流れる電流の電流値が所定の値以下になるように、電流を制限する。

また、制御部１６は、読出アドレスに基づいて、選択制御信号ＣＴＬＢ，ＣＴＬＷを生成する。ビット線選択部１２は、選択制御信号ＣＴＬＢに基づいて、メモリアレイ１１における複数のビット線ＢＬのうちの１つを選択する。ワード線選択部１３は、選択制御信号ＣＴＬＷに基づいて、メモリアレイ１１における複数のワード線ＷＬのうちの１つを選択する。

これにより、メモリアレイ１１では、選択されたビット線ＢＬおよび選択されたワード線ＷＬに係るメモリセルＭＣにおいて、端子ＴＵから端子ＴＬに向かってセンス電流Ｉsnsが流れる。これにより、選択されたビット線ＢＬには、記憶素子ＶＲの抵抗状態ＲＳに応じた電圧が生じる。センスアンプ１５は、このようにして生じた電圧に基づいて、記憶素子ＶＲの抵抗状態ＲＳを判別する。

（電圧レギュレータ２０Ｈ，２０Ｌの動作について）
電圧レギュレータ２０Ｈでは、半導体装置１の動作シーケンスに基づいてトランジスタＭＰ１３，ＭＰ１４の動作を制御し、電圧レギュレータ２０Ｌでは、半導体装置１の動作シーケンスに基づいてトランジスタＭＮ２２，ＭＮ２４の動作を制御する。以下に、この動作について詳細に説明する。

図９は、選択されたメモリセルＭＣをセットする動作の一例を表すものであり、（Ａ）は制御信号ＣＢ１〜ＣＢ３の波形を示し、（Ｂ）は制御信号ＣＢ４の波形を示し、（Ｃ）は制御信号ＣＷ１〜ＣＷ４の波形を示し、（Ｄ）は制御信号ＳＬＣＭの波形を示し、（Ｅ）は制御信号ＳＳＷ１Ｈの波形を示し、（Ｆ）は制御信号ＳＳＷ１Ｌの波形を示し、（Ｇ）は制御信号ＳＳＷ２の波形を示す。ここで、図９（Ａ）の波形は、制御信号ＣＢ１〜ＣＢ３のそれぞれにおける複数ビットの信号のうちの、選択されたメモリセルＭＣに対応する１つの信号の波形を示し、図９（Ｂ）の波形は、制御信号ＣＢ４における複数ビットの信号のうちの、選択されたメモリセルＭＣに対応する１つの信号の波形を示し、図９（Ｃ）の波形は、制御信号ＣＷ１〜ＣＷ４のそれぞれにおける複数ビットの信号のうちの、選択されたメモリセルＭＣに対応する１つの信号の波形を示す。

まず、タイミングｔ１１において、制御部１６は、制御信号ＳＳＷ１Ｈを高レベルから低レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオン状態になり、電源電圧ＶＤＤが供給された電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが、ダイオード接続されたトランジスタＭＰ１２を介して互いに接続される。これにより、トランジスタＭＰ１１のゲートの電圧は、トランジスタＭＰ１１をオフ状態に向かわせるように上昇する。その結果、電圧レギュレータ２０Ｈにおける負帰還のループがやや開ループ状態になる。同様に、このタイミングｔ１１において、制御部１６は、制御信号ＳＳＷ１Ｌを高レベルから低レベルに変化させる（図９（Ｆ））。これにより、電圧レギュレータ２０Ｌでは、トランジスタＭＮ２２がオン状態になり、接地電圧ＶＳＳが供給された接地ノードＮＶＳＳおよびトランジスタＭＮ２１のゲートが、ダイオード接続されたトランジスタＭＮ２３を介して互いに接続される。これにより、トランジスタＭＮ２１のゲートの電圧は、トランジスタＭＮ２１をオフ状態に向かわせるように低下する。その結果、電圧レギュレータ２０Ｌにおける負帰還のループがやや開ループ状態になる。

次に、タイミングｔ１２において、制御部１６は、制御信号ＳＬＣＭを高レベルから低レベルに変化させる（図９（Ｄ））。これにより、電圧レギュレータ２０Ｈでは、誤差アンプＡＭＰ１の定電流源に流れる電流が増加するとともに、定電流源ＣＳ１に流れる電流が増加する。同様に、電圧レギュレータ２０Ｌでは、誤差アンプＡＭＰ２の定電流源に流れる電流が増加するとともに定電流源ＣＳ２に流れる電流が増加する。これにより、タイミングｔ１２において電圧ＶＨ，ＶＬに揺れが生じる。電圧レギュレータ２０Ｈでは、負帰還のループがやや開ループ状態になっており、電圧レギュレータ２０Ｌでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＨ，ＶＬの揺れを低減しつつ、電圧ＶＨ，ＶＬの収束を早めることができる。

次に、タイミングｔ１３において、制御部１６は、制御信号ＳＳＷ１Ｈを低レベルから高レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオフ状態になり、誤差アンプＡＭＰ１の出力電圧がトランジスタＭＰ１１のゲートに供給される。これにより、電圧レギュレータ２０Ｈにおける負帰還のループが閉ループ状態に戻る。同様に、このタイミングｔ１３において、制御部１６は、制御信号ＳＳＷ１Ｌを低レベルから高レベルに変化させる（図９（Ｆ））。これにより、電圧レギュレータ２０Ｌでは、トランジスタＭＮ２２がオフ状態になり、誤差アンプＡＭＰ２の出力電圧がトランジスタＭＮ２１のゲートに供給される。これにより、電圧レギュレータ２０Ｌにおける負帰還のループが閉ループ状態に戻る。このようにして、電圧レギュレータ２０Ｈ，２０Ｌは、メモリアレイ１１を駆動することが出来る状態になる。

次に、タイミングｔ１４において、制御部１６は、制御信号ＳＳＷ１Ｈを高レベルから低レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオン状態になり、電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが、ダイオード接続されたトランジスタＭＰ１２を介して互いに接続され、電圧レギュレータ２０Ｈにおける負帰還のループがやや開ループ状態になる。同様に、このタイミングｔ１４において、制御部１６は、制御信号ＳＳＷ１Ｌを高レベルから低レベルに変化させる（図９（Ｆ））。これにより、電圧レギュレータ２０Ｌでは、トランジスタＭＮ２２がオン状態になり、接地ノードＮＶＳＳおよびトランジスタＭＮ２１のゲートが、ダイオード接続されたトランジスタＭＮ２３を介して互いに接続され、電圧レギュレータ２０Ｌにおける負帰還のループがやや開ループ状態になる。

次に、タイミングｔ１５において、制御部１６は、制御信号ＣＢ１に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＢ２に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、および制御信号ＣＢ３に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号を、低レベルから高レベルに変化させる（図９（Ａ））。これにより、ビット線選択部１２では、選択回路１０１において、制御信号ＣＢ１に基づいて複数のトランジスタＴＲ１のうちの１つがオン状態になり、複数の選択回路１０２のそれぞれにおいて、制御信号ＣＢ２に基づいて複数のトランジスタＴＲ２のうちの１つがオン状態になり、複数の選択回路１０３のそれぞれにおいて、制御信号ＣＢ３に基づいて複数のトランジスタＴＲ３のうちの１つがオン状態になる。これにより、電圧レギュレータ２０Ｈは、電圧選択部３０および電流制限部１４を介して、ビット線選択部１２における、選択回路１０１、選択されたメモリセルＭＣに対応する選択回路１０２，１０３，１０４を駆動するので、電圧レギュレータ２０Ｈから見た負荷が変化する。よって、タイミングｔ１５において電圧ＶＨに揺れが生じる。電圧レギュレータ２０Ｈでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＨの揺れを低減しつつ、電圧ＶＨの収束を早めることができる。

同様に、このタイミングｔ１５において、制御部１６は、制御信号ＣＷ１に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＷ２に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＷ３に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、および制御信号ＣＷ４に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号を、低レベルから高レベルに変化させる（図９（Ｃ））。これにより、ワード線選択部１３では、選択回路２０１において、制御信号ＣＷ１に基づいて複数のトランジスタＴＲ１のうちの１つがオン状態になり、複数の選択回路２０２のそれぞれにおいて、制御信号ＣＷ２に基づいて複数のトランジスタＴＲ２のうちの１つがオン状態になり、複数の選択回路２０３のそれぞれにおいて、制御信号ＣＷ３に基づいて複数のトランジスタＴＲ３のうちの１つがオン状態になり、複数の選択回路２０４のそれぞれにおいて、制御信号ＣＷ４に基づいて複数のトランジスタＴＲ４のうちの１つがオン状態になる。これにより、電圧レギュレータ２０Ｌは、電圧選択部３０を介して、ワード線選択部１３における、選択回路２０１、選択されたメモリセルＭＣに対応する選択回路２０２，２０３，２０４、および選択されたメモリセルＭＣに対応するワード線ＷＬを駆動するので、電圧レギュレータ２０Ｌから見た負荷が変化する。よって、タイミングｔ１５において電圧ＶＬに揺れが生じる。電圧レギュレータ２０Ｌでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＬの揺れを低減しつつ、電圧ＶＬの収束を早めることができる。

次に、タイミングｔ１６において、制御部１６は、制御信号ＳＳＷ１Ｈを低レベルから高レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオフ状態になり、誤差アンプＡＭＰ１の出力電圧がトランジスタＭＰ１１のゲートに供給される。これにより、電圧レギュレータ２０Ｈにおける負帰還のループが閉ループ状態に戻る。同様に、このタイミングｔ１３において、制御部１６は、制御信号ＳＳＷ１Ｌを低レベルから高レベルに変化させる（図９（Ｆ））。これにより、電圧レギュレータ２０Ｌでは、トランジスタＭＮ２２がオフ状態になり、誤差アンプＡＭＰ２の出力電圧がトランジスタＭＮ２１のゲートに供給される。これにより、電圧レギュレータ２０Ｌにおける負帰還のループが閉ループ状態に戻る。

次に、タイミングｔ１７において、制御部１６は、制御信号ＳＳＷ１Ｈを高レベルから低レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオン状態になり、電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが、ダイオード接続されたトランジスタＭＰ１２を介して互いに接続され、電圧レギュレータ２０Ｈにおける負帰還のループがやや開ループ状態になる。

次に、タイミングｔ１８において、制御部１６は、制御信号ＣＢ４に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号を、低レベルから高レベルに変化させる（図９（Ｂ））。これにより、ビット線選択部１２では、複数の選択回路１０４のそれぞれにおいて、制御信号ＣＢ４に基づいて複数のトランジスタＴＲ４のうちの１つがオン状態になる。これにより、電圧レギュレータ２０Ｈは、電圧選択部３０およびビット線選択部１２を介して、選択されたメモリセルＭＣに対応するビット線ＢＬを駆動するので、電圧レギュレータ２０Ｈから見た負荷が変化する。よって、タイミングｔ１８において電圧ＶＨに揺れが生じる。電圧レギュレータ２０Ｈでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＨの揺れを低減しつつ、電圧ＶＨの収束を早めることができる。

このようにして、電圧レギュレータ２０Ｈは選択されたメモリセルＭＣに対応するビット線ＢＬに接続され、電圧レギュレータ２０Ｌは選択されたメモリセルＭＣに対応するワード線ＷＬに接続される。その結果、このタイミングｔ１８〜ｔ２１の期間（書込期間Ｔ）において、選択されたメモリセルＭＣにはセット電流Ｉsetが流れ、このメモリセルＭＣはセットされる。

次に、タイミングｔ１９において、制御部１６は、制御信号ＳＳＷ１Ｈを低レベルから高レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオフ状態になり、誤差アンプＡＭＰ１の出力電圧がトランジスタＭＰ１１のゲートに供給される。これにより、電圧レギュレータ２０Ｈにおける負帰還のループが閉ループ状態に戻る。

次に、タイミングｔ２０において、制御部１６は、制御信号ＳＳＷ１Ｈを高レベルから低レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオン状態になり、電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが、ダイオード接続されたトランジスタＭＰ１２を介して互いに接続され、電圧レギュレータ２０Ｈにおける負帰還のループがやや開ループ状態になる。

次に、タイミングｔ２１において、制御部１６は、制御信号ＣＢ１に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＢ２に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＢ３に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、および制御信号ＣＢ４に含まれる複数のビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号を、高レベルから低レベルに変化させる（図９（Ａ），（Ｂ））。これにより、ビット線選択部１２では、選択回路１０１において、複数のトランジスタＴＲ１がオフ状態になり、複数の選択回路１０２のそれぞれにおいて、複数のトランジスタＴＲ２がオフ状態になり、複数の選択回路１０３のそれぞれにおいて、複数のトランジスタＴＲ３がオフ状態になり、複数の選択回路１０４のそれぞれにおいて、複数のトランジスタＴＲ４がオフ状態になる。これにより、電圧レギュレータ２０Ｈは、選択されたメモリセルＭＣに対応するビット線ＢＬと切断されるので、電圧レギュレータ２０Ｈから見た負荷が変化し、タイミングｔ２１において電圧ＶＨに揺れが生じる。電圧レギュレータ２０Ｈでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＨの揺れを低減しつつ、電圧ＶＨの収束を早めることができる。

このようにして、半導体装置１では、書込期間Ｔが終了する。

次に、タイミングｔ２２において、制御部１６は、制御信号ＳＳＷ１Ｈを低レベルから高レベルに変化させる（図９（Ｅ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１３がオフ状態になり、誤差アンプＡＭＰ１の出力電圧がトランジスタＭＰ１１のゲートに供給される。これにより、電圧レギュレータ２０Ｈにおける負帰還のループが閉ループ状態に戻る。

次に、タイミングｔ２３において、制御部１６は、制御信号ＳＳＷ２を高レベルから低レベルに変化させる（図９（Ｇ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１４がオン状態になり、電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが互いに接続され、電圧レギュレータ２０Ｈにおける負帰還のループがやや開ループ状態になる。同様に、電圧レギュレータ２０Ｌでは、トランジスタＭＮ２４がオン状態になり、接地ノードＮＶＳＳおよびトランジスタＭＮ２１のゲートが互いに接続され、電圧レギュレータ２０Ｌにおける負帰還のループがやや開ループ状態になる。

次に、タイミングｔ２４において、制御部１６は、制御信号ＣＷ１に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＷ２に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、制御信号ＣＷ３に含まれる複数ビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号、および制御信号ＣＷ４に含まれる複数のビットの信号のうちの選択されたメモリセルＭＣに対応する１つの信号を、高レベルから低レベルに変化させる（図９（Ｃ））。これにより、ワード線選択部１３では、選択回路２０１において、複数のトランジスタＴＲ１がオフ状態になり、複数の選択回路２０２のそれぞれにおいて、複数のトランジスタＴＲ２がオフ状態になり、複数の選択回路２０３のそれぞれにおいて、複数のトランジスタＴＲ３がオフ状態になり、複数の選択回路２０４のそれぞれにおいて、複数のトランジスタＴＲ４がオフ状態になる。これにより、電圧レギュレータ２０Ｌは、選択されたメモリセルＭＣに対応するワード線ＷＬと切断されるので、電圧レギュレータ２０Ｌから見た負荷が変化し、タイミングｔ２４において電圧ＶＬに揺れが生じる。電圧レギュレータ２０Ｌでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＬの揺れを低減しつつ、電圧ＶＬの収束を早めることができる。

次に、タイミングｔ２５において、制御部１６は、制御信号ＳＬＣＭを低レベルから高レベルに変化させる（図９（Ｄ））。これにより、電圧レギュレータ２０Ｈでは、誤差アンプＡＭＰ１の定電流源に流れる電流が減少するとともに、定電流源ＣＳ１に流れる電流が減少する。また、電圧レギュレータ２０Ｌでは、誤差アンプＡＭＰ２の定電流源に流れる電流が減少するとともに定電流源ＣＳ２に流れる電流が減少する。これにより、タイミングｔ２５において電圧ＶＨ，ＶＬに揺れが生じる。電圧レギュレータ２０Ｈ，２０Ｌでは、負帰還のループがやや開ループ状態になっているので、後述するように、電圧ＶＨ，ＶＬの揺れを低減しつつ、電圧ＶＨ，ＶＬの収束を早めることができる。

次に、タイミングｔ２６において、制御部１６は、制御信号ＳＳＷ２を低レベルから高レベルに変化させる（図９（Ｇ））。これにより、電圧レギュレータ２０Ｈでは、トランジスタＭＰ１４がオフ状態になり、誤差アンプＡＭＰ１の出力電圧がトランジスタＭＰ１１のゲートに供給される。これにより、電圧レギュレータ２０Ｈにおける負帰還のループが閉ループ状態に戻る。同様に、電圧レギュレータ２０Ｌでは、トランジスタＭＮ２４がオフ状態になり、誤差アンプＡＭＰ２の出力電圧がトランジスタＭＮ２１のゲートに供給される。これにより、電圧レギュレータ２０Ｌにおける負帰還のループが閉ループ状態に戻る。

以上、選択されたメモリセルＭＣをセットする動作を例に挙げて説明したが、選択されたメモリセルＭＣをリセットする動作についても同様であり、読出動作についても同様である。

図１０は、図９に示したタイミングｔ１８付近における電圧レギュレータ２０Ｈの一動作例を表すシミュレーション結果であり、（Ａ）は制御信号ＣＢ４の波形を示し、（Ｂ）は制御信号ＳＳＷ１Ｈの波形を示し、（Ｃ）は電圧レギュレータ２０Ｈが出力する電圧ＶＨの波形を示す。

半導体装置１では、制御信号ＣＢ４が低レベルから高レベルに変化するタイミングを含む期間において、制御信号ＳＳＷ１Ｈを低レベルに設定することにより、トランジスタＭＰ１３をオン状態にする（図１０（Ａ），（Ｂ））。これにより、電圧レギュレータ２０Ｈでは、電源電圧ＶＤＤが供給された電源ノードＮＶＤＤおよびトランジスタＭＰ１１のゲートが、ダイオード接続されたトランジスタＭＰ１２を介して互いに接続され、電圧レギュレータ２０Ｈにおける負帰還のループがやや開ループ状態になる。この状態において、制御信号ＣＢ４が低レベルから高レベルに変化すると、電圧レギュレータ２０Ｈの負荷が変化するので、電圧ＶＨは、波形Ｗ１に示したように揺れる（図１０（Ｃ））。この電圧ＶＨは、オーバーシュートが生じておらず、また、比較的短い時間で、元の電圧に収束する。

仮に、電圧レギュレータ２０ＨにトランジスタＭＰ１２〜ＭＰ１４を設けない場合には、電圧レギュレータ２０Ｈにおける負帰還のループは閉ループ状態を維持する。よって、制御信号ＣＢ４が低レベルから高レベルに変化し、電圧レギュレータ２０Ｈの負荷が変化すると、電圧ＶＨの過渡的な低下に基づいて電圧ＶＨを上昇させるように負帰還がかかるので、電圧ＶＨには、波形Ｗ２に示したように、大きなオーバーシュートが生じる。そして、電圧ＶＨは、長い時間をかけて元の電圧に収束する。このように電圧ＶＨに大きなオーバーシュートが生じた場合には、このような電圧ＶＨが印加されたビット線ＢＬに接続された、選択されたメモリセルＭＣ以外のメモリセルＭＣがセットされてしまうおそれがある。また、メモリセルＭＣに印加される電圧が耐圧を超え、メモリセルＭＣが破壊されてしまうおそれがある。また、このように収束時間が長い場合には、メモリアクセスのスループットが低下するおそれがある。なお、この例では、書込動作を例に挙げて説明したが、読出動作においても同様であり、例えば、選択されたメモリセルＭＣ以外のメモリセルＭＣの情報を読み出すおそれがある。

一方、半導体装置１では、波形Ｗ１に示したように、電圧ＶＨにおけるオーバーシュートを抑えることができるので、選択されたメモリセルＭＣ以外のメモリセルＭＣがセットされるおそれを低減することができ、また、メモリセルＭＣが破壊されるおそれを低減することができる。また、収束時間を短くすることができるので、メモリアクセスのスループットを向上することができる。また、読出動作においても同様であり、例えば、選択されたメモリセルＭＣ以外のメモリセルＭＣの情報を読み出すおそれを低減することがある。

以上、電圧レギュレータ２０ＨのトランジスタＭＰ１３の動作を例に挙げて説明したが、トランジスタＭＰ１４の動作についても同様である。トランジスタＭＰ１４がオン状態になると、電源電圧ＶＤＤが供給された電源ノードＮＶＤＤとトランジスタＭＰ１１のゲートとが互いに接続される。これにより、電圧レギュレータ２０Ｈにおける負帰還のループが、トランジスタＭＰ１３をオン状態した場合に比べて、より開ループ状態に近づく。この場合でも、電圧ＶＨにおけるオーバーシュートを抑えることができ、また収束時間を短くすることができる。

また、この例では電圧レギュレータ２０Ｈを例に挙げて説明したが、電圧レギュレータ２０Ｌについても同様である。例えば、トランジスタＭＮ２２がオン状態になると、接地電圧ＶＳＳが供給された接地ノードＮＶＳＳとトランジスタＭＮ２１のゲートとが互いに接続される。これにより、電圧レギュレータ２０Ｌにおける負帰還のループがやや開ループ状態になる。これにより、電圧ＶＬが大きく低下するアンダーシュートを抑えることができ、また収束時間を短くすることができる。また、例えば、トランジスタＭＮ２４がオン状態になると、接地電圧ＶＳＳが供給された接地ノードＮＶＳＳとトランジスタＭＮ２１のゲートとが互いに接続される。これにより、電圧レギュレータ２０Ｌにおける負帰還のループが、トランジスタＭＮ２２をオン状態した場合に比べて、より開ループ状態に近づく。この場合でも、電圧ＶＬにおけるアンダーシュートを抑えることができ、また収束時間を短くすることができる。

このように、半導体装置１では、電圧レギュレータ２０ＨにトランジスタＭＰ１３を設け、このトランジスタＭＰ１３をオン状態にすることにより、トランジスタＭＰ１１のゲートの電圧を、トランジスタＭＰ１１の状態をオフ状態に向かわせるように調節するようにした。そして、制御部１６が半導体装置１の動作シーケンスを制御し、例えば負荷が変化するタイミングｔ１５を含むタイミングｔ１４〜ｔ１６の期間、タイミングｔ１８を含むタイミングｔ１７〜ｔ１９の期間、およびタイミングｔ２１を含むタイミングｔ２０〜ｔ２１の期間において、トランジスタＭＰ１３をオン状態にした。これにより、半導体装置１では、負荷が変化するタイミングで、電圧ＶＨにおけるオーバーシュートを抑えることができ、また収束時間を短くすることができるので、電圧ＶＨを安定させることができる。

また、半導体装置１では、制御部１６が、消費電力を低減する動作から通常動作に切り替わるタイミングｔ１２を含むタイミングｔ１１〜ｔ１３の期間において、トランジスタＭＰ１３をオン状態にした。これにより、半導体装置１では、動作が変化するタイミングで、電圧ＶＨにおけるオーバーシュートを抑えることができ、また収束時間を短くすることができるので、電圧ＶＨを安定させることができる。

また、半導体装置１では、トランジスタＭＰ１２，ＭＰ１３を、電源ノードＮＶＤＤとトランジスタＭＰ１１のゲートとを結ぶ経路に設け、トランジスタＭＰ１２のゲートとドレインとを互いに接続するようにした。これにより、半導体装置１では、トランジスタＭＰ１３がオン状態になることにより、電圧レギュレータ２０Ｈにおける負帰還のループをやや開ループ状態にすることができるので、トランジスタＭＰ１３のゲートの電圧を適切に調節することができる。その結果、半導体装置１では、効果的に、電圧ＶＨにおけるオーバーシュートを抑えることができるとともに、収束時間を短くすることができるので、電圧ＶＨを効果的に安定させることができる。

半導体装置１では、電圧レギュレータ２０ＬにトランジスタＭＮ２２を設け、このトランジスタＭＮ２２をオン状態にすることにより、トランジスタＭＮ２１のゲートの電圧を、トランジスタＭＮ２１の状態をオフ状態に向かわせるように調節するようにした。そして、制御部１６が半導体装置１の動作シーケンスを制御し、例えば負荷が変化するタイミングｔ１５を含むタイミングｔ１４〜ｔ１６の期間において、トランジスタＭＮ２２をオン状態にした。これにより、半導体装置１では、負荷が変化するタイミングで、電圧ＶＬにおけるアンダーシュートを抑えることができ、また収束時間を短くすることができるので、電圧ＶＬを安定させることができる。

［効果］
以上のように本実施の形態では、電圧レギュレータ２０ＨにトランジスタＭＰ１３を設け、このトランジスタＭＰ１３をオン状態にすることにより、トランジスタＭＰ１１のゲートの電圧を、トランジスタＭＰ１１の状態をオフ状態に向かわせるように調節するようにした。そして、制御部が半導体装置の動作シーケンスを制御し、例えば負荷が変化するタイミングを含む期間において、トランジスタＭＰ１３をオン状態にした。これにより、電圧ＶＨを安定させることができる。

また、本実施の形態では、トランジスタＭＰ１２，ＭＰ１３を、電源ノードＮＶＤＤとトランジスタＭＰ１１のゲートとを結ぶ経路に設け、トランジスタＭＰ１２のゲートとドレインとを互いに接続するようにしたので、効果的に、電圧ＶＨを安定させることができる。

また、本実施の形態では、電圧レギュレータ２０ＬにトランジスタＭＮ２２を設け、このトランジスタＭＮ２２をオン状態にすることにより、トランジスタＭＮ２１のゲートの電圧を、トランジスタＭＮ２１の状態をオフ状態に向かわせるように調節するようにした。そして、制御部が半導体装置の動作シーケンスを制御し、例えば負荷が変化するタイミングを含む期間において、トランジスタＭＮ２２をオン状態にした。これにより、電圧ＶＬを安定させることができる。

［変形例１］
上記実施の形態では、電圧レギュレータ２０Ｈにおいて、トランジスタＭＰ１２を、電源電圧ＶＤＤが供給された電源ノードＮＶＤＤとトランジスタＭＰ１３との間に設けたが、これに限定されるものではない。これに代えて、例えば、図１１に示す電圧レギュレータ２０ＨＡのように、トランジスタＭＰ１２を、トランジスタＭＰ１３とトランジスタＭＰ１１のゲートとの間に設けてもよい。電圧レギュレータ２０Ｌについても同様であり、例えば、トランジスタＭＮ２３を、トランジスタＭＮ２２とトランジスタＭＮ２１のゲートとの間に設けてもよい。

［変形例２］
上記実施の形態では、電圧レギュレータ２０Ｈにおいて、ダイオード接続されたトランジスタＭＰ１２を設けたが、これに限定されるものではない。これに代えて、例えば、図１２に示す電圧レギュレータ２０ＨＢのように、このトランジスタＭＰ１２に代えて、抵抗素子Ｒ１を設けてもよい。抵抗素子Ｒ１の一端は電源電圧ＶＤＤが供給された電源ノードＮＶＤＤに接続され、他端はトランジスタＭＰ１３のソースに接続される。電圧レギュレータ２０Ｌについても同様であり、例えば、トランジスタＭＮ２３に代えて、抵抗素子を設けてもよい。

［変形例３］
上記実施の形態では、電圧レギュレータ２０Ｈにおいて、いわゆるソース接地アンプを用いて出力段を構成したが、これに限定されるものではない。これに代えて、図１３に示す電圧レギュレータ２０ＨＣのように、ソースフォロワを用いて出力段を構成してもよい。この電圧レギュレータ２０ＨＣは、誤差アンプＡＭＰ１と、トランジスタＭＮ３１と、インバータＩＶ３，ＩＶ４と、トランジスタＭＮ３２〜ＭＮ３４とを有している。トランジスタＭＮ３１〜ＭＮ３４は、Ｎ型のＭＯＳトランジスタである。

誤差アンプＡＭＰ１の正入力端子には基準電圧ＶＲＥＦＨが供給され、負入力端子は電圧レギュレータ２０ＨＣの出力端子ＯＵＴＨに接続され、出力端子はトランジスタＭＮ３１のゲートおよびトランジスタＭＮ３２，ＭＮ３４のドレインに接続される。

トランジスタＭＮ３１のゲートは誤差アンプＡＭＰ１の出力端子およびトランジスタＭＮ３２，ＭＮ３４のドレインに接続され、ドレインは電源電圧ＶＤＤが供給された電源ノードＮＶＤＤに接続され、ソースは電圧レギュレータ２０ＨＣの出力端子ＯＵＴＨに接続される。

インバータＩＶ３の入力端子には制御信号ＳＳＷ１Ｌが供給され、出力端子はトランジスタＭＮ３２のゲートに接続される。インバータＩＶ４の入力端子には制御信号ＳＳＷ２が供給され、出力端子はトランジスタＭＮ３４のゲートに接続される。

トランジスタＭＮ３２のゲートはインバータＩＶ３の出力端子に接続され、ドレインはトランジスタＭＮ３１のゲート、誤差アンプＡＭＰ１の出力端子、およびトランジスタＭＮ３４のドレインに接続され、ソースはトランジスタＭＮ３３のゲートおよびドレインに接続される。トランジスタＭＮ３３のゲートはトランジスタＭＮ３３のドレインおよびトランジスタＭＮ３２のソースに接続され、ドレインはトランジスタＭＮ３３のゲートおよびトランジスタＭＮ３２のソースに接続され、ソースは接地電圧ＶＳＳが供給された接地ノードＮＶＳＳに接続される。このように、トランジスタＭＮ３３は、いわゆるダイオード接続により、ゲートおよびドレインが互いに接続される。この構成により、トランジスタＭＮ３２が制御信号ＳＳＷ１Ｌに基づいてオン状態になることにより、接地ノードＮＶＳＳおよびトランジスタＭＮ３１のゲートが、ダイオード接続されたトランジスタＭＮ３３を介して互いに接続される。これにより、トランジスタＭＮ３２は、トランジスタＭＮ３１のゲートの電圧を、このトランジスタＭＮ３１をオフ状態に向かわせるように調節することができるようになっている。

トランジスタＭＮ３４のゲートはインバータＩＶ４の出力端子に接続され、ドレインはトランジスタＭＮ３１のゲート、誤差アンプＡＭＰ１の出力端子、およびトランジスタＭＮ３２のドレインに接続され、ソースは接地ノードＮＶＳＳに接続される。この構成により、トランジスタＭＮ３４が制御信号ＳＳＷ２に基づいてオン状態になることにより、接地ノードＮＶＳＳおよびトランジスタＭＮ３１のゲートが接続される。これにより、トランジスタＭＮ３４は、トランジスタＭＮ３１のゲートの電圧を、このトランジスタＭＮ３１をオフ状態に向かわせるように調節することができるようになっている。

以上では、本変形例を電圧レギュレータ２０Ｈに適用したが、これに限定されるものではなく、例えば、電圧レギュレータ２０Ｌに適用してもよい。

［変形例４］
上記実施の形態では、電圧レギュレータ２０Ｈが生成する電圧ＶＨを誤差アンプＡＭＰ１の正入力端子に供給したが、これに限定されるものではない。これに代えて、例えば、図１４に示す電圧レギュレータ２０ＨＤのように、電圧ＶＨを分圧することにより生成された電圧を誤差アンプＡＭＰ１の正入力端子に供給してもよい。電圧レギュレータ２０ＨＤは、抵抗素子Ｒ２，Ｒ３を有している。抵抗素子Ｒ２の一端は電圧レギュレータ２０Ｈの出力端子ＯＵＴＨに接続され、他端は抵抗素子Ｒ３の一端および誤差アンプＡＭＰ１の正入力端子に接続される。抵抗素子Ｒ３の一端は抵抗素子Ｒ２の他端および誤差アンプＡＭＰ１の正入力端子に接続され、他端は接地電圧ＶＳＳが供給された接地ノードＮＶＳＳに接続される。誤差アンプＡＭＰ１の負入力端子には基準電圧ＶＲＥＦＨ１が供給される。誤差アンプＡＭＰ１は、抵抗素子Ｒ２，Ｒ３による分圧電圧および基準電圧ＶＲＥＦＨ１に基づいて、電圧レギュレータ２０Ｈの出力電圧である電圧ＶＨと基準電圧ＶＲＥＦＨ１との差に応じた誤差電圧を生成する。電圧レギュレータ２０Ｈは、負帰還動作を行うことにより電圧ＶＨを生成する。以上では、本変形例を電圧レギュレータ２０Ｈに適用したが、これに限定されるものではなく、例えば、電圧レギュレータ２０Ｌに適用してもよい。

［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。

以上、実施の形態およびいくつかの変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記実施の形態等では、負荷が変化するタイミングを含む期間において、トランジスタＭＰ１３をオン状態にしたが、これに限定されるものではない。これに代えて、例えば、負荷が変化するタイミングを含む期間において、トランジスタＭＰ１４をオン状態にしてもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、生成された電圧を安定させることができる。

（１）出力電圧と基準電圧との差に応じた誤差電圧を生成する誤差アンプと、
前記誤差電圧が供給されたゲートと、前記出力電圧が出力されるドレインまたはソースとを有する駆動トランジスタと、
オン状態になることにより、前記駆動トランジスタの前記ゲートの電圧を、前記駆動トランジスタの状態をオフ状態に向かわせるように調節する第１のスイッチと、
前記出力電圧が供給される負荷回路と、
前記負荷回路の動作シーケンスを制御するとともに、前記負荷回路の負荷が変化するタイミングを含む第１の期間において前記第１のスイッチをオン状態にする制御部と
を備えた半導体装置。
（２）前記第１のスイッチは、所定の電圧が印加された電圧ノードと前記駆動トランジスタの前記ゲートとを結ぶ第１の経路に設けられた
前記（１）に記載の半導体装置。
（３）前記第１の経路に設けられ、ゲートと、前記ゲートに接続されたドレインと、ソースとを有するトランジスタをさらに備えた
前記（２）に記載の半導体装置。
（４）前記第１のスイッチは、オン状態になることにより、前記電圧ノードと前記駆動トランジスタの前記ゲートとを接続する
前記（２）に記載の半導体装置。
（５）前記電圧ノードと前記駆動トランジスタの前記ゲートとを結ぶ第２の経路に設けられ、オン状態になることにより、前記電圧ノードと前記駆動トランジスタの前記ゲートとを接続する第２のスイッチをさらに備えた
前記（３）または（４）に記載の半導体装置。
（６）前記第１の期間は、前記負荷回路の負荷が第１の負荷状態から前記第１の負荷状態よりも負荷が重い第２の負荷状態に変化するタイミングを含む
前記（１）から（５）のいずれかに記載の半導体装置。
（７）前記第１の期間は、前記負荷回路の負荷が第１の負荷状態よりも重い第２の負荷状態から、前記第１の負荷状態に変化するタイミングを含む
前記（１）から（５）のいずれかに記載の半導体装置。
（８）前記誤差アンプは、第１の動作モードと、前記第１の動作モードよりも消費電力が低い第２の動作モードとを有し、
前記制御部は、前記動作シーケンスに応じて前記誤差アンプの動作モードを前記第１の動作モードまたは前記第２の動作モードに設定するとともに、前記誤差アンプの前記動作モードが変化するタイミングを含む第２の期間において前記第１のスイッチをオン状態にする
前記（１）から（７）のいずれかに記載の半導体装置。
（９）前記負荷回路は、それぞれが、前記駆動トランジスタにより駆動されることが可能な記憶素子を有する複数の記憶セルを含む
前記（１）から（８）のいずれかに記載の半導体装置。
（１０）前記負荷回路は、
第１の方向に延伸し、それぞれが、前記複数の記憶セルのうちの１以上の記憶セルに接続された複数の第１の配線と、
前記第１の方向と交差する第２の方向に延伸し、それぞれが、前記複数のメモリセルのうちの１以上の記憶セルに接続された複数の第２の配線と、
前記複数の第１の配線のうちの１つを選択することにより、選択された第１の配線に前記出力電圧を供給する選択部と
をさらに備え、
前記制御部は、前記選択部の動作を制御し、
前記第１の期間は、前記選択部が前記複数の第１の配線のうちの１つを選択するタイミングを含む
前記（９）に記載の半導体装置。
（１１）出力電圧と基準電圧との差に応じた誤差電圧を生成することと、
前記誤差電圧が供給されたゲートを有する駆動トランジスタのドレインまたはソースから前記出力電圧を出力することと、
前記出力電圧が供給される負荷回路の動作シーケンスを制御することと、
前記負荷回路の負荷が変化するタイミングを含む第１の期間において第１のスイッチをオン状態にすることにより、前記駆動トランジスタの前記ゲートの電圧を、前記駆動トランジスタの状態をオフ状態に向かわせるように調節することと
を含む電圧制御方法。

１…半導体装置、１１…メモリアレイ、１２…ビット線選択部、１３…ワード線選択部、１４…電流制限部、１５…センスアンプ、１６…制御部、１７…基準電圧生成部、２０Ｈ，２０ＨＡ，２０ＨＢ，２０ＨＣ，２０ＨＤ，２０Ｌ…電圧レギュレータ、３０…電圧選択部、３１〜３４…スイッチ、１０１〜１０４…選択回路、２０１〜２０４…選択回路、ＡＭＰ１，ＡＭＰ２…誤差アンプ、ＢＬ…ビット線、ＣＢ１〜ＣＢ４，ＣＷ１〜ＣＷ４…制御信号、ＣＳ１，ＣＳ２…定電流源、Ｃ１，Ｃ２…キャパシタ、ＣＴＬＢ，ＣＴＬＷ…選択制御信号、ＬＲＳ…低抵抗状態、ＨＲＳ…高抵抗状態、ＩＶ１〜ＩＶ４…インバータ、ＭＮ２１〜ＭＮ２４，ＭＮ３１〜ＭＮ３４ＭＰ１１〜ＭＰ１４…トランジスタ、ＮＶＤＤ…電源ノード、ＮＶＳＳ…接地ノード、ＯＵＴＨ，ＯＵＴＬ…出力端子、ＲＳ…抵抗状態、Ｒ１〜Ｒ３…抵抗素子、ＳＥ…選択素子、ＳＬＣＭ，ＳＲＤ，ＳＲＳＴ，ＳＳＥＴ，ＳＳＷ１Ｈ，ＳＳＷ１Ｌ，ＳＳＷ２…制御信号、ＴＲ１〜ＴＲ４…トランジスタ、ＶＤＤ…電源電圧、ＶＨ，ＶＬ…電圧、ＶＲ…記憶素子、ＶＲＥＦＨ，ＶＲＥＦＨ１，ＶＲＥＦＬ…基準電圧、ＶＳＳ…接地電圧、ＷＬ…ワード線。

Claims (11)

1. 出力電圧と基準電圧との差に応じた誤差電圧を生成する誤差アンプと、
   前記誤差電圧が供給されたゲートと、前記出力電圧が出力されるドレインまたはソースとを有する駆動トランジスタと、
   オン状態になることにより、前記駆動トランジスタの前記ゲートの電圧を、前記駆動トランジスタの状態をオフ状態に向かわせるように調節する第１のスイッチと、
   前記出力電圧が供給される負荷回路と、
   前記負荷回路の動作シーケンスを制御するとともに、前記負荷回路の負荷が変化するタイミングを含む第１の期間において前記第１のスイッチをオン状態にする制御部と
   を備えた半導体装置。
2. 前記第１のスイッチは、所定の電圧が印加された電圧ノードと前記駆動トランジスタの前記ゲートとを結ぶ第１の経路に設けられた
   請求項１に記載の半導体装置。
3. 前記第１の経路に設けられ、ゲートと、前記ゲートに接続されたドレインと、ソースとを有するトランジスタをさらに備えた
   請求項２に記載の半導体装置。
4. 前記第１のスイッチは、オン状態になることにより、前記電圧ノードと前記駆動トランジスタの前記ゲートとを接続する
   請求項２に記載の半導体装置。
5. 前記電圧ノードと前記駆動トランジスタの前記ゲートとを結ぶ第２の経路に設けられ、オン状態になることにより、前記電圧ノードと前記駆動トランジスタの前記ゲートとを接続する第２のスイッチをさらに備えた
   請求項３に記載の半導体装置。
6. 前記第１の期間は、前記負荷回路の負荷が第１の負荷状態から前記第１の負荷状態よりも負荷が重い第２の負荷状態に変化するタイミングを含む
   請求項１に記載の半導体装置。
7. 前記第１の期間は、前記負荷回路の負荷が第１の負荷状態よりも重い第２の負荷状態から、前記第１の負荷状態に変化するタイミングを含む
   請求項１に記載の半導体装置。
8. 前記誤差アンプは、第１の動作モードと、前記第１の動作モードよりも消費電力が低い第２の動作モードとを有し、
   前記制御部は、前記動作シーケンスに応じて前記誤差アンプの動作モードを前記第１の動作モードまたは前記第２の動作モードに設定するとともに、前記誤差アンプの前記動作モードが変化するタイミングを含む第２の期間において前記第１のスイッチをオン状態にする
   請求項１に記載の半導体装置。
9. 前記負荷回路は、それぞれが、前記駆動トランジスタにより駆動されることが可能な記憶素子を有する複数のメモリセルを含む
   請求項１に記載の半導体装置。
10. 前記負荷回路は、
    第１の方向に延伸し、それぞれが、前記複数の記憶セルのうちの１以上の記憶セルに接続された複数の第１の配線と、
    前記第１の方向と交差する第２の方向に延伸し、それぞれが、前記複数の記憶セルのうちの１以上の記憶セルに接続された複数の第２の配線と、
    前記複数の第１の配線のうちの１つを選択することにより、選択された第１の配線に前記出力電圧を供給する選択部と
    をさらに備え、
    前記制御部は、前記選択部の動作を制御し、
    前記第１の期間は、前記選択部が前記複数の第１の配線のうちの１つを選択するタイミングを含む
    請求項９に記載の半導体装置。
11. 出力電圧と基準電圧との差に応じた誤差電圧を生成することと、
    前記誤差電圧が供給されたゲートを有する駆動トランジスタのドレインまたはソースから前記出力電圧を出力することと、
    前記出力電圧が供給される負荷回路の動作シーケンスを制御することと、
    前記負荷回路の負荷が変化するタイミングを含む第１の期間において第１のスイッチをオン状態にすることにより、前記駆動トランジスタの前記ゲートの電圧を、前記駆動トランジスタの状態をオフ状態に向かわせるように調節することと
    を含む電圧制御方法。

Images