CN112750474B - 极性转换期间电源电压的定时控制 - Google Patents

极性转换期间电源电压的定时控制 Download PDF

Info

Publication number
CN112750474B
CN112750474B CN202011178600.9A CN202011178600A CN112750474B CN 112750474 B CN112750474 B CN 112750474B CN 202011178600 A CN202011178600 A CN 202011178600A CN 112750474 B CN112750474 B CN 112750474B
Authority
CN
China
Prior art keywords
voltage
output line
selector
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011178600.9A
Other languages
English (en)
Other versions
CN112750474A (zh
Inventor
崔铭栋
N·J·希罗奇卡
文秉植
J·E·克林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112750474A publication Critical patent/CN112750474A/zh
Application granted granted Critical
Publication of CN112750474B publication Critical patent/CN112750474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及极性转换期间电源电压的定时控制。一种集成电路存储装置中的定时控制电路。所述电路具有输入线、第一输出线和第二输出线。所述输入线被配置成接收控制信号以供所述定时控制电路在所述第一输出线上生成第一选择输入且在所述第二输出线上生成第二选择输入。响应于所述控制信号从第一状态转换到第二状态，所述第一选择输入在所述第二选择输入开始第二转换(例如，用于在0V和‑4.5V之间进行选择)之前完成第一转换；且响应于所述控制信号从所述第二状态转换到所述第一状态，所述第二选择输入在所述第一选择输入开始第四转换(例如，用于在5V和1.2V之间进行选择)之前完成第三转换。顺序转换避免同时选择5V和‑4.5V。

Description

极性转换期间电源电压的定时控制
技术领域
本文中所揭示的至少一些实施例涉及在集成电路存储器中的极性转换期间对供电电压的定时控制。
背景技术
存储器集成电路可以具有形成于半导体材料的集成电路管芯上的一或多个存储单元阵列。存储单元是可以单独使用或操作以存储数据的最小存储单位。通常，存储单元可以存储一或多个数据位。
已经为存储器集成电路开发了不同类型的存储单元，诸如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、负或(NOR)闪存、电可擦除可编程只读存储器(EEPROM)、闪存等。
一些集成电路存储单元是易失性的且需要电力来维持存储在单元中的数据。易失性存储器的实例包含动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。
一些集成电路存储单元是非易失性的，且即使在未通电时也可以保留所存储的数据。非易失性存储器的实例包含闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)等。闪存包含负与(NAND)型闪存或负或(NOR)型闪存。NAND存储单元基于NAND逻辑门；且NOR存储单元基于NOR逻辑门。
交叉点存储器(例如，3D XPoint存储器)使用非易失性存储单元阵列。交叉点存储器中的存储单元是无晶体管的。此些存储单元中的每一个可以具有在集成电路中堆叠在一起作为列的相变存储装置和选择装置。此些列的存储单元经由在彼此垂直的方向上延伸的两层导线而连接在集成电路中。所述两层中的一层在存储单元上方；且另一层在存储元件列下方。因此，可以在两个层中的每个上的一个导线的交叉点处个别地选择每一存储单元。交叉点存储装置是快速且非易失性的，且可以用作用于处理和存储的统一存储器池。
非易失性集成电路存储单元可以经编程以通过在编程/写入操作期间将一个电压或电压模式施加到存储单元来存储数据。编程/写入操作将所述存储单元对应于正被编程/存储到存储单元中的数据的状态。可以通过检查存储单元的状态而在读取操作中检索存储在存储单元中的数据。读取操作通过施加电压来确定存储单元的状态，且确定存储单元是否在对应于预定义状态的电压下变得导电。
发明内容
在一方面，本公开涉及一种集成电路存储装置中的电压转换电路，所述电压转换电路包括：定时控制电路，其具有输入线、第一输出线和第二输出线，所述输入线被配置成接收用于定时控制电路的控制信号，所述定时控制电路被配置成根据控制信号在第一输出线上生成第一选择输入且在第二输出线上生成第二选择输入；正电压选择器，其具有输出线且耦合到定时控制电路的第一输出线，所述正电压选择器被配置成根据第一选择输入将正电压选择器的输出线选择性地连接到正电源电压或第一预定电压；以及负电压选择器，其具有输出线且耦合到定时控制电路的第二输出线，所述负电压选择器被配置成根据第二选择输入将负电压选择器的输出线选择性地连接到第二预定电压或负电源电压；其中当控制信号从第一状态转换到第二状态时，第一选择输入和第二选择输入使得正电压选择器被配置成在负电压选择器将负电压选择器的输出线连接到负电源电压之前将正电压选择器的输出线连接到第一预定电压；以及其中当控制信号从第二状态转换到第一状态时，第一选择输入和第二选择输入使得负电压选择器在正电压选择器被配置成将正电压选择器的输出线连接到正电源电压之前将负电压选择器的输出线连接到第二预定电压。
在另一方面，本公开涉及一种方法，其包括：将控制信号连接到具有第一输出线和第二输出线的定时控制电路的输入线；由定时控制电路根据控制信号在第一输出线上生成第一选择输入且在第二输出线上生成第二选择输入，其中响应于控制信号从第一状态转换到第二状态，第一选择输入在第二选择输入开始第二转换之前完成第一转换，且其中响应于控制信号从第二状态转换到第一状态，第二选择输入在第一选择输入开始第四转换之前完成第三转换；由具有输出线且连接到定时控制电路的第一输出线的正电压选择器根据第一选择输入将正电压选择器的输出线连接到正电源电压或第一预定电压；以及由具有输出线且连接到定时控制电路的第二输出线的负电压选择器根据第二选择输入将负电压选择器的输出线连接到第二预定电压或负电源电压。
在又一方面，本公开涉及一种存储装置，其包括：控制器；第一组平行导线，其设置在集成电路管芯的第一层中；第二组平行导线，其设置在集成电路管芯的第二层中；第一组电压驱动器，其分别连接到第一组平行导线；第二组电压驱动器，其分别连接到第二组平行导线；以及形成在第一层与第二层之间的存储单元阵列，其中每个相应的存储单元位于第一层中的导线和第二层中的导线的交叉点处；其中第一组电压驱动器和第二组电压驱动器中的每个相应的电压驱动器具有用于电压驱动器的定时控制电路；其中所述定时控制电路具有输入线、第一输出线和第二输出线，所述输入线被配置成接收用于定时控制电路的控制信号，定时控制电路被配置成根据控制信号在第一输出线上生成第一选择输入且在第二输出线上生成第二选择输入；其中响应于控制信号从第一状态转换到第二状态，第一选择输入在第二选择输入开始第二转换之前完成第一转换；以及其中响应于控制信号从第二状态转换到第一状态，第二选择输入在第一选择输入开始第四转换之前完成第三转换。
附图说明
在附图的图中通过实例而非限制的方式示出了实施例，其中相同的附图标记表示相似的元件。
图1示出了根据一个实施例的在极性转换期间避免MOSFET装置两端的过高电压的定时控制电路。
图2示出了图1的电路中的信号转换的定时。
图3示出了根据一个实施例的在极性转换期间避免MOSFET装置两端的过高电压的定时控制电路的实例。
图4至5示出了图3的电路中的稳态电压。
图6示出了图3的电路中的电压的定时。
图7示出了根据一个实施例的在极性转换的定时受控制时生成电压的方法。
图8示出了根据一个实施例的配置有电压定时控制的存储装置。
图9示出了根据一个实施例的具有拥有电压定时控制的位线驱动器和字线驱动器的存储单元。
具体实施方式
本文所揭示的至少一些实施例提供用于在集成电路存储器中的极性转换期间控制电压供应的定时的系统、方法和设备。
在一些实施例中，交叉点存储器可使用具有选择装置但不具有相变存储装置的存储单元。例如，存储单元可以是具有可变阈值能力的单件合金。此单元的读取/写入操作可以基于对所述单元进行阈值处理，同时以类似于对具有堆叠在一起作为列的选择装置和相变存储装置的存储单元进行读取/写入操作的方式抑制亚阈值偏压中的其它单元。
可以在交叉点存储器中对具有选择装置但不具有相变存储装置的此存储单元进行编程以具有阈值电压窗口。可以通过向选择装置施加具有相反极性的编程脉冲来创建阈值电压窗口。例如，选择装置可以被偏置为在选择装置的两侧之间具有正电压差，或者在选择装置的所述相同两侧之间具有负电压差。当正电压差被认为是正极性时，负电压差被认为是与正极性相反的负极性。可以以给定/固定极性执行读取。当被编程时，存储单元具有比已复位的单元低的阈值，使得在读取操作期间，读取电压可以使得经编程的单元变得导电而复位单元保持不导电。
电压驱动器可以由各种电压的信号控制以驱动具有相反极性的编程脉冲。电压驱动器可以被配置成响应于第一电压的控制信号来驱动选择电压，且响应于第二电压的控制信号来驱动极性相反的选择电压。类似地，电压驱动器可以被配置成响应于第三电压的控制信号来驱动取消选择电压，且响应于第四电压的控制信号来驱动极性相反的取消选择电压。用于控制信号的第一电压、第二电压、第三电压和第四电压之间的电压范围可以高达9V。
可以使用环路电平移位器来控制向用于实现解码器和/或电压驱动器的MOSFET(金属氧化物半导体场效应晶体管)器件提供电压的精确定时，使得没有一个MOSFET装置在5V和-4.5V之间的极性转换期间在任何两个端子之间经受超过5.5V的电压。
图1示出了根据一个实施例的在极性转换期间避免MOSFET装置两端的过高电压的定时控制电路。
图1的定时控制电路包含输入线109和输出线119。
输入线109被配置成接收指示期望的极性转换的控制信号。响应于控制信号从具有逻辑状态“1”到逻辑状态“0”的转换，输出线119上的电压从正高电压转换到负高电压。响应于具有逻辑状态“0”的控制信号到逻辑状态“1”的转换，输出线119上的电压从负高电压转换到正高电压。逻辑状态“1”对应逻辑值“真”；且逻辑状态“0”对应于逻辑值“假”。
例如，正高电压可以是5V的正电源电压(VPP)；且负高电压可以是-4.5V的负电源电压(VNN)。
图1的定时控制电路包含与门101和或门103。图1电路中的电压转换的定时经由到与门101和或门103的反馈回路来控制。具体地，延迟102与门101的输出111以生成或门103的输入105；且延迟104或门103的输出113以生成与门101的输入107。
图1的定时控制电路包含正电压选择器106和负电压选择器108。
正电压选择器106被配置成将其输出115选择性地连接到正高电压121(例如，5V的VPP)和预定电压125(例如，1.2V的VCC)中的一者。当输入105具有逻辑状态“1”时，正电压选择器106将其输出115连接到正高电压121(例如，5V的VPP)。当输入105具有逻辑状态“0”时，正电压选择器106将其输出115连接到预定电压125(例如1.2V的VCC)。
类似地，负电压选择器108被配置成将其输出117选择性地连接到预定电压123(例如，0V的VSS或地)和负高电压127(例如，-4.5V的VNN)中的一者。当输入107具有逻辑状态“1”时，负电压选择器108将其输出117连接到预定电压123(例如，0V的VSS或地)。当输入105具有逻辑状态“0”时，负电压选择器106将其输出117连接到负高电压127(例如，-4.5V的VNN)。
从与门101的输出111到或门103的输入的反馈回路使得在输入107处从“1”到“0”的转换发生在输入105处从“1”到“0”的转换完成之后的时间段；且从或门103的输出111到与门101的输入的反馈回路使得在输入105处从“0”到“1”的转换发生在输入107处从“0”到“1”的转换完成之后的时间段。因此，输出115被配置成在输出117从预定电压123(例如，0V的VSS或地)转换到负高电压127(例如，-4.5V的VNN)之前从正高电压121(例如，5V的VPP)转换到预定电压125(例如，1.2V的VCC)。类似地，输出117在输出115从预定电压125(例如，1.2V的VCC)转换到正高电压121(例如，5V的VPP)之前从负高电压127(例如，-4.5V的VNN)转换到预定电压123(例如，0V的VSS或地)。该定时安排避免了分别将正高电压121(例如，5V的VPP)和负高电压127(例如，-4.5V的VNN)同时施加到输出115和117。
图2示出了图1的电路中的信号转换的定时。在图2中，波形116示出了输入线109中的信号转换；波形112示出了输入105中从延迟102的信号转换；且波形114示出了输入107中从延迟104的信号转换。
在图1中，当作为逻辑状态“1”的输入线109和电路达到稳态时，或门103的输出113具有逻辑状态“1”，其被延迟以生成用于与门101的输入107“1”。由于输入线109和输入107都具有逻辑状态“1”，因此与门101的输出111具有逻辑状态“1”，其被延迟以生成用于或门101的输入105“1”。用于或门101的输入105“1”还使得或门101保持其输出113“1”。
当输入线109在图2的波形116中的逻辑状态“1”转换到时刻t1处的逻辑状态“0”时，与门101的输出111从“1”转换到“0”。在延迟102之后，输入105在图2的波形112中从时刻t2处的“1”转换到时刻t3处的“0”。只有在输出105从“1”转换到“0”之后，或门103的输出才能从“1”转换到“0”。在延迟104之后，输入107在图2的波形114中从时刻t4处的“1”转换到“0”。因此，在输入105在时刻t3完成从“1”到“0”的转换之后，输入107在时刻t4开始从“1”转换到“0”。作为响应，在负电压选择器108开始将其输出117连接到负高电压127(例如，-4.5V的VNN)之前，正电压选择器106开始将其输出115从正高电压121(例如，5V的VPP)断开，且将其输出115连接到预定电压125(例如，1.2V的VCC)。
类似地，当输入线109在图2的波形116中从逻辑状态“0”转换到时刻t5处的逻辑状态“1”时，或门103的输出113从“0”转换到“1”。在延迟104之后，输入107在图2的波形114中从时刻t6处的“0”转换到时刻t7处的“1”。只有在输出107从“0”转换到“1”之后，与门101的输出111才能从“0”转换到“1”。在延迟102之后，输入105在图2的波形112中从时刻t8处的“0”转换到“1”。因此，在输入107在时刻t7完成从“0”到“1”的转换之后，输入105在时刻t8开始从“0”转换到“1”。作为响应，在正电压选择器106开始将其输出115连接到正高电压121(例如5V的VPP)之前，负电压选择器108开始将其输出117从负高电压127(例如-4.5V的VNN)断开，且将其输出117连接到预定电压123(例如0V的VSS或地)。
在图1中，电压选择器129被配置成将其输出119选择性地连接到电压选择器115和117的输出106和108。电压选择器129由预定电压123(例如，0V的VSS或地)控制。
当正电压选择器106将其输出115连接到正高电压121(例如，5V的VPP)且负电压选择器108将其输出117连接到预定电压123(例如，0V的VSS或地)时，预定电压123(例如，0V的VSS或地)相对较低，这使得电压选择器129将其输出119连接到正电压选择器106的输出115，所述正电压选择器106处于正高电压121(例如，5V的VPP)。
当正电压选择器106将其输出115连接到预定电压125(例如1.2V的VCC)且负电压选择器108将其输出117连接到负高电压127(例如-4.5V的VNN)时，预定电压123(例如，0V的VSS或地)相对较高，这使得电压选择器129将其输出119连接到负电压选择器108的输出117，所述负电压选择器108处于负高电压127(例如，-4.5V的VNN)。
电压选择器106和108可以实现为电平移位器、缓冲器，或者以类似于电压选择器129的实施方式的方式实现。
进一步地，延迟102和104可以以类似于电压选择器106和108的实施方式的方式实现，使得当输入线109从“1”转换到“0”时，在负电压选择器108将其输出117连接到负高电压127(例如，-4.5V的VNN)之前，电压选择器106将其输出115连接到预定电压125(例如，1.2V的VCC)。类似地，当输入线109从“0”转换到“1”时，在电压选择器106将其输出115连接到正高电压121(例如，5V的VNN)之前，负电压选择器108将其输出117连接到预定电压123(例如，0V的VSS或地)。
图3示出了根据一个实施例的在极性转换期间避免MOSFET装置两端的过高电压的定时控制电路的实例。
在图3的定时控制电路中，电压选择器102和104用于生成(例如通过电平移动)输出111和113的与门101和或门103的延迟版本。在一个实施例中，使用电平移位器来实现电压选择器102和104；使用缓冲器来实现电压选择器106和108；且使用逆变器来实现电压选择器129。电平移位器在响应时间上比缓冲器慢。
图3的电压选择器102被配置成将其输出选择性地连接到正高电压121(例如，5V的VPP)和预定电压123(例如，VSS或0V的地)中的一者。以类似于正电压选择器106的方式，当与门101的输出111具有逻辑状态“1”时，电压选择器102将其输出105连接到正高电压121(例如，5V的VPP)。当与门101的输出111具有状态“0”时，电压选择器102将其输出105连接到预定电压123(例如，0V的VSS或地)。
类似地，图3的电压选择器104被配置成将其输出选择性地连接到预定电压125(例如1.2V的VCC)和负高电压127(例如-4.5V的VNN)中的一者。以类似于负电压选择器108的方式，当或门103的输出113具有逻辑状态“1”时，电压选择器104将其输出107连接到预定电压125(例如1.2V的VCC)。当或门103的输出113具有状态“0”时，电压选择器104将其输出107连接到负高电压127(例如，-4.5V的VNN)。
由于电压选择器102和104中的切换延迟基本上等于电压选择器106和108中的切换延迟，所以经由电压选择器102和104实现的延迟确保了在电压选择器108开始将其输出117连接到负高电压127(例如，-4.5V的VNN)之前，当输入线109从“1”转换到“0”时，电压选择器106将其输出115连接到预定电压125(例如，1.2V的VCC)。类似地，当输入线从“0”转换到“1”时，在电压选择器106开始将其输出115连接到正高电压121(例如，5V的VPP)之前，电压选择器108将其输出117连接到预定电压123(例如，0V的VSS或接地)。
因此，电压选择器106和108的输出115和117之间的电压差在所有转换中不超过5.5V。
图1和3的电路具有在正极性和负极性之间转换的能力。输出115、117和119在输入线109具有逻辑状态“1”以请求正极性时提供5V、0V和5V的电压。当输入线109具有逻辑状态“0”以请求负极性时，输出115、117和119提供1.2V、-4.5V和-4.5V的电压。图1和3的电路可以在正极性和负极性之间转换，而不在电路中的任何MOSFET装置上施加过高电压(例如，高于5.5V)。
图4至5示出了图3的电路中的稳态电压。
在图4中，输入线109具有逻辑状态“1”。结果，与门101和或门103输出“1”；输入105具有5V的高电压，对应于或门103和正电压选择器106的逻辑状态“1”；输入107具有1.2V的高电压，对应于与门101和负电压选择器108的逻辑状态“1”；电压选择器106和108的输出115和117分别为5V和0V；且输出119经由电压选择器129和106连接到5V的正高电压。
在图5中，输入线109具有逻辑状态“0”。结果，与门101和或门103输出“0”；输入105具有0V的低电压，对应于或门103和正电压选择器106的逻辑状态“0”；输入107具有-4.5V的低电压，对应于与门101和负电压选择器108的逻辑状态“0”；电压选择器106和108的输出115和117分别为0V和-4.5V；且输出119经由电压选择器129和106连接到5V的正高电压。
图6示出了图3的电路中的电压的定时。
在图6中，波形116示出了在输入线109中在0V和-3.75V之间的电压转换；波形112示出了在输入105中由图3的电压选择器102生成的5V和0V之间的电压转换；且波形114示出了在输入107中由图3的电压选择器104生成1.2V和-4.5V之间的电压转换。
在图6中，在输入105的波形112在时刻t3完成从5V向0V的转换之后，波形116的输入107在时刻t4处开始从1.2V向-4.5V转换。类似地，在输入107的波形114在时刻t7完成从-4.5V到1.2V的转换之后，输入105的波形112在时刻t8开始从0V转换到5V。
图7示出了根据一个实施例的在极性转换的定时受控制时生成电压的方法。例如，图7的方法可以使用图1或3的电路来实现。
在框161处，控制信号(例如图2或3的波形116)被连接到定时控制电路(例如图1或3所示)的输入线109，所述定时控制电路具有第一输出线105和第二输出线107。
在框163处，定时控制电路(例如，图1或3所示)根据在输入线109上接收到的控制信号116在第一输出线105上生成第一选择输入(例如，图2或3的波形112)且在第二输出线107上生成第二选择输入(例如，图2或3的波形114)。
在框165处，正电压选择器106具有输出线115且连接到定时控制电路的第一输出线105，正电压选择器106根据定时控制电路的第一输出线105上提供的第一选择输入112将正电压选择器106的输出线115连接到正电源电压121或第一预定电压125。
在框167处，负电压选择器108具有输出线117且连接到定时控制电路的第二输出线107，负电压选择器108根据定时控制电路的第二输出线107上提供的第二选择输入114将负电压选择器108的输出线117连接到第二预定电压123或负电源电压127。
在框169处，响应于控制信号116在输入线109上从第一状态(例如，“1”)转换到第二状态(例如，“0”)，在第二输出线107上提供的第二选择输入114开始第二转换(例如，图2或3)的波形114中的t4之前，第一输出线105上提供的第一选择输入112完成第一转换(例如，图2或3的波形112中的t2到t3)。
例如，响应于控制信号116从第一状态(例如，“1”)转换到第二状态(例如，“0”)，第一选择输入112中的第一转换(例如，在图2或3的波形112中的t2与t3之间)使得正电压选择器106将正电源电压121从正电压选择器121的输出线115断开且将第一预定电压125连接到正电压选择器121的输出线115。响应于控制信号116从第一状态(例如，“1”)转换到第二状态(例如，“0”)，第二选择输入114中的第二转换(例如，在图2或3的波形114中的t4处)使得负电压选择器108将第二预定电压123从负电压选择器108的输出线117断开且将负电源电压127连接到负电压选择器108的输出线117。
在框171处，响应于输入线109上的控制信号从第二状态(例如，“0”)转换到第一状态(例如，“1”)，在第一输出线105上提供的第一选择输入开始第四转换(例如，图2或3的波形112中的t8)之前，第二输出线107上提供的第二选择输入完成第三转换(例如，图2或3的波形114中的t6至t7)。
例如，响应于控制信号116从第二状态(例如，“0”)转换到第一状态(例如，“1”)，第二选择输入114中的第三转换(例如，在图2或3的波形114中的t6与t7之间)使得负电压选择器108将第二预定电压123连接到负电压选择器108的输出线117且将负电源电压127从负电压选择器108的输出线117断开。响应于控制信号116从第二状态(例如，“0”)转换到第一状态(例如，“1”)，第一选择输入112中的第四转换(例如，在图2或3的波形112中的t8处)使得正电压选择器106将正电源电压121连接到正电压选择器106的输出线115且将第一预定电压125从正电压选择器106的输出线115断开。
因此，在控制信号116从第一状态(例如，“1”)转换到第二状态(例如，“0”)与定时控制电路达到第一稳态(例如，图5所示)之间，在负电压选择器108的输出线117连接到负电源电压127之前，正电压选择器108的输出线115从正电源电压121断开。
类似地，在控制信号116从第二状态(例如，“0”)转换到第一状态(例如，“1”)与定时控制电路达到第二稳态(例如，图4所示)之间，在正电压选择器106的输出线115连接到正电源电压121之前，负电压选择器108的输出线117从负电源电压127断开。
例如，正电源电压121为5V；负电源电压127为-4.5V；第一预定电压125为1.2V；且第二预定电压123为0V。
顺序的第一转换和第二转换以及顺序的第三转换和第四转换的布置确保正电源电压121和负电源电压127不被同时施加到正电压选择器106和负电压选择器108的的输出线115和117。
第一选择输入112可以使用与电路在定时控制电路中生成，例如连接到第一电压选择器102(或图1的第一延迟102)的与门101。与门101接收控制信号116和第二选择输入114作为输入，以生成第一电压选择器(或延迟)102的输入，从而生成第一选择输入112。
第二选择输入114可以使用或电路在定时控制电路中生成，例如连接到第二电压选择器104(或图1的第二延迟104)的或门103。或门103接收控制信号116和第一选择输入112作为输入，以生成第二电压选择器(或延迟)104的输入，从而生成第二选择输入114。
第三电压选择器129可以基于第二预定电压123和正电压选择器106的输出线115和负电压选择器108的输出线117中的电压变化，将第三输出线119连接到正电压选择器106的输出线115或负电压选择器108的输出线117。
当控制信号116处于第一状态(例如，“1”)且定时控制电路达到第一稳态(例如，图4所示)时，第三输出线119经由第一电压选择器106和第三电压选择器129连接到正电源电压121。当控制信号109处于第二状态(例如，“0”)且定时控制电路达到第二稳态(例如，图5所示)时，第三输出线119经由第二电压选择器108和第三电压选择器129连接到负电源电压127。
电压定时控制可以用于为集成电路存储装置(例如，图8和9所示)中的存储单元的电压驱动器提供电压。例如，存储单元具有选择装置且没有相变存储装置；所述存储单元可编程为经由施加具有相反极性的脉冲来存储数据；且在读取所述存储单元的操作期间，将预定的固定极性的电压施加到所述存储单元上。
图8示出了根据一个实施例的配置有电压定时控制的存储装置。
在图8中，存储装置包含存储单元阵列133。
图8的存储装置包含控制器131，其操作位线驱动器137和字线驱动器135以访问阵列133中的各个存储单元(例如101)。
位线驱动器137和/或字线驱动器135可以具有用于极性转换的图1或3的定时控制电路。
阵列133中的每个存储单元(例如149)可以通过由一对位线驱动器和字线驱动器驱动的电压被访问，如图9所示。
图9示出了根据一个实施例的具有拥有电压定时控制的位线驱动器147和字线驱动器145的存储单元。
例如，位线驱动器147在导线141上驱动施加到阵列133中的一行存储单元的第一电压；且字线驱动器145在导线143上驱动施加到阵列133中的一列存储单元的第二电压。在存储单元阵列133的行和列中的存储单元149经受由位线驱动器147驱动的第一电压和由字线驱动器145驱动的第二电压之间的电压差。当第一电压高于第二电压时，存储单元149经受一个电压极性(例如正极性)；且当第一电压低于第二电压时，存储单元149经受相反的电压极性(例如负极性)。
位线驱动器147和字线驱动器145中的至少一者可以被配置成驱动器，该驱动器具有通过以图1至7所示的方式控制的定时提供的电压。
例如，当要选择存储单元149时，位线驱动器147驱动一个极性的正高电压(例如，4V)和相反极性的负高电压(例如，-4V)。类似地，字线驱动器145驱动一个极性的负高电压(例如，-4V)和相反极性的正高电压(例如，4V)。
例如，当要取消选择存储单元149时，位线驱动器147驱动一个极性的低电压(例如，0V)和相反极性的低电压(例如，0V)。当位线驱动器147驱动低电压时，字线驱动器145可以驱动高电压或驱动低电压。
类似地，当要取消选择存储单元149时，字线驱动器145驱动一个极性的低电压(例如，0V)和相反极性的低电压(例如，0V)。当字线驱动器145驱动低电压时，位线驱动器147可以驱动高电压或驱动低电压。
例如，位线驱动器137可以用于驱动沿一个方向排列且设置在交叉点存储器的一层中的平行导线(例如141)；且字线驱动器135可以用于驱动沿另一方向布置且设置在交叉点存储器的另一层中的平行导线(例如，143)。连接到位线驱动器(例如，147)的导线(例如，141)和连接到字线驱动器(例如，145)的导线(例如，143)在正交方向上在所述两层中延伸。存储单元阵列133夹在两层导线之间；且在阵列133中的存储单元(例如，149)形成在交叉点存储器的集成电路管芯中的两条导线(例如，141和143)的交叉点处。
本公开包含执行上述方法的方法和设备，包含执行这些方法的数据处理系统，以及含有指令的计算机可读介质，当指令在数据处理系统上被执行时，使得系统执行这些方法。
图8的存储装置可以用于数据处理系统中。
通常的数据处理系统可以包含互连件(例如，总线和系统核心逻辑)，其使微处理器和存储器的连。微处理器通常耦合到高速缓冲存储器。
互连件将(多个)微处理器和存储器互连在一起，且还经由(多个)I/O控制器将它们互连到(多个)输入/输出(I/O)装置。I/O装置可以包含显示装置和/或外围装置，例如鼠标、键盘、调制解调器、网络接口、打印机、扫描仪、摄像机和本领域已知的其它装置。在一个实施例中，当数据处理系统是服务器系统时，诸如打印机、扫描仪、鼠标和/或键盘的一些I/O装置是任选的。
互连件可以包含通过各种桥、控制器和/或适配器彼此连接的一或多个总线。在一个实施例中，I/O控制器包含用于控制USB外围装置的USB(通用串行总线)适配器和/或用于控制IEEE-1394外围装置的IEEE-1394总线适配器。
存储器可以包含以下的一或多个：ROM(只读存储器)、易失性RAM(随机存取存储器)和非易失性存储器，例如硬盘驱动器、闪存等。
易失性RAM通常实现为动态RAM(DRAM)，动态RAM需要持续供电以便刷新或维持存储器中的数据。非易失性存储器通常是磁性硬盘驱动器、磁性光学驱动器、光学驱动器(例如，DVD RAM)或其它类型的甚至在从系统移除电力之后仍维持数据的存储器系统。非易失性存储器也可以是随机存取存储器。
非易失性存储器可以是直接耦合到数据处理系统中的其余组件的本地装置。也可以使用远离系统的非易失性存储器，例如通过诸如调制解调器或以太网接口的网络接口耦合到数据处理系统的网络存储装置。
在本公开中，一些功能和操作被描述为由软件代码执行或引起以简化描述。然而，此些表达还用于指定由诸如微处理器的处理器执行代码/指令而生成的功能。
可替换地或组合地，这里描述的功能和操作可以使用具有或不具有软件指令的专用电路来实现，例如使用专用集成电路(ASIC)或现场可编程门阵列(FPGA)。实施例可以使用没有软件指令或与软件指令组合的硬连线电路来实现。因此，技术既不限于硬件电路和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定源。
虽然一个实施例可以在全功能的计算机和计算机系统中实现，但是各种实施例能够作为各种形式的计算产品被分发，且能够被应用，而不管用于实际实现分发的特定类型的机器或计算机可读介质。
所公开的至少一些方面可以至少部分地包含在软件中。也就是说，可以在计算机系统或其它数据处理系统中响应于其处理器(例如微处理器)执行包含在存储器中的指令序列，所述存储器例如ROM、易失性RAM、非易失性存储器、高速缓存或远程存储装置。
被执行以实现实施例的例程可以被实现为操作系统或被称为“计算机程序”的特定应用、组件、程序、对象、模块或指令序列的一部分。计算机程序通常包含在计算机中的各种存储器和存储装置中在各种时间设置的一或多个指令，且当由计算机中的一或多个处理器读取和执行时，使得计算机进行执行涉及各个方面的元件所必需的操作。
机器可读介质可以用于存储软件和数据，当由数据处理系统执行时，所述软件和数据使得系统执行各种方法。可执行软件和数据可以存储在各种位置，包含例如ROM、易失性RAM、非易失性存储器和/或高速缓存。该软件和/或数据的部分可以存储在这些存储装置中的任何一个中。进一步地，可以从集中式服务器或对等网络获得数据和指令。数据和指令的不同部分可以在不同时间、在不同通信会话或在相同通信会话中从不同的集中式服务器和/或对等网络获得。数据和指令可以在执行应用程序之前全部获得。可替换地，当需要执行时，可以及时地动态地获得数据和指令的部分。因此，不要求数据和指令在特定的时刻完全在机器可读介质上。
计算机可读介质的实例包含但不限于非暂时性、可记录和不可记录类型的介质，诸如易失性和非易失性存储装置、只读存储器(ROM)、随机存取存储器(RAM)、闪存装置、软盘和其它可移动盘、磁盘存储介质、光存储介质(例如，光盘只读存储器(CD ROM)、数字多功能盘(DVD)等)，等等。计算机可读介质可以存储指令。
指令还可以在用于电、光、声或其它形式的传播信号(例如载波、红外信号、数字信号等)的数字和模拟通信链路中实现。然而，诸如载波、红外信号、数字信号等的传播信号不是有形的机器可读介质，且不被配置成存储指令。
通常，机器可读介质包含以机器(例如计算机、网络装置、个人数字助理、制造工具、具有一组一或多个处理器的任何装置等)可访问的形式提供(即存储和/或发送)信息的任何机制。
在各种实施例中，硬连线电路可以与软件指令组合使用以实现所述技术。因此，这些技术既不限于硬件电路和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定源。
上面的描述和附图是说明性的，并不构成限制。描述了许多具体细节以提供透彻的理解。然而，在某些情况下，没有描述公知的或常规的细节以避免使描述模糊。本公开中对一个或一实施例的引用不一定是对同一实施例的引用；且，此些引用意味着至少一个。
在前面的说明书中，已经参考其示范性实施例描述了本公开。显然，在不脱离所附权利要求中阐述的更宽的精神和范围的情况下，可以对其进行各种修改。因此，说明书和附图被认为是说明性的而不是限制性的。

Claims (20)

1.一种集成电路存储装置中的电压转换电路，所述电压转换电路包括：
定时控制电路，其具有输入线、第一输出线和第二输出线，所述输入线被配置成接收用于所述定时控制电路的控制信号，所述定时控制电路被配置成根据所述控制信号在所述第一输出线上生成第一选择输入且在所述第二输出线上生成第二选择输入；
正电压选择器，其具有输出线且耦合到所述定时控制电路的所述第一输出线，所述正电压选择器被配置成根据所述第一选择输入将所述正电压选择器的所述输出线选择性地连接到正电源电压或第一预定电压；以及
负电压选择器，其具有输出线且耦合到所述定时控制电路的所述第二输出线，所述负电压选择器被配置成根据所述第二选择输入将所述负电压选择器的所述输出线选择性地连接到第二预定电压或负电源电压；
其中当所述控制信号从第一状态转换到第二状态时，所述第一选择输入和所述第二选择输入使得所述正电压选择器被配置成在所述负电压选择器将所述负电压选择器的所述输出线连接到所述负电源电压之前将所述正电压选择器的所述输出线连接到所述第一预定电压；以及
其中当所述控制信号从所述第二状态转换到所述第一状态时，所述第一选择输入和所述第二选择输入使得所述负电压选择器在所述正电压选择器被配置成将所述正电压选择器的所述输出线连接到所述正电源电压之前将所述负电压选择器的所述输出线连接到所述第二预定电压。
2.根据权利要求1所述的电压转换电路，其中所述定时控制电路包括：
与电路，其被配置成接收所述控制信号作为输入且生成到所述正电压选择器的所述第一选择输入；以及
或电路，其被配置成接收所述控制信号作为输入且生成到所述负电压选择器的所述第二选择输入；
其中所述第一选择输入连接到所述或电路作为输入；以及
其中所述第二选择输入连接到所述与电路作为输入。
3.根据权利要求2所述的电压转换电路，其中所述与电路包括：
与门，用来接收所述控制信号和所述第二选择输入作为输入且生成第一输出；以及
第一延迟，其被配置成生成所述第一选择输入作为所述第一输出的延迟版本。
4.根据权利要求3所述的电压转换电路，其中所述或电路包括：
或门，用来接收所述控制信号和所述第一选择输入作为输入且生成第二输出；以及
第二延迟，其被配置成生成所述第二选择输入作为所述第二输出的延迟版本。
5.根据权利要求4所述的电压转换电路，其中所述负电源电压为-4.5V；且所述正电源电压为5V。
6.根据权利要求5所述的电压转换电路，其中所述第一延迟包含第一电压选择器，所述第一电压选择器被配置成根据所述第一输出将所述第一输出线选择性地连接到所述正电源电压或所述第二预定电压；且所述第二延迟包含第二电压选择器，所述第二电压选择器被配置成根据所述第二输出将所述第二输出线选择性地连接到所述第一预定电压或所述负电源电压。
7.根据权利要求6所述的电压转换电路，其中所述第一预定电压为1.2V；且所述第二预定电压为0V。
8.根据权利要求7所述的电压转换电路，其进一步包括：
第三电压选择器，其具有第三输出线且被配置成根据作为输入的所述第二预定电压将所述第三输出线选择性地连接到所述正电压选择器的所述输出线或所述负电压选择器的所述输出线。
9.根据权利要求8所述的电压转换电路，其中所述控制信号处于所述第一状态且所述电压转换电路达到第一稳态，所述第三输出线经由所述第一电压选择器和所述第三电压选择器连接到所述正电源电压；且当所述控制信号处于所述第二状态且所述电压转换电路达到第二稳态时，所述第三输出线经由所述第二电压选择器和所述第三电压选择器连接到所述负电源电压。
10.根据权利要求9所述的电压转换电路，其中在所述控制信号从所述第一状态转换到所述第二状态与所述定时控制电路达到所述第二稳态之间，在所述负电压选择器的所述输出线连接到所述负电源电压之前，所述正电压选择器的所述输出线从所述正电源电压断开。
11.根据权利要求9所述的电压转换电路，其中在所述控制信号从所述第二状态转换到所述第一状态与所述定时控制电路达到所述第一稳态之间，在所述正电压选择器的所述输出线连接到所述正电源电压之前，所述负电压选择器的所述输出线从所述负电源电压断开。
12.一种操作集成电路存储装置的方法，其包括：
将控制信号连接到具有第一输出线和第二输出线的定时控制电路的输入线；
由所述定时控制电路根据所述控制信号在所述第一输出线上生成第一选择输入且在所述第二输出线上生成第二选择输入，其中响应于所述控制信号从第一状态转换到第二状态，所述第一选择输入在所述第二选择输入开始第二转换之前完成第一转换，且其中响应于所述控制信号从所述第二状态转换到所述第一状态，所述第二选择输入在所述第一选择输入开始第四转换之前完成第三转换；
由具有输出线且连接到所述定时控制电路的所述第一输出线的正电压选择器根据所述第一选择输入将所述正电压选择器的所述输出线连接到正电源电压或第一预定电压；以及
由具有输出线且连接到所述定时控制电路的所述第二输出线的负电压选择器根据所述第二选择输入将所述负电压选择器的所述输出线连接到第二预定电压或负电源电压。
13.根据权利要求12所述的方法，其中响应于所述控制信号从所述第一状态转换到所述第二状态，
所述第一选择输入中的所述第一转换使得所述正电压选择器将所述正电源电压从所述正电压选择器的所述输出线断开且将所述第一预定电压连接到所述正电压选择器的所述输出线；以及
所述第二选择输入中的所述第二转换使得所述负电压选择器将所述第二预定电压从所述负电压选择器的所述输出线断开且将所述负电源电压连接到所述负电压选择器的所述输出线。
14.根据权利要求13所述的方法，其中响应于所述控制信号从所述第二状态转换到所述第一状态，
所述第二选择输入中的所述第三转换使得所述负电压选择器将所述第二预定电压连接到所述负电压选择器的所述输出线且将所述负电源电压从所述负电压选择器的所述输出线断开，
所述第一选择输入中的所述第四转换使得所述正电压选择器将所述正电源电压连接到所述正电压选择器的所述输出线且将所述第一预定电压从所述正电压选择器的所述输出线断开。
15.根据权利要求13所述的方法，其中所述正电源电压为5V；所述负电源电压为-4.5V；且所述正电源电压和所述负电源电压不同时施加到所述正电压选择器和所述负电压选择器的所述输出线上。
16.根据权利要求14所述的方法，其中所述第一预定电压为1.2V；且所述第二预定电压为0V；且所述方法进一步包括：
使用与门和第一电压选择器在所述定时控制电路中生成所述第一选择输入；
使用或门和第二电压选择器在所述定时控制电路中生成所述第二选择输入；
在所述与门中接收所述控制信号和所述第二选择输入作为输入；
在所述或门中接收所述控制信号和所述第一选择输入作为输入；以及
由第三电压选择器基于所述第二预定电压和所述正电压选择器的所述输出线和所述负电压选择器的所述输出线中的电压变化，将第三输出线连接到所述正电压选择器的所述输出线或所述负电压选择器的所述输出线。
17.一种存储装置，其包括：
控制器；
第一组平行导线，其设置在集成电路管芯的第一层中；
第二组平行导线，其设置在所述集成电路管芯的第二层中；
第一组电压驱动器，其分别连接到所述第一组平行导线；
第二组电压驱动器，其分别连接到所述第二组平行导线；以及
形成在所述第一层与所述第二层之间的存储单元阵列，其中每个相应的存储单元位于所述第一层中的导线和所述第二层中的导线的交叉点处；
其中所述第一组电压驱动器和所述第二组电压驱动器中的每个相应的电压驱动器具有用于电压驱动器的定时控制电路；
其中所述定时控制电路具有输入线、第一输出线和第二输出线，所述输入线被配置成接收用于所述定时控制电路的控制信号，所述定时控制电路被配置成根据所述控制信号在所述第一输出线上生成第一选择输入且在所述第二输出线上生成第二选择输入；
其中响应于所述控制信号从第一状态转换到第二状态，所述第一选择输入在所述第二选择输入开始第二转换之前完成第一转换；以及
其中响应于所述控制信号从所述第二状态转换到所述第一状态，所述第二选择输入在所述第一选择输入开始第四转换之前完成第三转换。
18.根据权利要求17所述的存储装置，其中所述定时控制电路包括：
与门，其被连接以接收所述控制信号和所述第二选择输入作为输入，从而生成第一输出；
第一电压选择器，其被配置成基于所述第一输出生成所述第一选择输入；
或门，其被连接以接收所述控制信号和所述第一选择输入作为输入，从而生成第二输出；以及
第二电压选择器，其被配置成基于所述第二输出生成所述第二选择输入。
19.根据权利要求18所述的存储装置，其中所述电压驱动器包括：
正电压选择器，其具有输出线且连接到所述定时控制电路的所述第一输出线，所述正电压选择器被配置成根据所述第一选择输入将所述正电压选择器的所述输出线选择性地连接到正电源电压或第一预定电压；以及
负电压选择器，其具有输出线且连接到所述定时控制电路的所述第二输出线，所述负电压选择器被配置成根据所述第二选择输入将所述负电压选择器的所述输出线选择性地连接到第二预定电压或负电源电压。
20.根据权利要求19所述的存储装置，其中所述正电源电压为5V；所述负电源电压为-4.5V；所述第一预定电压为1.2V；所述第二预定电压为0V；且所述电压驱动器进一步包括：
第三电压选择器，其被配置成基于所述第二预定电压和所述正电压选择器的所述输出线和所述负电压选择器的所述输出线中的电压变化，将第三输出线选择性地连接到所述正电压选择器的所述输出线或所述负电压选择器的所述输出线。
CN202011178600.9A 2019-10-30 2020-10-29 极性转换期间电源电压的定时控制 Active CN112750474B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/668,558 2019-10-30
US16/668,558 US10847222B1 (en) 2019-10-30 2019-10-30 Timing control of voltage supply during polarity transition

Publications (2)

Publication Number Publication Date
CN112750474A CN112750474A (zh) 2021-05-04
CN112750474B true CN112750474B (zh) 2024-04-05

Family

ID=73464305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011178600.9A Active CN112750474B (zh) 2019-10-30 2020-10-29 极性转换期间电源电压的定时控制

Country Status (2)

Country Link
US (2) US10847222B1 (zh)
CN (1) CN112750474B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847222B1 (en) 2019-10-30 2020-11-24 Micron Technology, Inc. Timing control of voltage supply during polarity transition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929148A (zh) * 2013-01-11 2014-07-16 中兴通讯股份有限公司 一种低插损压电声波带通滤波器及实现方法
CN109672422A (zh) * 2019-02-22 2019-04-23 安徽安努奇科技有限公司 滤波电路和多工器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341031A (en) * 1990-08-27 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Stable high speed clock generator
KR100213241B1 (ko) * 1997-06-23 1999-08-02 윤종용 데이터 입출력 회로 및 데이터 입출력 방법
US7126396B1 (en) * 2003-07-16 2006-10-24 National Semiconductor Corporation System for clock duty cycle stabilization
US10141916B2 (en) * 2015-09-01 2018-11-27 Samsung Electronics Co., Ltd. High-speed flip-flop semiconductor device
JP6743396B2 (ja) * 2016-01-25 2020-08-19 Tdk株式会社 バンドパスフィルタおよび分波器
US10126363B2 (en) * 2017-02-08 2018-11-13 Mediatek Inc. Flip-flop circuit and scan chain using the same
TWI655637B (zh) * 2018-06-15 2019-04-01 華邦電子股份有限公司 記憶體裝置
US20200106426A1 (en) * 2018-10-01 2020-04-02 Samsung Electronics Co., Ltd. Area efficient flop for usage in sdb based libraries and low voltage applications
US10541691B1 (en) * 2019-02-25 2020-01-21 International Business Machines Corporation Bang-bang phase detectors
US10847222B1 (en) 2019-10-30 2020-11-24 Micron Technology, Inc. Timing control of voltage supply during polarity transition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929148A (zh) * 2013-01-11 2014-07-16 中兴通讯股份有限公司 一种低插损压电声波带通滤波器及实现方法
CN109672422A (zh) * 2019-02-22 2019-04-23 安徽安努奇科技有限公司 滤波电路和多工器

Also Published As

Publication number Publication date
US10847222B1 (en) 2020-11-24
US20210134364A1 (en) 2021-05-06
US11183237B2 (en) 2021-11-23
CN112750474A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
CN112700802B (zh) 在极性转变期间降低功耗的电压驱动器
US8675423B2 (en) Apparatuses and methods including supply current in memory
TWI753608B (zh) 具極性轉變能力之多工解碼器
CN112750474B (zh) 极性转换期间电源电压的定时控制
US11587614B2 (en) Read spike mitigation in integrated circuit memory
JP6628053B2 (ja) 半導体記憶装置の書き換え方法
KR102427706B1 (ko) 집적 회로 메모리 디바이스에서의 전압 드라이버 조정을 위한 2-단계 시그널링
CN114514579A (zh) 用于减少存储器单元中的读取干扰的电压分布
CN115148259A (zh) 对存储器单元进行编程以存储数据的条件性漂移消除操作
WO2022131089A1 (ja) メモリセルアレイユニット
KR20150014681A (ko) 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant