CN115148259A - 对存储器单元进行编程以存储数据的条件性漂移消除操作 - Google Patents

对存储器单元进行编程以存储数据的条件性漂移消除操作 Download PDF

Info

Publication number
CN115148259A
CN115148259A CN202210265446.1A CN202210265446A CN115148259A CN 115148259 A CN115148259 A CN 115148259A CN 202210265446 A CN202210265446 A CN 202210265446A CN 115148259 A CN115148259 A CN 115148259A
Authority
CN
China
Prior art keywords
voltage
memory cell
pulse
driver
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210265446.1A
Other languages
English (en)
Inventor
王虹美
崔铭栋
N·N·加杰拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115148259A publication Critical patent/CN115148259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及对存储器单元进行编程以存储数据中的条件性漂移消除操作。一种存储器装置，其具有存储器单元、电压驱动器和控制器，所述控制器配置成基于存储器单元的属性而确定是否施加处于编程脉冲的相反极性中的漂移消除脉冲，所述编程脉冲配置成将所述存储器单元放置在表示数据位的状态中。如果将所述存储器单元的所述状态从用以将数据写入到所述存储器单元中的前一编程操作中的漂移预测为不足以在施加所述编程脉冲期间防止选择所述存储器单元，那么跳过所述漂移消除脉冲。否则，在所述编程脉冲的所述相反极性中施加所述漂移消除脉冲。

Description

对存储器单元进行编程以存储数据的条件性漂移消除操作
技术领域
本文所公开的至少一些实施例通常涉及对存储器单元进行编程以存储数据，且更具体地，但不限于，涉及减少对存储器单元进行编程时的能量消耗。
背景技术
存储器集成电路可具有形成在半导体材料的集成电路裸片上的一或多个存储器单元阵列。存储器单元是可以个别地用以或操作以存储数据的最小的存储器单位。一般来说，存储器单元可存储一或多个数据位。
已针对存储器集成电路开发了不同类型的存储器单元，例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁性随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)、快闪存储器等。
一些集成电路存储器单元为易失性的，且需要电力来维持存储在单元中的数据。易失性存储器的实例包含动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。
一些集成电路存储器单元为非易失性的，且甚至在未经供电时仍可保留所存储数据。非易失性存储器的实例包含快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)存储器等。快闪存储器包含与非(NAND)型快闪存储器或或非(NOR)型快闪存储器。NAND存储器单元是基于NAND逻辑门；且NOR存储器单元是基于NOR逻辑门。
交叉点存储器(例如，3D XPoint存储器)使用非易失性存储器单元阵列。交叉点存储器中的存储器单元为无晶体管的。这类存储器单元中的每一个可具有作为集成电路中的列堆叠在一起的相变存储器装置和选择器装置。这些列的存储器单元经由在彼此垂直的方向上延伸的两层导线在集成电路中连接。两个层中的一个在存储器单元上方；且另一个层在存储器元件列下方。因此，可个别地在两个层中的每一个上的一个导线的交叉点处选择每一存储器单元。交叉点存储器装置为快速且非易失性的，且可用作通用存储器池以供处理和存储。
在编程/写入操作期间，可通过将一个电压或电压的图案施加到存储器单元来对非易失性集成电路存储器单元进行编程以存储数据。编程/写入操作在对应于正编程/存储到存储器单元中的数据的状态中设置存储器单元。可通过检查存储器单元的状态来在读取操作中检索存储在存储器单元中的数据。读取操作通过施加电压以及确定存储器单元是否在对应于预定义状态的电压下变得导电来确定存储器单元的状态。
发明内容
在一个方面中，本申请案提供一种方法，其包括：接收将数据位存储在存储器单元中的命令；响应于命令且基于存储器单元的属性，决定在根据数据位识别的第一极性中将编程脉冲施加到存储器单元之前是否将漂移消除脉冲施加到存储器单元，其中漂移消除脉冲处于与第一极性相反的第二极性中；且根据决定的结果而对存储器单元进行编程以存储数据位，其中编程包括：响应于结果为第一选项而跳过电压消除脉冲；或响应于结果为第二选项而施加电压消除脉冲。
在另一方面中，本申请案提供一种装置，其包括：多个存储器单元；多个电压驱动器，其包含连接到多个存储器单元中的相应存储器单元的第一电压驱动器和连接到存储器单元的第二电压驱动器，其中存储器单元能够经由在第一极性中驱动存储器单元上的第一电压脉冲的第一电压驱动器和第二电压驱动器配置成处于第一状态中，其中由第一电压驱动器驱动的电压高于由第二电压驱动器驱动的电压；以及控制器，其连接到多个电压驱动器，其中响应于将存储器单元配置为具有表示将第一数据存储在存储器单元中的第一状态的命令，控制器配置成基于存储器单元的属性而确定是否在与第一极性相反的第二极性中将第二电压脉冲施加在存储器单元上；且其中由第一电压驱动器驱动的电压低于第二极性中的由第二电压驱动器驱动的电压。
在另一方面中，本申请案提供一种集成电路，其包括：多个位线层；多个字线层；多个存储器单元的叠组，其配置于阵列中，叠组中的每一个处于多个位线层之中的位线层与多个字线层之中的字线层之间，位线层中的每一个连接到阵列中的存储器单元行，且字线层中的每一个连接到阵列中的存储器单元列；位线驱动器，其连接到多个位线层；字线驱动器，其连接到多个字线层，其中叠组中的每一相应存储器单元连接到位线驱动器和字线驱动器，其中位线驱动器和字线驱动器配置成当由位线驱动器驱动的电压高于由字线驱动的电压时在正极性中施加电压，且当由位线驱动器驱动的电压低于由字线驱动的电压时在负极性中施加电压；以及控制器，其具有漂移预测器，漂移预测器配置成基于存储器单元的属性而预测存储器单元在存储器单元的当前状态中是否具有漂移，所述漂移足以防止存储器单元在由待存储在存储器单元的数据位识别的第一极性中由位线驱动器和字线驱动器施加编程脉冲期间被选择；其中响应于漂移预测器确定漂移足以防止存储器单元在编程脉冲期间被选择，控制器配置成在第一极性中施加编程脉冲之前，指示位线驱动器和字线驱动器在与第一极性相反的第二极性中施加漂移消除脉冲。
附图说明
实施例是借助于实例而非限制在附图的图中来说明的，在附图中，相似参考指示类似元件。
图1展示根据一个实施例的配置有漂移预测器的存储器装置。
图2展示根据一个实施例的具有配置成施加电压脉冲的位线驱动器和字线驱动器的存储器单元。
图3到6说明根据一个实施例的在漂移消除和数据编程的操作期间存储器单元上的电压分布和穿过存储器单元的电流。
图7到9说明根据一些实施例的避免在对存储器单元进行编程时极性转换的一些技术。
图10展示根据一个实施例的对存储器单元进行编程的方法。
具体实施方式
本文所公开的至少一些实施例提供系统、方法和设备，所述系统、方法和设备通过在根据待存储的数据设置存储器单元的状态之前选择性地跳过漂移消除操作来减少对存储器单元进行编程以存储数据时的能量消耗。
举例来说，一些实施方案的交叉点存储器使用具有充当选择器装置和存储器装置两者的元件(例如，唯一元件)的自选存储器单元。举例来说，存储器单元可使用具有可变阈值能力的单件合金。这类存储器单元的读取/写入操作可基于将存储器单元阈值化同时在亚阈值偏置中抑制其它单元，其方式类似于针对具有充当选择器装置的第一元件和充当相变存储器装置的第二元件的存储器单元的读取/写入操作，所述存储器单元在一起堆叠为列。可用于存储信息的选择器装置可称为选择器/存储器装置。
具有选择器/存储器装置的这类自选存储器单元可在交叉点存储器中编程以具有阈值电压窗口。可通过将具有相反极性的编程脉冲施加到存储器单元的选择器/存储器装置来产生阈值电压窗口。举例来说，存储器单元可偏置以具有选择器/存储器装置的两侧之间的正电压差，且替代地，或具有选择器/存储器装置的相同两侧之间的负电压差。在正电压差被视为正极性时，负电压差被视为与正极性相反的负极性。可以给定/固定极性执行读取。在编程时，存储器单元具有低阈值(例如，低于已复位的单元，或已编程以具有高阈值的单元)，使得在读取操作期间，读取电压可使得设置单元跳变且因此变得导电，同时复位单元保持不导电。
这类存储器单元可配置(编程、写入或设置)成在给定极性中具有低阈值。在存储器单元在给定极性下在读取期间具有这类低阈值状态(例如，表示对应于存储为一的位值的状态)时，其可称为设置单元。类似地，存储器单元可配置(编程、写入或设置)成在给定极性中具有高阈值(例如，表示对应于存储为零的位值的状态)。在存储器单元在给定极性下在读取期间具有这类高阈值状态时，其可称为复位单元。
在存储器单元编程为设置单元或复位单元之后，存储器单元的状态可漂移。存储器单元的阈值可改变且从初始状态移开，其中存储器单元最近经由编程或写入操作配置为设置或复位单元。举例来说，用以确定存储器单元的状态的读取操作且因此由存储器的状态表示的数据可导致存储器单元的阈值漂移且因此导致存储器单元的状态漂移。这类漂移的一些细节和实例可见于名称为“具有嵌入式刷新的漂移缓解(Drift Mitigation withEmbedded Refresh)”的美国专利申请公开案第2019/0206506号中。
在施加编程脉冲以将存储器单元配置为设置单元或复位单元之前，通常需要从编程脉冲的相反极性施加漂移消除脉冲以消除存储器单元的状态的漂移(例如，漂移远离其先前编程的阈值状态)。漂移消除操作可使得更容易在编程脉冲下跳变存储器单元，且因此从存储器单元阵列中选择存储器单元以供编程。
然而，由于在编程脉冲的相反极性中施加漂移消除脉冲，因此存在从漂移消除脉冲到编程脉冲的极性转换。极性转换消耗大量能量。
本公开的至少一些方面通过基于关于待编程的存储器单元的属性而选择性地施加漂移消除脉冲来解决以上和其它缺陷。
在跨存储器单元施加电压脉冲时，存储器单元可跳变，从而从允许小泄漏电流穿过的状态(例如，不导电状态)快速跳变/跳跃/改变到允许高于阈值的电流穿过的状态(例如，导电状态)。紧接在跳变之前施加于存储器单元上的电压为存储器单元的阈值。在跳变之后，如果电压脉冲仍驱动到存储器单元上，那么跨存储器单元的电压明显下降低于阈值，但保持在导电状态中。
为设置或复位存储器单元，编程脉冲施加于存储器单元上，使得存储器单元跳变且因此经选择用于编程。编程脉冲的其余部分配置成将存储器单元的阈值推动到设置状态或复位状态。为设置存储器单元，以一个极性施加编程脉冲；且为复位存储器单元，以相反极性施加编程脉冲。
集成电路装置中的一些存储器单元可具有漂移，使得在无漂移消除脉冲的情况下，存储器单元的阈值对于存储器单元过高而无法在编程脉冲下跳变。如果存储器单元在编程脉冲期间未能跳变，那么编程脉冲可未能将存储器单元放置在表示待存储在存储器单元中的数据的状态(例如，设置状态或复位状态)中。
然而，集成电路装置中的其它存储器单元可能不具有足够漂移以防止在编程脉冲下跳变。因此，跳过针对这些存储器单元的漂移消除操作可明显减少对存储器单元进行编程以存储数据期间的能量消耗。
预测模型可用于确定是否可跳过漂移消除操作以将存储器单元编程到设置或复位单元。
举例来说，预测模型可配置成识别可能具有可在编程脉冲期间防止跳变的漂移的存储器单元。预测可基于待编程的存储器单元的属性，例如存储器单元与其电压驱动器之间的电距离的测量、来自先前写入/编程操作的时间间隙、存储器单元的位置/地址等。举例来说，可经由存储器单元的相关属性和其关于其先前是否在无漂移消除的情况下在编程期间未能跳变的状态而建立预测模型。举例来说，预测模型可用于基于待编程的存储器单元的属性、在无漂移消除的情况下在编程期间存储器单元未能跳变的概率或对概率是否高于阈值的指示来进行估计。在一些实施方案中，可使用(例如，基于到电压驱动器的电距离)经验公式来对存储器单元是否可能在无漂移消除的情况下未能跳变而进行分类。如果是，那么执行漂移消除操作；否则，跳过漂移消除操作。
集成电路存储器装置可具有多个存储器单元叠组。每一叠组具有配置在两个导线(例如，位线和字线)层之间的存储器单元层。存储器单元所位于的叠组的识别可用于预测是否将针对存储器单元的编程而跳过漂移消除操作。
举例来说，可根据存储器单元的写入循环定时而向块组指派存储器单元组。块组/组的写入循环定时属性可用于预测是否将针对存储器单元的编程而跳过漂移消除操作。
图1展示根据一个实施例的配置有漂移预测器的存储器装置。
在图1中，存储器装置包含存储器单元(例如存储器单元101的)阵列133。
图1的存储器装置包含控制器131，其操作位线驱动器137和字线驱动器135以存取阵列133中的个别存储器单元(例如，101)。
举例来说，可经由通过如图2中所说明的一对位线驱动器147和字线驱动器145驱动的电压来存取阵列133中的每一存储器单元(例如，101)。
控制器131包含漂移预测器103。举例来说，漂移预测器103可经由逻辑电路和/或微码/指令实施，以基于存储器单元101的属性确定存储器单元101的状态漂移是否高于某一电平，使得在对存储器单元101的状态进行编程以表示写入到存储器单元101中的数据位时需要漂移消除操作。
举例来说，用于预测/确定的存储器单元101的属性可包含存储器单元101到其电压驱动器的电距离、存储器单元101所位于的叠组的识别、存储器单元101在存储器装置中的位置或地址、存储器单元101的写入定时参数或其范围。
图2展示根据一个实施例的具有配置成施加电压脉冲的位线驱动器147和字线驱动器145的存储器单元101。举例来说，存储器单元101可以是图1的存储器单元阵列133中的典型存储器单元101。
图2的位线驱动器147和字线驱动器145可驱动分别相对于接地的位线141和字线143上的电压。在漂移消除操作中，位线驱动器147和字线驱动器145由控制器131的漂移预测器103控制以选择性地施加漂移消除脉冲以供对存储器单元101进行编程以存储数据。
位线驱动器147和字线驱动器145可在存储器单元101上施加不同极性的电压。
举例来说，在施加一个极性的电压(例如，正极性)时，位线驱动器147在连接到阵列133中的存储器单元行的位线141上驱动相对于接地的正电压；且字线驱动器145在连接到阵列133中的存储器单元列的字线143上驱动相对于接地的负电压。
在施加相反极性的电压(例如，负极性)时，位线驱动器147在位线141上驱动相对于接地的负电压；且字线驱动器145在字线143上驱动相对于接地的正电压。
存储器单元101处于连接到位线141的行和连接到字线143的列中。因此，存储器单元101经历由位线141上的位线驱动器147驱动的电压与由字线143上的字线驱动器145驱动的电压之间的电压差。电压差表示驱动到存储器单元101上的电压脉冲。
一般来说，在由位线驱动器147驱动的电压高于由字线驱动器145驱动的电压时，存储器单元101经历一个极性(例如，正极性)的电压；且在由位线驱动器147驱动的电压低于由字线驱动器145驱动的电压时，存储器单元101经历相反极性(例如，负极性)的电压。
为将存储器单元101编程到复位单元中，位线驱动器147和字线驱动器145可在一个极性(例如，正极性)中将电压的编程脉冲驱动到存储器单元101上以跳变存储器单元101，使得存储器单元101处于导电状态中。在存储器单元101为导电的时，位线驱动器147和字线驱动器145继续驱动编程脉冲以将正极性中的存储器单元101的阈值电压减少到针对复位单元而设计的电平。减少正极性中的存储器单元101的阈值电压增大负极性中的存储器单元101的阈值电压。
类似地，为将存储器单元101编程到设置单元中，位线驱动器147和字线驱动器145可在相反极性(例如，负极性)中将电压的编程脉冲驱动到存储器单元101上以跳变存储器单元101，使得存储器单元101为导电状态。在存储器单元101在相反极性中为导电的时，位线驱动器147和字线驱动器145继续驱动编程脉冲以将负极性中的存储器单元101的阈值电压减少到针对设置单元而设计的电平。减少负极性中的存储器单元101的阈值电压增大正极性中的存储器单元101的阈值电压。
因此，在不同极性中施加的编程脉冲可产生给定极性中的阈值窗口，其可依赖于读取存储器单元101的状态且因此确定存储器单元101是设置单元还是复位单元。
举例来说，在存储器单元101经由正极性中的编程脉冲编程到复位单元中之后，正极性下的存储器单元101的阈值电压变得低；且负极性下的存储器单元101的阈值电压变得高。相比之下，在存储器单元101经由负极性中的编程脉冲编程到设置单元中之后，负极性下的存储器单元101的阈值电压变得低；且正极性下的存储器单元101的阈值电压变得高。因此，当在负极性中检查/读取时，编程到复位单元中的存储器单元101比编程到设置单元中的单元具有更高的阈值电压。类似地，当在正极性中检查/读取时，编程到设置单元中的存储器单元101比编程到复位单元中的单元具有更高的阈值电压。
因此，当在负极性中读取存储器单元101时，如果读取电压脉冲在负极性中跳变存储器单元101，那么存储器单元101为设置单元；且如果读取电压在负极性中未能跳变存储器单元101，那么存储器单元101为复位单元。
类似地，当在正极性中读取存储器单元101时，如果读取电压在正极性中跳变存储器单元101，那么存储器单元101为复位单元；且如果读取电压在正极性中未能跳变存储器单元101，那么存储器单元101为设置单元。
图3到6说明根据一个实施例的在漂移消除和数据编程的操作期间存储器单元上的电压分布和穿过存储器单元的电流。
在图3到6中，在施加编程脉冲期间，由连接到存储器单元101的位线141上的位线驱动器147驱动相对于接地的位线电压205。在施加编程脉冲期间，由连接到存储器单元101的字线143上的字线驱动器145驱动相对于接地的字线电压206。
在图3和4中的每一个中，编程脉冲处于极性(例如，正极性)中，其中位线电压205高于字线电压206。在位线驱动器147和字线驱动器145在正极性中驱动位线141和字线143上的电压的幅值时，存储器单元101在时间T2处跳变，使得穿过存储器单元101的电流从小泄漏电流跳跃到高于用于单元选择的阈值水平的选择电流207。由于位线电压205高于字线电压206，因此穿过存储器单元101的电流处于从位线141穿过存储器单元到字线143的正方向上。在编程脉冲期间在时间T2处的跳变使得字线143和位线141上的电压的幅值下降。在时间T2之后，位线驱动器147和字线驱动器145在正极性中继续驱动字线143和位线141上的电压的幅值以产生大于选择电流207的编程电流208。在位线驱动器147和字线驱动器145停止驱动编程脉冲之后，位线141和字线143上的电压的幅值在一段时间内下降到零；且穿过存储器单元101的电流也减小到零(且存储器单元101返回到不导电状态)。在编程脉冲之后，存储器单元101处于复位状态中，具有负极性中的高阈值电压和正极性中的低阈值电压。
相比之下，图5和6中的每一个中所说明的编程脉冲处于相反极性(例如，负极性)中，其中位线电压205低于字线电压206。在位线驱动器147和字线驱动器145在负极性中驱动位线141和字线143上的电压的幅值时，存储器单元101在时间T2处跳变，使得穿过存储器单元101的电流从小泄漏电流跳跃到高于用于单元选择的阈值水平的选择电流207。由于位线电压205低于字线电压206，因此穿过存储器单元101的电流处于从字线143穿过存储器单元到位线141的负方向上。在编程脉冲期间在时间T2处的跳变使得字线143和位线141上的电压的幅值下降。在时间T2之后，位线驱动器147和字线驱动器145在负极性中继续驱动字线143和位线141上的电压的幅值以产生幅值比选择电流207更大的编程电流208。在位线驱动器147和字线驱动器145停止驱动编程脉冲之后，位线141和字线143上的电压的幅值相对于接地下降到零；且穿过存储器单元101的电流也减小到零。在编程脉冲之后，存储器单元101处于设置状态中，具有正极性中的高阈值电压和负极性中的低阈值电压。
在存储器单元101新近被编程以具有设置状态或复位状态之后，在正极性或负极性中施加编程脉冲时，存储器单元101可在位线驱动器147和字线驱动器145驱动位线141和字线143上的电压的幅值时(例如，在时间T2处)跳变。在驱动编程脉冲时，位线驱动器147和字线驱动器145配置成朝着预定义电平(例如，对于朝着7V的跨存储器单元101的电压差为3.5V)驱动位线141和字线143上的电压的幅值。
然而，在一段时间之后且在再次编程存储器单元101时，存储器单元101的状态可能已漂移远离新近编程状态，使得存储器单元101可在编程脉冲期间未能跳变。
为消除可防止存储器单元101在编程脉冲期间跳变的漂移，可在编程脉冲的相反极性中施加漂移消除脉冲，如图3到6中所说明。
举例来说，在图3和4中，编程脉冲处于正极性中，其中位线电压205高于字线电压206。具有位线电压202和字线电压201的漂移消除脉冲在负极性中施加，其中位线电压202低于字线电压201。当在负极性中驱动漂移消除脉冲时，位线驱动器147和字线驱动器145配置成朝着减小的预定义电平(例如，对于朝着5V的跨存储器单元101的电压差为2.5V)驱动位线141和字线143上的电压的幅值，所述减小的预定义电平低于用于编程脉冲的预定义电平(例如，3.5V)。
图3说明漂移消除脉冲施加于先前已编程到在负极性中具有低阈值的设置状态中的存储器单元101上的实例。在负极性中施加的漂移消除脉冲使得存储器单元101在时间T1处跳变。类似于在编程脉冲期间在时间T2处的跳变，图3中的在时间T1处的存储器单元101的跳变允许选择电流203通过存储器单元101，其可任选地感测以确定存储器单元101为设置单元。存储器单元101在漂移消除脉冲期间在时间T1处的跳变还具有以下益处：清除存储器单元101中的可能漂移以使得当在漂移消除脉冲之后施加编程脉冲时，存储器单元101将在时间T2处跳变。
图4说明漂移消除脉冲施加于先前已编程到在负极性中具有高阈值的复位状态中的存储器单元101上的实例。因此，存储器单元101在于负极性中施加且相较于编程脉冲具有减小的幅值的漂移消除脉冲期间并不跳变。仅小泄漏电流204可在漂移消除脉冲期间通过存储器单元101。可任选地感测选择电流203的缺少以确定存储器单元101为复位单元。由于存储器单元101已处于复位状态中，因此可任选地跳过用以将存储器单元放置在静止状态中的后续编程脉冲，如图7中所说明。跳过编程脉冲避免漂移消除脉冲与编程脉冲之间的可能极性转换。
在图5和6中，编程脉冲处于负极性中，其中位线电压205低于字线电压206。具有位线电压202和字线电压201的漂移消除脉冲在正极性中施加，其中位线电压202高于字线电压201。当在正极性中驱动漂移消除脉冲时，位线驱动器147和字线驱动器145配置成朝着预定义电平(例如，3.5V)驱动相对于接地的位线141和字线143上的电压的幅值，所述预定义电平与用于编程脉冲的预定义电平(例如，3.5V)相同(或接近)。
图5说明漂移消除脉冲施加于先前已编程到在正极性中具有高阈值的设置状态中的存储器单元101上的实例。在正极性中施加的漂移消除脉冲使得存储器单元101在图5中的时间T1处跳变。类似于在编程脉冲期间在时间T2处的跳变，在时间T1处的存储器单元101的跳变允许选择电流203通过存储器单元101。存储器单元101在漂移消除脉冲期间在时间T1处的跳变还具有以下益处：清除存储器单元101中的可能漂移以使得当在漂移消除脉冲之后施加编程脉冲时，存储器单元101将在时间T2处跳变。
图6说明漂移消除脉冲施加于先前已编程到在正极性中具有低阈值的复位状态中的存储器单元101上的实例。因此，在正极性中施加的漂移消除脉冲期间，存储器单元101在图6中的时间T1处跳变。存储器单元101在漂移消除脉冲期间在时间T1处的跳变还具有以下益处：清除存储器单元101中的可能漂移以使得当在漂移消除脉冲之后施加编程脉冲时，存储器单元101将在时间T2处跳变。
由于在后续编程脉冲的极性的相反极性中施加漂移消除脉冲，因此在极性转换期间消耗大量能量。
在漂移预测器103确定存储器单元101具有可在编程脉冲期间防止跳变的漂移时，控制器131可使用位线驱动器147和字线驱动器145来在编程脉冲之前施加漂移消除脉冲，如图3到6中所说明。否则，控制器131可跳过指示位线驱动器147和字线驱动器145在编程脉冲之前施加漂移消除脉冲。在至少一些情况下，漂移消除脉冲的消除可导致具有存储器单元阵列133的存储器装置的能量消耗减少。
在一些实施方案中，针对在负极性中施加编程脉冲(例如，图5和6中)以将存储器单元101编程到设置单元中(例如，不针对正极性中的编程脉冲执行)特定地执行对是否跳过漂移消除脉冲的确定。
在一些实施方案中，在漂移预测器103确定可跳过图5和6中的漂移消除脉冲时，控制器131可任选地施加处于与编程脉冲相同的极性中的读取脉冲。读取脉冲的结果可用于决定是否跳过后续编程脉冲，如图8和9中所说明。在图8和9中，读取脉冲包含在待施加以将存储器单元101放置到设置状态中的编程脉冲的相同负极性中施加的字线电压211和位线电压212。在驱动读取脉冲时，位线驱动器147朝着低于用于编程脉冲的幅值(例如，3.5V)的预定幅值(例如，2.5V)驱动位线141上的位线电压212；且类似地，字线驱动器145朝着低于用于编程脉冲的对应幅值(例如，3.5V)的预定幅值(例如，2.5V)驱动位线141上的字线电压211。
图8说明读取脉冲施加于先前已编程到设置状态中的存储器单元101上的实例，其中存储器单元101在负极性中具有低阈值。因此，存储器单元101在时间T1处跳变允许选择电流203通过存储器单元101。选择电流203的检测指示存储器单元101已处于设置状态中；且因此，控制器131可决定跳过后续编程脉冲(例如，图5中所说明的编程脉冲)。
图9说明读取脉冲施加于先前已编程到复位状态中的存储器单元101上的实例，其中存储器单元101在负极性中具有高阈值。存储器单元101在读取脉冲期间并不跳变。仅小泄漏电流204通过存储器单元101。选择电流203的缺少的检测指示存储器单元101当前处于复位状态中；且因此，控制器131可指示位线驱动器147和字线驱动器145在负极性中施加编程脉冲以将存储器单元101放置到设置状态中。任选地，响应于确定存储器单元101当前处于复位状态中，控制器131指示位线驱动器147和字线驱动器145转换到在读取脉冲与编程脉冲之间的时间段内在不停止驱动位线141和字线143的情况下驱动编程脉冲。因此，位线电压212和字线电压211的幅值在驱动编程脉冲之前并不减小，如图9中所说明；且读取脉冲和编程脉冲组合以减小存储器单元101的编程的电压摆动，其可减少能量消耗。替代地，控制器131可允许位线驱动器147和字线驱动器145在读取脉冲与编程脉冲之间的时间段内停止驱动位线电压212和字线电压211上的电压。
图10展示根据一个实施例的对存储器单元进行编程的方法。举例来说，图10的方法可使用上文结合图1到9所论述的漂移预测器在图1的存储器装置中实施。
在框161处，控制器131接收将数据位存储在存储器单元101中的命令。
在框163处，控制器131响应于命令且基于存储器单元101的属性而决定在根据数据位识别的第一极性中将编程脉冲施加到存储器单元101之前是否将漂移消除脉冲施加到存储器单元101，其中漂移消除脉冲处于与第一极性相反的第二极性中。
举例来说，控制器131可包含漂移预测器103，其配置成基于存储器单元101的属性而预测或分类存储器单元101在存储器单元的当前状态中是否具有漂移，所述漂移足以防止存储器单元101跳变且因此防止在施加编程脉冲期间被选择。如果漂移被预测/分类为足以防止存储器单元101在编程脉冲期间跳变，那么施加漂移消除脉冲；否则，跳过漂移消除脉冲且任选地用编程脉冲的相同极性中的读取脉冲替换(例如，图8和9中所说明及论述)。
举例来说，用于预测的存储器单元101的属性可至少部分地基于存储器单元101在存储器装置中的位置或地址(例如，叠组、行和列的标识)、从存储器单元101到其电压驱动器(位线驱动器147和字线驱动器145的电距离)，或将数据存储到存储器单元101中的先前命令的定时，或其任何组合。
如果框165处的结果指示施加漂移消除脉冲，那么在框167处，控制器131配置成执行操作以在不施加电压消除脉冲的情况下将数据位存储在存储器单元101中。否则，在框169处，控制器131配置成执行操作以通过至少施加电压消除脉冲来将数据位存储在存储器单元101中。
举例来说，如图2中所说明，存储器单元101耦合在两个电压驱动器(位线驱动器147和字线驱动器145)之间。由两个电压驱动器施加的电压脉冲在穿过存储器单元的电流(例如，泄漏电流204)处于第一方向上时处于第一极性中，但在穿过存储器单元的电流(例如，泄漏电流204)处于与第一方向相反的第二方向上时处于第二极性中。
举例来说，第一极性和第二极性可为正极性和负极性中的不同者。举例来说，在驱动正极性时，位线驱动器147驱动相对于接地的位线141上的正电压的幅值；且字线驱动器145驱动相对于接地的字线143上的负电压的幅值。相比之下，在驱动负极性时，位线驱动器147驱动相对于接地的位线141上的负电压的幅值；且字线驱动器145驱动相对于接地的字线143上的正电压的幅值。
如图8和9中所说明，在取消漂移消除脉冲时，两个电压驱动器(例如，位线驱动器147和字线驱动器145)可在第一极性(与基于待存储的数据位而选择的编程脉冲的极性相同)驱动读取脉冲。在读取脉冲期间，电流传感器配置成评估穿过存储器单元101的电流的幅值。如果幅值大于阈值，那么存储器单元101在读取脉冲期间已跳变，其可使得控制器131跳过编程脉冲的施加(由于存储器单元101已具有表示待存储的数据的状态)。否则，控制器131可指示两个电压驱动器(例如，位线驱动器147和字线驱动器145)组合读取脉冲和后续编程脉冲。
在一些实施方案中，仅针对编程脉冲执行漂移消除脉冲的选择性施加以将特定数据位存储在存储器单元101中(例如，图5和6的编程脉冲)，其中消除脉冲具有等于(或类似于)编程脉冲的幅值。因此，响应于将特定数据位存储在存储器单元101中确定是否施加编程脉冲。举例来说，在接收到命令以将另一数据位存储在存储器单元101中时，可跳过框163的操作；且在不检查待编程的存储器单元101的属性的情况下，可施加漂移消除脉冲，如图3和4(或7)中所说明。
在一个实施方案中，为施加读取脉冲，位线驱动器147和字线驱动器145配置成朝着第一预定义幅值(例如，5V)驱动跨存储器单元101的电压差。为施加编程脉冲，位线驱动器147和字线驱动器145配置成朝着第二预定义幅值(例如，7V)驱动跨存储器单元101的电压差。由于读取脉冲和编程脉冲处于相同极性中，可指示位线驱动器147和字线驱动器145在不停止的情况下从驱动第一预定义幅值(例如，5V)切换到驱动第二预定义幅值(例如，7V)。因此，跨存储器单元101的电压差的幅值继续增大，直到存储器单元101在编程脉冲中跳变为止，如图9中所说明。
控制器131可配置于具有多个存储器单元叠组的集成电路中。每一叠组可夹在位线层、字线层之间；且叠组中的存储器单元可布置成阵列。存储器单元的相邻叠组可共享位线层或字线层。位线布置成在其层中在一个方向上平行延伸；且字线布置成在其层中在正交于位线方向的另一方向上平行延伸。位线中的每一个连接到阵列中的存储器单元行；且字线中的每一个连接到阵列中的存储器单元列。位线驱动器连接到叠组中的位线；且字线驱动器连接到叠组中的字线。因此，典型存储器单元101连接到位线驱动器147和字线驱动器145。
举例来说，存储器单元101具有选择器/存储器装置。选择器/存储器装置具有硫族化物(例如，硫族化物材料和/或硫族化物合金)。举例来说，硫族化物材料可包含硫族化物玻璃，例如硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)和硅(Si)的合金。硫族化物材料可主要具有硒(Se)、砷(As)和锗(Ge)且被称为SAG合金。SAG合金可包含硅(Si)且被称为SiSAG合金。在一些实施例中，硫族化物玻璃可包含额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)，其各自呈原子或分子形式。选择器/存储器装置具有顶部侧和底部侧。顶部电极形成在用于连接到位线141的选择器/存储器装置的顶部侧上；且底部电极形成在用于连接到字线143的选择器/存储器装置的底部侧上。举例来说，顶部电极和底部电极可以由碳材料形成。举例来说，存储器单元101的材料可呈结晶原子配置或非晶原子配置形式。存储器单元101的阈值电压可取决于存储器单元101中的结晶配置中的材料与非晶配置的材料的比。比可在各种条件(例如，使不同幅值和方向的电流穿过存储器单元101)下改变。
图1的存储器装置可用于数据处理系统。
典型数据处理系统可包含互连件(例如，总线和系统核心逻辑)，其互连微处理器和存储器。微处理器通常耦合到高速缓冲存储器。
互连件将微处理器和存储器互连在一起，并且还将其经由输入/输出(I/O)控制器互连到I/O装置。I/O装置可包含显示装置和/或外围装置，例如鼠标、键盘、调制解调器、网络接口、打印机、扫描器、摄像机和所属领域中已知的其它装置。在一个实施例中，在数据处理系统是服务器系统时，I/O装置中的一些(例如打印机、扫描器、鼠标和/或键盘)是任选的。
互连件可包含通过各种桥、控制器和/或适配器彼此连接的一或多个总线。在一个实施例中，I/O控制器包含用于控制USB(通用串行总线)外围装置的USB适配器，和/或用于控制IEEE-1394外围装置的IEEE-1394总线适配器。
存储器可包含以下中的一或多个：ROM(只读存储器)、易失性RAM(随机存取存储器)，和非易失性存储器，例如硬盘驱动器、快闪存储器等。
易失性RAM通常实施为要求持续功率以便刷新或维持存储器中的数据的动态RAM(DRAM)。非易失性存储器通常是磁性硬盘驱动器、磁性光盘驱动器、光盘驱动器(例如，DVDRAM)，或即使在从系统移除电力之后也维持数据的其它类型的存储器系统。非易失性存储器也可以是随机存取存储器。
非易失性存储器可以是与数据处理系统中的其余组件直接耦合的本地装置。还可使用远离系统的非易失性存储器，例如通过例如调制解调器或以太网接口的网络接口耦合到数据处理系统的网络存储装置。
在本公开中，一些功能和操作描述为由软件代码执行或由软件代码引起以简化描述。然而，这种表达也用于表示所述功能是由例如微处理器的处理器执行代码/指令产生。
替代地或组合地，如此处所描述的功能和操作可使用具有或不具有软件指令的专用电路实施，例如使用专用集成电路(ASIC)或现场可编程门阵列(FPGA)。可使用无软件指令的硬接线电路或结合软件指令实施实施例。因此，技术不限于硬件电路和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。
虽然一个实施例可实施于全功能计算机和计算机系统中，但各种实施例能够分布为多种形式的计算产品，且能够不论实际上用于实现分布的机器或计算机可读媒体的特定类型如何都适用。
所公开的至少一些方面可至少部分体现于软件中。也就是说，这些技术可响应于其处理器(例如微处理器)执行存储器(例如ROM、易失性RAM、非易失性存储器、高速缓冲存储器或远程存储装置)中所含有的指令序列而在计算机系统或其它数据处理系统中执行。
执行以实施实施例的例程可实施为操作系统或特定应用程序、组件、程序、物件、模块或称作“计算机程序”的指令序列的部分。计算机程序通常包含计算机中的各种存储器和存储装置中在各种时间处的一或多个指令集，且所述指令集在由计算机中的一或多个处理器读取及执行时导致计算机执行必需操作以执行涉及各种方面的要素。
机器可读媒体可用于存储在由数据处理系统执行时使系统执行各种方法的软件和数据。可执行软件和数据可存储于包含例如ROM、易失性RAM、非易失性存储器和/或高速缓冲的各处。这类软件和/或数据的部分可存储在这些存储装置中的任一个中。此外，数据和指令可从集中式服务器或对等网络获得。可在不同时间且在不同通信会话或同一通信会话中从不同集中式服务器和/或对等网络获得数据和指令的不同部分。可在执行应用程序之前获得全部数据和指令。替代地，可动态地、及时地在需要执行时获得数据和指令的部分。因此，并不要求数据和指令在特定时刻全部处于机器可读媒体上。
计算机可读媒体的实例包含但不限于非暂时性的可记录和不可记录类型的媒体，例如易失性和非易失性存储器装置、只读存储器(ROM)、随机存取存储器(RAM)、快闪存储器装置、软性和其它可装卸式磁盘、磁盘存储媒体、光学存储媒体(例如，光盘只读存储器(CDROM)、数字多功能盘(DVD)等)，以及其它。计算机可读媒体可存储指令。
指令还可体现在数字和模拟通信链路中以用于电学、光学、声学或其它形式的传播信号，例如载波、红外信号、数字信号等。然而，例如载波、红外信号、数字信号等的传播信号并非有形机器可读媒体且不能配置成存储指令。
一般来说，机器可读媒体包含以可由机器(例如，计算机、网络装置、个人数字助理、制造工具、具有一组一或多个处理器的任何装置等)存取的形式提供(即，存储和/或传输)信息的任何机构。
在各种实施例中，硬接线电路可与软件指令组合使用以实施技术。因此，技术既不限于硬件电路和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。
以上描述和图式是说明性的，并且不应理解为限制性的。描述许多具体细节以提供透彻理解。然而，在某些情况下，不描述众所周知的或常规的细节以免混淆描述。本公开中对一个或一实施例的参考未必参考同一实施例；并且这类参考意味着至少一个。
在前述说明书中，已参考本公开的具体示范性实施例描述了本公开。将显而易见的是，可在不脱离如所附权利要求书中阐述的更广精神和范围的情况下进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种方法，其包括：
接收将数据位存储在存储器单元中的命令；
响应于所述命令且基于所述存储器单元的属性，决定在根据所述数据位识别的第一极性中将编程脉冲施加到所述存储器单元之前是否将漂移消除脉冲施加到所述存储器单元，其中所述漂移消除脉冲处于与所述第一极性相反的第二极性中；且
根据所述决定的结果而对所述存储器单元进行编程以存储所述数据位，其中所述编程包括：
响应于所述结果为第一选项而跳过所述电压消除脉冲；或
响应于所述结果为第二选项而施加所述电压消除脉冲。
2.根据权利要求1所述的方法，其中所述存储器单元耦合在两个电压驱动器之间；所述第一极性使得电流在第一方向上通过所述存储器单元；且所述第二极性使得电流在与所述第一方向相反的第二方向上通过所述存储器单元；且所述方法进一步包括：
响应于所述结果为所述第一选项而指示所述两个电压驱动器在所述第一极性中驱动读取脉冲；以及
确定在所述读取脉冲期间穿过所述存储器单元的电流是否具有大于阈值的幅值。
3.根据权利要求2所述的方法，其进一步包括：
响应于在所述读取脉冲期间穿过所述存储器单元的所述电流的所述幅值超过所述阈值而跳过所述编程脉冲。
4.根据权利要求2所述的方法，其中所述电压驱动器配置成朝着第一预定义幅值驱动所述读取脉冲且朝着大于所述第一预定义幅值的第二预定义幅值驱动所述编程脉冲；且所述方法进一步包括：
指示电压驱动器从朝着所述第一预定义幅值驱动切换到朝着所述第二预定义幅值驱动，而不停止组合所述读取脉冲和所述编程脉冲。
5.根据权利要求2所述的方法，其中所述属性至少部分地基于所述存储器单元的位置、所述存储器单元的地址、从所述存储器单元到所述两个电压驱动器的电距离或将数据存储到所述存储器单元中的命令的定时，或其任何组合。
6.一种装置，其包括：
多个存储器单元；
多个电压驱动器，其包含连接到所述多个存储器单元中的相应存储器单元的第一电压驱动器和连接到所述存储器单元的第二电压驱动器，其中所述存储器单元能够经由在第一极性中驱动所述存储器单元上的第一电压脉冲的所述第一电压驱动器和所述第二电压驱动器配置成处于第一状态中，其中由所述第一电压驱动器驱动的电压高于由所述第二电压驱动器驱动的电压；以及
控制器，其连接到所述多个电压驱动器，其中响应于将所述存储器单元配置为具有表示将第一数据存储在所述存储器单元中的所述第一状态的命令，所述控制器配置成基于所述存储器单元的属性而确定是否在与所述第一极性相反的第二极性中将第二电压脉冲施加在所述存储器单元上；且其中由所述第一电压驱动器驱动的电压低于所述第二极性中的由所述第二电压驱动器驱动的电压。
7.根据权利要求6所述的装置，其中所述存储器单元的所述属性至少部分地基于所述存储器单元在所述装置中的位置。
8.根据权利要求6所述的装置，其中所述存储器单元的所述属性至少部分地基于所述存储器单元在所述装置中的地址。
9.根据权利要求6所述的装置，其中所述存储器单元的所述属性至少部分地基于从所述存储器单元到所述第一电压驱动器和所述第二电压驱动器的电距离的指示符。
10.根据权利要求6所述的装置，其中所述存储器单元的所述属性是基于所述存储器单元先前施加电压脉冲以存储数据的时间范围。
11.根据权利要求6所述的装置，其中响应于所述第一状态为预选状态，所述控制器进一步配置成确定是否施加所述第二电压脉冲。
12.根据权利要求11所述的装置，其中响应于所述第一状态为不同于所述预选状态的替代状态，所述控制器指示所述第一电压驱动器和所述第二电压驱动器以在不基于所述属性确定是否施加所述第二电压脉冲的情况下施加所述第二电压脉冲。
13.根据权利要求12所述的装置，其中在所述第一极性中，所述第一电压驱动器配置成驱动相对于接地的正电压，且所述第二电压驱动器配置成驱动相对于所述接地的负电压；在所述第二极性中，所述第一电压驱动器配置成驱动相对于所述接地的负电压，且所述第二电压驱动器配置成驱动相对于所述接地的正电压；在驱动所述第一电压脉冲时，所述第一电压驱动器和所述第二电压驱动器配置成将电压驱动至第一预定幅值；且在驱动所述第二电压脉冲时，在所述第一状态为所述预选状态时，所述第一电压驱动器和所述第二电压驱动器配置成将电压驱动至所述第一预定幅值。
14.根据权利要求13所述的装置，其中响应于确定跳过所述第二电压脉冲，所述控制器进一步配置成指示所述第一电压驱动器和所述第二电压驱动器所述第一极性中的第三电压脉冲，且确定高于阈值的电流在所述第三电压脉冲期间是否通过所述存储器单元。
15.根据权利要求14所述的装置，其中响应于所述电流在所述第三电压脉冲期间高于所述阈值，所述装置配置成在所述第三电压脉冲之后跳过所述第一电压脉冲。
16.根据权利要求14所述的装置，其中在驱动所述第三电压脉冲时，所述第一电压驱动器和所述第二电压驱动器配置成将电压驱动至低于所述第一预定幅值的第二预定幅值；且响应于所述电流在所述第三电压脉冲期间低于所述阈值，所述控制器进一步配置成指示所述第一电压驱动器和所述第二电压驱动器从将电压驱动至所述第二预定幅值改变为将电压驱动至所述第一预定幅值，而不停止驱动电压。
17.一种集成电路，其包括：
多个位线层；
多个字线层；
多个存储器单元的叠组，其配置于阵列中，所述叠组中的每一个处于所述多个位线层之中的位线层与所述多个字线层之中的字线层之间，所述位线层中的每一个连接到所述阵列中的存储器单元行，且所述字线层中的每一个连接到所述阵列中的存储器单元列；
位线驱动器，其连接到所述多个位线层；
字线驱动器，其连接到所述多个字线层，其中所述叠组中的每一相应存储器单元连接到位线驱动器和字线驱动器，其中所述位线驱动器和所述字线驱动器配置成当由所述位线驱动器驱动的电压高于由所述字线驱动的电压时在正极性中施加电压，且当由所述位线驱动器驱动的电压低于由所述字线驱动的电压时在负极性中施加电压；以及
控制器，其具有漂移预测器，所述漂移预测器配置成基于所述存储器单元的属性而预测所述存储器单元在所述存储器单元的当前状态中是否具有漂移，所述漂移足以防止所述存储器单元在由待存储在所述存储器单元的数据位识别的第一极性中由所述位线驱动器和所述字线驱动器施加编程脉冲期间被选择；
其中响应于所述漂移预测器确定所述漂移足以防止所述存储器单元在所述编程脉冲期间被选择，所述控制器配置成在所述第一极性中施加所述编程脉冲之前，指示所述位线驱动器和所述字线驱动器在与所述第一极性相反的第二极性中施加漂移消除脉冲。
18.根据权利要求17所述的集成电路，其中所述属性至少部分地基于识别所述存储器单元所配置的叠组、从所述存储器单元到所述位线驱动器和所述字线驱动的电距离，或针对所述存储器单元执行的前一写入操作的时间，或其任何组合。
19.根据权利要求18所述的集成电路，其中所述存储器单元具有充当选择器装置和存储器装置两者的元件。
20.根据权利要求19所述的集成电路，其中当所述编程脉冲使得所述存储器单元变得导电且允许超过阈值量的电流穿过所述存储器单元时，在所述编程脉冲期间选择所述存储器单元；且
其中响应于所述漂移预测器确定所述漂移不足以防止所述存储器单元在所述编程脉冲期间被选择，所述位线驱动器和所述字线驱动器配置成在相反的所述第二极性中跳过所述漂移消除脉冲的施加。
CN202210265446.1A 2021-03-30 2022-03-17 对存储器单元进行编程以存储数据的条件性漂移消除操作 Pending CN115148259A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/217,379 US11430518B1 (en) 2021-03-30 2021-03-30 Conditional drift cancellation operations in programming memory cells to store data
US17/217,379 2021-03-30

Publications (1)

Publication Number Publication Date
CN115148259A true CN115148259A (zh) 2022-10-04

Family

ID=83007844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210265446.1A Pending CN115148259A (zh) 2021-03-30 2022-03-17 对存储器单元进行编程以存储数据的条件性漂移消除操作

Country Status (2)

Country Link
US (2) US11430518B1 (zh)
CN (1) CN115148259A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US10269442B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法
CN114284312B (zh) * 2021-12-24 2024-05-14 华中科技大学 一种ots选通管的操作方法

Also Published As

Publication number Publication date
US11430518B1 (en) 2022-08-30
US20220415394A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US8223530B2 (en) Variable-resistance memory device and its operation method
JP2020074252A (ja) メモリおよびその動作を含む装置および方法
WO2014130604A1 (en) Smart read scheme for memory array sensing
JP2011204302A (ja) 半導体記憶装置
JP2023508514A (ja) メモリセルの三状態プログラミング
KR102385730B1 (ko) 극성 트랜지션 동안 전력 소모가 감소되는 전압 드라이버
US10672473B2 (en) Semiconductor memory device
US20240194272A1 (en) Method and system for accessing memory cells
CN115148259A (zh) 对存储器单元进行编程以存储数据的条件性漂移消除操作
JP5005671B2 (ja) 抵抗ヒステリシス素子を備えるメモリマトリックスの駆動
CN114556476A (zh) 具极性转变能力的多路复用解码器
US9449686B2 (en) Resistive memory device, resistive memory system and method of operating the resistive memory device
CN112750474B (zh) 极性转换期间电源电压的定时控制
US11139028B2 (en) Nonvolatile memory apparatus for mitigating disturbances and an operating method of the nonvolatile memory apparatus
US11133056B2 (en) Two-stage signaling for voltage driver coordination in integrated circuit memory devices
CN114514579A (zh) 用于减少存储器单元中的读取干扰的电压分布
US11694747B2 (en) Self-selecting memory cells configured to store more than one bit per memory cell
US11527287B1 (en) Drift aware read operations
US12002510B2 (en) Program current controller and sense circuit for cross-point memory devices
US20230386572A1 (en) Wordline boost by charge sharing in a memory device
CN117636932A (zh) 用于存取存储器装置中的存储器胞元的流模式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination