JP2021175285A - 交流チョッパ回路の制御装置及び交流チョッパ回路の制御方法 - Google Patents

Abstract

【課題】交流チョッパ回路において、入力電流検出値にオフセットが重畳したことに起因する電流ひずみを抑制する。【解決手段】電流制御ブロックにおいて、入力電流検出値Ｉｃｈｐが入力電流振幅指令値Ｉｃｈｐ＊になるように制御する。出力電圧指令値演算ブロックにおいて、基準正弦波ｃｏｓθ／Ｖｄｃから演算したデューティ比に電流制御ブロックの出力Ｖ＊を重畳して出力電圧指令値を演算する。ＰＬＬブロック２３において、単相の交流電源の電圧に同期した位相信号θを演算する。ＰＷＭ変調ブロックにおいて、位相信号θ、出力電圧指令値、キャリア信号に基づいて、一組の半導体スイッチング素子Ｓａ，Ｓｂのゲート信号を生成する。オフセット除去ブロックにおいて、入力電流検出値Ｉｃｈｐに重畳する偶数次高調波に基づいてオフセット補正値を算出し、入力電流検出値Ｉｃｈｐからオフセット補正値を減算して入力電流検出値Ｉｃｈｐを補正する。【選択図】図４

Description

本発明は、単相インバータの１レグをダイオードに置換した交流チョッパ回路において、電流検出オフセットに起因する電流ひずみを抑えるための技術に関する。

図１に特許文献１に開示されている交流チョッパ回路を示す。交流チョッパ回路は、有効電力を交流電源１１側から直流電圧Ｖｄｃへ１方向のみ流すことができる。

図２に交流チョッパ回路の電流制御ブロックを示す。本明細書では、交流チョッパ回路の入力電流Ｉｃｈｐは直流電圧Ｖｄｃから交流電源１１側へ流れる向きをマイナスとしたため入力電流振幅指令値Ｉｃｈｐ＊＞０である。

図３に出力電圧指令値演算ブロックおよびＰＷＭ変調ブロックを示す。図３（ａ）は同期整流を想定したものであり、図３（ｂ）は同期整流を適用しないこと想定したブロックである。どちらを使用した場合でも、補正係数α＝１の場合では入力電流振幅指令値Ｉｃｈｐ＊を零付近にすると偏差が増加するという問題が生じる。この問題は、補正係数αを求め出力電圧指令値を補正することにより解決し、不連続モード（スイッチング周期で電流が零から立ち上がり、立ち下がりは零で終わる）において出力電流の偏差を小さく保つことができる。

特開平１０−３３７０３２号公報

交流チョッパ回路の入力電流Ｉｃｈｐを検出した入力電流検出値（以下、交流チョッパ回路の入力電流および入力電流検出値は共に符号をＩｃｈｐとする）にオフセットが重畳している場合、交流チョッパ回路の入力電流Ｉｃｈｐのひずみが悪化する場合がある。図８にそのときの波形を示す。

最上段の波形が交流チョッパ回路の入力電流Ｉｃｈｐである。交流チョッパ回路の入力電流Ｉｃｈｐがプラスの時は電流リプルの下側ピークが常に零であり、不連続モードで動作していることを示している。しかし、マイナスの時は電流リプルの上側が零から離れている期間があり、一時的に不連続モードを脱している。電流波形が上下で非対称である。

このときの電流には、直流成分だけでなく偶数次高調波も重畳していることを確認した。交流チョッパ回路の入力電流Ｉｃｈｐの直流成分は系統に接続されているトランスの偏磁の原因となり、磁束飽和が起こりやすくなり突入電流が発生しやすくなる。交流チョッパ回路の入力電流Ｉｃｈｐの高調波はフィルタリアクトルやコンデンサの異音・発熱・焼損、周囲に接続された装置が誤動作を起こす原因となる場合があり、できる限り低減する必要がある。

対策には、入力電流検出値Ｉｃｈｐからオフセットを除去する必要がある。しかし、電流検出にホール素子を使用している場合は原理的にオフセットが重畳しやすく、出荷時にオフセットを除去しても温度や経年変化によりオフセットが変化してしまう。

入力電流検出値Ｉｃｈｐのプラス側とマイナス側で重畳しているリプルの大きさを確認し、非対称であることを検出する方法も考えられる。しかし、交流チョッパ回路の入力電流Ｉｃｈｐのリプルを正確に検出する必要があり、ホール素子の周波数帯域やサンプリング周波数を十分高く設定しなければならず、高性能な電流検出器やＡ／Ｄ変換器を用いるなどコストが増加してしまう。周波数帯域が高いとノイズによる誤動作も問題になりやすくなり、ノイズ対策が難しくなる。

主回路側に抵抗を接続してその電圧降下を測定することで電流を検出する方法ならば、入力電流検出値Ｉｃｈｐにはオフセットは重畳しない。しかし、損失が増加する上にＡ／Ｄ変換器やオペアンプなどプリント基板上でオフセットが重畳する可能性は排除できない。

以上示したようなことから、交流チョッパ回路において、入力電流検出値にオフセットが重畳したことに起因する電流ひずみを抑制することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、コンデンサと、上アーム、下アームとして直列接続された一組の半導体スイッチング素子と、直列接続された一組のダイオードと、を並列に接続し、前記一組の半導体スイッチング素子の接続点と前記一組のダイオードの接続点との間に単相の交流電源を接続した交流チョッパ回路の制御装置であって、前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流振幅指令値になるように制御する電流制御ブロックと、基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算する出力電圧指令値演算ブロックと、前記単相の交流電源の電圧に同期した位相信号を演算するＰＬＬブロックと、前記位相信号、前記出力電圧指令値、キャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成するＰＷＭ変調ブロックと、前記入力電流検出値に重畳する偶数次高調波に基づいてオフセット補正値を算出し、前記入力電流検出値から前記オフセット補正値を減算して前記入力電流検出値を補正するオフセット除去ブロックと、を備えたことを特徴とする。

また、その一態様として、前記オフセット除去ブロックは、前記偶数次高調波の絶対値が第１閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする。

また、その一態様として、前記オフセット除去ブロックは、前記オフセット補正値を予め設定した範囲内に制限することを特徴とする。

また、その一態様として、前記入力電流振幅指令値が第２閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする。

また、その一態様として、前記オフセット補正値の調整を中断した場合、中断直前に算出した前記オフセット補正値を用いることを特徴とする。

本発明によれば、交流チョッパ回路において、入力電流検出値にオフセットが重畳したことに起因する電流ひずみを抑制することが可能となる。

交流チョッパ回路の一例を示す構成図。 交流チョッパ回路の電流制御ブロックを示す図。 交流チョッパ回路の出力電圧指令値演算ブロックおよびＰＷＭ変調ブロックを示す図。 実施形態１におけるオフセット除去ブロックを示す図。 入力電流検出値のオフセットを除去したときの波形を示す図。 実施形態２におけるオフセット除去ブロックを示す図。 実施形態３におけるオフセット除去ブロックを示す図。 入力電流検出値にオフセットが重畳したときの波形を示す図。

以下、本願発明における交流チョッパ回路の制御装置の実施形態１〜３を図１〜図７に基づいて詳述する。

［実施形態１］
まず、図１の代表的な交流チョッパ回路の主回路構成を説明する。図１において、単相の交流電源１１の一端は、ＬＣフィルタを構成するリアクトル１２ａ，１２ｂを介して上アーム、下アームとして直列接続された一組の半導体スイッチング素子Ｓａ，Ｓｂの接続点に接続されている。半導体スイッチング素子Ｓａ，Ｓｂは、例えば、図示のＭＯＳＦＥＴやＩＧＢＴなどで構成されている。

交流電源１１の他端は、直列接続された一組のダイオード１３ａ，１３ｂの接続点に接続されている。１４は交流チョッパ回路の直流出力側のコンデンサである。このコンデンサ１４と、ダイオード１３ａ，１３ｂの直列回路と、半導体スイッチング素子Ｓａ，Ｓｂの直列回路（以下、これをレグと称することもある）は並列接続されている。

リアクトル１２ａ，１２ｂの接続点と交流電源１１の他端の間には、ＬＣフィルタを構成するコンデンサ１５が接続されている。交流電源１１の両端間には計器用変圧器１６が接続され、その二次側には電源電圧検出値Ｖ１が得られる。

前記下アームの半導体スイッチング素子Ｓｂの両端間（ドレイン−ソース間）には、半導体スイッチング素子電圧検出回路として作用する抵抗１７，１８が直列接続されている。これら抵抗１７，１８によって分圧された電圧が半導体スイッチング素子電圧検出値Ｖｄｓとして出力される。

図１中のＩｏｕｔは交流電源１１の出力電流、Ｉｃｈｐは交流チョッパ回路の入力電流、Ｖｄｃはコンデンサ１４の両端間の直流電圧を各々示している。

上記構成において、半導体スイッチング素子Ｓａ，Ｓｂを制御装置によって、オン、オフ制御することで有効電力を交流電源１１側から直流電圧Ｖｄｃ側へ一方向のみ流すことができる。

図２に、交流チョッパ回路の制御装置における電流制御ブロックを示す。図２において、ＬＰＦ（低域通過フィルタ）２１は、図１の交流チョッパ回路の入力電流を図示省略の変流器により検出した入力電流検出値Ｉｃｈｐを入力とし、入力電流検出値Ｉｃｈｐからノイズやスイッチングリプルなどを除去する。

乗算器２２は、後述のＰＬＬブロック２３で演算された、単相の交流電源１１の電圧に同期した位相信号θに対応する余弦値ｃｏｓθと、設定した入力電流振幅指令値Ｉｃｈｐ＊とを乗算し、瞬時の入力電流振幅指令値Ｉｃｈｐ＊ｃｏｓθを出力する。ただし、余弦値ｃｏｓθは予め用意した余弦値テーブル２４を参照して求める。

減算器２５は、乗算器２２の出力である入力電流振幅指令値Ｉｃｈｐ＊ｃｏｓθから、ＬＰＦ２１の出力を減算する。

Ｐアンプ（電流制御アンプ）２６は、減算器２５の出力を入力し、ゲインをかけて比例した値を出力する。なお、Ｐアンプ２６は、基本波周波数に対してゲインが無限大になる共振アンプを併用する場合がある。

前記ＬＰＦ２１、乗算器２２、減算器２５およびＰアンプ２６は、入力電流検出値Ｉｃｈｐが入力電流振幅指令値Ｉｃｈｐ＊ｃｏｓθになるように制御する電流制御ブロックを構成しており、一般的な電流制御により電流制御ブロックの出力Ｖ＊を求めている。

除算器２７は、図１のコンデンサ１４の両端間の直流電圧を検出した直流電圧検出値Ｖｄｃからその逆数１／Ｖｄｃを求める。乗算器２８は逆数１／Ｖｄｃと余弦値ｃｏｓθとを乗算して基準正弦波ｃｏｓθ／Ｖｄｃを求める。

加算器２９は、乗算器２８の出力である基準正弦波ｃｏｓθ／Ｖｄｃからアンプ２６の出力である電流制御ブロックの出力Ｖ＊を減算する。バッファ３０は、加算器２９の出力を一時的に記憶し、１演算周期前の電流制御ブロックの出力Ｖ＊’を出力する。

ＰＬＬブロック２３では、電源電圧検出値Ｖ１、または、半導体スイッチング素子電圧検出値Ｖｄｓ、または、１演算周期前の電流制御ブロックの出力Ｖ＊’のいずれかに基づいて、単相の交流電源の電圧に同期した位相信号θを出力する。

ＰＬＬブロック２３では、例えば、装置停止中は半導体スイッチング素子電圧検出値Ｖｄｓに２を乗算した値、装置運転中は１演算周期前の電流制御ブロックの出力Ｖ＊’に、交流電源電圧に対して９０ｄｅｇ遅れた正弦波ｓｉｎθを乗算し、ＬＰＦで直流成分を抽出し、位相指令値とＬＰＦの出力との偏差をＰＩアンプにかけて角周波数ωを算出し、角周波数ωを積分して位相信号θを求める。

または、電源電圧検出値Ｖ１に、交流電源電圧に対して９０ｄｅｇ遅れた正弦波ｓｉｎθを乗算し、ＬＰＦで直流成分を抽出し、位相指令値とＬＰＦの出力との偏差をＰＩアンプにかけて角周波数ωを算出し、角周波数ωを積分して位相信号θを求める。

位相指令値は、通常は零である。ただし、例えば、入力電流検出値Ｉｃｈｐに正弦波ｓｉｎθを乗算した値からＬＰＦで直流成分を抽出し、ＬＰＦの出力をＰＩアンプにおいて比例積分演算により増幅した値としてもよい。また、試運転時の位相指令値を記憶しておき、通常運転時は記憶しておいた試運転時の位相指令値を出力してもよい。また、入力電流振幅指令値Ｉｃｈｐ＊にゲインＧ（交流側インダクタンス値）を乗算した値を加算して位相指令値を補正してもよい。

図３（ａ）に同期整流を想定した場合における制御装置の出力電圧指令値演算ブロックとＰＷＭ変調ブロックを示す。図３（ａ）の乗算器３１は、Ｐアンプ２６から出力される電流制御ブロックの出力Ｖ＊を２倍する。乗算器３２は、乗算器２８から出力される基準正弦波ｃｏｓθ／Ｖｄｃを２倍する。

加算器３３は、乗算器３２の出力２ｃｏｓθ／Ｖｄｃに２を加算する。減算器３４は乗算器３２の出力２ｃｏｓθ／Ｖｄｃから２を減算する。

乗算器３５は、加算器３３の出力にデューティ比を補正するための補正係数αを乗算する。乗算器３６は減算器３４の出力にデューティ比を補正するための補正係数αを乗算する。

補正係数αは、設定した固定の補正係数であるか、または、例えば瞬時の入力電流振幅指令値Ｉｃｈｐ＊ｃｏｓθの絶対値がリプル電流のピークｔｏピークの半分の値Ｉｒｐｌ／２よりも小さく、かつ、入力電流振幅指令値Ｉｃｈｐ＊が閾値以下である場合０〜１となり、それ以外は１となる補正係数である。なお、補正係数αを用いない場合には乗算器３５，３６は除外する。

減算器３７は、乗算器３５の出力または加算器３３の出力から１を減算する。加算器３８は乗算器３６の出力または減算器３４の出力に１を加算する。減算器３７、加算器３８からは図１の半導体スイッチング素子Ｓａ，Ｓｂのスイッチングデューティ比（基準正弦波ｃｏｓθ／Ｖｄｃから演算したデューティ比）が各々出力される。

減算器３９は、減算器３７の出力から乗算器３１の出力を減算して（前記デューティ比に電流制御ブロックの出力Ｖ＊の２倍成分を重畳して）出力電圧指令値α（２ｃｏｓθ／Ｖｄｃ＋２）−１−２Ｖ＊を出力する。

減算器４０は、加算器３８の出力から乗算器３１の出力を減算して（前記デューティ比に電流制御ブロックの出力Ｖ＊の２倍成分を重畳して）出力電圧指令値α（２ｃｏｓθ／Ｖｄｃ−２）＋１−２Ｖ＊を出力する。

スイッチ４１は、前記余弦値ｃｏｓθがマイナスならば減算器３９から出力される出力電圧指令値α（２ｃｏｓθ／Ｖｄｃ＋２）−１−２Ｖ＊を選択し、プラスならば減算器４０から出力される出力電圧指令値α（２ｃｏｓθ／Ｖｄｃ−２）＋１−２Ｖ＊を選択する。

前記乗算器３１，３２，３５，３６，加算器３３，３８，減算器３４，３７，３９，４０、およびスイッチ４１によって、出力電圧指令値演算ブロックを構成している。

キャリア生成部４２は、−１から１の間で変化するキャリア信号を出力する。減算器４３において、スイッチ４１より選択された出力電圧指令値からキャリア信号を減算する。

比較器４４は、減算器４３の出力が０より大きいか否かを判定する。デッドタイム付加部４５は、比較器４４の出力にデッドタイムを付加する。このデッドタイム付加部４５から図１の半導体スイッチング素子Ｓａ，Ｓｂのゲート信号が出力される。

前記キャリア生成部４２，減算器４３，比較器４４，デッドタイム付加部４５によって、ＰＷＭ変調ブロックを構成している。

図３（ａ）の制御ブロックでは、同期整流を適用することを想定している。図１の半導体スイッチング素子Ｓａ，ＳｂがＭＯＳＦＥＴの場合、電流が逆並列ダイオードを流れている最中にＭＯＳＦＥＴをＯＮすると、電流はＭＯＳＦＥＴを流れる。このとき、ＭＯＳＦＥＴ寄生の逆並列ダイオードよりもＭＯＳＦＥＴ本体の方が特性が良いため、導通損を低減することができる。入力電流検出値Ｉｃｈｐ＞０の時、本来ならば下アームの半導体スイッチング素子Ｓｂだけをスイッチングさせればよいが、半導体スイッチング素子ＳｂがＯＦＦの時は上アームの半導体スイッチング素子ＳａをＯＮすることにより同期整流を行う。

電源電圧検出値Ｖ１≒０の時、Ｖ１＞０ならばＩｃｈｐ＞０となりダイオード直列回路は下アーム側のダイオード１３ｂが導通するため、チョッパ出力電圧を０付近にするには、キャリア信号と比較する出力電圧指令値を−１付近にして半導体スイッチング素子ＳｂのＯＮ時間を長くする。同様に、Ｖ１＜０ならば出力電圧指令値を１付近にして半導体スイッチング素子ＳａのＯＮ時間を長くする。この操作を図３（ａ）の出力電圧指令値演算ブロックにて行う。

そして、図３（ａ）のＰＷＭ変調ブロックでは、出力電圧指令値をキャリア信号と比較しデッドタイムを付加して得られたゲート信号を図１の対応する半導体スイッチング素子Ｓａ，Ｓｂに入力する。

図３（ｂ）に同期整流を適用しないことを想定した場合における制御装置の出力電圧指令値演算ブロックとＰＷＭ変調ブロックを示す。

絶対値演算部ＡＢＳは、基準正弦波ｃｏｓθ／Ｖｄｃの絶対値を求める。減算器４６は、１から絶対値演算部ＡＢＳの出力を減算する。乗算器４７は減算器４６の出力と補正係数αとの積を求める。減算器４８は、１から乗算器４７の出力を減算する。

符号検出器４９は、基準正弦波ｃｏｓθ／Ｖｄｃがプラスならば１を、マイナスならば−１を出力する。基準正弦波ｃｏｓθ／Ｖｄｃが０の場合、１を出力しても、−１を出力してもよい。乗算器５０は符号検出器４９の出力と減算器４８の出力との積を求める。乗算器５０からは半導体スイッチング素子Ｓａ，Ｓｂのスイッチングデューティ比（基準正弦波ｃｏｓθ／Ｖｄｃから演算したデューティ比）が出力される。減算器５１は乗算器５０の出力から電流制御ブロック出力Ｖ＊を減算して（デューティ比に電流制御ブロックの出力Ｖ＊を重畳して）出力電圧指令値を出力する。

絶対値演算部ＡＢＳ，減算器４６，４８，５１，乗算器４７，５０，符号検出器４９によって、出力電圧指令値演算ブロックを構成している。

キャリア生成部５２は０から１の間で変化する第１キャリア信号を出力する。キャリア生成部５３は、０から−１の間で変化する第２キャリア信号を出力する。減算器５４は、減算器５１の出力と第１キャリア信号との差を求める。減算器５５は、減算器５１の出力と第２キャリア信号との差を求める。

比較器５６は、減算器５４の出力がプラスならば（すなわち、減算器５１の出力が第１キャリア信号よりも大きければ）１を出力し、減算器５４の出力がマイナスならば（すなわち、減算器５１の出力が第１キャリア信号以下であれば）０を出力する。比較器５７は、減算器５５の出力がプラスならば（すなわち、減算器５１の出力が第２キャリア信号よりも大きければ）１を出力し、減算器５５の出力がマイナスならば（すなわち、減算器５１の出力が第２キャリア信号以下であれば）０を出力する。

比較器５８は、余弦値ｃｏｓθがプラスであれば１を出力する。図３（ｂ）では、デッドタイムを付加する目的で少しだけ０より大きな値（０．００１）と比較している。比較器５９は、余弦値ｃｏｓθがマイナスであれば１を出力する。図３（ｂ）では、デッドタイムを付加する目的で少しだけ０より小さい値（−０．００１）と比較している。

ＡＮＤ素子６０は、比較器５６，５８の出力の論理積を求める。ＡＮＤ素子６０の出力は余弦値ｃｏｓθがプラス、かつ、減算器５１の出力が第１キャリア信号よりも小さいとき１となる。ＡＮＤ素子６０の出力のゲート信号は下アームの半導体スイッチング素子Ｓｂに入力される。

ＡＮＤ素子６１は、比較器５７，５９の出力の論理積を求める。ＡＮＤ素子６１の出力は余弦値ｃｏｓθがマイナス、かつ、減算器５１の出力が第２キャリア信号よりも大きいとき１となる。ＡＮＤ素子６１の出力のゲート信号は上アームの半導体スイッチング素子Ｓａに入力される。

キャリア生成部５２，５３，減算器５４，５５，比較器５６，５７，５８，５９，ＡＮＤ素子６０，６１によって、ＰＷＭ変調ブロックを構成している。

図４に本実施形態１におけるオフセット除去ブロックを示す。

減算器６２は、入力電流検出値Ｉｃｈｐから、後述するオフセット補正値を減算する。減算器６２の出力が、オフセット除去後の入力電流検出値Ｉｃｈｐ’となり、図２の制御ブロックのＩｃｈｐに入力される。

位相信号θは図２のＰＬＬブロック２３より求めた値である。乗算器６３は、ＰＬＬブロック２３より求めた位相信号θを２倍する。ｃｏｓ部６４は、乗算器６３の出力に対応した余弦波ｃｏｓ２θを出力する。乗算器６５は、余弦波ｃｏｓ２θとオフセット除去後の入力電流検出値Ｉｃｈｐ’との積を求める。

フィルタ（例えば、ローパスフィルタ）６６は、乗算器６５の出力である積から直流成分を抽出する。ＰＩアンプ６７は、フィルタ６６の出力を増幅する。ＰＩアンプ６７の出力が、オフセット補正値となる
検出オフセットが原因の電流ひずみには直流成分が重畳する。これとは別に、一般的な電流ひずみとは異なる特徴として偶数次高調波も重畳する。本実施形態１では、この偶数次高調波のうち最も次数の低い２次高調波を検出し、これが零になるようにオフセット補正値を調整する。なお、本実施形態１では、偶数次高調波のうち２次高調波を検出しているが、その他の偶数次高調波を適用してもよい。

入力電流検出値Ｉｃｈｐとｃｏｓ２θとの積を求め、基本波１周期分を平均することで入力電流検出値Ｉｃｈｐに重畳するｃｏｓ２θ成分（２次高調波成分）を抽出することができる。これをＰＩアンプ６７で増幅し、オフセット補正値として入力電流検出値Ｉｃｈｐから減算し、オフセット除去後の入力電流検出値Ｉｃｈｐ’を得る。これを入力電流検出値Ｉｃｈｐからオフセットを除去した信号として電流制御に使用することで、直流成分と偶数次高調波の小さな電流波形が得られる。

図５は図８に対し、オフセット除去後の入力電流検出値Ｉｃｈｐ’を用いて制御を行ったときの波形である。図８と同様に、最上段の波形が交流チョッパ回路の入力電流Ｉｃｈｐである。電流波形が上下で対称となり、直流成分とひずみが低減されている様子が確認できる。

交流チョッパ回路において電流が小さいときに入力電流検出値にオフセットが重畳すると、電流に直流成分の他に偶数次高調波が重畳し波形がひずむことがある。本実施形態１により、この偶数次高調波のうち２次成分を検出し、オフセットを補正することで、直流成分と偶数次高調波のひずみを除去することができる。電流検出にオフセットが重畳しやすいホール素子を用いた場合でも使用でき、運転中にオフセットを除去できるため事前のオフセット調整が不要で、サンプリング周波数を上げる必要もなくコストを低減することができる。

［実施形態２］
図６に本実施形態２におけるオフセット除去ブロックを示す。本実施形態２は、実施形態１のオフセット除去ブロックに以下の制限部６８とリミッタ６９とを追加した。

制限部６８は、フィルタ６６の後段に設けられ、入力の絶対値が第１閾値以下の場合、入力と同じ値を出力し、入力の絶対値が第１閾値よりも大きければ零を出力する。リミッタ６９は、ＰＩアンプ６７の後段に設けられ、ＰＩアンプ６７の出力値に、上限・下限を設定する。本実施形態２では、リミッタ６９の出力がオフセット補正値となる。

実施形態１は、流入電流の偶数次高調波に着目してオフセットの除去を行う。偶数次高調波は通常ではほとんど発生しない。しかし、トランスに磁束飽和が発生し突入電流が流れると、非常に大きな偶数次高調波が重畳することがある。この突入電流が図４のブロックに入力されると、ＰＩアンプ６７が突入電流に含まれる偶数次高調波を増幅し、オフセット補正値として非常に大きな値が設定され、動作に支障を来す恐れがある。

本実施形態２では、まず制限部６８により、偶数次高調波の絶対値が第１閾値よりも大きい場合には突入電流が発生したと見なしてＰＩアンプ６７に０を入力してＰＩアンプ６７の動作を停止（中断）させる。この時、ＰＩアンプ６７からは積分バッファの値が出力される。そのため、フィルタ６６の出力が第１閾値よりも大きくなる直前までのオフセット補正値を用いてオフセット除去後の入力電流検出値Ｉｃｈｐ’を得ることができる。偶数次高調波の絶対値が再び第１閾値よりも小さくなったらＰＩアンプ６７が動作を再開しオフセット補正値の調整が行われるため、温度変化や経年変化にも追従することができる。これにより、ＰＩアンプ６７に突入電流を無視させることができる。この第１閾値には、定格電流の数％程度の値を設定する。

次に、リミッタ６９により、オフセット補正値を予め設定した一定の範囲内に制限する。この一定の範囲は電流検出器のデータシートを参照して設定し、通常は電流検出器の定格の１％程度である。

以上示したように、本実施形態２によれば、例えばトランスの磁束飽和による突入電流など、オフセット以外の要因で偶数次高調波が流れた場合における、オフセット除去ブロックの誤動作を防ぐことが可能となる。

また、オフセット補正値が異常な値となり、逆に電流に重畳する直流成分や偶数次高調波が増加してしまう事態を防ぐことができる。

［実施形態３］
図７に本実施形態３におけるオフセット除去ブロックを示す。本実施形態３は、実施形態２のオフセット除去ブロックに減算器７０とスイッチ７１を追加している。

減算器７０は、第２閾値Ｉｔｈから入力電流振幅指令値Ｉｃｈｐ＊を減算する。スイッチ７１は、フィルタ６６の後段に設けられ、入力２つのうち１つを選択して出力する。入力の１つはフィルタ６６の出力である。入力のもう１つは固定値０である。入力電流振幅指令値Ｉｃｈｐ＊が第２閾値Ｉｔｈよりも小さければ、スイッチ７１はフィルタ６６の出力を制限部６８に入力する。入力電流振幅指令値Ｉｃｈｐ＊が第２閾値Ｉｔｈよりも大きければ、スイッチ７１は固定値０を制限部６８に入力する。

入力電流振幅指令値Ｉｃｈｐ＊が十分大きいときには補正係数αを１固定にした方がひずみの小さな電流波形を得られる。この条件では、入力電流振幅指令値Ｉｃｈｐ＊が電流リプルよりも十分大きくなり、交流チョッパ回路の入力電流Ｉｃｈｐはプラス側もマイナス側も確実に不連続モードを脱し、交流チョッパ回路の入力電流Ｉｃｈｐの波形はほぼ対称になり重畳する偶数次高調波も非常に小さくなる。

このときにはオフセットが原因で実際に電流に重畳した２次高調波よりも、２次高調波として誤検出されてしまうサンプリング周波数付近の電流リプルの方が大きくなり、これによりＰＩアンプ６７が暴走しオフセット補正値の調整動作に支障を来す恐れがある。

本実施形態３では、入力電流振幅指令値Ｉｃｈｐ＊が十分大きいことを検出し、ＰＩアンプ６７に零を入力してＰＩアンプ６７の動作を停止（中断）させる。このとき、ＰＩアンプ６７からは積分バッファの値が出力される。そのため、入力電流振幅指令値Ｉｃｈｐ＊が大きくなる直前までのオフセット補正値を用いてオフセット除去後の入力電流検出値Ｉｃｈｐ’を得ることができる。

入力電流振幅指令値Ｉｃｈｐ＊が再び小さくなったらＰＩアンプ６７が動作を再開しオフセット補正値の調整が行われるため、温度変化や経年変化にも追従することができる。入力電流振幅指令値Ｉｃｈｐ＊と比較する第２閾値Ｉｔｈであるが、これは事前にシミュレーションなどで決定するほか、同じくシミュレーションなどによりこれ以上ならば補正を無効とした方がＴＨＤを低く、これ以下ならば補正を有効にした方がＴＨＤを低くできる入力電流振幅指令値Ｉｃｈｐ＊を探索する方法が考えられる。

または、系統インダクタンスの値を推定した結果に基づいて第２閾値Ｉｔｈを切り替えてもよい。系統インダクタンスの値の推定は、例えば入力電流検出値Ｉｃｈｐの波形に重畳する３次高調波を検出する。３次高調波が大きければ系統インダクタンスが小さく、２次高調波も流れやすいので第２閾値Ｉｔｈを大きくする、逆に、３次高調波が小さければ第２閾値Ｉｔｈも小さくする、といった調整を行ってもよい。これにより、異なる系統に接続した場合や運転中に負荷変動などにより系統インダクタンスが変化した場合でも追従することができる。

以上示したように、本実施形態３によれば、電流振幅が十分大きく、電流検出信号にオフセットが重畳しても２次高調波はほとんど重畳しない条件における誤動作を防ぐことができる。

また、オフセット補正値が異常な値となり、逆に電流に重畳する直流成分や偶数次高調波が増加してしまう事態を防ぐことができる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

６２，７０…減算器
６３，６５…乗算器
６４…ｃｏｓ部
６６…フィルタ
６７…ＰＩアンプ
６８…制限部
６９…リミッタ
７１…スイッチ

Claims (6)

1. コンデンサと、上アーム、下アームとして直列接続された一組の半導体スイッチング素子と、直列接続された一組のダイオードと、を並列に接続し、前記一組の半導体スイッチング素子の接続点と前記一組のダイオードの接続点との間に単相の交流電源を接続した交流チョッパ回路の制御装置であって、
   前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流振幅指令値になるように制御する電流制御ブロックと、
   基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算する出力電圧指令値演算ブロックと、
   前記単相の交流電源の電圧に同期した位相信号を演算するＰＬＬブロックと、
   前記位相信号、前記出力電圧指令値、キャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成するＰＷＭ変調ブロックと、
   前記入力電流検出値に重畳する偶数次高調波に基づいてオフセット補正値を算出し、前記入力電流検出値から前記オフセット補正値を減算して前記入力電流検出値を補正するオフセット除去ブロックと、
   を備えたことを特徴とする交流チョッパ回路の制御装置。
2. 前記オフセット除去ブロックは、
   前記偶数次高調波の絶対値が第１閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする請求項１記載の交流チョッパ回路の制御装置。
3. 前記オフセット除去ブロックは、
   前記オフセット補正値を予め設定した範囲内に制限することを特徴とする請求項１または２記載の交流チョッパ回路の制御装置。
4. 前記入力電流振幅指令値が第２閾値よりも大きい場合、前記オフセット補正値の調整を中断することを特徴とする請求項１〜３のうち何れかに記載の交流チョッパ回路の制御装置。
5. 前記オフセット補正値の調整を中断した場合、中断直前に算出した前記オフセット補正値を用いることを特徴とする請求項２または４記載の交流チョッパ回路の制御装置。
6. コンデンサと、上アーム、下アームとして直列接続された一組の半導体スイッチング素子と、直列接続された一組のダイオードと、を並列に接続し、前記一組の半導体スイッチング素子の接続点と前記一組のダイオードの接続点との間に単相の交流電源を接続した交流チョッパ回路の制御方法であって、
   電流制御ブロックにおいて、前記交流チョッパ回路の入力電流を検出した入力電流検出値が入力電流振幅指令値になるように制御し、
   出力電圧指令値演算ブロックにおいて、基準正弦波から演算したデューティ比に前記電流制御ブロックの出力を重畳して出力電圧指令値を演算し、
   ＰＬＬブロックにおいて、前記単相の交流電源の電圧に同期した位相信号を演算し、
   ＰＷＭ変調ブロックにおいて、前記位相信号、前記出力電圧指令値、キャリア信号に基づいて、前記一組の半導体スイッチング素子のゲート信号を生成し、
   オフセット除去ブロックにおいて、前記入力電流検出値に重畳する偶数次高調波に基づいてオフセット補正値を算出し、前記入力電流検出値から前記オフセット補正値を減算して前記入力電流検出値を補正する
   ことを特徴とする交流チョッパ回路の制御方法。

Images