JP2021064998A - チョッパ回路の制御装置 - Google Patents

チョッパ回路の制御装置 Download PDF

Info

Publication number
JP2021064998A
JP2021064998A JP2019187200A JP2019187200A JP2021064998A JP 2021064998 A JP2021064998 A JP 2021064998A JP 2019187200 A JP2019187200 A JP 2019187200A JP 2019187200 A JP2019187200 A JP 2019187200A JP 2021064998 A JP2021064998 A JP 2021064998A
Authority
JP
Japan
Prior art keywords
value
peak
current
chopper
command value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019187200A
Other languages
English (en)
Other versions
JP7226234B2 (ja
Inventor
一伸 大井
Kazunobu Oi
一伸 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2019187200A priority Critical patent/JP7226234B2/ja
Publication of JP2021064998A publication Critical patent/JP2021064998A/ja
Application granted granted Critical
Publication of JP7226234B2 publication Critical patent/JP7226234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】不連続モードでも電流フィードバックを行うことができ、チョッパ電流の偏差を小さく保ち、連続モードにも対応できるチョッパ回路の制御装置を提供する。【解決手段】チョッパ回路の制御装置において、演算器12は、低圧側電圧検出値V1、高圧側電圧検出値Vdc、リアクトルのインダクタンス値L、キャリア周波数fcに基づいてリプル電流のピークtoピークの半分の値Irpl/2を計算する。補正係数演算部45は、チョッパ電流指令値Ichp*の絶対値がリプル電流のピークtoピークの半分の値よりも小さい場合0〜1となり、チョッパ電流指令値の絶対値がリプル電流のピークtoピークの半分の値以上の場合1となる補正係数を演算する。デューティ比V1/Vdcに前記補正係数を乗算して補正デューティ比を出力し、補正デューティ比に電流制御アンプ2の出力を重畳して電圧指令値V*を生成する。電圧指令値V*に基づいてPWM変調を行う。【選択図】図2

Description

本発明は、チョッパ回路の制御装置に関する。
図1に代表的なチョッパ回路の主回路構成図を示す。図1(a)は昇圧チョッパ回路でV1側からVdc側に電流を流し、図1(b)は降圧チョッパ回路で逆向きの(Vdc側からV1側に)電流を流すことができる。図1(c)は交流対応チョッパ回路で、交流電源43側からVdcへ有効電力を流すことができる。
図9に図1(a)の昇圧チョッパ回路,図1(b)の降圧チョッパ回路の制御装置のブロック図を示す。ローパスフィルタLPFは、チョッパ電流検出値(リアクトルLに流れる電流)Ichpからノイズやスイッチングリプルなどを除去する。減算器1は、チョッパ電流指令値Ichp*からチョッパ電流検出値Ichpを減算する。なお、図1(a)の昇圧チョッパ回路ならばIchp*>0,図1(b)の降圧チョッパ回路ならばIchp*<0である。
電流制御アンプ2は、減算器1の出力を入力し、ゲインをかけて比例(P)した値を出力する。なお、積分した値を出力する積分(I)アンプを併用する場合もある。
除算器3は、低圧側電圧検出値V1を高圧側電圧検出値Vdcで除算してデューティ比V1/Vdcを求める。減算器4は、デューティ比V1/Vdcから電流制御アンプ2の出力を減算して電圧指令値V*を出力する。
PWM変調器5は、電圧指令値V*をゲート指令g1,g2に変換する。PWM変調器5は以下により構成される。減算器6は、電圧指令値V*と0から1の間で変化するキャリア三角波の差を求める。比較器7は、差がプラスならば(すなわち電圧指令値V*がキャリア三角波よりも大きければ)1を出力し、差が0以下ならば(すなわち電圧指令値V*がキャリア三角波以下であれば)0を出力する。
図1(b)の降圧チョッパ回路ならば、比較器7の出力(ゲート指令)g1を上アームのスイッチング素子S1に入力する。図1(a)の昇圧チョッパ回路ならば、ゲート指令g1をNOT素子8で論理反転したゲート指令g2を下アームのスイッチング素子S2に入力する。
チョッパ回路では、ゲート指令g1のデューティ比をV1/Vdc,ゲート指令g2のデューティ比を1−V1/VdcとするとリアクトルLに印加される電圧の平均値は零になり、チョッパ電流検出値Ichpは一定となる。チョッパ電流検出値Ichpとチョッパ電流指令値Ichp*との偏差を増幅したものをデューティ比から減算する。チョッパ電流検出値Ichpが不足していれば、ゲート指令g1のデューティ比は減少しゲート指令g2のデューティ比は増加する。チョッパ出力電圧は減少し、チョッパ電流検出値Ichpはリアクトル印加電圧の積分で増加していき、チョッパ電流指令値Ichp*に等しくなる。実際には寄生抵抗や電圧降下によりチョッパ電流検出値Ichpはチョッパ電流指令値Ichp*よりも零に近づくため、偏差を完全に零にする目的で積分(I)アンプを併用する場合もある。
図10に図1(c)の交流対応チョッパ回路の制御装置のブロック図を示す。主な違いはPWM変調器5であり、以下が異なる。PLL(Phase Locked Loop)9は、低圧側電圧検出値V1に同期した位相信号θを出力する。cos部10は、位相信号θを入力し、低圧側電圧検出値V1に同期した正弦波cosθを出力する。乗算器11は、チョッパ電流指令値の振幅指令値Ichp*と正弦波cosθとを乗算し、チョッパ電流指令値の瞬時値Ichp* cosθを求める。減算器1では、乗算器11の出力とチョッパ電流検出値Ichpとを比較し、偏差を求める。
減算器6aは、電圧指令値V*と0から1の間で変化する第1キャリア三角波との差を求める。減算器6bは、電圧指令値V*と0から−1の間で変化する第2キャリア三角波との差を求める。
比較器7aは、減算器6aの出力がプラスならば(すなわち電圧指令値V*が第1キャリア三角波よりも大きければ)1を出力し、減算器6aの出力がマイナスならば(すなわち電圧指令値V*が第1キャリア三角波以下であれば)0を出力する。比較器7cは減算器6bの出力がプラスならば(すなわち電圧指令値V*が第2キャリア三角波よりも大きければ)1を出力し、減算器6bの出力がマイナスならば(すなわち電圧指令値V*が第2キャリア三角波以下であれば)0を出力する。
比較器7bは、正弦波cosθがプラスであれば1を出力する。図10では、デッドタイムを付加する目的で少しだけ零より大きな値(0.001)と比較している。比較器7dは、正弦波cosθがマイナスであれば1を出力する。図10では、デッドタイムを付加する目的で少しだけ零より小さな値(−0.001)と比較している。
AND素子8aは、比較器7a,7bの出力の論理積を求める。AND素子8aの出力は、cosθがプラス、かつ、電圧指令値V*が第1キャリア三角波よりも小さいときに1となる。AND素子8aの出力(ゲート指令gb)は、下アームのスイッチング素子Sbに入力される。
AND素子8bは、比較器7c,7dの出力の論理積を求める。AND素子8bの出力は、cosθがマイナス、かつ、電圧指令値V*が第2キャリア三角波よりも大きいときに1となる。AND素子8bの出力(ゲート指令ga)は、上アームのスイッチング素子Saに入力される。
交流対応チョッパ回路の制御方法は、昇圧チョッパ回路,降圧チョッパ回路に対してゲート駆動方法が異なり、低圧側電圧検出値V1がプラスならば下アームのスイッチング素子Sbをデューティ比1−|V1|/Vdcでスイッチングさせ、低圧側電圧検出値V1がマイナスならば上アームのスイッチング素子Saをデューティ比1−|V1|/Vdcでスイッチングさせる。
ここでは、低圧側電圧検出値V1に同期した正弦波cosθでスイッチングさせる素子を切り替えることで、低圧側電圧検出値V1に検出オフセットやノイズ、高調波が重畳しても安定した運転を行うことができる。
また、電流指令値は低圧側電圧検出値V1と符号を揃える必要がある。低圧側電圧検出値V1に比例した電流指令値を用いる方法も考えられるが、ここではIchp*はチョッパ電流指令値の振幅指令値と見なして正弦波cosθとの積を電流指令値の瞬時値とすることで、低圧側電圧検出値V1がひずんでいてもチョッパ電流検出値Ichpはひずみの影響を受けず、ひずみを小さくすることができる。
図9の電流制御アンプ2は積分器を併用する場合があるが、図10の電流制御アンプ2は交流を扱うため積分器は使用せず、代わりに基本波周波数に対してゲインが無限大になる共振アンプを併用する場合がある。
特開平7−15965号公報
以上の制御装置を用いた場合、チョッパ電流指令値Ichp*を零付近にすると偏差が増加するという問題が生じる。図1(a)の昇圧チョッパ回路においてIchp*=0とした場合を例に、図11に問題発生時のチョッパ電流検出値Ichpの波形を示す。
理想的には点線の波形となり、リプルがプラスとマイナス両側に発生し平均は零となる。しかし、図1(a)は上アームがダイオードD1のため電流リプルはマイナス側に発生せず、いったん零に留まる。そして、下アームのスイッチング素子S2がONするとチョッパ電流検出値Ichpは直ちに増加を始めてしまう。このとき、リプル電流のピークtoピークをIrplと置くと、チョッパ電流検出値Ichpの平均値はIrpl/2となる。チョッパ電流検出値Ichpの平均値をこれよりも零に近づけようとした場合、デューティ比を大きく減少させる必要がある。
電流制御ゲインを増加すればデューティ比を大きく操作することができる。その反面、動作が不安定になる危険性が高まる。リプル電流のピークtoピークIrplを小さくすることでもチョッパ電流検出値Ichpの平均値を零に近づけることができるが、リアクトルやスイッチング周波数を増加する必要があり、損失増加、装置の大型化、コスト増加といった問題が生じる。
図1のダイオードD1,D2をスイッチング素子に置き換え、適切なゲート信号を送ることで図11の点線の電流波形を流すことができる。しかし、双方向の電力を流す必要のない用途ではコスト増加の原因となる。
特許文献1ではこの問題への対策として、デューティ比の平方根をキャリア三角波と比較してゲート信号とする方法が開示されている。しかし、段落[0006]にて電流フィードバックには対応しないことが明記されている。電流フィードバックを行わないと、電圧が急変したときに過大な電流が流れる、保護により装置が一時的に停止してしまう、といった問題が生じる。
また、段落[0012]では不連続モード(スイッチング周期で電流が零から立ち上がり、立ち下がりは零で終わる)前提であると明記されている。そのため連続モード(昇圧チョッパ回路ではスイッチング周期でリアクトル電流が常にプラス、降圧チョッパでは常にマイナス)には対応できず、大電流を流すことができない。
以上示したようなことから、不連続モードでも電流フィードバックを行うことができ、チョッパ電流指令値とチョッパ電流検出値の偏差を小さく保ち、連続モードにも対応できるチョッパ回路の制御装置を提供することが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、電圧指令値とキャリア三角波の比較に基づいてゲート指令を生成し、前記ゲート指令に基づいてスイッチング素子をオンオフするチョッパ回路の制御装置であって、電流制御を行う電流制御アンプと、低圧側電圧検出値,高圧側電圧検出値,リアクトルのインダクタンス値,キャリア周波数に基づいてリプル電流のピークtoピークの半分の値を計算する演算器と、チョッパ電流指令値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合0〜1となり、前記チョッパ電流指令値の絶対値が前記リプル電流のピークtoピークの半分の値以上の場合1となる補正係数を演算する補正係数演算部と、を備え、デューティ比に前記補正係数を乗算して補正デューティ比を出力し、前記補正デューティ比に前記電流制御アンプの出力を重畳して前記電圧指令値を生成し、前記電圧指令値に基づいてPWM変調を行うことを特徴とする。
また、その一態様として、前記チョッパ電流指令値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合、前記補正係数は、√(2|Ichp*|/Irpl)であることを特徴とする。
Ichp*:チョッパ電流指令値
Irpl:リプル電流のピークtoピーク。
また、他の態様として、電圧指令値とキャリア三角波の比較に基づいてゲート指令を生成し、前記ゲート指令に基づいてスイッチング素子をオンオフするチョッパ回路の制御装置であって、電流制御を行う電流制御アンプと、低圧側電圧検出値,高圧側電圧検出値,リアクトルのインダクタンス値,キャリア周波数に基づいてリプル電流のピークtoピークの半分の値を計算する演算器と、チョッパ電流指令値の瞬時値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合0〜1となり、前記チョッパ電流指令値の瞬時値の絶対値が前記リプル電流のピークtoピークの半分の値以上の場合1となる補正係数を演算する補正係数演算部と、を備え、デューティ比に前記補正係数を乗算して補正デューティ比を出力し、前記補正デューティ比に電流制御アンプの出力を重畳して前記電圧指令値を生成し、前記電圧指令値に基づいてPWM変調を行うことを特徴とする。
また、その一態様として、前記チョッパ電流指令値の瞬時値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合、前記補正係数は、√(2|Ichp* cosθ|/Irpl)であることを特徴とする。
Ichp*:チョッパ電流指令値
θ:位相信号
Irpl:リプル電流のピークtoピーク。
また、その一態様として、前記リプル電流のピークtoピークの半分の値は、V1(Vdc−V1)/2LVdcfcであることを特徴とする。
V1:低圧側電圧検出値
Vdc:高圧側電圧検出値
L:リアクトルのインダクタンス値
fc:キャリア周波数。
また、他の態様として、電圧指令値とキャリア三角波の比較に基づいてゲート指令を生成し、前記ゲート指令に基づいてスイッチング素子をオンオフするチョッパ回路の制御装置であって、電流制御を行う電流制御アンプと、チョッパ電流指令値の瞬時値の絶対値が予め定められた値であるリプル電流のピークtoピークの半分の値よりも小さく、かつ、チョッパ電流指令値の振幅指令値が閾値以下である場合0〜1となり、それ以外の場合は1となる補正係数を演算する補正係数演算部と、を備え、デューティ比に前記補正係数を乗算して補正デューティ比を出力し、前記補正デューティ比に前記電流制御アンプの出力を重畳して前記電圧指令値を生成し、前記電圧指令値に基づいてPWM変調を行うことを特徴とする。
また、その一態様として、前記補正係数は、√(2|Ichp* cosθ|/Irpl)であることを特徴とする。
Ichp*:チョッパ電流指令値
θ:位相信号
Irpl:リプル電流のピークtoピーク。
また、その一態様として、チョッパ電流検出値の3次高調波成分が第1閾値よりも大きい場合、前記リプル電流のピークtoピークの半分の値、および、前記閾値を減少させ、前記チョッパ電流検出値の3次高調波成分が第2閾値よりも小さい場合、前記リプル電流のピークtoピークの半分の値、および、前記閾値を増加させることを特徴とする。
本発明によれば、チョッパ回路において、不連続モードでも電流フィードバックを行うことができ、チョッパ電流検出値とチョッパ電流指令値の偏差を小さく保ち、連続モードにも対応できるチョッパ回路の制御装置を提供することが可能となる。
代表的なチョッパ回路の主回路構成図。 実施形態1における制御装置を示すブロック図。 デューティ比の補正による平均電流の変化を示す図。 実施形態2における制御装置を示すブロック図。 実施形態3における制御装置を示すブロック図。 実施形態4における制御装置を示すブロック図。 実施形態5における制御装置を示すブロック図。 Irpl/2の誤差の影響を示す説明図。 従来の昇圧チョッパ回路および降圧チョッパ回路の制御装置を示すブロック図。 従来の交流対応チョッパ回路の制御装置を示すブロック図。 Ichp*=0におけるIchpの波形を示すタイムチャート。
以下、本願発明におけるチョッパ回路の制御装置の実施形態1〜5を図1〜図8に基づいて詳述する。
[実施形態1]
まず、図1(a)〜図1(c)に基づいて、代表的なチョッパ回路の主回路構成を説明する。
昇圧チョッパ回路は、図1(a)に示すように、直流電源44の正極にリアクトルLの一端が接続される。リアクトルLの他端と直流電源44の負極との間には下アームのスイッチング素子S2が接続される。リアクトルLと下アームのスイッチング素子S2の接続点にはダイオードD1のアノードが接続される。ダイオードD1のカソードと下アームのスイッチング素子S2の間にはコンデンサCが接続される。なお、直流電源44の電圧を低圧側電圧検出値V1とし、コンデンサCの電圧を高圧側電圧検出値Vdcとする。
降圧チョッパ回路は、図1(b)に示すように、直流電源44の正極にリアクトルLの一端が接続される。リアクトルLの他端と直流電源44の負極との間にはダイオードD2が接続される。リアクトルLとダイオードD2の接続点には上アームのスイッチング素子S1の一端が接続される。上アームのスイッチング素子S1の他端とダイオードD2のアノードとの間にはコンデンサCが接続される。なお、直流電源44の電圧を低圧側電圧検出値V1とし、コンデンサCの電圧を高圧側電圧検出値Vdcとする。
交流対応チョッパ回路は、図1(c)に示すように、交流電源43の一端にリアクトルLの一端が接続される。リアクトルLの他端には、上アームのスイッチング素子Saの一端が接続される。また、リアクトルLと上アームのスイッチング素子Saの接続点には下アームのスイッチング素子Sbの一端が接続される。上アームのスイッチング素子Saの他端と下アームのスイッチング素子Sbの他端との間にはダイオードDa,Dbが直列接続される。ダイオードDa,Dbの接続点は交流電源43の他端に接続される。また、上アームのスイッチング素子Saの他端と下アームのスイッチング素子Sbの他端との間にはコンデンサCが接続される。なお、交流電源43の電圧を低圧側電圧検出値V1とし、コンデンサCの電圧を高圧側電圧検出値Vdcとする。
図2に本実施形態1における制御装置のブロック図を示す。本実施形態1は図1(b)の降圧チョッパ回路に適用することを想定している。本実施形態1は、図9に対して以下を追加する。
演算器12は、低圧側電圧検出値V1,高圧側電圧検出値Vdcを入力し、キャリア三角波の周波数fc,リアクトルのインダクタンス値Lを用いて、V1(Vdc−V1)/(2L・Vdc・fc)を求める。この演算器12の出力は、リプル電流のピークtoピークの半分の値Irpl/2に相当する。
補正係数演算部45は、チョッパ電流指令値Ichp*の絶対値がリプル電流のピークtoピークの半分の値Irpl/2よりも小さい場合0〜1となり、チョッパ電流指令値Ichp*の絶対値がリプル電流のピークtoピークの半分の値Irpl/2以上の場合1となる補正係数αを演算する。
具体的には、絶対値演算器ABSにおいて、チョッパ電流指令値Ichp*の絶対値を求める。降圧チョッパ回路ではIchp*<0のため、必ず−1倍される。除算器13は、絶対値演算器ABSの出力をリプル電流のピークtoピークの半分の値Irpl/2で除算する。
リミッタ14は、除算器13の出力を0から1の範囲に制限する。平方根演算器15は、リミッタ14の出力の平方根を演算し、デューティ比の補正係数αを出力する。
乗算器16は、補正係数αとデューティ比V1/Vdcとの積(補正デューティ比)を求める。減算器4は、乗算器16の出力から電流制御アンプ2の出力を減算し、電圧指令値V*としてPWM変調器5に出力する。PWM変調器5は、図9と同様とする。
不連続モードにおいて、チョッパ電流検出値Ichpの平均電流をリプル電流のピークtoピークの半分の値Irpl/2よりも零に近づける場合、デューティ比を大きく減少させる必要がある。図3を用いてデューティ比の適切な減少量を示す。図3は昇圧チョッパ回路を想定し、下アームのスイッチング素子S2のデューティ比をα倍に減少させた例である。このとき、Ichp>0の時間はα倍となり、チョッパ電流検出値Ichpのピーク値もα倍となる。平均電流は網掛け部の面積に等しくなり、デューティ比減少前はIrpl/2に対し、減少後はα2Irpl/2となる。よって、Ichp*<Irpl/2において、(1)の補正係数αをデューティ比にかければよい。
Figure 2021064998
次に、リプル電流のピークtoピークIrplであるが、低圧側電圧検出値V1,高圧側電圧検出値Vdcとキャリア三角波の周波数fc,リアクトルのインダクタンス値Lから求めることができる。図3の補正前の波形より、下アームのスイッチング素子S2のON期間は(1−V1/Vdc)/fcとなり、このときリアクトルには低圧側電圧検出値V1が印加されるので、リプル電流のピークtoピークIrplは以下の(2)式となる。
Figure 2021064998
以上より、低圧側電圧検出値V1,高圧側電圧検出値Vdcと固定値のリアクトルのインダクタンス値L,キャリア三角波の周波数fcからリプル電流のピークtoピークの半分の値Irpl/2を求め、チョッパ電流指令値Ichp*がリプル電流のピークtoピークの半分の値Irpl/2よりも小さいときに補正係数α=√(2Ichp*/Irpl)をデューティ比V1/Vdcにかけることで、不連続モードにおいて指令値通りの電流を出力することができる。
補正係数αおよびリプル電流のピークtoピークIrplは昇圧チョッパのものであるが、降圧チョッパ回路においても等しく、同じ方法で補正を行うことができる。ただし、降圧チョッパ回路ではIchp*<0となるため、補正係数αを求める際はチョッパ電流指令値Ichp*の絶対値を使用する必要がある。
本実施形態1は、図1(b)に示す降圧チョッパ回路に適用した例である。|Ichp*|<Irpl/2において、補正係数αをデューティ比V1/Vdcにかけ、PWM変調を行う。|Ichp*|≧Irpl/2の場合はリミッタ14により平方根演算器15の出力が1となるため、α=1となり補正は行われない。そのため、連続モードも同じ制御装置を適用できる。また、補正したデューティ比には電流制御アンプ2の出力が加わるため、不連続モードにおいても電流制御は有効になり、電圧の急変が発生した場合でもチョッパ電流検出値Ichpとチョッパ電流指令値Ichp*の偏差を小さくすることができる。
以上示したように、本実施形態1によれば、降圧チョッパ回路において電流が小さく不連続モードとなった場合でもチョッパ電流指令値Ichp*との偏差が小さいチョッパ電流検出値Ichpを流すことができる。また、不連続モードにおいても電流制御を行うため電圧変動があった場合でも過電流を生じさせることなくチョッパ電流指令値Ichp*との偏差が小さいチョッパ電流検出値Ichpを流し続けることができる。電流が増加し連続モードとなった場合でも制御を切り替えることなく運転を継続しチョッパ電流指令値Ichp*との偏差が小さいチョッパ電流(検出値)Ichpを維持することができる。
[実施形態2]
図4に本実施形態2における制御装置のブロック図を示す。本実施形態2は図1(a)の昇圧チョッパ回路に適用することを想定している。本実施形態2は、実施形態1に対して以下が異なる。
本実施形態2では、平方根演算器15の出力との積を求める乗算器16の前後に、1との差を求める減算器17,18を2つ挿入する。チョッパ電流指令値Ichp*の絶対値を求める絶対値演算器ABSは実施形態1と同じだが、昇圧チョッパ回路ではIchp*>0のため出力と入力は等しい。
昇圧チョッパ回路では下アームのスイッチング素子S2(ゲート指令g2)のデューティ比は1−V1/Vdcとなり、1−V1/Vdcに補正係数αをかける必要がある。また、PWM変調器5の入力信号を電圧指令値V*とすると、下アームのスイッチング素子S2(ゲート指令g2)のデューティ比は1−V*となるため、V*=1−α(1−V1/Vdc)としている。
以上示したように、本実施形態2によれば、昇圧チョッパ回路において、実施形態1と同様の作用効果を奏する。
[実施形態3]
図5に本実施形態3の制御装置のブロック図を示す。本実施形態3は図1(c)の交流対応チョッパ回路に適用することを想定している。本実施形態3は、図10に対して以下を追加する。なお、実施形態3〜5では、Ichp*はチョッパ電流指令値の振幅指令値とする。
演算器12は、低圧側電圧検出値V1,高圧側電圧検出値Vdcを入力し、キャリア三角波の周波数fc,リアクトルのインダクタンス値Lを用いて、V1(Vdc−V1)/(2L・Vdc・fc)を求める。この出力は、リプル電流のピークtoピークの半分の値Irpl/2に相当する。
補正係数演算部45は、チョッパ電流指令値の瞬時値Ichp* cosθの絶対値がリプル電流のピークtoピークの半分の値Irpl/2よりも小さい場合0〜1となり、チョッパ電流指令値の瞬時値Ichp* cosθの絶対値がリプル電流のピークtoピークの半分の値Irpl/2以上の場合1となる補正係数αを演算する。
具体的には、絶対値演算器ABSにおいて、チョッパ電流指令値の瞬時値Ichp* cosθの絶対値を求める。除算器13は、絶対値演算器ABSの出力をリプル電流のピークtoピークの半分の値Irpl/2で除算する。リミッタ14は、除算器13の出力を0から1の範囲に制限する。平方根演算器15は、リミッタ14の出力の平方根を演算する。
絶対値演算器ABSは、デューティ比V1/Vdcの絶対値を求める。減算器17は、1から絶対値演算器ABSの出力を減算する。乗算器16は、減算器17の出力と平方根演算器15の出力との積を求める。減算器18は、1から乗算器16の出力を減算する。
符号検出器19は、デューティ比V1/Vdcがプラスならば1を、マイナスならば−1を出力する。デューティ比V1/Vdcが0の場合、1を出力しても−1を出力してもよい。乗算器20は、符号検出器19と減算器18の出力との積を求める。減算器4は、乗算器20の出力から電流制御アンプ2の出力を減算し、電圧指令値V*としてPWM変調器5に出力する。PWM変調器5は図10と同様とする。
本実施形態3と実施形態2との違いとして、Ichp*はチョッパ電流指令値の振幅指令値となるので、チョッパ電流指令値の瞬時値であるIchp* cosθの絶対値がリプル電流のピークtoピークの半分の値Irpl/2よりも小さいときに補正を行う。また、低圧側電圧検出値V1はマイナスになる場合もあり、低圧側電圧検出値V1の符号でスイッチングを行う素子が切り替わるので、デューティ比V1/Vdcの絶対値に対して補正を行い、その後符号を戻す処理を加えた。
以上示したように、本実施形態3によれば、交流対応チョッパ回路において、実施形態1,2と同様の作用効果を奏する。
[実施形態4]
図6に本実施形態4の制御装置のブロック図を示す。本実施形態4は、実施形態3同様に図1(c)の交流対応チョッパ回路に適用することを想定している。本実施形態4は、実施形態3に対して以下が異なる。
本実施形態4の補正係数演算部45は、チョッパ電流指令値の瞬時値Ichp* cosθの絶対値が、予め定められた値であるリプル電流のピークtoピークの半分の値Irpl/2よりも小さく、かつ、チョッパ電流指令値の振幅指令値Ichp*が閾値Ith以下である場合0〜1となり、それ以外の場合は1となる補正係数αを演算する。
具体的には、リプル電流のピークtoピークの半分の値Irpl/2は予め設定した固定値とする。また、本実施形態4では、閾値Ithを入力する。減算器21は、チョッパ電流指令値の振幅指令値Ichp*と閾値Ithとの差を求める。比較器22は、減算器21の出力がプラスならば1を出力し、マイナスならば0を出力する。スイッチ23は、比較器22の出力が1ならば1を、0ならば補正係数αを出力する。スイッチ23の出力は、(1−|V1|/Vdc)との積を求める乗算器16に入力する。
実施形態3は、交流側の基本波周波数に対してキャリア周波数・サンプリング周波数が十分高ければ問題なく動作する。しかし、キャリア周波数・サンプリング周波数が低いと以下の問題を生じる恐れが高くなる。
・キャリア1周期間における低圧側電圧検出値V1の変化が大きくなり、リプル電流のピークtoピークの半分の値Irpl/2の誤差が増加する。
・キャリア1周期間におけるチョッパ電流指令値の瞬時値Ichp* cosθの変化が大きくなり、補正係数αの誤差が増加する。
特に、チョッパ電流指令値の振幅指令値Ichp*が十分大きく、チョッパ電流指令値の瞬時値Ichp* cosθが零付近でも傾きが大きいときは補正を行わない方がひずみの小さい波形を得られる場合がある。
また、交流電源系統にはインダクタンスを含む場合がある。リプル電流のピークtoピークの半分の値Irpl/2の演算に用いるLは系統側インダクタンスも含める必要があるが、不特定の系統に接続する装置ではすべての系統インダクタンスの正確な把握は困難である。リプル電流のピークtoピークIrplを直接測定する方法もあるが、サンプリング周波数に制限がある場合は困難である。
本実施形態4は、リプル電流のピークtoピークの半分の値Irpl/2を固定値とした。リプル電流のピークtoピークの半分の値Irpl/2の設定方法として、シミュレーションなどで想定される系統インダクタンスの平均値においてリプル電流のピークtoピークを確認する、最も電流波形がひずみやすいチョッパ電流指令値の振幅指令値Ichp*においてTHD(Total Harmonic Distortion)が最小となるリプル電流のピークtoピークの半分の値Irpl/2を探索する、といった方法を用いることができる。これにより、キャリア周波数が低く系統インダクタンスが異なる条件や変動する場合において偏差やひずみの増加を防ぐことができる。
また、閾値Ithを指定してチョッパ電流指令値の振幅指令値Ichp*が閾値Ithより小さい場合のみデューティ比の補正を行うようにし、チョッパ電流指令値の振幅指令値Ichp*が閾値Ithより大きいときは補正を中止することで、補正を行わない方がひずみの小さい波形を得られる場合にも対応することができる。閾値Ithの設定方法としては、同じくシミュレーションなどによりこれ以上ならば補正を無効にした方がTHDを低く、これ以下ならば補正を有効にした方がTHDを低くできるチョッパ電流指令値の振幅指令値Ichp*を探索する方法が考えられる。
本実施形態4の利点として、リプル電流のピークtoピークの半分の値Irpl/2の演算が不要になり、特に演算負荷の高い除算を1つ削減できるという点もある。指定する値を逆数の2/Irplとすることで後段の除算器13を乗算器に置き換え、さらに演算負荷を低減することも考えられる。
以上示したように、本実施形態4によれば実施形態3と同様の作用効果を奏する。また、本実施形態4により、スイッチング周波数やサンプリング周波数が低い場合でも交流対応チョッパ回路の電流ひずみを小さくすることができる。また、リプル電流のピークtoピークの半分の値Irpl/2をあらかじめ設定した固定値とするため、演算負荷を低減することができる。
[実施形態5]
図7に本実施形態5における制御装置のブロック図を示す。本実施形態5は、実施形態4で用いるリプル電流のピークtoピークの半分の値Irpl/2,閾値Ithを出力する。本実施形態5は、以下により構成される。
乗算器24は、PLL9から出力される位相信号θを3倍する。cos部25は、3θを入力し、3次高調波の正弦波cos3θを出力する。乗算器26は、チョッパ電流検出値Ichpと3次高調波の正弦波cos3θとの積を求める。乗算器27は、乗算器26の出力を2倍する。積分器28は、乗算器27の出力2Ichp cos3θの指定された時間の平均値を出力する。積分器28の出力をチョッパ電流検出値の3次高調波成分とする。
比較器29a,29bは、チョッパ電流指令値の振幅指令値Ichp*と指定された値との比較を行う。ここではチョッパ電流指令値の振幅指令値Ichp*が5%より大きく、20%より小さいことを検出する。論理積部30は、2つの比較器29a,29bの出力が両方とも1の時に1を出力する。カウンタ31は、論理積部30の出力を入力し、通常時は0を出力し、入力が1秒間1が続いたら1演算時間だけ1を出力する。カウンタ31の出力は平均を求める積分器28の後段のブロック34に入力され、ブロック34はカウンタ31の出力が1になった場合のみ動作する。
バッファ32は、カウンタ31の出力を1演算時間遅らせる。論理和部33は、バッファ32の出力が1または論理積部30の出力が0どちらかが成立したときに1を出力する。論理和部33は、チョッパ電流指令値の振幅指令値Ichp*が5%以下または20%以上の時には1を出力し、平均を求める積分器28をリセットする。論理和部33は、チョッパ電流指令値の振幅指令値Ichp*が5%から20%の範囲内であれば0を出力し、1秒間続いたら1演算時間後に1を出力することで、積分器28は後段に平均値を出力した後でリセットされ次の平均値を出力するため積分を開始する。
減算器35aは、平均値と第1閾値(ここでは0.2%)との差を求める。減算器35bは、平均値と第2閾値(ここでは−0.2%)との差を求める。比較器36aは、減算器35aの出力がプラスであることを検出する。比較器36bは、減算器35bの出力がマイナスであることを検出する。スイッチ37aは、平均値が0.2%を超えていれば−1を、0.2%以下ならば0を出力する。スイッチ37bは、平均値が−0.2%未満ならば1を、−0.2%以上ならば0を出力する。
加算器38は、2つのスイッチ37a,37bの出力を加算する。加算器39は、加算器38の出力とバッファ40の値を加算する。リミッタ41は、加算器39の出力を一定の範囲内(ここでは1から5まで)に制限する。リミッタ41の出力は、バッファ40に入力される。
リミッタ41の出力は、3次高調波成分の1秒間の平均値が0.2%を超えるたびに1減少し、−0.2%を下回るたびに1増加する。スイッチ42a,42bは、リミッタ41の出力がn(n=1〜5)の時に、リプル電流のピークtoピークIrplnと閾値Ithnを出力する。スイッチ42aの出力を1/2した値とスイッチ42bの出力が、実施形態4のリプル電流のピークtoピークの半分の値Irpl/2と閾値Ithに入力される
実施形態4の問題点として、予め定めたリプル電流のピークtoピークの半分の値Irpl/2の誤差が大きくなると電流ひずみ・偏差が増加してしまう。図8に誤差が大きいときの波形を示す。
図8(a)は設定したリプル電流のピークtoピークの半分の値Irpl/2が実際よりも小さく、電流零クロス付近において本来必要となるデューティ比の減少を行わなかったため電流が過剰に流れ、電流波形が台形波状にひずんでいる。図8(b)は設定したリプル電流のピークtoピークの半分の値Irpl/2が実際よりも大きく、電流零クロス付近においてデューティ比を小さくしすぎたため電流が零に張り付き、波形が三角波上にひずんでいる。このとき、両方の電流波形に3次高調波が重畳するが、図8(a)では−cos3θ,図8(b)は+cos3θであり符号が異なる。
本実施形態5は、チョッパ電流検出値Ichpの波形に重畳する3次高調波を検出し、プラスならばリプル電流のピークtoピークの半分の値Irpl/2の設定値を減少、マイナスならばリプル電流のピークtoピークの半分の値Irpl/2の設定値を増加させる機能を追加した。チョッパ電流検出値Ichpと3次高調波の正弦波cos3θとの積を平均することで重畳するcos3θ成分を抽出することができる。抽出はひずみが顕著に出る条件、例えば5%<Ichp*<20%の場合のみ行う。ノイズや負荷変動による誤動作を防ぐため、基本波数周期間(ここでは例として50周期=1sec)の平均を求め、平均値が例えば第1閾値(0.2%)を超えていたらリプル電流のピークtoピークの半分の値Irpl/2を一段階減少、第2閾値(−0.2%)未満ならばリプル電流のピークtoピークの半分の値Irpl/2を一段階増加する。これにより幅広い系統条件においてリプル電流のピークtoピークの半分の値Irpl/2の設定値を最適な値に補正することができ、より偏差・ひずみの小さい電流波形を得られる。異なる系統に接続した場合や運転中に負荷変動などにより系統インダクタンスが変化した場合でも追従することができる。
本実施形態5では閾値Ithも同じく切り替えできるようにし、より幅広い条件で偏差・ひずみの小さな電流を得られるようにした。
以上示したように、本実施形態5によれば、交流対応チョッパ回路を接続する電源系統のインダクタンスが当初の想定と異なる場合、運転中に変動した場合、インダクタンスが異なる電源系統に接続した場合でも、ひずみのより小さい電流を流すことができる。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
LPF…ローパスフィルタ
1…減算器
2…電流制御アンプ
3…除算器
4…減算器
5…PWM変調器
12…演算器
13…除算器
14…リミッタ
15…平方根演算器
16…乗算器
45…補正係数演算部

Claims (8)

  1. 電圧指令値とキャリア三角波の比較に基づいてゲート指令を生成し、前記ゲート指令に基づいてスイッチング素子をオンオフするチョッパ回路の制御装置であって、
    電流制御を行う電流制御アンプと、
    低圧側電圧検出値,高圧側電圧検出値,リアクトルのインダクタンス値,キャリア周波数に基づいてリプル電流のピークtoピークの半分の値を計算する演算器と、
    チョッパ電流指令値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合0〜1となり、前記チョッパ電流指令値の絶対値が前記リプル電流のピークtoピークの半分の値以上の場合1となる補正係数を演算する補正係数演算部と、を備え、
    デューティ比に前記補正係数を乗算して補正デューティ比を出力し、前記補正デューティ比に前記電流制御アンプの出力を重畳して前記電圧指令値を生成し、前記電圧指令値に基づいてPWM変調を行うことを特徴とするチョッパ回路の制御装置。
  2. 前記チョッパ電流指令値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合、前記補正係数は、√(2|Ichp*|/Irpl)であることを特徴とする請求項1記載のチョッパ回路の制御装置。
    Ichp*:チョッパ電流指令値
    Irpl:リプル電流のピークtoピーク
  3. 電圧指令値とキャリア三角波の比較に基づいてゲート指令を生成し、前記ゲート指令に基づいてスイッチング素子をオンオフするチョッパ回路の制御装置であって、
    電流制御を行う電流制御アンプと、
    低圧側電圧検出値,高圧側電圧検出値,リアクトルのインダクタンス値,キャリア周波数に基づいてリプル電流のピークtoピークの半分の値を計算する演算器と、
    チョッパ電流指令値の瞬時値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合0〜1となり、前記チョッパ電流指令値の瞬時値の絶対値が前記リプル電流のピークtoピークの半分の値以上の場合1となる補正係数を演算する補正係数演算部と、を備え、
    デューティ比に前記補正係数を乗算して補正デューティ比を出力し、前記補正デューティ比に電流制御アンプの出力を重畳して前記電圧指令値を生成し、前記電圧指令値に基づいてPWM変調を行うことを特徴とするチョッパ回路の制御装置。
  4. 前記チョッパ電流指令値の瞬時値の絶対値が前記リプル電流のピークtoピークの半分の値よりも小さい場合、前記補正係数は、√(2|Ichp* cosθ|/Irpl)であることを特徴とする請求項3記載のチョッパ回路の制御装置。
    Ichp*:チョッパ電流指令値
    θ:位相信号
    Irpl:リプル電流のピークtoピーク
  5. 前記リプル電流のピークtoピークの半分の値は、V1(Vdc−V1)/2LVdcfcであることを特徴とする請求項1〜4のうち何れかに記載のチョッパ回路の制御装置。
    V1:低圧側電圧検出値
    Vdc:高圧側電圧検出値
    L:リアクトルのインダクタンス値
    fc:キャリア周波数
  6. 電圧指令値とキャリア三角波の比較に基づいてゲート指令を生成し、前記ゲート指令に基づいてスイッチング素子をオンオフするチョッパ回路の制御装置であって、
    電流制御を行う電流制御アンプと、
    チョッパ電流指令値の瞬時値の絶対値が予め定められた値であるリプル電流のピークtoピークの半分の値よりも小さく、かつ、チョッパ電流指令値の振幅指令値が閾値以下である場合0〜1となり、それ以外の場合は1となる補正係数を演算する補正係数演算部と、を備え、
    デューティ比に前記補正係数を乗算して補正デューティ比を出力し、前記補正デューティ比に前記電流制御アンプの出力を重畳して前記電圧指令値を生成し、前記電圧指令値に基づいてPWM変調を行うことを特徴とするチョッパ回路の制御装置。
  7. 前記補正係数は、√(2|Ichp* cosθ|/Irpl)であることを特徴とする請求項6記載のチョッパ回路の制御装置。
    Ichp*:チョッパ電流指令値
    θ:位相信号
    Irpl:リプル電流のピークtoピーク
  8. チョッパ電流検出値の3次高調波成分が第1閾値よりも大きい場合、前記リプル電流のピークtoピークの半分の値、および、前記閾値を減少させ、前記チョッパ電流検出値の3次高調波成分が第2閾値よりも小さい場合、前記リプル電流のピークtoピークの半分の値、および、前記閾値を増加させることを特徴とする請求項6または7記載のチョッパ回路の制御装置。
JP2019187200A 2019-10-11 2019-10-11 チョッパ回路の制御装置 Active JP7226234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019187200A JP7226234B2 (ja) 2019-10-11 2019-10-11 チョッパ回路の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019187200A JP7226234B2 (ja) 2019-10-11 2019-10-11 チョッパ回路の制御装置

Publications (2)

Publication Number Publication Date
JP2021064998A true JP2021064998A (ja) 2021-04-22
JP7226234B2 JP7226234B2 (ja) 2023-02-21

Family

ID=75486656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019187200A Active JP7226234B2 (ja) 2019-10-11 2019-10-11 チョッパ回路の制御装置

Country Status (1)

Country Link
JP (1) JP7226234B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221920A (ja) * 2006-02-16 2007-08-30 Nissan Motor Co Ltd コンバータ制御装置及びコンバータ制御方法
JP2009177857A (ja) * 2008-01-21 2009-08-06 Daihen Corp Pwm信号生成回路、このpwm信号生成回路を備えた系統連系インバータシステム、及びこのpwm信号生成回路を実現するためのプログラム
JP2010098819A (ja) * 2008-10-15 2010-04-30 Toyota Motor Corp 電圧変換装置および電圧変換装置の制御方法
JP2010154655A (ja) * 2008-12-25 2010-07-08 Renesas Technology Corp 電源システム
JP2016111764A (ja) * 2014-12-03 2016-06-20 三菱重工業株式会社 不平衡補正装置、不平衡補正方法及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221920A (ja) * 2006-02-16 2007-08-30 Nissan Motor Co Ltd コンバータ制御装置及びコンバータ制御方法
JP2009177857A (ja) * 2008-01-21 2009-08-06 Daihen Corp Pwm信号生成回路、このpwm信号生成回路を備えた系統連系インバータシステム、及びこのpwm信号生成回路を実現するためのプログラム
JP2010098819A (ja) * 2008-10-15 2010-04-30 Toyota Motor Corp 電圧変換装置および電圧変換装置の制御方法
JP2010154655A (ja) * 2008-12-25 2010-07-08 Renesas Technology Corp 電源システム
JP2016111764A (ja) * 2014-12-03 2016-06-20 三菱重工業株式会社 不平衡補正装置、不平衡補正方法及びプログラム

Also Published As

Publication number Publication date
JP7226234B2 (ja) 2023-02-21

Similar Documents

Publication Publication Date Title
TWI442681B (zh) Power factor correction circuit for estimating input current and its control method
US9479047B2 (en) System and method for controlling a power supply with a feed forward controller
JP6295782B2 (ja) 電力変換装置、発電システム、制御装置および電力変換方法
JP5273158B2 (ja) Pfcコンバータ
JP6276368B2 (ja) 力率改善コンバータ及びその制御方法
JP2008113514A (ja) 電源回路、及びこれに用いる制御回路
KR102441722B1 (ko) 변환 장치
JP2010104218A (ja) 力率改善電源装置、該電源装置に用いられる制御回路および制御方法
TW202027389A (zh) 具pfc叢發模式控制之開關模式電源供應
JP2019068675A (ja) 交流−直流変換装置
US10348190B2 (en) Conversion device for converting voltage in a non-insulated manner and method for controlling the same
JP4466089B2 (ja) 力率改善回路
JP5410379B2 (ja) 電力変換装置
JP6911677B2 (ja) 交流−直流変換装置
CN103595239A (zh) 功率因数校正电路及其控制方法
JPH03230759A (ja) 電源装置および力率改善方法
JP2021164399A (ja) 直流/直流コンバータ
JP2018137840A (ja) 力率改善回路
JP7226234B2 (ja) チョッパ回路の制御装置
WO2019097835A1 (ja) 電力変換装置
JP5456578B2 (ja) 電力変換装置
Kanaan et al. Modeling and multi-loop feedback control design of a SEPIC power factor corrector in single-phase rectifiers
JP2004120820A (ja) 電力変換装置
KR101782497B1 (ko) 부스트 pfc의 dcm 영역 입력 전압 확장 제어 장치 및 제어 방법
JP5979472B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7226234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150