JP2021125479A - 窒化物半導体装置とその製造方法 - Google Patents
窒化物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2021125479A JP2021125479A JP2020015577A JP2020015577A JP2021125479A JP 2021125479 A JP2021125479 A JP 2021125479A JP 2020015577 A JP2020015577 A JP 2020015577A JP 2020015577 A JP2020015577 A JP 2020015577A JP 2021125479 A JP2021125479 A JP 2021125479A
- Authority
- JP
- Japan
- Prior art keywords
- region
- nitride semiconductor
- semiconductor layer
- jfet
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 23
- 210000000746 body region Anatomy 0.000 claims abstract description 50
- 230000007547 defect Effects 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】低いオン抵抗と高い閾値電圧を両立した窒化物半導体装置が必要とされている。【解決手段】窒化物半導体装置の窒化物半導体層は、ｎ型のドリフト領域とｎ型のＪＦＥＴ領域とｐ型のボディ領域とｎ型のソース領域と、を有しており、絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域のチャネル領域に対向しており、前記窒化物半導体層の前記一方の主面のドナー型欠陥の密度は、前記チャネル領域よりも前記ＪＦＥＴ領域で高い。【選択図】図１
Description
本明細書が開示する技術は、窒化物半導体装置とその製造方法に関する。
非特許文献１には、窒化物半導体層と、窒化物半導体層の表面上に設けられているソース電極と、窒化物半導体層の裏面上に設けられているドレイン電極と、を備えた縦型の窒化物半導体装置が開示されている。窒化物半導体層は、ｎ型のドリフト領域と、そのドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、そのドリフト領域上に設けられているとともにＪＦＥＴ領域に隣接しているｐ型のボディ領域と、ボディ領域によってＪＦＥＴ領域から隔てられているｎ型のソース領域と、を有している。ＪＦＥＴ領域とボディ領域とソース領域は、窒化物半導体層の表面に露出する位置に設けられている。ＪＦＥＴ領域とソース領域の間のボディ領域の一部がチャネル領域となる。この窒化物半導体装置ではさらに、ボディ領域のチャネル領域に対向するように、窒化物半導体層の表面上に絶縁ゲート部が設けられている。
「ホモエピＧａＮ上ノーマリオフ型ＭＯＳＦＥＴの開発」 応用物理 第８６巻 第５号 p.３７６（２０１７）
このようなＪＦＥＴ領域を有する窒化物半導体装置では、低いオン抵抗と高い閾値電圧を両立した窒化物半導体装置が必要とされている。
本明細書が開示する窒化物半導体装置は、窒化物半導体層と、前記窒化物半導体層の一方の主面上に設けられているソース電極と、前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、絶縁ゲート部と、を備えることができる。前記窒化物半導体層は、ｎ型のドリフト領域と、前記ドリフト領域上に設けられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられているｎ型のＪＦＥＴ領域と、前記ドリフト領域上に設けられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられており、前記ＪＦＥＴ領域に隣接しているｐ型のボディ領域と、前記ボディ領域によって前記ＪＦＥＴ領域から隔てられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられているｎ型のソース領域と、を有することができる。前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域のチャネル領域に対向している。前記窒化物半導体層の前記一方の主面のドナー型欠陥の密度は、前記チャネル領域よりも前記ＪＦＥＴ領域で高い。上記態様の窒化物半導体装置では、前記ＪＦＥＴ領域のドナー型欠陥が相対的に高密度に形成されているので、前記ＪＦＥＴ領域のＪＦＥＴ抵抗が低い。このため、上記態様の窒化物半導体装置は、低いオン抵抗を有することができる。さらに、上記態様の窒化物半導体装置では、前記チャネル領域のドナー型欠陥が相対的に低密度に形成されているので、閾値電圧の低下が抑えられている。このため、上記態様の窒化物半導体装置は、高い閾値電圧を有することができる。このように、上記態様の窒化物半導体装置は、低いオン抵抗と高い閾値電圧という特性を両立させることができる。
上記態様の窒化物半導体装置の製造方法は、前記窒化物半導体層の前記一方の主面を被覆するようにマスクを成膜する工程と、前記チャネル領域の形成範囲を被覆したまま前記ＪＦＥＴ領域の形成範囲の少なくとも一部が露出するように、ドライエッチング技術を利用して前記マスクの一部を除去する工程と、を備えることができる。ここで、「ＪＦＥＴ領域の形成範囲」とは、前記窒化物半導体層のうちの前記ＪＦＥＴ領域が形成されている範囲又は形成される予定の範囲である。「チャネル領域の形成範囲」も同様である。したがって、上記の製造方法では、ドライエッチング工程に先立って前記ＪＦＥＴ領域及び／又は前記チャネル領域が前記窒化物半導体層に形成されていてもよく、ドライエッチング工程の後に前記ＪＦＥＴ領域及び／又は前記チャネル領域が前記窒化物半導体層に形成されてもよい。上記の製造方法によると、ドライエッチング技術を利用して前記マスクの一部を除去するときに、前記ＪＦＥＴ領域にドナー型欠陥を導入し、前記ＪＦＥＴ領域のドナー型欠陥の密度を選択的に増加させることができる。
図１に、窒化物半導体装置１の要部断面図を示す。窒化物半導体装置１は、窒化物半導体層２０、窒化物半導体層２０の裏面を被覆するように設けられているドレイン電極３２、窒化物半導体層２０の表面を被覆するように設けられているソース電極３４、及び、窒化物半導体層２０の表面上の一部に設けられている絶縁ゲート部３６を備えている。窒化物半導体層２０は、ｎ+型のドレイン領域２１、ｎ型のドリフト領域２２、ｎ型のＪＦＥＴ領域２３、ｐ型のボディ領域２４、ｎ+型のソース領域２５、及び、ｐ+型のボディコンタクト領域２６を有している。
ドレイン領域２１は、窒化物半導体層２０の裏面に露出する位置に設けられており、ドレイン電極３２にオーミック接触している。ドレイン領域２１は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。
ドリフト領域２２は、ドレイン領域２１上に設けられており、ドレイン領域２１とＪＦＥＴ領域２３の間、且つ、ドレイン領域２１とボディ領域２４の間に配置されている。ドリフト領域２２は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。
ＪＦＥＴ領域２３は、ドリフト領域２２上に設けられており、窒化物半導体層２０の表面に露出する位置に設けられており、ドリフト領域２２の表面から窒化物半導体層２０の表面まで厚み方向に延びており、ドリフト領域２２の表面から突出した形態を有している。換言すると、ＪＦＥＴ領域２３は、窒化物半導体層２０の表面からボディ領域２４を貫通してドリフト領域２２まで延びている。ＪＦＥＴ領域２３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。この例では、ＪＦＥＴ領域２３の不純物濃度は、ドリフト領域２２の不純物濃度と等しい。
ボディ領域２４は、ドリフト領域２２上に設けられており、ＪＦＥＴ領域２３の側面に隣接している。ボディ領域２４は、高濃度ボディ領域２４ａ及び低濃度ボディ領域２４ｂを有している。ボディ領域２４は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。
高濃度ボディ領域２４ａは、ドリフト領域２２と低濃度ボディ領域２４ｂの間に配置されているとともに、ＪＦＥＴ領域２３の下側の側面に接している。高濃度ボディ領域２４ａは、低濃度ボディ領域２４ｂよりもｐ型不純物を高濃度に含んでおり、オフのときに低濃度ボディ領域２４ｂがパンチスルーするのを抑えるために設けられている。
低濃度ボディ領域２４ｂは、高濃度ボディ領域２４ａ上に設けられており、窒化物半導体層２０の表面に露出する位置に設けられており、ＪＦＥＴ領域２３の上側の側面に接している。低濃度ボディ領域２４ｂの不純物濃度は、所望のゲート閾値電圧となるように調整されている。窒化物半導体層２０の表面に露出する位置にあるとともにＪＦＥＴ領域２３とソース領域２５の間に位置する低濃度ボディ領域２４ｂの一部を特にチャネル領域ＣＨという。
ソース領域２５は、低濃度ボディ領域２４ｂ上に設けられており、窒化物半導体層２０の表面に露出する位置に設けられており、低濃度ボディ領域２４ｂによってＪＦＥＴ領域２３から隔てられている。ソース領域２５は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。ソース領域２５は、ソース電極３４にオーミック接触している。
ボディコンタクト領域２６は、低濃度ボディ領域２４ｂ上に配置されており、窒化物半導体層２０の表面に露出する位置に設けられている。ボディコンタクト領域２６は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料とする。ボディコンタクト領域２６は、ソース電極３４にオーミック接触している。
絶縁ゲート部３６は、窒化物半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有する。ゲート電極３６ｂは、ＪＦＥＴ領域２３とソース領域２５を隔てる部分の低濃度ボディ領域２４ｂのチャネル領域ＣＨ、及び、ＪＦＥＴ領域２３にゲート絶縁膜３６ａを介して対向している。
図２に、チャネル領域ＣＨ（図１の破線４２に対応する部分）とＪＦＥＴ領域２３（図１の破線４４に対応する部分）の各々の結晶構造図を模式的に表した図を示す。図２（Ａ）はチャネル領域ＣＨの結晶構造図を示しており、図２（Ｂ）はＪＦＥＴ領域２３の結晶構造図を示している。図２（Ａ）に示されるように、チャネル領域ＣＨでは、ゲート絶縁膜３６ａと低濃度ボディ領域２４ｂの界面２４ＩＦにドナー型欠陥（空孔）が形成されていない。一方、図２（Ｂ）に示されるように、ＪＦＥＴ領域２３では、ゲート絶縁膜３６ａとＪＦＥＴ領域２３の界面２３ＩＦにドナー型欠陥が高密度に形成されている。なお、この例では、ゲート絶縁膜３６ａと低濃度ボディ領域２４ｂの界面２４ＩＦにドナー型欠陥が形成されていな場合を示しているが、ドナー型欠陥が低密度に形成されていてもよい。このように、チャネル領域ＣＨの界面２４ＩＦドナー欠陥の密度は、ＪＦＥＴ領域２３の界面２３ＩＦのドナー欠陥の密度よりも低い。
次に、窒化物半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４が接地される。ゲート電極３６ｂにゲート閾値電圧よりも高い正電圧が印加されると、ＪＦＥＴ領域２３とソース領域２５を隔てる部分の低濃度ボディ領域２４ｂのチャネル領域ＣＨに反転層が形成され、窒化物半導体装置１がターンオンする。このとき、反転層を経由してソース領域２５からＪＦＥＴ領域２３に電子が流入する。ＪＦＥＴ領域２３に流入した電子は、そのＪＦＥＴ領域２３を縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。ゲート電極３６ｂが接地されると、反転層が消失し、窒化物半導体装置１がターンオフする。このように、窒化物半導体装置１は、ゲート電極３６ｂに印加する電圧に基づいてドレイン電極３２とソース電極３４の間のオンとオフを切り換えるスイッチング動作を実行することができる。
図２を参照して説明したように、窒化物半導体装置１では、ＪＦＥＴ領域２３の界面２３ＩＦのドナー型欠陥が相対的に高密度に形成されているので、ＪＦＥＴ領域２３のＪＦＥＴ抵抗が低い。このため、窒化物半導体装置１は、低いオン抵抗を有することができる。さらに、窒化物半導体装置１では、チャネル領域ＣＨの界面２４ＩＦのドナー型欠陥密度が相対的に低密度に形成されているので、閾値電圧の低下が抑えられている。このため、窒化物半導体装置１は、高い閾値電圧を有することができる。このように、窒化物半導体装置１は、低いオン抵抗と高い閾値電圧という特性を両立させることができる。
（窒化物半導体装置の製造方法）
まず、図３に示されるように、エピタキシャル成長技術を利用して、ＧａＮ基板であるドレイン領域２１の表面からｎ型ＧａＮのドリフト領域２２、ｐ型ＧａＮの高濃度ボディ領域２４ａ及びｐ型ＧａＮの低濃度ボディ領域２４ｂをこの順で積層し、窒化物半導体層２０を形成する。次に、ｐ型不純物を活性化させるために、アニール処理（約８５０℃、約５分）を実施する。ＧａＮ基板であるドレイン領域２１は、厚さが約４００μｍであり、不純物濃度が約１×１０18ｃｍ-3である。ドリフト領域２２は、厚さが約５．０μｍであり、不純物濃度が約２×１０16ｃｍ-3である。高濃度ボディ領域２４ａは、厚さが約０．５μｍであり、不純物濃度が約５×１０19ｃｍ-3である。低濃度ボディ領域２４ｂは、厚さが約１．５μｍであり、不純物濃度が約５×１０17ｃｍ-3である。必要に応じて、ドレイン領域２１とドリフト領域２２の間に、厚さが約０．３μｍであり、不純物濃度が約２×１０16ｃｍ-3のｎ型ＧａＮのバッファ層を形成してもよい。
まず、図３に示されるように、エピタキシャル成長技術を利用して、ＧａＮ基板であるドレイン領域２１の表面からｎ型ＧａＮのドリフト領域２２、ｐ型ＧａＮの高濃度ボディ領域２４ａ及びｐ型ＧａＮの低濃度ボディ領域２４ｂをこの順で積層し、窒化物半導体層２０を形成する。次に、ｐ型不純物を活性化させるために、アニール処理（約８５０℃、約５分）を実施する。ＧａＮ基板であるドレイン領域２１は、厚さが約４００μｍであり、不純物濃度が約１×１０18ｃｍ-3である。ドリフト領域２２は、厚さが約５．０μｍであり、不純物濃度が約２×１０16ｃｍ-3である。高濃度ボディ領域２４ａは、厚さが約０．５μｍであり、不純物濃度が約５×１０19ｃｍ-3である。低濃度ボディ領域２４ｂは、厚さが約１．５μｍであり、不純物濃度が約５×１０17ｃｍ-3である。必要に応じて、ドレイン領域２１とドリフト領域２２の間に、厚さが約０．３μｍであり、不純物濃度が約２×１０16ｃｍ-3のｎ型ＧａＮのバッファ層を形成してもよい。
次に、図４に示されるように、ドライエッチング技術を利用して、窒化物半導体層２０の表面から低濃度ボディ領域２４ｂと高濃度ボディ領域２４ａを貫通してドリフト領域２２に達するトレンチＴＲ１を形成する。トレンチＴＲ１の底面には、ドリフト領域２２の表面が露出する。
次に、図５に示されるように、エピタキシャル成長技術を利用して、トレンチＴＲ１を充填するようにｎ型ＧａＮのＪＦＥＴ領域２３を形成する。ＪＦＥＴ領域２３は、不純物濃度が約２×１０16ｃｍ-3である。
次に、図６に示されるように、ＣＭＰ（Chemical Mechanical Polishing）技術を利用して、低濃度ボディ領域２４ｂの表面上に成膜されたＪＦＥＴ領域２３を除去してＪＦＥＴ領域２３及び低濃度ボディ領域２４ｂの表面を平坦化する。
次に、図７に示されるように、イオン注入技術及びアニール技術を利用して、低濃度ボディ領域２４ｂの表面の一部にソース領域２５を形成する。ドーパントにはシリコンが用いられ、ドーズ量が約３×１０15ｃｍ-2である。アニール条件は、約１０００℃、約２０分である。
次に、図８に示されるように、蒸着技術を利用して、窒化物半導体層２０の表面を被覆するように窒化物半導体層２０の表面上にマスク酸化膜５２を成膜する。次に、マスク酸化膜５２の表面上にレジスト５４を成膜した後に、フォトリソグラフィ技術及びドライエッチング技術を利用して、チャネル領域ＣＨを被覆したままＪＦＥＴ領域２３が露出するようにマスク酸化膜５２の一部を除去する。このドライエッチング工程において、ＪＦＥＴ領域２３の表面にドナー型欠陥が導入される。必要に応じて、ドライエッチング工程を実施した後に、マスク酸化膜５２から露出するＪＦＥＴ領域２３の表面に対して酸素プラズマ照射処理を実施し、ドナー型欠陥を導入してもよい。その後、マスク酸化膜５２及びレジスト５４を除去する。
次に、図９に示されるように、蒸着技術を利用して、窒化物半導体層２０の表面を被覆するように窒化物半導体層２０の表面上にゲート絶縁膜３６ａを成膜する。蒸着技術としては、原子層堆積法又はプラズマＣＶＤ法が利用される。次に、ポストアニール処理を実施してゲート絶縁膜３６ａの膜質を改善する。次に、蒸着技術を利用して、ゲート絶縁膜３６ａの表面上にゲート電極３６ｂを成膜する。
次に、図１０に示されるように、エッチング技術を利用して、ゲート絶縁膜３６ａ及びゲート電極３６ｂを加工した後に、イオン注入技術を利用して、低濃度ボディ領域２４ｂの表面の一部にボディコンタクト領域２６を形成する。この後、既知の製造技術を利用して、ドレイン電極３２及びソース電極３４を形成することで、図１に示す窒化物半導体装置１を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１ ：窒化物半導体装置
２０ ：窒化物半導体層
２１ ：ドレイン領域
２２ ：ドリフト領域
２３ ：ＪＦＥＴ領域
２４ ：ボディ領域
２４ａ ：高濃度ボディ領域
２４ｂ ：低濃度ボディ領域
２５ ：ソース領域
２６ ：ボディコンタクト領域
３２ ：ドレイン電極
３４ ：ソース電極
３６ ：絶縁ゲート部
３６ａ ：ゲート絶縁膜
３６ｂ ：ゲート電極
２０ ：窒化物半導体層
２１ ：ドレイン領域
２２ ：ドリフト領域
２３ ：ＪＦＥＴ領域
２４ ：ボディ領域
２４ａ ：高濃度ボディ領域
２４ｂ ：低濃度ボディ領域
２５ ：ソース領域
２６ ：ボディコンタクト領域
３２ ：ドレイン電極
３４ ：ソース電極
３６ ：絶縁ゲート部
３６ａ ：ゲート絶縁膜
３６ｂ ：ゲート電極
Claims (2)
- 窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているソース電極と、
前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
ｎ型のドリフト領域と、
前記ドリフト領域上に設けられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられているｎ型のＪＦＥＴ領域と、
前記ドリフト領域上に設けられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられており、前記ＪＦＥＴ領域に隣接しているｐ型のボディ領域と、
前記ボディ領域によって前記ＪＦＥＴ領域から隔てられており、前記窒化物半導体層の前記一方の主面に露出する位置に設けられているｎ型のソース領域と、を有しており、
前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域のチャネル領域に対向しており、
前記窒化物半導体層の前記一方の主面のドナー型欠陥の密度は、前記チャネル領域よりも前記ＪＦＥＴ領域で高い、窒化物半導体装置。 - 請求項１に記載の窒化物半導体装置の製造方法であって、
前記窒化物半導体層の前記一方の主面を被覆するようにマスクを成膜する工程と、
前記チャネル領域の形成範囲を被覆したまま前記ＪＦＥＴ領域の形成範囲の少なくとも一部が露出するように、ドライエッチング技術を利用して前記マスクの一部を除去する工程と、を備える、窒化物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020015577A JP7396914B2 (ja) | 2020-01-31 | 2020-01-31 | 窒化物半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020015577A JP7396914B2 (ja) | 2020-01-31 | 2020-01-31 | 窒化物半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021125479A true JP2021125479A (ja) | 2021-08-30 |
| JP7396914B2 JP7396914B2 (ja) | 2023-12-12 |
Family
ID=77459460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020015577A Active JP7396914B2 (ja) | 2020-01-31 | 2020-01-31 | 窒化物半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7396914B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5658545B2 (ja) | 2010-11-30 | 2015-01-28 | 株式会社豊田中央研究所 | Ｉｉｉ族窒化物半導体装置 |
| JP2019036606A (ja) | 2017-08-10 | 2019-03-07 | トヨタ自動車株式会社 | 窒化物半導体装置の製造方法 |
| JP6767411B2 (ja) | 2018-03-06 | 2020-10-14 | 株式会社東芝 | 半導体装置、電源回路、及び、コンピュータ |
-
2020
- 2020-01-31 JP JP2020015577A patent/JP7396914B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7396914B2 (ja) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8791002B2 (en) | Semiconductor device and fabrication method for the same | |
| JPWO2017064948A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI650861B (zh) | 半導體裝置及其製造方法 | |
| US10153356B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| WO2013096062A1 (en) | Method and system for a gallium nitride vertical jfet with self-aligned source and gate | |
| KR20190039869A (ko) | 질화물 반도체 장치 및 질화물 반도체 장치의 제조 방법 | |
| CN110828572B (zh) | 半导体装置及其制造方法 | |
| JP2019175908A (ja) | 半導体装置とその製造方法 | |
| JP2018206872A (ja) | 半導体装置 | |
| US20220406614A1 (en) | Semiconductor device and method for manufacturing thereof | |
| KR101987562B1 (ko) | 스위칭 소자 및 스위칭 소자의 제조 방법 | |
| JP7396914B2 (ja) | 窒化物半導体装置とその製造方法 | |
| JP6294208B2 (ja) | トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法 | |
| JP7396922B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP5545682B2 (ja) | 半導体装置の製造方法 | |
| JP2008277400A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2020061518A (ja) | 半導体装置とその製造方法 | |
| JP7380236B2 (ja) | 半導体装置 | |
| JP2021129018A (ja) | 窒化物半導体装置の製造方法 | |
| JP7052659B2 (ja) | 窒化物半導体装置とその製造方法 | |
| JP7120886B2 (ja) | スイッチング素子の製造方法 | |
| JP7089329B2 (ja) | 半導体装置とその製造方法 | |
| JP7115145B2 (ja) | 半導体装置の製造方法 | |
| JP7181045B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP7139820B2 (ja) | 窒化物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7396914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |