JP2021103604A - 不揮発性半導体記憶装置及びデータ読出し方法 - Google Patents
不揮発性半導体記憶装置及びデータ読出し方法 Download PDFInfo
- Publication number
- JP2021103604A JP2021103604A JP2021052618A JP2021052618A JP2021103604A JP 2021103604 A JP2021103604 A JP 2021103604A JP 2021052618 A JP2021052618 A JP 2021052618A JP 2021052618 A JP2021052618 A JP 2021052618A JP 2021103604 A JP2021103604 A JP 2021103604A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- holding line
- offset
- potential holding
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
Abstract
Description
可変容量装置Cv1と同様、容量値切替信号(図示せず)に応じて容量値が調整可能であり、当該容量値に応じて電位保持線BL4の総容量(ビット線総容量)値を変化させる可変容量装置である。
また、電位BLSAは、“β”だけ低下(降下)する。“β”は以下の式から求められる。
最初の読み出しで読み出されたデータ値が“1”のときの電位BLSA(図中、電位B1として示す)は、データ値が“0”のときの電位BLSA(図3に電位B0として示す)よりも高い。
11,12 プリチャージトランジスタ
13〜16 スイッチ
17 センスアンプ
21 容量素子
22 トランジスタ
23 信号供給部
24 インバータ
25 オフセット指令信号供給部
Cv1,Cv2 可変容量装置
31−1〜31−n トランジスタ
32−1〜32−n スイッチ
33−1〜33−m トランジスタ
34−1〜34−m スイッチ
41,42 スイッチ
M0,M1 メモリセル
T1,T2 セルトランジスタ
BL1,BL2 ビット線
BL3,BL4 電位保持線
P0,P1 プレート線
W0 ワード線
Ca,Cb セル容量
Cc,Cd 寄生容量
n1,n2 ノード
sig1 開閉信号
sig2 オフセット指令信号
EQ0,EQ1 プリチャージ信号
Claims (6)
- メモリセルと、
前記メモリセルに接続され、前記メモリセルから読み出されたデータに対応する電位を保持する第1の電位保持線と、
前記メモリセルに接続され、前記データが読み出された後に参照電位が書き込まれる前記メモリセルから読み出される前記参照電位を保持する第2の電位保持線と、
一端が前記第1の電位保持線に接続されるとともに、他端が前記第2の電位保持線に接続され、前記メモリセルからの前記データを読み出すために前記第1の電位保持線に保持された前記電位と前記第2の電位保持線に保持された前記参照電位との電位差を増幅するセンスアンプと、
前記第1の電位保持線に接続され、前記第1の電位保持線に保持された電位のオフセットを調整する第1のオフセット調整部と、
前記第2の電位保持線に接続された第2のオフセット調整部と、
第1のオフセット量に基づいて前記オフセットを制御するために前記第1のオフセット量を有する第1のオフセット指令信号を前記第1のオフセット調整回路に供給するオフセット指令信号供給部と、
を有することを特徴とする不揮発性半導体記憶装置。 - 前記第1のオフセット調整部は、
前記第1の電位保持線に接続された第1の容量素子と、
前記第1の容量素子を介して前記第1の電位保持線に接続され、調整可能な第1の容量値を有する第1の可変容量回路と、
をさらに有し、
前記オフセット指令信号供給部は、第1のオフセット量に基づいて前記第1の容量値を制御するために前記第1のオフセット指令信号を前記第1の可変容量回路に供給することを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記第2のオフセット調整部は、前記第2の電位保持線に接続され、調整可能な第2の容量値を有する第2の可変容量回路をさらに有し、
前記オフセット指令信号供給部は、第2のオフセット量に基づいて前記第2の容量値を制御するために前記第2のオフセット量を有する第2のオフセット指令信号を前記第2の可変容量回路に供給することを特徴とする請求項1または2記載の不揮発性半導体記憶装置。 - メモリセルと、
前記メモリセルに接続され、前記メモリセルから読み出されたデータに対応する電位を保持する第1の電位保持線と、
前記メモリセルに接続され、前記データが読み出された後に参照電位が書き込まれる前記メモリセルから読み出される前記参照電位を保持する第2の電位保持線と、
一端が前記第1の電位保持線に接続されるとともに、他端が前記第2の電位保持線に接続され、前記メモリセルからの前記データを読み出すために前記第1の電位保持線に保持された前記電位と前記第2の電位保持線に保持された前記参照電位との電位差を増幅するセンスアンプと、
前記第1の電位保持線に接続された容量素子と、
前記容量素子を介して前記第1の電位保持線に接続され、調整可能な第1の容量値を有する第1の可変容量回路と、
オフセット量を有するオフセット指令信号を前記第1の可変容量回路に供給し、前記オフセット量に基づいてオフセットを制御するオフセット指令信号供給部と、
前記第1の電位保持線と前記容量素子との間に接続され、前記第1の電位保持線と前記容量素子との接続又は非接続を切り替える第1のスイッチ素子と、
前記第2の電位保持線に接続された第2のスイッチ素子と、
を有することを特徴とする不揮発性半導体記憶装置。 - 調整可能な第2の容量値を有する第2の可変容量回路をさらに有し、
前記第2のスイッチ素子は、前記第2の電位保持線と前記第2の可変容量回路との間に接続され、前記第2の電位保持線と前記第2の可変容量回路との接続又は非接続を切り替えることを特徴とする請求項4記載の不揮発性半導体記憶装置。 - 前記第2のスイッチ素子の一端は、前記第2の電位保持線に接続され、
前記第2のスイッチ素子の他端は、浮遊電位又は接地電位に接続されていることを特徴とする請求項4または5記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021052618A JP7053918B2 (ja) | 2017-04-27 | 2021-03-26 | 不揮発性半導体記憶装置及びデータ読出し方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017087934A JP6860411B2 (ja) | 2017-04-27 | 2017-04-27 | 不揮発性半導体記憶装置 |
JP2021052618A JP7053918B2 (ja) | 2017-04-27 | 2021-03-26 | 不揮発性半導体記憶装置及びデータ読出し方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017087934A Division JP6860411B2 (ja) | 2017-04-27 | 2017-04-27 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021103604A true JP2021103604A (ja) | 2021-07-15 |
JP7053918B2 JP7053918B2 (ja) | 2022-04-12 |
Family
ID=63917336
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017087934A Active JP6860411B2 (ja) | 2017-04-27 | 2017-04-27 | 不揮発性半導体記憶装置 |
JP2021052618A Active JP7053918B2 (ja) | 2017-04-27 | 2021-03-26 | 不揮発性半導体記憶装置及びデータ読出し方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017087934A Active JP6860411B2 (ja) | 2017-04-27 | 2017-04-27 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10217502B2 (ja) |
JP (2) | JP6860411B2 (ja) |
CN (1) | CN108806753B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7406467B2 (ja) * | 2020-07-30 | 2023-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2022049383A (ja) | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | メモリデバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118389A (ja) * | 1999-10-21 | 2001-04-27 | Oki Electric Ind Co Ltd | 強誘電体メモリ |
JP2004310971A (ja) * | 2003-03-27 | 2004-11-04 | Sony Corp | データ読出方法、データ書込方法、及び半導体記憶装置 |
JP2006107560A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 半導体メモリ装置 |
JP2014207032A (ja) * | 2013-04-12 | 2014-10-30 | ラピスセミコンダクタ株式会社 | 不揮発性半導体記憶装置、及び不揮発性記憶装置データ読出し方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3196829B2 (ja) | 1997-12-26 | 2001-08-06 | 日本電気株式会社 | 強誘電体メモリ装置 |
JP3551858B2 (ja) * | 1999-09-14 | 2004-08-11 | 日本電気株式会社 | 半導体メモリ装置 |
JP3651767B2 (ja) * | 2000-04-24 | 2005-05-25 | シャープ株式会社 | 半導体記憶装置 |
JP4040243B2 (ja) * | 2000-09-08 | 2008-01-30 | 株式会社東芝 | 強誘電体メモリ |
US6885597B2 (en) * | 2002-09-10 | 2005-04-26 | Infineon Technologies Aktiengesellschaft | Sensing test circuit |
WO2004084227A1 (ja) * | 2003-03-19 | 2004-09-30 | Fujitsu Limited | 半導体記憶装置 |
JP5359804B2 (ja) * | 2009-11-16 | 2013-12-04 | ソニー株式会社 | 不揮発性半導体メモリデバイス |
JP2014186763A (ja) * | 2013-03-21 | 2014-10-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2017
- 2017-04-27 JP JP2017087934A patent/JP6860411B2/ja active Active
-
2018
- 2018-04-24 US US15/961,305 patent/US10217502B2/en active Active
- 2018-04-27 CN CN201810393530.5A patent/CN108806753B/zh active Active
-
2019
- 2019-02-04 US US16/266,642 patent/US10381062B2/en active Active
-
2021
- 2021-03-26 JP JP2021052618A patent/JP7053918B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118389A (ja) * | 1999-10-21 | 2001-04-27 | Oki Electric Ind Co Ltd | 強誘電体メモリ |
JP2004310971A (ja) * | 2003-03-27 | 2004-11-04 | Sony Corp | データ読出方法、データ書込方法、及び半導体記憶装置 |
JP2006107560A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 半導体メモリ装置 |
JP2014207032A (ja) * | 2013-04-12 | 2014-10-30 | ラピスセミコンダクタ株式会社 | 不揮発性半導体記憶装置、及び不揮発性記憶装置データ読出し方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2018185879A (ja) | 2018-11-22 |
US10381062B2 (en) | 2019-08-13 |
US20180315465A1 (en) | 2018-11-01 |
US10217502B2 (en) | 2019-02-26 |
JP7053918B2 (ja) | 2022-04-12 |
CN108806753B (zh) | 2023-07-28 |
JP6860411B2 (ja) | 2021-04-14 |
CN108806753A (zh) | 2018-11-13 |
US20190180808A1 (en) | 2019-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6992928B2 (en) | Semiconductor memory device with an improved memory cell structure and method of operating the same | |
JP5554935B2 (ja) | 半導体装置 | |
JP4909619B2 (ja) | 半導体記憶装置 | |
US8675422B2 (en) | Semiconductor device | |
JP7053918B2 (ja) | 不揮発性半導体記憶装置及びデータ読出し方法 | |
JP4305960B2 (ja) | 強誘電体メモリ装置 | |
US20130107648A1 (en) | Memory device, semiconductor memory device and control method thereof | |
US7139185B2 (en) | FeRAM having common main bit line | |
US7738281B2 (en) | Semiconductor storage device | |
JPH10312685A (ja) | 半導体記憶装置 | |
US7616471B2 (en) | Ferroelectric memory device | |
JP2003173679A (ja) | 半導体記憶装置、及び半導体記憶装置のデータアクセス方法 | |
KR100848418B1 (ko) | 강유전체 메모리 장치, 전자 기기 및 강유전체 메모리장치의 구동 방법 | |
JP6219060B2 (ja) | 不揮発性半導体記憶装置、及び不揮発性記憶装置データ読出し方法 | |
US9659607B2 (en) | Sense amplifier circuit and semiconductor memory device | |
JP4264758B2 (ja) | 強誘電体記憶装置および電子機器 | |
US7782653B2 (en) | Semiconductor memory device and method of operating the semiconductor memory device | |
US20080304309A1 (en) | Semiconductor memory device | |
US7869292B2 (en) | Dynamic type semiconductor memory device and operation method of the same | |
CN108735259B (zh) | 半导体存储装置以及半导体存储装置的读出方法 | |
JP4125540B2 (ja) | 半導体装置 | |
US20080080256A1 (en) | Delay circuit for controlling a pre-charging time of bit lines of a memory cell array | |
US20060133131A1 (en) | Low voltage semiconductor memory device | |
JP2006092704A (ja) | 強誘電体メモリ装置 | |
JP5468023B2 (ja) | 不揮発性半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7053918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |