JP2021027229A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2021027229A
JP2021027229A JP2019145332A JP2019145332A JP2021027229A JP 2021027229 A JP2021027229 A JP 2021027229A JP 2019145332 A JP2019145332 A JP 2019145332A JP 2019145332 A JP2019145332 A JP 2019145332A JP 2021027229 A JP2021027229 A JP 2021027229A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
type
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019145332A
Other languages
English (en)
Other versions
JP7189848B2 (ja
Inventor
佑樹 藤農
Yuki Fujino
佑樹 藤農
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019145332A priority Critical patent/JP7189848B2/ja
Priority to US16/780,986 priority patent/US11081355B2/en
Priority to CN202010145996.0A priority patent/CN112349765B/zh
Publication of JP2021027229A publication Critical patent/JP2021027229A/ja
Priority to US17/366,260 priority patent/US11705334B2/en
Application granted granted Critical
Publication of JP7189848B2 publication Critical patent/JP7189848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体層中の重金属の分布を均一化できる半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、第１導電形の第１層を含む半導体部と、前記半導体部の裏面側に設けられた第１電極と、表面側に設けられた第２電極と、前記第２電極と前記半導体部の間に選択的に設けられた制御電極と、前記第２電極と前記半導体部とを電気的に接続するコンタクト部と、を備える。前記半導体部は、前記第１層と前記第２電極との間に選択的に設けられた第２導電形の第２層と、前記第２層と前記第２電極との間に選択的に設けられた第１導電形の第３層と、前記第２層と前記第２電極との間に選択的に設けられ、前記第２層の第２導電形不純物よりも高濃度の第２導電形不純物を含む第２導電形の第４層と、をさらに含む。前記コンタクト部は、前記第３層に接し、且つ、電気的に接続された第１導電形の第１半導体領域と、前記第４層に接し、且つ、電気的に接続された第２導電形の第２半導体領域と、を含む。【選択図】図１

Description

実施形態は、半導体装置およびその製造方法に関する。
半導体中に重金属を拡散させ、キャリアのライフタイムを短くした半導体装置がある。例えば、ＭＯＳ構造を有する半導体装置では、ＭＯＳ構造側の表面から重金属を拡散させると、半導体層中の重金属の濃度が不均一になり易い。
特開平７−５８３２２号公報
実施形態は、半導体層中の重金属の濃度変動を抑制できる半導体装置およびその製造方法を提供する。
実施形態に係る半導体装置は、第１導電形の第１半導体層を含む半導体部と、前記半導体部の裏面側に設けられた第１電極と、前記半導体部の表面側に設けられた第２電極と、前記第２電極と前記半導体部の間に選択的に設けられ、前記半導体部から第１絶縁膜を介して電気的に絶縁され、前記第２電極から第２絶縁膜を介して電気的に絶縁された制御電極と、前記第２電極と前記半導体部とを電気的に接続するコンタクト部と、を備える。前記半導体部は、前記第１半導体層と前記第２電極との間に選択的に設けられた第２導電形の第２半導体層と、前記第２半導体層と前記第２電極との間に選択的に設けられた第１導電形の第３半導体層と、前記第２半導体層と前記第２電極との間に選択的に設けられ、前記第２半導体層の第２導電形不純物よりも高濃度の第２導電形不純物を含む第２導電形の第４半導体層と、をさらに含む。前記制御電極は、前記第１絶縁膜を介して前記第１半導体層および前記第２半導体層に向き合うように配置される。前記コンタクト部は、前記第３半導体層に接し、且つ、電気的に接続された第１導電形の第１半導体領域と、前記第４半導体層に接し、且つ、電気的に接続された第２導電形の第２半導体領域と、を含む。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置の製造過程を示す模式断面図である。 図２に続く製造過程を示す模式断面図である。 図３に続く製造過程を示す模式断面図である。 図４に続く製造過程を示す模式断面図である。 実施形態の第１変形例に係る半導体装置の製造過程を示す模式断面図である。 実施形態の第２変形例に係る半導体装置の製造過程を示す模式断面図である。 実施形態の第３変形例に係る半導体装置の製造過程を示す模式断面図である。 実施形態の第３変形例に係る半導体装置の特性を示す模式断面図である。 実施形態の第４変形例に係る半導体装置を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、パワーＭＯＳＦＥＴであり、例えば、プレーナー型ゲート構造を有する。
半導体装置１は、半導体部１０と、ドレイン電極２０（第１電極）と、ソース電極３０（第２電極）と、ゲート電極４０と、を含む。半導体部１０は、例えば、シリコンである。ドレイン電極２０は、半導体部１０の裏面側に設けられる。ソース電極３０は、半導体部１０の表面側に設けられる。
ゲート電極４０は、半導体部１０とソース電極３０との間に配置される。ゲート電極４０は、ゲート絶縁膜４３を介して半導体部１０から電気的に絶縁される。また、ゲート電極４０は、層間絶縁膜４５を介してソース電極３０から電気的に絶縁される。
半導体部１０は、ｎ形ドリフト層１１（第１半導体層）と、ｐ形ベース層１３（第２半導体層）と、ｎ形ソース層１５（第３半導体層）と、ｐ形コンタクト層１７（第４半導体層）と、を含む。
ｎ形ドリフト層１１は、ドレイン電極２０とソース電極３０との間に延在する。ｎ形ドリフト層１１は、オフ時において、ドレイン電極２０とソース電極３０との間に印加されるドレイン電圧により空乏化され、所定の耐圧を与える厚さに設けられる。
ｐ形ベース層１３は、ｎ形ドリフト層１１とソース電極３０との間に位置する。ｐ形ベース層１３は、ｎ形ドリフト層１１のｎ形不純物の濃度よりも高濃度のｐ形不純物を含む。ｐ形ベース層１３の一部は、ゲート絶縁膜４３を介してゲート電極４０に向き合う位置に設けられる。
ｎ形ソース層１５は、ｐ形ベース層１３とソース電極３０との間に選択的に設けられる。ｎ形ソース層１５は、ｎ形ドリフト層１１のｎ形不純物の濃度よりも高濃度のｎ形不純物を含む。ｎ形ソース層１５の一部は、ゲート絶縁膜４３を介してゲート電極４０に向き合う位置に設けられる。
ｐ形コンタクト層１７は、ｐ形ベース層１３とソース電極３０との間に選択的に設けられる。ｐ形コンタクト層１７は、ｐ形ベース層１３のｐ形不純物の濃度よりも高濃度のｐ形不純物を含む。ｐ形コンタクト層１７は、例えば、半導体部１０の表面に沿った方向にｎ形ソース層１５と並べて配置される。
ソース電極３０は、ゲート電極４０が設けられない部分において、ｎ形ソース層１５およびｐ形コンタクト層１７に電気的に接続される。ｐ形ベース層１３は、ｐ形コンタクト層１７を介してソース電極３０に電気的に接続される。
この例では、コンタクト部５０が設けられ、ｎ形ソース層１５とソース電極３０との間、および、ｐ形コンタクト層１７とソース電極３０との間を電気的に接続する。コンタクト部５０は、ｎ形半導体領域５３と、ｐ形半導体領域５５と、シリサイド領域５７と、を含む。
コンタクト部５０は、層間絶縁膜４５を貫いて、ソース電極３０から半導体部１０に向かう方向に延伸する。ｎ形半導体領域５３およびｐ形半導体領域５５は、半導体部１０とシリサイド領域５７との間に位置する。ソース電極３０は、シリサイド領域５７に接すると共に電気的に接続される。
ｎ形半導体領域５３は、層間絶縁膜４５とｐ形半導体領域５５との間に位置する。ｎ形半導体領域５３は、ｎ形ソース層１５に接すると共に電気的に接続される。また、ｎ形半導体領域５３は、シリサイド領域５７に接すると共に電気的に接続される。
ｐ形半導体領域５５は、ｐ形コンタクト層１７に接すると共に電気的に接続される。また、ｐ形半導体領域５５は、シリサイド領域５７に接すると共に電気的に接続される。
半導体部１０は、ｎ形半導体層１９と、ｎ形ドレイン層２３と、をさらに含む。ｎ形半導体層１９およびｎ形ドレイン層２３は、ｎ形ドリフト層１１のｎ形不純物の濃度よりも高濃度のｎ形不純物を含む。また、ｎ形半導体層１９のｎ形不純物の濃度は、ｎ形ソース層１５のｎ形不純物の濃度よりも低い。
ｎ形半導体層１９は、ｎ形ドリフト層１１とゲート電極４０との間に選択的に設けられる。ｎ形半導体層１９は、ゲート絶縁膜４３に接し、ゲート絶縁膜４３を介してゲート電極４０に向き合うように設けられる。ｎ形半導体層１９は、例えば、半導体部１０の表面に沿った方向（例えば、Ｘ方向）において隣り合うｐ形ベース層１３の間に設けられる。ｐ形ベース層１３は、その一部が、ｎ形ソース層１５とｎ形半導体層１９との間において、ゲート絶縁膜４３を介してゲート電極４０と向き合うように設けられる。
ｎ形ドレイン層２３は、ｎ形ドリフト層１１とドレイン電極２０との間に位置する。ドレイン電極２０は、例えば、ｎ形ドレイン層２３に接し、且つ、電気的に接続される。
実施形態に係る半導体装置１では、シリサイド領域５７は、例えば、白金（Ｐｔ）を含む。すなわち、シリサイド領域５７は、白金シリサイドを含む。また、ｎ形半導体領域５３およびｐ形半導体領域５５も白金（Ｐｔ）を含む。さらに、半導体部１０は、シリサイド領域５７からｎ形半導体領域５３およびｐ形半導体領域５５を介して拡散された白金（Ｐｔ）を含む。これにより、半導体部１０におけるキャリアの寿命を短縮し、半導体装置１のスイッチング速度を速くすることができる。
なお、シリサイド領域５７および半導体部１０に含まれる金属元素は、白金（Ｐｔ）に限定される訳ではなく、例えば、白金（Ｐｔ）、ルテニウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）および金（Ａｕ）のうちの少なくとも１つの元素であっても良い。
次に、図２（ａ）〜図５（ｂ）を参照して、実施形態に係る半導体装置１の製造方法を説明する。図２（ａ）〜図５（ｂ）は、半導体装置１の製造過程を順に示す模式断面図である。
図２（ａ）に示すように、ｐ形ベース層１３、ｎ形ソース層１５、ｐ形コンタクト層１７、ｎ形半導体層１９、ゲート電極４０、ゲート絶縁膜４３および層間絶縁膜４５を、半導体ウェーハ１００の表面側に形成した後、層間絶縁膜４５にコンタクトホールＣＨを形成する。コンタクトホールＣＨは、ｎ形ソース層１５およびｐ形コンタクト層１７に連通するように形成される。半導体ウェーハ１００は、例えば、ｎ形シリコンウェーハであり、ｎ形ドリフト層１１のｎ形不純物と同じ濃度のｎ形不純物を含む。
図２（ｂ）に示すように、半導体ウェーハ１００の表面側に、ｎ形半導体膜１０１を形成する。ｎ形半導体膜１０１は、例えば、ＣＶＤ（Chemical Vapor Deposition）を用いて形成されるポリシリコン膜である。ｎ形半導体膜１０１は、コンタクトホールＣＨの内部にスペースを残し、層間絶縁膜４５の上面およびコンタクトホールＣＨの内面を覆うように形成される。ｎ形半導体膜１０１は、例えば、その堆積中に添加されたｎ形不純物を含む。また、ｎ形半導体膜１０１を堆積した後、気相拡散によりｎ形不純物、例えば、リン（Ｐ）をドーピングしても良い。
図２（ｃ）に示すように、コンタクトホールＣＨの内壁上に堆積された部分を残して、ｎ形半導体膜１０１を選択的に除去する。ｎ形半導体膜１０１は、例えば、ＲＩＥ（Reactive Ion Etching）を用いた異方性エッチングにより選択的に除去される。
図３（ａ）に示すように、半導体ウェーハ１００の表面側に、半導体膜１０３、ｐ形不純物領域１０５および半導体膜１０７を順に形成する。
半導体膜１０３は、例えば、ＣＶＤを用いて形成されるポリシリコン膜である。半導体膜１０３は、意図的に不純物をドープすることなく形成される。半導体膜１０３は、コンタクトホールＣＨの内部にスペースを残し、層間絶縁膜４５の上面およびコンタクトホールＣＨの内面を覆うように形成される。コンタクトホールＣＨの内壁上に残されたｎ形半導体膜１０１は、層間絶縁膜４５と半導体膜１０３との間に位置する。
続いて、ｐ形不純物、例えば、ボロン（Ｂ）をイオン注入し、ｐ形不純物領域１０５を形成する。ｐ形不純物領域１０５は、半導体膜１０３の表面全体に形成される。
さらに、ｐ形不純物領域１０５を覆うように、半導体膜１０７を形成する。半導体膜１０７は、例えば、ＣＶＤを用いて形成されるポリシリコン膜であり、意図的に不純物をドープすることなく形成される。半導体膜１０７は、コンタクトホールＣＨ内のスペースを埋め込むように形成される。
図３（ｂ）に示すようにコンタクトホールＣＨを埋め込んだ部分を残し、層間絶縁膜４５の上に形成された、半導体膜１０３、ｐ形不純物領域１０５および半導体膜１０７を選択的に除去する。半導体膜１０３、ｐ形不純物領域１０５および半導体膜１０７は、例えば、ＣＭＰ（Chemical Mechanical Polishing）を用いて除去される。これにより、コンタクトホールＣＨ内に残された部分の上面、および層間絶縁膜４５の上面は、平坦化される。
図３（ｃ）に示すように、ｎ形半導体膜１０１のｎ形不純物およびｐ形不純物領域１０５のｐ形不純物を熱処理により拡散させ、ｎ形半導体領域５３およびｐ形半導体領域５５を形成する。ｎ形半導体領域５３は、ｎ形ソース層１５に接するように形成される。ｐ形半導体領域５５は、ｐ形コンタクト層１７に接するように形成される。
図４（ａ）に示すように、半導体ウェーハ１００の表面側に金属膜１１３を形成する。金属膜１１３は、例えば、スパッタ法を用いて形成され、白金（Ｐｔ）を含む。金属膜１１３は、層間絶縁膜４５、ｎ形半導体領域５３およびｐ形半導体領域５５を覆うように形成される。
図４（ｂ）に示すように、ｎ形半導体領域５３およびｐ形半導体領域５５を覆うシリサイド領域５７を形成する。シリサイド領域５７は、例えば、金属膜１１３とｎ形半導体領域５３の界面、および金属膜１１３とｐ形半導体領域５５の界面を熱処理によりシリサイド化した後、金属膜１１３の未反応の部分を選択的に除去することにより形成される。
図４（ｃ）に示すように、シリサイド領域５７に含まれる白金（Ｐｔ）を半導体ウェーハ１００へ熱拡散させる。白金（Ｐｔ）は、シリコン中の拡散係数が大きいため、熱処理を施すことにより、ｎ形半導体領域５３およびｐ形半導体領域５５を通過して半導体ウェーハ１００中に拡散される。これにより、シリサイド領域５７の白金（Ｐｔ）を半導体ウェーハ１００へ均一に拡散させることができる。
図５（ａ）に示すように、半導体ウェーハ１００の表面側にソース電極３０を形成する。ソース電極３０は、層間絶縁膜４５を覆うように形成され、シリサイド領域５７に接する。ソース電極３０は、例えば、アルミニウムを含み、シリサイド領域５７を介してｎ形半導体領域５３およびｐ形半導体領域５５に電気的に接続される。シリサイド領域５７は、ソース電極３０と、ｎ形およびｐ形半導体領域５３、５５と、の間のコンタクト抵抗を低減する。
図５（ｂ）に示すように、半導体ウェーハ１００の裏面側にｎ形ドレイン層２３を形成する。例えば、半導体ウェーハ１００の裏面側を研削し、所定の厚さに薄層化した後、ｎ形不純物、例えば、リン（Ｐ）をイオン注入し、ｎ形ドレイン層２３を形成する。イオン注入されたｎ形不純物は、例えば、レーザアニールを用いて短時間で熱処理される。これにより、半導体ウェーハ１００の表面側に設けられたＭＯＳ構造に与える熱処理の影響を軽減できる。
半導体ウェーハ１００のｐ形ベース層１３とｎ形ドレイン層２３との間に位置する部分は、ｎ形ドリフト層１１となる。さらに、ｎ形ドレイン層２３の裏面上にドレイン電極２０を形成し、半導体装置１を完成させる。
本実施形態に係る製造方法では、ｎ形半導体領域５３およびｐ形半導体領域５５の上に形成されたシリサイド領域５７から白金（Ｐｔ）を半導体部中に拡散させ、キャリアトラップを形成する。これにより、ｐ形ベース層１３からｎ形ドリフト層１１中に深く分布するキャリアトラップを形成することが可能となり、半導体装置１のスイッチング特性を向上させることができる。
例えば、ソース電極３０を含むＭＯＳ構造を半導体ウェーハ１００の表面側に形成した後、裏面側から白金（Ｐｔ）を拡散する方法もある。しかしながら、ＭＯＳ構造を形成した後では、ＭＯＳ構造を劣化させないように熱処理の温度および時間が制限される。このため、白金（Ｐｔ）を、ｎ形ドリフト層１１中に深く拡散させることが難しくなり、スイッチング特性の改善が不十分になることがある。
これに対して、実施形態に係る製造方法では、ソース電極３０を形成する前に、白金（Ｐｔ）を拡散させるので、より高い温度で長い時間の熱処理を施すことができる。これにより、ｎ形ドリフト層１１の深い位置まで白金（Ｐｔ）を拡散させることが可能となり、例えば、ｎ形ドリフト層１１の全体にキャリアトラップを分布させることができる。
また、図２（ａ）に示すように、層間絶縁膜４５にコンタクトホールＣＨを形成した後、半導体部１０（ｎ形ソース層１５およびｐ形コンタクト層１７）に接するように金属膜１１３（図４（ａ）参照）を形成し、白金（Ｐｔ）を含むシリサイド領域を半導体部１０に直接形成する方法もある。これにより、半導体部１０に白金（Ｐｔ）を拡散させることができる。しかしながら、層間絶縁膜４５、例えば、シリコン酸化膜と、白金（Ｐｔ）を含む金属膜１１３との間の密着強度が低いため、コンタクトホールＣＨの底面において、金属膜１１３が半導体部１０から剥離し易くなる。このため、シリサイド化のための熱処理の過程において、金属膜１１３が半導体部１０から剥離され、コンタクトホールＣＨの底面に、シリサイド領域が形成されない領域が生じる場合がある。例えば、コンタクトホールＣＨのアスペクト比（深さ／幅）が大きくなると、シリサイド領域は形成できなくなる。結果として、ウェーハ間における白金（Ｐｔ）の拡散が安定せず、半導体部１０の白金濃度が変動する。
これに対し、本実施形態に係る製造方法では、ｎ形半導体領域５３、ｐ形半導体領域５５および層間絶縁膜４５の平坦化された表面上に金属膜１１３を形成する（図４（ａ）参照）。このため、金属膜１１３をｎ形半導体領域５３およびｐ形半導体領域５５から剥離させることなく、熱処理を行うことができる。したがって、ｎ形半導体領域５３およびｐ形半導体領域５５を介して半導体部１０へ、白金（Ｐｔ）を安定して拡散させることができる。
なお、上記の製造方法では、白金（Ｐｔ）を半導体部１０へ拡散させる例を示したが、実施形態はこれに限定される訳ではない。白金（Ｐｔ）に代えて、例えば、ルテニウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、金（Ａｕ）等を用いても良い。これらの元素を用いることにより、半導体装置１のスイッチング特性を向上させることができる。
図６（ａ）および（ｂ）は、実施形態の第１変形例に係る半導体装置１の製造方法を示す模式断面図である。図６（ａ）は、図３（ｃ）に続く製造過程を示している。
図６（ａ）に示すように、半導体ウェーハ１００の表面側に、白金（Ｐｔ）をイオン注入する。すなわち、図４（ａ）に示す金属膜１１３に代えて、ｎ形半導体領域５３の上面側およびｐ形半導体領域５５の上面側に、イオン注入を用いて白金（Ｐｔ）を導入する。
続いて、図６（ｂ）に示すように、熱処理により、ｎ形半導体領域５３およびｐ形半導体領域５５を介して、半導体部１０に白金（Ｐｔ）を拡散させる。層間絶縁膜４５に導入された白金（Ｐｔ）は、熱処理により拡散されることはなく、層間絶縁膜４５中に止まる。
例えば、図２（ａ）に示すように、層間絶縁膜４５にコンタクトホールＣＨを形成した後、白金（Ｐｔ）を半導体部１０に直接イオン注入し、拡散させることもできる。しかしながら、白金（Ｐｔ）のイオン注入により形成される注入ダメージが、ＦＥＴ特性を劣化させることがある。
この例では、イオン注入のダメージは、ｎ形半導体領域５３およびｐ形半導体領域５５に形成される。ｎ形半導体領域５３およびｐ形半導体領域５５は、例えば、ポリシリコン領域であり、注入ダメージにより、その特性が劣化することはない。すなわち、ｎ形半導体領域５３およびｐ形半導体領域５５は、ｎ形ソース層１５およびｐ形コンタクト層１７とソース電極３０との間を電気的に接続すれば良いのであって、注入ダメージによりその特性が劣化することはない。したがって、ｎ形半導体領域５３およびｐ形半導体領域５５に形成される注入ダメージによるＦＥＴ特性への影響は小さいか、もしくは、影響を回避することができる。
図７（ａ）〜（ｃ）は、実施形態の第２変形例に係る半導体装置の製造過程を示す模式断面図である。図７（ａ）は、図４（ｃ）に続く製造過程を示している。
図７（ａ）に示すように、白金（Ｐｔ）を半導体部１０に拡散させた後、シリサイド領域５７を除去し、ｎ形半導体領域５３およびｐ形半導体領域５５を露出させる。シリサイド領域５７は、例えば、ウェットエッチングにより除去する。
図７（ｂ）に示すように、ｎ形半導体領域５３およびｐ形半導体領域５５を選択的に除去することにより、コンタクトホールＣＨ２を形成する。コンタクトホールＣＨ２の底面には、例えば、ｎ形ソース層１５およびｐ形コンタクト層１７を露出させる。
図７（ｃ）に示すように、半導体ウェーハ１００の表面側にソース電極１３０を形成する。ソース電極１３０は、例えば、バリア膜１２３と、埋め込み膜１２５と、ボンディング膜１２７と、を含む。ソース電極１３０は、コンタクトホールＣＨ２を埋め込むように設けられ、例えば、ｎ形ソース層１５およびｐ形コンタクト層１７に接すると共に電気的に接続される。
バリア膜１２３は、層間絶縁膜４５の上面およびコンタクトホールＣＨ２の内面を覆うように形成される。バリア膜１２３は、ｎ形ソース層１５およびｐ形コンタクト層１７に接するように形成される。バリア膜１２３は、例えば、窒化チタニウム（ＴｉＮ）膜である。埋め込み膜１２５は、例えば、タングステン膜であり、コンタクトホールＣＨ２の内部を埋め込むように形成される。ボンディング膜１２７は、例えば、アルミニウム膜であり、埋め込み膜１２５の上に形成される。
この例では、ｎ形半導体領域５３およびｐ形半導体領域５５を金属膜に置き換えることにより、コンタクトホールＣＨ２の内部を埋め込んだ部分の電気抵抗を低減することができる。
図８（ａ）〜（ｄ）は、実施形態の第３変形例に係る半導体装置１の製造方法を示す模式断面図である。図８（ａ）は、図３（ｃ）に続く製造過程を示す模式断面図である。
図８（ａ）に示すように、半導体ウェーハ１００の表面側に絶縁膜１３５を形成する。絶縁膜１３５は、例えば、ＣＶＤを用いて形成されるシリコン窒化膜や、ｎ形半導体領域５３およびｐ形半導体領域５５の表面を酸化することにより形成されるシリコン酸化膜である。絶縁膜１３５をＣＶＤを用いて形成する場合には、絶縁膜１３５は、層間絶縁膜４５、ｎ形半導体領域５３およびｐ形半導体領域５５を覆う。絶縁膜１３５を酸化により形成する場合は、絶縁膜１３５は、ｎ形半導体領域５３およびｐ形半導体領域５５を覆う。
図８（ｂ）に示すように、絶縁膜１３５を選択的に除去し、ｎ形半導体領域５３およびｐ形半導体領域５５を露出させる。絶縁膜１３５は、例えば、レジストマスク１４０を用いて選択的に除去される。レジストマスク１４０は、フォトリソグラフィを用いて形成される。本実施形態では、ｎ形半導体領域５３およびｐ形半導体領域５５を露出させた層間絶縁膜４５の表面が平坦化されているので、フォトリソグラフィによるパターニングが容易になる。
図８（ｃ）に示すように、半導体ウェーハ１００の表面側に金属膜１１３を形成する。金属膜１１３は、例えば、スパッタ法を用いて形成され、白金（Ｐｔ）を含む。金属膜１１３は、ｎ形半導体領域５３およびｐ形半導体領域５５、および、絶縁膜１３５を覆うように形成される。続いて、熱処理を施すことにより、ｎ形半導体領域５３およびｐ形半導体領域５５と金属膜１１３との境界にシリサイド領域５７を形成する。シリサイド領域５７は、白金（Ｐｔ）を含む。絶縁膜１３５に覆われたｎ形半導体領域５３およびｐ形半導体領域５５の上には、シリサイド領域５７は形成されない。
図８（ｄ）に示すように、ｎ形半導体領域５３およびｐ形半導体領域５５と反応したシリサイド領域５７を残して、金属膜１１３を除去する。続いて、シリサイド領域５７の白金（Ｐｔ）を、ｎ形半導体領域５３およびｐ形半導体領域５５を介して半導体部１０へ拡散させる。この例では、絶縁膜１３５に覆われていない領域において、白金（Ｐｔ）を選択的に半導体部１０へ拡散させることができる。続いて、絶縁膜１３５を除去し、ソース電極３０を形成する。
図９（ａ）および（ｂ）は、実施形態の第３変形例に係る半導体装置１を示す模式図である。図９（ａ）は、半導体ウェーハ１００の表面を示す平面図である。図９（ｂ）は、半導体装置１のスイッチング特性を示す模式図である。
図９（ａ）に示すように、絶縁膜１３５は、白金（Ｐｔ）を拡散させたデバイス領域ＤＲを囲むように設けられる。絶縁膜１３５は、例えば、半導体装置１の終端領域を覆うように形成される。すなわち、白金（Ｐｔ）は、半導体装置１のデバイス領域ＤＲに選択的に拡散され、キャリアトラップを形成する。したがって、終端領域には、キャリアトラップは形成されない。
図９（ｂ）は、図８（ａ）〜（ｄ）に示す製造過程を経て製作された半導体装置１のスイッチング特性を示している。縦軸は、ドレイン・ソース間を流れるドレイン電流であり、横軸は時間である。
例えば、時間ｔ１において、半導体装置１はターンオフされ、ドレイン電流の値は低下する。ドレイン電流は、例えば、時間ｔ２においてオン状態の値ＩＯＮから最小値ＩＭＩＮまで低下し、その後、時間ｔ３においてオフ状態の値ＩＯＦＦに戻る。
時間ｔ１からｔ２に至る期間Ｔｒｒ１は、例えば、ｎ形ドリフト層１１からドレイン電極２０およびソース電極３０へのキャリアの排出時間に依存する。したがって、半導体装置１では、ｎ形ドリフト層１１に白金（Ｐｔ）を拡散することによりキャリアトラップを形成し、Ｔｒｒ１を短縮することができる。これにより、半導体装置１のスイッチング損失を低減することができる。
時間ｔ２からｔ３に至る期間Ｔｒｒ２は、例えば、終端領域におけるキャリアの排出時間に依存する。Ｔｒｒ２は、例えば、スイッチングノイズに関連し、Ｔｒｒ２が長くなるほどノイズレベルを抑制することができる。半導体装置１では、終端領域に白金（Ｐｔ）を拡散させないことにより、Ｔｒｒ２を長く保持し、スイッチングノイズを抑制する。
このように、半導体装置１では、白金（Ｐｔ）をデバイス領域に選択的に拡散させ、終端領域における白金（Ｐｔ）の拡散を抑制することにより、スイッチング特性を向上させることができる。
図１０は、実施形態の第４変形例に係る半導体装置２を示す模式断面図である。半導体装置２は、半導体部１１０と、ドレイン電極２０と、ソース電極３０と、ゲート電極４０と、を含む。ドレイン電極２０は、半導体部１１０の裏面側に設けられ、ソース電極３０は、半導体部１１０の表面側に設けられる。ゲート電極４０は、半導体部１１０とソース電極３０との間に配置される。
この例では、半導体部１１０は、複数のｐ形半導体領域１１Ｐを含む。ｐ形半導体領域１１Ｐは、ｎ形ドリフト層１１の中に設けられる。ｐ形半導体領域１１Ｐは、それぞれ、ｐ形ベース層１３とｎ形ドレイン層２３との間に配置される。また、ｐ形半導体領域１１Ｐは、ｐ形ベース層１３につながるように設けられる。さらに、複数のｐ形半導体領域１１Ｐは、半導体部１１０の表面もしくは裏面に沿った方向（例えば、Ｘ方向）に並べて配置される。
ｎ形ドリフト層１１は、ｎ形半導体領域１１Ｎを含む。ｎ形半導体領域１１Ｎは、Ｘ方向において隣り合うｐ形半導体領域１１Ｐの間に位置する。ｐ形半導体領域１１Ｐおよびｎ形半導体領域１１Ｎは、所謂、スーパージャンクション構造を構成する。例えば、Ｘ方向において隣接するｐ形半導体領域１１Ｐおよびｎ形半導体領域１１Ｎは、それらに含まれるｎ形不純物の総量とｐ形不純物の総量が略同一になるように形成される。
図１０に示すように、半導体装置２は、ソース電極３０と半導体部１１０とを電気的に接続するコンタクト部１５０を含む。コンタクト部１５０は、ｎ形半導体領域５３と、ｐ形半導体領域５５と、シリサイド領域５７と、を含む。
ｎ形半導体領域５３は、ｎ形ソース層１５に接すると共に電気的に接続される。ｐ形半導体領域５５は、ｐ形コンタクト層１７に接すると共に電気的に接続される。ｎ形半導体領域５３およびｐ形半導体領域５５は、シリサイド領域５７を介してソース電極３０に電気的に接続される。
半導体部１１０およびコンタクト部１５０は、例えば、白金（Ｐｔ）を含むように設けられる。白金（Ｐｔ）は、コンタクト部１５０からｐ形ベース層１３、ｐ形半導体領域１１Ｐおよびｎ形半導体領域１１Ｎに分布する。
この例でも、半導体部１１０に分布する白金（Ｐｔ）を均一に設けることができる。これにより、半導体装置２のスイッチング特性を向上させることができる。なお、半導体装置２は、上記の製造方法のいずれを用いても製造することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２…半導体装置、 １０、１１０…半導体部、 １１…ｎ形ドリフト層、 １１Ｎ、５３…ｎ形半導体領域、 １１Ｐ、５５…ｐ形半導体領域、 １３…ｐ形ベース層、 １５…ｎ形ソース層、 １７…ｐ形コンタクト層、 １９…ｎ形半導体層、 ２０…ドレイン電極、 ２３…ｎ形ドレイン層、 ３０、１３０…ソース電極、 ４０…ゲート電極、 ４３…ゲート絶縁膜、 ４５…層間絶縁膜、 ５０、１５０…コンタクト部、 ５７…シリサイド領域、 １００…半導体ウェーハ、 １０１…ｎ形半導体膜、 １０３、１０７…半導体膜、 １０５…ｐ形不純物領域、 １１３…金属膜、 １２３…バリア膜、 １２５…埋め込み膜、 １２７…ボンディング膜、 １３５…絶縁膜、 １４０…レジストマスク、 ＣＨ、ＣＨ２…コンタクトホール

Claims (6)

  1. 第１導電形の第１半導体層を含む半導体部と、
    前記半導体部の裏面側に設けられた第１電極と、
    前記半導体部の表面側に設けられた第２電極と、
    前記第２電極と前記半導体部の間に選択的に設けられ、前記半導体部から第１絶縁膜を介して電気的に絶縁され、前記第２電極から第２絶縁膜を介して電気的に絶縁された制御電極と、
    前記第２電極と前記半導体部とを電気的に接続するコンタクト部と、
    を備え、
    前記半導体部は、前記第１半導体層と前記第２電極との間に選択的に設けられた第２導電形の第２半導体層と、前記第２半導体層と前記第２電極との間に選択的に設けられた第１導電形の第３半導体層と、前記第２半導体層と前記第２電極との間に選択的に設けられ、前記第２半導体層の第２導電形不純物よりも高濃度の第２導電形不純物を含む第２導電形の第４半導体層と、をさらに含み、
    前記制御電極は、前記第１絶縁膜を介して前記第２半導体層に向き合うように配置され、
    前記コンタクト部は、前記第３半導体層に接し、且つ、電気的に接続された第１導電形の第１半導体領域と、前記第４半導体層に接し、且つ、電気的に接続された第２導電形の第２半導体領域と、を含む半導体装置。
  2. 前記コンタクト部は、白金（Ｐｔ）、ルテニウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）および金（Ａｕ）のうちの少なくとも１つの元素を含み、
    前記半導体部は、前記コンタクト部と同じ前記元素を含む請求項１記載の半導体装置。
  3. 前記コンタクト部は、前記第２絶縁膜を貫いて、前記第２電極から前記半導体部に向かう方向に伸び、
    前記第１半導体領域は、前記半導体部の前記表面に平行な方向において、前記第２絶縁膜と前記第２半導体領域との間に位置する請求項１または２に記載の半導体装置。
  4. 前記コンタクト部は、白金（Ｐｔ）、ルテニウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）および金（Ａｕ）のうちの少なくとも１つの元素を含み、前記第１半導体領域と前記第２電極との間、および、前記第２半導体領域と前記第２電極との間に位置するシリサイド領域を含み、
    前記シリサイド領域は、前記第２電極に接し、且つ、電気的に接続される請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１導電形の第１半導体層を含む半導体部と、
    前記半導体部の裏面側に設けられた第１電極と、
    前記半導体部の表面側に設けられた第２電極と、
    前記第２電極と前記半導体部の間に選択的に設けられ、前記半導体部から第１絶縁膜を介して電気的に絶縁され、前記第２電極から第２絶縁膜を介して電気的に絶縁された制御電極と、
    前記第２電極と前記半導体部とを電気的に接続するコンタクト部と、
    を備え、
    前記半導体部は、前記第１半導体層と前記第２電極との間に選択的に設けられた第２導電形の第２半導体層と、前記第２半導体層と前記第２電極との間に選択的に設けられた第１導電形の第３半導体層と、前記第２半導体層と前記第２電極との間に選択的に設けられ、前記第２半導体層の第２導電形不純物よりも高濃度の第２導電形不純物を含む第２導電形の第４半導体層と、をさらに含み、
    前記制御電極は、前記第１絶縁膜を介して前記第１半導体層および前記第２半導体層に向き合うように配置され、
    前記コンタクト部は、白金（Ｐｔ）、ルテニウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）および金（Ａｕ）のうちの少なくとも１つの元素を含み、前記第３半導体層および前記第４半導体層に接し、且つ、電気的に接続された半導体領域を含み、
    前記半導体部は、前記半導体領域と同じ前記元素を含む半導体装置。
  6. 半導体ウェーハ上にコンタクトホールを有する絶縁膜を形成し、
    前記コンタクトホールを埋め込んだ半導体領域を形成し、
    前記絶縁膜および前記半導体層を覆い、白金（Ｐｔ）、ルテニウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）および金（Ａｕ）のうちの少なくとも１つの元素を含む金属膜を形成し、
    前記半導体領域を介して前記元素を前記半導体ウェーハ中に拡散させる半導体装置の製造方法。
JP2019145332A 2019-08-07 2019-08-07 半導体装置およびその製造方法 Active JP7189848B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019145332A JP7189848B2 (ja) 2019-08-07 2019-08-07 半導体装置およびその製造方法
US16/780,986 US11081355B2 (en) 2019-08-07 2020-02-04 Semiconductor device and method of manufacturing same
CN202010145996.0A CN112349765B (zh) 2019-08-07 2020-03-05 半导体装置及其制造方法
US17/366,260 US11705334B2 (en) 2019-08-07 2021-07-02 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019145332A JP7189848B2 (ja) 2019-08-07 2019-08-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021027229A true JP2021027229A (ja) 2021-02-22
JP7189848B2 JP7189848B2 (ja) 2022-12-14

Family

ID=74357166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019145332A Active JP7189848B2 (ja) 2019-08-07 2019-08-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US11081355B2 (ja)
JP (1) JP7189848B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942539B2 (en) 2021-03-24 2024-03-26 Kabushiki Kaisha Toshiba Semiconductor device
JP7506628B2 (ja) 2021-03-24 2024-06-26 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244777A (ja) * 1987-03-31 1988-10-12 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
JP2010521799A (ja) * 2006-08-17 2010-06-24 クリー インコーポレイテッド 高電力絶縁ゲート・バイポーラ・トランジスタ
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013239489A (ja) * 2012-05-11 2013-11-28 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397716A (en) * 1993-05-03 1995-03-14 Motorola, Inc. Method of forming an insulated gate semiconductor device
JPH0758322A (ja) 1993-08-13 1995-03-03 Toshiba Corp 半導体装置及びその製造方法
JP4220459B2 (ja) * 2004-11-22 2009-02-04 株式会社東芝 半導体装置
WO2006070297A2 (en) * 2004-12-30 2006-07-06 Koninklijke Philips Electronics N.V. Enhancement - depletion semiconductor structure and method for making it
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
KR100960273B1 (ko) 2005-06-13 2010-06-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US7847315B2 (en) * 2007-03-09 2010-12-07 Diodes Fabtech Inc. High efficiency rectifier
JP5083885B2 (ja) 2007-11-20 2012-11-28 日本インター株式会社 Ｊｂｓおよびｍｏｓｆｅｔ
JP5671867B2 (ja) * 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
CN103582936B (zh) 2011-06-09 2016-04-20 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5983415B2 (ja) * 2013-01-15 2016-08-31 住友電気工業株式会社 炭化珪素半導体装置
JP6728096B2 (ja) * 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE112017007907T5 (de) * 2017-10-05 2020-05-20 Mitsubishi Electric Corporation Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244777A (ja) * 1987-03-31 1988-10-12 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
JP2010521799A (ja) * 2006-08-17 2010-06-24 クリー インコーポレイテッド 高電力絶縁ゲート・バイポーラ・トランジスタ
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013239489A (ja) * 2012-05-11 2013-11-28 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942539B2 (en) 2021-03-24 2024-03-26 Kabushiki Kaisha Toshiba Semiconductor device
JP7506628B2 (ja) 2021-03-24 2024-06-26 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20210043458A1 (en) 2021-02-11
US20210343532A1 (en) 2021-11-04
US11081355B2 (en) 2021-08-03
US11705334B2 (en) 2023-07-18
CN112349765A (zh) 2021-02-09
JP7189848B2 (ja) 2022-12-14

Similar Documents

Publication Publication Date Title
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
JP5316954B2 (ja) ダイレクトトレンチポリシリコンコンタクトを備える横型トレンチｍｏｓｆｅｔ
US7655974B2 (en) Semiconductor device
US10468402B1 (en) Trench diode and method of forming the same
US9837358B2 (en) Source-gate region architecture in a vertical power semiconductor device
US8513764B2 (en) Schottky diode
US10658456B2 (en) Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN101355104B (zh) 半导体装置及其制造方法
US20210351304A1 (en) Semiconductor vertical schottky diode and method of manufacturing thereof
JP2021106179A (ja) 半導体装置
US11705334B2 (en) Semiconductor device and method of manufacturing same
CN113937159A (zh) 半导体装置
JP2020013828A (ja) 半導体装置および製造方法
JP6639365B2 (ja) 半導体装置
CN112349765B (zh) 半导体装置及其制造方法
US20080173924A1 (en) Semiconductor device and method for manufacturing semiconductor device
US6884684B2 (en) High density trench power MOSFET structure and fabrication method thereof
JP7246287B2 (ja) 半導体装置およびその製造方法
CN111081548B (zh) 完全硅化栅控装置及其形成方法
US8823138B1 (en) Semiconductor resistor including a dielectric layer including a species creating fixed charges and method for the formation thereof
US20080230872A1 (en) Bipolar transistor and method for manufacturing the same
JP2024044655A (ja) 半導体装置およびその製造方法
JP2023027863A (ja) 半導体装置およびその製造方法
JP2016042533A (ja) 半導体装置
JP2024040114A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221202

R150 Certificate of patent or registration of utility model

Ref document number: 7189848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150