JP2020529742A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020529742A5 JP2020529742A5 JP2020506738A JP2020506738A JP2020529742A5 JP 2020529742 A5 JP2020529742 A5 JP 2020529742A5 JP 2020506738 A JP2020506738 A JP 2020506738A JP 2020506738 A JP2020506738 A JP 2020506738A JP 2020529742 A5 JP2020529742 A5 JP 2020529742A5
- Authority
- JP
- Japan
- Prior art keywords
- interconnect
- layer
- chip
- pads
- interconnect layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 34
- 239000011810 insulating material Substances 0.000 claims 8
- 230000000875 corresponding Effects 0.000 claims 6
- 229910000679 solder Inorganic materials 0.000 claims 6
- 239000000853 adhesive Substances 0.000 claims 5
- 230000001070 adhesive Effects 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 4
- 150000007530 organic bases Chemical class 0.000 claims 2
- 230000002093 peripheral Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
Claims (16)
- チップを相互接続するための相互接続基板であって、
有機ベース基板と、
搭載されるべき第1のチップのための前記ベース基板上の電極の第1のグループと、
搭載されるべき第2のチップのための前記ベース基板上の電極の第2のグループと、
前記第1のチップに対応するパッドの第1のセット、前記第2のチップに対応するパッドの第2のセット、複数のトレース、および有機絶縁材料を含む相互接続層であって、前記相互接続層は、前記ベース基板上に配置され、電極の前記第1のグループと前記電極の前記第2のグループとの間の前記ベース基板上の画定された領域内に位置する、前記相互接続層と
を備える相互接続基板。 - 前記相互接続層は、前記ベース基板上に接合された底部接着層をさらに含む、請求項1に記載の相互接続基板。
- 前記有機絶縁材料は前記底部接着層上に配置され、前記複数のトレースは前記有機絶縁材料内に埋め込まれ、各トレースは前記第1のセット内の対応するパッドおよび前記第2のセット内の対応するパッドに電気的に接続される、請求項2に記載の相互接続基板。
- パッドの前記第1のセットおよび電極の前記第1のグループは、それぞれ周辺バンプのセットおよび前記第1のチップの他のバンプのセットを受け入れるように構成され、パッドの前記第2のセットおよび電極の前記第2のグループは、それぞれ周辺バンプのセットおよび前記第2のチップの他のバンプのセットを受け入れるように構成される、請求項1に記載の相互接続基板。
- パッドの前記第1のセットは、前記第1のチップの最も外側のバンプを受け入れるように構成されたパッドに加えて、前記第1のチップの2番目に最も外側のバンプを受け入れるように構成されたパッドを少なくとも含み、パッドの前記第2のセットは、前記第2のチップの最も外側のバンプを受け入れるように構成されたパッドに加えて、前記第2のチップの2番目に最も外側のバンプを受け入れるように構成されたパッドを少なくとも含む、請求項1に記載の相互接続基板。
- 前記ベース基板はそれの上面上に半田レジスト層を有し、前記第1のグループおよび前記第2のグループ内の各電極は前記半田レジスト層から露出され、前記相互接続層が配置された前記画定された領域は前記半田レジスト層によって覆われない、請求項1に記載の相互接続基板。
- 前記第1のセット内の各パッドおよび前記第2のセット内の各パッドは、前記相互接続層の前記上面において露出され、前記半田レジスト層および前記相互接続層は、前記半田レジスト層と前記相互接続層との間の高さの差が半田相互接続を形成するときにブリッジされることができる範囲内であるようなそれぞれの高さを有する、請求項6に記載の相互接続基板。
- 前記相互接続層は、支持基板上に前記相互接続層の構造を製作し、前記支持基板がない前記構造を前記ベース基板上に移動させることによってもたらされる、請求項1に記載の相互接続基板。
- 前記相互接続基板は、
搭載されるべき第3のチップのための前記ベース基板上の電極の第3のグループと、
前記第3のチップのためのパッドの第3のセットおよび前記第1のチップのためのパッドの第4のセットを含む第2の相互接続層であって、前記第2の相互接続層は前記ベース基板上に配置され、電極の前記第3のグループと電極の前記第1のグループとの間の前記ベース基板上の第2の画定された領域内に位置し、前記第2の相互接続層は前記相互接続層の一部として、または前記相互接続層とは分離されたものとして形成される、前記第2の相互接続層と
をさらに備える請求項1に記載の相互接続基板。 - 電子デバイスであって、
請求項1に記載の前記相互接続基板と、
前記相互接続基板上に搭載された前記第1のチップであって、前記第1のチップは、電極の前記第1のグループおよび前記相互接続層のパッドの前記第1のセットに対応する位置に位置する、前記第1のチップと、
前記相互接続基板上に搭載された第2のチップであって、前記第2のチップは、電極の前記第2のグループおよび前記相互接続層のパッドの前記第2のセットに対応する位置に位置する、前記第2のチップと
を備える電子デバイス。 - 相互接続層を基板上に移動させるための相互接続層担持構造であって、
支持基板と、
前記支持基板上の剥離層と、
前記剥離層上の相互接続層とを備え、前記相互接続層は、
有機絶縁材料と、
前記支持基板に向かって面するように構成されたパッドの第1のセットと、
前記支持基板に向かって面するように構成されたパッドの第2のセットと、
前記有機絶縁材料内に埋め込まれた複数のトレースと、
前記支持基板と反対の前記有機絶縁材料の側に形成された接着層と
を備える、相互接続層担持構造。 - パッドの前記第1のセット内の各パッドは前記トレースの1つに接続し、パッドの前記第2のセット内の各パッドは前記トレースの対応する1つに接続し、パッドの前記第1のセットの前記パッドおよびパッドの前記第2のセットの前記パッドは、前記有機絶縁材料の底面において露出される、請求項11に記載の相互接続層担持構造。
- 前記相互接続層担持構造は、
前記剥離層上の金属層をさらに備え、前記有機絶縁材料は前記金属層上に配置され、パッドの前記第1のセットおよびパッドの前記第2のセット内の各パッドは、前記金属層上に形成された金属スタックを含む、請求項11に記載の相互接続層担持構造。 - その上に搭載されたチップを相互接続するために用いられる相互接続基板を製作する方法であって、
その上の第1のチップのための電極の第1のグループおよび第2のチップのための電極の第2のグループが設けられた有機ベース基板を用意することと、
相互接続層が電極の前記第1のグループと前記電極の前記第2のグループとの間の前記ベース基板上の画定された領域に位置付けられるように、前記相互接続層を前記ベース基板に取り付けることであって、前記相互接続層は、前記第1のチップのためのパッドの第1のセット、前記第2のチップのためのパッドの第2のセット、複数のトレース、および有機絶縁材料を備える、前記取り付けることと
を含む方法。 - 前記相互接続層を取り付けることは、
相互接続層担持構造を前記ベース基板上に置くことであって、前記相互接続層担持構造は、相互接続層、前記相互接続層上の剥離層、および前記剥離層上の支持基板を含む、前記置くことと、
前記剥離層を除去することによって、前記相互接続層を前記支持基板から剥離することと
を含む、請求項14に記載の方法。 - 前記相互接続層は底部接着層を含み、前記相互接続層を取り付けることは、
前記相互接続層を剥離する前に、前記相互接続層を前記ベース基板に接合するように、前記底部接着層を硬化させること
をさらに含む、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/673,954 US10622311B2 (en) | 2017-08-10 | 2017-08-10 | High-density interconnecting adhesive tape |
US15/673,954 | 2017-08-10 | ||
PCT/IB2018/055761 WO2019030617A1 (en) | 2017-08-10 | 2018-08-01 | HIGH DENSITY INTERCONNECTION ADHESIVE TAPE |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020529742A JP2020529742A (ja) | 2020-10-08 |
JP2020529742A5 true JP2020529742A5 (ja) | 2020-11-19 |
JP7116380B2 JP7116380B2 (ja) | 2022-08-10 |
Family
ID=65270935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020506738A Active JP7116380B2 (ja) | 2017-08-10 | 2018-08-01 | チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10622311B2 (ja) |
JP (1) | JP7116380B2 (ja) |
CN (1) | CN110999551B (ja) |
DE (1) | DE112018003103T5 (ja) |
GB (1) | GB2579325A (ja) |
WO (1) | WO2019030617A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6662337B2 (ja) * | 2017-03-27 | 2020-03-11 | 信越化学工業株式会社 | 半導体装置及びその製造方法、並びに積層体 |
US11327259B2 (en) * | 2017-12-07 | 2022-05-10 | Intel Corporation | Integrated circuit package with electro-optical interconnect circuitry |
US11322444B2 (en) * | 2018-03-23 | 2022-05-03 | Intel Corporation | Lithographic cavity formation to enable EMIB bump pitch scaling |
US11127716B2 (en) * | 2018-04-12 | 2021-09-21 | Analog Devices International Unlimited Company | Mounting structures for integrated device packages |
US11557541B2 (en) * | 2018-12-28 | 2023-01-17 | Intel Corporation | Interconnect architecture with silicon interposer and EMIB |
US11412616B2 (en) * | 2019-03-26 | 2022-08-09 | Canon Kabushiki Kaisha | Printed circuit board and electronic device |
US11004819B2 (en) | 2019-09-27 | 2021-05-11 | International Business Machines Corporation | Prevention of bridging between solder joints |
US11264314B2 (en) * | 2019-09-27 | 2022-03-01 | International Business Machines Corporation | Interconnection with side connection to substrate |
US11393759B2 (en) * | 2019-10-04 | 2022-07-19 | International Business Machines Corporation | Alignment carrier for interconnect bridge assembly |
US11596659B2 (en) * | 2020-05-12 | 2023-03-07 | Intron Biotechnology, Inc. | Compositions and methods for inhibiting the proliferation of pathogenic Escherichia coli |
JP7512109B2 (ja) * | 2020-07-20 | 2024-07-08 | キオクシア株式会社 | 半導体装置の製造方法 |
US11574817B2 (en) | 2021-05-05 | 2023-02-07 | International Business Machines Corporation | Fabricating an interconnection using a sacrificial layer |
US11735529B2 (en) | 2021-05-21 | 2023-08-22 | International Business Machines Corporation | Side pad anchored by next adjacent via |
WO2023022179A1 (ja) * | 2021-08-20 | 2023-02-23 | アオイ電子株式会社 | 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法 |
CN115497918A (zh) * | 2022-09-28 | 2022-12-20 | 广东省科学院半导体研究所 | 一种封装结构及其制作方法 |
CN116092948A (zh) * | 2023-04-10 | 2023-05-09 | 北京华封集芯电子有限公司 | 一种制作芯片的方法及芯片 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5501938A (en) | 1989-03-30 | 1996-03-26 | Rexham Graphics Inc. | Ablation-transfer imaging/recording |
JP4790157B2 (ja) | 2001-06-07 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2003258189A (ja) | 2002-03-01 | 2003-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3892774B2 (ja) * | 2002-08-13 | 2007-03-14 | 富士通株式会社 | 半導体装置の製造方法 |
US7566960B1 (en) * | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
KR100579191B1 (ko) | 2004-02-24 | 2006-05-11 | 삼성에스디아이 주식회사 | 열전사 소자 |
KR100570514B1 (ko) | 2004-06-18 | 2006-04-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스택 패키지 제조 방법 |
JP4581768B2 (ja) | 2005-03-16 | 2010-11-17 | ソニー株式会社 | 半導体装置の製造方法 |
US8008764B2 (en) | 2008-04-28 | 2011-08-30 | International Business Machines Corporation | Bridges for interconnecting interposers in multi-chip integrated circuits |
US8618649B2 (en) * | 2009-06-02 | 2013-12-31 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
JP2012099648A (ja) | 2010-11-02 | 2012-05-24 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
JP5792592B2 (ja) | 2011-11-02 | 2015-10-14 | 積水化学工業株式会社 | 半導体装置の製造方法、半導体装置、接着フィルム、及び、接着フィルムの貼り合わせ方法 |
US9059179B2 (en) * | 2011-12-28 | 2015-06-16 | Broadcom Corporation | Semiconductor package with a bridge interposer |
US9548251B2 (en) * | 2012-01-12 | 2017-01-17 | Broadcom Corporation | Semiconductor interposer having a cavity for intra-interposer die |
KR20130124858A (ko) * | 2012-05-07 | 2013-11-15 | 삼성전자주식회사 | 반도체 패키지 |
US8872349B2 (en) | 2012-09-11 | 2014-10-28 | Intel Corporation | Bridge interconnect with air gap in package assembly |
US9136236B2 (en) | 2012-09-28 | 2015-09-15 | Intel Corporation | Localized high density substrate routing |
US8946900B2 (en) * | 2012-10-31 | 2015-02-03 | Intel Corporation | X-line routing for dense multi-chip-package interconnects |
US9236366B2 (en) * | 2012-12-20 | 2016-01-12 | Intel Corporation | High density organic bridge device and method |
US8866308B2 (en) | 2012-12-20 | 2014-10-21 | Intel Corporation | High density interconnect device and method |
US8922739B2 (en) * | 2012-12-28 | 2014-12-30 | Au Optronics Corp. | Liquid crystal display with particular structure for the pixel electrode and the common electrode |
US10192810B2 (en) * | 2013-06-28 | 2019-01-29 | Intel Corporation | Underfill material flow control for reduced die-to-die spacing in semiconductor packages |
US20150075849A1 (en) * | 2013-09-17 | 2015-03-19 | Jia Lin Yap | Semiconductor device and lead frame with interposer |
JP6201610B2 (ja) | 2013-10-08 | 2017-09-27 | 富士通株式会社 | 電子装置の製造方法及び回路基板 |
US9508636B2 (en) * | 2013-10-16 | 2016-11-29 | Intel Corporation | Integrated circuit package substrate |
US9147667B2 (en) | 2013-10-25 | 2015-09-29 | Bridge Semiconductor Corporation | Semiconductor device with face-to-face chips on interposer and method of manufacturing the same |
US9642259B2 (en) | 2013-10-30 | 2017-05-02 | Qualcomm Incorporated | Embedded bridge structure in a substrate |
US9275955B2 (en) | 2013-12-18 | 2016-03-01 | Intel Corporation | Integrated circuit package with embedded bridge |
EP3100300A1 (en) | 2014-01-31 | 2016-12-07 | Corning Incorporated | Methods and apparatus for providing an interposer for interconnecting semiconductor chips |
KR101815489B1 (ko) | 2014-02-26 | 2018-01-05 | 인텔 코포레이션 | 스루 브리지 도전성 비아 신호 접속에 의한 임베딩된 멀티디바이스 브리지 |
KR101605610B1 (ko) | 2014-04-17 | 2016-03-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
JP6352034B2 (ja) | 2014-04-21 | 2018-07-04 | 三井化学東セロ株式会社 | 多層離型フィルム |
US9418877B2 (en) * | 2014-05-05 | 2016-08-16 | Qualcomm Incorporated | Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers |
US20160135292A1 (en) | 2014-11-10 | 2016-05-12 | Samsung Electro-Mechanics Co., Ltd. | Detachable core substrate and method of manufacturing circuit board using the same |
US10074630B2 (en) | 2015-04-14 | 2018-09-11 | Amkor Technology, Inc. | Semiconductor package with high routing density patch |
CN107710336A (zh) | 2015-08-03 | 2018-02-16 | 古河电气工业株式会社 | 导电性组合物 |
US9368450B1 (en) | 2015-08-21 | 2016-06-14 | Qualcomm Incorporated | Integrated device package comprising bridge in litho-etchable layer |
US9601423B1 (en) | 2015-12-18 | 2017-03-21 | International Business Machines Corporation | Under die surface mounted electrical elements |
US9640459B1 (en) | 2016-01-04 | 2017-05-02 | Infineon Technologies Ag | Semiconductor device including a solder barrier |
CN206947296U (zh) | 2017-07-07 | 2018-01-30 | 天津大学 | 一种功率模块全自动热压成型装置 |
-
2017
- 2017-08-10 US US15/673,954 patent/US10622311B2/en active Active
- 2017-11-06 US US15/804,364 patent/US10529665B2/en active Active
-
2018
- 2018-08-01 DE DE112018003103.9T patent/DE112018003103T5/de active Pending
- 2018-08-01 GB GB2003087.0A patent/GB2579325A/en not_active Withdrawn
- 2018-08-01 WO PCT/IB2018/055761 patent/WO2019030617A1/en unknown
- 2018-08-01 JP JP2020506738A patent/JP7116380B2/ja active Active
- 2018-08-01 CN CN201880051237.9A patent/CN110999551B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020529742A5 (ja) | ||
GB2579325A (en) | High-density interconnecting adhesive tape | |
TWI529883B (zh) | 封裝堆疊結構及其製法暨無核心層式封裝基板及其製法 | |
KR101679479B1 (ko) | 패키지 온 패키지 구조체에서의 휨 제어 | |
TW200633089A (en) | Conductive bump structure of circuit board and method for fabricating the same | |
JP2011258772A5 (ja) | ||
JP2011096903A5 (ja) | 半導体素子実装配線基板及びその製造方法 | |
JP2010272681A5 (ja) | ||
EP2006908A3 (en) | Electronic device and method of manufacturing the same | |
JP2008532292A5 (ja) | ||
JP2008028361A5 (ja) | ||
JP2013526066A5 (ja) | ||
TWI763841B (zh) | 形成具有豎立指向的電子構件的電子裝置結構的方法及相關結構 | |
JP2009110983A5 (ja) | ||
JP2010245455A5 (ja) | 基板 | |
US9258890B2 (en) | Support structure for stacked integrated circuit dies | |
TWI550791B (zh) | 半導體封裝件及其製法 | |
JP2021507508A5 (ja) | ||
JP2009224616A5 (ja) | ||
JP2017011075A5 (ja) | ||
JP2009076497A5 (ja) | ||
JP2007294488A5 (ja) | ||
JP2016510513A5 (ja) | ||
TWI492344B (zh) | 半導體封裝件及其製法 | |
TWI530240B (zh) | 電路板及其製作方法 |